JP4792694B2 - Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP4792694B2
JP4792694B2 JP2003383821A JP2003383821A JP4792694B2 JP 4792694 B2 JP4792694 B2 JP 4792694B2 JP 2003383821 A JP2003383821 A JP 2003383821A JP 2003383821 A JP2003383821 A JP 2003383821A JP 4792694 B2 JP4792694 B2 JP 4792694B2
Authority
JP
Japan
Prior art keywords
substrate
electro
semiconductor
film
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003383821A
Other languages
Japanese (ja)
Other versions
JP2005150297A (en
Inventor
潤 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003383821A priority Critical patent/JP4792694B2/en
Publication of JP2005150297A publication Critical patent/JP2005150297A/en
Application granted granted Critical
Publication of JP4792694B2 publication Critical patent/JP4792694B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、電気光学装置用基板の製造方法と電気光学装置用基板、およびこれを用いた電気光学装置、電子機器に関するものである。   The present invention relates to a method for manufacturing an electro-optical device substrate, an electro-optical device substrate, an electro-optical device using the same, and an electronic apparatus.

近年、液晶パネルを表示部とする電気光学装置が、種々の電子機器に搭載されて利用されている。液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略記する。）アレイ基板と、これに対向配置された他方の基板をなす対向基板とを備えている。   In recent years, an electro-optical device using a liquid crystal panel as a display unit is mounted and used in various electronic devices. A liquid crystal panel has a liquid crystal sealed between a pair of substrates, a thin film transistor (hereinafter abbreviated as TFT) array substrate forming one substrate, and the other substrate disposed opposite thereto. And a counter substrate.

ＴＦＴアレイ基板は、光透過性の絶縁基板からなる基板本体と、スイッチング素子としてのＴＦＴと、透明導電膜からなる画素電極と、配向膜とを主体として構成されている。液晶パネルの表示領域内に設けられた画素スイッチング用ＴＦＴの能動層と、非表示領域内に設けられた周辺駆動回路用ＴＦＴの能動層とは、同一の半導体層からなり、同一の膜厚とされている。他方、対向基板は、光透過性基板からなる基板本体と、対向電極と、配向膜と、遮光膜とを主体として構成されている。このように構成され、画素電極と対向電極とが対向するように配置されたＴＦＴアレイ基板と対向基板との間には、液晶層が形成されている。   The TFT array substrate is mainly composed of a substrate body made of a light-transmissive insulating substrate, a TFT as a switching element, a pixel electrode made of a transparent conductive film, and an alignment film. The active layer of the pixel switching TFT provided in the display area of the liquid crystal panel and the active layer of the peripheral drive circuit TFT provided in the non-display area are made of the same semiconductor layer and have the same film thickness. Has been. On the other hand, the counter substrate is mainly composed of a substrate body made of a light-transmitting substrate, a counter electrode, an alignment film, and a light shielding film. A liquid crystal layer is formed between the TFT array substrate and the counter substrate which are configured as described above and are arranged so that the pixel electrode and the counter electrode face each other.

ＴＦＴアレイ基板では、高速化、低消費電力化、高集積化等の観点から、周辺駆動回路および画素スイッチング素子を構成する各ＴＦＴの能動層に単結晶シリコンを用いることが好ましい。単結晶シリコンを基板本体上に形成する技術としては、ＳＯＩ（Silicon On Insulator）技術が知られている。この技術は、例えばガラス基板等の支持基板と単結晶シリコン基板とを貼り合わせ、複合基板とした上で単結晶シリコン層をＴＦＴの能動層として加工するものである。また、基板本体上に積層された単結晶シリコンの膜厚を調整する技術としては、単結晶シリコン表面を高温加熱によってシリコン酸化膜とした後に、このシリコン酸化膜を除去する犠牲酸化の手法が一般的である（例えば特許文献１参照）。
特開２００２−３３４９９４号公報 In the TFT array substrate, it is preferable to use single crystal silicon for the active layer of each TFT constituting the peripheral drive circuit and the pixel switching element from the viewpoints of high speed, low power consumption, high integration, and the like. As a technique for forming single crystal silicon on a substrate body, an SOI (Silicon On Insulator) technique is known. In this technique, for example, a supporting substrate such as a glass substrate and a single crystal silicon substrate are bonded to form a composite substrate, and the single crystal silicon layer is processed as an active layer of a TFT. As a technique for adjusting the film thickness of the single crystal silicon layered on the substrate body, a sacrificial oxidation method is generally used in which the silicon oxide film is removed after the surface of the single crystal silicon is heated at a high temperature. (See, for example, Patent Document 1).
JP 2002-334994 A

犠牲酸化における酸化膜形成時には、例えば１０００℃で６０分以上というような長時間の高温熱処理が必要となるが、半導体層と支持基板との熱膨張係数は大きく異なるので、このような熱処理を施すと、半導体層にスリップや転位等の欠損部が発生し、デバイス特性が変動するという問題があった。さらに、長時間の高温熱処理によって、支持基板の反り量が数十μｍにまで増加してしまい、液晶パネルとした際の光学特性に悪影響がでるという問題があった。
加えて、犠牲酸化においては、酸化膜の除去工程が不可欠となるが、この工程はウエット処理であるために、半導体層と支持基板との接合界面にエッチャントが滲み込み、半導体層に剥がれやパーティクルが発生するという問題があった。特に、画素部に発生したＨＦ欠陥は、表示不良を招き、プロジェクタのライトバルブとして用いた場合には、画素部の欠陥が拡大投影されて表示品位が大きく損なわれるという問題があった。 When forming an oxide film in sacrificial oxidation, a high-temperature heat treatment for a long time, for example, at 1000 ° C. for 60 minutes or more is required. However, the thermal expansion coefficients of the semiconductor layer and the support substrate are greatly different. As a result, there is a problem that a defect portion such as slip or dislocation occurs in the semiconductor layer and the device characteristics fluctuate. In addition, the amount of warping of the support substrate increases to several tens of μm due to the high-temperature heat treatment for a long time, which adversely affects the optical characteristics when the liquid crystal panel is formed.
In addition, in the sacrificial oxidation, an oxide film removal process is indispensable, but since this process is a wet process, an etchant oozes into the bonding interface between the semiconductor layer and the support substrate, and the semiconductor layer is peeled off and particles are removed. There was a problem that occurred. In particular, the HF defect generated in the pixel portion causes a display failure, and when used as a light valve of a projector, there is a problem that the defect in the pixel portion is enlarged and projected and display quality is greatly impaired.

このような問題を回避する方法として、ＣＭＰ（化学的機械研磨）法によって、半導体層を所定膜厚にまで研磨する方法や、予め単結晶シリコン膜を所望膜厚にした後に支持基板に接合する方法等が考えられる。
ところで、各スイッチング素子の半導体膜の膜厚は、表示領域の画素部においては光リークを防止する目的で、薄くすることが好ましいが、非表示領域の周辺駆動回路部では、耐電圧を大きくする目的で、厚くすることが好ましい。このように相反する条件を共に満たす半導体層の膜厚は、例えば２００ｎｍ程度となる。このような膜厚の半導体層をＣＭＰ法によって研磨すると、研磨量が大きくなるので、研磨ムラによって半導体層の面内均一性が低くなり、所定膜厚２００ｎｍに対して±１０ｎｍものバラつきが発生してしまうという問題があった。また、このような膜厚の半導体層を予め用意し、これを支持基板へ接合することは現状技術では対応しかねるという問題があった。 As a method for avoiding such a problem, a method of polishing a semiconductor layer to a predetermined film thickness by CMP (Chemical Mechanical Polishing) method, or bonding a single crystal silicon film to a desired film thickness after bonding to a supporting substrate in advance. A method etc. can be considered.
By the way, the film thickness of the semiconductor film of each switching element is preferably thin for the purpose of preventing light leakage in the pixel portion of the display region, but the withstand voltage is increased in the peripheral drive circuit portion of the non-display region. For the purpose, it is preferable to increase the thickness. Thus, the film thickness of the semiconductor layer that satisfies both contradictory conditions is, for example, about 200 nm. When a semiconductor layer having such a film thickness is polished by the CMP method, the amount of polishing increases, so that the in-plane uniformity of the semiconductor layer decreases due to uneven polishing, resulting in a variation of ± 10 nm with respect to a predetermined film thickness of 200 nm. There was a problem that. In addition, there is a problem that the current technology cannot cope with preparing a semiconductor layer having such a thickness in advance and bonding it to a support substrate.

本発明は、上記の課題を解決するためになされたものであって、基板の反りや半導体膜への欠損部の発生を防止する一方で、所望の膜厚を有する半導体層を支持基板上に形成できるようにし、電気特性と光学的特性とに優れた電気光学装置用基板の製造方法を提供することを目的とする。さらには、この製造方法により製造された電気光学装置用基板を備えた電気光学装置、電子機器を提供することを目的とする。   The present invention has been made to solve the above-described problems, and prevents a warp of a substrate and generation of a defect portion in a semiconductor film, while a semiconductor layer having a desired film thickness is formed on a support substrate. It is an object of the present invention to provide a method for manufacturing a substrate for an electro-optical device that can be formed and is excellent in electrical characteristics and optical characteristics. It is another object of the present invention to provide an electro-optical device and an electronic apparatus provided with the electro-optical device substrate manufactured by the manufacturing method.

上記の目的を達成するために、本発明の電気光学装置用基板の製造方法は、半導体基板と支持基板とを貼り合わせてなる複合基板が用いられ、表示領域および周辺回路領域となる各領域にスイッチング素子をそれぞれ備えてなる電気光学装置用基板の製造方法であって、前記半導体基板の内部に窒素イオンを注入し、熱処理を施すことにより、前記半導体基板の内部にシリコン窒化膜からなる絶縁層を形成する工程と、内部に絶縁層を有する前記半導体基板を支持基板に貼り合わせる工程と、前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程とを有し、前記支持基板上に残存した半導体層を用いて前記各領域のスイッチング素子を形成し、前記半導体基板の表層側の半導体層を除去する際に、前記絶縁層を除去せずに残し、残した前記絶縁層を覆うようにさらにＨＴＯ膜からなる絶縁層を積層し、これら２層の絶縁層で前記スイッチング素子のゲート絶縁膜を構成することを特徴とする。
本発明の電気光学装置用基板の製造方法は、半導体基板と支持基板とを貼り合わせてなる複合基板が用いられ、表示領域および周辺回路領域となる各領域にスイッチング素子をそれぞれ備えてなる電気光学装置用基板の製造方法であって、前記半導体基板の内部に絶縁層を形成する工程と、内部に絶縁層を有する前記半導体基板を支持基板に貼り合わせる工程と、前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程とを有し、前記支持基板上に残存した半導体層を用いて前記各領域のスイッチング素子を形成することを特徴とする。
また、前記半導体基板を前記支持基板に貼り合わせる工程の前に、前記支持基板上の前記スイッチング素子の形成予定領域に対応する位置に遮光膜を形成する工程を有していても良い。
また、前記絶縁層を形成する工程の前に、後の水素イオン注入時および窒素イオン注入時の前記半導体基板の表面荒れを防止するための酸化膜を形成する工程を行った後、前記半導体基板内に水素イオンを注入し、さらに、前記支持基板への貼り代として前記表面荒れ防止用の酸化膜を厚膜化する工程を行い、前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程において、熱処理を行い、前記半導体基板に注入した前記水素イオンによって前記半導体基板の表層側の半導体層の一部を剥離し、さらに、前記半導体基板の表層側に残存した半導体層の一部を除去しても良い。
In order to achieve the above object, the method for manufacturing a substrate for an electro-optical device according to the present invention uses a composite substrate in which a semiconductor substrate and a support substrate are bonded to each other and serves as a display region and a peripheral circuit region. A method of manufacturing a substrate for an electro-optical device each including a switching element , wherein an insulating layer made of a silicon nitride film is formed inside the semiconductor substrate by injecting nitrogen ions into the semiconductor substrate and performing a heat treatment. A step of bonding the semiconductor substrate having an insulating layer therein to a support substrate, and a step of removing a semiconductor layer on the surface layer side of the semiconductor substrate bonded to the support substrate, A switching element in each region is formed using the semiconductor layer remaining on the support substrate, and the insulating layer is removed when removing the semiconductor layer on the surface layer side of the semiconductor substrate. Leaving without the consist more HTO film to cover the insulating layer insulating layer are stacked leaving, characterized in that the gate insulating film of the switching element with an insulating layer of these two layers.
The method for manufacturing a substrate for an electro-optical device according to the present invention uses a composite substrate in which a semiconductor substrate and a support substrate are bonded together, and includes a switching element in each of the display region and the peripheral circuit region. A method for manufacturing a device substrate, the step of forming an insulating layer inside the semiconductor substrate, the step of bonding the semiconductor substrate having an insulating layer inside to a support substrate, and the step of bonding to the support substrate And a step of removing the semiconductor layer on the surface layer side of the semiconductor substrate, wherein the switching elements in the respective regions are formed using the semiconductor layer remaining on the support substrate.
In addition, before the step of bonding the semiconductor substrate to the support substrate, a step of forming a light shielding film at a position corresponding to a region where the switching element is to be formed on the support substrate may be included.
In addition, after the step of forming the insulating layer, after performing a step of forming an oxide film for preventing surface roughness of the semiconductor substrate during subsequent hydrogen ion implantation and nitrogen ion implantation, the semiconductor substrate implanting hydrogen ions within, to be et al., the oxide film for the surface roughness prevents the bonded length of the support substrate have rows the step of thickening the surface layer of the bonded a the semiconductor substrate to the support substrate In the step of removing the semiconductor layer on the side, heat treatment is performed, and a part of the semiconductor layer on the surface layer side of the semiconductor substrate is peeled off by the hydrogen ions implanted into the semiconductor substrate, and further left on the surface layer side of the semiconductor substrate A part of the semiconductor layer may be removed .

半導体基板の内部に絶縁層を形成すると、この絶縁層により半導体基板が上下２層の半導体層に区分される。絶縁層によって区分された半導体層の一方を支持基板上に貼り合わせた状態でスイッチング素子の能動層として用い、他方の半導体層、すなわち半導体基板と支持基板とを積層してなる複合基板の表層側の半導体層を除去することにより、薄膜化された半導体層を基板本体上に積層することができる。本製造方法によれば、従来、半導体層を薄膜化する際に必要とされていた犠牲酸化工程の高温長時間の熱処理が不要となるので、これを原因とした基板の反りや半導体層の欠損部の発生がなくなり、高品質のスイッチング素子を備え、かつ光学特性に優れた電気光学装置用基板を高い歩留まりで簡単に製造することができる。つまり、半導体基板の内部に絶縁層を形成する工程に熱処理工程が含まれていても、半導体基板と支持基板との貼り合わせの前に行われるために、基板本体の反りや、半導体層の欠損部が発生することがない。本製造方法では、基板本体へ半導体層を貼り合わせた後の薄膜化工程（例えば犠牲酸化等の高温の熱処理工程）が不要となり、製造工程中の基板の反りや半導体膜へのダメージを防止することができるのである。   When an insulating layer is formed inside the semiconductor substrate, the semiconductor substrate is divided into two upper and lower semiconductor layers by this insulating layer. One of the semiconductor layers separated by the insulating layer is used as the active layer of the switching element in a state of being bonded to the support substrate, and the other semiconductor layer, that is, the surface layer side of the composite substrate formed by stacking the semiconductor substrate and the support substrate By removing the semiconductor layer, a thinned semiconductor layer can be stacked on the substrate body. According to this manufacturing method, high-temperature and long-time heat treatment in the sacrificial oxidation process, which has been conventionally required when thinning a semiconductor layer, is no longer necessary. Therefore, an electro-optical device substrate having high quality switching elements and excellent optical characteristics can be easily manufactured with a high yield. In other words, even if the step of forming the insulating layer inside the semiconductor substrate includes a heat treatment step, it is performed before the bonding of the semiconductor substrate and the supporting substrate. No part is generated. This manufacturing method eliminates the need for a thinning process (for example, a high-temperature heat treatment process such as sacrificial oxidation) after the semiconductor layer is bonded to the substrate body, and prevents warping of the substrate and damage to the semiconductor film during the manufacturing process. It can be done.

また、前記絶縁層形成工程においては、半導体基板の片側表面からイオン注入を行った後に熱処理を施すことによって、半導体基板の内部に絶縁層を形成することができる。
半導体基板の内部に絶縁層を設ける手法として、半導体基板の片側表面からイオン注入を行った後に、熱処理を施す方法、いわゆるＳＩＭＯＸ法（Separation by Implantation of Oxygen）を採用することが好ましい。一般にＳＩＭＯＸ法とは、シリコン基板の内部に酸素イオンを注入し、熱処理することで基板内部に埋め込みシリコン酸化膜を形成する手法をいうが、本明細書では、酸素イオンの他に窒素イオン等、シリコン原子と結合して絶縁膜を形成するイオンを注入し、熱処理することで基板内部に絶縁層を形成する手法として、ＳＩＭＯＸ法を定義する。このＳＩＭＯＸ法で半導体基板の内部に絶縁層を設けることにより、半導体基板の薄膜化を行うことができる。この方法ではウエット工程を含まないので、ウエット工程を原因とする半導体層の剥がれやパーティクル発生等の不良がなくなり、表示品位の高い電気光学装置用基板の提供が可能となる。さらに、支持基板上に、表示領域と周辺回路領域の各スイッチング素子の同一の能動層厚となる薄膜の半導体層を一工程で容易に形成できる。 In the insulating layer forming step, the insulating layer can be formed inside the semiconductor substrate by performing heat treatment after ion implantation from one surface of the semiconductor substrate.
As a method of providing an insulating layer inside the semiconductor substrate, it is preferable to adopt a method of performing heat treatment after ion implantation from one surface of the semiconductor substrate, so-called SIMOX method (Separation by Implantation of Oxygen). In general, the SIMOX method refers to a method in which oxygen ions are implanted into a silicon substrate and heat-treated to form a buried silicon oxide film inside the substrate. In this specification, in addition to oxygen ions, nitrogen ions, etc. The SIMOX method is defined as a method for forming an insulating layer inside a substrate by implanting ions that form an insulating film by bonding with silicon atoms and performing heat treatment. By providing an insulating layer inside the semiconductor substrate by the SIMOX method, the semiconductor substrate can be thinned. Since this method does not include a wet process, defects such as peeling of the semiconductor layer and generation of particles due to the wet process are eliminated, and a substrate for an electro-optical device with high display quality can be provided. Furthermore, a thin semiconductor layer having the same active layer thickness for each switching element in the display region and the peripheral circuit region can be easily formed on the support substrate in one step.

また、ＳＩＭＯＸ法によって半導体基板の内部に形成された絶縁層は除去しても良いし、除去しなくても良い。絶縁層を支持基板上に貼り合わされた半導体膜上から除去しない場合には、これをスイッチング素子のゲート絶縁膜として利用することができる。この場合、一工程で、スイッチング素子の能動層となる半導体層とゲート絶縁膜とを、それぞれ所望の膜厚で支持基板上に積層することができる。   Further, the insulating layer formed inside the semiconductor substrate by the SIMOX method may be removed or may not be removed. In the case where the insulating layer is not removed from the semiconductor film bonded to the supporting substrate, this can be used as a gate insulating film of the switching element. In this case, the semiconductor layer serving as the active layer of the switching element and the gate insulating film can be stacked on the supporting substrate with a desired film thickness in one step.

また、本発明の製造方法にあっては、イオン注入を行う側の半導体基板の表面に、イオン注入の前に予め酸化膜層を設ける工程を有することが好ましい。酸化膜層を設けることにより、ＳＩＭＯＸ法のイオン注入の際に半導体基板表面が荒れたり、ダメージを受けるのを防止できるので、より一層高品質の電気光学装置用基板を安定して提供可能となる。   Moreover, in the manufacturing method of this invention, it is preferable to have the process of previously providing an oxide film layer on the surface of the semiconductor substrate on the ion implantation side before ion implantation. By providing the oxide film layer, it is possible to prevent the surface of the semiconductor substrate from being roughened or damaged during the ion implantation of the SIMOX method, so that it is possible to stably provide a higher quality electro-optical device substrate. .

さらに、本発明の製造方法では、半導体基板に注入するイオン種が酸素または窒素であることが好ましい。この場合、半導体基板の内部に形成される絶縁層がシリコン酸化膜またはシリコン窒化膜となり、スイッチング素子のゲート絶縁膜として使用すると好適なものとなる。   Furthermore, in the manufacturing method of the present invention, it is preferable that the ion species implanted into the semiconductor substrate is oxygen or nitrogen. In this case, the insulating layer formed inside the semiconductor substrate is a silicon oxide film or a silicon nitride film, which is suitable for use as a gate insulating film of a switching element.

本発明の製造方法においては、半導体基板へのイオン注入の加速電圧を調整することにより、半導体基板の内部に所望の深さで絶縁層を形成することが望ましい。
ＳＩＭＯＸ法で形成された絶縁層により半導体基板が上下２層の半導体層に区分され、その一方がスイッチング素子の能動層となるので、この半導体層の膜厚は半導体基板内での絶縁層が形成される深さによって決まる。よって、半導体基板の内部に所望の深さで絶縁層を形成すれば、この絶縁層によって区分される半導体層の膜厚が調整できる。本発明の製造方法によれば、半導体基板の内部に絶縁層を設ける方法として、ＳＩＭＯＸ法を使用するので、イオン注入の際の加速電圧を変化させることにより、絶縁層が形成される深さを容易かつ正確に調整することができる。よって、所望膜厚の半導体層を支持基板上に形成でき、目的に応じた特性を有する電気光学装置用基板が提供できる。 In the manufacturing method of the present invention, it is desirable to form the insulating layer at a desired depth inside the semiconductor substrate by adjusting the acceleration voltage for ion implantation into the semiconductor substrate.
The semiconductor substrate is divided into two upper and lower semiconductor layers by the insulating layer formed by the SIMOX method, and one of them is an active layer of the switching element. Therefore, the thickness of this semiconductor layer is formed by the insulating layer in the semiconductor substrate. Depends on the depth to be played. Therefore, if an insulating layer is formed at a desired depth inside the semiconductor substrate, the film thickness of the semiconductor layer divided by this insulating layer can be adjusted. According to the manufacturing method of the present invention, the SIMOX method is used as a method for providing the insulating layer inside the semiconductor substrate. Therefore, the depth at which the insulating layer is formed can be reduced by changing the acceleration voltage during ion implantation. It can be adjusted easily and accurately. Therefore, a semiconductor layer having a desired thickness can be formed on the supporting substrate, and an electro-optical device substrate having characteristics according to the purpose can be provided.

イオン注入の際の加速電圧は、１０〜５０ｋｅＶであることが好ましい。１０ｋｅＶ未満であると、半導体基板内に絶縁膜が形成されるに十分な量のイオンが注入されないばかりでなく、半導体内部に形成される絶縁膜の深さが浅すぎる。また、５０ｋｅＶを超えると、絶縁層が形成される深さが深すぎて、能動層となる半導体層の膜厚が大きくなりすぎるためである。上記範囲内の加速電圧であれば、半導体基板のイオン注入側表面から内部絶縁層までの半導体層の膜厚がスイッチング素子の膜厚として好適なものとなる。   The acceleration voltage at the time of ion implantation is preferably 10 to 50 keV. If it is less than 10 keV, not only a sufficient amount of ions are not implanted to form an insulating film in the semiconductor substrate, but also the depth of the insulating film formed inside the semiconductor is too shallow. Further, if it exceeds 50 keV, the depth at which the insulating layer is formed is too deep and the film thickness of the semiconductor layer that becomes the active layer becomes too large. If the acceleration voltage is within the above range, the film thickness of the semiconductor layer from the ion implantation side surface of the semiconductor substrate to the internal insulating layer is suitable as the film thickness of the switching element.

本発明の電気光学装置用基板の製造方法にあっては、支持基板が絶縁性基板からなることが好ましく、さらには透明基板であることが好ましい。例えば、ガラスまたは石英からなることが好ましい。   In the method for manufacturing a substrate for an electro-optical device according to the present invention, the support substrate is preferably an insulating substrate, and more preferably a transparent substrate. For example, it is preferably made of glass or quartz.

また、半導体基板は単結晶シリコン基板であることが好ましい。単結晶シリコン基板によれば、基板本体上に単結晶シリコン薄膜を能動層として積層することとなるので、キャリア移動度が高く、高性能のスイッチング素子が高い集積度で形成された電気光学装置用基板を提供できる。   The semiconductor substrate is preferably a single crystal silicon substrate. According to the single crystal silicon substrate, since the single crystal silicon thin film is laminated as the active layer on the substrate body, the carrier mobility is high, and the electro-optical device in which high-performance switching elements are formed with high integration degree. A substrate can be provided.

本発明の電気光学基板は、本発明の電気光学装置用基板の製造方法によって得られるものであるので、高品質のスイッチング素子を備え、かつ光学特性にすぐれたものとなる。
また、本発明の電気光学装置は、上記電気光学装置用基板を備えたことを特徴とする。また、本発明の電子機器は、この電気光学装置を備えたことを特徴とする。本構成によれば、光リーク電流の発生を十分に防止し、かつ十分な耐圧特性を有した高性能な電気光学装置及び電子機器を実現することができる。また、製造の歩留まりも高めることができる。特に、本電気光学装置を投射型表示装置の光変調手段として用いた場合、ＨＦ欠陥等が拡大投影されることによる表示品質の低下を確実に防止できるため、本発明の効果がよりよく発揮される。 Since the electro-optical substrate of the present invention is obtained by the method for manufacturing a substrate for an electro-optical device of the present invention, the electro-optical substrate has high-quality switching elements and excellent optical characteristics.
According to another aspect of the invention, an electro-optical device includes the electro-optical device substrate. Also, an electronic apparatus according to the present invention includes the electro-optical device. According to this configuration, it is possible to realize a high-performance electro-optical device and electronic apparatus that sufficiently prevent the occurrence of light leakage current and has sufficient withstand voltage characteristics. In addition, the manufacturing yield can be increased. In particular, when the electro-optical device is used as a light modulation unit of a projection display device, it is possible to reliably prevent deterioration in display quality due to enlarged projection of HF defects and the like, and thus the effect of the present invention is more effectively exhibited. The

[第１実施形態]
[電気光学基板および電気光学装置]
図１は、本発明の液晶パネルの一実施形態の全体構成を示す平面図である。この液晶パネルは、本発明の電気光学基板の製造方法によって得られたＴＦＴアレイ基板を備えてなるものであって、図１は、このＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は、図１のＡ−Ａ’断面図であり、図３は、図１のＢ−Ｂ’断面図である。 [First embodiment]
[Electro-optical substrate and electro-optical device]
FIG. 1 is a plan view showing the overall configuration of an embodiment of the liquid crystal panel of the present invention. This liquid crystal panel is provided with a TFT array substrate obtained by the method of manufacturing an electro-optic substrate of the present invention. FIG. 1 shows the TFT array substrate together with each component formed thereon. It is the top view which showed the state seen from the board | substrate side. 2 is a cross-sectional view taken along line AA ′ in FIG. 1, and FIG. 3 is a cross-sectional view taken along line BB ′ in FIG.

図１〜図３に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなすＴＦＴアレイ基板１０と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見たものである。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に実質的に寄与する領域である。また、符号５４は、表示領域の外側の領域である周辺回路領域を示している。 The liquid crystal panel shown in FIGS. 1 to 3 has a liquid crystal sealed between a pair of substrates, a TFT array substrate 10 forming one substrate and a counter substrate 20 forming the other substrate disposed opposite thereto. And.
FIG. 1 shows the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon. As shown in FIG. 1, a sealing material 51 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 as a frame is provided on the inner side of the sealing material 51 in parallel with the sealing material 51. It has been. Moreover, in FIG. 1, the code | symbol 52 has shown the display area. The display area 52 is an area inside the light shielding film 53 as a frame, and is an area that substantially contributes to the display of the liquid crystal panel. Reference numeral 54 denotes a peripheral circuit area which is an area outside the display area.

周辺回路領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。   In the peripheral circuit region 54, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10, and the scanning line driving circuit 104 is provided along two sides adjacent to the one side. The precharge circuit 103 is provided along the remaining side. Further, a plurality of wirings 105 are provided for connecting the data line driving circuit 101, the precharge circuit 103, the scanning line driving circuit 104, and the external circuit connection terminal 102. In addition, a conductive material 106 is provided at a position corresponding to the corner portion of the counter substrate 20 for electrical connection between the TFT array substrate 10 and the counter substrate 20. The counter substrate 20 having substantially the same outline as the sealing material 51 is fixed to the TFT array substrate 10 by the sealing material 51.

また、図２および図３に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側の表面上に形成され、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる画素電極９ａと、表示領域５２に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０および周辺回路領域５４に設けられた駆動回路用ＴＦＴ（スイッチング素子）３１と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。   As shown in FIGS. 2 and 3, the TFT array substrate 10 is formed on a substrate body 10A made of a light-transmissive insulating substrate such as quartz and the surface on the liquid crystal layer 50 side. A pixel electrode 9 a made of a transparent conductive film such as an Oxide film, a pixel switching TFT (switching element) 30 provided in the display area 52, and a drive circuit TFT (switching element) 31 provided in the peripheral circuit area 54. And an alignment film 16 formed of an organic film such as a polyimide film and subjected to a predetermined alignment process such as a rubbing process.

他方、対向基板２０は、石英からなる基板本体２０Ａと、その液晶層５０側の表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。 On the other hand, the counter substrate 20 includes a substrate body 20A made of quartz, a counter electrode 21 formed on the surface on the liquid crystal layer 50 side, an alignment film 22, a metal, and the like, and other than the opening region of each pixel portion. The light shielding film 23 provided in the region and the light shielding film 53 as a frame made of the same or different material as the light shielding film 23 are mainly configured.
A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other.

また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側の表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、遮光膜１１が設けられている。また、遮光膜１１と複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体膜１ａを遮光膜１１から電気的に絶縁するために設けられるものである。   Further, as shown in FIG. 2, a light shielding film 11 is provided on the surface of the TFT array substrate 10 on the liquid crystal layer 50 side of the substrate body 10 </ b> A at a position corresponding to each pixel switching TFT 30. A first interlayer insulating film 12 is provided between the light shielding film 11 and the plurality of pixel switching TFTs 30. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor film 1 a constituting the pixel switching TFT 30 from the light shielding film 11.

図２および図３に示すように、画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ’、ゲート電極３ｃからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ｋ’、走査線３ａ及びゲート電極３ｃと半導体膜１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体膜１ａの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈ、半導体膜１ａの高濃度ソース領域（ソース領域）１ｄ、１ｉ並びに高濃度ドレイン領域１ｅ、１ｊ（ドレイン領域）を備えている。   As shown in FIGS. 2 and 3, the pixel switching TFT 30 and the drive circuit TFT 31 have an LDD (Lightly Doped Drain) structure, and the semiconductor film 1a in which a channel is formed by an electric field from the scanning line 3a. The channel region 1a ′, the channel region 1k ′ of the semiconductor film 1a in which the channel is formed by the electric field from the gate electrode 3c, the gate insulating film 2 that insulates the scanning line 3a and the gate electrode 3c from the semiconductor film 1a, the data line 6a, Low concentration source regions 1b and 1g and low concentration drain regions 1c and 1h of the semiconductor film 1a, high concentration source regions (source regions) 1d and 1i of the semiconductor film 1a, and high concentration drain regions 1e and 1j (drain regions). Yes.

また、この液晶パネルにおいては、図２に示すように、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。容量線３ｂおよび走査線３ａは、同一のポリシリコン膜、または、ポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなる。蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のゲート絶縁膜２とは、同一の酸化膜からなっている。また、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、駆動回路用ＴＦＴ３１のチャネル領域１ｋ’、ソース領域１ｉ、ドレイン領域１ｊと、第１蓄積容量電極１ｆとは、同一の半導体膜１ａからなっている。半導体膜１ａは、単結晶シリコンによって形成されたものであり、ＳＯＩ（Silicon On Insulator）技術により絶縁基板１０Ａ上に形成されている。このように、トランジスタの能動層となる半導体膜１ａに単結晶シリコンを用いることで、トランジスタの高性能化及び高集積化を図ることができる。   Further, in this liquid crystal panel, as shown in FIG. 2, the gate insulating film 2 is extended from a position facing the scanning line 3a and used as a dielectric film, and the semiconductor film 1a is extended to form a first storage capacitor. The storage capacitor 70 is configured by using the electrode 1f and a part of the capacitor line 3b opposite to the electrode 1f as a second storage capacitor electrode. The capacitor line 3b and the scanning line 3a are formed of the same polysilicon film or a stacked structure of a polysilicon film and a single metal, an alloy, a metal silicide, or the like. The dielectric film of the storage capacitor 70 and the gate insulating film 2 of the pixel switching TFT 30 and the drive circuit TFT 31 are made of the same oxide film. Further, the channel region 1a ′, the source region 1d, and the drain region 1e of the pixel switching TFT 30 are the same as the channel region 1k ′, the source region 1i, the drain region 1j, and the first storage capacitor electrode 1f of the driving circuit TFT 31. The semiconductor film 1a. The semiconductor film 1a is formed of single crystal silicon, and is formed on the insulating substrate 10A by SOI (Silicon On Insulator) technology. As described above, by using single crystal silicon for the semiconductor film 1a which is an active layer of the transistor, high performance and high integration of the transistor can be achieved.

また、図２に示すように、走査線３ａ、ゲート絶縁膜２の上には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５と、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。さらに、データ線６ａおよび第２層間絶縁膜４の上には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。   Further, as shown in FIG. 2, on the scanning line 3a and the gate insulating film 2, the contact hole 5 leading to the high concentration source region 1d of the pixel switching TFT 30 and the high concentration drain region 1e of the pixel switching TFT 30 are provided. A second interlayer insulating film 4 is formed in which contact holes 8 are formed. Further, on the data line 6a and the second interlayer insulating film 4, a third interlayer insulating film 7 in which a contact hole 8 to the high concentration drain region 1e of the pixel switching TFT 30 is formed is formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 thus configured.

一方、図３に示すように、駆動回路用ＴＦＴ３１には、画素電極９ａは接続されておらず、駆動回路用ＴＦＴ３１のソース領域１ｉにはソース電極６ｂが、ドレイン領域１ｊにはドレイン電極６ｃが、それぞれ接続されている。   On the other hand, as shown in FIG. 3, the pixel electrode 9a is not connected to the drive circuit TFT 31, and the source region 1i of the drive circuit TFT 31 has a source electrode 6b, and the drain region 1j has a drain electrode 6c. , Each connected.

画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１の各積層膜において、それぞれの能動層となる半導体膜１ａの膜厚は、同一膜厚の単結晶シリコンからなり、いずれも４５ｎｍ以上、５５ｎｍ以下の範囲であることが好ましい。ここで、半導体膜１ａには、表示領域５２および周辺回路領域５４の各領域でそれぞれ異なる特性が必要とされので、これらの特性を兼ね備える必要がある。すなわち、表示領域５２においては、光リーク電流の発生を十分に低減できるように、膜厚を小さくすることが要求される一方で、周辺回路領域５４においては十分な耐電圧特性が得られるように、膜厚を大きくすることが要求される。これらの互いに相反する特性を兼ね備える膜厚として、４５ｎｍ以上、５５ｎｍ以下の範囲が限定される。半導体膜１ａの膜厚を４５ｎｍ未満とした場合、スイッチング素子の耐圧に悪影響を及ぼす恐れがあり好ましくない。一方、５５ｎｍを越える範囲とした場合、光リーク電流を防止することができなくなる。   In each laminated film of the pixel switching TFT 30 and the drive circuit TFT 31, the thickness of the semiconductor film 1a serving as the active layer is made of single crystal silicon having the same thickness, and both are in the range of 45 nm to 55 nm. It is preferable. Here, since the semiconductor film 1a requires different characteristics in each of the display area 52 and the peripheral circuit area 54, it is necessary to combine these characteristics. That is, the display area 52 is required to have a small film thickness so that the occurrence of light leakage current can be sufficiently reduced, while the peripheral circuit area 54 can obtain sufficient withstand voltage characteristics. It is required to increase the film thickness. The film thickness having these mutually contradictory characteristics is limited to a range of 45 nm or more and 55 nm or less. If the thickness of the semiconductor film 1a is less than 45 nm, it is not preferable because it may adversely affect the breakdown voltage of the switching element. On the other hand, when the thickness exceeds 55 nm, the light leakage current cannot be prevented.

[電気光学装置用基板の製造方法]
上記液晶パネルのＴＦＴアレイ基板１０を製造する方法を、図４ないし図１１を参照して詳細に説明する。なお、図１〜図３と図４〜図１１とは、異なる縮尺で示している。まず、基板本体１０Ａ上に、遮光膜１１と第１層間絶縁膜１２とを形成する工程について詳細に説明する。図４はこの工程におけるＴＦＴアレイ基板１０を図２および図３に示した液晶パネルの断面図に対応させて示す工程図である。 [Method for Manufacturing Electro-Optical Device Substrate]
A method for manufacturing the TFT array substrate 10 of the liquid crystal panel will be described in detail with reference to FIGS. 1 to 3 and FIGS. 4 to 11 are shown in different scales. First, the process of forming the light shielding film 11 and the first interlayer insulating film 12 on the substrate body 10A will be described in detail. FIG. 4 is a process diagram showing the TFT array substrate 10 in this process corresponding to the cross-sectional views of the liquid crystal panel shown in FIGS.

はじめに、基板本体１０Ａを用意する。この基板本体１０Ａは、透明な絶縁体からなり、例えばガラス基板、石英基板である。この基板本体１０Ａを、好ましくは窒素等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、基板本体１０Ａに歪が発生しなくなるように前処理をすることが望ましい。すなわち、製造工程において処理される最高温度に合わせて基板本体１０Ａを同温度か、それ以上の温度で熱処理しておくことが望ましい。このように処理された基板本体１０Ａの表面上の全面に、図４（ａ）に示したように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＭｏおよびＰｂのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚で積層することにより、遮光膜１１を形成する。   First, a substrate body 10A is prepared. The substrate body 10A is made of a transparent insulator, and is, for example, a glass substrate or a quartz substrate. The substrate body 10A is preferably annealed at a high temperature of about 850 to 1300 ° C., more preferably 1000 ° C. in an inert gas atmosphere such as nitrogen, and pre-processed so that no distortion occurs in the substrate body 10A. It is desirable. That is, it is desirable to heat-treat the substrate body 10A at the same temperature or higher in accordance with the maximum temperature processed in the manufacturing process. As shown in FIG. 4A, a single metal or alloy containing at least one of Ti, Cr, W, Ta, Mo and Pb is formed on the entire surface of the substrate body 10A thus treated. The light shielding film 11 is formed by laminating metal silicide or the like with a film thickness of, for example, 150 to 200 nm by a sputtering method, a CVD method, an electron beam heating vapor deposition method, or the like.

次に、基板本体１０Ａの表面上の全面にフォトレジストを形成し、最終的に形成する遮光膜１１ａのパターンを有するフォトマスクを用いてフォトレジストを露光する。その後、フォトレジストを現像することにより、図４（ｂ）に示したように、最終的に形成する遮光膜１１ａのパターンを有するフォトレジスト２０７を形成する。次にフォトレジスト２０７をマスクとして遮光層１１のエッチングを行い、その後、フォトレジスト２０７を剥離することにより、基板本体１０Ａの表面上において、画素スイッチング用ＴＦＴ３０の形成領域には、図４（ｃ）に示したように、所定パターンを有する遮光膜１１ａが形成される。   Next, a photoresist is formed on the entire surface of the substrate body 10A, and the photoresist is exposed using a photomask having a pattern of a light shielding film 11a to be finally formed. Thereafter, by developing the photoresist, as shown in FIG. 4B, a photoresist 207 having a pattern of the light shielding film 11a to be finally formed is formed. Next, etching of the light shielding layer 11 is performed using the photoresist 207 as a mask, and then the photoresist 207 is peeled off, thereby forming a pixel switching TFT 30 formation region on the surface of the substrate body 10A as shown in FIG. As shown in FIG. 5, the light shielding film 11a having a predetermined pattern is formed.

ついで、図４（ｄ）に示したように、所定のパターンを有する遮光膜１１ａが形成された基板本体１０Ａの表面上に、スパッタリング法、ＣＶＤ法などの薄膜形成技術により、第１層間絶縁層１２となる絶縁膜１３を形成する。この絶縁膜１３の材料としては、酸化シリコン、窒化シリコンのほか、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、絶縁膜１３は、上記絶縁体材料の単一層であるほか、複数の絶縁体材料を組み合わせて積層したものであってもよい。例えば、膜厚５０ｎｍのＨＴＯ膜と、膜厚１５ｎｍのＳｉＮ膜、膜厚１６０ｎｍのＴＥＯＳ−ＮＳＧ膜とを、遮光膜１１ａ上に順次積層して、絶縁膜１３とすることができる。絶縁膜１３の膜厚は、４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。この工程にて、遮光膜１１上に積層された絶縁膜１３の表面には、凸部１３ａが形成されるので、ＣＭＰ（化学的機械研磨）法などの方法を用いて、図４（ｅ）に示したように、表面を平坦化する。   Next, as shown in FIG. 4D, the first interlayer insulating layer is formed on the surface of the substrate body 10A on which the light-shielding film 11a having a predetermined pattern is formed by a thin film forming technique such as sputtering or CVD. An insulating film 13 to be 12 is formed. Examples of the material of the insulating film 13 include silicon oxide and silicon nitride, as well as highly insulating glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), and BPSG (boron phosphorous silicate glass). it can. Further, the insulating film 13 may be a single layer of the above insulator material, or may be a laminate of a plurality of insulator materials combined. For example, the insulating film 13 can be formed by sequentially stacking a 50 nm thick HTO film, a 15 nm thick SiN film, and a 160 nm thick TEOS-NSG film on the light shielding film 11a. The thickness of the insulating film 13 is 400 to 1000 nm, more preferably about 800 nm. In this step, since the convex portion 13a is formed on the surface of the insulating film 13 laminated on the light shielding film 11, using a method such as a CMP (chemical mechanical polishing) method, FIG. As shown in Fig. 2, the surface is flattened.

次に、半導体基板２０６内に絶縁層２０６ｃを形成する工程について、図５を参照して、詳細に説明する。
まず、半導体基板２０６として、単結晶シリコン基板２０６ａを用意する。単結晶シリコン基板２０６ａの厚さは、例えば６００μｍであり、図５（ａ）に示したように、基板本体１０Ａと貼り合わされる側の表面には、酸化膜層２０６ｂが形成されることが好ましい。酸化膜層２０６ｂは、単結晶シリコン基板２０６ａの表面を０．０５〜０．８μｍ程度、酸化することにより形成できる。酸化膜層２０６ｂは、後述する水素イオン注入工程およびＳＩＭＯＸ法のイオン注入工程において、単結晶シリコン基板２０６ａの表面荒れを防止する目的で形成するものであるので、イオン注入工程の条件によっては、酸化膜層２０６ｂを形成しなくても良い。 Next, the step of forming the insulating layer 206c in the semiconductor substrate 206 will be described in detail with reference to FIG.
First, a single crystal silicon substrate 206 a is prepared as the semiconductor substrate 206. The thickness of the single crystal silicon substrate 206a is, for example, 600 μm, and an oxide film layer 206b is preferably formed on the surface to be bonded to the substrate body 10A as shown in FIG. 5A. . The oxide film layer 206b can be formed by oxidizing the surface of the single crystal silicon substrate 206a to about 0.05 to 0.8 μm. The oxide film layer 206b is formed for the purpose of preventing the surface roughness of the single crystal silicon substrate 206a in a hydrogen ion implantation step and a SIMOX ion implantation step, which will be described later. The film layer 206b may not be formed.

単結晶シリコン基板２０６ａ内には、水素イオンを、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０１６／ｃｍ２にて注入する。この水素イオンの注入は、単結晶シリコン基板２０６ａを基板本体１０Ａに貼り合わせた後に、不要となる半導体層を分離させて、除去する目的で行われるものである。したがって、単結晶シリコン基板２０６ａを基板本体１０Ａに貼り合わす前であれば、どの工程中で行われてもよい。 Hydrogen ions are implanted into the single crystal silicon substrate 206a, for example, at an acceleration voltage of 100 keV and a dose of 10 × 10 16 / cm 2 . The implantation of hydrogen ions is performed for the purpose of separating and removing unnecessary semiconductor layers after the single crystal silicon substrate 206a is bonded to the substrate body 10A. Therefore, any process may be performed as long as the single crystal silicon substrate 206a is not pasted to the substrate body 10A.

次に、図５（ｂ）に示したように、いわゆるＳＩＭＯＸ法により、単結晶シリコン基板２０６ａ内に絶縁層２０６ｃを形成する。本発明の製造方法において、ＳＩＭＯＸ法とは、酸化膜層２０６ｂが形成された側の表面から、単結晶シリコン基板２０６ａ内に、酸素（Ｏ−）または窒素イオン（Ｎ−）などのシリコンと結合して絶縁体となるイオン２１１を注入した後、熱処理を施して、絶縁層２０６ｃを形成する工程を指すものである。半導体基板２０６ａは、この絶縁層２０６ｃによって上下２つの半導体層２０６ｄと２０６ｅとに区分される。絶縁層２０６ｃと酸化膜層２０６ｂとに挟まれた下側の半導体層２０６ｄは、ＴＦＴ３０およびＴＦＴ３１の能動層となる半導体膜１ａとされる部分であり、絶縁層２０６ｃを挟んで半導体基板２０６ａの反対側の表面となる上側の半導体層２０６ｅは、後に除去される部分である。半導体層２０６ｄの膜厚は、単結晶シリコン基板２０６ａにおける絶縁層２０６ｃの形成位置により調整可能であり、この形成位置は単結晶シリコン基板２０６ａへのイオン注入の深さにより調整可能である。さらに、このイオン注入の深さは、ＳＩＭＯＸ法でのイオンの加速電圧を調整することにより、容易かつ精密に行うことができる。よって、ＳＩＭＯＸ法でのイオン注入時の加速電圧を調整することにより、半導体層２０６ｄを所望膜厚とすることができることとなる。 Next, as shown in FIG. 5B, an insulating layer 206c is formed in the single crystal silicon substrate 206a by a so-called SIMOX method. In the manufacturing method of the present invention, the SIMOX method is bonded to silicon such as oxygen (O − ) or nitrogen ion (N − ) from the surface on the side where the oxide film layer 206 b is formed into the single crystal silicon substrate 206 a. Then, after injecting ions 211 to be an insulator, heat treatment is performed to form the insulating layer 206c. The semiconductor substrate 206a is divided into two upper and lower semiconductor layers 206d and 206e by the insulating layer 206c. The lower semiconductor layer 206d sandwiched between the insulating layer 206c and the oxide film layer 206b is a portion to be the semiconductor film 1a that becomes an active layer of the TFT 30 and the TFT 31, and is opposite to the semiconductor substrate 206a with the insulating layer 206c interposed therebetween. The upper semiconductor layer 206e serving as the side surface is a portion to be removed later. The film thickness of the semiconductor layer 206d can be adjusted by the formation position of the insulating layer 206c in the single crystal silicon substrate 206a, and the formation position can be adjusted by the depth of ion implantation into the single crystal silicon substrate 206a. Furthermore, the depth of this ion implantation can be easily and precisely performed by adjusting the acceleration voltage of ions in the SIMOX method. Therefore, the semiconductor layer 206d can have a desired thickness by adjusting the acceleration voltage at the time of ion implantation by the SIMOX method.

半導体層２０６ｄの膜厚は、４５ｎｍ以上５５ｎｍ以下の範囲であることが好ましく、絶縁層２０６ｃの膜厚は特に限定されるものではないが、各ＴＦＴ３０、３１のゲート絶縁層２として利用する場合があることを考慮すれば、５０ｎｍ以上８０ｎｍ以下であることが好ましい。このような層構造を実現するためのイオン注入の条件としては、イオン２１１の加速電圧を１０〜５０ｋｅＶとし、ドーズ量を２×１０１７〜２×１０１８ｋｅＶ／ｃｍ２とすることが好ましい。また、注入するイオン２１１は、酸素イオンや窒素イオンに限らず、シリコンと結合して絶縁層を形成するものであれば、特に限定されるものではない。また、注入したイオンを絶縁性の化合物とするための熱処理条件は、特に限定されるものではないが、例えば６００〜１３００℃が好ましい。 The film thickness of the semiconductor layer 206d is preferably in the range of 45 nm to 55 nm, and the film thickness of the insulating layer 206c is not particularly limited, but may be used as the gate insulating layer 2 of the TFTs 30 and 31. In consideration of the fact, it is preferably 50 nm or more and 80 nm or less. As ion implantation conditions for realizing such a layer structure, it is preferable that the acceleration voltage of the ions 211 is 10 to 50 keV and the dose amount is 2 × 10 17 to 2 × 10 18 keV / cm 2 . The ions 211 to be implanted are not limited to oxygen ions and nitrogen ions, and are not particularly limited as long as they form an insulating layer by being bonded to silicon. Moreover, the heat treatment conditions for making the implanted ions into an insulating compound are not particularly limited, but 600 to 1300 ° C. is preferable, for example.

次に、図５（ｃ）に示したように、酸化膜層２０６ｂを基板本体１０Ａへの貼り代２０６ｂ´とする目的で、熱酸化やＣＶＤ等によって、酸化膜層２０６ｂの膜厚を２００ｎｍ程度になるまで成長させる。この工程は、前述のＳＩＭＯＸ工程で行う熱処理時に、併せて行うこともできる。   Next, as shown in FIG. 5C, the thickness of the oxide film layer 206b is set to about 200 nm by thermal oxidation, CVD, or the like for the purpose of using the oxide film layer 206b as a bonding allowance 206b ′ to the substrate body 10A. Grow until This step can be performed together with the heat treatment performed in the above-described SIMOX step.

そして、図６（ａ）に示したように、この酸化膜２０６ｂ´を介して、基板本体１０Ａと単結晶シリコン基板２０６ａとを貼り合わせる。これにより、遮光膜１１と、第１層間絶縁膜１２と、能動層となる半導体層２０６ｄとが、基板本体１０Ａ上に順次積層された複合基板２５０とすることができる。ここで、貼り代２０６ｂ´は、絶縁性のシリコン酸化膜であるので、基板本体１０Ａに積層された絶縁膜１３と貼り合わされることにより、ＴＦＴの第１層間絶縁層１２とすることができる。この貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚を基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、４５０℃程度の熱処理を再度施すことが好ましい。   Then, as shown in FIG. 6A, the substrate body 10A and the single crystal silicon substrate 206a are bonded together via the oxide film 206b ′. Accordingly, the composite substrate 250 in which the light shielding film 11, the first interlayer insulating film 12, and the semiconductor layer 206d serving as an active layer are sequentially stacked on the substrate body 10A can be obtained. Here, since the bonding allowance 206b ′ is an insulating silicon oxide film, it can be used as the first interlayer insulating layer 12 of the TFT by being bonded to the insulating film 13 stacked on the substrate body 10A. For this bonding step, for example, a method of directly bonding two substrates together by heat treatment at 300 ° C. for 2 hours can be employed. In order to further increase the bonding strength, it is preferable to perform heat treatment at about 450 ° C. again.

次に、複合基板２５０の最表層となった半導体層２０６ｅの一部を分離して、半導体層２０６ｅを薄膜化するための熱処理を行う。これは、単結晶シリコン基板２０６ａに予め注入しておいた水素イオンによって、シリコンの結合を分断させて半導体層２０６ｅの一部が剥離するようにしたものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することによって行うことができる。この熱処理により、半導体層２０６ｅの表層部が剥離して、残存した半導体層２０６ｅが薄膜化される。この後、図６（ｂ）に示したように、残存した半導体層２０６ｅをさらにエッチング等の処理によって完全に除去すると、絶縁層２０６ｃが複合基板２５０の最表層となる。   Next, a part of the semiconductor layer 206e which is the outermost layer of the composite substrate 250 is separated, and heat treatment for thinning the semiconductor layer 206e is performed. This is because a part of the semiconductor layer 206e is peeled off by breaking silicon bonds with hydrogen ions previously implanted into the single crystal silicon substrate 206a. The heat treatment here can be performed, for example, by heating the two bonded substrates to 600 ° C. at a temperature rising rate of 20 ° C. per minute. By this heat treatment, the surface layer portion of the semiconductor layer 206e is peeled off, and the remaining semiconductor layer 206e is thinned. Thereafter, as shown in FIG. 6B, when the remaining semiconductor layer 206e is further completely removed by a process such as etching, the insulating layer 206c becomes the outermost layer of the composite substrate 250.

次いで、この絶縁層２０６ｃを除去して、図６（ｃ）に示したように、所望の膜厚を有する半導体層２０６ｅを複合基板２５０の最表層とする。この半導体層２０６ｅに、フォトリソグラフィー工程、エッチング工程等で所定のパターニングを行って、図６（ｄ）に示したように、画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１の能動層となる半導体膜１ａを形成する。表示領域中のデータ線６ａ下で容量線３ｂが形成される領域と、走査線３ａに沿って容量線３ｂが形成される領域においては、半導体層２０６ｅは第１蓄積容量電極１ｆとされる。   Next, the insulating layer 206c is removed, and the semiconductor layer 206e having a desired film thickness is used as the outermost layer of the composite substrate 250 as shown in FIG. The semiconductor layer 206e is subjected to predetermined patterning by a photolithography process, an etching process, etc., and as shown in FIG. 6D, the semiconductor film 1a that becomes an active layer of the pixel switching TFT 30 and the driving circuit TFT 31 is formed. Form. In the region where the capacitor line 3b is formed under the data line 6a in the display region and the region where the capacitor line 3b is formed along the scanning line 3a, the semiconductor layer 206e is used as the first storage capacitor electrode 1f.

さらに、能動層となる半導体膜１ａおよび第１蓄電容量電極１ｆが形成された基板本体１０Ａに、短時間（１例として約１０分〜約９０分程度）の熱処理を施して、能動層となる半導体膜１ａおよび第１蓄電容量電極１ｆの表面上に、酸化シリコン膜２ａを形成した後に、ＨＴＯ膜２ｂを積層して、図６（ｅ）に示したように、ゲート絶縁膜２とする。ゲート絶縁膜２の膜厚は、約１０ｎｍ〜約６０ｎｍ程度が好ましい。酸化シリコン膜２ａの膜厚は８ｎｍ程度に薄い方が好ましいが、最大２０ｎｍ程度であってもよい。また、ＨＴＯ膜２ｂの膜厚は、６０ｎｍ程度が好ましい。また、本実施の態様にあっては、ゲート絶縁膜２は２層の積層膜であるが、この構成はこれに限定されるものではなく、単一膜であっても、複数の絶縁膜の積層膜であってもよい。   Further, the substrate body 10A on which the semiconductor film 1a and the first storage capacitor electrode 1f to be the active layer are formed is subjected to a heat treatment for a short time (about 10 minutes to about 90 minutes as an example) to become the active layer. After forming the silicon oxide film 2a on the surface of the semiconductor film 1a and the first storage capacitor electrode 1f, the HTO film 2b is laminated to form the gate insulating film 2 as shown in FIG. The thickness of the gate insulating film 2 is preferably about 10 nm to about 60 nm. The thickness of the silicon oxide film 2a is preferably as thin as about 8 nm, but may be up to about 20 nm. The film thickness of the HTO film 2b is preferably about 60 nm. Further, in this embodiment, the gate insulating film 2 is a two-layer laminated film, but this configuration is not limited to this, and a single film may be formed of a plurality of insulating films. A laminated film may be used.

このようにして、基板本体１０Ａ上に単結晶シリコンからなる半導体膜１ａが積層された複合基板２５０が製造される。この複合基板２５０から各種の電気光学装置用基板が製造可能であるが、以下、図２および図３に示した液晶パネルのＴＦＴアレイ基板とする方法を、詳細に説明する。   In this way, the composite substrate 250 in which the semiconductor film 1a made of single crystal silicon is laminated on the substrate body 10A is manufactured. Various substrates for electro-optical devices can be manufactured from the composite substrate 250. Hereinafter, a method for forming the TFT array substrate of the liquid crystal panel shown in FIGS. 2 and 3 will be described in detail.

[ＴＦＴの製造方法]
まず、図７（ａ）に示すように、Ｎチャネルの半導体膜１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体膜１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
図７（ｂ）に示すように、図示を省略するＰチャネルの半導体膜１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体膜１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。 [TFT manufacturing method]
First, as shown in FIG. 7A, a resist film 301 is formed at a position corresponding to the N-channel semiconductor film 1a, and a dopant of a V group element such as P is added to the P-channel semiconductor film 1a at a low concentration. (For example, P ions are doped with an acceleration voltage of 70 keV and a dose of 2 × 10 11 / cm 2 ).
As shown in FIG. 7B, a resist film is formed at a position corresponding to a P-channel semiconductor film 1a (not shown), and a dopant 303 of a group III element such as B is added to the N-channel semiconductor film 1a at a low concentration. (For example, B ions are doped with an acceleration voltage of 35 keV and a dose of 1 × 10 12 / cm 2 ).

次に、図７（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体膜１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図７（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図７（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
次に、図７（ｄ）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａ表面の第１蓄積容量電極１ｆ以外の部分に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。 Next, as shown in FIG. 7C, a resist film 305 is formed on the surface of the substrate 10 excluding the end of the channel region 1a ′ of each semiconductor film 1a for each P channel and N channel. About 1 to 10 times the dose shown in FIG. 7A, a dose of about 1 to 10 times that of the step shown in FIG. A dopant 306 of a group III element such as B is doped.
Next, as shown in FIG. 7 (d), in order to reduce the resistance of the first storage capacitor electrode 1f formed by extending the semiconductor film 1a, a portion other than the first storage capacitor electrode 1f on the surface of the substrate body 10A is formed. A resist film 307 (wider than the scanning line 3a) is formed in a corresponding portion, and using this as a mask, a V group element dopant 308 such as P is deposited at a low concentration (for example, P ions are accelerated by 70 keV). Doping (at a voltage of 3 × 10 14 / cm 2 dose).

次に、図８（ａ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。更にポリシリコン層３の導電性を高めるため、ポリシリコン層３の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
次に、図８（ｂ）に示すように、レジストマスクを用いたフォトリソグラフィー工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。 Next, as shown in FIG. 8A, after depositing a polysilicon layer 3 with a thickness of about 350 nm by a low pressure CVD method or the like, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. . Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used. Thereby, the conductivity of the polysilicon layer 3 can be increased. Further, in order to increase the conductivity of the polysilicon layer 3, a single metal, an alloy, a metal silicide or the like containing at least one of Ti, W, Co, and Mo is formed on the polysilicon layer 3 by sputtering, CVD. For example, a layered structure having a thickness of 150 to 200 nm can be formed by a method such as an electron beam heating vapor deposition method.
Next, as shown in FIG. 8B, the capacitor line 3b is formed together with the scanning line 3a having a predetermined pattern as shown in FIG. 2 by a photolithography process, an etching process, etc. using a resist mask. After this, the polysilicon remaining on the back surface of the substrate body 10A is removed by etching while covering the surface of the substrate body 10A with a resist film.

次に、図８（ｃ）に示すように、半導体膜１ａに駆動回路用ＴＦＴ３１のＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆い、ゲート電極３ｃを拡散マスクとして、ＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｇ及び低濃度ドレイン領域１ｈを形成する。 Next, as shown in FIG. 8C, in order to form the P-channel LDD region of the driving circuit TFT 31 in the semiconductor film 1a, the position corresponding to the N-channel semiconductor film 1a is covered with a resist film 309. Using the gate electrode 3c as a diffusion mask, a group 310 element dopant 310 such as B is doped at a low concentration (for example, BF 2 ions are accelerated at 90 keV at a dose of 3 × 10 13 / cm 2 ), P A low concentration source region 1g and a low concentration drain region 1h of the channel are formed.

続いて、図８（ｄ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＰチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。 Subsequently, as shown in FIG. 8D, in order to form the P-channel high concentration source regions 1d and 1i and the high concentration drain regions 1e and 1j of the pixel switching TFT 30 and the driving circuit TFT 31 in the semiconductor film 1a. The scanning line 3a corresponding to the P channel is covered with a resist film 309 in a state where the position corresponding to the N-channel semiconductor film 1a is covered with the resist film 309 and the mask is wider than the scanning line 3a. In the state formed above, a dopant 311 of a group III element such as B is doped at a high concentration (for example, BF 2 ions are accelerated at 90 keV at a dose of 2 × 10 15 / cm 2 ).

次に、図９（ａ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体膜１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈを形成する。 Next, as shown in FIG. 9A, in order to form the N-channel LDD regions of the pixel switching TFT 30 and the drive circuit TFT 31 in the semiconductor film 1a, a position corresponding to the P-channel semiconductor film 1a is resisted. Covering with a film (not shown), using the scanning line 3a (gate electrode) as a diffusion mask, a dopant of a V group element such as P is made at a low concentration (for example, P ions are accelerated by 70 keV, 6 × 10 12 / Doping is performed (with a dose of cm 2 ) to form N-channel low-concentration source regions 1b and 1g and low-concentration drain regions 1c and 1h.

続いて、図９（ｂ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。以上により、画素スイッチング用ＴＦＴ３０が製造される。なお、本実施形態においては、画素スイッチング用ＴＦＴ３０の製造方法について説明したが、全く同様にして駆動回路用ＴＦＴ３１を製造することができる。 Subsequently, as shown in FIG. 9B, the N-channel high concentration source regions 1d and 1i and the high concentration drain regions 1e and 1j of the pixel switching TFT 30 and the drive circuit TFT 31 are formed in the semiconductor film 1a. After the resist 62 is formed on the scanning line 3a corresponding to the N channel with a mask wider than the scanning line 3a, a dopant 61 of a V group element such as P is also formed at a high concentration (for example, P ions of 70 keV). Doping) with an acceleration voltage of 4 × 10 15 / cm 2 . Thus, the pixel switching TFT 30 is manufactured. In the present embodiment, the manufacturing method of the pixel switching TFT 30 has been described, but the driving circuit TFT 31 can be manufactured in exactly the same manner.

次に、図９（ｃ）に示すように、容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
この後、高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを活性化するために約８５０℃のアニール処理を２０分程度行う。 Next, as shown in FIG. 9 (c), NSG, PSG, BSG, BPSG, etc. are used to cover the capacitor line 3b and the scanning line 3a by using, for example, atmospheric pressure or reduced pressure CVD method, TEOS gas, or the like. A second interlayer insulating film 4 made of a silicate glass film, a silicon nitride film, a silicon oxide film or the like is formed. The film thickness of the second interlayer insulating film 4 is preferably about 500 to 1500 nm, and more preferably 800 nm.
Thereafter, an annealing process at about 850 ° C. is performed for about 20 minutes in order to activate the high concentration source regions 1d and 1i and the high concentration drain regions 1e and 1j.

次に、図９（ｄ）に示すように、データ線に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。   Next, as shown in FIG. 9D, the contact hole 5 for the data line is formed by dry etching such as reactive etching or reactive ion beam etching or by wet etching. Further, contact holes for connecting the scanning lines 3 a and the capacitor lines 3 b to wirings (not shown) are also formed in the second interlayer insulating film 4 by the same process as the contact holes 5.

次に、図１０（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。
さらに、図１０（ｂ）に示すように、フォトリソグラフィー工程、エッチング工程等により、データ線６ａを形成する。
次に、図１０（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。 Next, as shown in FIG. 10A, a light-shielding low-resistance metal such as Al, metal silicide, or the like is formed on the second interlayer insulating film 4 as a metal film 6 by a sputtering process or the like. Deposit to a thickness of ˜700 nm, preferably about 350 nm.
Further, as shown in FIG. 10B, the data line 6a is formed by a photolithography process, an etching process, or the like.
Next, as shown in FIG. 10 (c), a silicate glass film such as NSG, PSG, BSG, BPSG is used to cover the data line 6a by using, for example, normal pressure or low pressure CVD, TEOS gas, or the like. Then, a third interlayer insulating film 7 made of a silicon nitride film, a silicon oxide film or the like is formed. The film thickness of the third interlayer insulating film 7 is preferably about 500 to 1500 nm, and more preferably 800 nm.

次に、図１１（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。
次に、図１１（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積する。 Next, as shown in FIG. 11A, in the pixel switching TFT 30, the contact hole 8 for electrically connecting the pixel electrode 9a and the high-concentration drain region 1e is formed by reactive etching or reactive ion beam. It is formed by dry etching such as etching or wet etching.
Next, as shown in FIG. 11B, a transparent conductive thin film 9 such as ITO is deposited on the third interlayer insulating film 7 to a thickness of about 50 to 200 nm by sputtering or the like.

さらに、図１１（ｃ）に示すように、フォトリソグラフィー工程、エッチング工程等により、画素電極９ａを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。 Further, as shown in FIG. 11C, the pixel electrode 9a is formed by a photolithography process, an etching process, or the like. In the case where the liquid crystal device of the present embodiment is a reflective liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al.
Subsequently, after applying a polyimide alignment film coating solution on the pixel electrode 9a, the alignment film 16 is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle. .
As described above, the TFT array substrate (electro-optical device substrate) 10 is manufactured.

上述したように、本実施形態では、ＳＩＭＯＸ法を用いて、単結晶シリコン基板２０６ａの内部に絶縁層２０６ｃを形成することにより、単結晶シリコン基板２０６ａを所定厚の２層の半導体層２０６ｄ、２０６ｅに区分した状態とし、これを基板本体１０Ａに貼り合わせる。ＴＦＴの能動層とされる半導体層２０６ｅの膜厚は、単結晶シリコン基板２０６ａ内における絶縁層２０６ｃの形成位置に依存しており、絶縁層２０６ｃの形成位置は、ＳＩＭＯＸ法でのイオン注入の加速電圧で調整可能である。よって、ＳＩＭＯＸ法を利用し、かつそのイオン注入時の加速電圧を調整することにより、所望厚の半導体層２０６ｄを基板本体１０Ａに容易に積層することができる。   As described above, in this embodiment, by using the SIMOX method, the insulating layer 206c is formed inside the single crystal silicon substrate 206a, whereby the single crystal silicon substrate 206a is formed into two semiconductor layers 206d and 206e having a predetermined thickness. And is attached to the substrate body 10A. The thickness of the semiconductor layer 206e, which is an active layer of the TFT, depends on the position where the insulating layer 206c is formed in the single crystal silicon substrate 206a. The position where the insulating layer 206c is formed depends on the acceleration of ion implantation by the SIMOX method. Adjustable with voltage. Therefore, the semiconductor layer 206d having a desired thickness can be easily stacked on the substrate body 10A by using the SIMOX method and adjusting the acceleration voltage at the time of ion implantation.

さらに本実施形態によれば、半導体層２０６ｄを基板本体１０Ａに貼り合わせる前に、予め半導体２０６ｄを薄膜化するための処理（単結晶シリコン基板２０６ａへのイオン注入による絶縁層２０６ｃの形成）を行なっているため、基板１０Ａ上に半導体層２０６ｄを積層した複合基板２５０に犠牲酸化処理等の高温長時間の加熱処理が施されることがなくなる。これにより、従来のような製造工程中の基板本体１０Ａの反りや、基板本体１０Ａと半導体層２０６ｄとの熱膨張係数の違いに起因した欠損部の発生を防止することができ、高品質なＴＦＴ３０、３１を高い歩留まりで簡単に製造することができる。なお、本実施形態では、図６（ｅ）において、ゲート絶縁膜２を形成する際に１０００℃程度の高温の熱酸化処理を行なっているが、この処理時間は犠牲酸化工程に比べて十分に短い（１例として約３０分程度）ため、基板本体１０Ａの反りやＴＦＴの特性の劣化は殆ど生じない。   Further, according to the present embodiment, before the semiconductor layer 206d is bonded to the substrate body 10A, a process for thinning the semiconductor 206d in advance (formation of the insulating layer 206c by ion implantation into the single crystal silicon substrate 206a) is performed. Therefore, the composite substrate 250 in which the semiconductor layer 206d is stacked on the substrate 10A is not subjected to heat treatment at a high temperature for a long time such as sacrificial oxidation treatment. As a result, it is possible to prevent the warpage of the substrate body 10A during the manufacturing process as in the prior art, and the occurrence of defective portions due to the difference in thermal expansion coefficient between the substrate body 10A and the semiconductor layer 206d, and the high-quality TFT 30 31 can be easily manufactured with a high yield. In this embodiment, in FIG. 6E, when the gate insulating film 2 is formed, a thermal oxidation process at a high temperature of about 1000 ° C. is performed, but this process time is sufficiently longer than the sacrificial oxidation process. Since it is short (about 30 minutes as an example), warpage of the substrate body 10A and deterioration of TFT characteristics hardly occur.

[電気光学装置の製造方法]
対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図２に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、遮光膜２３及び周辺見切りとしての遮光膜５３を形成する。遮光膜２３及び周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成される。なお、これらの遮光膜２３、５３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。 [Method of manufacturing electro-optical device]
A manufacturing method of the counter substrate 20 and a method of manufacturing a liquid crystal panel from the TFT array substrate 10 and the counter substrate 20 will be described.
For the counter substrate 20 shown in FIG. 2, a light transmissive substrate such as a glass substrate is prepared as the substrate body 20A, and a light shielding film 23 and a light shielding film 53 as a peripheral parting are formed on the surface of the substrate body 20A. The light-shielding film 23 and the light-shielding film 53 serving as a peripheral parting are formed through a photolithography process and an etching process after sputtering a metal material such as Cr, Ni, and Al. These light shielding films 23 and 53 may be formed of a material such as resin black in which carbon, Ti, or the like is dispersed in a photoresist in addition to the above metal material.

その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。以上のようにして、対向基板２０が製造される。   Thereafter, a counter electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the substrate main body 20A to a thickness of about 50 to 200 nm by sputtering or the like. Further, after an alignment film coating solution such as polyimide is applied to the entire surface of the counter electrode 21, the alignment film 22 is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle. To do. The counter substrate 20 is manufactured as described above.

そして、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶パネルが製造される。
そして、最後に、対向基板２０の投射光が入射する側およびＴＦＴアレイ基板１０の出射光が出射する側に各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（VerticallyAligned）モード、ＰＤＬＣ(Polymer Dipersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
このようにして製造された液晶パネルでは、ＴＦＴアレイ基板１０における光リーク電流の発生や半導体層の欠損を原因とした表示特性の劣化が起こらないので、高品位の画像表示が可能となる。 Then, the TFT array substrate 10 and the counter substrate 20 manufactured as described above are bonded to each other with a sealing material 51 so that the alignment films 16 and 22 face each other. A liquid crystal panel having the above-described structure is manufactured by sucking, for example, liquid crystal formed by mixing a plurality of types of nematic liquid crystals into the space to form a liquid crystal layer 50 having a predetermined thickness.
Finally, for example, a TN (Twisted Nematic) mode, a VA (Vertically Aligned) mode, and a PDLC (Polymer Dipersed Liquid) are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits. A polarizing film, a retardation film, a polarizing means, and the like are arranged in a predetermined direction according to an operation mode such as a (Crystal) mode or a normally white mode / normally black mode.
In the liquid crystal panel manufactured as described above, since display characteristics are not deteriorated due to generation of light leakage current in the TFT array substrate 10 or loss of the semiconductor layer, high-quality image display is possible.

［電子機器］
次に、上記実施態様の電気光学装置を備えた電子機器の一例である投射型表示装置ついて説明する。
図１２は、本発明の投射型表示装置の一例を示した概略構成図である。図１２において、投射型表示装置１１００は、上述した液晶パネル（電気光学装置）を３個用意し、おのおのＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇおよび９６２Ｂとして用いた投射型表示装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、光源装置（光源）９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射光学系としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。 [Electronics]
Next, a projection type display device that is an example of an electronic apparatus including the electro-optical device according to the above embodiment will be described.
FIG. 12 is a schematic configuration diagram showing an example of the projection display device of the present invention. In FIG. 12, the projection type display device 1100 has three liquid crystal panels (electro-optical devices) described above, and the schematic configuration of the optical system of the projection type display device used as the RGB liquid crystal devices 962R, 962G, and 962B. The figure is shown. A light source device (light source) 920 and a uniform illumination optical system 923 are employed in the optical system of the projection display device of this example. The projection display device includes a color separation optical system 924 as color separation means for separating the light beam W emitted from the uniform illumination optical system 923 into red (R), green (G), and blue (B); The three light valves 925R, 925G, and 925B as modulation means for modulating the color light beams R, G, and B, and the color synthesis prism 910 as color synthesis means for recombining the modulated color light beams are combined. A projection lens unit 906 is provided as a projection optical system for enlarging and projecting a light beam on the surface of the projection surface 100. Further, a light guide system 927 for guiding the blue light beam B to the corresponding light valve 925B is also provided.

均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。したがって、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。   The uniform illumination optical system 923 includes two lens plates 921 and 922 and a reflection mirror 931, and the two lens plates 921 and 922 are arranged to be orthogonal to each other with the reflection mirror 931 interposed therebetween. The two lens plates 921 and 922 of the uniform illumination optical system 923 each include a plurality of rectangular lenses arranged in a matrix. The light beam emitted from the light source device 920 is divided into a plurality of partial light beams by the rectangular lens of the first lens plate 921. These partial light beams are superimposed in the vicinity of the three light valves 925R, 925G, and 925B by the rectangular lens of the second lens plate 922. Therefore, by using the uniform illumination optical system 923, even when the light source device 920 has a non-uniform illuminance distribution in the cross section of the emitted light beam, the three light valves 925R, 925G, and 925B can be uniformly illuminated. It can be illuminated.

各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４から色合成プリズム９１０の側に出射される。
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。 Each color separation optical system 924 includes a blue-green reflecting dichroic mirror 941, a green reflecting dichroic mirror 942, and a reflecting mirror 943. First, in the blue-green reflecting dichroic mirror 941, the blue light beam B and the green light beam G included in the light beam W are reflected at right angles and travel toward the green reflecting dichroic mirror 942. The red light beam R passes through the mirror 941, is reflected at a right angle by the rear reflecting mirror 943, and is emitted from the emission unit 944 of the red light beam R to the color synthesis prism 910 side.
Next, in the green reflection dichroic mirror 942, only the green light beam G out of the blue and green light beams B and G reflected by the blue-green reflection dichroic mirror 941 is reflected at right angles, and the green light beam G is emitted from the emitting portion 945. The light is emitted to the side of the combining optical system. The blue light beam B that has passed through the green reflecting dichroic mirror 942 is emitted from the emission part 946 of the blue light beam B to the light guide system 927 side. In this example, the distances from the light beam W emission part of the uniform illumination optical element to the color light emission parts 944, 945, and 946 in the color separation optical system 924 are set to be substantially equal.

色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶パネル９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。 Condensing lenses 951 and 952 are disposed on the emission side of the emission portions 944 and 945 for the red and green light beams R and G of the color separation optical system 924, respectively. Therefore, the red and green light beams R and G emitted from the respective emission portions are incident on these condenser lenses 951 and 952 and are collimated.
The collimated red and green light beams R and G are incident on the light valves 925R and 925G and modulated, and image information corresponding to each color light is added. That is, these liquid crystal devices are subjected to switching control in accordance with image information by a driving unit (not shown), thereby modulating each color light passing therethrough. On the other hand, the blue light beam B is guided to the corresponding light valve 925B via the light guide system 927, where it is similarly modulated according to the image information. The light valves 925R, 925G, and 925B in this example further include incident-side polarization means 960R, 960G, and 960B, emission-side polarization means 961R, 961G, and 961B, and liquid crystal panels 962R and 962G disposed therebetween. , 962B.

導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。 The light guide system 927 includes a condensing lens 954 arranged on the emission side of the emission part 946 of the blue light beam B, an incident-side reflection mirror 971, an emission-side reflection mirror 972, and an intermediate lens arranged between these reflection mirrors. 973 and a condenser lens 953 disposed on the front side of the light valve 925B. The blue light beam B emitted from the condenser lens 946 is guided to the liquid crystal device 962B via the light guide system 927 and modulated. The optical path length of each color light beam, that is, the distance from the emission part of the light beam W to each liquid crystal device 962R, 962G, 962B is the longest for the blue light beam B, and therefore, the light amount loss of the blue light beam is the largest. However, the light loss can be suppressed by interposing the light guide system 927.
The color light beams R, G, and B modulated through the light valves 925R, 925G, and 925B are incident on the color synthesis prism 910 and synthesized there. Then, the light synthesized by the color synthesis prism 910 is enlarged and projected onto the surface of the projection surface 100 at a predetermined position via the projection lens unit 906.

このような投射型表示装置は、ライトバルブとして本発明の実施形態の液晶パネル（電気光学装置）９６２Ｒ、９６２Ｇ、９６２Ｂを備えているため、画素部においては光リーク耐性が高く、周辺駆動回路部においては耐電圧性能の高い投射型表示装置を実現できる。特に、投射型表示装置では、ＴＦＴアレイ基板に形成された欠陥（ＨＦ欠陥やＳｅｃｃｏ欠陥等）は視認可能な程度まで拡大投影されるため、本発明の製造方法を用いて欠陥の発生を確実に防止することで、高品質な表示を実現することができる。   Such a projection display device includes the liquid crystal panels (electro-optical devices) 962R, 962G, and 962B according to the embodiment of the present invention as a light valve. Therefore, the pixel portion has high light leakage resistance, and the peripheral drive circuit portion. Can realize a projection display device having a high withstand voltage performance. In particular, in the projection type display device, defects (HF defects, Secco defects, etc.) formed on the TFT array substrate are enlarged and projected to a visible level, so that the generation of defects can be ensured using the manufacturing method of the present invention. By preventing this, a high-quality display can be realized.

なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。基板本体１０Ａは必ずしも絶縁材料である必要はなく、半導体や導電材料からなる基板を用いてもよい。ＴＦＴアレイ基板１０は、ＳＯＩ技術が適用されたものとしたが、ＳＯＩ技術を適用したものでなくてもよく、特に限定されない。また、半導体層１ａを形成する材料は、単結晶シリコンに限定されるものではなく、アモルファスシリコンや多結晶シリコンなどを使用してもよい。さらにエピタキシャル成長を行う際に用いられるマスク材も、ＳｉＯ２からなるものに限ることはない。また、本実施形態の液晶パネルでは、ＴＦＴアレイ基板１０の周辺回路領域５４に駆動回路用ＴＦＴ３１が設けられているものとしたが、周辺回路領域５４に駆動回路用ＴＦＴ３１が設けられていないものとしてもよく、特に限定されない。また、上記実施形態では、電気光学装置の例として透過型液晶装置を説明したが、これ以外にも、反射型の液晶装置やエレクトロルミネッセンス表示装置等、種々の装置に対して本発明を適用することができる。 In addition, this invention is not limited to the above-mentioned embodiment, It can implement in various deformation | transformation in the range which does not deviate from the meaning of this invention. The substrate body 10A is not necessarily made of an insulating material, and a substrate made of a semiconductor or a conductive material may be used. Although the TFT technology is applied to the TFT array substrate 10, the technology is not particularly limited and may not be applied to the SOI technology. The material for forming the semiconductor layer 1a is not limited to single crystal silicon, and amorphous silicon, polycrystalline silicon, or the like may be used. Further, the mask material used for epitaxial growth is not limited to one made of SiO 2 . In the liquid crystal panel of this embodiment, the driving circuit TFT 31 is provided in the peripheral circuit region 54 of the TFT array substrate 10, but the driving circuit TFT 31 is not provided in the peripheral circuit region 54. There is no particular limitation. In the above embodiment, the transmissive liquid crystal device has been described as an example of the electro-optical device. However, the present invention is applied to various devices such as a reflective liquid crystal device and an electroluminescence display device. be able to.

[第２実施形態]
[電気光学基板の製造方法]
本実施形態の電気光学基板の製造方法において、第１実施形態の電気光学基板の製造方法と異なる点は、単結晶シリコン基板２０６ａに注入するイオンを酸素に代えて窒素とし、絶縁層２０６ｃをシリコン窒化膜としたところである。これに加えて、基板本体１０Ａに単結晶シリコン基板２０６ａを貼り合せて複合基板２５０とした後に、この複合基板２５０から絶縁層２０６ｃを除去せず、半導体膜１ａと共にパターニングして、ゲート絶縁層２として利用するところである。これらの第１実施形態と異なる工程を取り出して図１３に示した。 [Second Embodiment]
[Method of manufacturing electro-optic substrate]
The electro-optic substrate manufacturing method of the present embodiment is different from the electro-optic substrate manufacturing method of the first embodiment in that the ions implanted into the single crystal silicon substrate 206a are nitrogen instead of oxygen, and the insulating layer 206c is silicon. A nitride film has just been formed. In addition, after the single crystal silicon substrate 206a is bonded to the substrate body 10A to form the composite substrate 250, the insulating layer 206c is not removed from the composite substrate 250 and is patterned together with the semiconductor film 1a to obtain the gate insulating layer 2 It is a place to use as. The steps different from those of the first embodiment are extracted and shown in FIG.

まず、第１実施形態と全く同様にして、基板本体１０Ａと単結晶シリコン基板２０６ａとを用意する。ついでＳＩＭＯＸ法で、単結晶シリコン基板２０６ａ内に絶縁層２０６ｃを形成する。この際に、第１実施形態においては、注入するイオン種を酸素としたが、本実施形態においては窒素を用いて、シリコン窒化物の絶縁体層２０６ｃとした。イオン注入条件は、全く同様にした。このようにして用意された両基板を、第１実施形態と全く同様にして貼りり合わせて図１３（ａ）に示したような積層板２５０とする。   First, a substrate body 10A and a single crystal silicon substrate 206a are prepared in exactly the same manner as in the first embodiment. Next, an insulating layer 206c is formed in the single crystal silicon substrate 206a by the SIMOX method. At this time, in the first embodiment, the ion species to be implanted is oxygen, but in this embodiment, nitrogen is used to form the silicon nitride insulator layer 206c. The ion implantation conditions were exactly the same. The two substrates thus prepared are bonded together in the same manner as in the first embodiment to obtain a laminated plate 250 as shown in FIG.

次いで、第１実施形態と全く同様にして、複合基板２５０の最上層の半導体層２０６ｅの一部を剥離して薄膜化した後に、除去することにより、図１３（ｂ）に示したように、絶縁層２０６ｃを最上層とする。   Next, in the same manner as in the first embodiment, a part of the uppermost semiconductor layer 206e of the composite substrate 250 is peeled off to be thinned, and then removed, as shown in FIG. The insulating layer 206c is the top layer.

第１の実施形態においては、この絶縁層２０６ｅを除去したが、本実施形態においては、半導体層２０６ｄ上に絶縁層２０６ｅを積層したままの状態で、同一工程にて２層を一緒にパターニングする。ただしこの場合、上層側がシリコン窒化膜、下層側が単結晶シリコンであるため、ドライエッチング時のエッチングガスを切り替える必要がある。この工程によって、図１３（ｃ）に示したように、ＴＦＴの能動層となる半導体膜１ａの上面に、ゲート絶縁膜２ｃが積層されたものとなる。なお、このパターニングは、第１実施形態と同様に、フォトリソグラフィー工程、エッチング工程等で行うことができる。また、表示領域中のデータ線６ａ下で容量線３ｂが形成される領域と、走査線３ａに沿って容量線３ｂが形成される領域においては、半導体層２０６ｅは第１蓄積容量電極１ｆとされ、この上の絶縁層２０６ｃはゲート絶縁膜２ｃとされる。   In the first embodiment, the insulating layer 206e is removed, but in the present embodiment, the two layers are patterned together in the same process while the insulating layer 206e is stacked on the semiconductor layer 206d. . However, in this case, since the upper layer side is a silicon nitride film and the lower layer side is single crystal silicon, it is necessary to switch the etching gas during dry etching. By this step, as shown in FIG. 13C, the gate insulating film 2c is laminated on the upper surface of the semiconductor film 1a which becomes the active layer of the TFT. This patterning can be performed by a photolithography process, an etching process, and the like, as in the first embodiment. In the region where the capacitor line 3b is formed under the data line 6a in the display region and the region where the capacitor line 3b is formed along the scanning line 3a, the semiconductor layer 206e is used as the first storage capacitor electrode 1f. The insulating layer 206c on this is used as the gate insulating film 2c.

次に、絶縁層２０６ｃからなるゲート絶縁膜２ｃがそれぞれ積層された半導体膜１ａと第１蓄電容量電極１ｆ上に、さらに十分な絶縁を行う目的で、ＨＴＯ膜２ｂを積層して、図１３（ｄ）に示したように、ゲート絶縁膜２とする。ゲート絶縁膜２の膜厚は、約１０ｎｍ〜約６０ｎｍ程度が好ましい。ここでシリコン窒化物からなるゲート絶縁膜２ｃの膜厚は、８ｎｍ程度に薄い方が好ましいが、最大２０ｎｍ程度であってもよい。また、ＨＴＯ膜２ｂの膜厚は、６０ｎｍ程度が好ましい。ゲート絶縁膜２ｃは絶縁層２０６ｃをパターニングしてなるものであるので、この膜厚の調整には、単結晶シリコン基板２０６ａへの窒素イオン注入の際のドーズ量や熱処理条件を調整することにより、行うことができる。また、本実施の態様にあっては、ゲート絶縁膜２は２層の積層膜であるが、この構成はこれに限定されるものではなく、単一膜であっても、複数の絶縁膜の積層膜であってもよい。   Next, an HTO film 2b is stacked on the semiconductor film 1a and the first storage capacitor electrode 1f on which the gate insulating film 2c made of the insulating layer 206c is stacked, for the purpose of further sufficient insulation, and FIG. As shown in d), the gate insulating film 2 is formed. The thickness of the gate insulating film 2 is preferably about 10 nm to about 60 nm. Here, the thickness of the gate insulating film 2c made of silicon nitride is preferably as thin as about 8 nm, but may be up to about 20 nm. The film thickness of the HTO film 2b is preferably about 60 nm. Since the gate insulating film 2c is formed by patterning the insulating layer 206c, the film thickness can be adjusted by adjusting the dose amount and heat treatment conditions when nitrogen ions are implanted into the single crystal silicon substrate 206a. It can be carried out. Further, in this embodiment, the gate insulating film 2 is a two-layer laminated film, but this configuration is not limited to this, and a single film may be formed of a plurality of insulating films. A laminated film may be used.

この後、第１実施形態において図７ないし図１１に順次示した各工程を経て、ＴＦＴアレイ基板１０が製造される。本実施形態によれば、単結晶シリコン基板２０６ａに注入するイオン種を窒素として絶縁層２０６ｃをシリコン窒化膜とした上で、このシリコン窒化膜を除去せずに半導体膜１ａと共にパターニングすることにより、ＴＦＴ３０，３１の能動層とゲート絶縁膜２とを１工程で形成することができる。よって、製造工程を簡略化することができ、好適である。さらに、ゲート絶縁膜２としてシリコン窒化膜を用いれば、ＴＦＴ３０、３１の信頼性をより向上させることができる。   Thereafter, the TFT array substrate 10 is manufactured through the steps shown in FIGS. 7 to 11 in the first embodiment. According to this embodiment, the ion species implanted into the single crystal silicon substrate 206a is nitrogen and the insulating layer 206c is formed as a silicon nitride film, and then patterned together with the semiconductor film 1a without removing the silicon nitride film, The active layers of the TFTs 30 and 31 and the gate insulating film 2 can be formed in one step. Therefore, the manufacturing process can be simplified, which is preferable. Furthermore, if a silicon nitride film is used as the gate insulating film 2, the reliability of the TFTs 30 and 31 can be further improved.

本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。FIG. 2 is a plan view for explaining the overall configuration of a liquid crystal panel which is an example of the electro-optical device of the present invention, and shows a state in which the TFT array substrate is viewed from the side of the counter substrate together with each component formed thereon. It is a top view. 図１のＡ−Ａ’断面図である。It is A-A 'sectional drawing of FIG. 図１のＢ−Ｂ’断面図である。It is B-B 'sectional drawing of FIG. 本発明の電気光学基板の製造方法に好適に用いられる基板本体の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the board | substrate body used suitably for the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法に好適に用いられる半導体基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor substrate used suitably for the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の電気光学基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the electro-optical board | substrate of this invention. 本発明の投射型表示装置の一例を示した概略構成図である。It is the schematic block diagram which showed an example of the projection type display apparatus of this invention. 本発明の電気光学基板の製造方法の第２実施形態を示す工程図である。It is process drawing which shows 2nd Embodiment of the manufacturing method of the electro-optical board | substrate of this invention.

符号の説明Explanation of symbols

１０…ＴＦＴアレイ基板、１０Ａ…基板本体、３０…画素スイッチング用ＴＦＴ、３１…駆動回路用ＴＦＴ、２０６ａ…単結晶シリコン基板、２０６ｂ…酸化膜層、２０６ｃ…絶縁層、２０６ｅ…半導体層、２０６ｄ…半導体層。

DESCRIPTION OF SYMBOLS 10 ... TFT array substrate, 10A ... Substrate body, 30 ... Pixel switching TFT, 31 ... Driving circuit TFT, 206a ... Single crystal silicon substrate, 206b ... Oxide film layer, 206c ... Insulating layer, 206e ... Semiconductor layer, 206d ... Semiconductor layer.

Claims (13)

半導体基板と支持基板とを貼り合わせてなる複合基板が用いられ、表示領域および周辺回路領域となる各領域にスイッチング素子をそれぞれ備えてなる電気光学装置用基板の製造方法であって、
前記半導体基板の内部に窒素イオンを注入し、熱処理を施すことにより、前記半導体基板の内部にシリコン窒化膜からなる絶縁層を形成する工程と、
内部に絶縁層を有する前記半導体基板を支持基板に貼り合わせる工程と、
前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程とを有し、
前記支持基板上に残存した半導体層を用いて前記各領域のスイッチング素子を形成し、
前記半導体基板の表層側の半導体層を除去する際に、前記絶縁層を除去せずに残し、残した前記絶縁層を覆うようにさらにＨＴＯ膜からなる絶縁層を積層し、これら２層の絶縁層で前記スイッチング素子のゲート絶縁膜を構成することを特徴とする電気光学装置用基板の製造方法。 A method of manufacturing a substrate for an electro-optical device, in which a composite substrate obtained by bonding a semiconductor substrate and a support substrate is used, and a switching element is provided in each of the display region and the peripheral circuit region,
Forming an insulating layer made of a silicon nitride film inside the semiconductor substrate by injecting nitrogen ions into the semiconductor substrate and performing a heat treatment ;
Bonding the semiconductor substrate having an insulating layer therein to a support substrate;
And removing the semiconductor layer on the surface layer side of the semiconductor substrate bonded to the support substrate,
Forming a switching element in each region using a semiconductor layer remaining on the support substrate;
When the semiconductor layer on the surface layer side of the semiconductor substrate is removed, the insulating layer is left without being removed, and an insulating layer made of an HTO film is further laminated so as to cover the remaining insulating layer, and the insulation of these two layers is performed. A method of manufacturing a substrate for an electro-optical device, wherein a layer comprises a gate insulating film of the switching element. 前記半導体基板を前記支持基板に貼り合わせる工程の前に、前記支持基板上の前記スイッチング素子の形成予定領域に対応する位置に遮光膜を形成する工程を有することを特徴とする請求項１に記載の電気光学装置用基板の製造方法。   2. The method according to claim 1, further comprising a step of forming a light shielding film at a position corresponding to a region where the switching element is to be formed on the support substrate before the step of bonding the semiconductor substrate to the support substrate. Of manufacturing a substrate for an electro-optical device. 前記絶縁層を形成する工程の前に、後の水素イオン注入時および窒素イオン注入時の前記半導体基板の表面荒れを防止するための酸化膜を形成する工程を行った後、前記半導体基板内に水素イオンを注入し、さらに、前記支持基板への貼り代として前記表面荒れ防止用の酸化膜を厚膜化する工程を行い、前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程において、熱処理を行い、前記半導体基板に注入した前記水素イオンによって前記半導体基板の表層側の半導体層の一部を剥離し、さらに、前記半導体基板の表層側に残存した半導体層の一部を除去することを特徴とする請求項１または２に記載の電気光学装置用基板の製造方法。 Before performing the step of forming the insulating layer, after performing a step of forming an oxide film for preventing surface roughness of the semiconductor substrate during subsequent hydrogen ion implantation and nitrogen ion implantation, implanting hydrogen ions, and La, the oxide film for the surface roughness prevents the bonded length of the support substrate have line a step of thickening, the surface layer side of the bonded a the semiconductor substrate to the support substrate In the step of removing the semiconductor layer, heat treatment is performed, and a part of the semiconductor layer on the surface layer side of the semiconductor substrate is peeled off by the hydrogen ions implanted into the semiconductor substrate, and further, the semiconductor remaining on the surface layer side of the semiconductor substrate 3. The method for manufacturing a substrate for an electro-optical device according to claim 1 , wherein a part of the layer is removed . 前記半導体基板への窒素イオン注入の加速電圧を調整することにより、半導体基板の内部に所望の深さで絶縁層を形成することを特徴とする請求項３に記載の電気光学装置用基板の製造方法。   4. The electro-optical device substrate according to claim 3, wherein an insulating layer is formed at a desired depth inside the semiconductor substrate by adjusting an acceleration voltage of nitrogen ion implantation into the semiconductor substrate. 5. Method. 前記半導体基板への窒素イオン注入の際の加速電圧が１０〜５０ｋeＶであることを特徴とする請求項４記載の電気光学装置用基板の製造方法。   5. The method for manufacturing a substrate for an electro-optical device according to claim 4, wherein an acceleration voltage at the time of nitrogen ion implantation into the semiconductor substrate is 10 to 50 keV. 前記表示領域および前記周辺回路領域となる各領域に、同一の能動層厚の半導体層を有するスイッチング素子をそれぞれ形成することを特徴とする請求項１ないし５のいずれか一項に記載の電気光学装置用基板の製造方法。   6. The electro-optic according to claim 1, wherein a switching element having a semiconductor layer having the same active layer thickness is formed in each of the display region and the peripheral circuit region. A method of manufacturing a device substrate. 前記支持基板が絶縁性基板からなることを特徴とする請求項１ないし６のいずれか一項に記載の電気光学装置用基板の製造方法。   The method for manufacturing a substrate for an electro-optical device according to claim 1, wherein the support substrate is an insulating substrate. 前記支持基板が透明基板であることを特徴とする請求項１ないし７のいずれか一項に記載の電気光学装置用基板の製造方法。   The method for manufacturing a substrate for an electro-optical device according to claim 1, wherein the support substrate is a transparent substrate. 前記支持基板がガラスまたは石英からなることを特徴とする請求項７または８に記載の電気光学装置用基板の製造方法。   9. The method for manufacturing a substrate for an electro-optical device according to claim 7, wherein the support substrate is made of glass or quartz. 前記半導体基板が単結晶シリコン基板であることを特徴とする請求項１ないし９のいずれか一項に記載の電気光学装置用基板の製造方法。   The method of manufacturing a substrate for an electro-optical device according to claim 1, wherein the semiconductor substrate is a single crystal silicon substrate. 請求項１ないし１０のいずれか一項に記載の電気光学装置用基板の製造方法によって得られたことを特徴とする電気光学装置用基板。   An electro-optical device substrate obtained by the method for manufacturing an electro-optical device substrate according to claim 1. 請求項１１に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。   An electro-optical device comprising the electro-optical device substrate according to claim 11. 請求項１２に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 12.
JP2003383821A 2003-11-13 2003-11-13 Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus Expired - Fee Related JP4792694B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003383821A JP4792694B2 (en) 2003-11-13 2003-11-13 Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003383821A JP4792694B2 (en) 2003-11-13 2003-11-13 Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005150297A JP2005150297A (en) 2005-06-09
JP4792694B2 true JP4792694B2 (en) 2011-10-12

Family

ID=34692429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003383821A Expired - Fee Related JP4792694B2 (en) 2003-11-13 2003-11-13 Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4792694B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194514A (en) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp Method for manufacturing semiconductor device
FR2914495B1 (en) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator IMPROVING THE QUALITY OF A THIN FILM BY THERMAL RECOVER HIGH TEMPERATURE.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206766A (en) * 1990-11-30 1992-07-28 Hitachi Ltd Manufacture of semiconductor device
JPH05129258A (en) * 1991-11-01 1993-05-25 Hitachi Ltd Production of semiconductor wafer and semiconductor integrated circuit device
JPH07335848A (en) * 1994-06-14 1995-12-22 Nippon Steel Corp Manufacture of semiconductor substrate
JPH11163363A (en) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method

Also Published As

Publication number Publication date
JP2005150297A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4507395B2 (en) Method for manufacturing element substrate for electro-optical device
KR100505804B1 (en) A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment
JP3575402B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
KR100449772B1 (en) Electrooptical device, manufacturing method for manufacturing electrooptical device, and electronic equipment
JP2003152193A (en) Electrooptical device, manufacturing method therefor, projection-type display device and electronic unit
JP3997682B2 (en) Electro-optical device manufacturing method and electro-optical device
KR100454515B1 (en) Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
US20040155244A1 (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
JP3757658B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP4792694B2 (en) Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JP4366954B2 (en) Method for manufacturing composite semiconductor substrate
JP4232641B2 (en) Manufacturing method of electro-optical device
JP4333176B2 (en) Transistor manufacturing method, electro-optical substrate, electro-optical device, and electronic apparatus
JP2004296487A (en) Method for manufacturing transistor, transistor, electrooptical substrate, electrooptical device, and electronic apparatus
JP2005166911A (en) Semiconductor device, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic equipment
JP2002353466A (en) Production method for electro-optical device and the electro-optical device
JP4701487B2 (en) Method for manufacturing substrate for electro-optical device
JP4843840B2 (en) Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus
JP4102788B2 (en) Manufacturing method of liquid crystal display device
JP4214702B2 (en) Electro-optical device manufacturing method, electro-optical device, projection display device, and electronic apparatus
JP4366983B2 (en) Method for manufacturing composite semiconductor substrate
JP2002353464A (en) Electro-optical device, production method therefor and electronic equipment
JP2003158270A (en) Electro-optic device and its manufacturing method, projection indicator, and electronic device
JP2002334994A (en) Electro-optical device and manufacturing method therefor, substrate for electro-optical device, projection-type display unit, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees