JP4507395B2 - Method for manufacturing element substrate for electro-optical device - Google Patents
Method for manufacturing element substrate for electro-optical device Download PDFInfo
- Publication number
- JP4507395B2 JP4507395B2 JP2000365714A JP2000365714A JP4507395B2 JP 4507395 B2 JP4507395 B2 JP 4507395B2 JP 2000365714 A JP2000365714 A JP 2000365714A JP 2000365714 A JP2000365714 A JP 2000365714A JP 4507395 B2 JP4507395 B2 JP 4507395B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- film
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 481
- 238000000034 method Methods 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 171
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 161
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 161
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 124
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 112
- 239000004065 semiconductor Substances 0.000 claims description 61
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229960001730 nitrous oxide Drugs 0.000 claims description 4
- 235000013842 nitrous oxide Nutrition 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 404
- 239000010410 layer Substances 0.000 description 134
- 239000004973 liquid crystal related substance Substances 0.000 description 74
- 239000003990 capacitor Substances 0.000 description 57
- 239000012535 impurity Substances 0.000 description 40
- 238000003860 storage Methods 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 27
- 108091006146 Channels Proteins 0.000 description 22
- 238000005530 etching Methods 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- -1 hydrogen ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000382 optic material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、支持基板の一方の表面上に単結晶シリコン層を具備するＳＯＩ基板、該ＳＯＩ基板を備えた素子基板、該素子基板を備えた電気光学装置及び電子機器、並びにＳＯＩ基板の製造方法、素子基板の製造方法に関するものである。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン薄膜を形成し、その単結晶シリコン薄膜を用いて半導体デバイスを形成する半導体技術はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術とよばれ、素子の高速化や低消費電力化、高集積化等の利点を有することから広く用いられている。
【０００３】
このＳＯＩ技術の１つとして、単結晶シリコン基板の貼り合わせによるＳＯＩ基板の作製技術がある。図１８に基づいて、従来のＳＯＩ基板の製造方法と構造について簡単に説明する。
【０００４】
はじめに、図１８（ａ）に示すように、支持基板１００１の表面に、あらかじめ貼り合わせ側の表面を酸化して酸化シリコン膜１００２を形成した単結晶シリコン基板１００３を水素結合力を利用して貼り合わせ、熱処理によって貼り合わせ強度を高めた後、図１８（ｂ）に示すように、単結晶シリコン基板１００３を研削や研磨、エッチング等により薄膜化して単結晶シリコン薄膜１００４を形成することにより、支持基板１００１の表面上に酸化シリコン膜１００２、単結晶シリコン層１００４が順次積層形成された構造のＳＯＩ基板が製造される。
【０００５】
以上のＳＯＩ基板の製造方法によれば、単結晶シリコン基板１００３を薄膜化するために結晶性に優れた単結晶シリコン薄膜１００４を形成することができるので、高性能なデバイスを作製することができる。
【０００６】
このような貼り合わせ法によるＳＯＩ基板は通常のバルク半導体基板（半導体集積回路）と同様に、さまざまなデバイスの作製に用いられているが、バルク基板と異なる特徴として、支持基板として様々な材料の基板を使用することが可能な点を挙げることができる。
【０００７】
すなわち、支持基板として通常のシリコン基板はもちろんのこと、透明な（光透過性を有する）石英基板、あるいはガラス基板などを用いることができる。そのため、例えば、光透過性を有する基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば透過型の液晶表示装置などにおいても、結晶性に優れた単結晶シリコン薄膜を用いて、高性能な液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子を形成することが可能となる。
【０００８】
【発明が解決しようとする課題】
支持基板として石英基板やガラス基板を用いてＳＯＩ基板を製造し、その表面にトランジスタ素子を形成した場合、支持基板に含まれる不純物が酸化シリコン膜を透過して、トランジスタ素子側に拡散し、素子の特性を劣化させるという恐れがある。
【０００９】
また、支持基板の種類に関係なく、ＳＯＩ基板の製造工程において、支持基板と単結晶シリコン基板とを貼り合わせる際に、雰囲気中からＮａ+、Ｋ+、Ｃｌ-などの不純物が貼り合わせ面に吸着する場合があり、この場合には、得られるＳＯＩ基板は、支持基板と酸化シリコン膜との間に上記の不純物が挟持されたものとなる。
【００１０】
このような構造のＳＯＩ基板を用いて、その表面にトランジスタ素子を形成した場合、支持基板と酸化シリコン膜との間に挟持された不純物が酸化シリコン膜を透過して、トランジスタ素子側に拡散し、素子の特性を劣化させるという恐れがある。
【００１１】
従来、支持基板と単結晶シリコン基板とを貼り合わせる際に、雰囲気中から不純物が支持基板に吸着することを防止するために、防塵フィルターを用いるなどしているが、防塵フィルターを用いた場合においても、雰囲気中から不純物が貼り合わせ面に吸着することを完全には防止することができないのが現状である。
【００１２】
そこで、本発明は、以上の問題を解決するためになされたもので、支持基板に含有された不純物、あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することを完全に防止することができるＳＯＩ基板及びその製造方法を提供することを目的としている。
【００１３】
また、支持基板に含有された不純物、あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物によるトランジスタ素子への影響を完全に防止することができる素子基板及びその製造方法を提供することを目的としている。
【００１４】
さらに、この素子基板を備え、トランジスタ素子の特性の劣化を防止することができ、性能の優れた電気光学装置、電子機器を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明者は、種々検討を行った結果、窒化シリコン膜若しくは窒化酸化シリコン膜が支持基板に含有された不純物や支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物を透過させないことを見出し、この点に着目して本発明を完成した。
【００１６】
本発明のＳＯＩ基板は、支持基板の一方の表面上に単結晶シリコン層を具備するＳＯＩ基板であって、前記支持基板と前記単結晶シリコン層との間に、絶縁膜の単層又は積層構造からなる絶縁部が設けられ、該絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備することを特徴とする。
【００１７】
このように、支持基板と単結晶シリコン層との間に、少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備する絶縁部を設ける構成とすることにより、支持基板に含有された不純物が窒化シリコン膜若しくは窒化酸化シリコン膜を透過しないので、支持基板に含有された不純物が単結晶シリコン層側に拡散することを完全に防止することができる。
【００１８】
なお、本発明のＳＯＩ基板において、絶縁部を構成する窒化シリコン膜若しくは窒化酸化シリコン膜以外の絶縁膜としては具体的には酸化シリコン膜を挙げることができる。
【００１９】
以上の構造を有する本発明のＳＯＩ基板は、単結晶シリコン基板又は支持基板のいずれかの一方の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面に酸化シリコン膜を形成する工程と、前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と前記支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化して単結晶シリコン層を形成する工程とを有することを特徴とする本発明のＳＯＩ基板の製造方法によって製造することができる。
【００２０】
また、このように、単結晶シリコン基板又は支持基板のいずれかの一方の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成し、さらにその表面に酸化シリコン膜を形成してから、酸化シリコン膜の表面を貼り合わせ面として、単結晶シリコン基板と支持基板とを貼り合わせることにより、単結晶シリコン基板と支持基板との密着性を向上させることができる。なお、窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜の形成の順序はいずれが先であっても構わない。
【００２１】
また、本発明のＳＯＩ基板の製造方法において、単結晶シリコン基板の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を形成することが望ましく、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板と支持基板を貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜を支持基板と単結晶シリコン基板との貼り合わせ面よりも単結晶シリコン層側に位置させることができるので、支持基板に含有された不純物のみだけでなく、貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することも完全に防止することができる。
【００２２】
また、単結晶シリコン基板若しくは支持基板の表面上にＣＶＤ法などにより窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜を形成しても良いが、製造工程を簡略化するとともに、均一な膜厚の平坦な窒化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコン膜を形成し、さらに、単結晶シリコン基板と窒化シリコン膜若しくは窒化酸化シリコン膜との密着性を向上させることができることから、単結晶シリコン基板の表面を熱酸化することにより、酸化シリコン膜を形成した後、酸化シリコン膜を形成した単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、酸化シリコン膜の単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成し、必要に応じてさらに、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板の表面を再熱酸化することにより、窒化シリコン膜若しくは窒化酸化シリコン膜の単結晶シリコン基板側に第２の酸化シリコン膜を形成することが望ましい。
【００２３】
すなわち、この場合の本発明のＳＯＩ基板の製造方法は、単結晶シリコン基板の表面に酸化シリコン膜を形成する工程と、前記酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とする。
【００２４】
また、窒化シリコン膜若しくは窒化酸化シリコン膜を形成した単結晶シリコン基板の表面に第２の酸化シリコン膜を形成する場合の本発明のＳＯＩ基板の製造方法は、単結晶シリコン基板の表面に第１の酸化シリコン膜を形成する工程と、前記第１の酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン基板側に第２の酸化シリコン膜を形成する工程と、前記第１の酸化シリコン膜の表面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程とを有することを特徴とする。
【００２５】
酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜をこのように形成し、均一な膜厚の平坦な膜とすることにより、支持基板と単結晶シリコン基板との貼り合わせ面にボイドが発生することを防止することができるので、貼り合わせ強度を向上させることができるとともに、窒化シリコン膜若しくは窒化酸化シリコン膜が貼り合わせのストレス緩和の効果を有するため、ＳＯＩ基板を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、製品の歩留まりを向上させることができる。
【００２６】
また、上記の製造方法により、前記絶縁部が、前記窒化シリコン膜若しくは窒化酸化シリコン膜と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜との積層構造からなるＳＯＩ基板を提供することができ、このＳＯＩ基板は支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物の単結晶シリコン層側への拡散を完全に防止することができるものであるとともに、支持基板と単結晶シリコン基板との貼り合わせ強度が高く、信頼性の高いものとなる。
【００２７】
また、支持基板を石英基板やガラス基板などの光透過性を有する基板で構成することによって、ＳＯＩ基板を透過型の液晶装置などの光を透過させるデバイスに適用することができる。また、この場合には、窒化シリコン膜若しくは窒化酸化シリコン膜の存在によって光の透過率が低下することを防止するために、絶縁部を構成する窒化シリコン膜若しくは窒化酸化シリコン膜の膜厚を１００ｎｍ以下に設定することが望ましい。
【００２８】
以上の本発明のＳＯＩ基板を用いて素子基板を製造することができる。本発明の素子基板の製造方法は、本発明のＳＯＩ基板の製造方法により製造されたＳＯＩ基板を用い、該ＳＯＩ基板の前記単結晶シリコン層によりトランジスタ素子を構成する半導体層を形成する工程を有することを特徴とする。
【００２９】
また、この素子基板の製造方法により、本発明のＳＯＩ基板の単結晶シリコン層からなる半導体層を具備するトランジスタ素子を有することを特徴とする素子基板を提供することができる。
【００３０】
本発明の素子基板は、支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物がトランジスタ素子側へ拡散することを完全に防止することができるので、トランジスタ素子の特性の劣化を防止することができるものとなる。
【００３１】
また、本発明の素子基板と、該素子基板のトランジスタ素子が形成された面と対向するように配置された他の基板と、これら２枚の基板の間に挟持された電気光学材料層とを具備することを特徴とする電気光学装置、及びこの本発明の電気光学装置を備えた電子機器を提供することができる。本発明の電気光学装置において、前記窒化シリコン膜若しくは窒化酸化シリコン膜の下面に酸化シリコン膜からなる絶縁膜を介して遮光膜が形成されていることが望ましい。
【００３２】
本発明の素子基板を備えた電気光学装置及び電子機器は、トランジスタ素子の特性の劣化を防止することができ、性能の優れたものとなる。
【００３３】
【発明の実施の形態】
以下、本発明に係る実施の形態について詳細に説明する。
【００３４】
［ＳＯＩ基板］
はじめに、図１に本発明に係る実施形態のＳＯＩ基板の断面構造を示し、このＳＯＩ基板２００の構造について説明する。
【００３５】
図１に示すように、本実施形態のＳＯＩ基板２００は、シリコン、石英、ガラスなどからなる支持基板２０１と単結晶シリコン層２０２とを具備し、支持基板２０１と単結晶シリコン層２０２との間には複数の絶縁膜の積層構造からなる絶縁部２０５が形成されている。本実施形態において、絶縁部２０５は支持基板２０１側から第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａが順次積層されたものとなっている。
【００３６】
次に、図２、図３に基づいて、本実施形態のＳＯＩ基板の製造方法として、上記構造を有するＳＯＩ基板２００の製造方法について説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）は断面図を示している。なお、以下に記載の製造方法は一例であって、本発明は以下に記載のものに限定されるものではない。
【００３７】
はじめに、図２（ａ）に示すように、例えば３００〜９００μｍ程度の膜厚を有する単結晶シリコン基板２０２Ａを用意し、図２（ｂ）に示すように、単結晶シリコン基板２０２Ａの一方の表面をＯ2若しくはＨ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化することにより、単結晶シリコン基板２０２Ａの一方の表面に例えば５〜４００ｎｍ程度の膜厚を有する第１の酸化シリコン膜２０３Ｂを形成する。
【００３８】
次に、図２（ｃ）に示すように、第１の酸化シリコン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａの表面を一酸化二窒素若しくは一酸化窒素雰囲気下、８００〜１１５０℃で窒化若しくは酸窒化することにより、第１の酸化シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成する。
【００３９】
支持基板２０１が石英基板、ガラス基板等の光透過性を有する基板からなり、ＳＯＩ基板２００が透過型の液晶装置など、光を透過させるデバイスに適用されるものである場合には、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の膜厚を１００ｎｍ以下とすることが望ましい。
【００４０】
次に、図２（ｄ）に示すように、窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａの表面をＯ2若しくはＨ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化することにより、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に、例えば５〜４００ｎｍ程度の膜厚を有する第２の酸化シリコン膜２０３Ａを形成する。以上のようにして、単結晶シリコン基板２０２Ａ表面に、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２０５が形成される。
【００４１】
次に、図２（ｅ）に示すように、表面に絶縁部２０５を形成した単結晶シリコン基板２０２Ａの絶縁部２０５側の表面に水素イオン（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて注入する。この処理によって、単結晶シリコン基板２０２Ａ中に水素イオンの高濃度層２０６を形成する。
【００４２】
次に、図３（ａ）に示すように、絶縁部２０５表面（第１の酸化シリコン膜２０３Ｂ表面）を貼り合わせ面として、単結晶シリコン基板２０２Ａと、シリコン、石英、ガラスなどからなる支持基板２０１との貼り合わせを行う。貼り合わせ工程は、例えば３００℃で２時間熱処理することによって２枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる支持基板２０１と単結晶シリコン基板２０２Ａの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＳＯＩ基板２００の品質が劣化する恐れがある。
【００４３】
そこで、このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０２ＡをウエットエッチングまたはＣＭＰ（化学的機械研磨）法によって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０２Ａの厚さが１５０μｍなるようエッチングを行った後、支持基板２０１との貼り合わせを行い、さらに４５０℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。
【００４４】
次に、図３（ｂ）に示すように、貼り合わせた２枚の基板を熱処理することにより、支持基板２０１の表面上に薄膜の単結晶シリコン層２０２を残して大部分の単結晶シリコン基板２０２Ａの剥離を行う。この基板の剥離現象は、単結晶シリコン基板２０２Ａ中に導入された水素イオンによって、シリコンの結合が分断されるために生じるものである。すなわち、単結晶シリコン基板２０２Ａにおいて、水素イオンの高濃度層２０６と水素イオンが注入されていない部分との境界近傍部分で、単結晶シリコン基板２０２Ａを分断させることができる。
【００４５】
単結晶シリコン基板２０２Ａを剥離するための熱処理は例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わされた単結晶シリコン基板２０２Ａの大部分が支持基板２０１と分離され、支持基板２０１の表面上には例えば約２００ｎｍ±５ｎｍ程度の膜厚を有する単結晶シリコン層２０２が形成される。なお、単結晶シリコン層２０２は、前に述べた単結晶シリコン基板２０２Ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【００４６】
以上のようにして、図３（ｃ）に示すように、ＳＯＩ基板２００が製造される。
【００４７】
なお、単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせた後、単結晶シリコン基板２０２Ａを薄膜化して単結晶シリコン層２０２を形成する方法は上述した水素イオンを用いる方法に限定されるものではなく、薄膜の単結晶シリコン層２０２は、単結晶シリコン基板と支持基板とを貼り合わせた後、単結晶シリコン基板の表面を研磨してその膜厚を３〜５μｍとした後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ支持基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００４８】
本実施形態のＳＯＩ基板の製造方法によれば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜２０４を支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単結晶シリコン層２０２側に位置させることができるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することを完全に防止することができる。
【００４９】
また、ＣＶＤ法などを用いて、第２の酸化シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを、単結晶シリコン基板２０２Ａの表面上に順次積層形成してもよい。ただし、この場合には、製造工程が複雑化するとともに、第２の酸化シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０３Ｂの膜厚が不均一になる恐れがある。
【００５０】
しかしながら、本実施形態では、単結晶シリコン基板２０２Ａ表面を熱酸化することにより第１の酸化シリコン膜２０３Ｂを形成した後、第１の酸化シリコン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａ表面を窒化若しくは酸窒化することにより、第１の酸化シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成し、さらに窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａ表面を熱酸化することにより、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に第２の酸化シリコン膜２０３Ａを形成する方法を採用したので、均一な膜厚を有する平坦な第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａを形成することができる。
【００５１】
このように均一な膜厚を有するこれらの膜を形成することにより、支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面にボイドが発生することを防止することができ、貼り合わせ強度を向上させることができるとともに、ＳＯＩ基板２００を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、製品の歩留まりを向上させることができる。
【００５２】
また、この方法によれば、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａと一体に形成することができるので、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａ、単結晶シリコン層２０２の密着性が高いＳＯＩ基板２００を製造することができる。
【００５３】
また、本実施形態によれば、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の表面に第１の酸化シリコン膜２０３Ｂを形成し、第１の酸化シリコン膜２０３Ｂの表面を貼り合わせ面としたので、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の表面に第１の酸化シリコン膜２０３Ｂを形成せず、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の表面を貼り合わせ面とする場合よりも支持基板２０１と単結晶シリコン基板２０２Ａとの密着性を向上することができ、貼り合わせ強度を向上させることができる。
【００５４】
なお、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａと一体形成せずに、ＣＶＤ法などを用いて形成しても平坦な膜を形成できる場合には、上記の製造方法で説明した以外の、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａの形成方法及び単結晶シリコン基板２０２Ａと支持基板２０１との貼り合わせのパターンを例示することができる。
【００５５】
また、本実施形態においては、第２の酸化シリコン膜２０３Ａは窒化シリコン膜若しくは窒化酸化シリコン膜２０４の後に形成されているが、これは単結晶シリコン基板２０２Ａ上に窒化シリコン膜若しくは窒化酸化シリコン膜２０４を直接形成したときに格子欠陥が形成される場合のみである。特に、窒化酸化シリコン膜を形成するときには格子欠陥が形成されにくいので、第２の酸化シリコン膜２０３Ａは形成されなくても良い。
【００５６】
図４（ａ）〜（ｄ）に基づいて、上記以外の第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａの形成方法及び貼り合わせのパターンについて簡単に説明する。図４（ａ）〜（ｄ）は貼り合わせを行う支持基板２０１と単結晶シリコン基板２０２Ａとを取り出して、その組み合わせを示したものである。
【００５７】
図４（ａ）に示すように、ＣＶＤ法により、単結晶シリコン基板２０２Ａの表面上に第２の酸化シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを順次形成した後、この単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせてもよい。
【００５８】
また、第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａの表面を熱酸化することにより形成した後、ＣＶＤ法により窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを順次形成するなど、上記で説明した方法とＣＶＤ法とを組み合わせて形成しても良い。
【００５９】
また、ＣＶＤ法を用いて単結晶シリコン基板２０２Ａの表面上に酸化シリコン膜及び窒化シリコン膜若しくは窒化酸化シリコン膜を形成する場合、図４（ｂ）に示すように、単結晶シリコン基板２０２Ａの表面上に第２の酸化シリコン膜２０３Ａを設けずに、直接窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成してもよい。
【００６０】
このような構成としても、窒化シリコン膜若しくは窒化酸化シリコン膜２０４を支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単結晶シリコン層２０２側に位置させることができるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することも完全に防止することができる。
【００６１】
図４（ａ）、（ｂ）においては、酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を単結晶シリコン基板２０２Ａ側に形成してから貼り合わせを行う場合について説明したが、本発明はこれに限定されるものではない。以下に、図４（ｃ）、（ｄ）に基づいて、酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を支持基板２０１側に形成してから貼り合わせを行う場合について説明する。
【００６２】
図４（ｃ）に示すように、ＣＶＤ法により支持基板２０１の表面上に第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａを順次形成した後、この支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせを行ってもよい。
【００６３】
この場合には、熱酸化又はＣＶＤ法により単結晶シリコン基板２０２Ａの表面上にあらかじめ酸化シリコン膜２０３Ｃを形成しておくことが望ましく、このように支持基板２０１、単結晶シリコン基板２０２Ａのいずれの基板についても貼り合わせ側の最表面を酸化シリコン膜にしておくことで、貼り合わせた後の２枚の基板の密着性を向上させることができる。
【００６４】
また、支持基板２０１が石英基板又はガラス基板からなる場合には、支持基板２０１の主成分が酸化シリコンであるため、図４（ｄ）に示すように、支持基板２０１の表面上に第１の酸化シリコン膜２０３Ｂを形成しなくても良く、ＣＶＤ法を用いて支持基板２０１側に窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａを順次形成した後、この支持基板２０１と表面に酸化シリコン膜２０３Ｃを形成した単結晶シリコン基板２０２Ａとを貼り合わせてもよい。
【００６５】
なお、図４（ｃ）、（ｄ）に示した貼り合わせのパターンでは、窒化シリコン膜若しくは窒化酸化シリコン膜２０４が貼り合わせ面よりも支持基板２０１側に形成されるため、支持基板２０１に含有された不純物が単結晶シリコン層２０２側に拡散することを防止することはできるが、貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することを防止することができない。すなわち、図４（ｃ）、（ｄ）に示した貼り合わせのパターンは、支持基板２０１として、石英基板又はガラス基板などの不純物を含む基板を用いた場合に有効である。
【００６６】
［素子基板］
次に、図５に基づいて、上記構造のＳＯＩ基板２００を用いて製造された本発明に係る実施形態の素子基板２１０の構造について説明する。図５に示す素子基板２１０は、ＳＯＩ基板２００の単結晶シリコン層２０２を所定のパターンに形成した後、この単結晶シリコン層を用いてＴＦＴ（トランジスタ素子）を形成することにより製造されたものである。
【００６７】
図５において、図１と同じ構成要素については同じ符号を付し、説明は省略する。図５において符号２２０はＴＦＴを示し、符号２０８はＳＯＩ基板２００の単結晶シリコン層２０２から形成され、ＴＦＴを構成する半導体層を示している。また、図５において、支持基板２０１、第１の酸化シリコン膜２０３Ｂと窒化シリコン膜若しくは窒化酸化シリコン膜２０４と第２の酸化シリコン膜２０３Ａとからなる絶縁部２０５、及び単結晶シリコン層２０２から形成された半導体層２０８がＳＯＩ基板となっている。
【００６８】
図５に示すように、絶縁部２０５の表面上には、半導体層２０８、ゲート絶縁膜２０９、ゲート電極２１１、ソース電極２１５、ドレイン電極２１６、層間絶縁膜２１２からなるＴＦＴ２２０が形成されている。
【００６９】
より詳細には、半導体層２０８を形成した支持基板２０１の表面上にゲート絶縁膜２０９が形成され、ゲート絶縁膜２０９の表面上にゲート電極２１１が形成されている。さらに、ゲート電極２１１を形成した支持基板２０１の表面上には層間絶縁膜２１２が設けられている。
【００７０】
層間絶縁膜２１２及びゲート絶縁膜２０９には、半導体層２０８に形成されたソース領域、ドレイン領域（いずれも図示せず）に各々通じるコンタクトホール２１７、２１８が形成されており、ソース電極２１５、ドレイン電極２１６が各々コンタクトホール２１７、２１８を介して半導体層２０８のソース領域、ドレイン領域に電気的に接続するように形成されている。
【００７１】
本実施形態の素子基板２１０は、上記のＳＯＩ基板２００を用いて形成されたものであるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを完全に防止することができるので、ＴＦＴ２２０の特性の劣化を防止することができるものとなる。
【００７２】
［電気光学装置］
次に、本発明に係る実施形態の電気光学装置の例として、プロジェクタ等の投射型表示装置に好適に用いられる、ＴＦＴ（トランジスタ素子）をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて説明する。
【００７３】
なお、本実施形態の液晶装置は、本発明のＳＯＩ基板を用いて製造された素子基板を備えたものである。すなわち、本実施形態の電気光学装置を構成する素子基板の基本構造は、先に説明したように、支持基板に相当する基板本体の表面上に第１の酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜、第２の酸化シリコン膜からなる絶縁部が設けられ、その表面上に単結晶シリコン層から形成された半導体層を具備するＴＦＴが形成されたものとなっている。
【００７４】
また、投射型表示装置では、通常、液晶装置を構成する２枚の基板のうち、素子基板と対向する側の基板側（液晶装置の表面）から光が入射するが、この光が素子基板の表面上に形成されたＴＦＴのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにＴＦＴの光が入射する側に遮光層を設ける構造とするのが一般的である。
【００７５】
しかしながら、ＴＦＴの光が入射する側に遮光層を設けても、液晶装置に入射した光が素子基板の裏面の界面で反射してＴＦＴのチャネル部に戻り光として入射することがある。この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、素子基板の裏面からの戻り光はＴＦＴのスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。
【００７６】
そこで、本実施形態においては、このような戻り光によるＴＦＴの特性の劣化を防止するために、支持基板に相当する基板本体の直上に各ＴＦＴ（トランジスタ素子）に対応させて遮光膜を設け、さらに金属等からなる遮光膜とＴＦＴを構成する半導体層とを電気的に絶縁するための第１層間絶縁膜を設け、その第１層間絶縁膜の表面上に、第１の酸化シリコン膜、窒化シリコン膜若しくは窒化酸化シリコン膜、第２の酸化シリコン膜からなる絶縁部を設ける構成としている。
【００７７】
（電気光学装置の構造）
はじめに、本発明に係る実施形態の電気光学装置の構造について、液晶装置を取り上げて説明する。
【００７８】
図６は液晶装置の画素部（表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図７は、データ線、走査線、画素電極、遮光膜等が形成された素子基板の相隣接する複数の画素群を拡大して示す平面図である。また、図８は、図７のＡ−Ａ’断面図である。
【００７９】
図６〜図８において、符号３０がＴＦＴ（トランジスタ素子）、符号１ａが単結晶シリコン層から形成され、ＴＦＴを構成する半導体層を示している。また、図６〜図８において、図１、図５と同じ構成要素については同じ参照符号を付し、説明は省略する。尚、図６〜図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８０】
図６において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａに対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。
【００８１】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【００８２】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。
【００８３】
ここで、保持された画像信号がリークすることを防止するために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置を実現することができる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００８４】
次に、図７に基づいて、素子基板の画素部（表示領域）内の平面構造について詳細に説明する。図７に示すように、液晶装置の素子基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００８５】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００８６】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴを素子基板の後述する基板本体側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。
【００８７】
次に、図８に基づいて、液晶装置の画素部内の断面構造について説明する。図８に示すように、液晶装置において、素子基板１０と、これに対向配置される対向基板２０との間に液晶層（電気光学材料層）５０が挟持されている。
【００８８】
素子基板１０は、シリコン、石英、ガラスなどの光透過性基板からなる基板本体（支持基板）１０Ａとその液晶層５０側表面上に形成された画素電極９ａ、画素スイッチング用ＴＦＴ（トランジスタ素子）３０、配向膜１６を主体として構成されており、対向基板２０は透明なガラスや石英などの光透過性基板からなる基板本体２０Ａとその液晶層５０側表面上に形成された対向電極（共通電極）２１と配向膜２２とを主体として構成されている。
【００８９】
素子基板１０の基板本体１０Ａの液晶層５０側表面上には、画素電極９ａが設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられ、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。画素電極９ａは、例えばＩＴＯ（インジウム・ティン・オキサイド）などの透明導電性薄膜からなり、配向膜１６は、例えばポリイミドなどの有機薄膜からなる。
【００９０】
素子基板１０の基板本体１０Ａの直上（液晶層５０側表面上）には、各画素スイッチング用ＴＦＴ３０に対応する位置に、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成されている。
【００９１】
本実施形態においては、このように素子基板１０に第１遮光膜１１ａが形成されているので、素子基板１０側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することを防止することができる。
【００９２】
また、第１遮光膜１１ａの表面上には基板本体１０Ａの表面上の全面に渡って、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するとともに、第１遮光膜１１ａが形成された基板本体１０Ａの表面を平坦化するために、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜１２が設けられ、第１層間絶縁膜１２の表面上には、さらに、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２０５が設けられ、絶縁部２０５の表面上に画素スイッチング用ＴＦＴ３０が設けられている。ＴＦＴ３０は、絶縁部２０５の表面上に設けられ、単結晶シリコン層から形成された半導体層１ａを具備するものとなっている。また、本実施形態においては、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜若しくは窒化酸化シリコン膜２０４の膜厚は１００ｎｍ以下に設定されていることが望ましい。なお、絶縁部２０５の構造については、コンタクトホール１３が開孔している点を除いて、上記のＳＯＩ基板２００及び素子基板２１０の絶縁部２０５の構造と同一であるので、説明を省略する。
【００９３】
他方、対向基板２０の基板本体２０Ａの液晶層５０側表面上には、その全面に渡って対向電極（共通電極）２１が設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯなどの透明導電性薄膜からなり、配向膜２２は、例えばポリイミドなどの有機薄膜からなる。
【００９４】
また、基板本体２０Ａの液晶層５０側表面上には、更に図８に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このように対向基板２０側に第２遮光膜２３を設けることにより、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することを防止することができるとともに、コントラストを向上させることができる。
【００９５】
このように構成され、画素電極９ａと対向電極２１とが対向するように配置された素子基板１０と対向基板２０との間には、両基板の周縁部間に形成されたシール材（図示略）により囲まれた空間に液晶（電気光学材料）が封入され、液晶層（電気光学材料層）５０が形成されている。
【００９６】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。
【００９７】
また、シール材は、素子基板１０及び対向基板２０をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。
【００９８】
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００９９】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【０１００】
更に、蓄積容量７０においては、図７及び図８から分かるように、第１遮光膜１１ａを、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置させることにより（図８の図示右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。
【０１０１】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【０１０２】
また、本実施形態では、第１遮光膜１１ａ（及びこれに電気的に接続された容量線３ｂ）は定電位源に電気的に接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされている。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。
【０１０３】
また、図７及び図８に示したように、本実施形態では、素子基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。このような構成とした場合には、各第１遮光膜１１ａが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【０１０４】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。従って、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造工程中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【０１０５】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなっている。このため、素子基板１０の基板本体１０Ａの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成することができる。
【０１０６】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール１３は、画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。
【０１０７】
このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【０１０８】
また、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【０１０９】
高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述するように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。Ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【０１１０】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。
【０１１１】
更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。
【０１１２】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極（走査線３ａ）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【０１１３】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【０１１４】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を防止することが出来る。
【０１１５】
また、前述のように、画素スイッチング用ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を防止することが出来る。
【０１１６】
尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【０１１７】
（電気光学装置の製造方法）
次に、上記構造を有する液晶装置の製造方法について説明する。
はじめに、図９〜図１４に基づいて、本発明に係る実施形態の素子基板の製造方法として、素子基板１０の製造方法について説明する。なお、図９〜図１４は各工程における素子基板の一部分を、図８と同様に、図７のＡ−Ａ’断面に対応させて示す工程図である。また、図１０〜図１４においては、図面を簡略化するために、絶縁部２０５の図示を省略している。
【０１１８】
はじめに、シリコン基板、石英基板、ガラス基板等の基板本体（支持基板）１０Ａを用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体１０Ａに生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおいて処理される最高温に合わせて、事前に基板本体１０Ａを同じ温度かそれ以上の温度で熱処理しておく。
【０１１９】
このように処理された基板本体１０Ａの全面に、図９（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層１１を形成する。
【０１２０】
次に、図９（ｂ）に示すように、フォトリソグラフィにより第１遮光膜１１ａのパターン（図７参照）に対応するフォトレジスト２０７を形成する。
【０１２１】
次に、図９（ｃ）に示すように、フォトレジスト２０７を介して遮光層１１に対しエッチングを行うことにより、図７に示したようなパターンの第１遮光膜１１ａを形成する。
【０１２２】
次に、図９（ｄ）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【０１２３】
次に、図９（ｅ）に示すように、第１層間絶縁膜１２の表面全体を、ＣＭＰ（化学的機械研磨）法などにより研磨して平坦化する。
【０１２４】
次に、図９（ｆ）に示すように、表面が平坦化された第１層間絶縁膜１２を形成した図９（ｅ）に示す基板本体１０Ａと、表面に第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２０５を形成した単結晶シリコン基板２０２Ａとの貼り合わせを行う。次いで、図９（ｇ）に示すように、基板本体１０Ａの表面上に薄膜の単結晶シリコン層２０２を残して大部分の単結晶シリコン基板２０２Ａの剥離を行う。
【０１２５】
なお、単結晶シリコン基板２０２Ａの表面に絶縁部２０５を形成する方法、表面に絶縁部２０５を形成した単結晶シリコン基板２０２Ａと基板本体１０Ａとの貼り合わせ方法、及び単結晶シリコン基板２０２Ａの剥離方法については、上記のＳＯＩ基板２００の製造方法において詳細に説明したので、説明を省略する。
【０１２６】
次に、図９（ｈ）に示すように、単結晶シリコン層２０２をフォトリソグラフィ工程、エッチング工程等を経て所定のパターンに形成することにより、図７に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１２７】
次に、図９（ｉ）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１２８】
次に、図１０（ａ）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
【０１２９】
次に、図１０（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。
【０１３０】
次に、図１０（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図１０（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図１０（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
【０１３１】
次に、図１０（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａの表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。
【０１３２】
次に、図１１（ａ）に示すように、第１層間絶縁膜１２及び絶縁部２０５（図示略）に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１３３】
次に、図１１（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１３４】
次に、図１１（ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図７に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングにより除去する。
【０１３５】
次に、図１１（ｄ）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１３６】
続いて、図１１（ｅ）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１３７】
次に、図１２（ａ）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１３８】
続いて、図１２（ｂ）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１３９】
次に、図１２（ｃ）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１４０】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１４１】
次に、図１２（ｄ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１４２】
次に、図１３（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１３（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１４３】
次に、図１３（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１４４】
次に、図１４（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１４５】
次に、図１４（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１４（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１４６】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６（図８参照）が形成される。
【０１４７】
以上のようにして、素子基板１０が製造される。
【０１４８】
本実施形態の素子基板の製造方法によれば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａと基板本体１０Ａとを貼り合わせることにより、窒化シリコン膜若しくは窒化酸化シリコン膜２０４を基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面よりも半導体層１ａ（ＴＦＴ３０）側に位置させることができるので、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側に拡散することを完全に防止することができる。
【０１４９】
また、本実施形態の素子基板の製造方法により製造された素子基板１０は、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止することができるので、ＴＦＴ３０の特性の劣化を防止することができるものとなる。
【０１５０】
次に、対向基板２０の製造方法及び素子基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
【０１５１】
図８に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜を形成する。第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【０１５２】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２（図３参照）を形成する。以上のようにして、対向基板２０が製造される。
【０１５３】
最後に、上述のようにして製造された素子基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶装置が製造される。
【０１５４】
（液晶装置の全体構成）
上記のように構成された本実施形態の液晶装置の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、素子基板１０を対向基板２０側から見た平面図であり、図１６は、対向基板２０を含めて示す図１５のＨ−Ｈ’断面図である。
【０１５５】
図１５において、素子基板１０の表面上には、シール材５２がその縁に沿って設けられており、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により素子基板１０に固着されている。
【０１５６】
図１５に示すように、対向基板２０の表面上にはシール材５２の内側に並行させて、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。
【０１５７】
また、素子基板１０において、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が素子基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。
【０１５８】
また、データ線駆動回路１０１を表示領域（画素部）の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６ａは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【０１５９】
更に素子基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、素子基板１０と対向基板２０間のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【０１６０】
また、素子基板１０の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４を素子基板１０の表面上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、素子基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１６１】
また、対向基板２０の光が入射する側及び素子基板１０の光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１６２】
本実施形態の液晶装置がカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。
【０１６３】
しかしながら、対向基板２０の基板本体２０Ａの液晶層５０側表面上において、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。
【０１６４】
更に、対向基板２０の表面上に１画素に1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１６５】
なお、本実施形態における液晶装置では、入射光を対向基板２０側から入射させることとしたが、素子基板１０に第１遮光膜１１ａを設ける構成としているので、素子基板１０側から入射光を入射させ、対向基板２０側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０１６６】
また、本実施形態の液晶装置は、本実施形態の素子基板の製造方法により製造された素子基板１０を備えたものであるので、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止することができるので、ＴＦＴ（トランジスタ素子）３０の特性の劣化を防止することができ、性能の優れたものとなる。
【０１６７】
（電子機器）
上記の実施形態の液晶装置（電気光学装置）を用いた電子機器の一例として、投射型表示装置の構成について、図１７を参照して説明する。
【０１６８】
図１７において、投射型表示装置１１００は、上記の実施形態の液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。
【０１６９】
本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１７０】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１７１】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１７２】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。
【０１７３】
緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１７４】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１７５】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１７６】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１７７】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１７８】
上記構造を有する投射型表示装置１１００は、上記の実施形態の液晶装置を備えたものであるので、ＴＦＴ（トランジスタ素子）の特性の劣化を防止することができ、性能の優れたものとなる。
【０１７９】
【発明の効果】
以上説明したように、本発明によれば、支持基板と単結晶シリコン層との間に少なくとも窒化シリコン膜若しくは窒化酸化シリコン膜を具備する絶縁部を設ける構成としたので、支持基板に含有された不純物が単結晶シリコン層側に拡散することを完全に防止することができるＳＯＩ基板を提供することができる。
【０１８０】
また、単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成してから、単結晶シリコン基板と支持基板とを貼り合わせることによって、支持基板に含有された不純物、及び支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物が単結晶シリコン層側に拡散することを完全に防止することができるＳＯＩ基板の製造方法を提供することができる。
【０１８１】
また、本発明のＳＯＩ基板を用いて素子基板を製造することができ、本発明の素子基板は、支持基板に含有された不純物、あるいは支持基板と単結晶シリコン基板との貼り合わせ面に吸着した不純物によるトランジスタ素子への影響を防止し、トランジスタ素子の特性の劣化を防止することができるものとなる。
【０１８２】
また、本発明の素子基板を備えることにより、トランジスタ素子の特性の劣化を防止することができ、性能の優れた電気光学装置及び電子機器を提供することができる。
【図面の簡単な説明】
【図１】 図１は、本発明に係る実施形態のＳＯＩ基板の構造を示す断面図である。
【図２】 図２（ａ）〜（ｅ）は、本発明に係る実施形態のＳＯＩ基板の製造方法を示す工程図である。
【図３】 図３（ａ）〜（ｃ）は、本発明に係る実施形態のＳＯＩ基板の製造方法を示す工程図である。
【図４】 図４（ａ）〜（ｄ）は、本発明に係る実施形態のＳＯＩ基板の製造方法において、支持基板と単結晶シリコン基板の貼り合わせのパターンを示す図である。
【図５】 図５は、本発明に係る実施形態の素子基板の構造を示す断面図である。
【図６】 図６は、本発明に係る実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。
【図７】 図７は、本発明に係る実施形態の電気光学装置において、素子基板の相隣接する複数の画素群の平面図である。
【図８】 図８は、図７のＡ−Ａ’断面図である。
【図９】 図９（ａ）〜（ｉ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１０】 図１０（ａ）〜（ｄ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１１】 図１１（ａ）〜（ｅ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１２】 図１２（ａ）〜（ｄ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１３】 図１３（ａ）〜（ｃ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１４】 図１４（ａ）〜（ｃ）は、本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１５】 図１５は、本発明に係る実施形態の電気光学装置の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図１６】 図１６は、図１５のＨ−Ｈ’断面図である。
【図１７】 図１７は、本発明に係る実施形態の電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１８】 図１８（ａ）、（ｂ）は、従来のＳＯＩ基板の製造方法を示す工程図である。
【符号の説明】
２００…ＳＯＩ基板
２０１…支持基板
２０２…単結晶シリコン層
２０２Ａ…単結晶シリコン基板
２０３Ｂ…第１の酸化シリコン膜
２０３Ａ…第２の酸化シリコン膜
２０４…窒化シリコン膜若しくは窒化酸化シリコン膜
２０５…絶縁部
２１０…素子基板
２２０…ＴＦＴ（トランジスタ素子）
２０８…半導体層
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１０…素子基板
１０Ａ…基板本体（支持基板）
２０…対向基板
２０Ａ…基板本体
１１ａ…第１遮光膜
１２…第１層間絶縁膜
３０…画素スイッチング用ＴＦＴ（トランジスタ素子）
５０…液晶層（電気光学材料層）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an SOI substrate including a single crystal silicon layer on one surface of a support substrate, an element substrate including the SOI substrate, an electro-optical device and an electronic apparatus including the element substrate, and a method for manufacturing the SOI substrate The present invention relates to a method for manufacturing an element substrate.
[0002]
[Prior art]
A semiconductor technology in which a single crystal silicon thin film is formed on an insulating substrate and a semiconductor device is formed using the single crystal silicon thin film is called SOI (Silicon On Insulator) technology. It is widely used because it has advantages such as integration.
[0003]
As one of the SOI techniques, there is a technique for manufacturing an SOI substrate by bonding a single crystal silicon substrate. A conventional SOI substrate manufacturing method and structure will be briefly described with reference to FIG.
[0004]
First, as illustrated in FIG. 18A, a single
[0005]
According to the above method for manufacturing an SOI substrate, since the single crystal silicon
[0006]
An SOI substrate based on such a bonding method is used for manufacturing various devices in the same way as an ordinary bulk semiconductor substrate (semiconductor integrated circuit). However, as a feature different from a bulk substrate, various materials can be used as a supporting substrate. The point which can use a board | substrate can be mentioned.
[0007]
That is, as a supporting substrate, a normal silicon substrate, a transparent (light transmissive) quartz substrate, a glass substrate, or the like can be used. Therefore, for example, by forming a single crystal silicon thin film on a light-transmitting substrate, single crystal silicon having excellent crystallinity even in a device requiring light transmittance, such as a transmissive liquid crystal display device Using a thin film, a transistor element such as a high-performance liquid crystal driving MOSFET can be formed.
[0008]
[Problems to be solved by the invention]
When an SOI substrate is manufactured using a quartz substrate or a glass substrate as a support substrate and a transistor element is formed on the surface, impurities contained in the support substrate permeate the silicon oxide film and diffuse to the transistor element side. There is a risk of deteriorating the characteristics of the.
[0009]
In addition, regardless of the type of the support substrate, when the support substrate and the single crystal silicon substrate are bonded together in the manufacturing process of the SOI substrate, Na from the atmosphere. + , K + , Cl - In this case, the obtained SOI substrate is obtained by sandwiching the impurity between the supporting substrate and the silicon oxide film.
[0010]
When a transistor element is formed on the surface of an SOI substrate having such a structure, impurities sandwiched between the support substrate and the silicon oxide film permeate the silicon oxide film and diffuse to the transistor element side. There is a risk of deteriorating the characteristics of the element.
[0011]
Conventionally, when attaching a support substrate and a single crystal silicon substrate, a dustproof filter has been used to prevent impurities from adsorbing to the support substrate from the atmosphere. However, the present situation is that it is impossible to completely prevent impurities from adsorbing to the bonding surface from the atmosphere.
[0012]
Therefore, the present invention has been made to solve the above problems, and impurities contained in the support substrate, or impurities adsorbed on the bonding surface of the support substrate and the single crystal silicon substrate, are on the single crystal silicon layer side. It is an object of the present invention to provide an SOI substrate and a method for manufacturing the same that can be completely prevented from diffusing.
[0013]
Also provided are an element substrate and a method for manufacturing the element substrate that can completely prevent the transistor element from being affected by impurities contained in the support substrate or impurities adsorbed on the bonding surface of the support substrate and the single crystal silicon substrate. The purpose is that.
[0014]
Further, it is an object of the present invention to provide an electro-optical device and an electronic apparatus which are provided with this element substrate and can prevent deterioration of characteristics of the transistor element and have excellent performance.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, the present inventor has made various studies, and as a result, the silicon nitride film or the silicon nitride oxide film is contained in the support substrate and the bonded surface between the support substrate and the single crystal silicon substrate. The inventors have found that the adsorbed impurities are not permeated, and have focused on this point to complete the present invention.
[0016]
The SOI substrate of the present invention is an SOI substrate having a single crystal silicon layer on one surface of a support substrate, and a single layer or a laminated structure of an insulating film between the support substrate and the single crystal silicon layer. An insulating portion is provided, and the insulating portion includes at least a silicon nitride film or a silicon nitride oxide film.
[0017]
In this manner, by providing the insulating portion including at least a silicon nitride film or a silicon nitride oxide film between the supporting substrate and the single crystal silicon layer, impurities contained in the supporting substrate can be converted into a silicon nitride film or Since the silicon nitride oxide film is not transmitted, it is possible to completely prevent the impurities contained in the supporting substrate from diffusing to the single crystal silicon layer side.
[0018]
Note that in the SOI substrate of the present invention, as the insulating film other than the silicon nitride film or the silicon nitride oxide film constituting the insulating portion, a silicon oxide film can be specifically mentioned.
[0019]
The SOI substrate of the present invention having the above structure includes a step of forming a silicon nitride film or a silicon nitride oxide film on one surface of a single crystal silicon substrate or a support substrate, and the silicon nitride film or silicon nitride oxide film. Forming a silicon oxide film on the surface, bonding the single crystal silicon substrate and the support substrate with the surface of the silicon oxide film as a bonding surface, and the single crystal bonded to the support substrate And a process for forming a single crystal silicon layer by thinning the silicon substrate.
[0020]
Further, in this way, after forming a silicon nitride film or a silicon nitride oxide film on one surface of either the single crystal silicon substrate or the support substrate, and further forming a silicon oxide film on the surface, the silicon oxide film Adhesion between the single crystal silicon substrate and the support substrate can be improved by bonding the single crystal silicon substrate and the support substrate with the surface as a bonding surface. Note that any of the silicon nitride film, the silicon nitride oxide film, and the silicon oxide film may be formed first.
[0021]
In the method for manufacturing an SOI substrate of the present invention, it is desirable to form a silicon nitride film or a silicon nitride oxide film on the surface of the single crystal silicon substrate, and a single crystal silicon substrate on which a silicon nitride film or a silicon nitride oxide film is formed; By attaching the support substrate, the silicon nitride film or the silicon nitride oxide film can be positioned closer to the single crystal silicon layer side than the bonding surface of the support substrate and the single crystal silicon substrate. It is possible to completely prevent not only the impurities but also the impurities adsorbed on the bonding surface from diffusing to the single crystal silicon layer side.
[0022]
In addition, a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film may be formed on the surface of the single crystal silicon substrate or the support substrate by a CVD method or the like, but the manufacturing process is simplified and the film thickness is uniform. A flat silicon nitride film, a silicon nitride oxide film, or a silicon oxide film can be formed, and further, the adhesion between the single crystal silicon substrate and the silicon nitride film or silicon nitride oxide film can be improved. After forming the silicon oxide film by thermally oxidizing the surface, the surface of the single crystal silicon substrate on which the silicon oxide film is formed is nitrided or oxynitrided with dinitrogen monoxide or nitric oxide, thereby forming the silicon oxide film A silicon nitride film or silicon nitride oxide film is formed on the single crystal silicon substrate side, and if necessary, Then, the surface of the single crystal silicon substrate on which the silicon nitride film or the silicon nitride oxide film is formed is re-thermally oxidized to form a second silicon oxide film on the single crystal silicon substrate side of the silicon nitride film or the silicon nitride oxide film. It is desirable to do.
[0023]
That is, the SOI substrate manufacturing method of the present invention in this case includes a step of forming a silicon oxide film on the surface of a single crystal silicon substrate, and a silicon nitride film or a silicon nitride oxide oxide on the single crystal silicon substrate side of the silicon oxide film. Forming a film; using the surface of the silicon oxide film as a bonding surface; bonding the single crystal silicon substrate and the support substrate; and thinning the single crystal silicon substrate bonded to the support substrate. And a process.
[0024]
In addition, the method for manufacturing an SOI substrate of the present invention in the case where the second silicon oxide film is formed on the surface of the single crystal silicon substrate on which the silicon nitride film or the silicon nitride oxide film is formed has the first crystal structure on the surface of the single crystal silicon substrate. Forming a silicon oxide film, forming a silicon nitride film or a silicon nitride oxide film on the single crystal silicon substrate side of the first silicon oxide film, and forming the silicon nitride film or the silicon nitride oxide film A step of forming a second silicon oxide film on the single crystal silicon substrate side, a step of bonding the single crystal silicon substrate and a support substrate with the surface of the first silicon oxide film as a bonding surface, and the support And a step of thinning the single crystal silicon substrate bonded to the substrate.
[0025]
By forming a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film in this way and forming a flat film with a uniform thickness, voids are generated on the bonding surface of the support substrate and the single crystal silicon substrate. Since the bonding strength can be improved and the silicon nitride film or the silicon nitride oxide film has an effect of reducing the stress of bonding, a transistor element or the like is formed using an SOI substrate. In this case, it is possible to prevent film peeling or the like from occurring, so that the yield of products can be improved.
[0026]
In addition, according to the manufacturing method, the insulating portion has a stacked structure of the silicon nitride film or the silicon nitride oxide film and the silicon oxide film formed on the upper surface or the lower surface of the silicon nitride film or the silicon nitride oxide film. An SOI substrate can be provided, and this SOI substrate completely diffuses impurities contained in the support substrate and impurities adsorbed on the bonding surface of the support substrate and the single crystal silicon substrate to the single crystal silicon layer side. In addition to being able to prevent, the bonding strength between the support substrate and the single crystal silicon substrate is high and the reliability becomes high.
[0027]
In addition, when the support substrate is formed of a light-transmitting substrate such as a quartz substrate or a glass substrate, the SOI substrate can be applied to a device that transmits light, such as a transmissive liquid crystal device. In this case, the thickness of the silicon nitride film or the silicon nitride oxide film constituting the insulating portion is set to 100 nm in order to prevent the light transmittance from being lowered due to the presence of the silicon nitride film or the silicon nitride oxide film. It is desirable to set the following.
[0028]
An element substrate can be manufactured using the above SOI substrate of the present invention. The element substrate manufacturing method of the present invention includes a step of using a SOI substrate manufactured by the SOI substrate manufacturing method of the present invention and forming a semiconductor layer constituting a transistor element by the single crystal silicon layer of the SOI substrate. It is characterized by that.
[0029]
Further, this element substrate manufacturing method can provide an element substrate having a transistor element including a semiconductor layer made of a single crystal silicon layer of an SOI substrate of the present invention.
[0030]
The element substrate of the present invention can completely prevent the impurities contained in the support substrate and the impurities adsorbed on the bonding surface of the support substrate and the single crystal silicon substrate from diffusing to the transistor element side. It is possible to prevent the deterioration of the characteristics of the transistor element.
[0031]
The element substrate of the present invention, another substrate disposed so as to face the surface of the element substrate on which the transistor element is formed, and an electro-optic material layer sandwiched between the two substrates An electro-optical device including the electronic optical device including the electro-optical device according to the invention can be provided. In the electro-optical device according to the aspect of the invention, it is preferable that a light shielding film is formed on the lower surface of the silicon nitride film or the silicon nitride oxide film via an insulating film made of a silicon oxide film.
[0032]
The electro-optical device and the electronic apparatus provided with the element substrate of the present invention can prevent deterioration of the characteristics of the transistor element and have excellent performance.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments according to the present invention will be described in detail.
[0034]
[SOI substrate]
First, FIG. 1 shows a cross-sectional structure of an SOI substrate according to an embodiment of the present invention, and the structure of this
[0035]
As shown in FIG. 1, the
[0036]
Next, as a method for manufacturing the SOI substrate according to this embodiment, a method for manufacturing the
[0037]
First, as shown in FIG. 2A, a single
[0038]
Next, as shown in FIG. 2C, the surface of the single
[0039]
When the
[0040]
Next, as shown in FIG. 2D, the surface of the single
[0041]
Next, as shown in FIG. 2E, the surface of the single
[0042]
Next, as shown in FIG. 3A, the surface of the insulating portion 205 (the surface of the first
[0043]
Therefore, in order to suppress the occurrence of defects such as cracks, the single
[0044]
Next, as shown in FIG. 3B, most of the single crystal silicon substrates are formed by heat-treating the two bonded substrates, leaving a thin single
[0045]
The heat treatment for peeling the single
[0046]
As described above, the
[0047]
Note that the method for forming the single
[0048]
According to the method for manufacturing an SOI substrate of this embodiment, a single
[0049]
Further, a second
[0050]
However, in this embodiment, after the surface of the single
[0051]
By forming these films having a uniform thickness in this manner, voids can be prevented from being generated on the bonding surface between the
[0052]
Further, according to this method, the first
[0053]
In addition, according to the present embodiment, the first
[0054]
Note that the first
[0055]
In this embodiment, the second
[0056]
Based on FIGS. 4A to 4D, a method for forming the first
[0057]
As shown in FIG. 4A, a second
[0058]
Further, after the second
[0059]
When a silicon oxide film and a silicon nitride film or a silicon nitride oxide film are formed on the surface of the single
[0060]
Even with such a structure, the silicon nitride film or the silicon
[0061]
4A and 4B, the case where bonding is performed after a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film is formed on the single
[0062]
As shown in FIG. 4C, after the first
[0063]
In this case, it is desirable to previously form a
[0064]
In the case where the
[0065]
Note that in the bonding pattern illustrated in FIGS. 4C and 4D, the silicon nitride film or the silicon
[0066]
[Element substrate]
Next, the structure of the
[0067]
5, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 5,
[0068]
As shown in FIG. 5, a
[0069]
More specifically, a
[0070]
Contact holes 217 and 218 are formed in the
[0071]
Since the
[0072]
[Electro-optical device]
Next, as an example of an electro-optical device according to an embodiment of the present invention, an active matrix liquid crystal device using a TFT (transistor element) as a switching element, which is preferably used in a projection display device such as a projector, is taken up. explain.
[0073]
Note that the liquid crystal device of this embodiment includes an element substrate manufactured using the SOI substrate of the present invention. That is, the basic structure of the element substrate constituting the electro-optical device according to the present embodiment is the first silicon oxide film, silicon nitride film, or oxynitride film on the surface of the substrate body corresponding to the support substrate, as described above. An insulating portion formed of a silicon film and a second silicon oxide film is provided, and a TFT including a semiconductor layer formed of a single crystal silicon layer is formed on the insulating portion.
[0074]
In a projection display device, light is usually incident from the substrate side (the surface of the liquid crystal device) that faces the element substrate, out of the two substrates that constitute the liquid crystal device. In order to prevent light leakage current from entering the channel region of the TFT formed on the surface, a structure in which a light shielding layer is provided on the side on which the TFT light is incident is generally used.
[0075]
However, even if a light-shielding layer is provided on the side on which the TFT light is incident, the light incident on the liquid crystal device may be reflected at the interface on the back surface of the element substrate and enter the channel portion of the TFT as incident light. This return light is a small percentage of the amount of light incident from the surface of the liquid crystal device, but in a device using a very powerful light source such as a projector, a light leakage current can be sufficiently generated. That is, the return light from the back surface of the element substrate affects the switching characteristics of the TFT and degrades the characteristics of the device.
[0076]
Therefore, in this embodiment, in order to prevent the deterioration of the TFT characteristics due to such return light, a light shielding film is provided in correspondence with each TFT (transistor element) immediately above the substrate body corresponding to the support substrate, Further, a first interlayer insulating film for electrically insulating a light shielding film made of metal or the like and a semiconductor layer constituting the TFT is provided. On the surface of the first interlayer insulating film, a first silicon oxide film, nitride An insulating portion formed of a silicon film, a silicon nitride oxide film, or a second silicon oxide film is provided.
[0077]
(Structure of electro-optical device)
First, the structure of an electro-optical device according to an embodiment of the present invention will be described by taking up a liquid crystal device.
[0078]
FIG. 6 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that constitutes a pixel portion (display region) of the liquid crystal device. FIG. 7 is an enlarged plan view showing a plurality of pixel groups adjacent to each other on the element substrate on which data lines, scanning lines, pixel electrodes, light shielding films, and the like are formed. FIG. 8 is a cross-sectional view taken along the line AA ′ of FIG.
[0079]
6 to 8,
[0080]
In FIG. 6, a plurality of pixels formed in a matrix that forms a pixel portion of the liquid crystal device includes a plurality of
[0081]
The
[0082]
The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. Light that has a contrast corresponding to the image signal is emitted from the liquid crystal device as a whole.
[0083]
Here, in order to prevent the held image signal from leaking, a
[0084]
Next, a planar structure in the pixel portion (display area) of the element substrate will be described in detail with reference to FIG. As shown in FIG. 7, a plurality of
[0085]
The
[0086]
A plurality of first light-shielding
[0087]
Next, a cross-sectional structure in the pixel portion of the liquid crystal device will be described with reference to FIG. As shown in FIG. 8, in the liquid crystal device, a liquid crystal layer (electro-optic material layer) 50 is sandwiched between an
[0088]
The
[0089]
A
[0090]
A first
[0091]
In the present embodiment, since the first
[0092]
In addition, the
[0093]
On the other hand, a counter electrode (common electrode) 21 is provided over the entire surface of the
[0094]
Further, as shown in FIG. 8, a second light-shielding
[0095]
Between the
[0096]
The
[0097]
Further, the sealing material is made of an adhesive such as a photo-curing adhesive or a thermosetting adhesive for bonding the
[0098]
In the present embodiment, the
[0099]
More specifically, the high-
[0100]
Further, in the
[0101]
As a result, the space outside the opening area, that is, the area under the
[0102]
In the present embodiment, the first
[0103]
Further, as shown in FIGS. 7 and 8, in the present embodiment, in addition to providing the first
[0104]
Further, in the first
[0105]
The
[0106]
The
[0107]
The
[0108]
In FIG. 3, the
[0109]
A corresponding one of the plurality of
[0110]
The
[0111]
Furthermore, on the
[0112]
The
[0113]
In addition, although a single gate structure in which only one gate electrode (scanning
[0114]
Here, in general, the single crystal silicon layer constituting the
[0115]
Further, as described above, since the first
[0116]
In the present embodiment, since the
[0117]
(Method for manufacturing electro-optical device)
Next, a method for manufacturing a liquid crystal device having the above structure will be described.
First, a method for manufacturing the
[0118]
First, a substrate body (supporting substrate) 10A such as a silicon substrate, a quartz substrate, or a glass substrate is prepared. Where preferably N 2 In an inert gas atmosphere such as (nitrogen), annealing is performed at a high temperature of about 850 to 1300 ° C., more preferably 1000 ° C., and pre-processing is performed so as to reduce distortion generated in the
[0119]
As shown in FIG. 9A, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo and Pd or a metal silicide is sputtered on the entire surface of the
[0120]
Next, as shown in FIG. 9B, a
[0121]
Next, as shown in FIG. 9C, the
[0122]
Next, as shown in FIG. 9D, on the first
[0123]
Next, as shown in FIG. 9E, the entire surface of the first
[0124]
Next, as shown in FIG. 9F, the
[0125]
Note that a method of forming the insulating
[0126]
Next, as shown in FIG. 9H, the single
[0127]
Next, as shown in FIG. 9I, the first
[0128]
Next, as shown in FIG. 10A, a resist
[0129]
Next, as shown in FIG. 10B, a resist film is formed at a position corresponding to a P-
[0130]
Next, as shown in FIG. 10C, a resist
[0131]
Next, as shown in FIG. 10D, in order to reduce the resistance of the first
[0132]
Next, as shown in FIG. 11A, the
[0133]
Next, as shown in FIG. 11B, after depositing a polysilicon layer 3 with a thickness of about 350 nm by a low pressure CVD method or the like, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. . Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used. Thereby, the conductivity of the polysilicon layer 3 can be increased.
[0134]
Next, as shown in FIG. 11C, the
[0135]
Next, as shown in FIG. 11D, in order to form a P-channel LDD region in the
[0136]
Subsequently, as shown in FIG. 11E, in order to form a P-channel high
[0137]
Next, as shown in FIG. 12A, in order to form an N-channel LDD region in the
[0138]
Subsequently, as shown in FIG. 12B, in order to form the N channel high
[0139]
Next, as shown in FIG. 12C, for example, using a normal pressure or reduced pressure CVD method or TEOS gas so as to cover the
[0140]
Thereafter, an annealing process at about 850 ° C. is performed for about 20 minutes in order to activate the high
[0141]
Next, as shown in FIG. 12D, the
[0142]
Next, as shown in FIG. 13A, a light-shielding low-resistance metal such as Al, metal silicide, or the like is formed on the second
[0143]
Next, as shown in FIG. 13C, a silicate glass film such as NSG, PSG, BSG, or BPSG is used to cover the
[0144]
Next, as shown in FIG. 14A, in the
[0145]
Next, as shown in FIG. 14B, a transparent conductive thin film 9 such as ITO is deposited on the third
[0146]
Subsequently, after a polyimide alignment film coating solution is applied onto the
[0147]
The
[0148]
According to the element substrate manufacturing method of the present embodiment, a silicon nitride film or silicon nitride oxide is obtained by bonding a single
[0149]
In addition, the
[0150]
Next, a method for manufacturing the
[0151]
For the
[0152]
Thereafter, a counter electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the substrate
[0153]
Finally, the
[0154]
(Overall configuration of liquid crystal device)
The overall configuration of the liquid crystal device of the present embodiment configured as described above will be described with reference to FIGS. 15 and 16. 15 is a plan view of the
[0155]
In FIG. 15, a sealing
[0156]
As shown in FIG. 15, on the surface of the
[0157]
In the
[0158]
In addition, the data
[0159]
Further, a plurality of
[0160]
Further, on the surface of the
[0161]
Further, for example, the TN (twisted nematic) mode, the STN (super TN) mode, and the D-STN (dual scan-STN) are respectively provided on the side on which the light of the
[0162]
When the liquid crystal device of this embodiment is applied to a color liquid crystal projector (projection display device), three liquid crystal devices are used as RGB light valves, and each panel is for RGB color separation. Each color light separated through the dichroic mirror is incident as projection light. Therefore, in that case, as shown in the above embodiment, the
[0163]
However, even if an RGB color filter is formed together with the protective film in a predetermined region facing the
[0164]
Furthermore, a micro lens may be formed on the surface of the
[0165]
In the liquid crystal device according to the present embodiment, incident light is incident from the
[0166]
Further, since the liquid crystal device of the present embodiment includes the
[0167]
(Electronics)
As an example of an electronic apparatus using the liquid crystal device (electro-optical device) of the above embodiment, a configuration of a projection display device will be described with reference to FIG.
[0168]
In FIG. 17, a projection
[0169]
A
[0170]
The uniform illumination
[0171]
Each color separation
[0172]
Next, in the green reflection
[0173]
The blue light beam B that has passed through the green reflecting
[0174]
Condensing
[0175]
The collimated red and green light beams R and G are incident on the
[0176]
The
[0177]
The color light beams R, G, and B modulated through the
[0178]
Since the
[0179]
【The invention's effect】
As described above, according to the present invention, since the insulating portion including at least the silicon nitride film or the silicon nitride oxide film is provided between the support substrate and the single crystal silicon layer, it is contained in the support substrate. An SOI substrate capable of completely preventing impurities from diffusing to the single crystal silicon layer side can be provided.
[0180]
In addition, by forming a silicon nitride film or a silicon nitride oxide film on the single crystal silicon substrate side, the single crystal silicon substrate and the support substrate are bonded to each other, whereby impurities contained in the support substrate, and the support substrate and the single crystal It is possible to provide an SOI substrate manufacturing method capable of completely preventing impurities adsorbed on a bonding surface with a silicon substrate from diffusing to the single crystal silicon layer side.
[0181]
In addition, an element substrate can be manufactured using the SOI substrate of the present invention, and the element substrate of the present invention is adsorbed on the impurities contained in the support substrate or the bonding surface of the support substrate and the single crystal silicon substrate. The influence of the impurities on the transistor element can be prevented, and the deterioration of the characteristics of the transistor element can be prevented.
[0182]
In addition, by including the element substrate of the present invention, it is possible to prevent deterioration of characteristics of the transistor element, and it is possible to provide an electro-optical device and an electronic apparatus with excellent performance.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing the structure of an SOI substrate according to an embodiment of the present invention.
FIGS. 2A to 2E are process diagrams showing a method for manufacturing an SOI substrate according to an embodiment of the present invention.
FIGS. 3A to 3C are process diagrams showing a method for manufacturing an SOI substrate according to an embodiment of the present invention.
FIGS. 4A to 4D are diagrams showing a bonding pattern of a support substrate and a single crystal silicon substrate in an SOI substrate manufacturing method according to an embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a structure of an element substrate according to an embodiment of the present invention.
FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like constituting the pixel unit in the electro-optical device according to the embodiment of the invention.
FIG. 7 is a plan view of a plurality of pixel groups adjacent to each other in the element substrate in the electro-optical device according to the embodiment of the invention.
FIG. 8 is a cross-sectional view taken along the line AA ′ in FIG.
FIGS. 9A to 9I are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIGS. 10A to 10D are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIGS. 11A to 11E are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIGS. 12A to 12D are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
13A to 13C are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIGS. 14A to 14C are process diagrams showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 15 is a plan view of an element substrate of an electro-optical device according to an embodiment of the present invention, as viewed from the counter substrate side, together with each component formed thereon.
FIG. 16 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 17 is a configuration diagram of a projection display device that is an example of an electronic apparatus using the electro-optical device according to the embodiment of the invention.
18A and 18B are process diagrams showing a conventional method for manufacturing an SOI substrate.
[Explanation of symbols]
200 ... SOI substrate
201 ... support substrate
202 ... single crystal silicon layer
202A ... single crystal silicon substrate
203B ... first silicon oxide film
203A ... Second silicon oxide film
204... Silicon nitride film or silicon nitride oxide film
205 ... Insulating part
210: Element substrate
220 ... TFT (transistor element)
208 ... Semiconductor layer
1a ... Semiconductor layer
1a '... channel region
1b: low concentration source region (source side LDD region)
1c: Low concentration drain region (drain side LDD region)
1d ... High concentration source region
1e ... High concentration drain region
10: Element substrate
10A ... Substrate body (support substrate)
20 ... Counter substrate
20A ... Board body
11a ... 1st light shielding film
12 ... 1st interlayer insulation film
30 ... TFT for pixel switching (transistor element)
50 ... Liquid crystal layer (electro-optic material layer)
Claims (2)
前記酸化シリコン膜を形成した前記単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、前記酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、
支持基板の表面において後で形成するトランジスタ素子に対応する位置に遮光膜を形成する工程と、
前記遮光膜を含む前記支持基板の表面に第２の酸化シリコン膜を形成する工程と、
前記第２の酸化シリコン膜の表面を平坦化する工程と、
前記単結晶シリコン基板に形成された前記酸化シリコン膜の表面と前記支持基板に形成されて平坦化された前記第２の酸化シリコン膜の表面との界面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、
前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程と、
薄膜化された前記単結晶シリコン基板からなる単結晶シリコン層によりトランジスタ素子を構成する半導体層を形成する工程と、
を有することを特徴とする電気光学装置用素子基板の製造方法。 Forming a silicon oxide film on the surface of the single crystal silicon substrate by thermally oxidizing the surface of the single crystal silicon substrate;
The surface of the single crystal silicon substrate on which the silicon oxide film is formed is nitrided or oxynitrided with dinitrogen monoxide or nitric oxide, so that a silicon nitride film or nitride is formed on the single crystal silicon substrate side of the silicon oxide film. Forming a silicon oxide film;
Forming a light shielding film at a position corresponding to a transistor element to be formed later on the surface of the support substrate;
Forming a second silicon oxide film on the surface of the support substrate including the light shielding film;
Planarizing the surface of the second silicon oxide film;
Using the interface between the surface of the silicon oxide film formed on the single crystal silicon substrate and the surface of the second silicon oxide film formed on the support substrate and planarized as a bonding surface, the single crystal silicon substrate And a step of bonding the support substrate and
Thinning the single crystal silicon substrate bonded to the support substrate ;
Forming a semiconductor layer constituting a transistor element by a single crystal silicon layer comprising the thin single crystal silicon substrate;
A method for manufacturing an element substrate for an electro-optical device.
前記第１の酸化シリコン膜を形成した前記単結晶シリコン基板の表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化することにより、前記第１の酸化シリコン膜の前記単結晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シリコン膜を形成する工程と、
前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成した前記単結晶シリコン基板の表面を熱酸化することにより、前記窒化シリコン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン基板側に第２の酸化シリコン膜を形成する工程と、
支持基板の表面において後で形成するトランジスタ素子に対応する位置に遮光膜を形成する工程と、
前記遮光膜を含む前記支持基板の表面に第３の酸化シリコン膜を形成する工程と、
前記第３の酸化シリコン膜の表面を平坦化する工程と、
前記単結晶シリコン基板に形成された前記第１の酸化シリコン膜の表面と前記支持基板に形成されて平坦化された前記第３の酸化シリコン膜の表面との界面を貼り合わせ面として、前記単結晶シリコン基板と支持基板とを貼り合わせる工程と、
前記支持基板と貼り合わせた前記単結晶シリコン基板を薄膜化する工程と、
薄膜化された前記単結晶シリコン基板からなる単結晶シリコン層によりトランジスタ素子を構成する半導体層を形成する工程と、
を有することを特徴とする電気光学装置用素子基板の製造方法。 Forming a first silicon oxide film on the surface of the single crystal silicon substrate by thermally oxidizing the surface of the single crystal silicon substrate;
The surface of the single crystal silicon substrate on which the first silicon oxide film is formed is nitrided or oxynitrided with dinitrogen monoxide or nitric oxide, whereby the first silicon oxide film is on the single crystal silicon substrate side. Forming a silicon nitride film or a silicon nitride oxide film on the substrate;
By thermally oxidizing the surface of the single crystal silicon substrate on which the silicon nitride film or the silicon nitride oxide film is formed, a second silicon oxide film is formed on the single crystal silicon substrate side of the silicon nitride film or the silicon nitride oxide film. Forming, and
Forming a light shielding film at a position corresponding to a transistor element to be formed later on the surface of the support substrate;
Forming a third silicon oxide film on the surface of the support substrate including the light shielding film;
Planarizing the surface of the third silicon oxide film;
The interface between the surface of the first silicon oxide film formed on the single crystal silicon substrate and the surface of the third silicon oxide film formed flat on the support substrate is used as a bonding surface. Bonding the crystalline silicon substrate and the support substrate;
Thinning the single crystal silicon substrate bonded to the support substrate ;
Forming a semiconductor layer constituting a transistor element by a single crystal silicon layer comprising the thin single crystal silicon substrate;
A method for manufacturing an element substrate for an electro-optical device.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365714A JP4507395B2 (en) | 2000-11-30 | 2000-11-30 | Method for manufacturing element substrate for electro-optical device |
| US09/988,332 US6583440B2 (en) | 2000-11-30 | 2001-11-19 | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| KR10-2001-0075247A KR100468502B1 (en) | 2000-11-30 | 2001-11-30 | Soi substrate, element substrate, method of manufacturing the soi substrate, and method of manufacturing the element substrate |
| US10/431,390 US7112514B2 (en) | 2000-11-30 | 2003-05-08 | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| US10/431,401 US6818921B2 (en) | 2000-11-30 | 2003-05-08 | SOI substrate, element substrate, semiconductor device, electro-optical apparatus and electronic equipment |
| KR10-2004-0021340A KR100475502B1 (en) | 2000-11-30 | 2004-03-29 | Semiconductor device having soi substrate, electro-optical apparatus and electronic equipment having element substrate, and method of manufacturing the electro-optical apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365714A JP4507395B2 (en) | 2000-11-30 | 2000-11-30 | Method for manufacturing element substrate for electro-optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170942A JP2002170942A (en) | 2002-06-14 |
| JP4507395B2 true JP4507395B2 (en) | 2010-07-21 |
Family
ID=18836434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000365714A Expired - Fee Related JP4507395B2 (en) | 2000-11-30 | 2000-11-30 | Method for manufacturing element substrate for electro-optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4507395B2 (en) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772258B2 (en) * | 2002-08-23 | 2011-09-14 | シャープ株式会社 | Manufacturing method of SOI substrate |
| US7119365B2 (en) | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US6818529B2 (en) * | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
| US7192812B2 (en) * | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| US6759277B1 (en) * | 2003-02-27 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates |
| JP4581348B2 (en) * | 2003-08-26 | 2010-11-17 | 信越半導体株式会社 | Method for manufacturing bonded wafer and SOI wafer |
| JP4599831B2 (en) * | 2003-11-14 | 2010-12-15 | セイコーエプソン株式会社 | Method for manufacturing substrate for electro-optical device |
| KR100673016B1 (en) | 2005-12-06 | 2007-01-24 | 삼성전자주식회사 | Semiconductor devices and methods of forming the same |
| ATE486366T1 (en) * | 2006-12-26 | 2010-11-15 | Soitec Silicon On Insulator | METHOD FOR MAKING A SEMICONDUCTOR ON INSULATOR STRUCTURE |
| US7755113B2 (en) * | 2007-03-16 | 2010-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device |
| EP1975998A3 (en) * | 2007-03-26 | 2013-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a plurality of island-shaped SOI structures |
| US7846817B2 (en) * | 2007-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN101281912B (en) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi substrate and manufacturing method thereof, and semiconductor device |
| US20080248629A1 (en) * | 2007-04-06 | 2008-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| KR101440930B1 (en) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing soi substrate |
| KR101447048B1 (en) * | 2007-04-20 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate and semiconductor device |
| CN101669193B (en) | 2007-04-27 | 2012-02-15 | 株式会社半导体能源研究所 | Soi substrate and manufacturing method of the same, and semiconductor device |
| JP5289805B2 (en) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | Method for manufacturing substrate for manufacturing semiconductor device |
| KR101443580B1 (en) | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| KR101400699B1 (en) * | 2007-05-18 | 2014-05-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor substrate, semiconductor device and manufacturing method thereof |
| US9059247B2 (en) * | 2007-05-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
| US8513678B2 (en) | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP5459899B2 (en) * | 2007-06-01 | 2014-04-02 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US7875532B2 (en) * | 2007-06-15 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Substrate for manufacturing semiconductor device and manufacturing method thereof |
| US7781306B2 (en) | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
| US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
| KR101484296B1 (en) * | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor substrate, manufacturing method of the semiconductor substrate, and semiconductor device and electronic device using the same |
| EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
| US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
| JP2009076890A (en) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device, semiconductor device, and electronic device |
| CN101796613B (en) * | 2007-09-14 | 2012-06-27 | 株式会社半导体能源研究所 | Semiconductor device and electronic appliance |
| KR101499175B1 (en) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor substrate |
| JP2009135430A (en) | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US7696058B2 (en) | 2007-10-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5688203B2 (en) * | 2007-11-01 | 2015-03-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor substrate |
| US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| JP2009135448A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device |
| JP5548356B2 (en) * | 2007-11-05 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| WO2009084287A1 (en) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Semiconductor device, and its manufacturing method |
| US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| JP5548395B2 (en) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP5700617B2 (en) | 2008-07-08 | 2015-04-15 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP5663150B2 (en) | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP5522914B2 (en) * | 2008-09-11 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| SG160302A1 (en) | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate |
| EP2178133B1 (en) | 2008-10-16 | 2019-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device |
| JP5917036B2 (en) | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP2012156495A (en) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate |
| JP5977947B2 (en) | 2011-01-14 | 2016-08-24 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| US8735263B2 (en) | 2011-01-21 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP6032963B2 (en) | 2012-06-20 | 2016-11-30 | キヤノン株式会社 | SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device |
| EP2924715A4 (en) * | 2012-11-22 | 2016-07-27 | Shinetsu Chemical Co | Composite substrate manufacturing method, and composite substrate |
| SG11201806851RA (en) * | 2016-03-07 | 2018-09-27 | Globalwafers Co Ltd | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
| JP7034186B2 (en) * | 2017-07-14 | 2022-03-11 | サンエディソン・セミコンダクター・リミテッド | Manufacturing method of semiconductor structure on insulator |
| CN111048662A (en) * | 2019-12-26 | 2020-04-21 | 上海华虹宏力半导体制造有限公司 | Manufacturing method of parallel PPS capacitor and parallel PPS capacitor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (en) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it |
| JP2000286425A (en) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | Electro-optic device, manufacture of the electro-optic device and electronic apparatus |
-
2000
- 2000-11-30 JP JP2000365714A patent/JP4507395B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (en) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it |
| JP2000286425A (en) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | Electro-optic device, manufacture of the electro-optic device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170942A (en) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507395B2 (en) | Method for manufacturing element substrate for electro-optical device | |
| KR100475502B1 (en) | Semiconductor device having soi substrate, electro-optical apparatus and electronic equipment having element substrate, and method of manufacturing the electro-optical apparatus | |
| JP3684578B2 (en) | Liquid crystal device and electronic device | |
| JP3575402B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP3909583B2 (en) | Manufacturing method of electro-optical device | |
| JP4092851B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| KR100454515B1 (en) | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus | |
| JP4126912B2 (en) | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP2002131778A (en) | Substrate for electro-optic device as well as electro- optic device and electronic equipment having the same | |
| JP3690119B2 (en) | Liquid crystal device and projection display device | |
| JP3757658B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP4206595B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP4701487B2 (en) | Method for manufacturing substrate for electro-optical device | |
| JPH11183934A (en) | Liquid crystal panel and manufacture thereof and electronic equipment | |
| JP4843840B2 (en) | Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP3680848B2 (en) | Substrate using thin film transistor, liquid crystal device, and electronic device | |
| JP4214702B2 (en) | Electro-optical device manufacturing method, electro-optical device, projection display device, and electronic apparatus | |
| JP2002353466A (en) | Production method for electro-optical device and the electro-optical device | |
| JP4333176B2 (en) | Transistor manufacturing method, electro-optical substrate, electro-optical device, and electronic apparatus | |
| JP4222323B2 (en) | Liquid crystal device and electronic device | |
| JP2004200573A (en) | Electro-optical device, its manufacturing method, projection type display device, and electronic apparatus | |
| JP2003207806A (en) | Electro-optical device, its manufacturing method, projection type display device, and electronic equipment | |
| JP2003158270A (en) | Electro-optic device and its manufacturing method, projection indicator, and electronic device | |
| JP2002334994A (en) | Electro-optical device and manufacturing method therefor, substrate for electro-optical device, projection-type display unit, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |