JP4791854B2 - 映像処理回路及び映像処理方法 - Google Patents
映像処理回路及び映像処理方法 Download PDFInfo
- Publication number
- JP4791854B2 JP4791854B2 JP2006053414A JP2006053414A JP4791854B2 JP 4791854 B2 JP4791854 B2 JP 4791854B2 JP 2006053414 A JP2006053414 A JP 2006053414A JP 2006053414 A JP2006053414 A JP 2006053414A JP 4791854 B2 JP4791854 B2 JP 4791854B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pull
- video
- output
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
- H04N7/0115—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard with details on the detection of a particular field or frame pattern in the incoming video signal, e.g. 3:2 pull-down pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/0147—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation using an indication of film mode or an indication of a specific pattern, e.g. 3:2 pull-down pattern
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
前記映像信号(S1)と前記第1メモリ部から読み出した映像信号(S3)との間に動きの有無を検出し、少なくとも静止時に前記映像信号と前記メモリ部から読み出した映像信号との平均信号(S1’)を求めて出力する平均化回路(13)と、
前記平均化回路の前記平均信号(S1’)を記憶領域に格納する第2メモリ部(19)と、
前記平均化回路の前記平均信号(S1’)と、前記第2メモリ部の出力(S2’)と、前記第1メモリ部からの出力(S3)を受けて、前記映像信号がプルダウン信号に基づくかどうかを判断し、前記プルダウン信号に基づくものと判断した場合、デインターレス処理のためのプルダウン補間信号(S4’)を前記プルダウン信号の複数のフレームから選択するプルダウン検出回路(21)と、
前記平均化回路の出力(S1’)と、前記第2メモリ部の出力(S2’)と、前記第1メモリ部からの出力(S3)を受けて、デインターレス処理のための補間信号(S5’)を生成する補間信号生成回路(24)と、
前記プルダウン検出回路からの前記プルダウン補間信号(S4’)又は前記補間信号生成回路からの前記補間信号(S5’)を受け、前記プルダウン検出回路が前記映像信号は前記プルダウン信号に基づくものと判断する場合、前記プルダウン補間信号を前記第2メモリ部の出力に加えることでノンインターレス信号(S2’’’)を生成し、前記プルダウン検出回路が前記映像信号は前記プルダウン信号に基づくものではないと判断する場合、前記補間信号を前記第2メモリ部の出力に加えることでノンインターレス信号(S2’’’)を生成する走査変換回路(25)と、を具備することを特徴とする映像処理装置である。
図1は、本発明の一実施形態に係るクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路を含む映像処理装置の構成の一例を示すブロック図。図2は、同じく動き適応順次走査変換回路の補間信号選択処理の一例を示すフローチャート。図3は、同じく2−3プルダウン検出回路の処理の説明図。図4は、同じく入力フィールド信号と1フィールド遅延信号を利用した2−3プルダウン処理の説明図。図5は、同じく1フィールド遅延信号と2フィールド遅延信号を利用した2−3プルダウン処理の説明図。図6は、同じく本発明のクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路の構成図。図7は、同じく補間信号選択機能をもった映像処理装置の構成の一例を示すブロック図。図8は、同じく映像処理装置を含むテレビジョン装置の構成の一例を示すブロック図である。
第1実施形態に係る映像処理装置は、メモリ節約を行ないながら、クロスカラー・ドット妨害除去と、通常の動き適用補間信号によるデインターレス処理と、映画等に基づく映像信号の検出とプルダウン処理によるデインターレス処理とを同時に実現する映像処理装置である。
本発明の一実施形態である映像処理装置の構成の一例を図1を用いて説明する。映像処理装置1は、例えば、図8に示されるチューナ部2等から映像信号を供給されるフィールドメモリ11と、これに直列に接続されるフィールドメモリ12と、その出力が接続されるクロスカラー・ドット妨害除去回路13と、その出力が接続されるもう一つのフィールドメモリ19を有している。ここで、フィールドメモリ11とこれに直列に接続されるフィールドメモリ12の記憶容量は、一例として、その出力が接続されるもう一つのフィールドメモリ19の記憶容量の略2倍となる。
S1’=S1+α{(S3−S2)/2} ……(1)
の演算を回路上で実現したものである。
次に、各部の機能と動作について、図面を用いて詳細に説明する。
・クロスカラー・ドット妨害除去回路
初めに、クロスカラー・ドット妨害除去回路13の働きは、映像信号のY成分とC成分の周波数特定が一部共通していて分離が不完全であり、これが画面上の虹のような輪郭の不具合として生じるという問題があるが、これを除去しようとするものである。
静止画の場合はα=1として、S1、S3の1フレーム間で平均を取りS1'とし、動きの量に応じてαの値を0から1の間で段階変化し、動きが大きくなるほど入力信号の比率を高めて出力する。
更に、クロスカラー・ドット妨害除去回路13から供給される信号S1’を受ける動き適応順次走査変換回路20の働きを図2のフローチャート等を用いて以下に説明する。
第2実施形態に係る映像処理装置は、第1実施形態に係る映像処理装置において、
1)プルダウン信号が検出され(K1=1)
2)S2’とS3が同一(K2=1)
3)静止度α>Kth(K3=1)
の条件が揃う時、ノンインターレス信号に、クロスカラー・ドット妨害が混入してしまうという不具合を解消するもので、上記の条件が揃う時、動き適応補間信号生成回路の出力S5’を補間信号としてデインターレス処理するものである。
第1実施形態に係る映像処理装置において、以下のような不具合があり、この不具合は、図5で表された1フィールド遅延信号S2'及びクロスカラー・ドット妨害除去回路13で用いた2フィールド遅延信号S3を合成した場合に発生する。すなわち、クロスカラー・ドット妨害除去された1フィールド遅延信号S2'と、クロスカラー・ドット妨害除去されてない2フィールド遅延信号S3を合成するため、2−3プルダウン処理を行った場合にクロスカラー・ドット妨害が混入してしまうという不具合がある。
第2実施形態に係る映像処理装置1は、図6に示すように、基本的に図1の映像処理装置1と共通した構成を有しており、記載を省略して相違点だけを以下に述べる。すなわち、第2実施形態に係る映像処理装置1は、上述した不具合を解消するべく、1)プルダウン信号が検出され(K1=1)、2)S2’とS3が同一(K2=1)、3)静止度α>Kth(K3=1)の条件が揃う時、動き適応補間信号生成回路の出力S5’を補間信号としてデインターレス処理するものである。
第2実施形態に係る映像処理装置1は、このような構成により、図7に示すフローチャートに従って、図2のフローチャートとほぼ同等の動作を行なうが、以下、相違点について詳細に説明する。すなわち、2−3プルダウン検出回路21が2−3プルダウン信号を検出し(ブロックB11)、1フィールド遅延信号S2’と2フィールド遅延信号S3とが同一フレーム画像からのプルダウン信号であり(ブロックB12)、更に、静止度αがスレッショルドレベルKth以上である(静止状態である)場合について、動き適応補間信号生成回路24の出力S5’を補間信号としてデインターレス処理を行なうものである(ブロックB15)。
Claims (8)
- 第1映像信号に対して2フィールド遅延の第2映像信号を記憶領域に格納する第1メモリ部と、
前記第1映像信号と前記第1メモリ部から読み出した前記第2映像信号との間に動きの有無を検出し、少なくとも前記動きが無いと検出されたときに前記第1映像信号と前記第1メモリ部から読み出した前記第2映像信号との平均信号を求めて出力する平均化回路と、
前記平均化回路の前記平均信号を記憶領域に格納する第2メモリ部と、
前記平均化回路の前記平均信号と、前記第2メモリ部の出力と、前記第1メモリ部からの出力を受けて、前記第1及び第2映像信号がプルダウン信号かどうかを判断し、前記プルダウン信号と判断した場合、前記プルダウン信号の複数のフレームからデインターレス処理のためのプルダウン補間信号を選択するプルダウン検出回路と、
前記平均化回路の出力と、前記第2メモリ部の出力と、前記第1メモリ部からの出力を受けて、デインターレス処理のための補間信号を生成する補間信号生成回路と、
前記プルダウン検出回路からの前記プルダウン補間信号又は前記補間信号生成回路からの前記補間信号を受け、前記プルダウン検出回路が前記第1及び第2映像信号は前記プルダウン信号と判断した場合、前記第1及び第2映像信号を前記第2メモリ部の出力に加えることでノンインターレス信号を生成し、前記プルダウン検出回路が前記第1及び第2映像信号は前記プルダウン信号ではないと判断した場合、前記補間信号生成回路からの前記補間信号を前記第2メモリ部の出力に加えることでノンインターレス信号を生成する走査変換回路と、
を具備することを特徴とする映像処理装置。 - 前記平均化回路により、前記第1及び第2映像信号のクロスカラー・ドット妨害の除去を行なうことを特徴とする請求項1記載の映像処理装置。
- 前記平均化回路は、前記第1及び第2映像信号の間の静止度に応じて、前記静止度が大きくなれば平均化をより大きな程度で行い、前記静止度が小さくなり映像の動きが大きくなれば平均化を行なう程度をより小さくすることを特徴とする請求項1記載の映像処理装置。
- 前記第1メモリの容量は、前記第2メモリの略2倍であることを特徴とする請求項1記載の映像処理装置。
- 前記プルダウン検出回路は、前記第1及び第2映像信号が前記プルダウン信号か否かを、前記第1及び第2映像信号において規則的に同一のフレーム画像が連続しているかどうかにより判断することを特徴とする請求項1記載の映像処理装置。
- 前記プルダウン検出回路は、前記第1及び第2映像信号が前記プルダウン信号と判断し、前記プルダウン検出回路は、前記第1メモリ部の出力と前記第2メモリ部の出力とが同一であり、前記第1映像信号と前記第1メモリ部から読み出した前記第2映像信号との間の静止度が一定値以上であると判断した場合、前記走査変換回路は、前記補間信号生成回路からの前記補間信号を前記第2メモリ部の出力に加えることでノンインターレス信号を生成することを特徴とする請求項1記載の映像処理装置。
- 前記第1及び第2映像信号を前記第1メモリ部に供給するチューナ部と、
前記走査変換回路から前記ノンインターレス信号を受けて、駆動信号を生成するドライバ部と、
前記ノンインターレス信号に応じて映像を表示するディスプレイ部と、
を更に具備することを特徴とする請求項1記載の映像処理装置。 - 第1映像信号に対して2フィールド遅延の第2映像信号を第1記憶領域に格納し、
前記第1映像信号と前記第1記憶領域から読み出した前記第2映像信号との間に動きの有無を検出し、少なくとも前記動きが無いと検出されたときに前記第1映像信号と前記第1記憶領域から読み出した前記第2映像信号との平均信号を求めて出力し、
前記平均信号を第2記憶領域に格納し、
前記平均信号と、前記第2記憶領域の出力と、前記第1記憶領域からの出力を受けて、前記第1及び第2映像信号がプルダウン信号かを判断し、前記プルダウン信号と判断した場合、デインターレス処理のためのプルダウン補間信号を前記プルダウン信号の複数のフレームから抽出し、
前記平均化による出力と、前記第2記憶領域の出力と、前記第1記憶領域からの出力を受けて、デインターレス処理のための補間信号を生成し、
前記プルダウン補間信号又は前記補間補間信号を受け、前記第1及び第2映像信号は前記プルダウン信号と判断した場合、前記第1及び第2映像信号を前記第2記憶領域の出力に加えることでノンインターレス信号を生成し、前記第1及び第2映像信号は前記プルダウン信号ではないと判断した場合、前記生成された前記補間信号を前記第2記憶領域の出力に加えることでノンインターレス信号を生成することを特徴とする映像処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006053414A JP4791854B2 (ja) | 2006-02-28 | 2006-02-28 | 映像処理回路及び映像処理方法 |
US11/710,502 US8013935B2 (en) | 2006-02-28 | 2007-02-26 | Picture processing circuit and picture processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006053414A JP4791854B2 (ja) | 2006-02-28 | 2006-02-28 | 映像処理回路及び映像処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007235429A JP2007235429A (ja) | 2007-09-13 |
JP2007235429A5 JP2007235429A5 (ja) | 2008-05-29 |
JP4791854B2 true JP4791854B2 (ja) | 2011-10-12 |
Family
ID=38532967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006053414A Expired - Fee Related JP4791854B2 (ja) | 2006-02-28 | 2006-02-28 | 映像処理回路及び映像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8013935B2 (ja) |
JP (1) | JP4791854B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4247220B2 (ja) * | 2005-08-30 | 2009-04-02 | 株式会社東芝 | 動き適応順次走査変換装置及び変換方法 |
JP4369948B2 (ja) * | 2006-09-20 | 2009-11-25 | シャープ株式会社 | 画像表示装置及び方法、画像処理装置及び方法 |
JP4303743B2 (ja) * | 2006-10-04 | 2009-07-29 | シャープ株式会社 | 画像表示装置及び方法、画像処理装置及び方法 |
JP4364283B2 (ja) * | 2008-03-26 | 2009-11-11 | 株式会社東芝 | 順次走査変換装置及び順次走査変換方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002247529A (ja) | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 順次走査変換装置 |
JP4055109B2 (ja) | 2001-10-03 | 2008-03-05 | 日本ビクター株式会社 | インターレース映像信号の動き検出装置及びこれを用いた順次走査変換装置 |
JP4031389B2 (ja) * | 2002-04-17 | 2008-01-09 | 松下電器産業株式会社 | 画像変換装置および画像変換方法 |
US7432979B2 (en) * | 2003-09-03 | 2008-10-07 | Sony Corporation | Interlaced to progressive scan image conversion |
JP4475982B2 (ja) | 2004-03-01 | 2010-06-09 | 古野電気株式会社 | 計量魚群探知機および魚体長計量方法 |
KR100732683B1 (ko) * | 2005-05-06 | 2007-06-27 | 삼성전자주식회사 | 움직임 보상을 수행하는 영상변환장치 및 움직임 보상방법 |
JP4247220B2 (ja) * | 2005-08-30 | 2009-04-02 | 株式会社東芝 | 動き適応順次走査変換装置及び変換方法 |
-
2006
- 2006-02-28 JP JP2006053414A patent/JP4791854B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-26 US US11/710,502 patent/US8013935B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070222890A1 (en) | 2007-09-27 |
JP2007235429A (ja) | 2007-09-13 |
US8013935B2 (en) | 2011-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6414719B1 (en) | Motion adaptive median filter for interlace to progressive scan conversion | |
JP4280614B2 (ja) | ノイズ低減回路及び方法 | |
EP1223748A2 (en) | Motion detection in an interlaced video signal | |
EP2723066B1 (en) | Spatio-temporal adaptive video de-interlacing | |
JP2005208613A (ja) | 適応型の表示制御装置 | |
JP2001285810A (ja) | 動きベクトルを算出するための方法および装置 | |
JP4933209B2 (ja) | 映像処理装置 | |
JP4374057B2 (ja) | 映像信号処理装置及び処理方法 | |
KR101026298B1 (ko) | 화상 처리 장치 및 화상 처리 방법 | |
JP4791854B2 (ja) | 映像処理回路及び映像処理方法 | |
KR100768579B1 (ko) | 주사 변환 장치 | |
US7868948B2 (en) | Mage signal processing apparatus, image signal processing method and program for converting an interlaced signal into a progressive signal | |
JP4936857B2 (ja) | プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置 | |
US20060033839A1 (en) | De-interlacing method | |
JP4956180B2 (ja) | 順次走査変換装置及び順次走査変換方法 | |
JP4433949B2 (ja) | 画像処理装置及び方法 | |
JP4226939B2 (ja) | 順次走査変換装置及び順次走査変換方法 | |
JP2002369156A (ja) | 映像信号変換装置 | |
JP4236233B2 (ja) | 映像信号処理回路 | |
JP2005026885A (ja) | テレビジョン受信装置及びその制御方法 | |
JP2775688B2 (ja) | 画像信号処理装置 | |
JP4175863B2 (ja) | 飛び越し走査の動き検出回路及び映像信号処理装置 | |
JP4222602B2 (ja) | 順次走査変換装置 | |
JP2003169300A (ja) | 映像信号処理装置 | |
KR100594799B1 (ko) | 영상신호의 선명도 향상장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |