JP4781509B2 - Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP4781509B2 JP4781509B2 JP2000297380A JP2000297380A JP4781509B2 JP 4781509 B2 JP4781509 B2 JP 4781509B2 JP 2000297380 A JP2000297380 A JP 2000297380A JP 2000297380 A JP2000297380 A JP 2000297380A JP 4781509 B2 JP4781509 B2 JP 4781509B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- cell
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title 1
- 238000009792 diffusion process Methods 0.000 claims description 51
- 238000010521 absorption reaction Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 25
- 230000006866 deterioration Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有するＣＭＯＳイメージセンサと、ＣＭＯＳイメージセンサの製造方法に関する。
【０００２】
【従来の技術】
図５に従来のＣＭＯＳイメージセンサの断面図を示す。図５では、Ｐ型シリコン基板上１に形成されたセルアレイ端部のセル内フォトダイオード及び周辺回路部ＮｃｈＭＯＳＦＥＴの断面概略図を示す。ＮｃｈＭＯＳＦＥＴはＰ型シリコン基板１に形成されたＰウェル５内に形成されている。セル内フォトダイオード部には、Ｐウェル５は形成されず、より深い位置にディープＰウェル６が形成されている。これにより、近赤外までの入射光に対して高い感度が得られるようになっている。
【０００３】
基板表面にはＮ型拡散層２が形成され、さらに表面にはＰ型拡散層８が形成され、埋め込みフォトダイオード構造になっている。これにより表面付近で発生するノイズを抑えて画質の向上が図られている。セル内フォトダイオードと周辺回路部ＮｃｈＭＯＳＦＥＴの間にはフィールド酸化膜１１が形成され素子分離が行われている。
【０００４】
【発明が解決しようとする課題】
しかし、このようなＣＭＯＳイメージセンサにおいては、暗時レベルを決定するＯＢセルや有効セルが、その周囲で発生し基板中を浮遊するノイズ電荷の影響を受け画質が劣化するという問題があった。
このような問題を生じるのは、周辺回路部で発生し基板中を浮遊するノイズ電荷が、セルアレイ内の有効セルやＯＢセルのフォトダイオードにノイズとして取り込まれてしまうこと、及び、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ＯＢセルのフォトダイオードにノイズとして取り込まれてしまうことが原因となっている。
【０００５】
本発明は、このような事情を考慮してなされたもので、その目的は、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することにある。
また、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
以上の課題を解決するために、請求項１記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサにおいて、セルまたはセルアレイ部の周囲 にノイズ電荷吸収領域が設けられ、ノイズ電荷吸収領域には第一導電型シリコン基板表面に形成された第二導電型拡散層が含まれ、第二導電型拡散層が一定電位に固定されていることを特徴とするＣＭＯＳイメージセンサである。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、ノイズ電荷吸収領域が、セルアレイ部と前記周辺回路部との間に形成されていることを特徴とする。
【０００８】
請求項３記載の発明は、請求項２記載の発明において、ノイズ電荷吸収領域が、セルアレイ部の周囲を囲むように形成されていることを特徴とする。
【０００９】
請求項４記載の発明は、請求項１記載の発明において、アレイ状に単位セルが配置されたセルアレイ部を有し、セルアレイ内に信号電荷を収集する有効セル群と、有効セル群に隣接し暗時レベルを検出するＯＢセル群とを含むＣＭＯＳイメージセンサにおいて、有効セル群と前記ＯＢセル群との間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１０】
請求項５記載の発明は、請求項１記載の発明において、セルアレイ部内の有効セル間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１１】
請求項６記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサの製造方法において、有効セル及びＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域内のＰＮ接合とが同時に形成されることを特徴とするＣＭＯＳイメージセンサの製造方法である。
【００１２】
【発明の実施の形態】
図１に、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図１は、Ｐ型シリコン基板１上に形成されたセルアレイ端部のセル内フォトダイオード、周辺回路部ＮｃｈＭＯＳＦＥＴ及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域では、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２はセル内フォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、セルアレイ部、周辺回路部のようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１３】
図２にはＣＭＯＳイメージセンサチップのレイアウト概略図を示す。図２に示すように、チップ内には単位セルをアレイ状に配列したセルアレイ部があり、その周りにこのセルアレイを駆動するための周辺回路を配置してある。本発明の実施の形態では、セルアレイ部の周囲の周辺回路部との間にノイズ吸収領域が配置される。
【００１４】
図３は、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード、ＯＢ（オプティカルブラック）セルのフォトダイオード、及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セルとＯＢセルの間に配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セル、ＯＢセルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セル、ＯＢセルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１５】
これら有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されているため、ＣＭＯＳイメージセンサの製造プロセスにおいて、工程増加は全く無く、これまでの製造プロセスと同様の工数でＣＭＯＳイメージセンサを製造することができる。
【００１６】
図４に、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図４では、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード間に配置されたノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セル間にあって有効セルを取り囲むように配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１７】
本発明の実施の形態によると、ノイズ吸収領域のＰＮ接合は相対的に濃度の低い基板内にあり電源電圧で逆バイアスされており、空乏層が拡がりやすく基板中の浮遊電荷を収集しやすいポテンシャルプロファイルに構成されているため、周辺回路部で発生し基板中を浮遊するノイズ電荷が、ノイズ吸収領域のＰＮ接合に収集され、セルアレイ内の有効セルやＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１８】
また、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ノイズ吸収領域のＰＮ接合に収集され、ＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１９】
これにより、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを実現することができる。
また、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を実現することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有することによって、有効セル部の基板中で発生した電荷が浮遊して隣接セルに取り込まれる前にノイズ吸収領域のＰＮ接合に収集されるため、有効セルのノイズ電荷が低減され画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することができる。
【００２１】
また、本発明によれば、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することができる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図２】 図２は、ＣＭＯＳイメージセンサチップのレイアウト概略図を示す図である。
【図３】 図３は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図４】 図４は、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図５】 図５は、従来のＣＭＯＳイメージセンサの断面図を示す図である。
【符号の説明】
１…Ｐ型シリコン基板、２…Ｎ型拡散層、３…コンタクトプラグ、
４…アルミ配線、５…Ｐウェル、６…ディープＰウェル、７…アルミ遮光膜
８…Ｐ型拡散層、９…層間絶縁膜、１０…ゲートポリシリ、
１１…フィールド酸化膜、１２…ソース・ドレイン拡散層、１３…ゲート酸化膜
【発明の属する技術分野】
本発明は、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有するＣＭＯＳイメージセンサと、ＣＭＯＳイメージセンサの製造方法に関する。
【０００２】
【従来の技術】
図５に従来のＣＭＯＳイメージセンサの断面図を示す。図５では、Ｐ型シリコン基板上１に形成されたセルアレイ端部のセル内フォトダイオード及び周辺回路部ＮｃｈＭＯＳＦＥＴの断面概略図を示す。ＮｃｈＭＯＳＦＥＴはＰ型シリコン基板１に形成されたＰウェル５内に形成されている。セル内フォトダイオード部には、Ｐウェル５は形成されず、より深い位置にディープＰウェル６が形成されている。これにより、近赤外までの入射光に対して高い感度が得られるようになっている。
【０００３】
基板表面にはＮ型拡散層２が形成され、さらに表面にはＰ型拡散層８が形成され、埋め込みフォトダイオード構造になっている。これにより表面付近で発生するノイズを抑えて画質の向上が図られている。セル内フォトダイオードと周辺回路部ＮｃｈＭＯＳＦＥＴの間にはフィールド酸化膜１１が形成され素子分離が行われている。
【０００４】
【発明が解決しようとする課題】
しかし、このようなＣＭＯＳイメージセンサにおいては、暗時レベルを決定するＯＢセルや有効セルが、その周囲で発生し基板中を浮遊するノイズ電荷の影響を受け画質が劣化するという問題があった。
このような問題を生じるのは、周辺回路部で発生し基板中を浮遊するノイズ電荷が、セルアレイ内の有効セルやＯＢセルのフォトダイオードにノイズとして取り込まれてしまうこと、及び、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ＯＢセルのフォトダイオードにノイズとして取り込まれてしまうことが原因となっている。
【０００５】
本発明は、このような事情を考慮してなされたもので、その目的は、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することにある。
また、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
以上の課題を解決するために、請求項１記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサにおいて、セルまたはセルアレイ部の周囲 にノイズ電荷吸収領域が設けられ、ノイズ電荷吸収領域には第一導電型シリコン基板表面に形成された第二導電型拡散層が含まれ、第二導電型拡散層が一定電位に固定されていることを特徴とするＣＭＯＳイメージセンサである。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、ノイズ電荷吸収領域が、セルアレイ部と前記周辺回路部との間に形成されていることを特徴とする。
【０００８】
請求項３記載の発明は、請求項２記載の発明において、ノイズ電荷吸収領域が、セルアレイ部の周囲を囲むように形成されていることを特徴とする。
【０００９】
請求項４記載の発明は、請求項１記載の発明において、アレイ状に単位セルが配置されたセルアレイ部を有し、セルアレイ内に信号電荷を収集する有効セル群と、有効セル群に隣接し暗時レベルを検出するＯＢセル群とを含むＣＭＯＳイメージセンサにおいて、有効セル群と前記ＯＢセル群との間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１０】
請求項５記載の発明は、請求項１記載の発明において、セルアレイ部内の有効セル間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１１】
請求項６記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサの製造方法において、有効セル及びＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域内のＰＮ接合とが同時に形成されることを特徴とするＣＭＯＳイメージセンサの製造方法である。
【００１２】
【発明の実施の形態】
図１に、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図１は、Ｐ型シリコン基板１上に形成されたセルアレイ端部のセル内フォトダイオード、周辺回路部ＮｃｈＭＯＳＦＥＴ及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域では、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２はセル内フォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、セルアレイ部、周辺回路部のようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１３】
図２にはＣＭＯＳイメージセンサチップのレイアウト概略図を示す。図２に示すように、チップ内には単位セルをアレイ状に配列したセルアレイ部があり、その周りにこのセルアレイを駆動するための周辺回路を配置してある。本発明の実施の形態では、セルアレイ部の周囲の周辺回路部との間にノイズ吸収領域が配置される。
【００１４】
図３は、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード、ＯＢ（オプティカルブラック）セルのフォトダイオード、及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セルとＯＢセルの間に配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セル、ＯＢセルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セル、ＯＢセルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１５】
これら有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されているため、ＣＭＯＳイメージセンサの製造プロセスにおいて、工程増加は全く無く、これまでの製造プロセスと同様の工数でＣＭＯＳイメージセンサを製造することができる。
【００１６】
図４に、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図４では、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード間に配置されたノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セル間にあって有効セルを取り囲むように配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１７】
本発明の実施の形態によると、ノイズ吸収領域のＰＮ接合は相対的に濃度の低い基板内にあり電源電圧で逆バイアスされており、空乏層が拡がりやすく基板中の浮遊電荷を収集しやすいポテンシャルプロファイルに構成されているため、周辺回路部で発生し基板中を浮遊するノイズ電荷が、ノイズ吸収領域のＰＮ接合に収集され、セルアレイ内の有効セルやＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１８】
また、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ノイズ吸収領域のＰＮ接合に収集され、ＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１９】
これにより、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを実現することができる。
また、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を実現することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有することによって、有効セル部の基板中で発生した電荷が浮遊して隣接セルに取り込まれる前にノイズ吸収領域のＰＮ接合に収集されるため、有効セルのノイズ電荷が低減され画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することができる。
【００２１】
また、本発明によれば、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することができる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図２】 図２は、ＣＭＯＳイメージセンサチップのレイアウト概略図を示す図である。
【図３】 図３は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図４】 図４は、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図５】 図５は、従来のＣＭＯＳイメージセンサの断面図を示す図である。
【符号の説明】
１…Ｐ型シリコン基板、２…Ｎ型拡散層、３…コンタクトプラグ、
４…アルミ配線、５…Ｐウェル、６…ディープＰウェル、７…アルミ遮光膜
８…Ｐ型拡散層、９…層間絶縁膜、１０…ゲートポリシリ、
１１…フィールド酸化膜、１２…ソース・ドレイン拡散層、１３…ゲート酸化膜
Claims (8)
- アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサにおいて、前記セルまたは前記セルアレイ部の周囲にノイズ電荷吸収領域が設けられ、前記ノイズ電荷吸収領域には第一導電型シリコン基板表面に形成された第１の第二導電型拡散層が含まれ、前記セルまたは前記セルアレイ部には、前記第一導電型シリコン基板表面に形成され、それよりも高い不純物濃度を有する第一導電型拡散層と、前記第一導電型拡散層の内側の領域の前記第一導電型シリコン基板に形成された第２の第二導電型拡散層が含まれ、前記第１および第２の第二導電型拡散層は同時に形成されたものであり、該第１の第二導電型拡散層が一定電位に固定され、前記第２の第二導電型拡散層の直下に、深い第一導電型拡散層を更に有し、前記深い第一導電型拡散層は、前記第一導電型拡散層に接続されていることを特徴とするＣＭＯＳイメージセンサ。
- 前記ノイズ電荷吸収領域が、前記セルアレイ部と前記周辺回路部との間に形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
- 前記ノイズ電荷吸収領域が、前記セルアレイ部の周囲を囲むように形成されていることを特徴とする請求項２記載のＣＭＯＳイメージセンサ。
- アレイ状に単位セルが配置されたセルアレイ部を有し、前記セルアレイ内に信号電荷を収集する有効セル群と、前記有効セル群に隣接し暗時レベルを検出するＯＢセル群とを含むＣＭＯＳイメージセンサにおいて、前記有効セル群と前記ＯＢセル群との間に前記ノイズ電荷吸収領域が形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
- 前記ＯＢセル群には、前記第一導電型シリコン基板表面に形成され、それよりも高い不純物濃度を有する他の第一導電型拡散層と、前記他の第一導電型拡散層の内側の領域に形成された第３の第二導電型拡散層が含まれ、前記第３の第二導電型拡散層は、前記第１および第２の第二導電型拡散層と同一構造である請求項４記載のＣＭＯＳイメージセンサ。
- 前記第３の第二導電型拡散層の直下に、他の深い第一導電型拡散層を更に有し、前記他の深い第一導電型拡散層は、前記他の第一導電型拡散層に接続されていることを特徴とする請求項５記載のＣＭＯＳイメージセンサ。
- 前記セルアレイ部内の前記有効セル間に、前記ノイズ電荷吸収領域が形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
- アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部と前記セルまたは前記セルアレイ部の周囲に設けられたノイズ電荷吸収領域を有するＣＭＯＳイメージセンサの製造方法であって、第一導電型シリコン基板表面の前記セルまたは前記セルアレイ部に、前記第一導電型シリコン基板よりも高い不純物濃度を有する第一導電型拡散層と、前記第一導電型拡散層に接続される深い第一導電型拡散層とを形成し、前記ノイズ電荷吸収領域の前記第一導電型シリコン基板表面と、前記セルまたは前記セルアレイ部の前記第一導電型拡散層の内側の領域の前記第一導電型シリコン基板表面とに、それぞれ、第１の第二導電型拡散層と、第２の第二導電型拡散層を同時に形成し、前記第２の第二導電型拡散層の直下に、前記深い第一導電型拡散層を有するようにすることを特徴とするＣＭＯＳイメージセンサの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297380A JP4781509B2 (ja) | 2000-09-28 | 2000-09-28 | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 |
| US09/962,115 US6806522B2 (en) | 2000-09-28 | 2001-09-26 | CMOS image sensor and manufacturing method for the same |
| TW090123845A TW544928B (en) | 2000-09-28 | 2001-09-26 | CMOS image sensor and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297380A JP4781509B2 (ja) | 2000-09-28 | 2000-09-28 | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110955A JP2002110955A (ja) | 2002-04-12 |
| JP4781509B2 true JP4781509B2 (ja) | 2011-09-28 |
Family
ID=18779502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297380A Expired - Fee Related JP4781509B2 (ja) | 2000-09-28 | 2000-09-28 | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6806522B2 (ja) |
| JP (1) | JP4781509B2 (ja) |
| TW (1) | TW544928B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7737519B2 (en) | 2004-05-06 | 2010-06-15 | Canon Kabushiki Kaisha | Photoelectric conversion device and manufacturing method thereof |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100694470B1 (ko) * | 2005-07-11 | 2007-03-12 | 매그나칩 반도체 유한회사 | 이미지 센서 제조 방법 |
| JP4597095B2 (ja) * | 2006-06-08 | 2010-12-15 | パナソニック株式会社 | 半導体光集積回路 |
| JP2007335751A (ja) * | 2006-06-16 | 2007-12-27 | Toshiba Corp | 固体撮像装置 |
| KR101476367B1 (ko) | 2008-01-29 | 2014-12-26 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| JP2010003928A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| KR101853333B1 (ko) * | 2011-10-21 | 2018-05-02 | 삼성전자주식회사 | 블랙 레벨 안정화를 위한 이미지 센서 |
| CN104617120B (zh) * | 2015-02-15 | 2018-04-13 | 格科微电子（上海）有限公司 | 背照式图像传感器 |
| JP7279105B2 (ja) | 2021-03-31 | 2023-05-22 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279787A (en) * | 1975-12-26 | 1977-07-05 | Toshiba Corp | Integrated circuit device |
| JPS5396719A (en) * | 1977-02-04 | 1978-08-24 | Hitachi Ltd | Solid image pickup element |
| JPS5632776A (en) | 1979-08-23 | 1981-04-02 | Sanyo Electric Co Ltd | Ccd image sensor |
| JPS5934657A (ja) * | 1982-08-20 | 1984-02-25 | Hitachi Ltd | 半導体装置 |
| JPS59201589A (ja) | 1983-04-30 | 1984-11-15 | Shoichi Tanaka | 固体撮像装置 |
| JPS6373658A (ja) * | 1986-09-17 | 1988-04-04 | Seiko Epson Corp | 固体撮像装置 |
| JPH0632486A (ja) | 1992-07-14 | 1994-02-08 | Konica Corp | 給紙装置 |
| JP3527094B2 (ja) | 1998-04-03 | 2004-05-17 | Ｎｅｃエレクトロニクス株式会社 | アクティブ型ｘｙアドレス方式固体撮像装置 |
| JPH11307752A (ja) * | 1998-04-21 | 1999-11-05 | Toshiba Corp | 固体撮像装置 |
| JP4083909B2 (ja) | 1998-06-02 | 2008-04-30 | 株式会社東芝 | 固体撮像装置 |
| JP2000196055A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 固体撮像装置 |
-
2000
- 2000-09-28 JP JP2000297380A patent/JP4781509B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-26 TW TW090123845A patent/TW544928B/zh active
- 2001-09-26 US US09/962,115 patent/US6806522B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110955A (ja) | 2002-04-12 |
| US6806522B2 (en) | 2004-10-19 |
| TW544928B (en) | 2003-08-01 |
| US20020036303A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168902B1 (ko) | 고체 촬상장치 | |
| KR100676284B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JP4309574B2 (ja) | フォトダイオードおよびセンサ・アレイ | |
| KR100615542B1 (ko) | 광전변환장치와 그 제조방법, 및 촬상시스템 | |
| JP4020309B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7030433B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2006032497A (ja) | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 | |
| JP4781509B2 (ja) | Ｃｍｏｓイメージセンサ及びｃｍｏｓイメージセンサの製造方法 | |
| US20060291115A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| US8334916B2 (en) | Solid-state image sensor with reduced signal noise | |
| CN103337507A (zh) | 图像传感器及其形成方法 | |
| JP5329142B2 (ja) | イメージセンサ | |
| JP2011119558A (ja) | 固体撮像装置 | |
| KR19990023221A (ko) | 감광성 소자, 능동 픽셀 센서 소자, 능동 픽셀 센서 감광성 소자 및 능동 픽셀 센서 장치 | |
| CN101304036B (zh) | 图像传感器及其形成方法 | |
| JP2001223351A (ja) | 固体撮像素子、その製造方法及び固体撮像装置 | |
| KR20050054860A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US8513753B1 (en) | Photodiode having a buried well region | |
| CN104269419A (zh) | 图像传感器及其形成方法 | |
| KR100873293B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 | |
| KR102642229B1 (ko) | 이미지 센서 | |
| JP4807719B2 (ja) | Ｃｃｄ型撮像装置 | |
| JP7199013B2 (ja) | 光検出器 | |
| JP2007201087A (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
| JP3597663B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070618 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080421 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |