JP4781162B2 - 半導体集積回路装置 - Google Patents

Description

本発明はフリップチップ実装タイプの半導体集積回路装置に関するものである。

フリップチップ実装タイプの半導体装置は図８（ａ）〜（ｃ）に示すように構成されている。
半導体素子１を配線基板２に実装したこの種の半導体装置は、半導体素子１の裏面に形成された外部接続用の突起電極３が、配線基板２の上に形成された基板電極４に当設し、半導体素子１と配線基板２の間には硬化した封止樹脂材５が設けられている。封止樹脂材５は半導体素子１が配線基板２の実装位置から移動しないように固定する役目と、突起電極３と基板電極４との接触部を封止して良好な電気接続状態を維持する役目を果たしている。

実装の工程は図９のように実施されている。
図９（ａ）（ｂ）に示すように、配線基板２の基板電極４の上に、シート状の封止樹脂材５を貼り付ける。次に図９（ｃ）に示すように、半導体素子１を、この半導体素子１の突起電極３が形成されている裏面を配線基板２の側に向けて、熱可塑性の封止樹脂材５の上に配置し、熱をかけながら半導体素子１を配線基板２の側に押し付けると、封止樹脂材５が軟化して図８（ｂ）に示すように半導体素子１の外側に流動する。このとき、半導体素子１の突起電極３と配線基板２の基板電極４とが当設して導通する。この状態で、温度を下げて封止樹脂材５を硬化させると、図９（ｄ）に示すように配線基板２における半導体素子１の位置が、硬化した封止樹脂材５によって固定されて実装が完了する。
特開２００１−３５８１７５公報（図１） 特開２００２−１３４５５９公報（図１）

図８（ｂ）は図８（ａ）のＡ−Ａ断面図、図８（ｃ）は図８（ａ）のＢ−Ｂ断面図を示しているが、平面形状が矩形の半導体素子１の場合には、４つの辺１ａ，１ｂ，１ｃ，１ｄから外側へは封止樹脂材５の十分な量の流出が発生して、硬化した封止樹脂材５によって半導体素子１を配線基板２に十分な接合力で係止できる。しかし、図８（ｃ）に示すように半導体素子１のコーナー部６への封止樹脂材５の流出の不足のために、硬化した封止樹脂材５による良好なフィレットが形成されない。

これは、半導体素子１の薄型化などのために、図１０に示すように半導体素子１に反りが発生した場合には、突起電極３と基板電極４との導通の不良が発生する。
なお、（特許文献１）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、半導体回路素子１の突起電極配列の大きな隙間にダミーの突起電極としての接合材料流動規制部材３を設けて接合材料の分布の均一化を図ることが記載されており、（特許文献２）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、配線基板としての回路形成体６−１の側に接合材料流動規制部材３０３を設けて接合材料の分布の均一化を図ることが記載されている。しかし、このように構成しても、図８（ｃ）に示したようなコーナー部６に良好なフィレットを形成できない。

本発明はコーナー部にも良好なフィレットを形成できる半導体集積回路装置を提供することを目的とする。

本発明の半導体集積回路装置は、４つの辺を有する半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、前記半導体素子の裏面に、前記半導体素子の４つの辺のそれぞれに沿って延び、かつ前記半導体素子の電極よりも内側の位置に、前記配線基板の側に向かって前記配線基板との間に隙間が形成されるように突出するような、前記４つの辺のそれぞれに対応した４つの凸部を有し、前記４つの凸部は前記半導体素子の全コーナー部でそれぞれ開口部を有しており、前記隙間の高さと前記４つの凸部における半導体素子の辺方向の長さとで表される断面積の合計は、前記全コーナー部における開口部の断面積の合計よりも小さいことを特徴とする。また、前記４つの凸部の平面形状がそれぞれ、半導体素子の前記コーナー部に接した辺と並行に延びた矩形であることを特徴とする。また、前記４つの凸部の平面形状がそれぞれ、一辺が半導体素子の前記コーナー部に接した辺と並行で、残る二辺が前記半導体素子の内側から外側に延びた三角形であることを特徴とする。

本発明の半導体集積回路装置は、４つの辺を有する半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、配線基板の側において、前記半導体素子の４つの辺のそれぞれに沿って延び、かつ実装された前記半導体素子よりも内側の位置に、前記半導体素子の側に向かって前記半導体素子との間に隙間が形成されるように突出するような、前記４つの辺のそれぞれに対応した４つの凸部を有し、前記４つの凸部は前記半導体素子の全コーナー部でそれぞれ開口部を有しており、前記隙間の高さと前記４つの凸部における半導体素子の辺方向の長さとで表される断面積の合計は、前記全コーナー部における開口部の断面積の合計よりも小さいことを特徴とする。また、前記４つの凸部の平面形状がそれぞれ、半導体素子の前記コーナー部に接した辺と並行に延びた矩形であることを特徴とする。また、前記４つの凸部の平面形状がそれぞれ、一辺が半導体素子の前記コーナー部に接した辺と並行で、残る二辺が前記半導体素子の内側から外側に延びた三角形であることを特徴とする。

この構成によると、半導体素子のコーナー部に接した辺への封止樹脂材の流動抵抗が、半導体素子のコーナー部への封止樹脂材の流動抵抗よりも大きくなるように、配線基板の側に向かって突出した凸部を半導体素子の裏面に形成するか、半導体素子のコーナー部に接した辺から流れ出した封止樹脂材を半導体素子のコーナー部へ導くよう凸部を配線基板の側で半導体素子よりも外側の位置に形成するか、半導体素子のコーナー部に接した辺への封止樹脂材の流動抵抗が、半導体素子のコーナー部への封止樹脂材の流動抵抗よりも大きくなるように、半導体素子の側に向かって突出した凸部を配線基板の側で実装された半導体素子よりも内側の位置に形成したことによって、コーナー部にも良好なフィレットを形成できる。

以下、本発明の各実施の形態を図１〜図７に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）を示す。

図２（ａ）〜（ｃ）は、図１（ａ）（ｂ）に示した半導体素子１を配線基板２にフリップチップ実装した半導体集積回路装置を示す。
半導体素子１は、平面形状が矩形で、裏面には、４つの辺１ａ，１ｂ，１ｃ，１ｄに沿って多数の突起電極３が配列されている。さらに、半導体素子１の裏面には、コーナー部６に対応して、配線基板２の側に向かって突出した凸部７ａ，７ｂ，７ｃ，７ｄが形成されている。さらに詳しくは、凸部７ａ，７ｂ，７ｃ，７ｄは、半導体素子１のコーナー部に接した辺と並行に延びた矩形で、突起電極３よりも半導体素子１の内側の位置に形成されている。凸部７ａ，７ｂ，７ｃ，７ｄの高さは、突起電極３の高さよりも低い。

このように裏面に凸部７ａ，７ｂ，７ｃ，７ｄが形成された半導体素子１を、配線基板２にフリップチップ実装した場合することによって、図２に示す半導体集積回路装置が得られる。

実装工程は、図９と同じようにように、配線基板２の基板電極４の上にシート状の封止樹脂材５を貼り付け、熱可塑性の封止樹脂材５の上に、半導体素子１を、この半導体素子１の突起電極３が形成されている裏面を配線基板２の側に向けて配置し、熱をかけながら半導体素子１を配線基板２の側に押し付けて熱圧着するが、図１に示した半導体素子１には、凸部７ａ，７ｂ，７ｃ，７ｄが形成されているため、半導体素子１を配線基板２に押し付ける図９（ｃ）と図９（ｄ）の間には、軟化した封止樹脂材５は次のように半導体素子１の外側に押し広げられる。

配線基板２に貼り付けられたシート状の封止樹脂材５は、前記半導体素子１の平面形状と相似形であって、前記熱圧着によって軟化した封止樹脂材５は、凸部７ａの一端と凸部７ｂの一端と配線基板２との隙間８ａと、凸部７ｂの他端と凸部７ｃの一端と配線基板２との隙間８ｂと、凸部７ｃの他端と凸部７ｄの一端と配線基板２との隙間８ｃと、凸部７ｄの他端と凸部７ａの他端と配線基板２との隙間８ｄとを通過して、半導体素子１のコーナー部６と配線基板２との隙間を介して外側に流動する。

また、４つの辺１ａ，１ｂ，１ｃ，１ｄに沿って配列されている突起電極３の中央部の付近へは、各凸部７ａ，７ｂ，７ｃ，７ｄの先端と配線基板２との隙間９を介して外側に流動する。

ここでは隙間９は隙間８ａ〜８ｄに比べて断面積が小さく、半導体素子１のコーナー部に接した辺への前記封止樹脂材の流動抵抗が、半導体素子１の前記コーナー部への前記封止樹脂材の流動抵抗よりも大きくなって、隙間９を通過して外側へ流動しにくくなった封止樹脂材５が、矢印１０で示すように凸部７ａ〜７ｄに沿って隙間８ａ〜８ｄに導かれて、隙間８ａ〜８ｄからコーナー部６へ流出するため、図２（ｃ）に示すように、半導体素子１のコーナー部へも十分な封止樹脂材５が広がって硬化するため、半導体素子１のコーナー部において従来も良好なフィレットを得ることができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。

なお、ここでは半導体素子１の裏面に、コーナー部６を除いて４つの凸部７ａ〜７ｄを形成して、半導体素子１の４つのコーナー部の全部の反りを防止するように構成したが、半導体素子１の４つのコーナー部の内の特定のコーナー部６に対応して半導体素子１の裏面に同様の、半導体素子１の前記特定のコーナー部に接した辺への封止樹脂材の流動抵抗が、半導体素子１の前記特定のコーナー部への封止樹脂材の流動抵抗よりも大きくなるように、配線基板２の側に向かって突出した凸部を形成した場合も実施可能である。

（実施の形態２）
図３と図４は本発明の（実施の形態２）を示し、（実施の形態１）とは凸部７ａ〜７ｄの形状だけが異なっている。つまり、（実施の形態１）では凸部７ａ〜７ｄは平面形状が辺１ａ〜１ｄと並行に延びた矩形であったが、この（実施の形態２）では、前記凸部７ａ〜７ｄの平面形状が、一辺が半導体素子１の前記コーナー部６に接した辺と並行で、残る二辺１１，１２が前記半導体素子１の内側から外側にコーナー部６に向かって延びた三角形に形成されている。その他は（実施の形態１）と同様である。

このように構成したため、半導体素子１を配線基板２に熱圧着した場合には、辺１１，１２に沿って外側に導かれるので、（実施の形態１）の場合に比べて隙間８ａ〜８ｄへの流動抵抗を小さくできる。

（実施の形態３）
図５は本発明の（実施の形態３）を示し、（実施の形態１）とは凸部７ａ〜７ｄを設けた位置が異なっている。つまり、（実施の形態１）では凸部７ａ〜７ｄを半導体素子１の裏面に形成したが、この（実施の形態３）では、配線基板２の側に凸部７ａ〜７ｄが形成されている。

具体的には、図５（ａ）に示すように配線基板２の側で実装された半導体素子１よりも外側の位置に、半導体素子１のコーナー部に接した辺１ａ〜１ｄから流れ出した封止樹脂材５を半導体素子１のコーナー部６へ導くように、半導体素子１の辺１ａ〜１ｄと並行に延びた矩形の凸部７ａ〜７ｄが形成されている。この場合の凸部７ａ〜７ｄは、いずれも配線基板２へのレジスト膜の重ね塗りによって必要高さに形成されている。

このように構成したため、平面形状が半導体素子１の平面形状と相似形でシート状の封止樹脂材５を、半導体素子１と配線基板２の間に挟み、半導体素子１を配線基板２に熱圧着すると、半導体素子１のコーナー部６に接した辺１ａ〜１ｄから流れ出した封止樹脂材５が、配線基板２の側に設けた凸部７ａ〜７ｄによってコーナー部６へ導びかれて、図５（ｃ）に示すように半導体素子１のコーナー部６と配線基板２の間に良好なフィレットを形成することができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。

なお、ここでは配線基板２の側に、半導体素子１を取り囲むように、４つの凸部７ａ〜７ｄを形成して、半導体素子１の４つのコーナー部の全部の反りを防止するように構成したが、半導体素子１の４つのコーナー部の内の特定のコーナー部６に接した辺から流れ出した封止樹脂材を半導体素子１の前記特定のコーナー部へ導く凸部を、形成した場合も実施可能である。

また、軟化した封止樹脂材に対する濡れ性が凸部７ａ〜７ｄの表面より悪い濡れ性低減領域を、凸部７ａ〜７ｄの上面に形成した場合には、凸部７ａ〜７ｄの高さが低い場合であっても軟化した封止樹脂材が溢れることを防止して、軟化した封止樹脂材を確実に半導体素子１のコーナー部６へ導くことができる。なお、濡れ性低減領域は、凸部７ａ〜７ｄの上面だけを化学処理することによって、軟化した封止樹脂材５に対する濡れ性がその周辺部より悪く加工されている。一例としては、凸部７ａ〜７ｄの上面の表面荒さを周辺部よりも荒くして濡れ角が大きく加工されている。

（実施の形態４）
図６は本発明の（実施の形態４）を示し、（実施の形態１）とは凸部７ａ〜７ｄを設けた位置が異なっている。つまり、（実施の形態１）では凸部７ａ〜７ｄを半導体素子１の裏面に形成したが、この（実施の形態４）では、配線基板２の側に凸部７ａ〜７ｄが形成されている。その他は（実施の形態１）と同様である。

具体的には、図６に示すように配線基板２の側で実装された半導体素子１よりも内側の位置に、半導体素子１の側に向かって突出して凸部７ａ〜７ｄが形成されている。凸部７ａ〜７ｄの先端と半導体素子１の裏面との間には、隙間９ａが形成されている。凸部７ａ〜７ｄの平面形状は、半導体素子１のコーナー部６に接した辺と並行に延びた矩形である。この場合の凸部７ａ〜７ｄは、いずれも配線基板２へのレジスト膜の重ね塗りによって必要高さに形成されている。

このように構成したため、平面形状が半導体素子１の平面形状と相似形でシート状の封止樹脂材５を、半導体素子１と配線基板２の間に挟み、半導体素子１を配線基板２に熱圧着すると、熱圧着によって軟化した封止樹脂材５は、凸部７ａの一端と凸部７ｂの一端と配線基板２との隙間８ａと、凸部７ｂの他端と凸部７ｃの一端と配線基板２との隙間８ｂと、凸部７ｃの他端と凸部７ｄの一端と配線基板２との隙間８ｃと、凸部７ｄの他端と凸部７ａの他端と配線基板２との隙間８ｄとを通過して、半導体素子１のコーナー部６と配線基板２との隙間を介して外側に流動する。

また、４つの辺１ａ，１ｂ，１ｃ，１ｄに沿って配列されている突起電極３の中央部の付近へは、各凸部７ａ，７ｂ，７ｃ，７ｄの先端と配線基板２との隙間９ａを介して外側に流動する。

ここでは隙間９ａは隙間８ａ〜８ｄに比べて断面積が小さく、半導体素子１のコーナー部に接した辺への前記封止樹脂材の流動抵抗が、半導体素子１の前記コーナー部への前記封止樹脂材の流動抵抗よりも大きくなって、隙間９ａを通過して外側へ流動しにくくなった封止樹脂材５が、矢印１０で示すように凸部７ａ〜７ｄに沿って隙間８ａ〜８ｄに導かれて、隙間８ａ〜８ｄからコーナー部６へ流出するため、図６（ｃ）に示すように、半導体素子１のコーナー部へも十分な封止樹脂材５が広がって硬化するため、半導体素子１のコーナー部において従来も良好なフィレットを得ることができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。

（実施の形態５）
図７は本発明の（実施の形態５）を示し、（実施の形態２）とは凸部７ａ〜７ｄを設けた位置が異なっている。つまり、（実施の形態２）では凸部７ａ〜７ｄを半導体素子１の裏面に形成したが、この（実施の形態５）では、配線基板２の側に凸部７ａ〜７ｄが形成されている。その他は（実施の形態２）と同様である。

具体的には、図７（ａ）に示すように凸部７ａ〜７ｄの平面形状が、一辺が半導体素子１の前記コーナー部６に接した辺と並行で、残る二辺１１，１２が前記半導体素子１の内側から外側にコーナー部６に向かって延びた三角形に形成されている。この場合の凸部７ａ〜７ｄは、いずれも配線基板２へのレジスト膜の重ね塗りによって必要高さに形成されている。

このように構成したため、半導体素子１を配線基板２に熱圧着した場合には、辺１１，１２に沿って外側に導かれるので、（実施の形態１）の場合に比べて隙間８ａ〜８ｄへの流動抵抗を小さくできる。図７（ｃ）に示すように、半導体素子１のコーナー部へも十分な量の封止樹脂材５が広がって硬化するため、半導体素子１のコーナー部において従来よりも良好なフィレットを得ることができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。

上記の各実施の形態において封止樹脂材５は、非導電性の封止樹脂材であっても、導電異方性樹脂材であっても、実施できる。

半導体集積回路装置の高信頼性化に寄与できる。

本発明の（実施の形態１）に使用する半導体素子の側面図と裏面図 同実施の形態の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 本発明の（実施の形態２）に使用する半導体素子の側面図と裏面図 同実施の形態の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 本発明の（実施の形態３）の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 本発明の（実施の形態４）の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 本発明の（実施の形態５）の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 従来の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 一般的な実装工程を示す断面図 半導体素子に反りが発生した場合の断面図

符号の説明

１ 半導体素子
１ａ，１ｂ，１ｃ，１ｄ 半導体素子１の４つの辺
２ 配線基板
３ 突起電極
４ 配線基板２の基板電極
５ 封止樹脂材
６ 半導体素子１のコーナー部
７ａ，７ｂ，７ｃ，７ｄ 凸部
８ａ 凸部７ａの一端と凸部７ｂの一端と配線基板２との隙間
８ｂ 凸部７ｂの他端と凸部７ｃの一端と配線基板２との隙間
８ｃ 凸部７ｃの他端と凸部７ｄの一端と配線基板２との隙間
８ｄ 凸部７ｄの他端と凸部７ａの他端と配線基板２との隙間
９ 各凸部７ａ，７ｂ，７ｃ，７ｄの先端と配線基板２との隙間

Claims (6)

1. ４つの辺を有する半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、
   前記半導体素子の裏面に、前記半導体素子の４つの辺のそれぞれに沿って延び、かつ前記半導体素子の電極よりも内側の位置に、前記配線基板の側に向かって前記配線基板との間に隙間が形成されるように突出するような、前記４つの辺のそれぞれに対応した４つの凸部を有し、前記４つの凸部は前記半導体素子の全コーナー部でそれぞれ開口部を有しており、
   前記隙間の高さと前記４つの凸部における半導体素子の辺方向の長さとで表される断面積の合計は、前記全コーナー部における開口部の断面積の合計よりも小さいことを特徴とする半導体集積回路装置。
2. 前記４つの凸部の平面形状がそれぞれ、
   半導体素子の前記コーナー部に接した辺と並行に延びた矩形である請求項１記載の半導体集積回路装置。
3. 前記４つの凸部の平面形状がそれぞれ、
   一辺が半導体素子の前記コーナー部に接した辺と並行で、残る二辺が前記半導体素子の内側から外側に延びた三角形である請求項１記載の半導体集積回路装置。
4. ４つの辺を有する半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置であって、
   配線基板の側において、前記半導体素子の４つの辺のそれぞれに沿って延び、かつ実装された前記半導体素子よりも内側の位置に、前記半導体素子の側に向かって前記半導体素子との間に隙間が形成されるように突出するような、前記４つの辺のそれぞれに対応した４つの凸部を有し、前記４つの凸部は前記半導体素子の全コーナー部でそれぞれ開口部を有しており、
   前記隙間の高さと前記４つの凸部における半導体素子の辺方向の長さとで表される断面積の合計は、前記全コーナー部における開口部の断面積の合計よりも小さいことを特徴とする半導体集積回路装置。
5. 前記４つの凸部の平面形状がそれぞれ、
   半導体素子の前記コーナー部に接した辺と並行に延びた矩形である請求項４記載の半導体集積回路装置。
6. 前記４つの凸部の平面形状がそれぞれ、
   一辺が半導体素子の前記コーナー部に接した辺と並行で、残る二辺が前記半導体素子の内側から外側に延びた三角形である請求項４記載の半導体集積回路装置。

Images