本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
(実施の形態1)
図2(A)に示すように、本発明の無線チップ201は、リーダライタ202と無線通信を行う。当該無線チップ201は、一般的に、通信を行うための電磁波を介してリーダライタ202から電力供給を受けて動作する。そして、リーダライタ202から送信されるデータを受信し、その正否を判定し、データが正しい場合には記憶しているデータをリーダライタ202に返信する。さらには、リーダライタ202からの命令を受けて、データの記憶および消去を行う。
図1(A)、(B)には、上記構成を有する本発明の無線チップを示す。図1(A)は、無線チップ外観の一例を示す斜視図であり、図1(B)は、無線チップの断面図である。
図1(A)に例を示すように、本発明の無線チップは、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、図23(A)乃至(C)に示されるように、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形(図23(D))、碁石状楕円球体(図23(E))、ラグビーボール状楕円球体(図23(F))または円盤状(図23(G))、等に成形しても良い。
また、図1(B)に示すように、本発明の無線チップは、アンテナ101および半導体素子を有する層102を有する。アンテナ101は、2つの平行な導電層(第1の導電層103、第2の導電層104)が誘電体層106を挟んで形成する平面アンテナである。そして、無線チップがリーダライタとの無線通信を行うため、電磁波の送受信を行う。半導体素子を有する層は、トランジスタや容量、ダイオード等を有する複数の回路で構成される。そして、リーダライタから受信したデータの処理や記憶等の情報処理を行う。
図2(B)に、上記機能を有する本発明の無線チップの回路構成例を示す。
本発明の無線チップ201は、アンテナ211、半導体素子を有する層212、通信回路部213、演算処理回路部214、電源回路部215、メモリ部216、復調回路217および変調回路218を有する。アンテナ211および半導体素子を有する層212は、図1(B)で説明したアンテナ101および半導体素子を有する層102と同じものを指している。
アンテナは、リーダライタから放射される電磁波を受信し、交流の誘導電圧を発生させる。当該誘導電圧は、無線チップ201の駆動電力となるほか、リーダライタ202からのデータを含んでいる。
リーダライタと無線チップが無線通信のために利用する電磁波の周波数帯は、30kHz〜135kHzまでの長波帯、6〜60MHz(代表的には13.56MHz)の短波帯、400〜950MHzの超短波帯、2〜25GHzのマイクロ波帯などがある。アンテナは、通信に利用する電磁波の周波数に応じて適宜設計することができる。また、アンテナは、リーダライタとの通信を行うためのアンテナと、駆動電力を供給するためのアンテナを分離して設けることもできる。
半導体素子を有する層212は、例えば、演算処理回路部、メモリ、通信回路部、電源回路部、等を有する。
通信回路部は、復調回路および変調回路を含む。復調回路は、アンテナが受信したリーダライタからのデータを復調し、演算処理回路部に出力する。変調回路は、メモリが記憶するデータを変調し、リーダライタへ送信する。演算処理回路部は、復調されたリーダライタからのデータが正しいか否かを判定する、または、メモリからデータを読み出して変調回路に出力させる、等の動作を行う。
メモリは、無線チップ固有の情報を有する。したがって、追記型(ライトワンス型)の不揮発性メモリ、書き換え可能な不揮発性メモリ、または、揮発性メモリ、等を有する。電源回路部は、アンテナに発生した誘導電圧から、一定の電圧を生成し、当該一定の電圧を駆動電圧として各回路に供給する。また、電源回路部は、他の回路が必要とする周波数のクロック信号を生成するための、クロック生成回路等を有することもできる。
次に、本発明の無線チップの作製方法について、アンテナを形成する方法、半導体素子を有する層を形成する方法、および、アンテナと半導体素子を有する層とを接続する方法の順に説明する。
図1(B)に示すように、無線チップを構成するアンテナ101は、半導体素子を有する層102よりも大きくて厚く、本発明の無線チップは、このアンテナ101によってその形状がほぼ決定される。当該アンテナ101は、第1の導電層103および第2の導電層104が誘電体層106を挟む構成を有し、前記誘電体層106がアンテナ101の形状をほぼ決定している。したがって、当該誘電体層106の形状を、前記したように円柱状を有し、かつ、その外形端部は曲面を有する形状に作製することで、本発明の無線チップの形状を決定することができる。
また、当該アンテナ101は、放射電極として機能する第1の導電層103および接地体として機能する第2の導電層104が、誘電体層106を挟む形で構成される。第1の導電層103から半導体素子を有する層への給電は、給電体層105を設ける構成とすることができる。さらには、給電点を設けて給電を行う構成とすることも可能である。本実施の形態では、給電体層105を設ける構成のアンテナ101について説明する。
上記アンテナ101は、誘電体または磁性体等を用いて誘電体層106を形成し、誘電体層表面に導電層103、104を導電性を有する物質を用いて形成する。
誘電体層106を形成する方法の例としては、図3(A)に示すように、円柱形の誘電体層301を形成する。(本発明は円柱状のみに限定されず、多角柱状に形成することもできる。)そして、図3(B)に示すように、上面および底面と側面とが交わる角を、研磨等により面取りを行うことで、円柱状を有し、かつ、その外形端部は曲面を有する形状の誘電体層302を作製する。
しかしながら、本発明の無線チップを構成するアンテナの誘電体層は、上記作製方法に限定されず、鋳型等を用いて、円柱状を有し、かつ、その外形端部は曲面を有する形状に作製することもできる。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等に作製しても良い。
誘電体層106は、誘電率の高いセラミックや有機樹脂およびそれらの混合物等を用いて作製する。セラミックの代表例としては、シリカ、アルミナ、ジルコニア、ガラス、フォルステライト等が挙げられる。さらには、チタンバリウムネオジウム系セラミックス、チタンバリウムスズ系セラミックス、鉛カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、等が挙げられる。これらは単独で用いても良いし、2種類以上を混合して用いてもよい。なお、ここで二酸化チタン系セラミックスとは、二酸化チタンのみを含有するもののほか、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものを言う。またほかのセラミックスも同様である。
また、有機樹脂としては、熱硬化性樹脂又は熱可塑性樹脂を用いることができる。熱硬化性樹脂の代表例としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、ビスマレイミドトリアジン樹脂、ポリフマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル化合物樹脂等が挙げられる。熱可塑性樹脂の代表例としては、液晶ポリマー、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、BTレジン、ビニルベンジル樹脂、フッ素樹脂等の樹脂材料を用いることができる。さらには、複数の有機樹脂材料を混合して用いてもよい。
誘電体層106がセラミックと有機樹脂の混合物で形成される場合、粒子状のセラミックの粒子を有機樹脂に分散させて形成することが好ましい。このとき、誘電体層に対して粒子状のセラミックの含有量は、20体積%以上60体積%以下が好ましい。また、セラミックの粒径は1〜50μmが好ましい。また、誘電体層106の誘電率は2.6〜150、好ましくは、2.6〜40であることが望ましい。誘電率の高い強誘電体材料を用いることで、アンテナの容積を小さくすることが可能である。
アンテナを構成する誘電体層106は、上記例に挙げたセラミックおよび有機樹脂に限定されるものではなく、形成性、加工性、接着性等を考慮し、目的に応じた材料の中から選択して用いることができる。
次に、図3(C)に示すように、円柱状を有し、かつ、その外形端部は曲面を有する形状の誘電体層302の表面に、2つの導電層103、104および給電体層105を形成する。
2つの導電層103、104および給電体層105は、導電性を有する物質を用いて、印刷法、メッキ法等により、誘電体層302の表面に作製することができる。
また、誘電体層302の全面に、蒸着法またはスパッタリング法等を用いて、導電性を有する層を形成し、当該導電性を有する層をエッチングにより所望の形状に加工することで、2つの導電層103、104および給電体層105を形成することもできる。
2つの導電層103、104および給電体層105の材料である導電性を有する物質の例としては、金、銀、銅、パラジウム、白金、アルミニウム等の金属、又は合金等を用いることができる。
上記のように作製した第2の導電層104および給電体層105は、半導体素子を有する層102と電気的に接続される。詳細には、第2の導電層104は、半導体素子を有する層の接地電位を与える部分に接続され、給電体層105は、図2(B)で説明した電源回路部および通信回路部等に接続される。したがって、上記アンテナは、半導体素子を有する層102と接続しやすい形状にすることが望ましい。
また、アンテナの大きさは、数mm×数mm〜数十mm×数十mmに収まることが好ましい。代表的には、7mm×7mm〜12mm×12mm程度である。また、アンテナの厚さは、1mm〜15mm程度であり、代表的には1.5mm〜5mmであることが望ましい。このアンテナの大きさが、無線チップの大きさを決定する。
次に、半導体素子を有する層の作製方法について説明する。
本発明の無線チップを構成する半導体素子を有する層は、半導体素子で構成される複数の回路、および、半導体素子と記憶素子とで構成されるメモリを有する。したがって、本実施の形態では、半導体素子および記憶素子の作製方法について説明する。
さらにここでは、薄くて小さく、上記に作製したアンテナに貼り付けることができる半導体素子を有する層を形成するため、ガラス等の絶縁基板上に、半導体の薄膜を利用して作製する半導体素子、および、有機化合物を用いた記憶素子を有する有機メモリを作製する方法を説明する。
有機メモリとは、一対の導電層間に有機化合物を有する層、または、有機化合物と無機化合物との混合層を挟んで設けた構成の記憶素子を有するメモリをいう。メモリを構成するデコーダ等は公知の技術を利用してもよい。また、メモリを構成するメモリセルは、当該記憶素子のみで構成する、または、トランジスタと当該記憶素子とで構成することができる。本明細書においては、上記有機化合物を有する層、または、有機化合物と無機化合物との混合層を総称して、有機化合物層と記載する。
記憶素子が有する有機化合物層は、光や熱、電気的作用を加えることによって結晶状態や導電性等が変化する物質を用いて作製する。当該構成の記憶素子は、上記光や熱、電気的作用を加えることによって有機化合物層が変化した状態、および、作用を加えずに変化しない状態、によって2値状態を記憶する。この記憶素子は、構造が単純で容易に、薄く作製することができる。
まず、絶縁基板401上に剥離層402を形成する(図4(A)参照)。絶縁基板401としては、ガラス、石英、シリコン、金属等の基板を用いることができる。剥離層402は、金属や珪素などの元素や化合物を、基板全面、もしくは、部分的に形成する。なお、本実施の形態では、絶縁基板401上に形成した半導体素子を有する層を剥離してアンテナに貼り付けるために剥離層402を形成する。しかしながら、絶縁基板401上に作製した半導体素子を有する層を絶縁基板401ごとアンテナに貼り付ける場合は、剥離層402を形成しなくてもよい。次に、剥離層402を覆うように絶縁層403を形成する。絶縁層403は、珪素酸化物や珪素窒化物等で形成する。次に、絶縁層403上に半導体層404を形成し、レーザ結晶化や、金属触媒を用いた熱結晶化等により、当該半導体層を結晶化させ、その後、所望の形状に加工する。次に、半導体層を覆うようにゲート絶縁層405を形成する。ゲート絶縁層405は、珪素酸化物や珪素窒化物等で形成する。当該ゲート絶縁層405は、高密度プラズマCVD装置で成膜することによって、膜厚が薄く高い絶縁性を有する絶縁層を形成することが可能である。
次に、ゲート電極層406を形成する。ゲート電極層406は、導電性を持つ元素や化合物で導電層を形成し、所望の形状に加工する。フォトリソグラフィ法により加工を行う場合、レジストマスクをプラズマ等でエッチングすると、ゲート電極幅を短くし、トランジスタの性能を高めることができる。図4(A)はゲート電極層を積層構造に形成した場合を示す。次に、半導体層404に不純物元素を添加してn型不純物領域407、および、p型不純物領域408を形成する。不純物領域は、フォトリソグラフィ法によりレジストマスクを形成し、燐や砒素、ボロン等の不純物元素を添加することで形成する。次に、窒素化合物等により絶縁層を形成し、当該絶縁層を垂直方向の異方性エッチングすることで、ゲート電極の側面に接する絶縁層409(サイドウォール)を形成する(図4(B)参照)。次に、n型不純物領域を有する半導体層に不純物を添加し、サイドウォール409直下の第1のn型不純物領域410と、第1のn型不純物領域410よりも高い不純物濃度を有する第2のn型不純物領域411とを形成する。上記の工程により、n型トランジスタ412とp型トランジスタ413とが形成される。
続いて、トランジスタ412、413を覆うように絶縁層414を形成する(図4(C)参照)。絶縁層414は、絶縁性を有する無機化合物や、有機化合物等により形成する。図4(C)においては、絶縁層414を積層構造で形成したものを示す。次に、第2のn型不純物領域411と、p型不純物領域408とを露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように、導電層415を形成し、当該導電層415を所望の形状に加工する。導電層415は、導電性を有する金属元素や化合物等で形成する。次に、導電層415を覆うように、絶縁層416を形成する。絶縁層416は、絶縁性を有する無機化合物、または、有機化合物等で形成する。
次に、記憶素子の形成を図5(A)に示す。まず、導電層415を露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように、第1の導電層417を形成する。第1の導電層417は、導電性を有する金属元素や化合物等で形成し、記憶素子を構成する第1の導電層となる。次に、第1の導電層417を覆うように、絶縁層418を形成する。絶縁層418は隣り合う記憶素子同士を電気的に分離させるため、高い絶縁性を有する無機化合物、または、有機化合物等で形成する。次に、第1の導電層417を露出させるコンタクトホールを形成する。そして、第1の導電層417上に、アンテナを接続するための配線419を形成する。次に、第1の導電層417と接するように、有機化合物層420を形成し、その後、導電層421を形成する。有機化合物層420は、電気的作用を加えることにより電気特性が変化する有機化合物を用いて形成する。導電層421は、導電性を有する金属元素や、化合物等で形成し、記憶素子を構成する第2の導電層となる。次に、保護層422を形成する。保護層422は、絶縁性を有する化合物、樹脂等により形成する。
図5(B)には、上記と異なる構成の記憶素子を示す。当該記憶素子は、図5(A)においてトランジスタと記憶素子とを接続するために形成された導電層415を、記憶素子の第1の導電層として用いる。まず、第2のn型不純物領域411と、p型不純物領域408とを露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように、導電層415を形成し、当該導電層415を所望の形状に加工する。導電層415は、記憶素子を構成する第1の導電層となる。次に、導電層415と接するように、有機化合物層420を形成し、その後、導電層421を形成する。有機化合物層420は、電気的作用を加えることにより電気特性が変化する有機化合物を用いて形成する。導電層421は、導電性を有する金属元素や、化合物等で形成し、記憶素子を構成する第2の導電層となる。次に、保護層422を形成する。保護層422は、絶縁性を有する化合物、樹脂等により形成する。このようにコンタクトホールに記憶素子を形成することで、半導体装置の小型化、薄型化を図ることができる。また、第1の導電層417や絶縁層418が不要となるため製造工程を削減し、低コスト化されたメモリを提供することができる。
絶縁層、導電層、素子を形成する各々の層は、単一材料の単層構造、もしくは、複数の材料の積層構造で形成することができる。
上記の工程により作製した半導体素子が有する半導体層は、非晶質半導体、微結晶半導体、マイクロクリスタル半導体、多結晶半導体、有機半導体等のいずれの半導体を用いてもよい。良好な特性の半導体素子を得るためには、200度から600度の温度(好適には350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。さらに良好な特性の半導体素子を得るためには、金属元素を触媒として結晶化した半導体層や、レーザ照射法により結晶化した半導体層を用いるとよい。また、プラズマCVD法により、SiH4とF2の混合ガス、SiH4とH2の混合ガス等を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを用いるとよい。また、回路内の半導体素子の半導体層は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザ(CWLCと略記することができる)や、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザで形成することができる。また、半導体層の厚さは、20nm〜200nm、好ましくは50nm〜150nmとするとよい。また、半導体層(特にチャネル形成領域)には、1×1019atoms/cm3〜1×1022atoms/cm3の濃度、好適には1×1019atoms/cm3〜5×1020atoms/cm3の濃度で、水素又はハロゲン元素を添加することで、欠陥が少なく、クラックが生じにくい活性層を得ることができる。
上記のように作製したトランジスタは、S値(サブスレッシュホールド値)が0.35V/dec以下、好ましくは0.09〜0.25V/decを有する。また、移動度は、10cm2/Vs以上の特性を有するとよい。さらに、当該トランジスタは、電源電圧が3〜5Vで動作するリングオシレータで、1MHz以上、好適には10MHz以上の特性を有することが望ましい。また、本実施例に示されたトランジスタは、基板上に半導体層、ゲート絶縁層、ゲート電極層を順に積層を積層させる構造を取るが、この例には限定されず、例えば、ゲート電極層、絶縁膜、半導体層を順に積層させる構造を取ることも可能である。また、本実施の形態においてn型のトランジスタは、第1のn型不純物領域と第2のn型不純物領域を有するが、この例には限定されず、不純物領域における不純物濃度が一様であっても良い。
有機化合物層の材料は、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いる。例えば、電圧を印加することにより有機化合物の性質や状態が変化し、記憶素子を構成する第1の導電層と第2の導電層とが短絡する材料を用いる。したがって、有機化合物層の厚さは、5nmから100nm、好ましくは10nmから60nmとする。このような有機化合物層は、下記に挙げる無機材料又は有機化合物材料を用いることができ、蒸着法、スピンコーティング法、液滴吐出法等により形成することができる。
有機化合物層の材料としては、例えば、4、4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物、ポリビニルカルバゾール(略称:PVK)やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。
また、他にも有機化合物層の材料として、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。
さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等を用いることができる。
また有機化合物層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機化合物材料と、発光材料とを積層してもよい。発光材料として、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル]−4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス[(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−イル)エテニル]ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等がある。
また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ジ(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2’−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp2)、ビス[2−(2’−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等を用いることができる。
このような有機化合物材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度(Tg)が50℃から300℃、好ましくは80℃から120℃であるとよい。
また、有機化合物材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機化合物材料又は発光材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。
例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。
また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。
有機化合物層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。
また、記憶素子を構成する第1の導電層および第2の導電層は、導電性を有する材料から形成することができる。例えば、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜等から形成することができる。またインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物、酸化亜鉛を含む酸化インジウム等の透光性材料を用いることができる。さらに、保護層422の材料として、無機材料は、酸化珪素、窒化珪素を用いることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素(Si)と窒素(N)の結合を有するポリマー材料を出発原料として形成される。これらの材料を用いて保護層を作製することによって、平坦性を高め、不純物元素の侵入を防止することができる。
また、半導体素子および記憶素子は複数の層に渡って設けられていてもよい。多層構造で作製する場合は、層間での寄生容量を低減するために、層間絶縁膜の材料に低誘電率材料を用いるとよい。例えば、エポキシ樹脂やアクリル樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料などが挙げられる。多層構造において寄生容量を低減すれば、小面積化、動作の高速化、低消費電力化を実現することができる。また、アルカリ金属の汚染を防ぐための保護層を設けることで、信頼性を向上することができる。当該保護層は、窒化アルミニウム、窒化珪素膜等の無機材料により、回路内の半導体素子を包むように、または、回路全体を包むように設けるとよい。
次に、上記のように構成した半導体素子および記憶素子を、絶縁基板401から剥離し、アンテナに張り付ける方法について説明する。
まず、剥離層402が露出するように開口部427を形成し、当該開口部427にエッチング剤を導入し、剥離層402を部分的に除去する(図6(A)参照)。次に、絶縁基板401上面方向から第1の可撓性を有する基板429(例えばプラスチックフィルム)を接着する。そして、剥離層402を境に、半導体素子および記憶素子を有する層428を、絶縁基板401から剥離する。このようにして、半導体素子および記憶素子を有する層428は、第1の可撓性を有する基板429側へ移し取ることができる。このとき、半導体素子および記憶素子を有する層に、剥離層の材料が残っていてもよい。次に、半導体素子および記憶素子を有する層428が、絶縁基板401と接していた側に第2の可撓性を有する基板430(例えば薄いプラスチックフィルム)を接着する(図6(B)参照)。そして、第1の可撓性を有する基板429を取り去ることで、アンテナを接続するための配線419を露出させる(図6(C)参照)。
このとき、半導体素子および記憶素子を有する層428の厚さは5μm以下、好ましくは、1μm〜3μmであることが望ましい。また、半導体素子を有する層を、曲面を有するアンテナに張り付ける場合は、半導体素子のキャリアの流れる方向(チャネル長方向)は、貼り付ける位置において、曲面となす角が最小となる接線と平行にすると、半導体素子への影響を少なくすることができる。
このようにして作製された、第2の可撓性を有する基板430上に形成されている半導体素子を有する層が、図1で示される半導体素子を有する層102である。
次に、図3(D)に示すように、上記工程によって作製されたアンテナ101および半導体素子を有する層102を、電気的に接続するように貼り合わせる。貼り合わせには、異方性導電接着剤を用いることが好ましい。詳細には、アンテナの第2の導電層104が、半導体素子を有する層の接地電位を与える部分に接続され、給電体層105が、図2(B)を用いて説明した、電源回路部および通信回路部等に接続されるように接着する。
本発明は、小型で通信性が高く、安価な無線チップを提供することができる。さらに、本発明の無線チップは、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等に成形することで角をなくし、接触しても負傷等が生じない安全性の高い無線チップを提供することができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した機能を有する本発明の無線チップについて、異なる作製方法を説明する。
図7(A)に示すように、本実施の形態の無線チップは、半導体素子を有する層701およびアンテナ703を有する。半導体素子を有する層は、シリコン等の半導体基板上に、電界効果トランジスタ等の半導体素子を有する。また、アンテナは実施の形態1で説明したアンテナと同様でも良い。
本実施の形態における無線チップは、アンテナ703と半導体素子を有する層701が、導電層702a、702bによって接続される。具体的には、半導体素子を有する層701の表面に形成される接続端子704aと、アンテナの給電体層713とが、導電層702aで接続される。そして、半導体素子を有する層701表面に形成される接続端子704bと、アンテナの接地体として機能する導電層712とが、導電層702bにより接続される。また、アンテナ703と半導体素子を有する層701との接続部分は、アンダーフィル704で充填されてもよい。
アンテナ703は、誘電体層710と、2つの導電層(第1の導電層711、第2の導電層712)および給電体層713を形成する。誘電体層710は、実施の形態1と同様に、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等に成形しても良い。
そして、誘電体層の一表面に形成される第1の導電層711と、誘電体層を介して第1の導電層711に対向し、且つ誘電体層の他表面に形成される第2の導電層712と、給電体層713とを有する。第1の導電層711は、放射電極として機能する。また、第2の導電層712は接地体として機能する。給電体層713は、第1の導電層711と第2の導電層712と接触しないように設けられている。また、給電体層713を介して、アンテナから半導体素子を有する層、又は半導体素子を有する層からアンテナへ給電が行われる。なお、給電体層の代わりに給電点を用いて給電を行ってもよい。
ここで、アンテナ703の構造について説明する。アンテナの誘電体層710は、セラミック、有機樹脂、又はセラミックと有機樹脂の混合物等で形成することができる。セラミックの代表例としては、アルミナ、ガラス、フォルステライト等が挙げられる。さらには、複数のセラミックを混合して用いてもよい。また、高い誘電率を得るためには、誘電体層710を、強誘電体材料で形成することが好ましい。強誘電体材料の代表例としては、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、チタン酸ストロンチウム(SrTiO3)、ジルコン酸鉛(PbZrO3)、二オブ酸リチウム(LiNbO3)、チタン酸ジルコン鉛(PZT)等が挙げられる。さらには、複数の強誘電体材料を混合して用いてもよい。
また、有機樹脂としては、熱硬化性樹脂又は熱可塑性樹脂を適宜用いる。有機樹脂の代表例としては、エポキシ樹脂、フェノール樹脂、ポリブタジエン樹脂、BTレジン、ビニルベンジル、ポリフマレート、フッ素樹脂等の樹脂材料を用いることができる。さらには、複数の有機樹脂材料を混合して用いてもよい。
誘電体層710がセラミックと有機樹脂の混合物で形成される場合、粒子状のセラミックの粒子を有機樹脂に分散させて形成することが好ましい。このとき、誘電体層710に対して粒子状のセラミックの含有量は、20体積%以上60体積%以下が好ましい。また、セラミックの粒径は1〜50μmが好ましい。
誘電体層710の誘電率は2.6〜150、好ましくは、2.6〜40であることが望ましい。非誘電率の高い強誘電体材料を用いることで、アンテナの容積を小さくすることが可能である。
アンテナの第1の導電層711、第2の導電層712、給電体層713は、金、銀、銅、パラジウム、白金、アルミニウムから選ばれる金属、又は合金等を用いることができる。また、アンテナの第1の導電層711、第2の導電層712、給電体層713は、印刷法、メッキ法を用いて形成することができる。また、誘電体層に蒸着法、スパッタリング法で導電膜を成膜した後、一部分をエッチングして各導電層を形成することができる。
次に、半導体素子を有する層701について、図8を用いて説明する。
図8は半導体素子を有する層701の一部の断面図であり、基板800に素子分離領域801a〜801eが形成され、素子分離領域801a〜801eそれぞれの間に電界効果トランジスタ等の半導体素子802が形成される。
半導体素子802は、単結晶半導体基板上に形成されるゲート絶縁膜803、ゲート絶縁膜上に形成されるゲート電極804、単結晶半導体基板におけるソース領域及びドレイン領域805a、805b、ゲート電極上に形成される層間絶縁層811、ソース領域及びドレイン領域805a、805bに接続されるソース配線及びドレイン配線809a、809bを有する。なお、ゲート電極804及びゲート絶縁膜803の側壁に形成されるサイドウォール807a、807bや、単結晶半導体基板においてサイドウォール807a、807bに覆われる低濃度不純物領域806a、806bを有してもよい。
基板800は、単結晶半導体基板又は化合物半導体基板であり、代表的には、n型またはp型の単結晶シリコン基板、GaAs基板、InP基板、GaN基板、SiC基板、サファイヤ基板、又はZnSe基板等が挙げられる。また、SOI基板(Silicon On Insulator)を用いこともできる。本実施形態では、基板800として、n型単結晶シリコン基板を用いる。
素子分離領域801a〜801eは、公知の選択酸化法(LOCOS(Local Oxidation of Silicon)法)又はトレンチ分離法等を適宜用いて形成することができる。ここでは、素子分離領域801a〜801eとしては、トレンチ分離法により酸化珪素層が形成される。
ゲート絶縁膜803は、単結晶半導体基板を熱酸化して形成される。ゲート電極804は、厚さ100〜300nmの多結晶シリコン層や、多結晶シリコン層上にタングステンシリサイド層、モリブデンシリサイド層、コバルトシリサイド層等のシリサイド層を設けた積層構造とすることができる。更には、多結晶シリコン層上に窒化タングステン層及びタングステン層を積層して形成しても良い。
ソース領域及びドレイン領域805a、805bは、pウェル領域にリンが添加されたn+領域やnウェル領域にボロンが添加されたp+領域を用いることができる。また、低濃度不純物領域806a、806bは、pウェル領域にリンが添加されたn−領域やウェル領域にボロンが添加されたp−領域を用いることができる。ここでは、n型単結晶シリコン基板を用いているため、ボロンを基板に添加してp+領域からなるソース領域及びドレイン領域、p−領域からなる低濃度不純物領域が形成される。なお、ソース領域及びドレイン領域805a、805bに、マンガンシリサイド、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド等のシリサイドを有しても良い。シリサイドをソース領域及びドレイン領域表面に有することにより、ソース配線御及びドレイン配線とソース領域及びドレイン領域との接続抵抗を下げることが可能である。
サイドウォール807a、807bは、基板上にCVD法により酸化珪素で形成される絶縁層を形成し、該絶縁層をRIE(Reactive ion etching:反応性イオンエッチング)法により異方性エッチングすることで形成できる。
層間絶縁層808は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理により絶縁層を形成される酸化シリコンを用いることもできる。ここでは、層間絶縁層808は酸化珪素を用いて形成する。
ソース配線及びドレイン配線809a、809bは、チタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
なお、半導体素子を有する層701は、電界効果トランジスタの他に抵抗素子、コンデンサ等の半導体素子を有する。
また、層間絶縁層808及びソース配線及びドレイン配線809a、809b上に層間絶縁層811が形成される。層間絶縁層811は層間絶縁層808と同様に形成される。また、層間絶縁層808上には、半導体素子802に接続する接続端子812、813を有する。
また、接続端子812、813の一部及び層間絶縁層811を覆う絶縁層814が形成されてもよい。層間絶縁層811は、保護層として機能するため、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、DLC(ダイヤモンドライクカーボン)等で形成されることが好ましい。
アンテナ703と半導体素子を有する層701とを接続する導電層702a、702bは、バンプ、導電性ペースト、異方性導電接着剤、異方性導電膜等で形成される。また、パンプ及び導電性ペーストを用いてもよい。さらには、バンプ及び異方性導電接着剤、バンプ及び異方性導電膜を用いてもよい。これらの場合、バンプ及び導電性粒子により、導電層と接続端子が接続される。
異方性導電膜及び異方性導電接着剤は、粒径数nm〜数μm程度の導電性粒子が分散された接着性の有機樹脂であり、有機樹脂としてエポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一金属、若しくは複数の金属で形成される薄膜がコーティングされた導電性粒子を用いてもよい。
アンダーフィル704は、半導体素子を有する層701とアンテナ703の接続部の補強や外部からの水分の浸入保護等の機能を有するものであり、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等を用いて形成される。
また、本発明の無線チップは、図7(B)に示すような構成を有することもできる。
図7(B)に示される無線チップが有するアンテナは、誘電体層710を形成した後、半導体素子を有する層701を挿入するための穴をあける。次に、誘電体層710の表面に、第1の導電層711を形成する。そして、半導体素子を有する層701を挿入し、第2の導電層712および給電体層713を形成する。
ここで、半導体素子を有する層701表面に形成される接続端子704aとアンテナの給電体層713とが導電層702aで接続する。そして、半導体素子を有する層701表面に形成される接続端子704bと、アンテナの接地体として機能する導電層712とが導電層702bにより接続されるようにする。また、アンテナ703と半導体素子を有する層701との接続部分は、アンダーフィル704で充填されてもよい。
本発明の無線チップは、上記作製方法に限定されない。しかしながら、上記のように、アンテナが有する誘電体層710内部に半導体素子を有する層701を入れるように形成することで、外形に凹凸がなく、平面および曲面のみを有する形状となるため、安全性を向上することができる。
本発明は、小型で通信性が高く、安価な無線チップを提供することができる。さらに、本発明の無線チップは、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等に成形することで角をなくし、接触しても負傷等が生じない安全性の高い無線チップを提供することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2で説明した半導体素子を有する層を構成する半導体素子について、異なる材料を用いて作製する工程を説明する。本実施の形態においては、有機物半導体層を有する半導体素子を絶縁性基板上形成することで半導体素子を有する層を作製する例を示す。
例えば、可撓性を有する基板は、ガラス基板等の非可撓性基板と比較して耐熱温度が低い。このため、可撓性を有する基板上に半導体素子を作製する場合、有機半導体を用いて形成することが好ましい。有機半導体を用いて形成される半導体素子を有する層は、可撓性を有する基板上に半導体素子が形成され、半導体素子を覆う絶縁層が形成されている。また、半導体素子を有する層の表面には、半導体素子の配線に接続する接続端子が形成されている。
ここで、有機半導体を用いる半導体素子の構造について、図9を参照して説明する。図9(A)は、スタガ型のトランジスタを適用する一例を示している。可撓性を有する基板901上に半導体素子900が設けられている。半導体素子900は、ゲート電極902、ゲート絶縁膜として機能する絶縁層903、ゲート電極及びゲート絶縁膜として機能する絶縁層と重なって存在する半導体層904、半導体層904に接続する配線905、906が形成されている。なお、半導体層は、ゲート絶縁膜として機能する絶縁層903と配線905、906に接する。
ゲート電極902は、例えば、微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法(以下、本明細書では液滴吐出法という)を用い、乾燥・焼成してゲート電極902を形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極902を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物(ITO)などの導電性酸化物を主成分とする微粒子でもよい。
ゲート絶縁膜として機能する絶縁層903は、図3を用いて説明したゲート絶縁層405と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶かされた絶縁膜材料をスピン塗布法やロールコーター法などにより、塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。
半導体層904は、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、PTCDA(ペリレンカルボン酸無水化物)、NTCDA(ナフタレンカルボン酸無水化物)などを用いることができる。また、具体的な有機高分子化合物材料は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、有機半導体膜の成膜方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。膜厚は1nm以上1000nm以下、好ましくは10nm以上100nm以下が望ましい。具体的な方法としては、蒸着法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。
配線905、906は、ゲート電極902と同様の材料及び手法により形成することが可能である。
図9(B)は、コプレナー型のトランジスタを適用する一例を示している。可撓性を有する基板901上に半導体素子900が設けられている。半導体素子900は、ゲート電極902、ゲート絶縁膜として機能する絶縁層903、配線905、906、ゲート電極及びゲート絶縁層として機能する絶縁層に重畳する半導体層904が形成されている。また、配線905、906は、ゲート絶縁層として機能する絶縁層及び半導体層に接する。
上記のように、可撓性を有する基板に有機半導体層を用いて半導体素子を形成することで、非常に薄い半導体素子を有する層を形成することができる。そして、実施の形態1および実施の形態2で示したアンテナを作製し、図2(D)に示すように、アンテナと半導体素子を有する層とを、電気的に導通するように(例えば異方性導電膜等を用いて)貼り付けることで、外形に凹凸のない無線チップを形成することが可能である。
本発明は、小型で通信性が高く、安価な無線チップを提供することができる。さらに、本発明の無線チップは、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等にすることで角をなくし、接触しても負傷等が生じない安全性の高い無線チップを提供することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態1から実施の形態3とは異なり、樹脂等を用いてコーティングした無線チップについて、図10を用いて説明する。
例えば、誘電体層の加工性や作製コストを考慮して、平面、および/または、曲面のみを有する形状の無線チップが作製できない場合、不特定の形状に作製した無線チップを、樹脂等の保護層でコーティングすることができる。図10(A)には、樹脂等の保護層1002でコーティングした無線チップ1001を示す。
無線チップ1001を樹脂等の保護層1002でコーティングすることで、卵形、球形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状等の形状に作製するに形成することができる。または、鋳型による形成や研磨による面取り等の方法を用いて、円柱状(もしくは多角柱状)を有し、かつ、その外形端部は曲面を有する形状に形成することも可能である。
本発明の無線チップは電磁波を介して無線でリーダライタと通信を行うため、通信を阻害しない物質で作製される保護層によって、無線タグをコーティングすることが可能である。
図10(B)、(C)には樹脂等の保護層でコーティングを行った無線チップの断面図を示す。図10(B)示すように、無線チップ1001を樹脂等の保護層1003で直接コーティングすることができる。さらには、図10(C)に示すように、保護層1004をカプセル状に形成して無線チップ1001を内蔵し、保護層1004と無線チップ1001との間には充填剤1005をおくこともできる。
無線チップをコーティングするための保護層の例としては、有機樹脂、無機樹脂およびダイヤモンドライクカーボン(DLC)等が挙げられる。また、保護層が窒化珪素、酸化珪素、窒酸化珪素、酸窒化珪素、又は窒化炭素等を含むことによって、半導体素子の機能を低下させるアルカリ金属から、半導体素子を有する層を保護することができる。
上記のような無線タグをコーティングして外形を形成する方法は、実施の形態2で示したように半導体素子を有する層をシリコンウエハで作製するために厚みがあり、無線タグの形状がアンテナの誘電体層のみで決まらない場合や、誘電体層の形状を成形するよりも、無線タグをコーティングした方が安価に作製できる場合等に用いることができる。
また、本発明のように無線チップの最外面を樹脂やDLC(ダイヤモンドライクカーボン)等でコーティングし、曲面を有する形状に整形することで、誤飲が起こったとしても人体に悪影響を与えることのない安全性の高い無線チップを提供することができる。
さらには、無線チップの最外面をコーティングすることで物理的な強度が高くなり、何度も繰り返して利用できるリサイクル可能な無線チップを提供することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態5)
本実施の形態では、無線チップの使用方法について、図11を用いて説明する。
本発明の無線チップのように小型で安価に作製することが可能な無線チップは、物品に装着して小売りの管理を行うことが可能である。このように、大量の無線チップが小売りにまで利用されるようになると、最終的に無線チップは、消費者の手元へと届くことになる。最終消費者は不特定の多数であり、その中には無線チップおよび自動認識技術に関する知識を全く持たない人々がいるため、例えば負傷や誤飲といった予測しがたい事故が発生する危険性が生じることになる。さらに、使用後の無線チップの廃棄処理方法や、リサイクルに関する問題が生じる。
本発明はこれらの問題を解決するため、使用者や消費者が意識することができる安全な外観、大きさであり、かつ邪魔にならない大きさの箱、袋、包装用紙、マスコット等に無線チップを包装または内蔵してから物品に装着し、それらの無線チップを用いて物品の管理を行う方法を提供する。
例えば図11(A)に示すように、無線チップを袋1101に入れてペットボトル等の物品1102に装着することができる。図のように商品に引っかける構造を有する袋に無線チップをいれれば、小売業者は無線チップを容易に商品に装着することができる。さらに、当該袋は一目でそれと分かる大きさを有しているために装着していない物品を一目で確認することが可能であり、消費者も無線チップが入っていることを認識することができる。
また、図11(B)に示すように、無線チップを包装紙1103で包装してから野菜等の物品1104に装着することができる。図のように、無線チップを包装することで、野菜等の商品を束ねるときに無線チップを装着しやすくなる。また、消費者も料理を行うときに無線チップを確実に取り外してから利用することが可能になる。
さらには、図11(C)に示すように、例えば高級なカバンなどを販売する場合には、無線チップをマスコット1105等に内蔵してから物品1106に装着することもできる。図のように、無線チップをかわいらしいマスコット等に内蔵することで、商品のイメージアップにつながる可能性がある。さらには、マスコットに内蔵されていることで大切に扱い、無線チップをリサイクル使用することも可能になる。
上記のように無線チップを利用することによって、小売り販売を行う無線チップの利用者、および、物品を購入する消費者は、無線チップをそれと意識することが可能になる。また、包装または内蔵する物の最外面を安全な素材を用いることによって、思わぬ事故を回避することができるようになる。また、廃棄物として分別収集も可能になる。
さらには、タグを内蔵している包装、袋等を小売店内で回収することも容易になり、無線チップをリサイクル使用することも可能になる。包装もしくは内蔵することで無線チップが劣化するのを防ぐことができる。さらに、包装および内蔵しているものを取り替えることによって無線チップをリサイクル使用することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態6)
本実施の形態では、本発明の無線チップを構成するアンテナの種類について、図12を用いて説明する。
まず、図12(A)〜(D)に示すアンテナの誘電体層1201、1211、1221、1241を形成する。上記誘電体層は、円柱状を有し、かつ、その外形端部は曲面を有する。詳細には、円柱形の上面および底面と側面とが交わる角を、研磨する等によって面取りを行い、平面および曲面のみを有する形状に成形している。そのほかにも、四角柱等の多角柱状に形成し、上面および底面と側面とが交わる角や側面と側面が交わる角を面取りすることによって角のない形状を成形してもよい。さらには、球形、卵形、碁石状楕円球体、ラグビーボール状楕円球体または円盤状、等に成形しても良い。図12では、円柱状に形成し、その後面取りを行って角をなくした誘電体層を例にとって図示する。しかしながら本発明はこれに限定されない。
まず、図12(A)に示すアンテナは、放射電極として機能する第1の導電層1202と、誘電体層1201と、接地体として機能する第2の導電層1203と、給電点1204と、第1の導電層、誘電体層、及び第2の導電層に設けられたスルーホールに形成され、給電点に接続する給電体を有する。なお、給電体は、給電点において第1の導電層と接続するが、第2の導電層とは接続しない。放射電極として機能する第1の導電層1202が、円形であり、且つ点対称となる2つの領域1205を面取りすることで、円偏波されている電磁波を受信することができる。また、第1の導電層1202が円形の場合、アンテナは直偏波のアンテナとなる。
次に、図12(B)に示すアンテナは、放射電極として機能する第1の導電層1212と、誘電体層1211と、接地体として機能する第2の導電層1213と、給電点1214と、第1の導電層、誘電体層、及び第2の導電層に設けられたスルーホールに形成され、給電点に接続する給電体を有する。なお、給電体は、給電点において第1の導電層と接続するが、第2の導電層とは接続しない。放射電極として機能する第1の導電層1212は、矩形であり、且つ点対称となる2つの角部1215を面取りすることで円偏波のアンテナとなる。また、第1の導電層1212が矩形の場合、アンテナは直偏波のアンテナとなる。
また、図12(C)に示すアンテナは、放射電極として機能する第1の導電層1222と、誘電体層1221と、接地体として機能する第2の導電層1223と、給電体層1224とを有する。放射電極として機能する第1の導電層1222は、矩形であり、且つ点対称となる2つの角部1225を面取りすることで円偏波のアンテナとして利用できる。放射電極として機能する第1の導電層1222と給電体層1224とは、ギャップを介して容量的に結合されている。また、給電体層1224は誘電体層の側面に形成でき、表面実装が可能である。
図12(A)〜図12(C)に示すアンテナは、誘電体層の一方の面に接地体として機能する第2の導電層が設けられているため、第1の導電層側に指向性を有し、第1の導電層側に電波を放射する。
また、図12(D)に示すアンテナは、放射電極として機能する第1の導電層1242と、誘電体層1241と、接地体として機能する第2の導電層1243と、給電体層1244とを有する。また、第1の導電層1242において、対角線上に直交スリット1245が形成されている。すなわち、十字の切欠きが設けられている。このため、誘電体層1241が十字に露出している。放射電極として機能する第1の導電層1242と給電体層1244とは、ギャップを介して容量的に結合されている。
特に、円偏波のアンテナを用いることで、GPS(Global Positioning System(1.5GHz))、衛星デジタル放送(2.6GHz)等の衛星送受信、無線LAN(Local Area Network)(2.4GHz、5.2GHz)、携帯情報機器向けの無線通信(2.4GHz)、UWB(Ultra Wide Band:超広帯域無線)(3〜10GHz)等のPAN(パーソナルエリアネットワーク)の送受信、第3世代のデータ通信、パケット通信の送受信を行うことができる。
また、本発明の無線チップは、図12に示すアンテナ以外にも公知のアンテナを用いて構成することも可能である。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態7)
本実施の形態では、本発明の無線チップの回路構成例について、図13を用いて説明する。
本発明の無線チップ20は、リーダライタと無線通信を行う。当該無線チップ20は、図13(A)に示すように、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18を有する。
また、図13(B)に示すように、本発明の無線チップ20は、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18の他、中央処理ユニット21を有しても良い。
また、図13(C)に示すように、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18、中央処理ユニット21の他、検出素子31、検出回路32からなる検出部30を有しても良い。ここで、中央処理ユニット21とは、CPUや演算処理回路等を含み。検出素子31とは、物理量や物質の濃度等を測定するためのセンサを含んでいる。
本実施の形態の無線チップは、前記実施の形態1から実施の形態3で説明した半導体素子を有する層に、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、中央処理ユニット21の他、検出素子31、検出回路32からなる検出部30等を構成することで、小型で多機能を有する無線チップを形成することが可能である。
電源回路11は、アンテナ18から入力された交流信号を基に、無線チップ20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、無線チップ20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。他の回路を制御する制御回路14は、記憶回路16を制御する機能を有する。アンテナ18は、電磁波の送受信を行う機能を有する。リーダライタ19は、無線チップとの交信、制御及びそのデータに関する処理を制御する。なお、無線チップは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
記憶回路16は、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM、フラッシュメモリ、及び有機メモリから選択される1つ又は複数を有する。
なお、有機メモリとは、一対の電極間に有機化合物を有する層を挟んで設けたものをいう。また、有機メモリとは、一対の電極間に有機化合物と無機化合物との混合層設けたものをいう。有機化合物の代表例としては、電気的作用や光が照射されることにより、結晶状態や導電性、形状が変化する物質を用いる。代表的には、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子、正孔輸送性が高い有機化合物、又は電子輸送性が高い有機化合物を用いることができる。
また、一対の電極間に有機化合物と無機化合物との混合層を設ける場合には、正孔輸送性の高い有機化合物と電子を受け取りやすい無機化合物とを混合させることが好ましい。また、電子輸送性の高い有機化合物と電子を与えやすい無機化合物とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアや電子キャリアが発生し、極めて優れたホール注入性・輸送性や電子注入性・輸送性を示す。
有機メモリは、小型化、薄膜化および大容量化を同時に実現することができるため、記憶回路16を有機メモリで設けることにより、無線チップの小型化、軽量化を達成することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態8)
本発明の無線チップの一実施の形態を図14に示す。図14は無線チップの断面図である。本実施の形態では、半導体素子を有する層と、受動素子と、アンテナとが、異方性導電接着材や導電層等で固着された無線チップの構造について説明する。
実施の形態1から実施の形態3に示すように、半導体素子を有する層1401を形成する。半導体素子を有する層1401と受動素子1420が異方性導電接着材1410で固着される。ここでは、受動素子1420を、第1の受動素子1430及び第2の受動素子1440で示す。また、半導体素子を有する層1401の表面に露出された配線1402と受動素子1420の第1の配線1421とが異方性導電接着材中の導電性粒子で電気的に接続される。
また、受動素子1420とアンテナ1460とは、導電層1450、1451で固着される。アンテナ1460の給電体層1463及び受動素子1420の第2の配線1422、アンテナの接地体として機能する第2の導電層1462及び受動素子の第3の配線1423は、それぞれ導電層1450、1451で電気的に接続される。導電層1450、1451は、導電性ペーストを硬化して形成する。導電性ペーストを硬化した導電層の代表例としては、スズ(Sn)、銀(Ag)、ビスマス(Bi)、銅(Cu)、インジウム(In)、ニッケル(Ni)、アンチモン(Sb)、亜鉛(Zn)の複数を含む合金があげられる。また、導電層1450、1451の代わりに異方性導電接着材を用いることも可能である。
また、第1の受動素子1430は、絶縁層1431〜1434とその間に設けられた導電層1441〜1443とで、キャパシタ、インダクタ、抵抗のいずれか一つ以上が構成される。第2の受動素子1440も同様に、絶縁層1434〜1437とその間に設けられた導電層1444〜1446とで、キャパシタ、インダクタ、抵抗のいずれか一つ以上が構成される。
第1の受動素子1430または第2の受動素子1440の絶縁層1431〜1437の誘電率は2.6〜40が好ましい。導電層1441〜1446は、金、銀、銅、アルミニウムなど導電率の高い金属、またはこれらいずれか複数で形成される合金を用いる。
第1の受動素子1430、第2の受動素子1440の形成方法を以下に示す。酸化アルミニウムと酸化珪素を有するセラミックを膜厚10〜150μmにシート状としたもの(いわゆるグリーンシート)に、金、銀、銅、アルミニウムなど導電率の高い金属、またこれらいずれか複数で形成される合金を印刷法により印刷し導電層を形成する。なお、必要であればグリーンシートにスルーホールを形成し、該スルーホールに導電性ペーストを充填してプラグを形成してもよい。また、グリーンシートは、実施の形態1または実施の形態2で示すアンテナ1460の誘電体層1461を形成するセラミック、有機樹脂等を適宜混合して形成してもよい。このような導電層が印刷されたグリーンシートを複数積み重ねて熱圧着し、所定の大きさに加工し、800〜1300度で加熱して絶縁層と導電層を焼成して、第1の受動素子1430、第2の受動素子1440を形成することができる。
コンデンサ、インダクタ、抵抗、配線等の受動素子を複数組み合わせることで、高周波回路を構成するディプレクサ、及びローパスフィルタを含むアンテナフロントエンドモジュール、並びにアイソレータ、カプラ、減衰器、及びパワーアンプを含むアイソレータパワーアンプモジュール、VCO(電圧制御発振器)、バンドバスフィルタ(BPF)、積層フィルター、バルントランス、誘電体フィルター、カプラ、共振器等を構成することが可能である。ここで、高周波回路とは、数百MHzから数十GHzの周波数で動作する回路としている。
また、半導体素子を有する層及び受動素子により、高周波回路である電源回路、クロック発生回路、及びデータ復調/変調回路や他の回路を制御する制御回路、インターフェイス回路、記憶回路、中央処理ユニット、検出素子、検出制御回路等を構成する。
また、実施の形態1と同様に、半導体素子を有する層1401は、有機樹脂層を介して可撓性を有する基板に固着されていてもよい。
本実施の形態の無線チップは、絶縁層及び導電膜を積層することで形成される受動素子と半導体素子を用いて形成された集積回路からなる。このため、適した機能を有する素子で各回路を高集積化される。本発明の無線チップを配線基板に実装することで、実装部品数を削減することが可能であるため、配線基板面積の縮小及びそれを有する電子機器の小型化が可能である。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
本実施例では、半導体素子を形成する方法について例を挙げて説明する。
本発明の無線チップを構成する半導体素子を有する層の一例を図15に示す。なお、図15において、図15(B)は図15(A)のa−b間の断面図に相当し、図15(C)は図15(A)のc−d間の断面図に相当する。
図15に示す半導体素子を有する層は、基板1501上に絶縁膜1502を介して設けられた半導体膜1503a、1503bと、当該半導体膜1503a、1503b上にゲート絶縁膜1504を介して設けられたゲート電極1505と、ゲート電極を覆って設けられた絶縁膜1506、1507と、半導体膜1503a、1503bのソース領域またはドレイン領域と電気的に接続し且つ絶縁膜1507上に設けられた導電膜1508とを有している。なお、図15においては、半導体膜1503aの一部をチャネル領域として用いたn型の薄膜トランジスタ1510aと半導体膜1503bの一部をチャネル領域として用いたp型の薄膜トランジスタ1510bとを設けた場合を示しているが、この構成に限られない。例えば、図15では、n型の薄膜トランジスタ1510aにLDD領域を設け、p型の薄膜トランジスタ1510bにはLDD領域を設けていないが、両方に設けた構成としてもよいし両方に設けない構成とすることも可能である。
基板1501は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体素子を有する層を作製することが可能となる。また、このような基板であれば、その面積や形状に大きな制限はないため、基板1501として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
絶縁膜1502は、下地膜として機能し、基板1501からNaなどのアルカリ金属やアルカリ土類金属が、半導体膜1503a、1503b中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁膜1502としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜1502を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜で設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜1502を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
半導体膜1503a、1503bは、非晶質(アモルファス)半導体またはセミアモルファス半導体(SAS)で形成することができる。また多結晶半導体膜を用いていても良い。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端化するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪素を有する気体をグロー放電分解(プラズマCVD)して形成する。珪素を有する気体としては、SiH4、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪素を有する気体をH2、または、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲。圧力は0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm−1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。ここでは、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させる。
ゲート絶縁膜1504は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
絶縁膜1506は、公知の手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
絶縁膜1507は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂からなる単層または積層構造で設けることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、図15における半導体素子を有する層において、絶縁膜1506を設けずにゲート電極1505を覆うように直接絶縁膜1507を設けることも可能である。
導電膜1508としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばCとTiを含有したAl合金、Niを含有したAl合金、CとNiを含有したAl合金、CとMnを含有したAl合金等を用いることができる。また、積層構造で設ける場合、AlとTiを積層させることによって設けることができる。
また、図15において、n型の薄膜トランジスタ1510aはゲート電極1505の側壁に接してサイドウォールを有し、半導体膜1503aにn型の導電性を付与する不純物が選択的に添加されたソース領域、ドレイン領域およびサイドウォールの下方に設けられたLDD領域が形成されている。また、p型の薄膜トランジスタ1510bはゲート電極1505の側壁に接してサイドウォールを有し、半導体膜1503bにp型の導電性を付与する不純物が選択的に添加されたソース領域およびドレイン領域が形成されている。
なお、本発明の無線チップを構成する半導体素子を有する層では、上記基板1501、絶縁膜1502、半導体膜1503aおよび1503b、ゲート絶縁膜1504、絶縁膜1506または絶縁膜1507のうち少なくともいずれか一層に、プラズマ処理を用いて酸化または窒化を行うことにより半導体膜または絶縁膜を酸化または窒化する。このように、プラズマ処理を用いて半導体膜または絶縁膜を酸化または窒化することによって、当該半導体膜または絶縁膜の表面を改質し、CVD法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥を抑制し半導体素子を有する層の特性等を向上させることが可能となる。
以下に図面を参照して、プラズマ処理を用いて半導体素子を有する層を作製する方法を説明する。具体的には、プラズマ処理を用いて、基板1501、絶縁膜1502、半導体膜1503aおよび1503b、ゲート絶縁膜1504、絶縁膜1506または絶縁膜1507を酸化または窒化させて半導体素子を有する層を作製する場合について説明する。
ここでは、上記図15における半導体膜1503aおよび1503bまたはゲート絶縁膜1504にプラズマ処理を行い、当該半導体膜1503aおよび1503bまたはゲート絶縁膜1504を酸化または窒化することによって半導体素子を有する層を作製する方法について図面を参照して説明する。
はじめに、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部を直角に近い形状で設ける場合について示す。
まず、基板1501上に島状の半導体膜1503a、1503bを形成する(図16(A−1)及び(A−2))。島状の半導体膜1503a、1503bは、基板1501上にあらかじめ形成された絶縁膜1502上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させ、半導体膜を選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお、図16では、島状の半導体膜1503a、1503bの端部を直角に近い形状(θ=85〜100°)で設ける。
次に、プラズマ処理を行い半導体膜1503a、1503bを酸化または窒化することによって、当該半導体膜1503a、1503bの表面にそれぞれ酸化膜または窒化膜1521a、1521b(以下、絶縁膜1521a、絶縁膜1521bとも記す)を形成する(図16(B−1)及び(B−2))。例えば、半導体膜1503a、1503bとしてSiを用いた場合、絶縁膜1521aおよび絶縁膜1521bとして、酸化珪素(SiOx)または窒化珪素(SiNx)が形成される。また、プラズマ処理により半導体膜1503a、1503bを酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体膜1503a、1503bに接して酸化珪素(SiOx)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>y)が形成される。なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下(例えば、酸素(O2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H2)と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下)でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下(例えば、窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNH3と希ガス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。そのため、絶縁膜1521a、1521bは、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでおり、Arを用いた場合には絶縁膜1521a、1521bにArが含まれている。
また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上1×1013cm−3以下であり、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板1501上に形成された被処理物(ここでは、半導体膜1503a、1503b)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点温度よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
次に、絶縁膜1521a、1521bを覆うようにゲート絶縁膜1504を形成する(図16(C−1)及び(C−2))。ゲート絶縁膜1504は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、半導体膜1503a、1503bとしてSiを用い、プラズマ処理により当該Siを酸化させることによって当該半導体膜1503a、1503b表面に絶縁膜1521a、1521bとして酸化珪素を形成した場合、当該絶縁膜1521a、1521b上にゲート絶縁膜として酸化珪素(SiOx)を形成する。また、上記図16(B−1)及び(B−2)において、プラズマ処理により半導体膜1503a、1503bを酸化または窒化することによって形成された絶縁膜1521a、1521bの膜厚が十分である場合には、当該絶縁膜1521a、1521bをゲート絶縁膜として用いることも可能である。
次に、ゲート絶縁膜1504上にゲート電極1505等を形成することによって、島状の半導体膜1503a、1503bをチャネル領域として用いたn型の薄膜トランジスタ1510a、p型の薄膜トランジスタ1510bを有する半導体素子を有する層を作製することができる(図16(D−1)及び(D−2))。
このように、半導体膜1503a、1503b上にゲート絶縁膜1504を設ける前に、プラズマ処理により半導体膜1503a、1503bの表面を酸化または窒化することによって、チャネル領域の端部1551a、1551b等におけるゲート絶縁膜1504の被覆不良に起因するゲート電極と半導体膜のショート等を防止することができる。つまり、島状の半導体膜の端部が直角に近い形状(θ=85〜100°)を有する場合には、CVD法やスパッタ法等により半導体膜を覆うようにゲート絶縁膜を形成した際に、半導体膜の端部においてゲート絶縁膜の段切れ等による被覆不良の問題が生じる恐れがあるが、あらかじめ半導体膜の表面にプラズマ処理を用いて酸化または窒化しておくことによって、半導体膜の端部におけるゲート絶縁膜の被覆不良等を防止することが可能となる。
また、上記図16において、ゲート絶縁膜1504を形成した後にプラズマ処理を行うことによって、ゲート絶縁膜1504を酸化または窒化させてもよい。この場合、半導体膜1503a、1503bを覆うように形成されたゲート絶縁膜1504(図17(A−1)及び(A−2))にプラズマ処理を行い、ゲート絶縁膜1504を酸化または窒化することによって、ゲート絶縁膜1504の表面に酸化膜または窒化膜1523(以下、絶縁膜1523とも記す)を形成する(図17(B−1)及び(B−2))。プラズマ処理の条件は、上記図16(B−1)及び(B−2)と同様に行うことができる。また、絶縁膜1523は、プラズマ処理に用いた希ガスを含んでおり、例えばArを用いた場合には絶縁膜1523にArが含まれている。
また、図17(B−1)及び(B−2)において、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜1504を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この場合、半導体膜1503a、1503b側に酸化珪素(SiOx)または酸化窒化珪素(SiOxNy)(x>y)が形成され、ゲート電極1505に接して窒化酸化珪素(SiNxOy)(x>y)が形成される。その後、絶縁膜1523上にゲート電極1505等を形成することによって、島状の半導体膜1503a、1503bをチャネル領域として用いたn型の薄膜トランジスタ1510a、p型の薄膜トランジスタ1510bを有する半導体素子を有する層を作製することができる(図17(C−1)及び(C−2))。
このように、ゲート絶縁膜にプラズマ処理を行うことにより、当該ゲート絶縁膜の表面を酸化または窒化することによって、ゲート絶縁膜の表面を改質し緻密な膜を形成することができる。プラズマ処理を行うことによって得られた絶縁膜は、CVD法やスパッタ法で形成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジスタの特性を向上させることができる。
なお、図17においては、あらかじめ半導体膜1503a、1503bにプラズマ処理を行うことによって、当該半導体膜1503a、1503bの表面を酸化または窒化させた場合を示したが、半導体膜1503a、1503bにプラズマ処理を行わずにゲート絶縁膜1504を形成した後にプラズマ処理を行う方法を用いてもよい。このように、ゲート電極を形成する前にプラズマ処理を行うことによって、半導体膜の端部においてゲート絶縁膜の段切れ等による被覆不良が生じた場合であっても、被覆不良により露出した半導体膜を酸化または窒化することができるため、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と半導体膜のショート等を防止することができる。
このように、島状の半導体膜の端部を直角に近い形状で設けた場合であっても、半導体膜またはゲート絶縁膜にプラズマ処理を行い、当該半導体膜またはゲート絶縁膜を酸化または窒化することによって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と半導体膜のショート等を防止することができる。
次に、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部をテーパー形状(θ=30〜85°)で設ける場合について示す。
まず、基板1501上に島状の半導体膜1503a、1503bを形成する(図18(A−1)及び(A−2))。島状の半導体膜1503a、1503bは、基板1501上にあらかじめ形成された絶縁膜1502上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させ、選択的に半導体膜をエッチングして除去することにより設けることができる。なお、図18では、島状の半導体膜の端部をテーパー形状(θ=30〜85°)で設ける。
次に、半導体膜1503a、1503bを覆うようにゲート絶縁膜1504を形成する(図18(B−1)及び(B−2))。ゲート絶縁膜1504は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
次に、プラズマ処理を行いゲート絶縁膜1504を酸化または窒化することによって、当該ゲート絶縁膜1504の表面にそれぞれ酸化膜または窒化膜1524(以下、絶縁膜1524とも記す)を形成する(図18(C−1)及び(C−2))。なお、プラズマ処理の条件は上記と同様に行うことができる。例えば、ゲート絶縁膜1504として酸化珪素(SiOx)または酸化窒化珪素(SiOxNy)(x>y)を用いた場合、酸素雰囲気下でプラズマ処理を行いゲート絶縁膜1504を酸化することによって、ゲート絶縁膜の表面にはCVD法やスパッタ法等により形成されたゲート絶縁膜と比較してピンホール等の欠陥の少ない緻密な膜を形成することができる。一方、窒素雰囲気下でプラズマ処理を行いゲート絶縁膜1504を窒化することによって、ゲート絶縁膜1504の表面に絶縁膜1524として窒化酸化珪素(SiNxOy)(x>y)を設けることができる。また、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜1504を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。また、絶縁膜1524は、プラズマ処理に用いた希ガスを含んでおり、例えばArを用いた場合には絶縁膜1524中にArが含まれている。
次に、ゲート絶縁膜1504上にゲート電極1505等を形成することによって、島状の半導体膜1503a、1503bをチャネル領域として用いたn型の薄膜トランジスタ1510a、p型の薄膜トランジスタ1510bを有する半導体素子を有する層を作製することができる(図18(D−1)及び(D−2))。
このように、ゲート絶縁膜にプラズマ処理を行うことにより、ゲート絶縁膜の表面に酸化膜または窒化膜からなる絶縁膜を設け、ゲート絶縁膜の表面の改質をすることができる。プラズマ処理を行うことによって酸化または窒化された絶縁膜は、CVD法やスパッタ法で形成されたゲート絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジスタの特性を向上させることができる。また、半導体膜の端部をテーパー形状とすることによって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と半導体膜のショート等を抑制することができるが、ゲート絶縁膜を形成した後にプラズマ処理を行うことによって、より一層ゲート電極と半導体膜のショート等を防止することができる。
次に、図18とは、異なる半導体素子を有する層の作製方法に関して図面を参照して説明する。具体的には、テーパー形状を有する半導体膜の端部に選択的にプラズマ処理を行う場合に関して示す。
まず、基板1501上に島状の半導体膜1503a、1503bを形成する(図19(A−1)及び(A−2))。島状の半導体膜1503a、1503bは、基板1501上にあらかじめ形成された絶縁膜1502上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させ、レジスト1525a、1525bをマスクとして半導体膜を選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。
次に、半導体膜のエッチングのために使用したレジスト1525a、1525bを除去する前に、プラズマ処理を行い島状の半導体膜1503a、1503bの端部を選択的に酸化または窒化することによって、当該半導体膜1503a、1503bの端部にそれぞれ酸化膜または窒化膜1526(以下、絶縁膜1526とも記す)を形成する(図19(B−1)及び(B−2))。プラズマ処理は、上述した条件下で行う。また、絶縁膜1526は、プラズマ処理に用いた希ガスを含んでいる。
次に、半導体膜1503a、1503bを覆うようにゲート絶縁膜1504を形成する(図19(C−1)及び(C−2))。ゲート絶縁膜1504は、上記と同様に設けることができる。
次に、ゲート絶縁膜1504上にゲート電極1505等を形成することによって、島状の半導体膜1503a、1503bをチャネル領域として用いたn型の薄膜トランジスタ1510a、p型の薄膜トランジスタ1510bを有する半導体素子を有する層を作製することができる(図19(D−1)及び(D−2))。
半導体膜1503a、1503bの端部をテーパー形状に設けた場合、半導体膜1503a、1503bの一部に形成されるチャネル領域の端部1552a、1552bもテーパー形状となり半導体膜の膜厚やゲート絶縁膜の膜厚が中央部分と比較して変化するため、薄膜トランジスタの特性に影響を及ぼす場合がある。そのため、ここではプラズマ処理によりチャネル領域の端部を選択的に酸化または窒化して、当該チャネル領域の端部となる半導体膜に絶縁膜を形成することによって、チャネル領域の端部に起因する薄膜トランジスタへの影響を低減することができる。
なお、図19では、半導体膜1503a、1503bの端部に限ってプラズマ処理により酸化または窒化を行った例を示したが、もちろん上記図18で示したようにゲート絶縁膜1504にもプラズマ処理を行って酸化または窒化させることも可能である(図21(A−1)及び(A−2))。
次に、上記とは異なる半導体素子を有する層の作製方法に関して図面を参照して説明する。具体的には、テーパー形状を有する半導体膜にプラズマ処理を行う場合に関して示す。
まず、基板1501上に上記と同様に島状の半導体膜1503a、1503bを形成する(図20(A−1)及び(A−2))。
次に、プラズマ処理を行い半導体膜1503a、1503bを酸化または窒化することによって、当該半導体膜1503a、1503bの表面にそれぞれ酸化膜または窒化膜1527a、1527b(以下、絶縁膜1527a、絶縁膜1527bとも記す)を形成する(図20(B−1)及び(B−2))。プラズマ処理は上述した条件下で同様に行うことができる。例えば、半導体膜1503a、1503bとしてSiを用いた場合、絶縁膜1527aおよび絶縁膜1527bとして、酸化珪素(SiOx)または窒化珪素(SiNx)が形成される。また、プラズマ処理により半導体膜1503a、1503bを酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体膜1503a、1503bに接して酸化珪素(SiOx)または酸化窒化珪素(SiOxNy)(x>y)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>y)が形成される。そのため、絶縁膜1527a、1527bは、プラズマ処理に用いた希ガスを含んでいる。なお、プラズマ処理を行うことにより半導体膜1503a、1503bの端部も同時に酸化または窒化される。
次に、絶縁膜1527a、1527bを覆うようにゲート絶縁膜1504を形成する(図20(C−1)及び(C−2))。ゲート絶縁膜1504は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、半導体膜1503a、1503bとしてSiを用いてプラズマ処理により酸化させることによって、当該半導体膜1503a、1503b表面に絶縁膜1527a、1527bとして酸化珪素を形成した場合、当該絶縁膜1527a、1527b上にゲート絶縁膜として酸化珪素(SiOx)を形成する。
次に、ゲート絶縁膜1504上にゲート電極1505等を形成することによって、島状の半導体膜1503a、1503bをチャネル領域として用いたn型の薄膜トランジスタ1510a、p型の薄膜トランジスタ1510bを有する半導体素子を有する層を作製することができる(図20(D−1)及び(D−2))。
半導体膜の端部をテーパー形状に設けた場合、半導体膜の一部に形成されるチャネル領域の端部1553a、1553bもテーパー形状となるため、半導体素子の特性に影響を及ぼす場合がある。そのため、プラズマ処理により半導体膜を酸化または窒化することによって、結果的にチャネル領域の端部も酸化または窒化されるため半導体素子への影響を低減することができる。
なお、図20では、半導体膜1503a、1503bに限ってプラズマ処理により酸化または窒化を行った例を示したが、もちろん上記図18で示したようにゲート絶縁膜1504にプラズマ処理を行って酸化または窒化させることも可能である(図21(B−1)及び(B−2))。この場合、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜1504を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この場合、半導体膜1503a、1503b型に酸化珪素(SiOx)または酸化窒化珪素(SiOxNy)(x>y)が形成され、ゲート電極1505に接して窒化酸化珪素(SiNxOy)(x>y)が形成される。
また、上述したようにプラズマ処理を行うことによって、半導体膜や絶縁膜に付着したゴミ等の不純物の除去を容易に行うことができる。一般的に、CVD法やスパッタ法等により形成された膜にはゴミ(パーティクルともいう)が付着していることがある。例えば、図22(A)に示すように、絶縁膜または導電膜または半導体膜等の膜1571上にCVD法やスパッタ法等により形成された絶縁膜1572上にゴミ1573が形成される場合がある。このような場合であっても、プラズマ処理を行い絶縁膜1572を酸化または窒化することによって、絶縁膜1572の表面に酸化膜または窒化膜1574(以下、絶縁膜1574ともいう)が形成される。絶縁膜1574は、ゴミ1573が存在しない部分のみならず、ゴミ1573の下側の部分にも回り込むように酸化または窒化されることによって、絶縁膜1574の体積が増加する。一方、ゴミ1573の表面もプラズマ処理によって酸化または窒化され絶縁膜1575が形成され、その結果ゴミ1573の体積も増加する(図22(B))。
このとき、ゴミ1573は、ブラシ洗浄等の簡単な洗浄により、絶縁膜1574の表面から容易に除去される状態になる。このように、プラズマ処理を行うことによって、当該絶縁膜または半導体膜に付着した微細なゴミであっても当該ゴミの除去が容易になる。なお、これはプラズマ処理を行うことによって得られる効果であり、本実施例のみならず、他の実施の形態においても同様のことがいえる。
このように、プラズマ処理を行い半導体膜またはゲート絶縁膜を酸化または窒化して表面を改質することにより、緻密で膜質のよい絶縁膜を形成することができる。また、絶縁膜の表面に付着したゴミ等を洗浄によって、容易に除去することが可能となる。その結果、絶縁膜を薄く形成する場合であってもピンホール等の欠陥を防止し、薄膜トランジスタ等の半導体素子の微細化および高性能化を実現することが達成できる。
なお、本実施例は上記実施の形態と自由に組み合わせて行うことができる。