JP4778117B2 - メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル - Google Patents

メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル Download PDF

Info

Publication number
JP4778117B2
JP4778117B2 JP2010538255A JP2010538255A JP4778117B2 JP 4778117 B2 JP4778117 B2 JP 4778117B2 JP 2010538255 A JP2010538255 A JP 2010538255A JP 2010538255 A JP2010538255 A JP 2010538255A JP 4778117 B2 JP4778117 B2 JP 4778117B2
Authority
JP
Japan
Prior art keywords
memory cell
current control
electrode
plug
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010538255A
Other languages
English (en)
Other versions
JPWO2010137339A1 (ja
Inventor
崇志 岡田
巧 三河
浩二 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010538255A priority Critical patent/JP4778117B2/ja
Application granted granted Critical
Publication of JP4778117B2 publication Critical patent/JP4778117B2/ja
Publication of JPWO2010137339A1 publication Critical patent/JPWO2010137339A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

この発明は、抵抗変化素子とその抵抗変化素子に流れる電流を制御する電流制御素子とを直列に接続してなる不揮発性記憶素子をメモリセルとして用いたメモリセルアレイ、およびその製造方法等に関する。
近年、抵抗変化層の記憶作用を利用して情報を記憶する抵抗変化素子の研究が盛んに行われている。
この抵抗変化素子に用いられる抵抗変化層は、主として金属酸化物で構成される材料により構成される薄膜である。抵抗変化層に電圧パルスを印加すると、その抵抗値が変化し、変化後の抵抗値が不揮発的に保持される。抵抗変化層の高抵抗状態と低抵抗状態とを、それぞれ、例えば２値データの“１”と“０”とに対応させると、抵抗変化素子に２値データを記憶させることができる。
抵抗変化を起こさせるために抵抗変化素子に印加される電圧の大きさや、印加される電圧に応じて流れる電流の大きさは、抵抗変化層の物理的な状態を変化させるには十分であり、抵抗変化層を破壊しない程度であればよく、そのような大きさの電圧パルスが複数回印加されてもよい。
抵抗変化素子を含むメモリセルを複数のワード線と複数のビット線との立体交差部の各々に配設することで、いわゆるクロスポイント型のメモリセルアレイを構成することができる。
クロスポイント型のメモリセルアレイにおいては、選択されたメモリセル（選択セル）にデータを書き込む際や抵抗変化素子からデータを読み出す際に、選択されていないメモリセル（非選択セル）に流れるリーク電流の影響によって、非選択セルのデータが変化する、書き込みディスターブあるいは読み出しディスターブと呼ばれる障害が発生し得ることが知られている。
そのため、クロスポイント型のメモリセルアレイを用いた不揮発性記憶装置には、一般的に、書き込みディスターブや読み出しディスターブを防止するための構成が設けられる。
クロスポイント型のメモリセルアレイを用いて、かつ読み出しディスターブの発生を抑制できる不揮発性記憶装置の一例として、抵抗変化素子とダイオード（電流制御素子）との直列回路により構成されるメモリセルをマトリクス状に配置してなるメモリセルアレイを備える不揮発性記憶装置が提案されている（例えば、特許文献１を参照）。
特許文献１に記載の不揮発性記憶装置は、抵抗変化素子とダイオードとが直列に接続されてなる不揮発性記憶素子をメモリセルとして用いたメモリセルアレイを備えるものであり、メモリセルの両端がそれぞれワード線およびビット線に接続されている。
選択セルからのデータの読み出しは、選択セルが接続されているワード線およびビット線を介して、選択セルに所定の読み出し電圧（ダイオードのオン電圧以上の電圧）を印加することにより行われる。
このとき、選択セルに接続されていないワード線およびビット線には、選択セルが接続されているワード線に印加される電圧とビット線に印加される電圧との中間の電圧が印加される。つまり、選択セルと同じワード線またはビット線に接続されている非選択セル（半選択セル）には、読み出し電圧の約半分の電圧が印加される。
したがって、読み出し電圧をダイオードのオン電圧の２倍未満に設定すれば、半選択セルに印加される電圧は、ダイオードのオン電圧未満となり、半選択セルからのリーク電流はダイオードの非線形な電圧電流特性によって微小な大きさに抑制される。これにより、読み出しディスターブが防止される。
特開２００４−３１９５８７号公報
しかしながら、上述の構成によるクロスポイント型の不揮発性記憶装置においては、以下の問題がある。
すなわち、選択セルからデータを読み出す際には、複数の非選択セル（たとえば半選択セル）に対して読み出し電圧の約半分の電圧が印加されるため、ダイオードの非線形な電圧電流特性に応じた微小なリーク電流が流れる。つまり、クロスポイント型のメモリセルアレイでは、非選択セルからのリーク電流は、微小ではあるが完全になくすことはできない。
そのため、リーク電流は、メモリセルアレイの規模（マトリクスサイズ）が大きくなるにしたがって、非選択セルの数が増えるとともに増加していき、やがては選択セルからのデータ読み出し動作を妨げる大きさに達する。このことは、マトリクスサイズの上限がダイオードの電気的特性（特には、リーク電流の大きさ）に応じて制限されることを意味している。
一般的に、大容量の不揮発性記憶装置は、半導体基板上に、マトリクスサイズに応じた面積を占めるメモリセルアレイと、当該メモリセルアレイを駆動するための、マトリクスサイズに依らない固定的な面積を必要とする周辺回路とで構成されるユニットを複数設置することで構成される。
そのため、ダイオードのリーク電流が大きいためにメモリセルアレイのマトリクスサイズを大きくすることができないとすれば、メモリセルアレイの面積に対する周辺回路の面積の比が相対的に大きくならざるを得ない。その結果、不揮発性記憶装置の高集積化が阻害される。
本発明は、上記の課題を解決するものであり、抵抗変化素子とその抵抗変化素子に流れる電流を制御する電流制御素子とを直列に接続してなる不揮発性記憶素子をメモリセルとして用いたメモリセルアレイにおいて、電流制御素子のリーク電流を低減するために好適な構造、および、そのような構造のメモリセルアレイの製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の１つの局面におけるメモリセルアレイは、半導体基板と、前記半導体基板上に、互いに平行に延設された複数の第１の導電体層と、前記第１の導電体層を被覆するように形成された層間絶縁膜と、前記層間絶縁膜の上方に、互いに平行に且つ前記複数の第１の導電体層に立体交差するように延設された複数の第２の導電体層と、前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部において、前記層間絶縁膜を貫通して、下端面が前記第１の導電体層に電気的に接続されるように形成されたプラグと、前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部において、前記プラグの上端面と前記第２の導電体層との間に、前記プラグの上端面と前記第２の導電体層とに電気的に接続されるように形成されたメモリセルとを備え、前記メモリセルの各々は、前記プラグの前記上端面を被覆するように形成され、非線形な電流電圧特性を有する電流制御素子と、前記電流制御素子と電気的に直列に接続され、電圧パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化素子とを有し、前記プラグの前記上端面は第１の凹形状に形成されており、前記電流制御素子は、前記プラグの前記上端面を被覆する第１の電極と、前記第１の電極の上に形成された半導体層または絶縁体層である電流制御層と、前記電流制御層の上に形成された第２の電極とを有し、前記第１の電極の、前記プラグの前記上端面の中央部上における厚さは、前記プラグの前記上端面の周縁部上における厚さよりも厚く、最大で前記第１の凹形状の深さだけ厚い。
このような構成によれば、前記第１の電極が、前記プラグの前記上端面の中央部上における厚さが、前記プラグの前記上端面の周縁部上における厚さよりも厚く、最大で前記第１の凹形状の深さだけ厚いという、特徴的な形状を有しているために、前記第１の凹形状による段差は、前記第１の電極の上面において縮小されるかまたは除去される。前記第１の電極の上面は、例えば、前記第１の凹形状よりも浅い第２の凹形状になるか、または略平坦になる。
前記電流制御層が、段差が縮小または除去された後の前記第１の電極上に設けられることで、前記電流制御層が局所的に過度に薄くなりにくくなる。その結果、リークパスが発生する可能性が少なくなり、前記電流制御素子の電気的特性の劣化であるリーク電流の増大や絶縁破壊耐圧の低下を抑制することができる。
電気的特性が良好な（特には、リーク電流が小さい）電流制御素子が得られることで、そのような電流制御素子を含んだ複数のメモリセルをマトリクス状に配置してなるメモリセルアレイにおいて、マトリクスサイズを大きくすることが容易になる。
上述したように、マトリクスサイズを大きくできれば、メモリセルアレイの面積に対する周辺回路の面積の比を相対的に小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
また、好ましくは、前記メモリセルアレイにおいて、前記プラグの前記上端面の上方に位置する前記第１の電極の上面は第２の凹形状であり、当該第２の凹形状の深さが前記電流制御層の厚さよりも小さくてもよい。
また、さらに好ましくは、前記プラグの前記上端面の上方に位置する前記第１の電極の上面は略平坦であってもよい。
このような構成によれば、前記電流制御層の膜厚が局所的に過度に薄くなりにくいという効果がさらに強められるので、リークパスが発生する可能性を一層低減し、電流制御素子のリーク電流をさらに小さくすることが期待できる。
また、本発明の１つの局面におけるメモリセルアレイにおいて、前記抵抗変化素子は、前記電流制御素子の前記第２の電極に接して形成された抵抗変化層と、前記抵抗変化層の上に形成された第３の電極とを有し、前記第２の電極、前記抵抗変化層、及び前記第３の電極で構成される積層構造体が、前記抵抗変化素子として機能するとしてもよい。
このような構成によれば、電流制御素子と抵抗変化素子とが一体に形成されるので、電流制御素子と抵抗変化素子とが個別に形成される場合に必要となる第２のプラグが省略できる。第２のプラグが省略されることで、寄生容量が低減して信号遅延が減少し、高速動作が実現される。また、第２のプラグを形成する必要がないので、製造工程を簡素化することができ、製造コストを低減する効果がある。
また、本発明の１つの局面におけるメモリセルアレイにおいては、第１の電極または前記第２の電極が窒化タンタルで形成され、前記電流制御層が窒化シリコンで形成されていてもよい。
この構成により、高いオン電流、低いオフ電流、および高い絶縁破壊耐圧を有する電流制御素子を実現することができる。
また、本発明の１つの局面におけるメモリセルアレイの製造方法は、半導体基板上に、複数の第１の導電体層と複数の第２の導電体層とが互いに立体交差するように延設され、前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部にメモリセルが配設されているメモリセルアレイの製造方法であって、前記メモリセルの各々は、第１の電極と、前記第１の電極の上に形成された半導体層または絶縁体層である電流制御層と、前記電流制御層の上に形成された第２の電極とを有し、非線形な電流電圧特性を有する電流制御素子と、前記電流制御素子と電気的に直列に接続され、電圧パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化素子と、を有し、前記製造方法は、前記半導体基板上に前記複数の第１の導電体層を形成する工程と、前記複数の第１の導電体層を被覆するように層間絶縁膜を形成する工程と、前記層間絶縁膜の前記各メモリセルの対応位置に、前記層間絶縁膜を貫通して前記第１の導電体層に達するコンタクトホールを形成する工程と、前記コンタクトホール内及び前記層間絶縁膜上にプラグ材料を堆積する工程と、前記プラグ材料を前記層間絶縁膜が露出するまで研磨する第１の研磨工程と、前記第１の研磨工程の後に、上端面に凹形状が形成された前記プラグ材料及び前記層間絶縁膜上に、前記電流制御素子の前記第１の電極となる導電体膜を堆積する工程と、前記導電体膜の表面を研磨する第２の研磨工程とを含む。
このような方法によれば、前記第１の研磨工程において前記プラグ材料の上端面が凹形状になるため、前記第１の電極となる前記導電体膜の上面にはその凹形状を反映した段差が一旦形成され、その後、前記第２の研磨工程において前記導電体膜の上面の段差は縮小されるかまたは除去される。
その結果、前記電流制御素子の前記電流制御層は、段差が縮小または除去された後の前記導電体膜の上に形成されるので、前記電流制御層の膜厚が局所的に薄くなりにくく、リークパスの発生を防ぎ、電流制御素子のリーク電流を小さくすることができる。
また、好ましくは、前記第２の研磨工程において、前記導電体の表面を化学的機械的研磨にて研磨してもよい。
これにより、第１の電極の上面が化学的機械的研磨にて研磨されることになり、第２の凹部の深さを低くし、第１の電極の上面を略平坦に加工することができる。
本発明は、このようなメモリセルアレイおよびメモリセルアレイの製造方法として実現できるだけでなく、このようなメモリセルアレイを含む不揮発性記憶装置として実現し、またこのようなメモリセルアレイに含まれるメモリセルとして実現することもできる。
本発明のメモリセルアレイによれば、各メモリセルの抵抗変化素子が、層間絶縁膜の表面に第１の凹形状の上端面が露出したプラグの上に形成されていて、かつ、前記抵抗変化素子の第１の電極が、前記プラグの前記上端面の中央部上における厚さが、前記プラグの前記上端面の周縁部上における厚さよりも厚く、最大で前記第１の凹形状の深さだけ厚いという、特徴的な形状を有している。
そのため、前記第１の凹形状による段差は、前記第１の電極の上面において縮小されるかまたは除去される。前記第１の電極の上面は、例えば、前記第１の凹形状よりも浅い第２の凹形状になるか、または略平坦になる。
前記電流制御層が、段差が縮小または除去された後の前記第１の電極上に設けられることで、前記電流制御層が局所的に過度に薄くなりにくくなる。その結果、前記電流制御素子にリークパスが発生する可能性が少なくなり、前記電流制御素子の電気的特性の劣化であるリーク電流の増大や絶縁破壊耐圧の低下を抑制することができる。
電気的特性が良好な（特には、リーク電流が小さい）電流制御素子が得られることで、そのような電流制御素子を含んだ複数のメモリセルをマトリクス状に配置してなるメモリセルアレイにおいて、マトリクスサイズを大きくすることが容易になる。マトリクスサイズを大きくできれば、メモリセルアレイの面積に対する周辺回路の面積の比を相対的に小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
図１（ａ）は、本発明の実施の形態１のメモリセルアレイに用いられる１つのメモリセルの構造の一例を示す概略断面図である。図１（ｂ）は、本発明の実施の形態１の不揮発性記憶装置の機能的な構成の一例を示すブロック図である。 図２（ａ）〜（ｆ）は、本発明の実施の形態１のメモリセルの製造方法の一例を示す工程断面図である。 図３は、本発明の実施の形態２のメモリセルの構造の一例を示す概略断面図である。 図４（ａ）〜（ｆ）は、本発明の実施の形態２のメモリセルの製造方法の一例を示す工程断面図である。 図５は、本発明の実施の形態３のメモリセルの構造の一例を示す概略断面図である。 図６（ａ）〜（ｇ）は、本発明の実施の形態３のメモリセルの製造方法の一例を示す工程断面図である。 図７（ａ）は実施例１の電流制御素子の断面ＳＥＭ写真であり、図７（ｂ）は断面模式図である。 図８（ａ）は実施例２の電流制御素子の断面ＳＥＭ写真であり、図８（ｂ）は断面模式図である。 図９は、比較例、実施例１、実施例２のそれぞれの電流制御素子の印加電圧−電流密度特性を示すグラフである。 図１０（ａ）、（ｂ）は、比較例、実施例１のそれぞれの電流制御素子の絶縁破壊特性を示すグラフである。 図１１は、比較例の不揮発性記憶素子の構造の一例を示す模式図である。 図１２（ａ）〜（ｄ）は、比較例の電流制御素子の製造方法の一例を示す工程断面図である。 図１３（ａ）は比較例の電流制御素子の断面ＳＥＭ写真であり、図１３（ｂ）は断面模式図である。
（比較例による課題の検討）
本願発明者らは、上述した課題を詳細に検討すべく、比較例としての複数の電流制御素子を作製し、その電気的特性（特には、リーク電流）を測定した。比較例の電流制御素子は、後述する慣用の製造方法にしたがって作製された。
比較例における電流制御素子のリーク電流は、サンプルによってばらつきがあり、代表的なリーク電流は２．７６μＡ／μｍ２であった。ここで、リーク電流は、電流制御素子に所望のオン電流Ｉｏｎを流すために必要な電圧Ｖｏｎの２分の１の電圧であるＶｏｆｆを印加した際に流れる電流と定義される。
測定されたリーク電流の値をもとに、比較例の電流制御素子と抵抗変化素子とで構成される不揮発性記憶素子を各メモリセルとして用いたメモリセルアレイの、正常に動作可能な最大のマトリクスサイズを算出したところ、１６セル（４セル×４セル）が上限であった。
慣用の製造方法で作製された比較例の電流制御素子では、マトリクスサイズが小さいメモリセルアレイしか構成できず、不揮発性記憶装置の高集積化を実現できないことは明らかである。
本願発明者らは、比較例の電流制御素子におけるリーク電流が大きい原因を以下のように推測した。以降、図１１〜図１３を用いて説明する。
図１１は、比較例の電流制御素子１０を用いて構成される不揮発性記憶素子の構造の一例を示す模式図である。
図１１に示される不揮発性記憶素子は、半導体基板１と、半導体基板１の上に形成された第１の導電体層２と、第１の導電体層２の上に形成された第１の層間絶縁膜３とを備えている。第１の層間絶縁膜３には第１の層間絶縁膜３を貫通して第１の導電体層２に至る導電性の第１のプラグ４が形成されており、第１のプラグ４の上端面と第１の層間絶縁膜３との上に電流制御素子１０が形成されている。
電流制御素子１０は、第１の電極６と、第２の電極９と、第１の電極６と第２の電極９の間に形成された半導体層または絶縁体層である電流制御層８とを備えている。電流制御素子１０の上方には第２の導電体層１４が形成されており、第２の導電体層１４と電流制御素子１０との間に抵抗変化素子２３が形成されている。
電流制御素子１０の各層は、中央部が半導体基板１に向かって同じ程度に凹んだ形状に形成される。第１のプラグ４の上端面は凹形状に形成され、第１の凹部５が形成される。第１の電極６の、第１のプラグ４の上方に位置する上面は凹形状に形成され、第２の凹部７が形成される。第１の凹部の深さおよび第２の凹部の深さは、半導体基板１上に作製されたいずれのサンプルにおいてもほぼ等しく、１０〜４０ｎｍであった。
なお、寸法の範囲の表記は、半導体基板上に試作した複数のサンプルにおけるばらつき（いわゆる面内ばらつき）を表すものであり、個々のサンプルはそれぞれ確定的な寸法を有していることに注意する。以下、面内ばらつきについて同様に表記するものとする。
ここで、第１の凹部５の深さは、第１のプラグ４の上端面の最下点と、第１のプラグ４と第１の層間絶縁膜３との境界に位置する最上点との、基板に垂直な方向での段差（図１１中のＡ）と定義される。また、第２の凹部７の深さは、第１の電極６の上面の第１のプラグ４の上端面の直上に位置する領域に含まれる最下点と最上点との、基板に垂直な方向での段差（図１１中のＢ）と定義される。
次に、比較例の電流制御素子の作製に用いた慣用の製造方法について説明する。
図１２（ａ）〜図１２（ｄ）は、比較例の電流制御素子の製造方法の一例を示す工程断面図である。
まず、図１２（ａ）に示す工程において半導体基板１の上に第１の導電体層２を形成し、半導体基板１の上に第１の導電体層２を被覆するように第１の層間絶縁膜３を形成する。そして、図１２（ｂ）に示すように通常の露光プロセス及び現像プロセスによって、所定のパターンのレジスト膜（図示せず）を形成し、このレジスト膜をマスクとして第１の導電体層２に至るコンタクトホール１６を形成する。
次に図１２（ｃ）に示す工程において、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖｏｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相堆積）やスパッタリングにより、第１のプラグ４となる導電体であるプラグ材料１７をコンタクトホール１６内に埋め込むと同時に第１の層間絶縁膜３の上に堆積する。
次に、図１２（ｄ）に示す工程において、第１の層間絶縁膜３の上に形成されているプラグ材料１７を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：化学的機械的研磨）やエッチバックにより研磨する。このとき、第１の層間絶縁膜３の上面にプラグ材料１７の残渣が残らないように、第１の層間絶縁膜３の上面が露出するまでプラグ材料１７を研磨する。コンタクトホール１６内に埋め込まれたプラグ材料１７が第１のプラグ４となる。
この工程において、コンタクトホール１６内に埋め込まれた第１のプラグ４の上端面と第１の層間絶縁膜３の上面とに局所的な段差が生じ、第１の凹部５が形成される。第１の凹部５が形成される理由は、プラグ材料１７が研磨される速度が、第１の層間絶縁膜３が研磨される速度よりも速いためである。
続いて、第１の凹部５の上に、第１の電極６となる導電体膜、電流制御層８となる半導体膜または絶縁体膜、第２の電極９となる導電体膜をこの順に堆積した後、フォトリソグラフィなどの周知のプロセスによるパターニングを行う（図示せず）。その結果、図１１に示されるような、第一の凹部５の上部領域に電流制御素子１０が形成される。
この際、第１の凹部５の上に、第１の電極６、電流制御層８、第２の電極９が順次積層されることから、図１１に示されるように、第１の凹部５の直上に位置する第１の電極６の上面には、第１のプラグ４の上端面の凹形状が反映されることで、第１の凹部５とほぼ同じ形状の第２の凹部７が形成される。また、電流制御層８と第２の電極９とは、第２の凹部７の上にそれぞれ均一な厚さで堆積されるため、第２の凹部７とほぼ同じ形状の凹部が形成される。その結果、電流制御素子１０の各層は、ほぼ同じ深さの凹形状に形成される。
ここまでが、比較例の電流制御素子を作製するために用いた製造方法であり、半導体装置の製造において慣用される方法の一例である。
この後、電流制御素子１０を被覆する第２の層間絶縁膜１１および第２のプラグ１２を形成し、さらに、下部電極２０、抵抗変化層２１、上部電極２２を有する抵抗変化素子２３、第３の層間絶縁膜１８、第３のプラグ１９、第２の導電体層１４、およびパッシベーション膜１５を形成することで、図１１に示されるような不揮発性記憶素子を作製することができる。
比較例の電流制御素子１０について作製された１つのサンプルの断面観察を行った。
図１３（ａ）は、比較例の電流制御素子１０の断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：走査型電子顕微鏡）写真であり、図１３（ｂ）は、その断面模式図である。電流制御素子１０の各構成要素には、図１１の対応する構成要素の符号を付し、説明を省略する。
図１３（ａ）、（ｂ）に示すように、第１のプラグ４を有する第一の層間絶縁膜３上に電流制御素子１０が形成されている。第１のプラグ４の上端面には第１の凹部５が形成され、第１の電極６の上面には第２の凹部７が形成されている。ここで、第１の凹部の深さＡは３８ｎｍであり、第２の凹部の深さＢは３８ｎｍであり、電流制御層８の膜厚Ｃは１０ｎｍである。
本願発明者らは、比較例の電流制御素子１０においてリーク電流が多い理由を、図１３（ａ）、（ｂ）に見られるような比較例の電流制御素子１０の形状から、次のように推測した。
すなわち、比較例の電流制御素子１０の作製に用いた製造方法によれば、第１の層間絶縁膜３の上面と第１のプラグ４の上端面とに段差が生じ、第１のプラグ４の上端面に第１の凹部５が形成される。第１の凹部５の上に電流制御素子１０を形成すると、上述したように、電流制御素子１０が第１の凹部５の形状を反映した形状に形成される。
ここで、電流制御素子１０を構成する電流制御層８の膜厚Ｃはサンプルによって５〜３０ｎｍと薄く、局所的にさらに薄くなることで抵抗値の過度の低下または短絡を起こす可能性がある。また図１３（ｂ）に示されるサンプルでは、第２の凹部７の深さＢの３８ｎｍに比べて、電流制御層８の膜厚Ｃは１０ｎｍと薄いため、電流制御層８が段切れを起こす可能性がある。
このように第１のプラグ４の上端面の凹形状が第１の電極６および電流制御層８の形状に反映される結果、電流制御素子１０が凹んだ形状に形成されることが、リーク電流の増加や、サンプル間のばらつきの原因である可能性が高いと推測した。
本願発明者らは、上述のような推測に基づいて、電流制御層８の凹みを縮小または除去することによって電流制御素子の電気的特性の改善を図ること、そのような電流制御素子を用いたメモリセルアレイ、並びにそのようなメモリセルアレイの製造方法を考案した。
そのために、本発明の電流制御素子では、第１の電極６が、第１のプラグ４の上端面の中央部上における厚さが、第１のプラグ４の上端面の周縁部上における厚さよりも厚く、最大で第１のプラグ４の上端面の凹形状の深さだけ厚いという、特徴的な形状に形成される。これにより、第１のプラグ４の上端面の凹形状による段差は第１の電極６の上面において縮小または除去されるので、電流制御層８の凹みも縮小または除去される。
以下、本発明の実施の形態について詳細に説明する。
（実施の形態１）
本発明の実施の形態１に係る電流制御素子と抵抗変化素子とを直列に接続してなる不揮発性記憶素子をメモリセルとして用いたメモリセルアレイ、およびそのようなメモリセルアレイの製造方法について、図１〜図２を用いて説明する。
図１（ａ）は、本発明の実施の形態１に係るメモリセルアレイに用いられる１つのメモリセルの構造の一例を示す概略断面図である。図１（ｂ）は、そのようなメモリセルをマトリクス状に配置してなるメモリセルアレイを用いた不揮発性記憶装置の機能的な構成の一例を示すブロック図である。
図１（ａ）に示されるように、実施の形態１のメモリセルは、半導体基板１上に形成されている。半導体基板１は、例えばシリコン基板で構成される。半導体基板１の上には第１の導電体層２が形成され、半導体基板１の表面と第１の導電体層２とを覆うように、第１の層間絶縁膜３が形成されている。第１の層間絶縁膜３は例えばシリコン酸化膜で構成される。
この第１の層間絶縁膜３上に電流制御素子１０が形成されている。具体的には、第１の層間絶縁膜３上に第１の電極６が形成され、第１の電極６の上に電流制御層８が形成され、電流制御層８の上に、第２の電極９が形成されている。
第１の電極６及び第２の電極９は、例えば導電性を有する窒化タンタルで構成される。電流制御層８は例えば窒化シリコン、酸化シリコン、酸化タンタル等で構成される。特に、第１の電極６または第２の電極９が窒化タンタルで形成され、また電流制御層８が窒化シリコンで形成されることで高いオン電流、低いオフ電流、および高い絶縁破壊耐圧を実現することができる。
第１の電極６は、上面が略平坦になるように形成されている。ここで上面が略平坦とは、その表面が基板に平行でない場合であっても、連続的で変曲点を有さない表面を有し、かつその最高点と最低点の差が５ｎｍ未満である場合も含むこととする。電流制御層８は、第１の電極６の略平坦な上面の上に５〜３０ｎｍの略一様な厚さで形成されている。第１の電極６の厚さ（第１のプラグ４の直上にない部分における厚さ）は２０〜１００ｎｍ、第２の電極９の厚さは２０〜１００ｎｍである。
そして、第１の層間絶縁膜３を貫通して第１のプラグ４が形成されており、第１のプラグ４によって第１の電極６と第１の導電体層２とが電気的に接続されている。
第１のプラグ４の上端面は第１の電極６と接しており、半導体基板１側に向かって凹んだ形状を有している。この凹みを第１の凹部５と呼ぶ。第１の凹部５の深さは１０〜４０ｎｍである。
さらに、電流制御素子１０及び第１の層間絶縁膜３を覆うように、第２の層間絶縁膜１１が形成され、第２の層間絶縁膜１１を貫通する第２のプラグ１２が設けられる。そして、第２のプラグ１２及び第２の層間絶縁膜１１の上には抵抗変化素子２３が形成される。
抵抗変化素子２３は、下部電極２０と、上部電極２２と、下部電極２０と上部電極２２との間に形成された抵抗変化層２１とから構成される。下部電極２０および上部電極２２は、例えばＰｔ、Ｉｒ、Ｗ、Ｃｕ、ＴａＮ等の金属から構成される。抵抗変化層２１は、例えば酸素不足型タンタル酸化物（ＴａＯｘ）、酸素不足型ハフニウム酸化物（ＨｆＯｘ）、酸素不足型ジルコニウム酸化物（ＺｒＯｘ）等の酸素不足型の遷移金属酸化物層から構成される。ここで、酸素不足型の遷移金属酸化物とは、酸素含有率が、化学量論的組成の遷移金属酸化物における酸素含有率よりも少ない遷移金属酸化物をいう。
抵抗変化素子２３の下部電極２０と電流制御素子１０の第２の電極９とは、第２の層間絶縁膜１１を貫通する第２のプラグ１２で接続されている。
そして、抵抗変化素子２３及び第２の層間絶縁膜１１上を覆うようにして第３の層間絶縁膜１８が形成されている。第３の層間絶縁膜１８の上方には第２の導電体層１４が形成されている。そして、第３の層間絶縁膜１８を貫通して形成された第３プラグ１９によって、第２の導電体層１４と抵抗変化素子２３の上部電極２２とが接続されている。第２の導電体層１４と第３の層間絶縁膜１８はパッシベーション膜１５により覆われている。
なお、抵抗変化素子２３は電流制御素子１０の下方、すなわち、第１の電極６と第１の導電体層２との間に形成されていてもよい。抵抗変化素子２３は、例えば、第１のプラグ４が形成されているコンタクトホールの中において、第１のプラグ４と第１の導電体層２との間に形成されていてもよい。
図１（ｂ）に示されるように、実施の形態１の不揮発性記憶装置は、クロスポイント型の不揮発性記憶装置の典型的な一例であり、半導体基板上に、ワード線としての複数の第１の導電体層２とビット線としての複数の第２の導電体層１４とを互いに立体交差するように延設し、複数の第１の導電体層２と複数の第２の導電体層１４との各立体交差部にメモリセル２４を配設して構成される。
メモリセル２４は、抵抗変化素子２３及び電流制御素子１０を電気的に直列に接続してなる不揮発性記憶素子であり、図１（ａ）に示されるメモリセルが用いられる。図１（ｂ）では、抵抗変化素子２３及び電流制御素子１０は、それぞれ可変抵抗及び双方向ダイオードの記号で表されている。
第１の導電体層２の各々は、図１（ｂ）において横方向に並ぶ複数のメモリセル２４に共通に接続されてワード線として機能し、デコーダ２５および図示しない読み出し回路、書き込み回路に接続されている。読み出し回路および書き込み回路はデコーダ２５に含まれていてもよい。第２の導電体層１４の各々は、図１（ｂ）において縦方向に並ぶ複数のメモリセル２４に共通に接続されてビット線として機能し、デコーダ２６に接続されている。
デコーダ２５、デコーダ２６、読み出し回路、および書き込み回路を含む周辺回路は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）で構成される能動素子により構成される。
なお、本発明の不揮発性記憶装置は、第１の導電体層２及び第２の導電体層１４が、それぞれワード線及びビット線として用いられることを限定しない。第１の導電体層２をビット線として用い、第２の導電体層１４をワード線として用いて、クロスポイント型の不揮発性記憶装置を構成してもよい。
上述のように実施の形態１の不揮発性記憶装置では、電流制御素子１０における第１の電極６の上面が略平坦に形成されているため、電流制御層８が局所的に過度に薄くなりにくい。その結果、電流制御素子１０にリークパスが発生する可能性が小さくなり、電流制御素子１０の電気的特性の劣化であるリーク電流の増大や絶縁破壊耐圧の低下を防ぐことができる。
したがって、オフ電圧が印加された非選択セルからは十分に小さいリーク電流しか流れず、読み出しディスターブを大幅に低減できる。このため、マトリクスサイズを大きくすることが容易になる。
その結果、メモリセルアレイの面積に対する周辺回路の面積の比を小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
以下に、実施の形態１のメモリセルアレイの製造方法について、メモリセルアレイに含まれる１つのメモリセルに着目して説明する。
図２（ａ）〜（ｆ）は、実施の形態１のメモリセルの製造方法の一例を示す工程断面図である。
図２（ａ）で示されように、半導体基板１の上に第１の導電体層２を形成する。第１の導電体層２は、例えば、アルミと銅の合金層をスパッタリングにより堆積させ、ドライエッチングにてパターニングした配線の一部である。
そして、第１の導電体層２を被覆するように半導体基板１の上に第１の層間絶縁膜３となるシリコン酸化膜をＣＶＤにて形成した後、第１の層間絶縁膜３を貫通し第１の導電体層２に接続された第１のプラグ４を形成する。第１のプラグ４を形成するとき、図１２で説明したように、第１のプラグ４の上端面と第１の層間絶縁膜３の上面とに段差が生じ、第１の凹部５が形成される。
第１のプラグ４は、タングステン膜をＣＶＤにて堆積させ、堆積されたタングステン膜を第１の層間絶縁膜３の上面が露出するまでＣＭＰにて研磨することで形成される。
このＣＭＰにおけるタングステン膜の研磨速度は２００ｎｍ／分であり、第１の層間絶縁膜３の研磨速度は３０ｎｍ／分である。ここで、タングステン膜の研磨速度が第１の層間絶縁膜３であるシリコン酸化膜の研磨速度よりも速いことで第１の層間絶縁膜３上にタングステンの研磨残りを防ぐことができる。そして、オーバー研磨をかけるため、第１のプラグ４の上端面と第１の層間絶縁膜３の上面とで段差が発生し、第１のプラグ４の上端面に第１の凹部５が形成される。
また、第１のプラグ４をタングステンで形成する場合、研磨材であるスラリーによる化学的作用（過酸化水素水や硫酸カリウムのような酸化剤による作用）によっても、第１の凹部５の深さは大きくなる。
このようなＣＭＰでの化学的作用と機械的作用の結果として生じる第１の凹部５の深さは１０〜４０ｎｍである。
次に、図２（ｂ）で示されように、第１のプラグ４の上端面を被覆するように第１の層間絶縁膜３の上に第１の電極６となる導電体膜６ａを堆積させる。この時、第１の凹部５の直上の導電体膜６ａの上面には、第１の凹部５の形状を反映し、第２の凹部７が形成される。この時の第１の凹部５と第２の凹部７の深さは略同じになる。
一例として、導電体膜６ａは、導電性を有する窒化タンタルをスパッタリングにて６０〜８０ｎｍ堆積して形成される。また、第２の凹部７の深さは、第１の凹部５の深さと略同じ１０〜４０ｎｍである。
次に、図２（ｃ）で示されように、導電体膜６ａを、第２の凹部７が消失し導電体膜６ａの上面が略平坦になるまで、Ｃｕ研磨用のスラリーを用いたＣＭＰにより２０〜５０ｎｍ研磨する。このＣＭＰでは、導電体膜６ａは上面全体の高さが一番低い部分に揃うまで研磨される。
一例として、第１の電極６が窒化タンタルの場合、窒化タンタルのＣＭＰでの研磨速度は６０ｎｍ／分である。研磨時間は２０〜５０秒で、窒化タンタルの第１の電極を２０〜５０ｎｍ研磨できる。また、ＣＭＰにおいて、第１の層間絶縁膜３や第１のプラグ４との密着性が高い窒化タンタル膜は、剥離することなく研磨加工ができる。
次に、図２（ｄ）で示されように、上面が略平坦に形成された導電体膜６ａの上に、電流制御層８となる半導体膜または絶縁体膜８ａを堆積し、半導体膜または絶縁体膜８ａの上に第２の電極９となる導電体膜９ａを堆積する。
一例として、半導体膜または絶縁体膜８ａは、窒化シリコンをスパッタリングにて１０ｎｍ堆積することで形成される。また導電体膜９ａは、窒化タンタルをスパッタリングにて５０ｎｍ堆積することで形成される。
次に、図２（ｅ）で示されように、導電体膜６ａと、半導体膜または絶縁体膜８ａと、導電体膜９ａとをドライエッチングにてパターニングすることで、第１の電極６と、電流制御層８と、第２の電極９とで構成される電流制御素子１０を形成する。
次に、図２（ｆ）で示されように、電流制御素子１０を被覆するように第１の層間絶縁膜３の上に第２の層間絶縁膜１１を形成する。次に、第２の層間絶縁膜１１を貫通し第２の電極９と接続する第２のプラグ１２を形成する。その後、抵抗変化素子２３の下部電極２０、抵抗変化層２１、上部電極２２となる電極膜、抵抗変化膜、電極膜をこの順に堆積し、ドライエッチングにてパターニングすることで、抵抗変化素子２３を形成する。
抵抗変化層２１となる抵抗変化膜は、主として酸素不足型の遷移金属酸化物からなり、抵抗値の調整などのために微量の不純物を含んでいてもよい。このような抵抗変化膜は、遷移金属をターゲット材料として用いた反応性スパッタリングを行うことで形成される。なお、スパッタリング時のアルゴンガス流量に対する酸素ガス流量比を調整することにより、抵抗変化膜の酸素含有率を調節できる。
そして、抵抗変化素子２３及び第２の層間絶縁膜１１を覆うように第３の層間絶縁膜１８を形成する。次に第３の層間絶縁膜１８を貫通して、抵抗変化素子２３の上部電極２２に至るコンタクトホールを形成する。そしてコンタクトホールの中及び、第３の層間絶縁膜１８の上面に第３のプラグ１９となる金属膜を堆積した後、堆積された金属膜をＣＭＰやエッチバックにて第３の層間絶縁膜１８が露出するまで研磨し、第３のプラグ１９を形成する。
その後、第３のプラグ１９に接続する第２の導電体層１４を形成し、第２の導電体層１４及び第３の層間絶縁膜１８を覆うようにパッシベーション膜１５を形成する。
以上の工程を経て、実施の形態１のメモリセルが完成する。このような製造方法にしたがって、半導体基板１上に複数のメモリセルを形成することで、メモリセルアレイを作製することができる。
（実施の形態２）
本発明の実施の形態２に係るメモリセルについて、図３〜図４を用いて説明する。
図３は、実施の形態２に係るメモリセルの構成の一例を示す概略断面図である。
図３に示されるように、実施の形態２のメモリセルは、実施の形態１のメモリセルと異なり、第１のプラグ４の直上に位置する第１の電極６の上面が、基板側に向かって凹んだ形状を有している。この凹みを第２の凹部７と呼ぶ。第２の凹部７の深さは、第１の凹部５の深さより小さく形成されている。
実施の形態２のメモリセルは、実施の形態１のメモリセルと比べて、第１の電極６の上面に第２の凹部７があることと、第２の凹部７の上部に位置する電流制御層８、第２の電極９の形状が異なること以外は、積層される層の数や各層を構成する材料において同一である。以下では便宜上、実施の形態２のメモリセルの各構成要素を、実施の形態１の対応する構成要素と同一の符号を用いて示す。
実施の形態２のメモリセルでは、第２の凹部７が第１の凹部５よりも浅いため、第２の凹部７の深さと第１の凹部５の深さとが略等しい比較例のメモリセルと比べて、電流制御層８が局所的に過度に薄くなりにくい。その結果、電流制御素子１０にリークパスが発生する可能性が小さくなり、電流制御素子１０の電気的特性の劣化であるリーク電流の増大や絶縁破壊耐圧の低下を防ぐことができる。
したがって、オフ電圧が印加された非選択セルからは十分に小さいリーク電流しか流れず、読み出しディスターブや、書き込みディスターブを大幅に低減できる。このため、マトリクスサイズを大きくすることが容易になる。
その結果、メモリセルアレイの面積に対する周辺回路の面積の比を小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
以下に、実施の形態２のメモリセルアレイの製造方法について、メモリセルアレイに含まれる１つのメモリセルに着目して説明する。
図４（ａ）〜（ｆ）は、実施の形態２のメモリセルの製造方法の一例を示す工程断面図である。
まず、図４（ａ）、（ｂ）で示されるように、半導体基板１上に、第１の導電体層２、第一の層間絶縁膜３、第１のプラグ４、導電体膜６ａを形成する。この工程は、実施の形態１において図２（ａ）、（ｂ）について説明した工程と同じである。
次に、図４（ｃ）で示されように、導電体膜６ａを、第２の凹部７が浅くなり導電体膜６ａの上面の平坦性が向上するように、Ｃｕ研磨用のスラリーを用いたＣＭＰにより１０〜３０ｎｍ研磨する。このＣＭＰでは、導電体膜６ａは第２の凹部７が浅く残る程度に研磨される。
一例として、第１の電極６が窒化タンタルの場合、窒化タンタルのＣＭＰでの研磨速度は６０ｎｍ／分である。研磨時間は１０〜３０秒で、窒化タンタルの第１の電極を１０〜３０ｎｍ研磨する。また、ＣＭＰにおいて、第１の層間絶縁膜３や第１のプラグ４との密着性が高い窒化タンタル膜は、剥離することなく研磨加工ができる。
次に、図４（ｄ）で示されように、上面の平坦性が向上した導電体膜６ａの上に、電流制御層８となる半導体膜または絶縁体膜８ａを堆積し、半導体膜または絶縁体膜８ａの上に第２の電極９となる導電体膜９ａを堆積する。
一例として、半導体膜または絶縁体膜８ａは、窒化シリコンをスパッタリングにて１０ｎｍ堆積することで形成される。また導電体膜９ａは、窒化タンタルをスパッタリングにて５０ｎｍ堆積することで形成される。
次に、図４（ｅ）、（ｆ）で示されるように、電流制御素子１０を形成し、第２の層間絶縁膜１１、第２のプラグ１２、抵抗変化素子２３、第３の層間絶縁膜１８、第３のプラグ１９、第２の導電体層１４、パッシベーション膜１５を形成する。この工程は、実施の形態１において図２（ｅ）、（ｆ）について説明した工程と同じである。
以上の工程を経て、実施の形態２のメモリセルが完成する。このような製造方法にしたがって、半導体基板１上に複数のメモリセルを形成することで、メモリセルアレイを作製することができる。
実施の形態２の製造方法によれば、導電体膜６ａを完全には平坦化しないため、実施の形態１の製造方法と比較して、研磨が開始されるときに必要な導電体膜６ａの膜厚および第１の電極６の研磨量を減らすことができる。
これにより、第１の電極６の残り膜厚のばらつきが低減し、第１の電極６のドライエッチング工程の安定化、オーバーエッチング時間の短縮が図られ、工程の短縮や歩留まり向上の効果が得られる。
（実施の形態３）
本発明の実施の形態３に係るメモリセルについて、図５〜図６を用いて説明する。
図５は、実施の形態３に係るメモリセルの構成の一例を示す概略断面図である。
図５に示されるように、実施の形態３のメモリセルは、実施の形態１のメモリセルにおける電流制御素子１０の第２の電極９と抵抗変化素子２３の下部電極２０とを共用することで、電流制御素子１０と抵抗変化素子２３とを一体に形成したものである。また、実施の形態１のメモリセルにおける第２の層間絶縁膜１１および第２のプラグ１２は省略されている。
実施の形態３のメモリセルは、上述の差異を除いて、実施の形態１のメモリセルと同様に構成される。以下では便宜上、実施の形態３のメモリセルの各構成要素を、実施の形態１の対応する構成要素と同一の符号を用いて示す。
実施の形態３のメモリセルでは、実施の形態１のメモリセルと同様、第１のプラグ４の直上に位置する第１の電極６の上面が略平坦に形成されているため、電流制御層８が局所的に過度に薄くなりにくい。その結果、電流制御素子１０にリークパスが発生する可能性が小さくなり、電流制御素子１０の電気的特性の劣化であるリーク電流の増大や絶縁破壊耐圧の低下を防ぐことができる。
したがって、オフ電圧が印加された非選択セルからは十分に小さいリーク電流しか流れず、読み出しディスターブや、書き込みディスターブを大幅に低減できる。このため、マトリクスサイズを大きくすることが容易になる。
その結果、メモリセルアレイの面積に対する周辺回路の面積の比を小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
実施の形態３のメモリセルでは、これに加えて、電流制御素子１０と抵抗変化素子２３とが一体に形成されるので、電流制御素子１０と抵抗変化素子２３とが個別に形成される場合に必要となる第２のプラグ１２が省略できる。第２のプラグ１２が省略されることで、寄生容量が低減して信号遅延が減少することで、高速動作が実現される。
また、第２のプラグ１２を形成する必要がないので、製造方法を簡素化することができ、製造コストを低減する効果がある。
以下に、実施の形態３のメモリセルアレイの製造方法について、メモリセルアレイに含まれる１つのメモリセルに着目して説明する。
図６（ａ）〜（ｇ）は、実施の形態３のメモリセルの製造方法の一例を示す工程断面図である。
まず、図６（ａ）〜（ｃ）で示されるように、半導体基板１上に、第１の導電体層２、層間絶縁膜３、第１のプラグ４、導電体膜６ａを形成し、導電体膜６ａの上面を平坦に形成する。この工程は、実施の形態１において図２（ａ）〜（ｃ）について説明した工程と同じである。
次に、図６（ｄ）で示されように、上面が平坦に形成された導電体膜６ａの上に、電流制御層８となる半導体膜または絶縁体膜８ａを堆積し、半導体膜または絶縁体膜８ａの上に第２の電極９となる導電体膜９ａを堆積する。
一例として、半導体膜または絶縁体膜８ａは、窒化シリコンをスパッタリングにて１０ｎｍ堆積することで形成される。また導電体膜９ａは、窒化タンタルをスパッタリングにて５０ｎｍ堆積することで形成される。導電体膜９ａは、第２の電極９として用いられるとともに、抵抗変化素子２３の下部電極２０としても用いられる。
次に、図６（ｅ）で示されように、導電体膜９ａの上に、抵抗変化素子２３の抵抗変化層２１となる抵抗変化膜２１ａ、上部電極２２となる電極膜２２ａをこの順に堆積する。これにより、導電体膜６ａから電極膜２２ａまでが積層された積層膜が形成される。
次に、図６（ｆ）で示されように、図６（ｄ）、（ｅ）の工程で堆積された積層膜をドライエッチングにてパターニングすることで、第１の電極６、電流制御層８、第２の電極９から構成される電流制御素子１０と、第１の電極６である下部電極２０、抵抗変化層２１、上部電極２２から構成される抵抗変化素子２３とを、一体に形成する。
最後に、図６（ｇ）で示されように、第３の層間絶縁膜１８、第３のプラグ１９、第２の導電体層１４、パッシベーション膜１５を形成する。この工程は、実施の形態１において図２（ｆ）について説明した工程と同じである。
以上の工程を経て、実施の形態３のメモリセルが完成する。このような製造方法にしたがって、半導体基板１上に複数のメモリセルを形成することで、メモリセルアレイを作製することができる。
実施の形態３の製造方法によれば、電流制御素子１０と抵抗変化素子２３を一体に形成するので、実施の形態１では設けられていた第２のプラグ１２を形成する必要がない。よって、製造方法を簡素化することができ、製造コストを低減する効果がある。
（実施例における電流制御素子の断面観察および電気的特性の検証）
実施の形態１および実施の形態２で説明したそれぞれの製造方法に従って電流制御素子を作製し、断面観察を行うとともに、電気的特性としてリーク電流特性および絶縁破壊特性を求める実験を行った。この実験の結果について説明する。
以下では、実施の形態１および実施の形態２の製造方法で作製された電流制御素子を、それぞれ実施例１、実施例２と呼び、上述した慣用の製造方法で作成された電流制御素子を比較例と呼ぶ。
＜断面観察＞
図７（ａ）は、実施例１の電流制御素子１０の断面ＳＥＭ写真であり、図７（ｂ）はその断面模式図である。電流制御素子１０の各構成要素には、図１（ａ）の対応する構成要素の符号を付し、説明を省略する。
図７（ａ）、（ｂ）に示されるように、第１のプラグ４の上端面には第１の凹部５が形成され、第１の電極６の上面は略平坦に形成されている。ここで、第１の凹部の深さＡは２５ｎｍであり、電流制御層８の膜厚Ｃは１０ｎｍである。実施例１では、図１３（ａ）、（ｂ）の比較例に見られるような第２の凹部７はほとんど存在しない。実施例１における第２の凹部７の深さＢは略０ｎｍである。
第１の電極６および第２の電極９は窒化タンタルであり、電流制御層８は窒化シリコンである。第１の層間絶縁膜３と第２の層間絶縁膜１１は同じ材料で形成されているために、第１の層間絶縁膜３と第２の層間絶縁膜１１の境界は断面ＳＥＭ写真から見ることは困難である。
また、第２のプラグ１２および第２の電極９の境界も、この間に介在している密着層や下地成長層の荒れによる不明瞭な構造があるために、断面ＳＥＭ写真から特定することは困難である。したがって、これらの境界の図示は、図７（ｂ）の断面模式図においては省略している。
図８（ａ）は、実施例２の電流制御素子１０の断面ＳＥＭ写真であり、図８（ｂ）はその断面模式図である。電流制御素子１０の各構成要素には、図３の対応する構成要素の符号を付し、説明を省略する。
図８（ａ）、（ｂ）に示されるように、第１のプラグ４の上端面には第１の凹部５が形成され、第１の電極６の上面には第２の凹部７が形成されている。ここで、第１の凹部の深さＡは３５ｎｍであり、第２の凹部７の深さＢは２４ｎｍであり、電流制御層８の膜厚Ｃは１０ｎｍである。
実施例２の電流制御素子１０では、第２の凹部７の深さＢは第１の凹部５の深さＡよりも小さく形成されていることが確認された。また、電流制御層８において、局所的に膜厚が薄い部分が存在しないことも確認できた。
＜リーク電流特性＞
図９は、比較例、実施例１、実施例２のそれぞれの電流制御素子１０の印加電圧−電流密度特性を示すグラフである。このグラフは、比較例、実施例１、実施例２のそれぞれの電流制御素子１０のサンプルから実測された印加電圧−電流密度特性を示している。
電流制御素子のリーク電流を規定する印加電圧が０．５Ｖのときの電流密度は、比較例では、２．７６μＡ／μｍ２であるのに対し、実施例１では、０．３２μＡ／μｍ２であり、実施例２では、０．６６μＡ／μｍ２であった。
なお、電流制御素子のオン電流を規定する印加電圧が２Ｖのときの電流密度は、図９には示していないが、比較例、実施例１、実施例２ともほぼ同一であった。また、印加電圧が０Ｖのときの電流密度は、実験装置を用いることで生じる誤差範囲の電流である。
Ｎ×Ｎのマトリクス状にＮ２個メモリセルを配したメモリセルアレイにおいて、選択セルの読み出しを阻害する主たるリーク電流は、選択素子につながるビット線およびワード線に接続された２×（Ｎ−１）個の非選択セルに流れるリーク電流の総和となる。したがって、選択セルの抵抗状態が正しく読み出せる必要条件は、非選択セルに流れるリーク電流の総和が読み出し判定電流よりも小さいことである。
実施例１の電流制御素子と抵抗変化素子とを直列に接続してなる不揮発性記憶素子を用いた複数のメモリセルを、１２８セル×１２８セルのマトリクス状に配したメモリセルアレイにおいて、各メモリセルの読み出し判定電流を１００μＡ／μｍ２としたとき、非選択セルに流れるリーク電流の総和は、約８５μＡ／μｍ２となり、選択セルの抵抗状態が正しく読み出せることが確認できた。
一方、比較例の電流制御素子と抵抗変化素子とを直列に接続してなる不揮発性記憶素子を用いた複数のメモリセルをマトリクス状に配したメモリセルアレイでは、電流制御素子のリーク電流自体が大きい上に電流制御素子間でのばらつきも大きく、選択セルの抵抗状態を正しく読み出すことができるマトリクスサイズの上限は４セル×４セルであるという結果が得られた。
このように、実施例の電流制御素子と抵抗変化素子とで構成される不揮発性記憶素子をメモリセルとして用いたメモリセルアレイでは、比較例の電流制御素子と抵抗変化素子とで構成される不揮発性記憶素子をメモリセルとして用いたメモリセルアレイと比べて、マトリクスサイズを大きくできることが分かった。
したがって、本発明のメモリセルアレイによれば、マトリクスサイズを大きくすることでメモリセルアレイの面積に対する周辺回路の面積の比を小さくできるため、大容量の不揮発性記憶装置を実現する上で、高集積化が容易になる。
＜絶縁破壊特性＞
図１０（ａ）、（ｂ）は、比較例、実施例１のそれぞれの電流制御素子１０の絶縁破壊特性を示すグラフである。図１０（ａ）、（ｂ）はそれぞれ電流制御層８の異なる組成および異なる厚さに対応している。
図１０（ａ）は、電流制御層８を構成する窒素欠損型窒化シリコンの組成がＳｉＮｘ（Ｘ＝０．６）であり、かつ膜厚が１５ｎｍである場合の、比較例および実施例１のそれぞれの絶縁破壊特性を示している。
図１０（ｂ）は、電流制御層８を構成する窒素欠損型窒化シリコンの組成がＳｉＮｘ（Ｘ＝０．７）であり、かつ膜厚が１０ｎｍである場合の、比較例および実施例１のそれぞれの絶縁破壊特性を示している。
電流制御層８に関する２つの条件のいずれにおいても、比較例および実施例１ともに、印加電圧を増加させると電流は増大していき、絶縁破壊耐圧に達すると電流制御層８が絶縁破壊して電流が急増する。
図１０（ａ）では、比較例における絶縁破壊耐圧が４．４Ｖであるのに対し、実施例１における絶縁破壊耐圧は４．９Ｖであり、また図１０（ｂ）では、比較例における絶縁破壊耐圧が４．２Ｖであるのに対し、実施例１における絶縁破壊耐圧は４．８Ｖである。
このように、実施例１の電流制御素子では、比較例の電流制御素子と比べて、電流制御層８に関する２つの条件のいずれにおいても、絶縁破壊耐圧が向上することが確認できた。
したがって、本発明の電流制御素子と抵抗変化素子とで構成される不揮発性記憶素子をメモリセルとして用いたメモリセルアレイによれば、電流制御素子の絶縁破壊耐圧が向上することにより、不揮発性記憶装置の信頼性を向上することができる。
本発明のメモリセルアレイおよびその製造方法は、例えば、リーク電流が抑制された電流制御素子と抵抗変化素子とを直列に接続してなる不揮発性記憶素子、そのような不揮発性記憶素子を用いたメモリセル、そのようなメモリセルをマトリクス状に配置してなるメモリセルアレイなどに利用でき、とりわけ、抵抗変化現象を利用した不揮発性記憶装置として有用である。
１ 半導体基板
２ 第１の導電体層
３ 第１の層間絶縁膜
４ 第１のプラグ
５ 第１の凹部
６ 第１の電極
６ａ 導電体膜
７ 第２の凹部
８ 電流制御層
８ａ 半導体膜または絶縁体膜
９ 第２の電極
９ａ 導電体膜
１０ 電流制御素子
１１ 第２の層間絶縁膜
１２ 第２のプラグ
１４ 第２の導電体層
１５ パッシベーション膜
１６ コンタクトホール
１７ プラグ材料
１８ 第３の層間絶縁膜
１９ 第３のプラグ
２０ 下部電極
２１ 抵抗変化層
２１ａ 抵抗変化膜
２２ 上部電極
２２ａ 電極膜
２３ 抵抗変化素子
２４ メモリセル
２５、２６ デコーダ

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に、互いに平行に延設された複数の第１の導電体層と、
    前記第１の導電体層を被覆するように形成された層間絶縁膜と、
    前記層間絶縁膜の上方に、互いに平行に且つ前記複数の第１の導電体層に立体交差するように延設された複数の第２の導電体層と、
    前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部において、前記層間絶縁膜を貫通して、下端面が前記第１の導電体層に電気的に接続されるように形成されたプラグと、
    前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部において、前記プラグの上端面と前記第２の導電体層との間に、前記プラグの上端面と前記第２の導電体層とに電気的に接続されるように形成されたメモリセルと
    を備え、
    前記メモリセルの各々は、
    前記プラグの前記上端面を被覆するように形成され、非線形な電流電圧特性を有する電流制御素子と、
    前記電流制御素子と電気的に直列に接続され、電圧パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化素子と
    を有し、
    前記プラグの前記上端面は第１の凹形状に形成されており、
    前記電流制御素子は、前記プラグの前記上端面を被覆する第１の電極と、前記第１の電極の上に形成された半導体層または絶縁体層である電流制御層と、前記電流制御層の上に形成された第２の電極とを有し、
    前記第１の電極の、前記プラグの前記上端面の中央部上における厚さは、前記プラグの前記上端面の周縁部上における厚さよりも厚く、最大で前記第１の凹形状の深さだけ厚い
    メモリセルアレイ。
  2. 前記プラグの前記上端面の上方に位置する前記第１の電極の上面は第２の凹形状であり、当該第２の凹形状の深さが前記電流制御層の厚さよりも小さい
    請求項１に記載のメモリセルアレイ。
  3. 前記プラグの前記上端面の上方に位置する前記第１の電極の上面は略平坦である
    請求項１に記載のメモリセルアレイ。
  4. 前記抵抗変化素子は、前記電流制御素子の前記第２の電極に接して形成された抵抗変化層と、前記抵抗変化層の上に形成された第３の電極とを有し、
    前記第２の電極、前記抵抗変化層、及び前記第３の電極で構成される積層構造体が、前記抵抗変化素子を構成する
    請求項１に記載のメモリセルアレイ。
  5. 前記第１の電極または前記第２の電極が窒化タンタルで構成され、前記電流制御層が窒化シリコンで構成されている
    請求項１〜４のいずれか１項に記載のメモリセルアレイ。
  6. 半導体基板上に、複数の第１の導電体層と複数の第２の導電体層とが互いに立体交差するように延設され、前記複数の第１の導電体層と前記複数の第２の導電体層との各立体交差部にメモリセルが配設されているメモリセルアレイの製造方法であって、
    前記メモリセルの各々は、
    第１の電極と、前記第１の電極の上に形成された半導体層または絶縁体層である電流制御層と、前記電流制御層の上に形成された第２の電極とを有し、非線形な電流電圧特性を有する電流制御素子と、
    前記電流制御素子と電気的に直列に接続され、電圧パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化素子と
    を有し、
    前記製造方法は、
    前記半導体基板上に前記複数の第１の導電体層を形成する工程と、
    前記複数の第１の導電体層を被覆するように層間絶縁膜を形成する工程と、
    前記層間絶縁膜の前記各メモリセルの対応位置に、前記層間絶縁膜を貫通して前記第１の導電体層に達するコンタクトホールを形成する工程と、
    前記コンタクトホール内及び前記層間絶縁膜上にプラグ材料を堆積する工程と、
    前記プラグ材料を前記層間絶縁膜が露出するまで研磨する第１の研磨工程と、
    前記第１の研磨工程の後に、上端面に凹形状が形成された前記プラグ材料及び前記層間絶縁膜上に、前記電流制御素子の前記第１の電極となる導電体膜を堆積する工程と、
    前記導電体膜の表面を研磨する第２の研磨工程と
    を含むメモリセルアレイの製造方法。
  7. 前記第２の研磨工程において、前記導電体の表面を化学的機械的研磨法にて研磨する
    請求項６に記載のメモリセルアレイの製造方法。
  8. 請求項１〜５のいずれか１項に記載のメモリセルアレイと、
    前記メモリセルアレイを駆動するためのデコーダと
    を備える不揮発性記憶装置。
  9. 層間絶縁膜の表面に凹形状の上端面が露出したプラグの上に形成され、クロスポイント型のメモリセルアレイを構成するメモリセルであって、
    前記プラグの前記上端面を被覆するように形成され、非線形な電流電圧特性を有する電流制御素子と、
    前記電流制御素子と電気的に直列に接続され、電圧パルスが印加されるに応じて抵抗値が可逆的に変化する抵抗変化素子と
    を備え、
    前記電流制御素子は、前記プラグの前記上端面を被覆する第１の電極と、前記第１の電極の上に形成された半導体層または絶縁体層である電流制御層と、前記電流制御層の上に形成された第２の電極とを有し、
    前記第１の電極の、前記プラグの前記上端面の中央部上における厚さは、前記プラグの前記上端面の周縁部上における厚さよりも厚く、最大で前記プラグの前記上端面の凹形状の深さだけ厚い
    メモリセル。
JP2010538255A 2009-05-28 2010-05-28 メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル Active JP4778117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010538255A JP4778117B2 (ja) 2009-05-28 2010-05-28 メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009128454 2009-05-28
JP2009128454 2009-05-28
JP2010538255A JP4778117B2 (ja) 2009-05-28 2010-05-28 メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル
PCT/JP2010/003597 WO2010137339A1 (ja) 2009-05-28 2010-05-28 メモリセルアレイ、不揮発性記憶装置、メモリセル、およびメモリセルアレイの製造方法

Publications (2)

Publication Number Publication Date
JP4778117B2 true JP4778117B2 (ja) 2011-09-21
JPWO2010137339A1 JPWO2010137339A1 (ja) 2012-11-12

Family

ID=43222465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538255A Active JP4778117B2 (ja) 2009-05-28 2010-05-28 メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル

Country Status (4)

Country Link
US (1) US8351244B2 (ja)
JP (1) JP4778117B2 (ja)
CN (1) CN102077347B (ja)
WO (1) WO2010137339A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114666A1 (ja) * 2010-03-18 2011-09-22 パナソニック株式会社 電流制御素子、記憶素子、記憶装置および電流制御素子の製造方法
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
CN102834872B (zh) * 2010-09-07 2015-04-01 松下电器产业株式会社 电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置
KR101784340B1 (ko) * 2011-01-13 2017-10-12 삼성전자 주식회사 양방향 저항 메모리 장치
WO2012127861A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 不揮発性記憶装置の製造方法
JP2012222114A (ja) * 2011-04-07 2012-11-12 Elpida Memory Inc 半導体装置及びその製造方法
US20130128654A1 (en) * 2011-06-10 2013-05-23 Shinichi Yoneda Nonvolatile memory element, method of manufacturing nonvolatile memory element, method of initial breakdown of nonvolatile memory element, and nonvolatile memory device
US20130242640A1 (en) * 2012-03-07 2013-09-19 Brent Steven Haukness Methods and Systems for Resistive Change Memory Cell Restoration
KR20140122042A (ko) * 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
KR102210329B1 (ko) 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
US10424619B2 (en) * 2016-01-13 2019-09-24 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US11078380B2 (en) 2017-07-10 2021-08-03 Entegris, Inc. Hard abrasive particle-free polishing of hard materials

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209394A (ja) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2002100745A (ja) * 1998-03-04 2002-04-05 Nec Corp 容量素子を有する半導体装置及びその製造方法
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062734A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Nonvolatile storage element, nonvolatile storage element array and its fabrication process
WO2008104462A1 (en) * 2007-02-27 2008-09-04 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682392B2 (ja) 1993-09-01 1997-11-26 日本電気株式会社 薄膜キャパシタおよびその製造方法
JP3082722B2 (ja) 1997-10-07 2000-08-28 日本電気株式会社 半導体装置およびその製造方法
US6316801B1 (en) 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
JP2004319587A (ja) 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
JP2008503085A (ja) 2004-06-16 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気デバイスおよびその製造方法
JP4949656B2 (ja) 2005-08-12 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5218053B2 (ja) 2006-06-26 2013-06-26 日本電気株式会社 スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
US7463546B2 (en) * 2006-07-31 2008-12-09 Sandisk 3D Llc Method for using a passive element memory array incorporating reversible polarity word line and bit line decoders
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
JP4577695B2 (ja) * 2006-11-07 2010-11-10 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209394A (ja) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2002100745A (ja) * 1998-03-04 2002-04-05 Nec Corp 容量素子を有する半導体装置及びその製造方法
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008062734A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Nonvolatile storage element, nonvolatile storage element array and its fabrication process
WO2008104462A1 (en) * 2007-02-27 2008-09-04 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture

Also Published As

Publication number Publication date
WO2010137339A1 (ja) 2010-12-02
CN102077347B (zh) 2013-01-23
US20110103133A1 (en) 2011-05-05
CN102077347A (zh) 2011-05-25
JPWO2010137339A1 (ja) 2012-11-12
US8351244B2 (en) 2013-01-08
WO2010137339A9 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP4778117B2 (ja) メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル
CN109427841B (zh) 具有多个细丝的rram存储器单元、存储器电路及其形成方法
JP5417445B2 (ja) 半導体記憶装置の製造方法
JP5039857B2 (ja) 記憶装置およびその製造方法
JP4167298B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
JP5488463B2 (ja) 半導体記憶装置及びその動作方法
US9123889B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JP4628500B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
WO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
KR101120342B1 (ko) 비휘발성 메모리 장치
US9425238B2 (en) Semiconductor device and method for fabricating the same
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US20150109093A1 (en) Variable resistance element
US9812507B2 (en) Semiconductor memory device
JP2008306011A (ja) 不揮発性半導体記憶装置およびその製造方法
CN102947935B (zh) 电阻变化元件的制造方法
JP4961843B2 (ja) 記憶素子の製造方法
JP2010245220A (ja) 不揮発性記憶装置およびその製造方法
JP2010050124A (ja) 双方向ダイオード、双方向ダイオードを用いた不揮発性半導体記憶装置、およびその製造方法
JP2010135581A (ja) 不揮発性半導体記憶装置およびその製造方法
CN115472737A (zh) 存储装置以及其制作方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Ref document number: 4778117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250