JP4773697B2 - Ｓｏｉ基板およびその製造方法ならびに半導体装置 - Google Patents
Ｓｏｉ基板およびその製造方法ならびに半導体装置 Download PDFInfo
- Publication number
- JP4773697B2 JP4773697B2 JP2004194639A JP2004194639A JP4773697B2 JP 4773697 B2 JP4773697 B2 JP 4773697B2 JP 2004194639 A JP2004194639 A JP 2004194639A JP 2004194639 A JP2004194639 A JP 2004194639A JP 4773697 B2 JP4773697 B2 JP 4773697B2
- Authority
- JP
- Japan
- Prior art keywords
- soi substrate
- insulating layer
- electrode
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 107
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 230000035515 penetration Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 98
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Description
本発明は、ＳＯＩ基板およびその製造方法ならびに半導体装置に関する。
従来のＳＯＩ（Silicon On Insulator）基板としては、例えば特許文献１に記載されたものがある。同文献に記載のＳＯＩ基板は、絶縁層とその上に積層されたシリコン層とを有して構成されている。このＳＯＩ基板には貫通電極が形成されており、当該貫通電極は、シリコン層および絶縁層を共に貫通している。すなわち、貫通電極は、絶縁層側の端面が絶縁層から突出するように形成されている。それゆえ、この貫通電極は、絶縁層の下面（上記シリコン層と反対側の面）に支持基板が設けられた状態において、その支持基板まで達している。
特開２００３−７９０９号公報（図５７）
しかしながら、上述のように貫通電極が絶縁層から突出した構造では、上記ＳＯＩ基板を備える半導体装置の製造工程において支持基板を除去する際に、貫通電極が何らかのダメージを受け易くなってしまう。そのため、特許文献１に記載のＳＯＩ基板には、信頼性の面で向上の余地がある。
本発明は、上記課題に鑑みてなされたものであり、信頼性の高いＳＯＩ基板およびその製造方法ならびに半導体装置を提供することを目的とする。
上記課題を解決するために、本発明によるＳＯＩ基板は、第１絶縁膜と、前記第１絶縁膜上に位置するエッチング阻止膜と、前記エッチング阻止膜上に形成された第２絶縁膜とを含む絶縁層と、前記絶縁層上に設けられたシリコン層と、前記シリコン層から前記絶縁層まで達する貫通電極とを備え、前記貫通電極における前記絶縁層側の端面は、前記エッチング阻止膜のうち前記第１絶縁膜と接する面に位置していることを特徴とする。
このＳＯＩ基板においては、貫通電極における絶縁層側の端面が絶縁層内に止まっている。すなわち、当該端面が絶縁層から突出しない構造となっている。それゆえ、当該ＳＯＩ基板を備える半導体装置の製造工程において支持基板を除去する際に、貫通電極がダメージを受けにくい。したがって、信頼性の高いＳＯＩ基板が実現される。
絶縁層は、エッチング阻止膜を含んでいる。これにより、貫通電極の上記端面が絶縁層内に止まった構造を容易に実現することができる。
エッチング阻止膜は、ＳｉＮであってもよい。これにより、エッチング阻止膜を重金属等の拡散を阻止する金属拡散阻止膜としても機能させることができる。また、この場合において、絶縁層は、エッチング阻止膜のシリコン層と反対側に設けられたシリコン酸化膜を含んでいてもよい。この場合、シリコン窒化膜とシリコン酸化膜とのエッチング選択比により、貫通電極の上記端面が絶縁層内に止まった構造を一層容易に実現することができる。
絶縁層の厚さは、１００ｎｍ以上８００ｎｍ以下であってもよい。絶縁層の厚さが１００ｎｍ以上であることにより、絶縁層のカバレッジを充分に確保することができる。ところで、絶縁層の厚さが大き過ぎるとＳＯＩ基板に反りが生じることがある。この点、厚さが８００ｎｍ以下であれば、ＳＯＩ基板に生じる反りを充分に抑制することができる。
上記ＳＯＩ基板は、シリコン層に設けられたポリシリコンプラグを備えていてもよい。これにより、ポリシリコンプラグを不純物のゲッタリングサイトとして機能させることができる。このポリシリコンプラグは、貫通電極の側面に接していてもよい。
本発明による半導体装置は、上記ＳＯＩ基板を備えることを特徴とする。上記ＳＯＩ基板は、上述の通り、支持基板を除去する際に貫通電極がダメージを受けにくく、信頼性が高い。したがって、この半導体装置においても高い信頼性が得られる。
本発明によるＳＯＩ基板の製造方法は、支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられたシリコン層とを有して構成されたＳＯＩウエハに、前記シリコン層から前記絶縁層まで達する孔または溝を形成し、前記孔または前記溝に導電膜を埋め込むことにより、貫通電極を形成する貫通電極形成工程を含み、前記絶縁層は、第１絶縁膜と、前記第１絶縁膜上に位置するエッチング阻止膜と、前記エッチング阻止膜上に形成された第２絶縁膜とを含み、前記貫通電極形成工程においては、前記貫通電極における前記絶縁層側の端面が、前記エッチング阻止膜のうち前記絶縁層とは逆側の面に位置するように、前記貫通電極を形成することを特徴とする。
この製造方法においては、貫通電極における絶縁層側の端面が絶縁層内に止まるように貫通電極を形成する。すなわち、当該端面が絶縁層から突出しないように貫通電極を形成する。それゆえ、当該ＳＯＩ基板を備える半導体装置の製造工程において支持基板を除去する際に、貫通電極がダメージを受けにくい。したがって、この製造方法によれば、信頼性の高いＳＯＩ基板を得ることができる。
本発明によれば、信頼性の高いＳＯＩ基板およびその製造方法ならびに半導体装置が実現される。
以下、図面を参照しつつ、本発明によるＳＯＩ基板およびその製造方法ならびに半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明によるＳＯＩ基板の一実施形態を示す断面図である。また、図２は、本発明によるＳＯＩ基板の一実施形態を示す平面図である。ＳＯＩ基板１は、支持基板１０、支持基板１０上に積層された絶縁層２０、および絶縁層２０上に積層されたシリコン層３０を有して構成されている。本実施形態において支持基板１０としては、シリコン基板を用いている。
絶縁層２０は、シリコン酸化膜２１（第１シリコン酸化膜）、シリコン窒化膜２３、およびシリコン酸化膜２５（第２シリコン酸化膜）を含んでいる。すなわち、絶縁層２０は、これらのシリコン酸化膜２１、シリコン窒化膜２３およびシリコン酸化膜２５が支持基板１０側から順に積層された多層絶縁膜として構成されている。シリコン窒化膜２３は、エッチング阻止膜として機能するとともに、重金属等の拡散を阻止する金属拡散阻止膜としても機能する。シリコン酸化膜２１およびシリコン酸化膜２５は、例えばＳｉＯ２膜である。シリコン窒化膜２３は、例えばＳｉＮ膜である。なお、シリコン窒化膜２３の代わりにまたはシリコン窒化膜２３と共に、ＳｉＣＮ膜もしくはＳｉＯＮ膜またはこれらの組み合わせを用いてもよい。また、絶縁層２０の厚さは、１００ｎｍ以上８００ｎｍ以下であることが好適である。
ＳＯＩ基板１のデバイス形成領域（回路形成領域）Ａ１には、貫通電極４０が設けられている。この貫通電極４０は、シリコン層３０から絶縁層２０まで達している。具体的には、貫通電極４０は、シリコン層３０の表面に端を発し、シリコン層３０を貫通して絶縁層２０の内部まで延びている。ここで、貫通電極４０の絶縁層２０側の端面４０ａは、絶縁層２０内に止まっている。本実施形態において、端面４０ａの位置は、シリコン窒化膜２３の支持基板１０側の面（すなわちシリコン層３０と反対側の面）に略一致している。貫通電極４０の材料としては、例えばＣｕ、Ｗ、Ａｌまたはポリシリコンを用いることができる。貫通電極４０の側面は、ＳｉＯ２等の絶縁膜４１により覆われている。
また、デバイス形成領域Ａ１には、ポリシリコンプラグ５０が設けられている。ポリシリコンプラグ５０は、シリコン層３０を貫通するように形成されている。本実施形態においては、ポリシリコンプラグ５０が複数設けられている。
デバイス形成領域Ａ１とスクライブライン領域Ａ２との境界に沿って、溝部６０が設けられている。溝部６０は、シリコン層３０を貫通して絶縁層２０まで達しているともに、図２に示すように、デバイス形成領域Ａ１の側面全体を包囲するように設けられている。溝部６０内には、導電膜６１が埋め込まれている。この導電膜６１の材料としては、例えば貫通電極４０と同一の材料が用いられる。また、導電膜６１の内周面および外周面は、共に絶縁膜６３により覆われている。なお、図２においては、絶縁膜４１、ポリシリコンプラグ５０および絶縁膜６３の図示を省略している。
図３および図４を参照しつつ、本発明によるＳＯＩ基板の製造方法の一実施形態として、ＳＯＩ基板１の製造方法の一例を説明する。まず、支持基板１０となる第１のシリコンウエハ上に、ＳｉＯ２、ＳｉＮおよびＳｉＯ２を順に積層する。この多層絶縁膜の膜厚は、１００ｎｍ以上８００ｎｍ以下に設定することが好ましい。この第１のシリコンウエハに、シリコン層３０となる第２のシリコンウエハを貼り合わせて真空中でアニールし、支持基板１０上に絶縁層２０およびシリコン層３０が積層されたＳＯＩウエハを得る（図３）。
次に、図３に示すＳＯＩウエハの所定位置に、例えばドライエッチングにより、シリコン層３０から絶縁層２０まで達する、貫通電極４０用の孔７１を形成する。このとき、貫通電極４０の端面４０ａ（図１参照）が絶縁層２０内に止まるように、シリコン酸化膜２１とシリコン窒化膜２３との境界でエッチングが止まるようなエッチング条件とする。本例においては、孔７１と同時に溝部６０も形成する。さらに、この状態でシリコン層３０を熱酸化することにより、絶縁膜４１および絶縁膜６３を形成する（図４）。なお、孔７１は、溝でもよい。
続いて、孔７１に導電膜を埋め込むことにより、貫通電極４０を形成する（貫通電極形成工程）。本例においては、孔７１と同時に溝部６０にも導電膜を埋め込む。具体的には、ＴｉＮ、ＴａＮまたはＴａ等のバリアメタルを形成後、Ｃｕ、Ｗ、またはＡｌをメッキまたはＣＶＤにより成膜する。さらに、孔７１および溝部６０の内部以外に成膜された導電膜、およびシリコン層３０上の絶縁膜を除去する。また、シリコン層３０の所定位置にポリシリコンプラグ５０を形成する。以上により、図１に示すＳＯＩ基板１を得る。
さらに、図５〜図９を参照しつつ、ＳＯＩ基板１を備える半導体装置の製造方法の一例を説明する。まず、ＳＯＩ基板１のデバイス形成領域Ａ１上に必要なデバイスを形成した後、スクライブライン領域Ａ２をダイシングすることにより、ＳＯＩ基板１上に配線層１００が設けられた半導体チップ３を複数得る（図５）。なお、配線層１００には、配線の他にも、電極端子、各種受動素子等の各種回路要素を含んでも良い。
次に、表面に配線層８１を有するベースウエハ８０を準備し、この上に半導体チップ３を積層する（図６）。このとき、配線層８１，１００同士が対向するようにする。ベースウエハ８０と半導体チップ３との接合には、例えば、表面活性化接合法を用いることができる。この方法は、両者の接合面をＣＭＰ法（化学機械研磨法）等により平坦化し、相対する電極および絶縁膜同士をプラズマ照射等により活性化させた状態で接合するものである。なお、一般的なフリップチップ接合工法を用いて電極間の接合および樹脂封止を行ってもよい。本例においては、ベースウエハ８０上に、所定の間隔を置いて複数の半導体チップ３を積層する。この間隔は、後の工程でベースウエハ８０をダイシングする際に用いられるダイシングブレードの厚さよりも大きく設定される。
続いて、例えばウエットエッチングにより、ＳＯＩ基板１から支持基板１０を除去する（支持基板除去工程）。このとき、貫通電極４０の端面４０ａが露出するように、支持基板１０と共にシリコン酸化膜２１も除去する（図７）。なお、支持基板除去工程においては、ウエットエッチング以外にも、研削もしくはＣＭＰまたはそれらの組み合わせによって支持基板１０を除去してもよい。
さらに、ＳＯＩ基板９１上に配線層９３が設けられた第２の半導体チップ９０を準備し、これを半導体チップ３上に積層する。このとき、配線層９３が半導体チップ３に対向するようにする（図８）。
最後に、ベースウエハ８０における半導体チップ３が設けられていない領域をダイシングすることにより、ＳＯＩ基板１を備える半導体装置５を得る（図９）。
本実施形態の効果を説明する。本実施形態においては、貫通電極４０の端面４０ａが絶縁層２０内に止まっている。すなわち、端面４０ａが絶縁層２０から突出しない構造となっている。それゆえ、支持基板除去工程において支持基板１０を除去する際に、貫通電極４０がダメージを受けにくい。したがって、信頼性の高いＳＯＩ基板１およびそれを備える半導体装置が実現されている。
絶縁層２０はエッチング阻止膜として機能するシリコン窒化膜２３を含んでいるため、貫通電極４０の端面４０ａが絶縁層２０内に止まった構造を容易に実現することができる。シリコン窒化膜２３としてＳｉＮを用いた場合、シリコン窒化膜２３の金属拡散阻止膜としての効果が特に顕著となる。また、絶縁層２０は、ＳｉＯＮ膜またはＳｉＣＮを含む場合にも、金属拡散阻止膜として好適に機能することができる。
絶縁層２０はシリコン酸化膜２１を含んでいるため、シリコン窒化膜２３とシリコン酸化膜２１とのエッチング選択比により、貫通電極４０の端面４０ａが絶縁層２０内に止まった構造を一層容易に実現することができる。
さらに、本実施形態においてはシリコン酸化膜２５が設けられており、このシリコン酸化膜２５も金属拡散阻止膜として機能する。したがって、シリコン酸化膜２１、シリコン窒化膜２３およびシリコン酸化膜２５からなる多層膜構造を有する絶縁層２０は、エッチング阻止の面でも金属拡散阻止の面でも特に優れた機能を発揮する。ただし、本実施形態において絶縁層２０が多層膜構造を有することは必須ではない。絶縁層２０は、例えばシリコン酸化膜２１とシリコン窒化膜２３とからなる２層構造であってもよく、あるいはシリコン酸化膜２１のみからなる単層構造であってもよい。
絶縁層の厚さを１００ｎｍ以上とした場合、絶縁層２０のカバレッジを充分に確保することができる。また、この厚さを８００ｎｍ以下とした場合、ＳＯＩ基板１に生じる反りを充分に抑制することができる。
シリコン層３０にポリシリコンプラグ５０が設けられている。このため、ＳＯＩ基板１においてはこのポリシリコンプラグ５０により、不純物のゲッタリングが行われる。なお、ポリシリコンプラグ５０は、図１０に示すように、貫通電極４０の側面に接して設けられていてもよい。同図においては、導電膜６１の側面にも接してポリシリコンプラグ５０が設けられている。ただし、ポリシリコンプラグ５０を設けることは必須ではない。
シリコン層３０におけるデバイス形成領域Ａ１の側面全体を包囲するように導電膜６１および絶縁膜６３が設けられている。このため、チップの側面に重金属等が付着した場合であっても、これらの導電膜６１および絶縁膜６３により、デバイス形成領域Ａ１の内部まで重金属等が拡散するのを防ぐことができる。したがって、ＳＯＩ基板１の信頼性が一層向上している。しかも、上記実施形態においては、導電膜６１および絶縁膜６３を、貫通電極４０と同一工程にて形成している。これにより、工程数の増大を招くことなく、導電膜６１および絶縁膜６３ならびに貫通電極４０を備えるＳＯＩ基板１を得ることができる。ただし、導電膜６１および絶縁膜６３を共に設けることは必須ではなく、何れか一方のみを設けてもよく、何れも設けないこととしてもよい。
なお、上記実施形態においては、上記支持基板１０が除去された後のＳＯＩ基板１において貫通電極４０の端面４０ａがＳＯＩ基板１の表面と略一致する例を示した（図７等参照）。しかし、図１１に示すように、当該端面４０ａは、ＳＯＩ基板１の表面に対して窪んでいてもよい。同図において端面４０ａ上には、半田４３が設けられている。この半田４３の表面には、ＳＯＩ基板１の表面から突出している部分（突出部分）と、ＳＯＩ基板１の表面から突出していない部分（非突出部分）とが存在している。具体的には、半田４３表面の中央部はＳＯＩ基板１表面から突出し、半田４３表面の縁部はＳＯＩ基板１表面から突出せずに絶縁層２０内に止まっている。
図１２は、図１１に示す構造のＳＯＩ基板１同士を接合する様子を示している。上述のように、半田４３表面に非突出部分が設けられていることにより、この部分が接合後の電極材の逃げとなり、ＳＯＩ基板１の全面を好適に接合することができる。
また、図１３に示すように、端面４０ａに突出部分と非突出部分とが存在するように貫通電極４０を形成してもよい。同図の貫通電極４０の形状は、図１１の貫通電極４０と半田４３とを併せた形状と同一である。すなわち、図１３においては、貫通電極４０の端面４０ａの一部が絶縁層２０内に止まった構成となっている。この場合も、端面全体が絶縁層から突出している場合と比べて、支持基板１０を除去する際に貫通電極４０がダメージを受けにくい。
ＳＯＩ基板１を備える半導体装置としては、図９に示す半導体装置５に限らず、ＳＯＩ基板１を備えていればどのようなものでもよい。例えば、ＳＯＩ基板１を備えるインターポーザ（interposer）も、本発明による半導体装置の一実施形態に含まれる。このインターポーザは、積層型の半導体装置において、例えばロジックＬＳＩとＤＲＡＭとの間に設けられる。かかる積層型の半導体装置においては、ロジックＬＳＩとＤＲＡＭとの間の導通をインターポーザの貫通電極により行うことができるため、両者間の導通をワイヤボンディング等により行う場合に比して処理速度の向上および低消費電力化等の効果が得られる。
１ ＳＯＩ基板
３ 半導体チップ
５ 半導体装置
１０ 支持基板
２０ 絶縁層
２１ シリコン酸化膜
２３ シリコン窒化膜
２５ シリコン酸化膜
３０ シリコン層
４０ 貫通電極
４０ａ 貫通電極の端面
４１ 絶縁膜
４３ 半田
５０ ポリシリコンプラグ
６０ 溝部
６１ 導電膜
６３ 絶縁膜
８０ ベースウエハ
１００ 配線層
Ａ１ デバイス形成領域
Ａ２ スクライブライン領域
３ 半導体チップ
５ 半導体装置
１０ 支持基板
２０ 絶縁層
２１ シリコン酸化膜
２３ シリコン窒化膜
２５ シリコン酸化膜
３０ シリコン層
４０ 貫通電極
４０ａ 貫通電極の端面
４１ 絶縁膜
４３ 半田
５０ ポリシリコンプラグ
６０ 溝部
６１ 導電膜
６３ 絶縁膜
８０ ベースウエハ
１００ 配線層
Ａ１ デバイス形成領域
Ａ２ スクライブライン領域
Claims (8)
- 第１絶縁膜と、前記第１絶縁膜上に位置するエッチング阻止膜と、前記エッチング阻止膜上に形成された第２絶縁膜とを含む絶縁層と、
前記絶縁層上に設けられたシリコン層と、
前記シリコン層から前記絶縁層まで達する貫通電極と、
を備え、
前記貫通電極における前記絶縁層側の端面は、前記エッチング阻止膜のうち前記第１絶縁膜と接する面に位置しているＳＯＩ基板。 - 請求項１に記載のＳＯＩ基板において、
前記エッチング阻止膜は、ＳｉＮであるＳＯＩ基板。 - 請求項２に記載のＳＯＩ基板において、
前記第１絶縁膜は、シリコン酸化膜であるＳＯＩ基板。 - 請求項１乃至３いずれかに記載のＳＯＩ基板において、
前記絶縁層の厚さは、１００ｎｍ以上８００ｎｍ以下であるＳＯＩ基板。 - 請求項１乃至４いずれかに記載のＳＯＩ基板において、
前記シリコン層に設けられたポリシリコンプラグを備えるＳＯＩ基板。 - 請求項５に記載のＳＯＩ基板において、
前記ポリシリコンプラグは、前記貫通電極の側面に接しているＳＯＩ基板。 - 請求項１乃至６いずれかに記載のＳＯＩ基板を備える半導体装置。
- 支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられたシリコン層とを有して構成されたＳＯＩウエハに、前記シリコン層から前記絶縁層まで達する孔または溝を形成し、前記孔または前記溝に導電膜を埋め込むことにより、貫通電極を形成する貫通電極形成工程を含み、
前記絶縁層は、第１絶縁膜と、前記第１絶縁膜上に位置するエッチング阻止膜と、前記エッチング阻止膜上に形成された第２絶縁膜とを含み、
前記貫通電極形成工程においては、前記貫通電極における前記絶縁層側の端面が、前記エッチング阻止膜のうち前記第１絶縁膜と接する面に位置するように、前記貫通電極を形成することを特徴とするＳＯＩ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004194639A JP4773697B2 (ja) | 2004-06-30 | 2004-06-30 | Ｓｏｉ基板およびその製造方法ならびに半導体装置 |
| US11/154,514 US7262486B2 (en) | 2004-06-30 | 2005-06-17 | SOI substrate and method for manufacturing the same |
| CNB2005100823387A CN100463190C (zh) | 2004-06-30 | 2005-06-30 | Soi衬底及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004194639A JP4773697B2 (ja) | 2004-06-30 | 2004-06-30 | Ｓｏｉ基板およびその製造方法ならびに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019424A JP2006019424A (ja) | 2006-01-19 |
| JP4773697B2 true JP4773697B2 (ja) | 2011-09-14 |
Family
ID=35512997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004194639A Expired - Lifetime JP4773697B2 (ja) | 2004-06-30 | 2004-06-30 | Ｓｏｉ基板およびその製造方法ならびに半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7262486B2 (ja) |
| JP (1) | JP4773697B2 (ja) |
| CN (1) | CN100463190C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ594844A (en) | 2005-09-09 | 2013-04-26 | Novartis Ag | Prion-specific peptoid reagents |
| JP5696349B2 (ja) * | 2008-09-05 | 2015-04-08 | 株式会社Sumco | 裏面照射型固体撮像素子用ウェーハの製造方法 |
| CA2779846A1 (en) | 2009-11-04 | 2011-05-12 | Novartis Ag | Positively charged species as binding reagents in the separation of protein aggregates from monomers |
| US8896102B2 (en) * | 2013-01-22 | 2014-11-25 | Freescale Semiconductor, Inc. | Die edge sealing structures and related fabrication methods |
| JP6557953B2 (ja) | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
| KR101798574B1 (ko) * | 2016-05-02 | 2017-11-17 | 동부대우전자 주식회사 | 방열용 송풍기 및 이를 포함하는 냉장고 |
| FR3062517B1 (fr) * | 2017-02-02 | 2019-03-15 | Soitec | Structure pour application radiofrequence |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219252A (ja) * | 1989-02-20 | 1990-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02271657A (ja) * | 1989-04-13 | 1990-11-06 | Nec Corp | 能動層２層積層ｃｍｏｓインバータ |
| JP2776149B2 (ja) * | 1992-06-15 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路 |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| JP2001068647A (ja) * | 1999-08-30 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6576957B2 (en) * | 2000-12-31 | 2003-06-10 | Texas Instruments Incorporated | Etch-stopped SOI back-gate contact |
| JP4020367B2 (ja) | 2001-04-17 | 2007-12-12 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6815751B2 (en) * | 2002-07-01 | 2004-11-09 | International Business Machines Corporation | Structure for scalable, low-cost polysilicon DRAM in a planar capacitor |
-
2004
- 2004-06-30 JP JP2004194639A patent/JP4773697B2/ja not_active Expired - Lifetime
-
2005
- 2005-06-17 US US11/154,514 patent/US7262486B2/en active Active
- 2005-06-30 CN CNB2005100823387A patent/CN100463190C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7262486B2 (en) | 2007-08-28 |
| CN1716619A (zh) | 2006-01-04 |
| US20060001090A1 (en) | 2006-01-05 |
| CN100463190C (zh) | 2009-02-18 |
| JP2006019424A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6330151B2 (ja) | 半導体装置及びその製造方法 | |
| JP6212720B2 (ja) | 半導体装置及びその製造方法 | |
| US8421238B2 (en) | Stacked semiconductor device with through via | |
| JP5583320B2 (ja) | 半導体ウエハ及びその製造方法 | |
| US8089161B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5802515B2 (ja) | 半導体装置及びその製造方法 | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| TWI750576B (zh) | 半導體裝置及其製造方法 | |
| US20090224387A1 (en) | Semiconductor chip and method for manufacturing the same and semiconductor device | |
| JP2011054637A (ja) | 半導体装置およびその製造方法 | |
| JP2009055004A (ja) | 貫通配線構造 | |
| WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
| TWI770401B (zh) | 半導體裝置及其製造方法 | |
| US7262486B2 (en) | SOI substrate and method for manufacturing the same | |
| JP2009194250A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
| WO2011148444A1 (ja) | 半導体装置及びその製造方法 | |
| JP2014103137A (ja) | 半導体装置及びその製造方法 | |
| JP2022095359A (ja) | 半導体装置およびその製造方法 | |
| KR20220089376A (ko) | Tsv 구조체를 포함하는 반도체 장치 및 그 제조방법 | |
| JP2008041804A (ja) | 半導体装置及びその製造方法 | |
| TWI799053B (zh) | 半導體結構的製造方法 | |
| TWI559414B (zh) | 基底穿孔製程 | |
| JP2006216818A (ja) | 半導体装置及びその製造方法 | |
| JP2006179663A (ja) | 半導体装置、半導体装置の製造方法、及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4773697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |