JP4773531B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP4773531B2
JP4773531B2 JP2008550579A JP2008550579A JP4773531B2 JP 4773531 B2 JP4773531 B2 JP 4773531B2 JP 2008550579 A JP2008550579 A JP 2008550579A JP 2008550579 A JP2008550579 A JP 2008550579A JP 4773531 B2 JP4773531 B2 JP 4773531B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
wiring board
insulation layer
resin insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008550579A
Other languages
English (en)
Other versions
JPWO2009050829A1 (ja
Inventor
吉川　　和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009050829A1 publication Critical patent/JPWO2009050829A1/ja
Application granted granted Critical
Publication of JP4773531B2 publication Critical patent/JP4773531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、コンデンサを内蔵した配線基板及びその製造方法に関する。
電子機器の小型化の要求に伴い、電子機器を構成する電子部品の実装効率を高めることが要望されている。そのため、実装効率を高めるため、コンデンサを内蔵した配線基板が特許文献１に開示されている。
しかし、この公報に開示された配線基板では、配線基板に内蔵されたコンデンサの高容量化と絶縁抵抗の確保とを両立することは困難である。
なぜなら、コンデンサを高容量化しようとすると、コンデンサの誘電体層を薄くすることになるが、誘電体層を薄くすれば、コンデンサの絶縁抵抗が低下する。一方、コンデンサの絶縁抵抗を確保しようとすると、誘電体層を厚くすることになるが、これではコンデンサの容量を大きくできない。
また、誘電体層と電極とを交互に積層して形成された複数のコンデンサを内蔵する配線基板が特許文献２に開示されている。この公報に開示された配線基板は、誘電体層の厚さをコンデンサの絶縁抵抗を得るために必要な厚さとし、複数のコンデンサを配置することで、全体としての容量を大きくしている。
もっとも、この公報に開示された配線基板では、一つのコンデンサに欠陥があれば、コンデンサ積層体全体に欠陥が生じる。
特開２００５−１９１５５９号公報 特開２００４−２２８１９０号公報
本発明は、上記の問題点を解決するものであり、高容量でかつ絶縁抵抗が確保されたコンデンサを内蔵した配線基板を提供することを目的とする。また、コンデンサを積層したコンデンサ積層体を内蔵する配線基板の歩留まりを確保して、高容量かつ絶縁抵抗が確保されたコンデンサを内蔵した配線基板を提供することを目的とする。また、本発明は、そのような配線基板の製造方法を提供することを目的とする。
上記目的を達成するため、この発明の第１の観点に係る配線基板は、
誘電体層と、前記誘電体層を挟んで対向する第１電極及び第２電極と、から形成されるコンデンサを、接着剤を介して積層して形成されるコンデンサ積層体と、
前記コンデンサ積層体を内蔵する第１の樹脂絶縁層と、
前記第１電極同士を電気的に接続する第１のヴィア導体と、
前記第２電極同士を電気的に接続する第２のヴィア導体と、
前記第１のヴィア導体と電気的に接続している第１の外部端子と、
前記第２のヴィア導体と電気的に接続している第２の外部端子と、を有することを特徴とする。
上記目的を達成するため、この発明の第２の観点に係る配線基板は、
少なくとも最下層の樹脂絶縁層と最上層の樹脂絶縁層を有する複数の樹脂絶縁層と、
前記樹脂絶縁層の間に形成されている複数の導体回路と、
前記複数の樹脂絶縁層のうちの１つの樹脂絶縁層に埋設されていて、誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、から形成されるコンデンサを、接着剤を介して積層して形成されるコンデンサ積層体と、
前記第１電極同士を電気的に接続する第１のヴィア導体と、
前記第２電極同士を電気的に接続する第２のヴィア導体と、
前記最下層の樹脂絶縁層に形成されていて、前記第１のヴィア導体と電気的に接続している第１の外部端子と前記第２のヴィア導体と電気的に接続している第２の外部端子とからなる第１の外部接続端子と、
前記最上層の樹脂絶縁層に形成されていて、前記第１のヴィア導体と電気的に接続している第３の外部端子と前記第２のヴィア導体と電気的に接続している第４の外部端子とからなる第２の外部接続端子と、を有し、
前記第１の外部接続端子は、前記最下層の樹脂絶縁層に埋設されるとともに、前記第１の外部接続端子の外部端子面は、前記最下層の樹脂絶縁層の第一面と略同一平面に位置していて、
前記第２の外部接続端子は、前記最上層の樹脂絶縁層上に形成されている、ことを特徴とする。
また、上記目的を達成するため、この発明の第３の観点に係る配線基板の製造方法は、
誘電体層と、前記誘電体層を挟んで対向する第１電極及び第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
ベース基板の上に第１の樹脂絶縁層を積層する積層工程と、
前記第１の樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
前記コンデンサ積層体に、前記第１電極同士を貫通する貫通孔と、前記第２電極同士を貫通する貫通孔とを形成する貫通孔形成工程と、
前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
前記第１のヴィア導体と電気的に接続している第１の外部端子と、前記第２のヴィア導体と電気的に接続している第２の外部端子と、を作成する外部端子作成工程と、を有する、ことを特徴とする。
また、上記目的を達成するため、この発明の第４の観点に係る配線基板の製造方法は、
誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、
前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、
前記複数の樹脂絶縁層のうちの１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
前記コンデンサ積層体に、前記第１電極若しくは前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
前記複数の樹脂絶縁層のうち、前記支持板とは反対側に位置する最上層の樹脂絶縁層上に第３の外部端子と第４の外部端子を有する第２の外部接続端子を形成する第２の外部接続端子形成工程と、
前記支持板を除去する支持板除去工程と、を有し、
前記第１の外部端子と前記第３の外部端子は前記第１のヴィア導体と電気的に接続していて、前記第２の外部端子と前記第４の外部端子は前記第２のヴィア導体と電気的に接続している、ことを特徴とする。
本発明によれば、高容量でかつ絶縁抵抗が確保されたコンデンサを内蔵した配線基板を得ることができる。
図１は、本発明の第１の実施形態に係る配線基板の断面図である。 図２Ａは、第１電極と誘電体層と第２電極とを積層させる、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｂは、第１電極と第２電極とをずれた位置にさせる、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｃは、コンデンサを積層させてコンデンサ積層体を作成する、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｄは、接着剤を介在させてコンデンサを積層させたコンデンサ積層体を示す、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｅは、ベース基板の上に樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｆは、樹脂絶縁層にコンデンサ積層体を埋設させる、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｇは、コンデンサ積層体が埋設された樹脂絶縁層を示す、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｈは、樹脂絶縁層にコンデンサ積層体を積層させる、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｉは、樹脂絶縁層にさらに第２の樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｊは、コンデンサ積層体にヴィア導体のための貫通孔を設ける、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｋは、実施形態１に係る配線基板のコンデンサ積層体を上面から説明する図である。 図２Ｌは、実施形態１に係る配線基板のコンデンサ積層体を上面から説明する図である。 図２Ｍは、第２の樹脂絶縁層に導体パターンを設ける、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｎは、さらに第３の樹脂絶縁層を積層する、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｏは、第３の樹脂絶縁層に導体パターンを設ける、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｐは、ソルダーレジストに複数の開口部を設ける、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｑは、半田バンプを介してＩＣチップが実装される、実施形態１に係る配線基板の製造工程を説明する図である。 図２Ｒは、ベース基板の下面にも樹脂絶縁層を設ける、実施形態１に係る配線基板の製造工程を説明する図である。 図３は、本発明の第２の実施形態に係る配線基板の断面図である。 図４Ａは、コンデンサ積層体にヴィア導体のための貫通孔を設ける、実施形態２に係る配線基板の製造工程を説明する図である。 図４Ｂは、コンデンサ積層体及び樹脂絶縁層の上面に導体パターンを設ける、実施形態２に係る配線基板の製造工程を説明する図である。 図４Ｃは、さらに第２の樹脂絶縁層を設ける、実施形態２に係る配線基板の製造工程を説明する図である。 図４Ｄは、ベース基板の下面にも樹脂絶縁層を設ける、実施形態２に係る配線基板の製造工程を説明する図である。 図５は、第１電極及び第２電極の開口部にヴィア導体が形成されているコンデンサ積層体を示す、実施形態３に係る配線基板の断面図である。 図６Ａは、実施形態３に係る配線基板のコンデンサ積層体を格子状に貫通するヴィア導体を説明する図である。 図６Ｂは、実施形態３に係る配線基板のコンデンサ積層体を千鳥状に貫通するヴィア導体を説明する図である。 図７Ａは、第１電極と誘電体層と第２電極とを積層させる、実施形態３に係る配線基板のコンデンサ単体を説明する図である。 図７Ｂは、第１電極及び第２電極がパターニングされた、実施形態３に係る配線基板のコンデンサ単体を説明する図である。 図７Ｃは、実施形態３に係る配線基板のパターニングされたコンデンサを第１電極側から説明する平面図である。 図７Ｄは、実施形態３に係る配線基板のパターニングされたコンデンサを第２電極側から説明する平面図である。 図７Ｅは、パターニングされたコンデンサを積層させてコンデンサ積層体を作成する、実施形態３に係る配線基板の製造工程を説明する図である。 図７Ｆは、パターニングされたコンデンサを、接着剤を介在させて積層させるコンデンサ積層体を示す、実施形態３に係る配線基板の製造工程を説明する図である。 図７Ｇは、パターニングされたコンデンサを積層させたコンデンサ積層体を樹脂絶縁層に埋設させる、実施形態３に係る配線基板の製造工程を説明する図である。 図７Ｈは、パターニングされたコンデンサを積層させたコンデンサ積層体に貫通孔を設ける、実施形態３に係る配線基板の製造工程を説明する図である。 図７Ｉは、パターニングされたコンデンサを積層させたコンデンサ積層体にヴィア導体及び導体パターンを設ける、実施形態３に係る配線基板の製造工程を説明する図である。 図８は、本発明の第４の実施形態に係る配線基板の断面図である。 図９Ａは、実施形態４に係る配線基板の製造工程において、樹脂絶縁層を支える支持板を説明する図である。 図９Ｂは、実施形態４に係る配線基板の製造工程において、支持板の上にメッキレジストを形成する工程を説明する図である。 図９Ｃは、実施形態４に係る配線基板の製造工程において、支持板の上に形成されたメッキレジストに複数の開口部を形成する工程を説明する図である。 図９Ｄは、メッキレジストの開口部に外部端子を形成する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｅは、支持板の上に第１の樹脂絶縁層を形成する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｆは、支持板の上に形成された第１の樹脂絶縁層に貫通孔を形成する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｇは、第１の樹脂絶縁層の上面に導体パターンを形成する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｈは、第１の樹脂絶縁層の上に第２の樹脂絶縁層を形成する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｉは、第２の樹脂絶縁層にコンデンサ積層体を埋設させる、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｊは、コンデンサ積層体が埋設された第２の樹脂絶縁層を説明する、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｋは、コンデンサ積層体が埋設された第２の樹脂絶縁層に貫通孔を設ける、実施形態４に係る配線基板の製造工程を説明する図である 図９Ｌは、第２の樹脂絶縁層にヴィア導体及び導体パターンを設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｍは、第２の樹脂絶縁層の上に第３の樹脂絶縁層を設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｎは、第３の樹脂絶縁層に貫通孔を設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｏは、第３の樹脂絶縁層にヴィア導体及び導体パターンを設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｐは、第３の樹脂絶縁層の上にソルダーレジストを設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｑは、ソルダーレジストに設けられた複数の開口部に外部端子を設ける、実施形態４に係る配線基板の製造工程を説明する図である。 図９Ｒは、支持板をエッチングにて除去する、実施形態４に係る配線基板の製造工程を説明する図である。 図１０は、本発明の実施形態４に係る配線基板の変形例を示す図である。 図１１は、ベース基板の下方に設けられた樹脂絶縁層にもコンデンサ積層体を埋設する、実施形態５に係る配線基板の断面図である。
符号の説明
１００ ベース基板
２００ 樹脂絶縁層
３１０ 第１電極
３２０ 第２電極
３３０ 誘電体層
３４０ 接着剤
３５０ コンデンサ
４１１ ヴィア導体
４１２ ヴィア導体
４１３ ヴィア導体
４１４ ヴィア導体
４２１ 導体パターン
４２３ 導体パターン
４２５ 導体パターン
４５０ コンデンサ積層体
７１０ アライメントマーク
７２０ アライメントマーク
７３０ アライメントマーク
９００ 本発明に係る配線基板
（本発明の具体的一実施態様における配線基板の第１の実施形態）
以下、図面を参照しながら本発明の実施の形態について説明する。
図１に示すように、本実施形態に係る配線基板９００は、第１の樹脂絶縁層２００ａと、第１の樹脂絶縁層２００ａを支えるベース基板１００と、第１の樹脂絶縁層２００ａに埋設されたコンデンサ積層体４５０と、を有する。
第１の樹脂絶縁層２００ａの上には第２の樹脂絶縁層２００ｂが設けられている。第２の樹脂絶縁層２００ｂの上には第３の樹脂絶縁層２００ｃが設けられている。
コンデンサ積層体４５０の上面は第１の樹脂絶縁層２００ａの上面にあり、コンデンサ積層体４５０の上面と第１の樹脂絶縁層２００ａの上面とは面一になっている。
コンデンサ積層体４５０は、コンデンサ３５０ａ、３５０ｂ、３５０ｃを接着剤３４０を介して積層したものである。接着剤３４０は、絶縁性樹脂であり、例えばエポキシ樹脂である。
コンデンサ積層体４５０の厚みは、例えば、３０μｍ〜１００μｍである。１００μｍよりも厚いとコンデンサ積層体４５０を第１の樹脂絶縁層２００ａに埋没させることが困難となるおそれがあるからであり、一方、３０μｍよりも薄いと構造が微細となりすぎて配線基板９００の製造効率を阻害する可能性がありうるからである。
コンデンサ３５０ａ、３５０ｂ、３５０ｃは、それぞれ、誘電体層３３０と、平板状の第１電極３１０と、第２電極３２０とを有する。第１電極３１０と第２電極３２０とは、同一サイズの直方体の平板導体から形成される。第１電極３１０と第２電極３２０とは互いに電極の平面方向に所定距離シフトしており、一部において重なっている。第１電極３１０と第２電極３２０とは、例えば、長さ０．２ｍｍ〜８ｍｍで、幅０．１ｍｍ〜８ｍｍで、厚み３μｍ〜１５μｍである。第１電極３１０と第２電極３２０とは銅で形成されている。
誘電体層３３０の厚みは例えば０．５μｍ〜１０μｍである。誘電体層３３０の厚みを０．５μｍよりも小さくするとコンデンサの絶縁抵抗が悪くなる可能性があるからであり、一方、１０μｍよりも大きくするとコンデンサの高容量化が満足できる値とならないおそれがあるからである。
コンデンサ３５０同士の距離、例えば、コンデンサ３５０ａの第２電極３２０とコンデンサ３５０ｂの第１電極３１０との距離（即ち、接着剤３４０が形成する接着剤層の厚み）は、例えば２〜１２μｍである。２μｍよりも小さいとコンデンサ３５０間に充填される接着剤３４０の量が不十分となり、コンデンサ３５０同士の接着力が弱くなる可能性があるからである。また、接着剤３４０の厚みが薄いと、コンデンサ間（３５０ａと３５０ｂ間や３５０ｂと３５０ｃ間）で絶縁抵抗が小さくなる可能性があるからである。一方、１２μｍよりも大きくなると、コンデンサ積層体４５０の厚みが増大することで配線基板９００の微細な配線構造を阻害するおそれがあるからである。
誘電体層３３０は、セラミック製の誘電体層である。誘電体層３３０は、例えばチタン酸バリウム（ＢａＴｉＯ３）で形成される。なお、誘電体層３３０には、熱可塑性樹脂若しくは熱硬化性樹脂に誘電性フィラーを含有するものを用いることができる。熱可塑性樹脂は例えばポリエステル、熱硬化性樹脂は例えばフェノール樹脂を使用できる。誘電性フィラーは例えばチタン酸ストロンチウム（ＳｒＴｉＯ３）で形成される。
ヴィア導体４１１が、コンデンサ３５０ａ、３５０ｂ、３５０ｃのそれぞれの第１電極３１０同士を電気的に接続している。また、ヴィア導体４１２が、コンデンサ３５０ａ、３５０ｂ、３５０ｃのそれぞれの第２電極３２０同士を電気的に接続している。
ベース基板１００の上には複数の導体パターン（導体回路）４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）が設けられ、第２の樹脂絶縁層２００ｂの上には複数の導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）が設けられている。第３の樹脂絶縁層２００ｃの上には複数の導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）が設けられている。
そして、ヴィア導体４１１は、導体パターン４２１Ｐと導体パターン４２３Ｐとを電気的に接続している。ヴィア導体４１２は、導体パターン４２１Ｇと導体パターン４２３Ｇとを電気的に接続している。ヴィア導体４１２に接続している導体パターン４２３Ｇはグランドラインに接続され、ヴィア導体４１１に接続している導体パターン４２３Ｐは電源ラインに接続される。ヴィア導体４４１Ｐは、導体パターン４２３Ｐと導体パターン４２５Ｐとを電気的に接続している。ヴィア導体４４１Ｇは、導体パターン４２３Ｇと導体パターン４２５Ｇとを電気的に接続している。
ベース基板１００の厚みは、２００μｍ〜８００μｍである。ベース基板１００は、例えばガラスエポキシ樹脂で構成される。ガラスエポキシ樹脂は、ガラスフィラーが添加されたエポキシ樹脂をガラスクロスに含浸させたものである（ガラスエポキシ基板）。
第１の樹脂絶縁層２００ａ、第２の樹脂絶縁層２００ｂ、第３の樹脂絶縁層２００ｃの厚みは、例えば４０μｍ〜１２０μｍである。樹脂絶縁層２００ａ、２００ｂ、２００ｃは、例えばエポキシ樹脂などの熱硬化性樹脂から構成される。樹脂絶縁層２００ａ、２００ｂ、２００ｃは、ガラス、アルミナ、炭酸バリウムなどの無機粒子と熱硬化性樹脂とからなっていてもよい。ガラスエポキシ基板にて、ガラスクロスが２枚重なったガラスエポキシ基板でもよい。
配線基板９００は、例えば、電気信号を導体パターン４２１Ｓ等を介して伝達する等の各種の電気信号処理を行うことができる。
また、配線基板９００は、コンデンサ積層体４５０が第１の樹脂絶縁層２００ａ内に設けられているので、省スペース化を達成しながら、ノイズをデカップリングすることができる。
また、配線基板９００に実装されるＩＣチップの近くにコンデンサを形成できるので、ＩＣへの電源供給の遅延を防止できる。
また、第１の樹脂絶縁層２００ａに内蔵されたコンデンサ積層体４５０は、コンデンサ３５０を積層させたものである。そのため、各コンデンサ３５０の誘電体層３３０の厚みを所定の厚さに保つことで、各コンデンサ３５０の絶縁抵抗値を一定程度に維持しつつ、かつ、複数のコンデンサ３５０を積層しているからコンデンサ積層体４５０全体としてコンデンサ容量の増大化を達成することができる。だから、コンデンサ容量の高容量化とコンデンサの高絶縁性化とを両立させることができる。
また、平板状の第１電極３１０と、第１電極３１０から電極の面方向にシフトした位置にある第２電極３２０と、誘電体層３３０とで、コンデンサ３５０を形成している。このように、各コンデンサ３５０の第１電極３１０と第２電極３２０とをずらして交互に形成しているから、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０同士を電気的に接続するヴィア導体４１１と第２電極３２０同士を電気的に接続するヴィア導体４１２とを設けることが容易となる。だから、第１電極３１０と第２電極３２０とが対向している領域にヴィア導体を形成しなくて良いので、電極面積を大きくでき、コンデンサの高容量化を達成できる。さらには、コンデンサの電極を貫通するヴィア導体の数を少なくすることができるから、ヴィア導体の熱膨張に起因する誘電体層へのクラック発生を極力抑制できる。
さらに、コンデンサ積層体４５０は、コンデンサ３５０を積層して形成される。そのため、コンデンサ積層体４５０を形成するにあたり、あらかじめ、各コンデンサ３５０の絶縁抵抗値を検査し、絶縁抵抗が良好である良品のコンデンサ３５０ばかりを選別して積層できる。だから、コンデンサ積層体４５０全体としても良品のものを得ることができ、コンデンサ積層体４５０の絶縁信頼性を確保できる。仮に、電極と誘電体層とを交互に積層することでコンデンサ積層体を形成するならば、あらかじめ、各コンデンサ部の絶縁抵抗が良好であるか検査することは困難である。そのため、コンデンサ積層体の絶縁信頼性を製造段階で確保することは困難である。
そして、樹脂絶縁層２００ａに内蔵されたコンデンサ積層体４５０は、コンデンサ３５０を樹脂等の接着剤３４０を介在させて積層している。接着剤３４０に使用される樹脂の熱膨張係数と樹脂絶縁層２００ａの熱膨張係数とは同じ値の材料を使うことも可能であり、そのため、コンデンサ積層体４５０全体の熱膨張係数は、樹脂絶縁層２００ａの熱膨張係数に近づけることができる。だから、コンデンサ積層体４５０に熱が加わったとしても、樹脂絶縁層２００ａとコンデンサ積層体４５０との界面で亀裂が発生する可能性は低い。ゆえに誘電体層３３０にクラックが入りにくい。
（本発明の第１の実施形態に係る配線基板の製造方法）
まず、厚さ５μｍの銅からなる第１電極３１０に、ＢａＴｉＯ３からなる高誘電体材料をドクターブレード等の印刷機を用いて、厚さ５〜１０μｍの薄膜状に印刷して未焼成層を形成する。なお、さらに薄い誘電体層（０．５〜５μｍ）を形成するには後述するゾル―ゲル法やスパッタ法等を用いることができる。
次に、未焼成層を真空中またはＮ２ガス等の非酸化雰囲気で６００〜９５０?の温度範囲で焼成し、誘電体層３３０とする。その後、スパッタ等の真空蒸着装置を用いて誘電体層３３０の上に銅からなる金属層を形成し更にこの金属層上に電解メッキ等で銅を５μｍ程度足すことにより、第２電極３２０を形成する。このようにして、図２Ａに示すように、ＢａＴｉＯ３で形成される誘電体層３３０を、銅で形成された第１電極３１０と第２電極３２０とで挟むコンデンサが得られる。
次に、図２Ｂに示すように、塩化第二銅エッチング溶液を用いてエッチング処理により、第１電極３１０及び第２電極３２０の必要部分以外を除去することで、第１電極３１０と第２電極３２０とを面方向（即ち、水平方向）にずれた位置になるように形成してコンデンサ３５０の単体を設ける。かかる場合、誘電体層３３０の上下にある第１電極３１０と第２電極３２０との重なりは０．４〜１．０ｃｍ２程度であるように、第１電極３１０と第２電極３２０とを水平方向にずらす。また、エッチング処理により、第１電極３１０にアライメントマーク７１０を形成し、また、第２電極３２０にアライメントマーク７２０を形成する。
次に、図２Ｃに示すように、コンデンサ３５０ａ、３５０ｂ、３５０ｃを鉛直方向に３個積層する。コンデンサ３５０ａ、３５０ｂ、３５０ｃを積層する際には、コンデンサ３５０同士の間に接着剤としてのエポキシ樹脂を介在させる。単体のコンデンサ３５０ａ、３５０ｂ、３５０ｃ同士は、各コンデンサに設けられているアライメントマーク７１０若しくはアライメントマーク７２０を基準にして位置合わせがなされる。
そして、図２Ｄに示すように、３個のコンデンサ３５０ａ、３５０ｂ、３５０ｃを、それぞれのコンデンサの間に接着剤３４０を介在させた状態でコンデンサ積層体４５０を得る。
次に、図２Ｅに示すように、アライメントマーク７３０が形成してあるベース基板（コア基板）１００上に、真空ラミネーターを用いて熱硬化性の樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付ける。ベース基板１００上には、導体パターン４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）が形成されている。ベース基板１００は厚さ０．６ｍｍのガラスエポキシ基板である。貼り付ける際の熱硬化性の樹脂フィルムは半硬化状態であるが、硬化することで第１の樹脂絶縁層（下層の樹脂絶縁層）２００ａとなる。樹脂フィルムとしては例えば味の素社製のＡＢＦ−４５ＳＨを２枚用いることができる。
次に、図２Ｆに示すように、コンデンサ積層体４５０を半硬化状態の第１の樹脂絶縁層２００ａ上に位置合わせして積層する。両者の位置合わせは、コンデンサ積層体４５０のうちコンデンサ３５０ａにあるアライメントマーク７１０と、ベース基板１００のアライメントマーク７３０とをカメラで認識して行う。若しくは、コンデンサ積層体４５０のうちコンデンサ３５０ｃにあるアライメントマーク７２０と、ベース基板１００のアライメントマーク７３０とをカメラで認識して行う。アライメントマーク７１０とアライメントマーク７２０とはいずれか一方だけが設けられていても良いし、また、ともに設けられていても良い。
その後、図２Ｇに示すように、０．４ＭＰａ、１７０℃、２時間のプレス条件で真空プレスして、コンデンサ積層体４５０を第１の樹脂絶縁層２００ａに埋設させるとともに、第１の樹脂絶縁層２００ａを硬化させる。コンデンサ積層体４５０は、コンデンサ積層体４５０の上面と第１の樹脂絶縁層２００ａの上面とが面一になるように、第１の樹脂絶縁層２００ａに埋設される。
なお、コンデンサ積層体は、図２Ｈに示すように、コンデンサ３５０ｃの一部を埋設させた状態にて第１の樹脂絶縁層２００ａに積層させることも可能である。かかる場合においても、コンデンサ積層体４５０のコンデンサ３５０ｃに設けられたアライメントマーク７２０若しくはコンデンサ３５０ａに設けられたアライメントマーク７１０と、ベース基板１００の上に設けられたアライメントマーク７３０とを、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａとの位置合わせのための目印とする。
次に、図２Ｉに示すように、第１の樹脂絶縁層２００ａ及びコンデンサ積層体４５０上に真空ラミネーターを用いて樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付ける。樹脂フィルムは例えば味の素社製のＡＢＦ−４５ＳＨを用いることができる。その後、１７０℃で２時間熱処理することにより樹脂フィルムは硬化して第２の樹脂絶縁層（上層の樹脂絶縁層）２００ｂを形成する。
次に、図２Ｊに示すように、炭酸ガスレーザで、第２の樹脂絶縁層２００ｂ、第１の樹脂絶縁層２００ａ及びコンデンサ積層体４５０を貫通し、ベース基板１００上の導体パターン４２１（電源用の導体パターン４２１Ｐ、グランド用の導体パターン４２１Ｇ、信号用の導体パターン４２１Ｓ）に到達する貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）を設ける。
貫通孔４７０Ｐは、電源用の導体パターン４２１Ｐに到達する電源用貫通孔である。貫通孔４７０Ｇは、グランド用の導体パターン４２１Ｇに到達するグランド用貫通孔である。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の直径は２０〜１００μｍである。なお、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）は炭酸ガスレーザではなく、ドリルで設けることも可能である。ここで、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の位置は、ベース基板１００のアライメントマーク７３０、コンデンサ積層体４５０におけるコンデンサ３５０ａのアライメントマーク７１０、コンデンサ積層体４５０におけるコンデンサ３５０ｃのアライメントマーク７２０のいずれか１つをカメラ若しくはＸ線で認識して決定される。
平面図である図２Ｋ及び図２Ｌで示されるように、第１電極３１０と第２電極３２０の重なり部分でコンデンサが形成される。図２Ｋに示すように、第１電極３１０と第２電極３２０とは横方向にのみずれていることも可能であるし、また図２Ｌに示すように、第１電極３１０と第２電極３２０とは横方向及び縦方向にずれていることも可能である。なお、第１電極３１０と第２電極３２０とが重なっている部分は斜線で示している。第１電極３１０と第２電極３２０とは、互いに面方向に平行にずれていて、重ならない部分が存在している。重ならない部分に、貫通孔４７０Ｐと４７０Ｇが形成されている。このように、第１電極３１０と第２電極３２０が対向する部分には、貫通孔４７０Ｐ、４７０Ｇが形成されていないので、第１電極３１０と第２電極３２０とが対向する面積を大きくすることができる。電源用貫通孔４７０Ｐは、第１電極３１０（電源用電極）と接しているが、第２電極３２０（グランド用電極）とは接していない。グランド用貫通孔４７０Ｇは、第２電極３２０と接しているが、第１電極３１０とは接していない。
図２Ｊに示すように、貫通孔４７０Ｐ、４７０Ｇ以外に信号用の導体パターンに到達する信号用貫通孔４７０Ｓが形成される。信号用貫通孔４７０Ｓは、コンデンサ積層体４５０が存在しない領域に形成される。
次に、第２の樹脂絶縁層２００ｂの表面に触媒による表面処理を行う。
次に、第２の樹脂絶縁層２００ｂの表面と貫通孔（４７０Ｐ、４７０Ｇ、４７０Ｓ）の内壁面に無電解メッキ膜（無電解銅メッキ膜）を形成する。その後、無電解メッキ膜上に電解メッキ膜（電解銅メッキ膜）を形成する。続いて、電解メッキ膜上にエッチングレジストを形成する。その後、露光・現像工程を経て、エッチングレジストをパターン化する。なお、このように樹脂層上のパターンを形成する部分及び貫通孔メッキを保護する部分をレジストで覆うフォトリソグラフィ手法はテンティング法と呼ばれる。そしてエッチングレジストが形成されていない部分の電解メッキ膜と無電解メッキ膜をエッチング除去することで、図２Ｍに示すように、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）とヴィア導体４１１、４１２、４１３を形成する。
ヴィア導体４１１は、電源用のヴィア導体であり、図２Ｍに示すように、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第１電極３１０同士を電気的に接続している。また、ヴィア導体４１２は、グランド用のヴィア導体であり、図２Ｍに示すように、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第２電極３２０同士を電気的に接続している。
電源用のヴィア導体４１１は、ベース基板１００上の電源用の導体パターン４２１Ｐと第２の樹脂絶縁層２００ｂ上の電源用の導体パターン４２３Ｐとを接続している。また、グランド用のヴィア導体４１２は、ベース基板１００上のグランド用の導体パターン４２１Ｇと第２の樹脂絶縁層２００ｂ上のグランド用の導体パターン４２３Ｇとを接続している。
次に、図２Ｎに示すように、第２の樹脂絶縁層２００ｂと導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）上に第３の樹脂絶縁層２００ｃを形成する。第３の樹脂絶縁層２００ｃの材質は、第２の樹脂絶縁層２００ｂ及び第１の樹脂絶縁層２００ａと同じである。
次に、第３の樹脂絶縁層２００ｃに炭酸ガスレーザにて貫通孔を形成する。なお、貫通孔はドリルで形成することも可能である。
次に、第３の樹脂絶縁層２００ｃの表面に触媒による表面処理を行う。触媒による表面処理の後、基板の表面に無電解メッキ膜を形成する。その後、無電解メッキ膜上にメッキレジストを形成する。続いて、メッキレジストに露光・現像処理を行って、メッキレジストをパターンニングする。そしてメッキレジストの非形成領域に電解メッキ膜を形成する。メッキレジスト剥離後、電解メッキ膜間の無電解メッキ膜を除去することで、図２Ｏに示すように、無電解メッキ膜と該無電解メッキ膜上に設けられている電解メッキ膜とからなる最外の導体パターン４２５（最外の電源用の導体パターン４２５Ｐ、最外のグランド用の導体パターン４２５Ｇ、最外の信号用の導体パターン４２５Ｓ）を設ける。
次に、第３の樹脂絶縁層２００ｃと最外の導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）上にソルダーレジスト７００を形成する。その後、図２Ｐに示すように、ソルダーレジスト７００に、導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）の一部を露出させる開口部を設けてパッド４２７（電源用のパッド（第１の外部端子）４２７Ｐ、グランド用のパッド（第２の外部端子）４２７Ｇ、信号用のパッド４２７Ｓ）を形成する。開口部により露出している部分がパッド４２７（４２７Ｐ、４２７Ｇ、４２７Ｓ）となる。
図２Ｐに示すように、第１電極３１０と電源用のパッド４２７Ｐは、ヴィア導体４１１と導体パターン４２３Ｐとヴィア導体４４１Ｐを介して接続されている。また、第２電極３２０とグランド用のパッド４２７Ｇとは、ヴィア導体４１２と導体パターン４２３Ｇとヴィア導体４４１Ｇを介して接続されている。
次に、パッド４２７（４２７Ｐ、４２７Ｇ、４２７Ｓ）上に、耐食性ある金属膜を形成した。金属膜としては、例えばＮｉ、Ａｕ、Ｐｄ、Ａｇ、Ｐｔ等からなる膜を形成することができる。本実施の形態では、Ｎｉ膜、Ｐｄ膜、Ａｕ膜の順で形成する。なお、金属膜は１層であっても複数の金属膜からなってもよい。例えば、パッド上にＮｉ膜、Ａｕ膜の順に形成することができる。
次に、金属膜上に半田ペーストを印刷する。その後、リフローして半田バンプ４２９を設けることで、図１に示した配線基板９００を得ることができる。
そして、ＩＣチップ８００を実装する場合は、図２Ｑに示すように、半田バンプ４２９を介してＩＣチップ８００の実装を行う。
なお、本実施形態ではベース基板１００の一方の面にのみ、樹脂絶縁層、導体パターン及びヴィア導体を形成しているが、図２Ｒに示すように、ベース基板１００の両面に樹脂絶縁層、導体パターン及びヴィア導体を形成することも可能である。
また、樹脂絶縁層２００ａ、２００ｂ、２００ｃの表面、導体パターン４２１、４２３、４２５の表面、第１電極３１０の表面、第２電極３２０の表面は粗化することが好ましい。また、ＩＣチップ８００を、配線基板９００の表面に搭載する際は、コンデンサ積層体４５０とＩＣチップ８００との間の距離を近くすることが好ましい。
（本発明の具体的一実施態様における配線基板の第２の実施形態）
第１の実施形態では、樹脂絶縁層２００は、第１の樹脂絶縁層２００ａと第２の樹脂絶縁層２００ｂと第３の樹脂絶縁層２００ｃとから形成された。第２の実施形態に係る配線基板９００は、図３に示すように、第１の実施形態と異なり、樹脂絶縁層２００は、第１の樹脂絶縁層２００ａと第２の樹脂絶縁層２００ｂとから形成される。
また、コンデンサ積層体４５０の最上層に位置する電極は、コンデンサ３５０ａの第１電極３１０と該第１電極３１０上の電源用の導体パターン４２３Ｐとが一体となって形成されている。そのため、第２の実施形態に係る配線基板９００では、コンデンサ積層体４５０の表層にある電極の厚さが第１の実施形態に係る配線基板９００よりも厚い。そのため、コンデンサ積層体４５０の剛性が増す。だから、コンデンサ積層体４５０の誘電体層にクラックが入りにくくなる。
図３に示すように、電源用のパッド（第１の外部端子）４２７Ｐと各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０とは、ヴィア導体４４１Ｐと導体パターン４２３Ｐとヴィア導体４１１とを介して、電気的に接続している。グランド用のパッド（第２の外部端子）４２７Ｇと各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０とは、ヴィア導体４４１Ｇと導体パターン４２３Ｇとヴィア導体４１２とを介して、電気的に接続している。
第２の樹脂絶縁層２００ｂの上には、最外の電源用の導体パターン４２５Ｐと、最外のグランド用の導体パターン４２５Ｇと、最外の信号用の導体パターン４２５Ｓとが設けられている。
ソルダーレジスト７００に、導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）の一部を露出させる開口部を設けて、パッド４２７（電源用のパッド（第１の外部端子）４２７Ｐ、グランド用のパッド（第２の外部端子）４２７Ｇ、信号用のパッド４２７Ｓ）が形成されている。
（本発明の第２の実施形態に係る配線基板の製造方法）
次に、第２の実施形態に係る配線基板の別の製造方法を示す。
まず、図２Ａから図２Ｇまでは、上述した配線基板の製造方法と同様である。
次に、図２Ｇまでの工程で作成した基板に、図４Ａに示すように、貫通孔４７０（コア基板上の電源用導体パターンに到達している貫通孔４７０Ｐ、コア基板上のグランド用導体パターンに到達している貫通孔４７０Ｇ、コア基板上の信号用導体パターンに到達している貫通孔４７０Ｓ）を形成する。第１の実施形態に係る製造方法では、第２の樹脂絶縁層２００ｂにも同時に貫通孔を形成したが、本実施形態に係る製造方法では、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａを貫通する貫通孔を形成するだけであるから、孔加工が容易となり、歩留まりが向上する。そして、貫通孔４７０を形成した第１樹脂絶縁層２００ａの表面に触媒により表面処理を行う。
次に、図４Ｂに示すように、テンティング法で、グランド用のヴィア導体４１２、電源用のヴィア導体４１１、信号用のヴィア導体４１３と、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）を形成する。
図４Ｂに示すように、コンデンサ積層体４５０の最上層に位置する電極は、コンデンサ３５０ａの第１電極３１０と該第１電極３１０上の電源用の導体パターン４２３Ｐとが一体となって形成される。ここで、コンデンサ積層体４５０の最上層に位置する電極とは、実装されるＩＣチップ８００に近い側に位置するコンデンサ積層体４５０の表層の電極である。また、第１電極３１０上の電源用の導体パターン４２３Ｐは、無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜とから形成される。
ヴィア導体４１２は、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第２電極３２０同士を接続する。また、ヴィア導体４１２は、ベース基板１００上のグランド用の導体パターン４２１Ｇと第１の樹脂絶縁層２００ａ上のグランド用の導体パターン４２３Ｇとを接続している。
ヴィア導体４１１は、コンデンサ３５０ａ、コンデンサ３５０ｂ、コンデンサ３５０ｃの第１電極３１０同士を接続する。また、ヴィア導体４１１は、ベース基板１００上の電源用の導体パターン４２１Ｐと第１の樹脂絶縁層２００ａ上の電源用の導体パターン４２３Ｐとを接続している。
次に、図４Ｃに示すように、第１の樹脂絶縁層２００ａ、コンデンサ積層体４５０及び導体パターン４２３（４２３Ｐ、４２３Ｇ、４２３Ｓ）の上に、第２の樹脂絶縁層２００ｂを形成する。そして、第２の樹脂絶縁層２００ｂに貫通孔を形成する。そして、貫通孔を形成した基板の表面に触媒により表面処理を行う。
触媒による表面処理の後、基板の表面に無電解メッキ膜を形成する。その後、無電解メッキ膜上にメッキレジストを形成する。続いて、メッキレジストに露光・現像処理を行い、メッキレジストをパターンニングする。そしてメッキレジストの非形成領域に電解メッキ膜を形成する。メッキレジスト剥離後、電解メッキ膜間の無電解メッキ膜を除去することで、無電解メッキ膜と無電解メッキ膜上の電解メッキ膜とからなる導体パターン４２５（４２５Ｐ、４２５Ｇ、４２５Ｓ）を形成する。次いで、第１の実施形態と同様に、ソルダーレジスト７００、パッド４２７、半田バンプ４２９を形成することで、図３に示した配線基板９００が得られる。
本実施形態に係る配線基板の製造方法によれば、第１の実施形態に比べ、樹脂絶縁層を１層少なく製造できるので簡易なコストで配線基板９００を製造することが可能である。
なお、上述の実施形態ではベース基板１００の一方の面にのみ、樹脂絶縁層、導体パターン及びヴィア導体を形成しているが、図４Ｄに示すように、ベース基板１００の両面に樹脂絶縁層、導体パターン及びヴィア導体を形成することも可能である。
（本発明の具体的一実施態様における配線基板の第３の実施形態）
図５に、本発明の第３の実施形態を示す。第３の実施形態では、第１の実施形態と異なり、第１電極３１０と第２電極３２０とは電極の面方向に互いにずれていない。そして、第１電極３１０には複数の第１開口部３１１が設けられ、第２電極３２０には複数の第２開口部３２２が設けられている。
そして、複数の第１のヴィア導体４１１が、第２開口部３２２を第２電極３２０に非接触で貫通しながら、第１電極３１０同士を電気的に接続する。また、複数の第２のヴィア導体４１２が、第１開口部３１１を第１電極３１０に非接触で貫通しながら、第２電極３２０同士を電気的に接続する。
このように、複数の第１のヴィア導体４１１及び複数の第２ヴィア導体４１２が、コンデンサ積層体４５０を貫通している。そのため、第３の実施形態に係る配線基板９００では、複数の第１のヴィア導体４１１及び複数の第２ヴィア導体４１２が、接着剤３４０の変形を抑制することが可能となり、コンデンサ積層体４５０の耐クラック性が向上しやすい。
即ち、各コンデンサ（３５０a、３５０ｂ、３５０ｃ）の誘電体層３３０と、
各コンデンサ（３５０a、３５０ｂ、３５０ｃ）を接着している接着剤３４０との熱膨張係数が異なる場合、コンデンサ積層体４５０が、温度変化を受けると、誘電体層３３０に、反り、ねじれ、曲げなどの力がかかる。それらの力を受けると、セラミック製の誘電体層３３０は、薄く、しかも脆いため、クラックが入りやすい。しかしながら、本実施形態では、複数の第１のヴィア導体４１１及び複数の第２ヴィア導体４１２が、コンデンサ積層体４５０を貫通することで、各コンデンサ（３５０a、３５０ｂ、３５０ｃ）を物理的につなぎ止めているから、接着剤３４０の変形を抑制することが可能となる。そのため、誘電体層３３０にかかる反り、ねじれ、曲げなどの力が小さくなる。
図６Ａ、図６Ｂに示すように、電源用のヴィア導体４１１とグランド用のヴィア導体４１２は格子状または千鳥状に配置されていることが好ましい。隣接する電源用のヴィア導体４１１間の間隔は略同一である。隣接するグランド用のヴィア導体４１２間の間隔は略同一である。
（本発明の第３の実施形態に係る配線基板の製造方法）
まず、図７Ａに示すように、第１電極３１０と、第２電極３２０と、第１電極３１０及び第２電極３２０で挟まれた誘電体層３３０と、からなるコンデンサ３５０を作成する。コンデンサ３５０の作成は実施形態１と同様に行う。
次に、図７Ｂ、第１電極３１０側からコンデンサ３５０を見る平面図である図７Ｃ、及び、第２電極３２０側からコンデンサ３５０を見る平面図である図７Ｄに示すように、第１電極３１０と第２電極３２０をパターニングする。この時、同時にアライメントマーク７１０、７２０も形成する。
第１電極３１０には、開口部３１１が形成されていて、その開口部３１１内に、グランド用のヴィア導体４１２が形成される。第１電極３１０とグランド用のヴィア導体４１２は非接触である。第２電極３２０には、開口部３２２が形成されていて、その開口部３２２内に、電源用のヴィア導体４１１が形成される。第２電極３２０と電源用のヴィア導体４１１は非接触である。
次に、図７Ｅに示すように、先の工程で得られたコンデンサ３５０を３組準備し、接着剤３４０を介して積層する。コンデンサ３５０a、３５０ｂ、３５０ｃは、各コンデンサ３５０のアライメントマーク７１０、７２０に基づいて位置合わせされる。
次に、図７Ｆに示すように、コンデンサ３５０a、３５０ｂ、３５０ｃと各コンデンサ間に配置された接着剤３４０とからなるコンデンサ積層体４５０を作成する。コンデンサ積層体４５０の作成は、真空プレスで行う。真空プレスの条件は、温度５０〜１７０℃、圧力０．４〜１．５ＭＰａである。
コンデンサ積層体４５０を構成する各コンデンサの開口部３１１は、コンデンサ積層体４５０を貫通するヴィア導体４１２により、第１電極３１０と第２電極３２０とがショートしないようにするため、断面方向で略同一位置に形成されている。即ち、図７Ｆに示すように、コンデンサ３５０ａ、３５０ｂ、３５０ｃに形成されている開口部３１１は断面方向で重なった位置に設けられている。
コンデンサ積層体４５０を構成する各コンデンサの開口部３２２は、コンデンサ積層体４５０を貫通するヴィア導体４１１により、第１電極３１０と第２電極３２０とがショートしないようにするため、断面方向で略同一位置に形成されている。即ち、図７Ｆでは、コンデンサ３５０ａ、３５０ｂ、３５０ｃに形成されている開口部３２２は断面方向で重なった位置に設けられている。
次に、図７Ｇに示すように、第１の樹脂絶縁層２００ａに、コンデンサ積層体４５０を埋設する。
次に、図７Ｈに示すように、貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）を形成する。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）は、コンデンサ積層体４５０と第１の樹脂絶縁層２００ａを貫通し、ベース基板１００の導体パターン４２１（４２１Ｐ、４２１Ｇ、４２１Ｓ）に到達している。貫通孔４７０（４７０Ｐ、４７０Ｇ、４７０Ｓ）の形成位置は、ベース基板１００のアライメントマーク７３０、コンデンサ積層体４５０に形成されているアライメントマーク７１０、７２０のいずれか１つに基づいてレーザ加工で形成する。
電源用の貫通孔４７０Ｐは、第１電極３１０と誘電体層３３０とを貫通する。また、電源用の貫通孔４７０Ｐは、第２電極３２０の開口部３２２内に形成されており、開口部３２２の内壁とは非接触である。
グランド用の貫通孔４７０Ｇは、第２電極３２０と誘電体層３３０とを貫通する。また、グランド用の貫通孔４７０Ｇは、第１電極３１０の開口部３１１内に形成されており、開口部３１１の内壁とは非接触である。
次に、図７Ｉに示すように、グランド用ヴィア導体４１２、電源用ヴィア導体４１１、信号用ヴィア導体４１３と、導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）をテンティング法で形成する。導体パターン４２３（電源用の導体パターン４２３Ｐ、グランド用の導体パターン４２３Ｇ、信号用の導体パターン４２３Ｓ）は、無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜とからなる。
コンデンサ積層体４５０の最上層の電極は、コンデンサ３５０ａの第１電極３１０と電源用の導体パターン４２３Ｐ（第１電極３１０上の無電解メッキ膜と該無電解メッキ膜上の電解メッキ膜）とが一体となって形成されている。コンデンサ積層体４５０の最上層の電極とは、実装されるＩＣチップに近い側に位置するコンデンサ積層体４５０の表層の電極である。
次に、ヴィア導体と導体パターン形成後、図４Ｃ、図４Ｄに示す工程を経て、図５に示すような配線基板９００を得る。
（本発明の具体的一実施態様における配線基板の第４の実施形態）
本発明の第４の実施形態に係る配線基板９００を図８に示す。第４の実施形態に係る配線基板９００は、第１の実施形態に係る配線基板９００と異なり、ガラスクロスやガラス繊維等の心材を有しているベース基板（コア基板）１００が設けられていない。そのため、全ての絶縁層を樹脂絶縁層（樹脂フィルム）とすることができる。ゆえに、コンデンサ内蔵基板を薄くすることができる。第４の実施形態に係る配線基板９００によれば、外部の電源と配線基板９００に内蔵されるコンデンサ積層体４５０との間の距離や、配線基板９００の表面に実装されているチップコンデンサ（図示省略）とコンデンサ積層体４５０との間の距離を短くできる。
（本発明の第４の実施形態に係る配線基板の製造方法）
まず、図９Ａに示すように、支持板１５０を準備する。支持板１５０は例えば銅板である。なお、支持板１５０の材質は、銅板以外に、ニッケル板、アルミニウム板、鉄板等の金属板を用いることも可能である。
次に、図９Ｂに示すように、メッキレジスト１６０を支持板１５０の上に形成する。
次に、図９Ｃに示すように、露光・現像工程を行って、メッキレジスト１６０をパターニングすることにより、メッキレジスト１６０に複数の開口部を設ける。
次に、図９Ｄに示すように、設けたメッキレジスト１６０の開口部に金メッキ膜９１１、ニッケルメッキ膜９１２、銅メッキ膜９１３の順で電解メッキを行い、第１の外部接続端子６００（電源用の外部端子（第１の外部端子）６００Ｐ、グランド用の外部端子（第２の外部端子）６００Ｇ、信号用の外部端子６００Ｓ）を形成する。同時に、支持板１５０上にアライメントマーク（第１のアライメントマーク）６２１を形成する。なお、金メッキ膜９１１とニッケルメッキ膜９１２との間にパラジウム膜を形成することも可能である。
次に、図９Ｅに示すように、メッキレジスト１６０を剥離し、そして樹脂フィルム（第１の下部樹脂絶縁層）４００ｄを形成する。この第１の下部樹脂絶縁層（最下層の樹脂絶縁）４００ｄは、図８に示すように、コンデンサ積層体４５０を内蔵する第１の樹脂絶縁層４００ａの下部にある。図９Ｅに示すように、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）は、第１面と第１面とは反対側の第２面を有する最下層の樹脂絶縁層（第１の下部樹脂絶縁層）に埋設されている。また、第１の外部接続端子６００の表面は、最下層の樹脂絶縁層の第１面と略同一平面に位置している。
次に、図９Ｆに示すように、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に到達する貫通孔を第１の下部樹脂絶縁層４００ｄに形成する。
次に、図９Ｇに示すように、セミアディティブ法で、第１の下部樹脂絶縁層４００ｄの上面（外部端子が形成されている面とは反対面）に第１の導体パターン６１０（電源用の第１の導体パターン６１０Ｐ、グランド用の第１の導体パターン６１０Ｇ、信号用の第１の導体パターン６１０Ｓ）を形成する。
同時に、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）と第１の導体パターン６１０（６１０Ｐ、６１０Ｇ、６１０Ｓ）とを接続する第１のヴィア導体６１１（電源用の第１のヴィア導体６１１Ｐ、グランド用の第１のヴィア導体６１１Ｇ、信号用の第１のヴィア導体６１１Ｓ）を形成する。このとき、第２のアライメントマーク６２２も同時に形成する。
電源用の第１のヴィア導体６１１Ｐは、第１面側の電源用の外部端子６００Ｐ（電源用の第１の外部端子）と電源用の第１の導体パターン６１０Ｐとを接続している。グランド用の第１のヴィア導体６１１Ｇ（グランド用の第１の外部端子）は、第１面側のグランド用の外部端子６００Ｇとグランド用の第１の導体パターン６１０Ｇとを接続している。信号用の第１のヴィア導体６１１Ｓ（信号用の第１の外部端子）は、第１面側の信号用の外部端子６００Ｓと信号用の第１の導体パターン６１０Ｓとを接続している。
次に、図９Ｈに示すように、第１の導体パターン６１０（６１０Ｐ、６１０Ｇ、６１０Ｓ）と第１の下部樹脂絶縁層４００ｄ上に第１面と第１面とは反対側の第２面を有する樹脂フィルム（第１の樹脂絶縁層４００ａ）を形成する。第１の樹脂絶縁層４００ａの形成には、例えば味の素社製のＡＢＦ−４５ＳＨを２枚重ねて積層することができる。第１の樹脂絶縁層４００ａの第１面が、第１の下部樹脂絶縁層４００ｄの第２面上に積層される。
次に、図９Ｉに示すように、コンデンサ積層体４５０を第１の樹脂絶縁層４００ａ上に位置合わせして積層する。コンデンサ積層体４５０の積層位置は、例えば第１の樹脂絶縁層４００ａ上に形成された第２のアライメントマーク６２２とコンデンサ積層体４５０のアライメントマーク７２０を用いて決定することができる。なお、コンデンサ積層体４５０は、第１の実施形態と同様な作成方法で形成できる。
次に、図９Ｊに示すように、コンデンサ積層体４５０を第１の樹脂絶縁層４００ａの第２面側に埋設する。コンデンサ３５０ａの第１電極３１０の表面と第１の樹脂絶縁層４００ａの第２面とは、略同一平面に位置している。コンデンサ積層体４５０の埋設方法は、図２Ｇで説明した方法と同様である。
次に、図９Ｋに示すように、貫通孔を形成する。
次に、図９Ｌに示すように、ヴィア導体（第２のヴィア導体）６５１（電源用の第２のヴィア導体６５１Ｐ、グランド用の第２のヴィア導体６５１Ｇ、信号用の第２のヴィア導体６５１Ｓ）を作成する。また、第２の導体パターン６５０（電源用の第２の導体パターン６５０Ｐ、グランド用の第２の導体パターン６５０Ｇ、信号用の第２の導体パターン６５０Ｓ）を作成する。
電源用の第２のヴィア導体６５１Ｐは、コンデンサ積層体４５０の各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０同士を接続している。さらに、ヴィア導体６５１Ｐは、電源用の第２の導体パターン６５０Ｐと電源用の第１の導体パターン６１０Ｐとを接続している。
グランド用の第２のヴィア導体６５１Ｇは、コンデンサ積層体４５０の各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０同士を接続している。さらに、ヴィア導体６５１Ｇは、グランド用の第２の導体パターン６５０Ｇとグランド用の第１の導体パターン６１０Ｇとを接続している。
信号用の第２のヴィア導体６５１Ｓは、信号用の第２の導体パターン６５０Ｓと信号用の第１の導体パターン６１０Ｓとを接続している。
電源用の第１のヴィア導体６１１Ｐと導体パターン６１０Ｐとヴィア導体６５１Ｐとを介して、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第１電極３１０と第１の外部端子６００Ｐとは電気的に接続している。また、グランド用の第１のヴィア導体６１１Ｇと導体パターン６１０Ｇとヴィア導体６５１Ｇとを介して、各コンデンサ３５０ａ、３５０ｂ、３５０ｃの第２電極３２０と第２の外部端子６００Ｇとは電気的に接続している。
次に、図９Ｍに示すように、第２の導体パターン６５０（６５０Ｐ、６５０Ｇ、６５０Ｓ）と第１の樹脂絶縁層４００ａの上に樹脂フィルム（第２の樹脂絶縁層）４００ｂを形成する。
次に、図９Ｎに示すように、第２の樹脂絶縁層（最上層の樹脂絶縁層）４００ｂに貫通孔を形成する。
次に、図９Ｏに示すように、第２の樹脂絶縁層４００ｂ上に第３の導体パターン６６０（電源用の第３の導体パターン６６０Ｐ、グランド用の第３の導体パターン６６０Ｇ、信号用の第３の導体パターン６６０Ｓ）を形成する。
同時に、第２の導体パターン６５０（６５０Ｐ、６５０Ｇ、６５０Ｓ）と第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）とを接続する第３のヴィア導体６６１（電源用の第３のヴィア導体６６１Ｐ、グランド用の第３のヴィア導体６６１Ｇ、信号用の第３のヴィア導体６６１Ｓ）を形成する。
電源用の第３のヴィア導体６６１Ｐは、電源用の第３の導体パターン６６０Ｐと電源用の第２の導体パターン６５０Ｐとを接続している。グランド用の第３のヴィア導体６６１Ｇは、グランド用の第３の導体パターン６６０Ｇとグランド用の第２の導体パターン６５０Ｇとを接続している。信号用の第３のヴィア導体６６１Ｓは、信号用の第２の導体パターン６５０Ｓと信号用の第３の導体パターン６６０Ｓとを接続している。これらの接続は、例えば、セミアディティブ法で形成することができる。
次に、図９Ｐに示すように、第２の樹脂絶縁層４００ｂと第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）との上に、ソルダーレジスト７００を形成する。
次に、図９Ｑに示すように、ソルダーレジスト７００に複数の開口部を設ける。その開口部は、第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）を部分的に開口している。開口部により露出している第３の導体パターン６６０（６６０Ｐ、６６０Ｇ、６６０Ｓ）の部分が第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）となる。第２の外部接続端子６７０は、第２の樹脂絶縁層（最上層の樹脂絶縁層）４００ｂ上に形成されていて、電源用の第２の外部接続端子（第３の外部端子）６７０Ｐ、グランド用の第２の外部接続端子（第４の外部端子）６７０Ｇと信号用の第２の外部接続端子６７０Ｐとからなる。
次に、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）上に、ニッケルメッキ膜９１２、パラジウムメッキ膜９１４、金メッキ膜９１１の順でメッキを行い、３層からなる金属膜を形成する。金属膜は、金メッキ膜１層でも、ニッケルメッキ膜とニッケルメッキ膜上の金メッキ膜２層でもよい。
次に、図９Ｒに示すように、支持板１５０を塩化第２銅エッチング液でエッチング除去する。このとき、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）及び第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に金属膜が形成されていることで、外部接続端子はエッチング除去されることなく、支持板１５０を除去できる。支持板１５０を除去することで、第１の外部接続端子６００の外部端子面（金属膜の露出部分）は露出される。
その後、第２の外部接続端子６７０（６７０Ｐ、６７０Ｇ、６７０Ｓ）の外部端子面（金属膜の露出部分）に第２の半田バンプ、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）の外部端子面に第１の半田バンプを形成することで、図８に示した配線基板９００が得られる。
なお、第１の半田バンプを介して、ＩＣチップなどの電子部品を搭載してもよい。第２の半田バンプを介して、他の基板（マザーボード）と接続してもよい。また、図８では、第１の外部接続端子６００の外部端子面と、第２の外部接続端子６７０の外部端子面に半田バンプが形成されているが、第２の外部接続端子６７０の外部端子面に半田バンプ、第１の外部接続端子６００の外部端子面に半田を介して、導電性ピンを搭載（実装）してもよい。第１の外部接続端子６００の外部端子面に半田バンプ、第２の外部接続端子６７０の外部端子面に半田を介して、導電性ピンを搭載（実装）してもよい。ＩＣチップの搭載は、配線基板の上面側でも下面側でも構わないが、ＩＣチップは、外部端子からコンデンサまでの距離（基板の断面方向の距離）が短い側のコンデンサ内蔵基板の表面に搭載することが好ましい。
本実施の形態では、樹脂絶縁層（樹脂フィルム）は３層であるが、図９Ｍから図９Ｏの工程を繰り返すことで４層以上の多層化は可能である。
また、第１の下部樹脂絶縁層４００ｄ下面に、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）を露出させる開口を有するソルダーレジストを形成することも可能である。
図１０に示す配線基板９００は、図８に示された配線基板９００と異なり、第１の外部接続端子６００とコンデンサ積層体４５０が同一の樹脂絶縁層に埋設されている例である。図１０に示す配線基板９００は、第１面と第１面とは反対側の第２面を有する第１の樹脂絶縁層（最下層の樹脂絶縁層）４００ａと第１面と第１面とは反対側の第２面を有する第２の樹脂絶縁層（最上層の樹脂絶縁）４００ｂとの二層構造である。第１の樹脂絶縁層４００ａの第２面側にはコンデンサ積層体４５０が埋設されている。コンデンサ３５０ａの第１電極３１０の表面と最下層の樹脂絶縁層４００ａの第２面とは、略同一平面に位置している。一方、第１の樹脂絶縁層４００ａの第１面側（配線基板９００の第１の表面）には、第１の外部接続端子６００が埋設されている。第１の外部接続端子６００の表面と最下層の樹脂絶縁層４００ａの第１面とは、略同一平面に位置している。最下層の樹脂絶縁層４００ａの第２面上に最上層の樹脂絶縁層４００ｂの第１面が積層されている。第２の樹脂絶縁層４００ｂの第２面上には、電源用の第２の外部接続端子（第３の外部端子）６７０Ｐ、グランド用の第２の外部接続端子（第４の外部端子）６７０Ｇと信号用の第２の外部接続端子６７０Ｐとからなる第２の外部接続端子６７０が形成されている。また、第２の樹脂絶縁層４００ｂには、ヴィア導体が形成されている。
この図１０に示す配線基板９００の製造方法は、まず、図９Ａ〜図９Ｅに示す工程を行う。その後、図９Ｉ〜図９Ｒに示す工程を行い、メッキレジスト１６０を除去し、第１の外部接続端子６００（６００Ｐ、６００Ｇ、６００Ｓ）に第１の半田バンプを形成することで、図１０に示した配線基板９００が得られる。
なお、第４の実施形態の配線基板は、第３の実施形態と同様に、第１電極と第２電極が面方向にずれていないコンデンサを接着剤で積層したコンデンサ積層体を内蔵してもよい。
（本発明の具体的一実施態様における配線基板の第５の実施の形態）
本発明の第５の実施形態に係る配線基板９００は、第１の実施形態に係る配線基板９００と異なり、図１１に示すように、ベース基板１００の上に樹脂絶縁層２００ａが、下には下部樹脂絶縁層２７０ｄが、設けられている。そして樹脂絶縁層２００ａにはコンデンサ積層体４５０ａが埋設されており、下部樹脂絶縁層２７０ｄにはコンデンサ積層体４５０ｂが埋設されている。
このように構成することで、ベース基板１００の上におけるノイズ軽減のみならず、ベース基板１００の下においてもノイズの軽減を効率的に図ることができる。
この配線基板９００の製造方法は、例えば、図２Ｑの後に、ベース基板１００の下面に、下部樹脂絶縁層２７０ｄを設けて、その下部樹脂絶縁層２７０ｄにコンデンサ積層体４５０ｂを埋設させることで作成することが可能である。
（本発明におけるその他の実施の形態）
上述の実施の形態では、コンデンサ積層体４５０は、コンデンサ３５０ａ、３５０ｂ、３５０ｃを３個積層させて形成した。もっともこれに限定されない。コンデンサ積層体４５０は、例えば２個又は４個〜３０個あるいはそれ以上のコンデンサを接着剤３４０を介在させて積層させることができる。
上述の実施の形態では、誘電体層３３０は、チタン酸バリウム（ＢａＴｉＯ３）で形成された。もっともこれに限定されない。誘電体層３３０は、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３）、酸化タンタル（ＴａＯ３、Ｔａ２Ｏ５）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれか又はこれらの混合物を使用することも可能である。
上述の実施の形態では、誘電性フィラーとしてチタン酸ストロンチウム（ＳｒＴｉＯ３）を用いた。もっともこれに限定されない。誘電性フィラーは、例えば、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（Ｍｇ２ＴｉＯ３）、チタン酸ネオジム（Ｎｄ２Ｔｉ２Ｏ７）等を用いることが可能である。
また、上述の実施の形態では、樹脂絶縁層（樹脂フィルム）を構成する樹脂としてエポキシ樹脂を用いた。もっともこれに限定されない。樹脂絶縁層を構成する樹脂として、例えば、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール等を単独で若しくはエポキシ樹脂と組み合わせて使用できる。
また、上述の実施の形態では、第１電極３１０及び第２電極３２０を形成する金属として銅を用いた。もっともこれに限定されない。第１電極３１０及び第２電極３２０を形成する金属としては、例えば、白金、金、ニッケル、スズ、銀等を単独で若しくは混合して用いることが可能である。さらには、第１電極３１０と第２電極３２０とで、それぞれ異なる種類の金属を用いることも可能である。
また、上述の実施の形態では、銅からなる第１電極３１０の上に高誘電体材料を印刷し、焼成して誘電体層３３０を形成し、その後、スパッタ等の真空蒸着装置を用いて誘電体層３３０の上に銅からなる金属層を形成して第２電極３２０を形成して、コンデンサを作成した。もっともこれに限定されない。
即ち、以下の工程により、コンデンサを作成することも可能である。まず、ジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調整する。次いで、この前駆体組成物溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解する。このようにして作成されたゾルーゲル溶液をフィルターを通すことで、析出物等をろ過する。得られたろ過液を厚さ１２μｍの銅からなる第１電極３１０の上にスピンコートする。その後８５０℃に保持された電気炉中に挿入して焼成を行うことで誘電体層３３０を得る。そして誘電体層３３０の上にスパッタ等の真空蒸着装置を用いて銅層を形成し更にこの銅層上に電解メッキ等で銅を１０μｍ程度足すことにより、第２電極３２０を得ることができる。
本出願は、２００７年１０月１８日にされた、米国仮特許出願６０／９８０９６９に基づく。本明細書中に、その明細書、特許請求の範囲、図面全体を参照して取り組むものとする。
本発明は、内蔵されているコンデンサが高容量でしかも絶縁抵抗も確保されている配線基板に利用できる。

Claims (25)

  1. 誘電体層と、前記誘電体層を挟んで対向する第１電極及び第２電極と、から形成されるコンデンサを、接着剤を介して積層して形成されるコンデンサ積層体と、
    前記コンデンサ積層体を内蔵する第１の樹脂絶縁層と、
    前記第１の樹脂絶縁層を支えるベース基板と、
    前記第１電極同士を電気的に接続する第１のヴィア導体と、
    前記第２電極同士を電気的に接続する第２のヴィア導体と、
    前記第１のヴィア導体と電気的に接続している第１の外部端子と、
    前記第２のヴィア導体と電気的に接続している第２の外部端子と、
    を有することを特徴とする配線基板。
  2. 前記第１電極と第２電極とは、電極の面方向に互いにずれて配置され、
    前記第１のヴィア導体は、前記第１電極の端部を貫通することで、第１電極同士を電気的に接続し、
    前記第２のヴィア導体は、前記第２電極の端部を貫通することで、第２電極同士を電気的に接続する、
    ことを特徴とする請求項１記載の配線基板。
  3. 前記コンデンサ積層体の上面は前記第１の樹脂絶縁層の上面にあり、前記コンデンサ積層体の上面と前記第１の樹脂絶縁層の上面とが面一になっている、
    ことを特徴とする請求項１記載の配線基板。
  4. 前記第１の樹脂絶縁層の上にさらに第２の樹脂絶縁層を有する、
    ことを特徴とする請求項１記載の配線基板。
  5. 前記ベース基板上及び前記第２の樹脂絶縁層上には導体パターンが設けられ、
    前記ヴィア導体は、前記ベース基板上の導体パターンと前記第２の樹脂絶縁層上の導体パターンとを電気的に接続している、
    ことを特徴とする請求項４記載の配線基板。
  6. 前記第２の樹脂絶縁層の上にさらに第３の樹脂絶縁層を有する、
    ことを特徴とする請求項４記載の配線基板。
  7. 前記第２の樹脂絶縁層の上に導体パターンを有し、
    前記第３の樹脂絶縁層の上に導体パターンを有する、
    ことを特徴とする請求項６記載の配線基板。
  8. 前記第２の樹脂絶縁層の上の導体パターンと、前記第３の樹脂絶縁層の上の導体パターンと、を電気的に接続するヴィア導体を有する、
    ことを特徴とする請求項７記載の配線基板。
  9. 前記ベース基板上及び前記第１の樹脂絶縁層上には導体パターンが設けられ、
    前記ヴィア導体は、前記ベース基板上の導体パターンと前記第１の樹脂絶縁層上の導体パターンとを電気的に接続している、
    ことを特徴とする請求項３記載の配線基板。
  10. 前記第１の樹脂絶縁層上の導体パターンと、前記コンデンサ積層体の最上面にあるコンデンサの第１電極と、が一体となって電極を形成する、
    ことを特徴とする請求項９記載の配線基板。
  11. 前記第１電極は、複数の第１開口部を有し、
    前記第２電極は、複数の第２開口部を有し、
    前記第１のヴィア導体は、前記第２開口部を前記第２電極に非接触で貫通しながら、前記第１電極同士を電気的に接続し、
    前記第２のヴィア導体は、前記第１開口部を前記第１電極に非接触で貫通しながら、前記第２電極同士を電気的に接続する、
    ことを特徴とする請求項１記載の配線基板。
  12. 少なくとも最下層の樹脂絶縁層と最上層の樹脂絶縁層を有する複数の樹脂絶縁層と、
    前記樹脂絶縁層の間に形成されている複数の導体回路と、
    前記複数の樹脂絶縁層のうちの１つの樹脂絶縁層に埋設されていて、誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、から形成されるコンデンサを、接着剤を介して積層して形成されるコンデンサ積層体と、
    前記第１電極同士を電気的に接続する第１のヴィア導体と、
    前記第２電極同士を電気的に接続する第２のヴィア導体と、
    前記最下層の樹脂絶縁層に形成されていて、前記第１のヴィア導体と電気的に接続している第１の外部端子と前記第２のヴィア導体と電気的に接続している第２の外部端子とからなる第１の外部接続端子と、
    前記最上層の樹脂絶縁層に形成されていて、前記第１のヴィア導体と電気的に接続している第３の外部端子と前記第２のヴィア導体と電気的に接続している第４の外部端子とからなる第２の外部接続端子と、を有し、
    前記第１の外部接続端子は、前記最下層の樹脂絶縁層に埋設されるとともに、前記第１の外部接続端子の外部端子面は、前記最下層の樹脂絶縁層の第一面と略同一平面に位置していて、
    前記第２の外部接続端子は、前記最上層の樹脂絶縁層上に形成されている、
    ことを特徴とする配線基板。
  13. 前記接着剤は、前記第１の樹脂絶縁層を形成する樹脂である、
    ことを特徴とする請求項１記載の配線基板。
  14. 誘電体層と、前記誘電体層を挟んで対向する第１電極及び第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
    前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
    ベース基板の上に第１の樹脂絶縁層を積層する積層工程と、
    前記第１の樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
    前記コンデンサ積層体に、前記第１電極同士を貫通する貫通孔と、前記第２電極同士を貫通する貫通孔とを形成する貫通孔形成工程と、
    前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
    前記第１のヴィア導体と電気的に接続している第１の外部端子と、前記第２のヴィア導体と電気的に接続している第２の外部端子と、を作成する外部端子作成工程と、を有する、
    ことを特徴とする配線基板の製造方法。
  15. 前記コンデンサ積層体作成工程では、前記第１電極と第２電極とを、電極の面方向に互いにずれて配置することで、コンデンサ積層体を作成し、
    前記貫通孔形成工程では、前記第１電極の端部を貫通する貫通孔を設けるとともに、前記第２電極の端部を貫通する貫通孔を設ける、
    ことを特徴とする請求項１４記載の配線基板の製造方法。
  16. 前記埋設工程では、前記コンデンサ積層体の上面と前記樹脂絶縁層の上面とが面一になるように、前記コンデンサ積層体を前記第１の樹脂絶縁層に埋設させる、
    ことを特徴とする請求項１４記載の配線基板の製造方法。
  17. 前記埋設工程の後に、前記第１の樹脂絶縁層の上にさらに第２の樹脂絶縁層を積層させる工程を有する、
    ことを特徴とする請求項１４記載の配線基板の製造方法。
  18. 前記貫通孔形成工程では、前記第１電極若しくは前記第２電極同士を貫通するのみならず、前記第２の樹脂絶縁層も貫通する貫通孔を形成し、
    前記ヴィア導体作成工程は、前記ベース基板上の導体パターンと前記第２の樹脂絶縁層上の導体パターンとを電気的に接続しているヴィア導体を設ける、
    ことを特徴とする請求項１７記載の配線基板の製造方法。
  19. 前記ヴィア導体作成工程の後に、前記第２の樹脂絶縁層の上にさらに第３の樹脂絶縁層を形成し、
    前記第２の樹脂絶縁層の上の導体パターンと、前記第３の樹脂絶縁層の上の導体パターンと、を電気的に接続するヴィア導体を形成する、
    ことを特徴とする請求項１７記載の配線基板の製造方法。
  20. 前記埋設工程では、前記コンデンサ積層体の最上層のコンデンサに設けられたアライメントマーク若しくは最下層のコンデンサに設けられたアライメントマークと、前記ベース基板の上に設けられたアライメントマークとを、前記コンデンサ積層体と前記第１の樹脂絶縁層との位置あわせのための目印とする、
    ことを特徴とする請求項１４記載の配線基板の製造方法。
  21. 前記ヴィア導体作成工程は、前記ベース基板上の導体パターンと前記第１の樹脂絶縁層上の導体パターンとを電気的に接続しているヴィア導体を設ける、
    ことを特徴とする請求項１６記載の配線基板の製造方法。
  22. 前記第１の樹脂絶縁層上の導体パターンと、前記コンデンサ積層体の最上面にあるコンデンサの第１電極と、が一体となって電極を形成する、
    ことを特徴とする請求項２１記載の配線基板の製造方法。
  23. 前記コンデンサ積層体作成工程では、前記第１電極は、複数の第１開口部を有するとともに、前記第２電極は、複数の第２開口部を有し、
    前記貫通孔形成工程では、前記第２開口部を前記第２電極に非接触で貫通しながら、前記第１電極同士を貫通する貫通孔を設けるとともに、前記第１開口部を前記第１電極に非接触で貫通しながら、前記第２電極同士を貫通する貫通孔を設ける、
    ことを特徴とする請求項１４記載の配線基板の製造方法。
  24. 前記接着剤は、前記第１の樹脂絶縁層を形成する樹脂である、
    ことを特徴とする請求項１４記載の配線基板。
  25. 誘電体層と、前記誘電体層を挟んで対向する第１電極と第２電極と、を有するコンデンサを作成する、コンデンサ作成工程と、
    前記コンデンサを、接着剤を介して積層することでコンデンサ積層体を作成する、コンデンサ積層体作成工程と、
    支持板上に、第１の外部端子と第２の外部端子を有する第１の外部接続端子を形成する第１の外部接続端子形成工程と、
    前記第１の外部接続端子と支持板上に複数の樹脂絶縁層と複数の導体回路を交互に積層するビルドアップ工程と、
    前記複数の樹脂絶縁層のうちの１つの樹脂絶縁層に、前記コンデンサ積層体を埋設させる埋設工程と、
    前記コンデンサ積層体に、前記第１電極若しくは前記第２電極同士を貫通する貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に金属導体を充填させることで、前記第１電極同士を電気的に接続する第１のヴィア導体と、前記第２電極同士を電気的に接続する第２のヴィア導体と、を作成するヴィア導体作成工程と、
    前記複数の樹脂絶縁層のうち、前記支持板とは反対側に位置する最上層の樹脂絶縁層上に第３の外部端子と第４の外部端子を有する第２の外部接続端子を形成する第２の外部接続端子形成工程と、
    前記支持板を除去する支持板除去工程と、を有し、
    前記第１の外部端子と前記第３の外部端子は前記第１のヴィア導体と電気的に接続していて、前記第２の外部端子と前記第４の外部端子は前記第２のヴィア導体と電気的に接続している、
    ことを特徴とする配線基板の製造方法。
JP2008550579A 2007-10-18 2007-11-02 配線基板及びその製造方法 Active JP4773531B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US98096907P 2007-10-18 2007-10-18
US60/980,969 2007-10-18
PCT/JP2007/071423 WO2009050829A1 (ja) 2007-10-18 2007-11-02 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009050829A1 JPWO2009050829A1 (ja) 2011-02-24
JP4773531B2 true JP4773531B2 (ja) 2011-09-14

Family

ID=40567120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550579A Active JP4773531B2 (ja) 2007-10-18 2007-11-02 配線基板及びその製造方法

Country Status (7)

Country Link
US (1) US8148645B2 (ja)
EP (2) EP2091311B1 (ja)
JP (1) JP4773531B2 (ja)
KR (1) KR101085322B1 (ja)
CN (1) CN101502191B (ja)
TW (1) TWI365688B (ja)
WO (1) WO2009050829A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
JP5333577B2 (ja) * 2009-03-19 2013-11-06 株式会社村田製作所 回路基板及びマザー積層体
JP5589314B2 (ja) * 2009-06-25 2014-09-17 株式会社リコー 電子部品モジュールの製造方法
JP5397482B2 (ja) * 2009-12-24 2014-01-22 株式会社村田製作所 回路モジュール
EP2745655B1 (en) * 2011-08-15 2015-10-07 SMA Solar Technology AG Electronic device comprising a capacitor in a holder for a circuit board and method for production thereof
CN103096646B (zh) * 2011-10-31 2016-01-20 健鼎（无锡）电子有限公司 内埋元件的多层基板的制造方法
US20140070404A1 (en) * 2012-09-12 2014-03-13 Shing-Ren Sheu Semiconductor package structure and interposer therefor
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9924597B2 (en) * 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
CN104900406B (zh) * 2015-06-01 2017-10-10 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
CN111128993A (zh) 2019-12-18 2020-05-08 台达电子企业管理（上海）有限公司 基板及其所适用的制造方法及功率模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121128A (en) * 1981-01-19 1982-07-28 Matsushita Electronics Corp Production of shadow mask structure for color picture tube
JPS59127829A (ja) * 1983-01-12 1984-07-23 松下電器産業株式会社 チツプ状フイルムコンデンサ−
WO2002101769A1 (en) * 2001-06-08 2002-12-19 Matsushita Electric Industrial Co., Ltd. Multilayer film capacitor and production method thereof
JP2005072627A (ja) * 2004-12-09 2005-03-17 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体
JP2005286233A (ja) * 2004-03-30 2005-10-13 Tdk Corp 薄膜コンデンサ及びその製造方法
JP2007150123A (ja) * 2005-11-30 2007-06-14 Ngk Spark Plug Co Ltd 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555746A (en) 1983-01-12 1985-11-26 Matsushita Electric Industrial Co., Ltd. Organic chip capacitor
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3853565B2 (ja) * 2000-04-14 2006-12-06 松下電器産業株式会社 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP3956851B2 (ja) * 2003-01-21 2007-08-08 凸版印刷株式会社 受動素子内蔵基板及びその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP4671829B2 (ja) 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121128A (en) * 1981-01-19 1982-07-28 Matsushita Electronics Corp Production of shadow mask structure for color picture tube
JPS59127829A (ja) * 1983-01-12 1984-07-23 松下電器産業株式会社 チツプ状フイルムコンデンサ−
WO2002101769A1 (en) * 2001-06-08 2002-12-19 Matsushita Electric Industrial Co., Ltd. Multilayer film capacitor and production method thereof
JP2005286233A (ja) * 2004-03-30 2005-10-13 Tdk Corp 薄膜コンデンサ及びその製造方法
JP2005072627A (ja) * 2004-12-09 2005-03-17 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体
JP2007150123A (ja) * 2005-11-30 2007-06-14 Ngk Spark Plug Co Ltd 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
CN101502191B (zh) 2012-02-08
EP2091311A1 (en) 2009-08-19
KR101085322B1 (ko) 2011-11-23
EP2091311B1 (en) 2013-03-06
CN101502191A (zh) 2009-08-05
EP2091311A4 (en) 2010-01-20
WO2009050829A1 (ja) 2009-04-23
US8148645B2 (en) 2012-04-03
JPWO2009050829A1 (ja) 2011-02-24
TW200920196A (en) 2009-05-01
US20090266594A1 (en) 2009-10-29
EP2217045A1 (en) 2010-08-11
TWI365688B (en) 2012-06-01
KR20090086023A (ko) 2009-08-10

Similar Documents

Publication Publication Date Title
JP4773531B2 (ja) 配線基板及びその製造方法
JP2010087499A (ja) コンデンサ装置の製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP4512497B2 (ja) コンデンサ内蔵パッケージ基板及びその製法
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5378380B2 (ja) 半導体装置及びその製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP5010737B2 (ja) プリント配線板
JP2009135492A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPWO2006001505A1 (ja) プリント配線板及びその製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2009004457A (ja) コンデンサ内蔵多層基板
JP2003188048A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4051194B2 (ja) コンデンサ素子内蔵多層配線基板
JP5171664B2 (ja) 配線基板及び積層セラミックコンデンサ
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2004172412A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4467341B2 (ja) 多層配線基板の製造方法
JP5283492B2 (ja) 配線基板
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2004320043A (ja) コンデンサ及びその製造方法
JP2004320042A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4773531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250