JP4765014B2 - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP4765014B2
JP4765014B2 JP2001015042A JP2001015042A JP4765014B2 JP 4765014 B2 JP4765014 B2 JP 4765014B2 JP 2001015042 A JP2001015042 A JP 2001015042A JP 2001015042 A JP2001015042 A JP 2001015042A JP 4765014 B2 JP4765014 B2 JP 4765014B2
Authority
JP
Japan
Prior art keywords
region
mos transistor
punch
transistor
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001015042A
Other languages
English (en)
Other versions
JP2002222867A (ja
Inventor
明夫 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001015042A priority Critical patent/JP4765014B2/ja
Priority to EP02250304A priority patent/EP1225626B1/en
Priority to DE60232474T priority patent/DE60232474D1/de
Priority to US10/055,722 priority patent/US6833594B2/en
Publication of JP2002222867A publication Critical patent/JP2002222867A/ja
Priority to US10/869,811 priority patent/US7138311B2/en
Application granted granted Critical
Publication of JP4765014B2 publication Critical patent/JP4765014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関し、特にディジタル回路、アナログ回路および高耐圧回路を混載するパワーＩＣに適用して好適な半導体集積回路装置に関する。
【０００２】
【従来の技術】
従来、パワーＩＣに搭載されているロジック回路は小規模なものであり、メモリやロジックＬＳＩのような微細化プロセスは不要であった。しかし、近年、パワーＩＣに対するパワーマネージメントの分野などでは、電圧監視や充電機能の高性能化に伴い、ＣＰＵなどにより自己補正する必要が生じている。そのため、パワーＩＣに大規模なロジック回路を搭載する必要がある。
【０００３】
一般に、メモリやロジックＬＳＩなどでは、高集積化のため、チャネル長が１μｍよりも短いサブミクロンＭＯＳトランジスタが用いられている。このような短チャネル型のＭＯＳトランジスタでは、ソース領域とドレイン領域との間のパンチスルーを抑制するため、パンチスルーストッパー層が設けられている。パンチスルーストッパー層を備えた半導体集積回路装置については、特開昭６１−１９０９８３号公報に記載されている。
【０００４】
また、特開昭６０−１０７８０号公報には、パンチスルーストッパー層をイオン注入法により形成する方法が記載されている。また、特開昭６０−１０５２７７号公報には、ドレイン領域近傍での電界集中を緩和するため、ＰポケットつきのＬＤＤ構造を採用したＭＯＳトランジスタの製造方法が記載されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したパンチスルーストッパー層を備えたサブミクロンＭＯＳトランジスタを、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードおよび拡散抵抗などと一緒に同一基板上に集積する場合、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードおよび拡散抵抗などにもパンチスルーストッパー層が形成されると、その拡散層の表面濃度のばらつきに起因してアナログＣＭＯＳトランジスタのしきい値電圧の精度が低下したり、高耐圧ＭＯＳトランジスタの耐圧が低下するなどの不具合を引き起こすという問題点がある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであって、サブミクロンＣＭＯＳトランジスタを、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗などと一緒に、それぞれの特性を劣化させることなく、同一基板上に混載した半導体集積回路装置を提供することを目的とする。
【０００７】
また、本発明の他の目的は、サブミクロンＣＭＯＳトランジスタ、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗などを、それぞれの特性を劣化させることなく、同一基板上に混載することが可能な半導体集積回路装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体集積回路装置は、半導体基板の一主面側にパンチスルーストッパー層を形成する際に、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗を形成する領域をマスクし、サブミクロンＣＭＯＳトランジスタを形成する領域を露出させてたとえばイオン注入をおこなうことによって、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗を形成する領域にパンチスルーストッパー領域が形成されるのを防ぐ。
【０００９】
この発明によれば、同一の半導体基板上に、パンチスルーストッパー領域を備えたサブミクロンＣＭＯＳトランジスタと、パンチスルーストッパー領域のないアナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗とが形成される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態にかかる半導体集積回路装置について図面を参照しつつ詳細に説明する。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体集積回路装置の要部を示す縦断面図である。この半導体集積回路装置は、同一の半導体基板１上に、ディジタル回路を構成するディジタルＣＭＯＳトランジスタと、アナログ回路を構成するアナログＣＭＯＳトランジスタとが形成されたものである。ただし、図１では、それぞれディジタルＮＭＯＳトランジスタ１０１（同図左側）とアナログＮＭＯＳトランジスタ１０２（同図右側）が示されており、ＰＭＯＳトランジスタについては省略している。
【００１２】
ディジタルＮＭＯＳトランジスタ１０１は、Ｐ型の半導体基板１の一主面側に設けられたフィールド酸化膜２と、フィールド酸化膜２に囲まれた素子形成領域において半導体基板１の一主面側に設けられたＰウェル領域３を備えている。Ｐウェル領域３において半導体基板１の一主面側には、表面濃度が５×１０16〜２×１０17／ｃｍ3程度のＰ-パンチスルーストッパー領域４が設けられている。このＰ-パンチスルーストッパー領域４において半導体基板１の一主面側には、Ｎ+ソース領域５、ソース側のＮ-ＬＤＤ領域６、Ｐ-チャネル形成領域７、ドレイン側のＮ−ＬＤＤ領域８およびＮ+ドレイン領域９が設けられている。
【００１３】
また、Ｐ-チャネル形成領域７上にはゲート絶縁膜１０を介してゲートポリシリコン１１が形成されている。ゲートポリシリコン１１の側部にはスペーサ酸化膜１２が形成されている。ソース電極１３、ゲート電極１４およびドレイン電極１５は、層間絶縁膜１６に開口されたコンタクト穴を介して、それぞれＮ+ソース領域５、ゲートポリシリコン１１およびＮ+ドレイン領域９に電気的に接続されている。さらにその上には、図示しない配線やパッシベーション膜などが積層される。
【００１４】
上述した構成のディジタルＮＭＯＳトランジスタ１０１とともにディジタルＣＭＯＳトランジスタを構成するディジタルＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成はディジタルＮＭＯＳトランジスタ１０１と同様である。ただし、上述したディジタルＮＭＯＳトランジスタ１０１に関する説明の中で、半導体基板１を除いて、ＰをＮに読み替え、またＮをＰに読み替える必要がある。
【００１５】
上述した構成のディジタルＣＭＯＳトランジスタにおいては、たとえば最小チャネル長は０．６μｍ程度である。また、しきい値電圧は０．８Ｖ程度である。このディジタルＣＭＯＳトランジスタはロジック回路に使用される。
【００１６】
アナログＮＭＯＳトランジスタ１０２は、Ｐ型の半導体基板１の一主面側に設けられたフィールド酸化膜２２と、フィールド酸化膜２２に囲まれた素子形成領域において半導体基板１の一主面側に設けられたＰウェル領域２３を備えている。Ｐウェル領域２３において半導体基板１の一主面側には、Ｎ+ソース領域２５、ソース側のＮ−ＬＤＤ領域２６、Ｐ-チャネル形成領域２７、ドレイン側のＮ-ＬＤＤ領域２８およびＮ+ドレイン領域２９が設けられている。
【００１７】
また、Ｐ-チャネル形成領域２７上にはゲート絶縁膜３０を介してゲートポリシリコン３１が形成されている。ゲートポリシリコン３１の側部にはスペーサ酸化膜３２が形成されている。ソース電極３３、ゲート電極３４およびドレイン電極３５は、層間絶縁膜３６に開口されたコンタクト穴を介してそれぞれＮ+ソース領域２５、ゲートポリシリコン３１およびＮ+ドレイン領域２９に電気的に接続されている。さらにその上には、図示しない配線やパッシベーション膜などが積層される。
【００１８】
上述した構成のアナログＮＭＯＳトランジスタ１０２とともにアナログＣＭＯＳトランジスタを構成するアナログＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成はアナログＮＭＯＳトランジスタ１０２と同様である。ただし、上述したアナログＮＭＯＳトランジスタ１０２に関する説明の中で、半導体基板１を除いて、ＰをＮに読み替え、またＮをＰに読み替える必要がある。
【００１９】
上述した構成のアナログＣＭＯＳトランジスタにおいては、たとえば最小チャネル長は１．０μｍ程度である。また、しきい値電圧はディジタルＣＭＯＳトランジスタよりも低く、０．６Ｖ程度である。このアナログＣＭＯＳトランジスタは、基準電圧回路、バイアス回路または各種オペアンプ回路など、しきい値電圧の高精度が要求される回路に使用される。そのため、ゲートポリシリコン３１の加工バラツキなどをできるだけ抑制する必要があるので、ゲート長は４μｍ程度以上である。したがって、アナログＣＭＯＳトランジスタにおいては微細化は不要である。
【００２０】
つぎに、実施の形態１にかかる半導体集積回路装置の製造プロセスについて説明する。図２および図３は、実施の形態１にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。まず、図２に示すように、半導体基板１の一主面側にＰウェル領域３，２３、フィールド酸化膜２，２２およびゲート絶縁膜１０，３０をそれぞれ公知の方法により形成する。
【００２１】
つづいて、アナログＮＭＯＳトランジスタ１０２の形成領域を被覆し、かつディジタルＮＭＯＳトランジスタ１０１の形成領域に対応する窓のパターンを有するマスク（図示せず）を用いて、イオン注入法によりディジタルＮＭＯＳトランジスタ１０１の形成領域にのみＰ-パンチスルーストッパー領域４を形成する。さらに、イオン注入法によりＰ-チャネル形成領域７，２７を形成する。ここまでの状態が図２に示されている。
【００２２】
つづいて、図３に示すように、ゲートポリシリコン１１，３１を形成し、これらゲートポリシリコン１１，３１をマスクとしたセルフアラインにて、イオン注入法によりＮ−ＬＤＤ領域６，８，２６，２８を形成する。つづいて、ゲートポリシリコン１１，３１のそれぞれの側部にスペーサ酸化膜１２，３２を形成し、これらスペーサ酸化膜１２，３２をそれぞれマスクとしたセルフアラインにて、イオン注入法によりＮ+ソース領域５，２５およびＮ+ドレイン領域９，２９を形成する。なお、Ｐ-パンチスルーストッパー領域４を含む各不純物拡散領域は熱処理により活性化される。ここまでの状態が図３に示されている。
【００２３】
つづいて、層間絶縁膜１６（層間絶縁膜３６と同じ）を積層し、コンタクト穴を開口する。そして、ソース電極１３，３３、ゲート電極１４，３４およびドレイン電極１５，３５をそれぞれパターニングして形成し、図１に示す状態となる。さらにその上に配線およびパッシベーション膜などを形成し、半導体集積回路装置ができあがる。なお、ＰＭＯＳトランジスタも同様にして製造される。
【００２４】
上述した実施の形態１によれば、同一の半導体基板１上に、パンチスルーストッパー領域４を備えたディジタルＮＭＯＳトランジスタ１０１と、パンチスルーストッパー領域のないアナログＮＭＯＳトランジスタ１０２とが形成されるので、アナログＮＭＯＳトランジスタ１０２においてバラツキ要因となる拡散層を１層減らすことができる。したがって、アナログＮＭＯＳトランジスタ１０２のしきい値電圧の精度低下を防ぐことができる。また、アナログＮＭＯＳトランジスタ１０２のしきい値電圧を低く設定することができる。ディジタルＰＭＯＳトランジスタおよびアナログＰＭＯＳトランジスタにおいても同様である。
【００２５】
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体集積回路装置の要部を示す縦断面図である。この半導体集積回路装置は、同一の半導体基板１上に、ディジタルＣＭＯＳトランジスタを構成するディジタルＮＭＯＳトランジスタ１１１（同図左側）およびディジタルＰＭＯＳトランジスタ（図示省略）と、アナログＣＭＯＳトランジスタを構成するアナログＮＭＯＳトランジスタ１０２（同図右側）およびアナログＰＭＯＳトランジスタ（図示省略）とが形成されたものである。なお、実施の形態１と同じ構成については同一の符号を付してその説明を省略する。
【００２６】
ディジタルＮＭＯＳトランジスタ１１１は、Ｐ型の半導体基板１の一主面側にフィールド酸化膜２、Ｐウェル領域３、Ｐ-パンチスルーストッパー領域４１、Ｎ+ソース領域５、ソース側のＮ−ＬＤＤ領域６、Ｐ-チャネル形成領域７、ドレイン側のＮ−ＬＤＤ領域８、Ｎ+ドレイン領域９、ゲート絶縁膜１０、ゲートポリシリコン１１、スペーサ酸化膜１２、層間絶縁膜１６、ソース電極１３、ゲート電極１４、およびドレイン電極１５を有する。
【００２７】
Ｐ-パンチスルーストッパー領域４１は、その表面濃度が５×１０16〜２×１０17／ｃｍ3程度で、かつＮ−ＬＤＤ領域６，８を囲うポケット構造となっている。また、ディジタルＰＭＯＳトランジスタは、Ｐ型の半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成はディジタルＮＭＯＳトランジスタ１１１の説明においてＰとＮを読み替えた構成となる。
【００２８】
上述した構成のディジタルＣＭＯＳトランジスタにおいては、たとえば最小チャネル長は０．６μｍ程度である。また、しきい値電圧は０．８Ｖ程度である。このディジタルＣＭＯＳトランジスタはロジック回路に使用される。
【００２９】
実施の形態１と同様に、アナログＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成は実施の形態１中のアナログＮＭＯＳトランジスタ１０２の説明においてＰとＮを読み替えた構成となる。
【００３０】
つぎに、実施の形態２にかかる半導体集積回路装置の製造プロセスについて説明する。図５および図６は、実施の形態２にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。まず、図５に示すように、半導体基板１の一主面側にＰウェル領域３，２３、フィールド酸化膜２，２２およびゲート絶縁膜１０，３０をそれぞれ公知の方法により形成する。
【００３１】
つづいて、イオン注入法によりＰ-チャネル形成領域７，２７を形成した後、ゲートポリシリコン１１，３１を形成する。そして、ディジタルＮＭＯＳトランジスタ１１１の形成領域にのみ、ゲートポリシリコン１１をマスクとしたセルフアラインにて、イオン注入法によりポケット構造のＰ-パンチスルーストッパー領域４１を形成する。その際、アナログＮＭＯＳトランジスタ１０２の形成領域に不純物が打ち込まれないようにマスクしておく。ここまでの状態が図５に示されている。
【００３２】
つづいて、図６に示すように、ゲートポリシリコン１１，３１をマスクとしたセルフアラインにて、イオン注入法によりＮ−ＬＤＤ領域６，８，２６，２８を形成し、以後、実施の形態１と同様にしてスペーサ酸化膜１２，３２、Ｎ+ソース領域５，２５およびＮ+ドレイン領域９，２９を形成する。Ｐ-パンチスルーストッパー領域４１を含む各不純物拡散領域は熱処理により活性化される。ここまでの状態が図６に示されている。
【００３３】
しかる後、実施の形態１と同様にして、層間絶縁膜１６，３６、ソース電極１３，３３、ゲート電極１４，３４およびドレイン電極１５，３５を形成し、図４に示す状態となる。さらにその上に配線およびパッシベーション膜などを形成し、半導体集積回路装置ができあがる。なお、ＰＭＯＳトランジスタも同様にして製造される。
【００３４】
上述した実施の形態２によれば、同一の半導体基板１上に、パンチスルーストッパー領域４１を備えたディジタルＮＭＯＳトランジスタ１１１と、パンチスルーストッパー領域のないアナログＮＭＯＳトランジスタ１０２とが形成されるので、アナログＮＭＯＳトランジスタ１０２においてバラツキ要因となる拡散層を１層減らすことができる。したがって、アナログＮＭＯＳトランジスタ１０２のしきい値電圧の精度低下を防ぐことができる。また、アナログＮＭＯＳトランジスタ１０２のしきい値電圧を低く設定することができる。ディジタルＰＭＯＳトランジスタおよびアナログＰＭＯＳトランジスタにおいても同様である。
【００３５】
実施の形態３．
図７は、本発明の実施の形態３にかかる半導体集積回路装置の要部を示す縦断面図である。この半導体集積回路装置は、同一の半導体基板１上に、ディジタル回路を構成するディジタルＣＭＯＳトランジスタと、高耐圧回路を構成する高耐圧ＣＭＯＳトランジスタとが形成されたものである。ただし、図７では、それぞれディジタルＮＭＯＳトランジスタ１０１（同図左側）と高耐圧ＮＭＯＳトランジスタ１２２（同図右側）が示されており、ＰＭＯＳトランジスタについては省略している。なお、実施の形態１と同じ構成については同一の符号を付して説明を省略する。
【００３６】
高耐圧ＮＭＯＳトランジスタ１２２は、Ｐ型の半導体基板１の一主面側に設けられたフィールド酸化膜５２と、フィールド酸化膜５２に囲まれた素子形成領域において半導体基板１の一主面側に設けられたＰウェル領域５３を備えている。Ｐウェル領域５３において半導体基板１の一主面側には、Ｎ+ソース領域５５、ソース側のＮ-ＬＤＤ領域５６、Ｐ-チャネル形成領域５７およびＮ-オフセットドレイン領域６７が設けられている。Ｎ-オフセットドレイン領域６７において半導体基板１の一主面側には、選択酸化（ＬＯＣＯＳ）領域６８によりＰ-チャネル形成領域５７から隔絶されたＮ+ドレイン領域５９が設けられている。
【００３７】
また、Ｐ-チャネル形成領域５７上にはゲート絶縁膜６０を介してゲートポリシリコン６１が形成されている。ゲートポリシリコン６１の側部にはスペーサ酸化膜６２が形成されている。ソース電極６３、ゲート電極６４およびドレイン電極６５は、層間絶縁膜６６に開口されたコンタクト穴を介してそれぞれＮ+ソース領域５５、ゲートポリシリコン６１およびＮ+ドレイン領域５９に電気的に接続されている。さらにその上には、図示しない配線やパッシベーション膜などが積層される。
【００３８】
上述した構成の高耐圧ＮＭＯＳトランジスタ１２２とともに高耐圧ＣＭＯＳトランジスタを構成する高耐圧ＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成は高耐圧ＮＭＯＳトランジスタ１２２と同様である。ただし、上述した高耐圧ＮＭＯＳトランジスタ１２２に関する説明の中で、半導体基板１を除いて、ＰをＮに読み替え、またＮをＰに読み替える必要がある。
【００３９】
上述した構成の高耐圧ＣＭＯＳトランジスタにおいては、その不純物濃度およびｘｊは、要求される耐圧に応じて決まる。たとえば、耐圧が３０Ｖ〜６０Ｖクラスでは、ｘｊは１μｍ程度であり、表面濃度は１×１０17／ｃｍ3程度である。
【００４０】
実施の形態１と同様に、ディジタルＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成は実施の形態１中のディジタルＮＭＯＳトランジスタ１０１の説明においてＰとＮを読み替えた構成となる。
【００４１】
つぎに、実施の形態３にかかる半導体集積回路装置の製造プロセスについて説明する。図８および図９は、実施の形態３にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。まず、図８に示すように、半導体基板１の一主面側にＰウェル領域３，５３、Ｎ-オフセットドレイン領域６７、フィールド酸化膜２，５２と選択酸化（ＬＯＣＯＳ）領域６８、およびゲート絶縁膜１０，６０をそれぞれ公知の方法により形成する。
【００４２】
つづいて、高耐圧ＮＭＯＳトランジスタ１２２の形成領域を被覆し、かつディジタルＮＭＯＳトランジスタ１０１の形成領域に対応する窓のパターンを有するマスク（図示せず）を用いて、イオン注入法によりディジタルＮＭＯＳトランジスタ１０１の形成領域にのみＰ-パンチスルーストッパー領域４を形成する。さらに、イオン注入法によりＰ-チャネル形成領域７，５７を形成する。ここまでの状態が図８に示されている。
【００４３】
つづいて、図９に示すように、ゲートポリシリコン１１，６１を形成し、これらゲートポリシリコン１１，６１をマスクとしたセルフアラインにて、イオン注入法によりＮ−ＬＤＤ領域６，８，５６を形成する。つづいて、ゲートポリシリコン１１，６１のそれぞれの側部にスペーサ酸化膜１２，６２を形成し、これらスペーサ酸化膜１２，６２をそれぞれマスクとしたセルフアラインにて、イオン注入法によりＮ+ソース領域５，５５およびＮ+ドレイン領域９を形成する。
【００４４】
このとき、Ｎ+ドレイン領域５９の形成領域にもイオン注入がおこなわれ、それによってＮ+ドレイン領域５９が形成される。なお、Ｐ-パンチスルーストッパー領域４を含む各不純物拡散領域は熱処理により活性化される。ここまでの状態が図９に示されている。
【００４５】
つづいて、層間絶縁膜１６（層間絶縁膜６６と同じ）を積層し、それにコンタクト穴を開口して、ソース電極１３，６３、ゲート電極１４，６４およびドレイン電極１５，６５を形成し、図７に示す状態となる。さらにその上に配線およびパッシベーション膜などを形成し、半導体集積回路装置ができあがる。なお、ＰＭＯＳトランジスタも同様にして製造される。
【００４６】
上述した実施の形態３によれば、同一の半導体基板１上に、パンチスルーストッパー領域４を備えたディジタルＮＭＯＳトランジスタ１０１と、パンチスルーストッパー領域のない高耐圧ＮＭＯＳトランジスタ１２２とが形成されるので、高耐圧ＮＭＯＳトランジスタ１２２の耐圧の低下を防ぐことができる。ディジタルＰＭＯＳトランジスタおよび高耐圧ＰＭＯＳトランジスタにおいても同様である。
【００４７】
なお、実施の形態３において、ディジタルＮＭＯＳトランジスタ１０１のパンチスルーストッパー領域４を、実施の形態２と同様に、ゲートポリシリコン１１をマスクとしたセルフアラインで形成し、ポケット構造とすることもできる。
【００４８】
実施の形態４．
図１０は、本発明の実施の形態４にかかる半導体集積回路装置の要部を示す縦断面図である。この半導体集積回路装置は、同一の半導体基板１上に、ディジタル回路を構成するディジタルＣＭＯＳトランジスタと、高耐圧回路を構成する高耐圧ＣＭＯＳトランジスタとが形成されたものである。
【００４９】
ただし、図１０では、それぞれディジタルＮＭＯＳトランジスタ１０１（同図左側）と高耐圧ＮＭＯＳトランジスタ１３２（同図右側）が示されており、ＰＭＯＳトランジスタについては省略している。なお、実施の形態１と同じ構成については同一の符号を付して説明を省略する。
【００５０】
高耐圧ＮＭＯＳトランジスタ１３２は、実施の形態３にかかる半導体集積回路装置の高耐圧ＮＭＯＳトランジスタ１２２のソース部にＰ-パンチスルーストッパー領域７１を追加した構成となっている。したがって、実施の形態３と同じ構成については同一の符号を付して説明を省略する。Ｐ-パンチスルーストッパー領域７１は、Ｐウェル領域５３において半導体基板１の一主面側で、かつＮ+ソース領域５５およびソース側のＮ−ＬＤＤ領域５６を囲うように形成されている。
【００５１】
上述した構成の高耐圧ＮＭＯＳトランジスタ１３２とともに高耐圧ＣＭＯＳトランジスタを構成する高耐圧ＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成は高耐圧ＮＭＯＳトランジスタ１３２と同様である。ただし、上述した高耐圧ＮＭＯＳトランジスタ１３２に関する説明の中で、半導体基板１を除いて、ＰをＮに読み替え、またＮをＰに読み替える必要がある。
【００５２】
上述した構成の高耐圧ＣＭＯＳトランジスタの不純物濃度およびｘｊは、要求される耐圧に応じて決まるが、たとえば、耐圧が３０Ｖ〜６０Ｖクラスでは、ｘｊは１μｍ程度であり、表面濃度は１×１０17／ｃｍ3程度である。
【００５３】
実施の形態１と同様に、ディジタルＰＭＯＳトランジスタは、半導体基板１の一主面側に設けられた図示しないＮウェル領域において作製され、その構成は実施の形態１中のディジタルＮＭＯＳトランジスタ１０１の説明においてＰとＮを読み替えた構成となる。
【００５４】
つぎに、実施の形態４にかかる半導体集積回路装置の製造プロセスについて説明する。図１１および図１２は、実施の形態４にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。まず、図１１に示すように、半導体基板１の一主面側にＰウェル領域３，５３、Ｎ-オフセットドレイン領域６７、フィールド酸化膜２，５２と選択酸化（ＬＯＣＯＳ）領域６８、およびゲート絶縁膜１０，６０をそれぞれ公知の方法により形成する。
【００５５】
つづいて、高耐圧ＮＭＯＳトランジスタ１３２のドレイン形成領域を被覆し、かつ高耐圧ＮＭＯＳトランジスタ１３２のソース形成領域とディジタルＮＭＯＳトランジスタ１０１の形成領域に対応する窓のパターンを有するマスク（図示せず）を用いて、イオン注入法により、高耐圧ＮＭＯＳトランジスタ１３２のソース形成領域にＰ-パンチスルーストッパー領域７１を形成するとともに、ディジタルＮＭＯＳトランジスタ１０１の形成領域にＰ-パンチスルーストッパー領域４を形成する。さらに、イオン注入法によりＰ-チャネル形成領域７，５７を形成する。ここまでの状態が図１１に示されている。
【００５６】
つづいて、図１２に示すように、ゲートポリシリコン１１，６１を形成し、これらゲートポリシリコン１１，６１をマスクとしたセルフアラインにて、イオン注入法によりＮ-ＬＤＤ領域６，８，５６を形成する。つづいて、ゲートポリシリコン１１，６１のそれぞれの側部にスペーサ酸化膜１２，６２を形成し、これらスペーサ酸化膜１２，６２をそれぞれマスクとしたセルフアラインにて、イオン注入法によりＮ+ソース領域５，５５およびＮ+ドレイン領域９を形成する。
【００５７】
このとき、Ｎ+ドレイン領域５９の形成領域にもイオン注入がおこなわれ、それによってＮ+ドレイン領域５９が形成される。なお、Ｐ-パンチスルーストッパー領域４，７１を含む各不純物拡散領域は熱処理により活性化される。ここまでの状態が図１２に示されている。
【００５８】
つづいて、層間絶縁膜１６（層間絶縁膜６６と同じ）を積層し、それにコンタクト穴を開口して、ソース電極１３，６３、ゲート電極１４，６４およびドレイン電極１５，６５を形成し、図１０に示す状態となる。さらにその上に配線およびパッシベーション膜などを形成し、半導体集積回路装置ができあがる。なお、ＰＭＯＳトランジスタも同様にして製造される。
【００５９】
上述した実施の形態４によれば、同一の半導体基板１上に、パンチスルーストッパー領域４を備えたディジタルＮＭＯＳトランジスタ１０１と、ドレイン部にパンチスルーストッパー領域がなく、かつソース部にパンチスルーストッパー領域７１を有する高耐圧ＮＭＯＳトランジスタ１３２とが形成されるので、高耐圧ＮＭＯＳトランジスタ１３２の耐圧の低下を防ぐことができるのに加えて、高耐圧ＮＭＯＳトランジスタ１３２のチャネル長をより短くする、すなわち微細化することができる。ディジタルＰＭＯＳトランジスタおよび高耐圧ＰＭＯＳトランジスタにおいても同様である。
【００６０】
なお、実施の形態４において、ディジタルＮＭＯＳトランジスタ１０１のパンチスルーストッパー領域４を、実施の形態２と同様に、ゲートポリシリコン１１をマスクとしたセルフアラインで形成し、ポケット構造とすることもできる。
【００６１】
以上において本発明は、ディジタルＣＭＯＳトランジスタと、アナログＣＭＯＳトランジスタまたは高耐圧ＣＭＯＳトランジスタとを同一基板上に集積する場合に限らず、ディジタルＣＭＯＳトランジスタおよびアナログＣＭＯＳトランジスタとバイポーラトランジスタとを集積する場合にも適用可能である。この場合には、たとえば図１３に示すように、ウェル領域８３をバイポーラトランジスタ２０１のコレクタ領域とし、ウェル領域８３内の、ウェル領域８３と反対の導電型の半導体領域８７をベース領域とし、さらにそのベース領域となる半導体領域８７内のソース・ドレイン領域に該当する半導体領域８９をエミッタ領域とすればよい。たとえばｎｐｎトランジスタの場合には、ウェル領域８３はＮ型、ベース領域となる半導体領域８７はＰ型、エミッタ領域となる半導体領域８９はＮ型となる。そして、パンチスルーストッパー領域はディジタルＣＭＯＳトランジスタにのみ設けられる。ベース領域となる半導体領域８７は、たとえば実施の形態３においてオフセットドレイン６７を形成する際に同時形成される。なお、図１３において、符号８２は選択酸化領域、符号８４および符号８５はコンタクト用の高濃度不純物領域、符号８６は層間絶縁膜、符号９０はコレクタ電極、符号９１はベース電極、符号９２はエミッタ電極である。
【００６２】
また、本発明は、ディジタルＣＭＯＳトランジスタおよびアナログＣＭＯＳトランジスタとダイオードとを集積する場合にも適用可能である。この場合には、たとえば図１３に示す構成において、ウェル領域８３とベース領域となる半導体領域８７とのＰＮ接合、あるいはベース領域となる半導体領域８７とエミッタ領域となる半導体領域８９とのＰＮ接合を用いてダイオードを構成し、ディジタルＣＭＯＳトランジスタにのみパンチスルーストッパー領域を設ければよい。
【００６３】
さらには、ディジタルＣＭＯＳトランジスタおよびアナログＣＭＯＳトランジスタと拡散抵抗とを集積する場合にも適用可能である。この場合には、たとえば図１４に示すように、ウェル領域９３上に形成した不純物拡散領域９７を利用して拡散抵抗２１１を構成し、ディジタルＣＭＯＳトランジスタにのみパンチスルーストッパー領域を設ければよい。この不純物拡散領域９７は、たとえば実施の形態３においてオフセットドレイン６７を形成する際に同時形成される。ここで、拡散抵抗２１１は、たとえばｘｊが０．５〜２．５μｍ程度であり、表面の不純物濃度が１×１０16〜５×１０18／ｃｍ3程度である。なお、図１４において、符号９４は選択酸化領域、符号９５はコンタクト用の高濃度不純物領域、符号９６は層間絶縁膜、符号９８は電極である。
【００６４】
【発明の効果】
本発明によれば、同一の半導体基板上に、パンチスルーストッパー領域を備えたサブミクロンＣＭＯＳトランジスタと、パンチスルーストッパー領域のないアナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗とが形成されるので、それぞれの特性を劣化させることなく、サブミクロンＣＭＯＳトランジスタを、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗などと一緒に混載した半導体集積回路装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体集積回路装置の要部を示す縦断面図である。
【図２】本発明の実施の形態１にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図３】本発明の実施の形態１にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図４】本発明の実施の形態２にかかる半導体集積回路装置の要部を示す縦断面図である。
【図５】本発明の実施の形態２にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図６】本発明の実施の形態２にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図７】本発明の実施の形態３にかかる半導体集積回路装置の要部を示す縦断面図である。
【図８】本発明の実施の形態３にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図９】本発明の実施の形態３にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図１０】本発明の実施の形態４にかかる半導体集積回路装置の要部を示す縦断面図である。
【図１１】本発明の実施の形態４にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図１２】本発明の実施の形態４にかかる半導体集積回路装置の製造段階における要部を示す縦断面図である。
【図１３】本発明にかかる半導体集積回路装置においてバイポーラトランジスタが集積された部分の要部を示す縦断面図である。
【図１４】本発明にかかる半導体集積回路装置において拡散抵抗が集積された部分の要部を示す縦断面図である。
【符号の説明】
１ 半導体基板
４，４１，７１ パンチスルーストッパー領域
５，５５ ソース領域
９，５９ ドレイン領域
６７ オフセットドレイン領域
１０１，１１１ ディジタルＮＭＯＳトランジスタ（第１のＭＯＳトランジスタ）
１０２ アナログＮＭＯＳトランジスタ（第２のＭＯＳトランジスタ）
１２２，１３２ 高耐圧ＮＭＯＳトランジスタ
２０１ バイポーラトランジスタ
２１１ 拡散抵抗

Claims (4)

  1. 同一半導体基板上に第１のＭＯＳトランジスタと第２のＭＯＳトランジスタと高耐圧ＭＯＳトランジスタとが集積され、前記第２のＭＯＳトランジスタは前記第１のＭＯＳトランジスタよりもしきい値電圧が低く、一方、前記第１のＭＯＳトランジスタは前記第２のＭＯＳトランジスタよりもチャネル長が短く、かつ前記第１のＭＯＳトランジスタのソース領域およびドレイン領域のそれぞれの少なくとも下の領域を覆うように囲み、前記ソース領域と前記ドレイン領域との間のパンチスルー耐圧を確保するためのポケット構造のパンチスルーストッパー領域を有し、さらに高耐圧ＭＯＳトランジスタは、ドレイン領域が該ドレイン領域よりも不純物濃度が低いオフセットドレイン領域により該ドレイン領域の下の領域を覆うように囲まれ、かつ少なくとも前記オフセットドレイン領域には前記第１のＭＯＳトランジスタに設けられた前記パンチスルーストッパー領域が備えられていないことを特徴とする半導体集積回路装置。
  2. 前記第１のＭＯＳトランジスタはディジタル回路を構成し、一方、前記第２のＭＯＳトランジスタはアナログ回路を構成することを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記高耐圧ＭＯＳトランジスタのソース領域を囲み、前記高耐圧ＭＯＳトランジスタのソース領域と前記オフセットドレイン領域との間のパンチスルー耐圧を確保するためのパンチスルーストッパー領域が設けられていることを特徴とする請求項１または２に記載の半導体集積回路装置。
  4. 同一半導体基板上に第１のＭＯＳトランジスタと第２のＭＯＳトランジスタと高耐圧ＭＯＳトランジスタとが集積され、前記第２のＭＯＳトランジスタは前記第１のＭＯＳトランジスタよりもしきい値電圧が低く、一方、前記第１のＭＯＳトランジスタは前記第２のＭＯＳトランジスタよりもチャネル長が短く、かつ前記第１のＭＯＳトランジスタのソース領域およびドレイン領域のそれぞれの少なくとも下の領域を覆うように囲み、前記ソース領域と前記ドレイン領域との間のパンチスルー耐圧を確保するためのポケット構造のパンチスルーストッパー領域を有し、さらに高耐圧ＭＯＳトランジスタは、ドレイン領域が該ドレイン領域よりも不純物濃度が低いオフセットドレイン領域により該ドレイン領域の下の領域を覆うように囲まれ、かつ少なくとも前記オフセットドレイン領域には前記第１のＭＯＳトランジスタに設けられた前記パンチスルーストッパー領域が備えられていない半導体集積回路装置を製造するにあたり、
    前記第１のＭＯＳトランジスタのゲート電極となるゲートポリシリコンを形成した後、前記半導体素子をマスクしながら、前記ゲートポリシリコンをマスクとしたセルフアラインによるイオン注入法により、前記第１のＭＯＳトランジスタの形成領域の一部に前記パンチスルーストッパー領域を形成し、当該パンチスルーストッパー領域内にソース領域およびドレイン領域が形成されることを特徴とする半導体集積回路装置の製造方法。
JP2001015042A 2001-01-23 2001-01-23 半導体集積回路装置およびその製造方法 Expired - Fee Related JP4765014B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001015042A JP4765014B2 (ja) 2001-01-23 2001-01-23 半導体集積回路装置およびその製造方法
EP02250304A EP1225626B1 (en) 2001-01-23 2002-01-16 Semiconductor integrated circuit device and manufacture method therefor
DE60232474T DE60232474D1 (de) 2001-01-23 2002-01-16 Integrierter Halbleiterschaltkreis und zugehöriges Herstellungsverfahren
US10/055,722 US6833594B2 (en) 2001-01-23 2002-01-23 Semiconductor integrated circuit device and manufacture method therefore
US10/869,811 US7138311B2 (en) 2001-01-23 2004-06-16 Semiconductor integrated circuit device and manufacture method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001015042A JP4765014B2 (ja) 2001-01-23 2001-01-23 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002222867A JP2002222867A (ja) 2002-08-09
JP4765014B2 true JP4765014B2 (ja) 2011-09-07

Family

ID=18881658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001015042A Expired - Fee Related JP4765014B2 (ja) 2001-01-23 2001-01-23 半導体集積回路装置およびその製造方法

Country Status (4)

Country Link
US (2) US6833594B2 (ja)
EP (1) EP1225626B1 (ja)
JP (1) JP4765014B2 (ja)
DE (1) DE60232474D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US9159568B2 (en) * 2006-02-04 2015-10-13 Cypress Semiconductor Corporation Method for fabricating memory cells having split charge storage nodes
US8866263B2 (en) * 2006-09-26 2014-10-21 Texas Instruments Incorporated Emitter ballasting by contact area segmentation in ESD bipolar based semiconductor component
JP5332781B2 (ja) * 2009-03-19 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5330899B2 (ja) * 2009-05-25 2013-10-30 株式会社東芝 半導体装置及びその製造方法
JP2011096862A (ja) * 2009-10-30 2011-05-12 Hitachi Ltd 半導体装置及びその製造方法
JP5648413B2 (ja) * 2009-11-09 2015-01-07 東芝ライテック株式会社 照明装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
JPS6010780A (ja) 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置の製造方法
JPS60105277A (ja) 1983-11-11 1985-06-10 Toshiba Corp Ｍｏｓトランジスタの製造方法
JPS61190983A (ja) 1985-02-20 1986-08-25 Hitachi Ltd 半導体集積回路装置
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
JP3055424B2 (ja) * 1994-04-28 2000-06-26 株式会社デンソー Ｍｉｓ型半導体装置の製造方法
JP3601612B2 (ja) * 1994-09-22 2004-12-15 富士通株式会社 半導体装置及びその製造方法
US5516711A (en) * 1994-12-16 1996-05-14 Mosel Vitelic, Inc. Method for forming LDD CMOS with oblique implantation
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
JP3386101B2 (ja) * 1996-08-29 2003-03-17 シャープ株式会社 半導体装置の製造方法
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
US6294416B1 (en) * 1998-01-23 2001-09-25 Texas Instruments-Acer Incorporated Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts
US5963799A (en) * 1998-03-23 1999-10-05 Texas Instruments - Acer Incorporated Blanket well counter doping process for high speed/low power MOSFETs
US6157062A (en) * 1998-04-13 2000-12-05 Texas Instruments Incorporated Integrating dual supply voltage by removing the drain extender implant from the high voltage device
JP3536693B2 (ja) * 1998-11-24 2004-06-14 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
US6238982B1 (en) * 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology
TW411509B (en) * 1999-06-05 2000-11-11 United Microelectronics Corp Integrated manufacturing method of high voltage and low voltage device
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
TW466704B (en) * 1999-09-10 2001-12-01 Koninkl Philips Electronics Nv Integrated circuit
US6355531B1 (en) * 2000-08-09 2002-03-12 International Business Machines Corporation Method for fabricating semiconductor devices with different properties using maskless process

Also Published As

Publication number Publication date
EP1225626A2 (en) 2002-07-24
US7138311B2 (en) 2006-11-21
US20040232498A1 (en) 2004-11-25
DE60232474D1 (de) 2009-07-16
JP2002222867A (ja) 2002-08-09
US6833594B2 (en) 2004-12-21
EP1225626B1 (en) 2009-06-03
EP1225626A3 (en) 2005-01-12
US20020117723A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
JP4845410B2 (ja) 半導体装置
KR19980064498A (ko) 반도체장치 및 그 제조방법
JPH0783024B2 (ja) バイポ−ラトランジスタの製造方法
JP4765014B2 (ja) 半導体集積回路装置およびその製造方法
JPH0846058A (ja) Ｍｏｓ型半導体装置の製造方法
JP2001284540A (ja) 半導体装置およびその製造方法
JP4477197B2 (ja) 半導体装置の製造方法
JP3415401B2 (ja) 半導体集積回路装置及びその製造方法
JPS58170047A (ja) 半導体装置
JPH05102475A (ja) 半導体装置とその製造方法
JP2882309B2 (ja) 入力保護回路及び半導体集積回路装置の製造方法
JP3119902B2 (ja) 半導体装置およびその製造方法
US20090159984A1 (en) Semiconductor Device and Method for Manufacturing the Same
JP3734413B2 (ja) 静電保護用ｍｏｓ型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置
JP3788439B2 (ja) 半導体装置の製造方法
JP3237269B2 (ja) 半導体装置及びその製造方法
JP2002222869A (ja) 半導体集積回路装置およびその製造方法
JP3390336B2 (ja) 半導体集積回路装置及びその製造方法
JPH03159270A (ja) 半導体装置およびその製造方法
JP2006185952A (ja) 半導体装置及びその製造方法
US5970349A (en) Semiconductor device having one or more asymmetric background dopant regions and method of manufacture thereof
JPH10335485A (ja) 半導体装置及びその製造方法
JP2001156181A (ja) 半導体装置
KR940006673B1 (ko) 반도체장치 및 그 제조방법
KR100321700B1 (ko) 래치업방지를 위한 소자분리막을 갖는 합체된 바이폴라 트랜지스터와 모스트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4765014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees