JP4759597B2 - 半導体集積回路の故障解析方法及び故障解析装置 - Google Patents
半導体集積回路の故障解析方法及び故障解析装置 Download PDFInfo
- Publication number
- JP4759597B2 JP4759597B2 JP2008193312A JP2008193312A JP4759597B2 JP 4759597 B2 JP4759597 B2 JP 4759597B2 JP 2008193312 A JP2008193312 A JP 2008193312A JP 2008193312 A JP2008193312 A JP 2008193312A JP 4759597 B2 JP4759597 B2 JP 4759597B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- detection signal
- coordinates
- physical defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/25—Determination of region of interest [ROI] or a volume of interest [VOI]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
図1は、本発明の実施形態による半導体集積回路の故障解析方法の処理手順を示すフローチャートである。このフローは、半導体集積回路の製造時に半導体ウエハー内の物理欠陥を検査する物理欠陥検査工程(ステップS1)と、ウエハーの各チップに対してテストを実施して不良チップを選別するチップ選別工程(ステップS2)と、不良選別されたチップに対して解析装置による検出信号を取得する信号検出工程(ステップS3)と、検出信号に関連する回路を抽出する回路抽出工程(ステップS4)と、物理欠陥検査工程(ステップS1)で得られた物理欠陥と回路抽出工程で得られた回路との座標や層を照合して回路と関連する物理欠陥を特定する照合工程(ステップS5)の5つの工程からなっている。
図17は、本発明の実施形態2による半導体集積回路の故障解析装置の構成を示すブロック図である。実施形態2の故障解析装置を用いることによっても、実施形態1の故障解析方法を実施することができる。図17の故障解析装置は、ウエハーの各チップのテスト結果から不良チップを選別するチップ選別部5、不良と選別されたチップに対して、解析装置7による検出信号を取得する信号検出部9、検出信号に関連する回路を抽出する回路抽出部11、物理欠陥検査で得られる物理欠陥データと回路抽出部で得られる回路抽出データとを照合して、一致した物理欠陥を抽出する照合部14、照合結果データを表示する表示部16を含んで構成される。
図18は、本発明の実施形態3の故障解析装置のブロック図である。実施形態3は、実施形態2の故障解析装置についてコンピュータを用いて構成した実施形態である。
2:物理欠陥データ
3:LSIテスター
4:テストデータ
5:チップ選別部
6:選別データ
7:解析装置
8:解析データ
9:信号検出部
10:検出信号データ
11:回路抽出部
12:設計データ
13:回路抽出データ
14:照合部
15:検査工程層対応データ
16:結果表示部
17:照合結果データ
21:CPU
22:入力部
23:出力部
24:記憶部
25:外部データ取得部
26:故障解析プログラム
27:バスライン
41a〜d:検出信号
42a〜d:検出信号拡張領域
43a〜d:検出信号拡張領域内に存在するセル
44:セルに接続されるネット(配線)
45:回路座標拡張領域
46:物理欠陥
47:物理欠陥拡張領域
S1:物理欠陥検査工程
S2:チップ選別工程
S3:信号検出工程
S4:回路抽出工程
S5:照合工程
S41:層指定
S42:座標領域指定
S43:セル/ネット抽出
S51:層判定
S52:座標領域判定
Claims (13)
- 半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について検査し、その物理欠陥のチップ位置と、検査工程名と、チップ内座標と、を取得する物理欠陥検査工程と、
前記半導体集積回路チップについて、ウエハー上で、または、組み立て後に論理動作試験を行い、動作不良チップとそのチップ位置とを抽出するチップ選別工程と、
解析装置により前記動作不良チップから観測される検出信号について解析を行い、前記検出信号が検出された座標と層とを取得する信号検出工程と、
設計データと、前記検出信号の座標と層と、を用いて、前記検出信号が前記半導体集積回路チップのセル内で検出された場合には、前記検出信号が検出されたセル及び当該セルの入力端子と接続するネット及び当該セルの出力端子と接続するネットについて回路の層と座標とを抽出し、前記検出信号がネット上で検出された場合には、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出する回路抽出工程と、
前記物理欠陥の検査工程名と前記回路の層とを照合し、かつ、前記物理欠陥のチップ内座標と前記回路座標とを照合し、前記回路と関連する物理欠陥を特定する照合工程と、
を含むことを特徴とする半導体集積回路の故障解析方法。 - 前記信号検出工程が、さらに検出信号を含む画像を取得することを含み、
前記回路抽出工程が、前記画像とレイアウトの設計データとを重ね合わせて表示させ、前記検出信号に関連する回路の層と座標とを抽出する請求項1記載の半導体集積回路の故障解析方法。 - 前記照合工程が、前記回路の座標を近傍の特定範囲に広げた領域と重なる座標の物理欠陥を抽出する請求項1又は2記載の半導体集積回路の故障解析方法。
- 前記照合工程が、物理欠陥近傍の特定の範囲内に前記回路の座標がある場合に、その物理欠陥を抽出する請求項1又は2記載の半導体集積回路の故障解析方法。
- 前記回路抽出工程が、前記設計データを用いて、前記検出信号近傍の特定の範囲内にあるセル及び当該セルと接続するネット、または、前記検出信号の層を通ってかつ検出信号近傍の特定範囲内にあるネット及び当該ネットに接続するセルについて、前記回路の層と座標とを抽出する請求項1乃至4いずれか1項記載の半導体集積回路の故障解析方法。
- 半導体集積回路チップについて、テストデータに基づいて論理動作試験を行い、動作不良チップの半導体ウエハー内でのチップ位置を含む選別データを出力するチップ選別部と、
解析装置を含み、前記解析装置により前記動作不良チップから観測された検出信号について解析を行い、前記検出信号が検出された座標と層とを含む検出信号データを出力する信号検出部と、
設計データと前記検出信号データとを入力し、前記検出信号が前記半導体集積回路チップのセル内で検出された場合には、前記検出信号が検出されたセル及び当該セルの入力端子と接続するネット及び当該セルの出力端子と接続するネットについて回路の層と座標とを抽出し、前記検出信号がネット上で検出された場合には、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データとして出力する回路抽出部と、
前記半導体集積回路チップ製造時に検出された前記半導体集積回路チップの物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し、前記回路抽出部が抽出した回路と関連する前記物理欠陥データを特定し、照合結果データとして出力する照合部と、
前記照合結果データを表示する表示部と、
を有することを特徴とする半導体集積回路の故障解析装置。 - 前記信号検出部が、検出信号を含む画像データを出力し、
前記回路抽出部が、前記画像データとレイアウトの設計データとを重ね合わせて、前記回路を抽出し、前記回路抽出データとして出力することを特徴とする請求項6記載の半導体集積回路の故障解析装置。 - 前記照合部が、前記検査工程層対応データと前記物理欠陥データの検査工程名と前記回路抽出データの層とに基づいて物理欠陥の検査工程と前記検出信号から抽出された回路の層との照合を行い、前記回路の座標を近傍の特定範囲に広げ前記物理欠陥のチップ内座標との重なりを照合することにより前記物理欠陥の座標と前記回路の座標との照合を行う処理とを実行することを特徴とする請求項6又は7記載の半導体集積回路の故障解析装置。
- 前記照合部が、前記検査工程層対応データと前記物理欠陥データの検査工程名と前記回路抽出データの層とに基づいて物理欠陥の検査工程と前記検出信号から抽出された回路の層との照合を行い、前記物理欠陥のチップ内座標を近傍の特定範囲に広げ前記回路の座標との照合を行う処理とを実行することを特徴とする請求項6又は7記載の半導体集積回路の故障解析装置。
- 前記回路抽出部が、前記設計データを用いて、前記検出信号近傍の特定の範囲内にあるセル及び当該セルと接続するネット、または、前記検出信号の層を通ってかつ検出信号近傍の特定範囲内にあるネット及び当該ネットに接続するセルについて、前記回路の層と座標とを抽出することを特徴とする請求項6乃至9いずれか1項記載の半導体集積回路の故障解析装置。
- 半導体集積回路について解析装置で故障を解析した結果である解析データから検出信号が検出された座標と層とを含む検出信号データを抽出する信号検出処理と、
前記半導体集積回路の設計データと前記検出信号データとを入力し、前記検出信号が前記半導体集積回路チップのセル内で検出された場合には、前記検出信号が検出されたセル及び当該セルの入力端子と接続するネット及び当該セルの出力端子と接続するネットについて回路の層と座標とを抽出し、前記検出信号がネット上で検出された場合には、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データとして出力する回路抽出処理と、
前記半導体集積回路のチップ製造時に検出された物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し、前記回路抽出処理で抽出した回路と関連する前記物理欠陥データを特定し、照合結果データとして出力する照合処理と、
前記照合結果データを表示する表示処理と、
をコンピュータに実行させることを特徴とする故障解析プログラム。 - コンピュータに請求項1乃至5いずれか1項記載の半導体集積回路の故障解析方法を実行させるプログラム。
- コンピュータを請求項6乃至10いずれか1項記載の半導体集積回路の故障解析装置として機能させるプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008193312A JP4759597B2 (ja) | 2008-07-28 | 2008-07-28 | 半導体集積回路の故障解析方法及び故障解析装置 |
US12/458,825 US8472695B2 (en) | 2008-07-28 | 2009-07-23 | Method and apparatus for failure analysis of semiconductor integrated circuit devices |
DE102009034838A DE102009034838A1 (de) | 2008-07-28 | 2009-07-27 | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008193312A JP4759597B2 (ja) | 2008-07-28 | 2008-07-28 | 半導体集積回路の故障解析方法及び故障解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010032295A JP2010032295A (ja) | 2010-02-12 |
JP4759597B2 true JP4759597B2 (ja) | 2011-08-31 |
Family
ID=41568700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008193312A Active JP4759597B2 (ja) | 2008-07-28 | 2008-07-28 | 半導体集積回路の故障解析方法及び故障解析装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8472695B2 (ja) |
JP (1) | JP4759597B2 (ja) |
DE (1) | DE102009034838A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5567925B2 (ja) * | 2010-07-28 | 2014-08-06 | パナソニック株式会社 | スイッチ装置 |
US10496977B2 (en) | 2012-07-16 | 2019-12-03 | Square, Inc. | Storing and forwarding payment transactions |
US9244946B2 (en) | 2012-11-26 | 2016-01-26 | International Business Machines Corporation | Data mining shape based data |
US9881302B1 (en) | 2014-12-11 | 2018-01-30 | Square, Inc. | Intelligent payment capture in failed authorization requests |
CN104503202B (zh) * | 2014-12-25 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | 重复设计单元的区分方法 |
JP6378149B2 (ja) * | 2015-09-16 | 2018-08-22 | 東芝メモリ株式会社 | 欠陥検出装置、欠陥検出方法およびプログラム |
US10366378B1 (en) | 2016-06-30 | 2019-07-30 | Square, Inc. | Processing transactions in offline mode |
JP6927690B2 (ja) * | 2016-11-04 | 2021-09-01 | 浜松ホトニクス株式会社 | 半導体デバイス検査装置及び半導体デバイス検査方法 |
CN109816253A (zh) * | 2019-01-29 | 2019-05-28 | 成都国铁电气设备有限公司 | 一种基于杆号识别的综合缺陷分析方法 |
CN113514480A (zh) * | 2021-03-29 | 2021-10-19 | 深圳市艾比森光电股份有限公司 | Led芯片的检测方法、装置、***及终端设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185707B1 (en) * | 1998-11-13 | 2001-02-06 | Knights Technology, Inc. | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation |
JP2003282665A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Ltd | 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法 |
JP4131918B2 (ja) | 2002-07-10 | 2008-08-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路の故障解析装置及び故障解析方法 |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP2008116332A (ja) * | 2006-11-06 | 2008-05-22 | Nec Electronics Corp | 複数の論理回路に対する故障診断方法 |
US7765444B2 (en) | 2006-11-06 | 2010-07-27 | Nec Electronics Corporation | Failure diagnosis for logic circuits |
JP4712737B2 (ja) | 2007-02-02 | 2011-06-29 | パナソニック株式会社 | 撮像装置、その製造方法および携帯端末装置 |
-
2008
- 2008-07-28 JP JP2008193312A patent/JP4759597B2/ja active Active
-
2009
- 2009-07-23 US US12/458,825 patent/US8472695B2/en not_active Expired - Fee Related
- 2009-07-27 DE DE102009034838A patent/DE102009034838A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8472695B2 (en) | 2013-06-25 |
DE102009034838A1 (de) | 2010-04-15 |
JP2010032295A (ja) | 2010-02-12 |
US20100021049A1 (en) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759597B2 (ja) | 半導体集積回路の故障解析方法及び故障解析装置 | |
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
US7257507B1 (en) | System and method for determining probing locations on IC | |
CN106897477B (zh) | 诊断***、集成电路设计布局及物理集成电路实施的方法 | |
Hora et al. | An effective diagnosis method to support yield improvement | |
US10304178B2 (en) | Method and system for diagnosing a semiconductor wafer | |
US9689923B2 (en) | Adaptive electrical testing of wafers | |
KR102389065B1 (ko) | 시스템적 물리적 고장 분석(pfa) 결함 위치 결정을 위한 시스템 및 방법 | |
JP2003086689A (ja) | 半導体の不良解析用cadツール及び半導体の不良解析方法 | |
JP2009192473A (ja) | 集積回路パターンの欠陥検査方法、及びその装置 | |
CN111429426B (zh) | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 | |
JP2003315415A (ja) | 半導体デバイス解析システム | |
JP2006113278A (ja) | マスクの検査装置およびその方法 | |
JP4455569B2 (ja) | 複数の論理回路に対する故障診断方法 | |
CN104576430A (zh) | 一种晶圆版图的cdsem测量方法 | |
TW201925804A (zh) | 診斷半導體晶圓的方法 | |
JP2009302403A (ja) | 半導体装置の不良解析方法及び半導体装置の不良解析システム | |
Ngow et al. | Automated nets extraction for digital logic physical failure analysis on IP-secure products | |
JP2008116332A (ja) | 複数の論理回路に対する故障診断方法 | |
Peng et al. | Using volume cell-aware diagnosis results to improve physical failure analysis efficiency | |
US7467363B2 (en) | Method for SRAM bitmap verification | |
JP2009081466A (ja) | 複数の論理回路に対する故障診断方法 | |
JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム | |
JP4942004B2 (ja) | 複数の論理回路に対する故障診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4759597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |