JP4755455B2 - パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 - Google Patents
パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 Download PDFInfo
- Publication number
- JP4755455B2 JP4755455B2 JP2005199014A JP2005199014A JP4755455B2 JP 4755455 B2 JP4755455 B2 JP 4755455B2 JP 2005199014 A JP2005199014 A JP 2005199014A JP 2005199014 A JP2005199014 A JP 2005199014A JP 4755455 B2 JP4755455 B2 JP 4755455B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- gate
- control circuit
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
第1の実施の形態は、スイッチングレギュレータや、モータドライバのHブリッジ回路、チャージポンプ回路に、スイッチング素子として使用されるパワートランジスタのオンオフを時分割に制御する制御回路に関する。
電荷転送用スイッチSW1および電荷保存用キャパシタC1は、パワートランジスタM1のゲートと、固定電圧端子である接地間に直列に設けられる。電荷保存用キャパシタC1の容量は、パワートランジスタM1のゲート容量Cg1よりも大きく設定しておく。電荷保存用キャパシタC1の容量は、パワートランジスタM1のゲート容量Cg1の少なくとも1.5倍以上、望ましくは3倍から10倍以上となるように、可能な限り大きく設計することが望ましい。
VcL×Cg1=(VcH−VcL)×C1 …(1)
(Vdd−VcH)×Cg1=(VcH−VcL)×C1 …(2)
VcL=C1/(Cg1+2×C1)×Vdd …(3)
VcH=(Cg1+C1)(Cg1+2×C1)×Vdd …(4)
VcL=VcH=Vdd/2 …(5)
一方、上述したように、電荷保存用キャパシタC1の容量値を十分に大きく設計した場合、ドライバ回路10は、パワートランジスタM1をオフからオンに切り替える際に、ゲート電圧Vg1を、Vdd/2からVddまで変化させればよい。すなわち、従来よりもゲートドライブ電流Idrvを、50%低減することが可能となる。
第3インバータINV3は、第2インバータINV2の出力信号SIG4を反転する。ANDゲート18は、第1インバータINV1の出力信号SIG3と、第3インバータINV3の出力信号SIG5の論理積をスイッチ制御信号SIG2として出力する。
第2の実施の形態では、第1の実施の形態で説明した制御回路100の具体的な回路への応用例として降圧型のスイッチングレギュレータについて説明する。
図5は、図1の制御回路100を用いたスイッチングレギュレータ制御回路110および降圧型スイッチングレギュレータ200全体の構成を示す回路図である。同期整流方式の降圧型スイッチングレギュレータ200は、スイッチングレギュレータ制御回路110、出力インダクタL1、出力キャパシタC2を備える。スイッチングレギュレータ制御回路110は、ひとつの半導体基板に集積化されたLSIチップであり、スイッチング素子として機能するスイッチングトランジスタM1、同期整流用トランジスタM2は、スイッチングレギュレータ制御回路110に内蔵される。
Claims (11)
- 時分割的にオンオフを繰り返すパワートランジスタのゲート電圧を制御する制御回路であって、
前記パワートランジスタのゲートと固定電圧端子間に直列に設けられた、電荷転送用スイッチおよび電荷保存用キャパシタと、
前記パワートランジスタのゲートに、第1電圧または前記第1電圧より低い第2電圧を印加して前記パワートランジスタのオンオフを切り替えるとともに、それと同期して前記電荷転送用スイッチのオンオフを制御するドライバ回路と、
を備え、
前記ドライバ回路は、前記パワートランジスタのゲート電圧を前記第2電圧から前記第1電圧に上昇させるとき、
前記電荷転送用スイッチをオンして前記電荷保存用キャパシタから前記パワートランジスタのゲートに電荷を転送し、その後、前記電荷転送用スイッチをオフするとともに、前記パワートランジスタのゲートに、前記第1電圧を印加することを特徴とする制御回路。 - 前記電荷保存用キャパシタの容量を、前記パワートランジスタのゲート容量よりも大きく設定したことを特徴とする請求項1に記載の制御回路。
- 前記ドライバ回路は、前記パワートランジスタのゲート電圧を前記第1電圧から前記第2電圧に下降させるとき、
前記電荷転送用スイッチをオンして前記パワートランジスタのゲートから前記電荷保存用キャパシタに電荷を転送し、その後、前記電荷転送用スイッチをオフするとともに、前記パワートランジスタのゲートに、前記第2電圧を印加することを特徴とする請求項1または2に記載の制御回路。 - 前記ドライバ回路は、
前記パワートランジスタのオン、オフを指示するパルス信号を反転する第1インバータと、
前記パルス信号を反転する第2インバータと、
前記第2インバータの出力を反転する第3インバータと、
前記第1インバータの出力と前記第3インバータの出力の論理積に応じた信号を、前記電荷転送用スイッチに出力するANDゲートと、
そのソースに前記第1電圧が印加され、そのゲートに前記第1インバータの出力が印加されたハイサイドトランジスタと、
そのドレインが前記ハイサイドトランジスタのドレインと接続され、そのソースに前記第2電圧が印加され、そのゲートに前記第2インバータの出力が印加されたローサイドトランジスタと、
を含むことを特徴とする請求項1から3のいずれかに記載の制御回路。 - 前記電荷転送用スイッチと、前記電荷保存用キャパシタと、前記ドライバ回路と、を1つの半導体基板上に一体集積化したことを特徴とする請求項1から4のいずれかに記載の制御回路。
- 制御対象となる前記パワートランジスタをさらに一体集積化したことを特徴とする請求項5に記載の制御回路。
- 一端に入力電圧が印加されたスイッチングトランジスタと、
カソードが前記スイッチングトランジスタの他端に接続され、アノードが接地された整流用ダイオードと、
前記スイッチングトランジスタと前記整流用ダイオードの接続点に一端が接続される出力インダクタと、
前記出力インダクタの他端と接地間に設けられた出力キャパシタと、
前記スイッチングトランジスタのオンオフを時分割的に制御する請求項1から6のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチングレギュレータ。 - 前記整流用ダイオードに代えて同期整流用トランジスタを備え、
前記制御回路は、前記スイッチングトランジスタおよび前記同期整流用トランジスタのオンオフを制御し、かつ前記電荷転送用スイッチおよび前記電荷保存用キャパシタを、前記スイッチングトランジスタまたは前記同期整流用トランジスタの少なくとも一方のゲートと接地間に設けたことを特徴とする請求項7に記載のスイッチングレギュレータ。 - 一端に入力電圧が印加されたインダクタと、
前記インダクタの他端と接地間に設けられたスイッチングトランジスタと、
前記インダクタおよび前記スイッチングトランジスタの接続点にアノードが接続された整流用ダイオードと、
前記整流用ダイオードのカソードと接地間に設けられた出力キャパシタと、
前記スイッチングトランジスタのオンオフを時分割的に制御する請求項1から6のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチングレギュレータ。 - 前記整流用ダイオードに代えて同期整流用トランジスタを備え、
前記制御回路は、前記スイッチングトランジスタおよび前記同期整流用トランジスタのオンオフを制御し、かつ前記電荷転送用スイッチおよび前記電荷保存用キャパシタを、前記スイッチングトランジスタまたは前記同期整流用トランジスタの少なくとも一方のゲートと接地間に設けたことを特徴とする請求項9に記載のスイッチングレギュレータ。 - 電池と、
前記電池から出力される電池電圧を降圧または昇圧して負荷に供給する請求項7から10のいずれかに記載のスイッチングレギュレータと、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199014A JP4755455B2 (ja) | 2005-07-07 | 2005-07-07 | パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199014A JP4755455B2 (ja) | 2005-07-07 | 2005-07-07 | パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019844A JP2007019844A (ja) | 2007-01-25 |
JP4755455B2 true JP4755455B2 (ja) | 2011-08-24 |
Family
ID=37756603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005199014A Expired - Fee Related JP4755455B2 (ja) | 2005-07-07 | 2005-07-07 | パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755455B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5401774B2 (ja) * | 2007-08-27 | 2014-01-29 | 富士電機株式会社 | 半導体素子のゲート駆動回路 |
US10566892B1 (en) | 2019-02-06 | 2020-02-18 | Dialog Semiconductor (Uk) Limited | Power stage overdrive extender for area optimization and operation at low supply voltage |
EP3872990A1 (en) * | 2020-02-28 | 2021-09-01 | Infineon Technologies AG | Semiconductor switching assembly and gate driver circuit |
CN113659816B (zh) * | 2021-09-24 | 2023-06-20 | 深圳市伟安特电子有限公司 | 应用于功率变换器中的mos管栅极驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2998766B2 (ja) * | 1992-01-27 | 2000-01-11 | 日本電信電話株式会社 | 零電圧スイッチング方式駆動回路 |
JPH06261535A (ja) * | 1993-03-04 | 1994-09-16 | Oki Electric Ind Co Ltd | ドライブ回路 |
EP1264402B1 (en) * | 2000-02-23 | 2016-06-15 | North-West University | Drive circuit and method for mosfet |
JP3681737B2 (ja) * | 2003-06-20 | 2005-08-10 | 太陽誘電株式会社 | 電界効果トランジスタのゲート駆動制御回路および方法 |
-
2005
- 2005-07-07 JP JP2005199014A patent/JP4755455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007019844A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685531B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4689377B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4751105B2 (ja) | 電源装置の制御回路、それを用いた電源装置ならびに電子機器 | |
JP4652918B2 (ja) | 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
US7298117B2 (en) | Step-up (boost) DC regulator with two-level back-bias switch gate voltage | |
JP4980588B2 (ja) | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 | |
US6249111B1 (en) | Dual drive buck regulator | |
KR100912414B1 (ko) | 승압/강압 dc-dc 컨버터 | |
JP4728718B2 (ja) | 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4717515B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
US7911192B2 (en) | High voltage power regulation using two power switches with low voltage transistors | |
JP2005304226A (ja) | 電源ドライバ回路及びスイッチング電源装置 | |
JP2008022642A (ja) | Dc−dcコンバータ | |
JP2009136097A (ja) | Dc/dcコンバータおよびその制御回路ならびにそれを利用した電子機器 | |
JP4755455B2 (ja) | パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 | |
JP4813834B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
CN107046367B (zh) | 开关调节器 | |
JP4611109B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4717508B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP5103157B2 (ja) | スイッチングレギュレータおよびその制御回路、制御方法 | |
JP2008131763A (ja) | 電圧生成回路、それを用いたスイッチングレギュレータの制御回路ならびに電子機器 | |
US20240128852A1 (en) | Gate-control of a power-switch in a switching converter | |
JP4717507B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |