JP4747817B2 - スイッチタイミング制御回路 - Google Patents

Description

本発明は、スイッチタイミング制御回路に係り、特に、スイッチ素子のオンオフタイミングを制御するうえで好適なスイッチタイミング制御回路に関する。

従来から、直流電力の変換を行うＤＣ−ＤＣコンバータなどを構成する一対のＭＯＳＦＥＴなどに用いられるスイッチ素子のオンオフタイミングを制御するための回路が知られている（例えば、特許文献１参照）。この回路において、一対のスイッチ素子は、ＤＣ−ＤＣコンバータによる直流電力変換を実現すべく、所定の規則に従って設定したデューティ比で互いに反転動作される。また、この回路は、所定の規則に従ってデューティ比が設定された後、一対のスイッチ素子のうちＤＣ−ＤＣコンバータの出力電圧を決定するために設けられたスイッチ素子（メインスイッチ素子）のターンオンを遅らせることにより、両スイッチ素子が同時にオンされないデッドタイムを設けることとしている。このため、同時オンに起因した一対のスイッチ素子を貫通する貫通電流の流通を防止することができ、これにより、貫通電流の流通に起因したスイッチ素子や回路の破壊を防止することが可能となっている。
米国特許第６３９６２５０号明細書

しかしながら、上記従来の技術の如くメインスイッチのターンオンを遅らせるものとすると、設定したデューティオン時間が短くなるため、デューティ比を再調整することが必要となる。かかる構成においては、デッドタイムの制御を行うごとにデューティ比の再調整が必要となるため、スイッチ素子のフィードフォワード制御やフィードバック制御を行ううえでその制御特性が低下してしまう。

本発明は、上述の点に鑑みてなされたものであり、デッドタイムを設けることに伴うデューティ比の再調整を不要としたスイッチタイミング制御回路を提供することを目的とする。

上記の目的は、互いに同期するランプ波とパルス波とを出力可能な波形生成手段と、前記波形生成手段により出力された前記ランプ波の波形と前記パルス波の波形とを比較すると共に、該比較結果に基づいて一方のスイッチ素子をオンオフ制御する信号を出力する第１のコンパレータと、を備えるスイッチタイミング制御回路であって、前記波形生成手段により出力された前記ランプ波及び前記パルス波のうち何れか一方のレベルを変化させるレベルシフト手段と、前記ランプ波及びパルス波のうち前記レベルシフト手段によりレベルシフトされた一方の波形とレベルシフトされなかった他方の波形とを比較すると共に、該比較結果に基づいて前記一方のスイッチ素子に対して反転動作する他方のスイッチ素子をオンオフ制御する信号を出力する第２のコンパレータと、スイッチタイミングの設定を行うべく、前記レベルシフト手段によるレベルシフトの量を制御するシフト量制御手段と、を備えるスイッチタイミング制御回路により達成される。

この態様の発明において、互いに同期するランプ波とパルス波との比較結果に基づいて一方のスイッチ素子がオンオフ制御される。また、ランプ波及びパルス波のうちレベルシフトされた一方とレベルシフトされなかった他方との比較結果に基づいて上記一方のスイッチ素子に対して反転動作する他方のスイッチ素子がオンオフ制御される。この他方のスイッチ素子のオンオフ制御の際、そのスイッチタイミングは、ランプ波又はパルス波のレベルシフト量に対応したものに設定される。かかる構成においては、互いに反転動作する一対のスイッチ素子のうち上記一方のスイッチ素子のターンオフ・ターンオンのタイミングを変えることなく、上記他方のスイッチ素子のターンオン・ターンオフのタイミングのみを自由に設定することができる。従って、上記一方のスイッチ素子が出力値を決定するために設けられたスイッチ素子であれば、貫通電流の防止のためすなわちデッドタイムを設けるためにその一方のスイッチ素子のターンオンが遅れたり或いはターンオフが進んだりすることは回避されるので、デッドタイムを設けることに伴う所望の出力値を得るためのデューティ比の再調整を不要とすることができる。

尚、上記したスイッチタイミング制御回路において、前記他方のスイッチ素子は、ターンオンのタイミング及びターンオフのタイミングをそれぞれ遅らせることもまた進めることも可能である。

また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量をデューティ比に応じたものに制御することとすれば、デューティ比にかかわらず、他方のスイッチ素子のターンオン・ターンオフのタイミングを、一方のスイッチ素子のターンオフ・ターンオンに対して常に同じにすることができる。

また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、前記他方のスイッチ素子のターンオン又はターンオフのタイミングが前記一方のスイッチ素子のターンオフ又はターンオンのタイミングに対して最適となるように制御することとするのがよい。

また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、予め定められたスイッチ素子における貫通電流又はリカバリー電流とレベルシフト量との対応関係に基づいて決定される該貫通電流又はリカバリー電流に応じたものに制御することとすれば、互いに反転動作する一対のスイッチ素子に所定電流以上の貫通電流が流れるのを防止することができ、或いは、そのスイッチに所定電流以上のリカバリー電流が流れるのを防止することができる。

更に、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、サージ電圧が最小となるように制御することとすれば、互いに反転動作する一対のスイッチ素子のスイッチ動作に起因して発生するサージ電圧を抑えることができる。

本発明によれば、デッドタイムを設けることに伴う所望の出力値を得るためのデューティ比の再調整を不要とすることができる。

以下、図面を用いて、本発明の具体的な実施の形態について説明する。

図１は、本発明の第１実施例であるスイッチタイミング制御回路１０を備えるシステムの構成図を示す。図２は、本実施例のスイッチタイミング制御回路１０の要部構成図を示す。また、図３は、本実施例のシステムの要部の回路図を示す。本実施例のシステムは、例えば車両などに搭載される、電源電圧を降圧するための降圧型ＤＣ−ＤＣコンバータを制御するシステムである。

図１に示す如く、本実施例のシステムは、ＤＣ−ＤＣコンバータ１２を備えている。ＤＣ−ＤＣコンバータ１２は、車両の有する発電機などで生成された電力を蓄えるキャパシタや例えば１２ボルトや３００ボルトなどの電圧を有するバッテリなどの２つの充放電手段の間に設けられており、入力側の充放電手段から入力される直流電力Ｖｉｎを降圧してその降圧した電力Ｖｏｕｔを出力側の充放電手段へ出力する直流−直流電圧変換器である。

ＤＣ−ＤＣコンバータ１２は、インダクタンスＬのコイル１４と、半導体から構成された一対のスイッチング素子１６，１８と、を備えている。コイル１４は、上記した２つの充放電手段の間に設けられている。また、一対のスイッチング素子１６，１８は、直列接続された２つのＭＯＳＦＥＴからなり、ＭＯＳＦＥＴ１６は、その一端が入力側充放電手段に接続されかつ他端がコイル１４の一端に接続され、ＭＯＳＦＥＴ１８は、その一端がコイル１４の一端に接続されかつ他端が接地されたものとなっている。すなわち、コイル１４の一端は、ＭＯＳＦＥＴ１６とＭＯＳＦＥＴ１８との接続点に接続されている。また、コイル１４の他端は、出力側充放電手段に接続されている。

ＭＯＳＦＥＴ１６，１８には、そのソース−ドレイン間にボディダイオード２０，２２が形成されている。ＭＯＳＦＥＴ１６のボディダイオード２０は、コイル１４の一端側すなわちＭＯＳＦＥＴ１８側から入力側充放電手段へ向かう方向を順方向とする寄生ダイオードである。また、ＭＯＳＦＥＴ１８のボディダイオード２２は、接地側からコイル１４の一端側すなわちＭＯＳＦＥＴ１６側へ向かう方向を順方向とする寄生ダイオードである。

ＭＯＳＦＥＴ１６及びＭＯＳＦＥＴ１８の各ゲートには、それらのＭＯＳＦＥＴ１６，１８をそれぞれスイッチング駆動する上記したスイッチタイミング制御回路１０が接続されている。スイッチタイミング制御回路１０は、後に詳述する如く、入力側充放電手段から出力側充放電手段への降圧変換を実施すべく、ＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１６とＭＯＳＦＥＴ１８とを互いに反転動作させる。この際には、スイッチタイミング制御回路１０からＭＯＳＦＥＴ１６，１８へ駆動信号Ｖｇ１，Ｖｇ２が供給される。

スイッチタイミング制御回路１０には、ＰＷＭ回路２４が接続されている。ＰＷＭ回路２４は、図３に示す如く、一端が５ボルト電源に接続する電流源１００と、一端が接地された電流源１０２と、電流源１００と電流源１０２との間に直列接続された電流源１００側から電流源１０２側へ向かう方向を順方向とするダイオード１０４，１０６と、そのダイオード１０４，１０６に並列接続する、電流源１００と電流源１０２との間に直列接続された電流源１００側から電流源１０２側へ向かう方向を順方向とするダイオード１０８，１１０と、ダイオード１０４とダイオード１０６との接点と接地点とに接続するコンデンサ１１２と、ダイオード１０８とダイオード１１０との接点に接続する抵抗１１４と、抵抗１１４と２．５ボルト電源とに接続する抵抗１１６と、反転入力端子がダイオード１０４とダイオード１０６との接点に接続され、非反転入力端子が抵抗１１４と抵抗１１６との接点に接続されたコンパレータ１１８と、を備えている。

ＰＷＭ回路２４の電流源１００には、所定の傾きで増加しかつ減少する波形（ランプ波）ｊを増加させるべき時間（立ち上がり時間）Ｔｏｎに応じた電流量を有する電流Ｉｏｎ（＝Ｃ・Ｖ／Ｔｏｎ）が流通し、また、電流源１０２には、ランプ波ｊを減少させるべき時間（立ち下がり時間）Ｔｏｆｆに応じた電流量を有する電流Ｉｏｆｆ（＝Ｃ・Ｖ／Ｔｏｆｆ）が流通する。ＰＷＭ回路２４は、ランプ波ｊを出力すると共に、そのランプ波ｊと同期しかつそのランプ波ｊの増加時にハイとなり減少時にローとなるパルス波ｃを出力するための回路である。ＰＷＭ回路２４は、ダイオード１０４とダイオード１０６との接点からランプ波ｊを出力し、抵抗１１４と抵抗１１６との接点との接点からパルス波ｃを出力する。ＰＷＭ回路２４の出力は、スイッチタイミング制御回路１０に入力される。尚、Ｃはコンデンサ１１２の容量であり、Ｖはランプ波ｊのピークｔｏピーク電圧である。

スイッチタイミング制御回路１０には、また、調整回路２６が接続されている。調整回路２６は、ＭＯＳＦＥＴ１８のターンオン・ターンオフをそれぞれ、ＭＯＳＦＥＴ１６のターンオフ・ターンオンを基準として遅らせるか進めるかを設定すると共に、更に、ターンオン・ターンオフそれぞれのタイミングを調整するための回路である。調整回路２６の出力は、スイッチタイミング制御回路１０に入力される。

図２に示す如く、スイッチタイミング制御回路１０は、コンパレータ２８を備えている。コンパレータ２８の反転入力端子及び非反転入力端子には、ＰＷＭ回路２４が接続されており、その反転入力端子にはＰＷＭ回路２４のランプ波出力ｊが入力されると共に、非反転入力端子にはＰＷＭ回路２４のパルス波出力ｃが入力される。また、コンパレータ２８の出力端子には、上記したＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１６のゲートが接続されている。コンパレータ２８は、入力端子に入力されたランプ波ｊとパルス波ｃとの波形を比較すると共に、その比較結果に応じた、ＭＯＳＦＥＴ１６を駆動する駆動信号Ｖｇ１を出力する。

スイッチタイミング制御回路１０は、また、レベルシフト回路３０，３２を備えている。レベルシフト回路３０，３２には共に、ＰＷＭ回路２４が接続されており、ＰＷＭ回路２４のランプ波出力ｊが入力される。図３に示す如く、レベルシフト回路３０は、一端が５ボルト電源に接続する電流源１２０と、電流源１２０の他端に接続する抵抗１２２と、を備えている。また、レベルシフト回路３２は、一端が接地された電流源１２４と、電流源１２４の他端に接続する抵抗１２６と、を備えている。ＰＷＭ回路２４のランプ波ｊは、抵抗１２２と抵抗１２６との接点に入力される。

レベルシフト回路３０，３２には共に、また、上記した調整回路２６が接続されている。調整回路２６には、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流を検出する貫通電流検出回路、及び、それらＭＯＳＦＥＴ１６，１８のオンとオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流を検出するリカバリー電流検出回路が接続されている。調整回路２６は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて、ＭＯＳＦＥＴ１８のターンオン・ターンオフそれぞれのタイミングを適宜調整すべく、レベルシフト回路３０，３２によるレベルシフト量を決定し、そのレベルシフトを実現させるための指令信号をレベルシフト回路３０，３２へ供給する。

レベルシフト回路３０の電流源１２０には、調整回路２６からの指令により、ランプ波ｊをレベル変化（レベルアップ）させるべきレベルシフト量ΔＶｏｎに応じた電流量を有する電流Ｉｏｎ´が流通し、また、電流源１２４には、調整回路２６からの指令により、ランプ波ｊをレベル変化（レベルダウン）させるべきレベルシフト量ΔＶｏｆｆに応じた電流量を有する電流Ｉｏｆｆ´が流通する。レベルシフト回路３０は、ＰＷＭ回路２４から入力されたランプ波ｊの波形を調整回路２６からの指令に従ってレベルアップさせた波形ａを、電流源１２０と抵抗１２２との接点から出力する。また、レベルシフト回路３２は、ＰＷＭ回路２４から入力されたランプ波ｊの波形を調整回路２６からの指令に従ってレベルダウンさせた波形ｂを、電流源１２４と抵抗１２６との接点から出力する。

レベルシフト回路３０の出力には、コンパレータ３４の反転入力端子及びコンパレータ３６の非反転入力端子が接続されている。コンパレータ３４の非反転入力端子には、ＰＷＭ回路２４の出力するパルス波ｃを所定電圧（例えば２．５ボルト）を基準にして反転する反転回路３８が接続されており、パルス波ｃを反転したパルス波ｄが入力される。コンパレータ３４は、入力端子に入力したランプ波ｊをレベルアップさせたランプ波ａとパルス波ｃを反転したパルス波ｄとの波形を比較すると共に、その比較結果に応じた信号ｅを出力する。また、コンパレータ３６の反転入力端子には、ＰＷＭ回路２４が接続されており、パルス波ｃが入力される。コンパレータ３６は、入力端子に入力したランプ波ｊをレベルアップさせたランプ波ａとパルス波ｃとの波形を比較すると共に、その比較結果に応じた信号ｆを出力する。

また、レベルシフト回路３２の出力には、コンパレータ４０の非反転入力端子及びコンパレータ４２の反転入力端子が接続されている。コンパレータ４０の反転入力端子には、ＰＷＭ回路２４が接続されており、パルス波ｃが入力される。コンパレータ４０は、入力端子に入力したランプ波ｊをレベルダウンさせたランプ波ｂとパルス波ｃとの波形を比較すると共に、その比較結果に応じた信号ｇを出力する。また、コンパレータ４２の非反転入力端子には、上記の反転回路３８が接続されており、パルス波ｃを反転したパルス波ｄが入力される。コンパレータ４２は、入力端子に入力したランプ波ｊをレベルダウンさせたランプ波ｂとパルス波ｃを反転したパルス波ｄとの波形を比較すると共に、その比較結果に応じた信号ｈを出力する。

コンパレータ３４の出力にはＡＮＤ回路４４が、コンパレータ３６の出力にはＡＮＤ回路４６が、コンパレータ４０の出力にはＡＮＤ回路４８が、また、コンパレータ４２の出力にはＡＮＤ回路５０が、それぞれ接続されている。ＡＮＤ回路４４はＮＯＴ回路５２を介して、また、ＡＮＤ回路４６は直接に、上記の調整回路２６に接続されている。調整回路２６は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて設定したＭＯＳＦＥＴ１８のターンオンを基準から遅らせるか進めるかに応じた指令信号ｍをＡＮＤ回路４４，４６へ向けて供給する。具体的には、ＭＯＳＦＥＴ１８のターンオンを遅らせる場合には指令信号ｍとしてロー信号を出力し、一方、ＭＯＳＦＥＴ１８のターンオンを進める場合には指令信号ｍとしてハイ信号を出力する。

また、ＡＮＤ回路４８はＮＯＴ回路５４を介して、また、ＡＮＤ回路５０は直接に、上記の調整回路２６に接続されている。調整回路２６は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて設定したＭＯＳＦＥＴ１８のターンオフを基準から遅らせるか進めるかに応じた指令信号ｎをＡＮＤ回路４８，５０へ向けて供給する。具体的には、ＭＯＳＦＥＴ１８のターンオフを進める場合には指令信号ｎとしてロー信号を出力し、一方、ＭＯＳＦＥＴ１８のターンオフを遅らせる場合には指令信号ｎとしてハイ信号を出力する。

ＡＮＤ回路４４の出力及びＡＮＤ回路４６の出力にはＯＲ回路５６が、また、ＡＮＤ回路４８の出力及びＡＮＤ回路５０の出力にはＯＲ回路５８が、それぞれ接続されている。ＯＲ回路５６の出力にはＮＯＴ回路６０とＡＮＤ回路６２とからなる立ち上がりエッジ検出回路６４が、また、ＯＲ回路５８の出力にはＮＯＴ回路６６とＮＯＲ回路６８とからなる立ち下がりエッジ検出回路７０が、それぞれ接続されている。立ち上がりエッジ検出回路６４は、ＯＲ回路５６の出力の立ち上がりエッジを出力する。また、立ち下がりエッジ検出回路７０は、ＯＲ回路５８の出力の立ち下がりエッジを出力する。

立ち上がりエッジ検出回路６４の出力にはＳＲフリップフロップ回路７２のセット端子が、また、立ち下がりエッジ検出回路７０の出力にはＳＲフリップフロップ回路７２のリセット端子が、それぞれ接続されている。ＳＲフリップフロップ回路７２は、立ち上がりエッジ検出回路６４の出力ｋがローからハイへ切り替わった際にセットされ、以後ハイ信号を出力し、立ち下がりエッジ検出回路７０の出力ｌがローからハイへ切り替わった際にリセットされ、以後ロー信号を出力する。ＳＲフリップフロップ回路７２の出力には、上記したＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１８のゲートが接続されている。ＳＲフリップフロップ回路７２は、セット入力及びリセット入力に応じた、ＭＯＳＦＥＴ１８を駆動する駆動信号Ｖｇ２を出力する。

次に、本実施例のシステムの動作について説明する。

本実施例のシステムにおいて、ＤＣ−ＤＣコンバータ１２による直流電力変換を実現する場合には、まず、入力側充放電手段や出力側充放電手段の状態（電圧など）が検知されて、その状態に応じたＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８のデューティ比が設定される。そして、ＰＷＭ回路２４は、その設定されたデューティ比に基づいたオンデューティをランプ波の波形レベルが増加する立ち上がり時間Ｔｏｎに設定し、また、その設定されたデューティ比に基づいたオフデューティをランプ波の波形レベルが減少する立ち下がり時間Ｔｏｆｆに設定した後に、その波形を有するランプ波ｊを出力すると共に、そのランプ波ｊと同期するパルス波ｃを出力する。尚、デューティ比は、以後、フィードフォワード制御やフィードバック制御によって調整される。

スイッチタイミング制御回路１０は、ＰＷＭ回路２４から出力された上記のランプ波ｊ及びパルス波ｃを入力して、コンパレータ２８においてそのランプ波ｊとパルス波ｃとの波形を比較する。コンパレータ２８は、ランプ波ｊの波形レベルがパルス波ｃの波形レベルよりも低いときはＭＯＳＦＥＴ１６をオンさせる駆動信号Ｖｇ１を、また、ランプ波ｊの波形レベルがパルス波ｃの波形レベルよりも高いときはＭＯＳＦＥＴ１６をオフさせる駆動信号Ｖｇ１を、そのＭＯＳＦＥＴ１６のゲートへ供給する。ＭＯＳＦＥＴ１６は、スイッチタイミング制御回路１０のコンパレータ２８からの駆動信号Ｖｇ１に従ってスイッチング駆動される。

また、スイッチタイミング制御回路１０は、ＰＷＭ回路２４から出力された上記のランプ波ｊ及びパルス波ｃを入力して、基本的に上記の駆動信号Ｖｇ１と反転した、ＭＯＳＦＥＴ１８を駆動させる駆動信号Ｖｇ２をそのＭＯＳＦＥＴ１８のゲートへ供給する。ＭＯＳＦＥＴ１８は、スイッチタイミング制御回路１０のコンパレータ２８からの駆動信号Ｖｇ２に従ってスイッチング駆動される。

かかる構成によれば、一対のＭＯＳＦＥＴ１６，１８を互いに反転動作させつつ所定のデューティ比に従ってオンオフ駆動を行い、すなわち、一方をオン駆動させるときは他方をオフ駆動させ、一方をオフ駆動させるときは他方をオン駆動させつつ、そのオン・オフを所定周期で繰り返すことにより、ＤＣ−ＤＣコンバータ１２を動作させて、入力側充放電手段と出力側充放電手段との間を同期整流させることができる。従って、本実施例のシステムによれば、ＤＣ−ＤＣコンバータ１２のスイッチング制御によって入力側充放電手段の電圧を所望のとおり降圧しつつ、入力側充放電手段の有する電力を出力側充放電手段に供給することが可能となっている。

ところで、一対のＭＯＳＦＥＴ１６，１８は上記の如く互いに反転動作するものであるが、両ＭＯＳＦＥＴ１６，１８を貫通する貫通電流が流れるのを防止して回路破壊を防止するうえでは、それらのＭＯＳＦＥＴ１６，１８の同時オンが確実に生じないようにデッドタイムを設けることが有効である。また、ＭＯＳＦＥＴ１６，１８のオンオフ切替時にボディダイオード２０，２２にリカバリー電流が流れることによるリカバリー損失を低減させるうえでは、そのリカバリー電流があまり流れないように両ＭＯＳＦＥＴ１６，１８を同時オンさせることが有効である。

一方、上記したデッドタイムを設ける手法としては、ＤＣ−ＤＣコンバータ１２の出力電圧を決定するためのＭＯＳＦＥＴ１６のターンオンを遅らせたりターンオフを進めたりすることが考えられる。しかしながら、かかる手法では、ＭＯＳＦＥＴ１６のデューティオン時間が短くなるため、一旦設定したデューティ比を再調整することが必要となり、その結果として、ＤＣ−ＤＣコンバータ１２のフィードフォワード制御やフィードバック制御を行ううえでその制御特性が低下する不都合が生じ得る。

そこで、本実施例のスイッチタイミング制御回路１０においては、ＤＣ−ＤＣコンバータ１２の有する一対のスイッチ１６，１８間でのターンオン・ターンオフのタイミングを自由に設定可能とする共に、貫通電流防止のためのデッドタイム生成に伴うデューティ比の再調整を不要にする点に特徴を有している。以下、図４乃至図６を参照して、本実施例の特徴部について説明する。

図４は、本実施例のスイッチタイミング制御回路１０においてＤＣ−ＤＣコンバータ１２のターンオン・ターンオフを基準よりも遅らせたり進めたりする手法を説明するための図を示す。図５は、本実施例のシステムにおいてターンオン・ターンオフの所望の遅れ時間や進み時間を実現するために必要なランプ波ｊの波形のレベルシフト量を決定する手法を説明するための図を示す。また、図６は、本実施例のシステムにおける各部位の動作タイミングチャートを示す。

本実施例のスイッチタイミング制御回路１０において、コンパレータ３４は、ランプ波ｊをレベルアップさせたランプ波ａとパルス波ｃを反転したパルス波ｄとを比較することにより、ＭＯＳＦＥＴ１８のターンオンを遅らす信号（ターンオン遅れ信号）ｅを出力する（図４（Ａ））。コンパレータ３６は、ランプ波ｊをレベルアップさせたランプ波ａとパルス波ｃとを比較することにより、ＭＯＳＦＥＴ１８のターンオンを進める信号（ターンオン進み信号）ｆを出力する（図４（Ｂ））。コンパレータ４０は、ランプ波ｊをレベルダウンさせたランプ波ｂとパルス波ｃとを比較することにより、ＭＯＳＦＥＴ１８のターンオフを進める信号（ターンオフ進み信号）ｇを出力する（図４（Ｃ））。また、コンパレータ４２は、ランプ波ｊをレベルダウンさせたランプ波ｂとパルス波ｃを反転したパルス波ｄとを比較することにより、ＭＯＳＦＥＴ１８のターンオフを遅らす信号（ターンオフ遅れ信号）ｈを出力する（図４（Ｄ））。

ここで、ランプ波ｊの立ち上がり時間Ｔｏｎ及び立ち下がり時間Ｔｏｆｆは、ＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１６，１８のオンデューティ及びオフデューティに対応するので、ランプ波ｊの傾きは、そのデューティ比に応じて異なるものとなる。このため、ランプ波ｊのレベルシフトによってＭＯＳＦＥＴ１８のターンオン・ターンオフのタイミングを適切に設定するためには、ランプ波ｊの傾きに応じたレベルシフト量ΔＶｏｎ，ΔＶｏｆｆを設定することが必要である。同じターンオン・ターンオフタイミングを得るためには、ランプ波ｊの傾きが急であるほどレベルシフト量ΔＶｏｎ，ΔＶｏｆｆを大きくすることが必要である（図５（Ａ）〜図５（Ｄ））。

図５（Ｅ）に示す如く、ランプ波ｊの立ち上がり区間においては、その波形の傾きはＶ／Ｔｏｎであるので、ｘ時間当たりに上昇するレベルΔＶｒｉｓｅは次式（１）となる。一方、ランプ波ｊの立ち下がり区間においては、その波形の傾きはＶ／Ｔｏｆｆであるので、ｘ時間当たりに下降するレベルΔＶｆａｌｌは次式（２）となる。尚、Ｖは、上記の如く、ランプ波ｊのピークｔｏピーク電圧である。

ΔＶｒｉｓｅ＝ｘ・Ｖ／Ｔｏｎ ・・・（１）
ΔＶｆａｌｌ＝ｘ・Ｖ／Ｔｏｆｆ ・・・（２）
また、上記の如く、ランプ波ｊの立ち上がり時間Ｔｏｎを得るうえではＰＷＭ回路２４の電流源１００に電流Ｉｏｎ（＝Ｃ・Ｖ／Ｔｏｎ）が流通し、また、ランプ波ｊの立ち下がり時間Ｔｏｆｆを得るうえではＰＷＭ回路２４の電流源１０２に電流Ｉｏｆｆ（＝Ｃ・Ｖ／Ｔｏｆｆ）が流通する。従って、ΔＶｒｉｓｅ及びΔＶｆａｌｌは、次式（３）及び（４）となる。尚、Ｃは、上記の如く、コンデンサ１１２の容量である。

ΔＶｒｉｓｅ＝ｘ／Ｃ・Ｉｏｎ ・・・（３）
ΔＶｆａｌｌ＝ｘ／Ｃ・Ｉｏｆｆ ・・・（４）
一方、調整回路２６は、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流とＭＯＳＦＥＴ１８のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ（対応表）、及び、ＭＯＳＦＥＴ１６，１８のデューティオンとデューティオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流とＭＯＳＦＥＴ１８のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップ（対応表）を、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたＭＯＳＦＥＴ１８のターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたＭＯＳＦＥＴ１８のターンオン・ターンオフのそれぞれのタイミングを設定する。

レベルシフト回路３０において、ＭＯＳＦＥＴ１８を所望のタイミングでターンオンさせるためのランプ波ｊのレベルシフト電圧ΔＶｏｎを得るには、調整回路２６からの指令によってＰＷＭ回路２４の電流源１２０に電流Ｉｏｎ´を流すことが必要である（次式（５）参照）。また、レベルシフト回路３２において、ＭＯＳＦＥＴ１８を所望のタイミングでターンオフさせるためのランプ波ｊのレベルシフト電圧ΔＶｏｆｆを得るには、調整回路２６からの指令によってＰＷＭ回路２４の電流源１２４に電流Ｉｏｆｆ´を流すことが必要である（次式（６）参照）。但し、Ｒ１は抵抗１２２の抵抗値であり、Ｒ２は抵抗１２６の抵抗値である。

ΔＶｏｎ＝Ｒ１・Ｉｏｎ´ ・・・（５）
ΔＶｏｆｆ＝Ｒ２・Ｉｏｆｆ´ ・・・（６）
従って、本実施例において、図５（Ａ）に示す如くＭＯＳＦＥＴ１８のターンオンを基準としてのＭＯＳＦＥＴ１６のターンオフからｘ時間だけ遅らせる場合は、ランプ波ｊをレベルアップさせることが必要でありかつランプ波ｊの立ち下がり区間の傾きが重要であるので、レベルシフト電圧ΔＶｏｎを得るには、上記（４）式及び（５）式を参照して得られる次式（７）の電流Ｉｏｎ´を電流源１２０に流すこととすればよい。また、図５（Ｂ）に示す如くＭＯＳＦＥＴ１８のターンオンを基準からｘ時間だけ進める場合は、ランプ波ｊをレベルアップさせることが必要でありかつランプ波ｊの立ち上がり区間の傾きが重要であるので、レベルシフト電圧ΔＶｏｎを得るには、上記（３）式及び（５）式を参照して得られる次式（８）の電流Ｉｏｎ´を電流源１２０に流すこととすればよい。

また、図５（Ｃ）に示す如くＭＯＳＦＥＴ１８のターンオフを基準からｘ時間だけ進める場合は、ランプ波ｊをレベルダウンさせることが必要でありかつランプ波ｊの立ち下がり区間の傾きが重要であるので、レベルシフト電圧ΔＶｏｆｆを得るには、上記（４）式及び（６）式を参照して得られる次式（９）の電流Ｉｏｆｆ´を電流源１２４に流すこととすればよい。また、図５（Ｄ）に示す如くＭＯＳＦＥＴ１８のターンオフを基準からｘ時間だけ遅らせる場合は、ランプ波ｊをレベルダウンさせることが必要でありかつランプ波ｊの立ち上がり区間の傾きが重要であるので、レベルシフト電圧ΔＶｏｆｆを得るには、上記（３）式及び（６）式を参照して得られる次式（１０）の電流Ｉｏｆｆ´を電流源１２４に流すこととすればよい。

Ｉｏｎ´＝ｘ／（Ｃ・Ｒ１）・Ｉｏｆｆ ・・・（７）
Ｉｏｎ´＝ｘ／（Ｃ・Ｒ１）・Ｉｏｎ ・・・（８）
Ｉｏｆｆ´＝ｘ／（Ｃ・Ｒ２）・Ｉｏｆｆ ・・・（９）
Ｉｏｆｆ´＝ｘ／（Ｃ・Ｒ２）・Ｉｏｎ ・・・（１０）
かかる処理によれば、コンパレータ３４、３６、４０、及び４２に対して、ランプ波ｊをＭＯＳＦＥＴ１８のターンオン・ターンオフの所望の遅れ時間や進み時間を実現するのに必要な量だけレベル変化させたランプ波ａ，ｂが入力される。このため、コンパレータ３４、３６、４０、及び４２は、ＭＯＳＦＥＴ１８のターンオン・ターンオフの所望の遅れ時間や進み時間を実現する、ターンオン遅れ信号ｅ、ターンオン進み信号ｆ、ターンオフ進み信号ｇ、及びターンオフ遅れ信号ｈを出力する。

本実施例において、ＡＮＤ回路４４，４６、ＯＲ回路５６、及びＮＯＴ回路５２は、ＭＯＳＦＥＴ１８のターンオンを遅らせるか進めるかを選択する回路を構成している。また、ＡＮＤ回路４８，５０、ＯＲ回路５８、及びＮＯＴ回路５４は、ＭＯＳＦＥＴ１８のターンオフを進めるか遅らせるかを選択する回路を構成している。

調整回路２６は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいてＭＯＳＦＥＴ１８のターンオン・ターンオフそれぞれのタイミングを設定した際、そのターンオンが基準から遅れるものである場合は、出力すべき指令信号ｍをロー信号に設定する。この場合には、ＯＲ回路５６から出力される信号がコンパレータ３４からのターンオン遅れ信号ｅとなる。一方、そのターンオンが基準から進めるものである場合は、出力すべき指令信号ｍをハイ信号に設定する。この場合には、ＯＲ回路５６から出力される信号がコンパレータ３６からのターンオン進み信号ｆとなる。また、そのターンオフが基準から進めるものである場合は、出力すべき指令信号ｎをロー信号に設定する。この場合には、ＯＲ回路５８から出力される信号がコンパレータ４０からのターンオフ進み信号ｇとなる。一方、そのターンオフが基準から遅れるものである場合は、出力すべき指令信号ｎをハイ信号に設定する。この場合には、ＯＲ回路５８から出力される信号がコンパレータ４２からのターンオフ遅れ信号ｈとなる。

ＯＲ回路５６の出力がローからハイに切り替わった際には、立ち上がりエッジ検出回路６４がその立ち上がりエッジを出力する。具体的には、立ち上がりエッジ検出回路６４は、ＭＯＳＦＥＴ１８のターンオンを遅らせる場合は、ターンオン遅れ信号ｅの立ち上がりエッジを出力し、また、ＭＯＳＦＥＴ１８のターンオンを進める場合は、ターンオン進み信号ｆの立ち上がりエッジを出力する。立ち上がりエッジ検出回路６４が立ち上がりエッジを出力すると、ＳＲフリップフロップ回路７２がセットされ、以後、ハイ信号を出力するものとなる。

一方、ＯＲ回路５８の出力がハイからローに切り替わった際には、立ち下がりエッジ検出回路７０がその立ち下がりエッジを出力する。具体的には、立ち下がりエッジ検出回路７０は、ＭＯＳＦＥＴ１８のターンオフを進める場合は、ターンオフ進み信号ｇの立ち下がりエッジを出力し、また、ＭＯＳＦＥＴ１８のターンオフを遅らせる場合は、ターンオフ遅れ信号ｈの立ち下がりエッジを出力する。立ち下がりエッジ検出回路７０が立ち下がりエッジを出力すると、ＳＲフリップフロップ回路７２がリセットされ、以後、ロー信号を出力するものとなる。

ＳＲフリップフロップ回路７２の出力はＭＯＳＦＥＴ１８のゲートに接続されているので、ＳＲフリップフロップ回路７２は、セット時はＭＯＳＦＥＴ１８をオンさせる駆動信号Ｖｇ２を、また、リセット時はＭＯＳＦＥＴ１８をオフさせる駆動信号Ｖｇ２を、そのＭＯＳＦＥＴ１８のゲートへ供給する。ＭＯＳＦＥＴ１８は、スイッチタイミング制御回路１０のＳＲフリップフロップ回路７２からの駆動信号Ｖｇ２に従ってスイッチング駆動される。

かかる構成によれば、入力側充放電手段側に存在してＤＣ−ＤＣコンバータ１２の出力電圧を決定するために設けられたＭＯＳＦＥＴ１６を所望のデューティ比で駆動させつつ、同期整流のために設けられたＭＯＳＦＥＴ１８をＭＯＳＦＥＴ１６のターンオフから所望のタイミングだけずらしてターンオンさせかつＭＯＳＦＥＴ１６のターンオンから所望のタイミングだけずらしてターンオフさせることができる（図６におけるＶｇ１及びＶｇ２を参照）。

すなわち、本実施例のスイッチタイミング制御回路１０においては、ＤＣ−ＤＣコンバータ１２における互いに反転動作する一対のＭＯＳＦＥＴ１６，１８間でのターンオン・ターンオフのタイミングを、同期整流側のＭＯＳＦＥＴ１８のターンオン・ターンオフを遅らせ或いは進めることにより自由に設定することができる。このため、両ＭＯＳＦＥＴ１６，１８が同時にオンすることがないようにデッドタイムを設けることが可能となり、貫通電流の防止ひいては回路破壊の防止を図ることができると共に、また、両ＭＯＳＦＥＴ１６，１８が同時にオンするようにクロスタイムを設けることも可能となり、リカバリー損失の低減を図ることができる。

また、本実施例においては、上記の如く一対のＭＯＳＦＥＴ１６，１８間でのターンオン・ターンオフのタイミングを自由に設定することができるが、この場合にも、ＤＣ−ＤＣコンバータ１２の出力電圧を決定するためのＭＯＳＦＥＴ１６のターンオン・ターンオフのタイミングを変えることは不要である。従って、本実施例のスイッチタイミング制御回路１０によれば、貫通電流の防止のためにＭＯＳＦＥＴ１６のターンオンが遅れたり或いはそのターンオフが進んだりすることは回避されるので、貫通電流防止のためのデッドタイム生成に伴うＤＣ−ＤＣコンバータ１２の所望の出力電圧を得るためのデューティ比の再調整を不要にすることが可能となっている。このため、本実施例によれば、ＤＣ−ＤＣコンバータ１２から所望の出力電圧を得るべく一対のＭＯＳＦＥＴ１６，１８のフィードフォワード制御やフィードバック制御を行ううえで、その制御特性が低下するのを防止することが可能である。

更に、本実施例においては、ＰＷＭ回路２４が出力するランプ波ｊの傾きはＤＣ−ＤＣコンバータ１２をスイッチング駆動するデューティ比に応じて異なるものとなるが、そのランプ波ｊの傾きに応じてすなわちデューティ比に応じてランプ波ｊのレベルシフト量が変化することにより、ＭＯＳＦＥＴ１８のターンオン・ターンオフについて所望のタイミングが得られる。かかる構成においては、ＤＣ−ＤＣコンバータ１２のデューティ比が変動する際には、その変動に応じてランプ波ｊのレベルシフト量が変化することとなるので、ＤＣ−ＤＣコンバータ１２のデューティ比にかかわらず、ＭＯＳＦＥＴ１８のターンオン・ターンオフのタイミングを、ＭＯＳＦＥＴ１６のターンオフ・ターンオンのタイミングに対して常に同じにすることが可能である。

また、本実施例においては、上記の如く、調整回路２６は、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流とＭＯＳＦＥＴ１８のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ、及び、ＭＯＳＦＥＴ１６，１８のデューティオンとデューティオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流とＭＯＳＦＥＴ１８のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップを、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定する。このため、本実施例によれば、所定（例えばゼロ）の貫通電流又はリカバリー電流を実現するＭＯＳＦＥＴ１８のターンオン・ターンオフのタイミングを得るためのランプ波ｊのレベルシフト量の調整を、検出貫通電流又は検出リカバリー電流を上記のマップに照らし合わせることにより速やかに行うことができ、誤差のフィードバックによって一対のＭＯＳＦＥＴ１６，１８に所定以上の貫通電流が流れ或いは所定以上のリカバリー電流が流れるのを防止することが可能となっている。

尚、上記の第１実施例においては、ＭＯＳＦＥＴ１６が特許請求の範囲に記載した「一方のスイッチ素子」に、ＭＯＳＦＥＴ１８が特許請求の範囲に記載した「他方のスイッチ素子」に、ＰＷＭ回路２４が特許請求の範囲に記載した「波形生成回路」に、コンパレータ２８が特許請求の範囲に記載した「第１のコンパレータ」に、レベルシフト回路３０，３２が特許請求の範囲に記載した「レベルシフト手段」に、コンパレータ３４、３６、４０、及び４２が特許請求の範囲に記載した「第２のコンパレータ」に、調整回路２６が特許請求の範囲に記載した「シフト量制御手段」に、それぞれ相当している。

ところで、上記の第１実施例においては、レベルシフト回路３０，３２によるレベルシフトをランプ波ｊのレベル変化により実現することとしているが、本発明はこれに限定されるものではなく、逆にパルス波ｃのレベル変化により実現することとしてもよい。かかる構成においても、上記した第１実施例の構成と同様の効果を得ることが可能となる。

図７は、本発明の第２実施例であるスイッチタイミング制御回路２００の要部構成図を示す。尚、本実施例のシステムにおいて、図１に示す構成と同一の構成部分については、同一の符号を付して、その説明を省略又は簡略する。

図７に示す如く、本実施例のシステムにおいて、ＭＯＳＦＥＴ１６及びＭＯＳＦＥＴ１８の各ゲートには、それらのＭＯＳＦＥＴ１６，１８をそれぞれスイッチング駆動するスイッチタイミング制御回路２００が接続されている。スイッチタイミング制御回路２００は、後に詳述する如く、入力側充放電手段から出力側充放電手段への降圧変換を実施すべく、ＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１６とＭＯＳＦＥＴ１８とを互いに反転動作させる。この際には、スイッチタイミング制御回路２００からＭＯＳＦＥＴ１６，１８へ駆動信号Ｖｇ１，Ｖｇ２が供給される。

スイッチタイミング制御回路２００には、ＰＷＭ回路２０２及び調整回路２０４が接続されている。ＰＷＭ回路２０２は、一定の傾きで増加しかつ減少するランプ波ａ２を出力すると共に、一定に維持される基準電圧ｂ２を出力するための回路である。また、調整回路２０４は、ＭＯＳＦＥＴ１８のターンオン・ターンオフをそれぞれ、ＭＯＳＦＥＴ１６のターンオフ・ターンオンを基準として遅らせるか進めるかを設定すると共に、更に、ターンオン・ターンオフそれぞれのタイミングを調整するための回路である。ＰＷＭ回路２０２の出力及び調整回路２０４の出力は共に、スイッチタイミング制御回路２００に入力される。

スイッチタイミング制御回路２００は、入力端子にＰＷＭ回路２０２が接続するコンパレータ２０６を備えている。コンパレータ２０６の反転入力端子にはＰＷＭ回路２０２の基準電圧ｂ２が入力されると共に、非反転入力端子にはＰＷＭ回路２０２のランプ波ａ２が入力される。また、コンパレータ２０６の出力端子には、上記したＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１６のゲートが接続されている。コンパレータ２０６は、入力端子に入力されたランプ波ａ２と基準電圧ｂ２との波形を比較すると共に、その比較結果に応じた、ＭＯＳＦＥＴ１６を駆動する駆動信号Ｖｇ１を出力する。

スイッチタイミング制御回路２００は、また、レベルシフト回路２０８を備えている。レベルシフト回路２０８には、ＰＷＭ回路２０２が接続されており、ＰＷＭ回路２０２の基準電圧ｂ２が入力されると共に、調整回路２０４が接続されており、レベルシフト回路２０８によるレベルシフトを実現させるための指令信号が供給される。調整回路２０４には、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流を検出する貫通電流検出回路、及び、それらＭＯＳＦＥＴ１６，１８のオンとオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流を検出するリカバリー電流検出回路が接続されている。調整回路２０４は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて、ＭＯＳＦＥＴ１８のターンオン・ターンオフそれぞれのタイミングを適宜調整すべく、レベルシフト回路２０８によるレベルシフト量を決定し、そのレベルシフトを実現させるための指令信号をレベルシフト回路２０８へ供給する。レベルシフト回路２０８は、ＰＷＭ回路２０２から入力された基準電圧ｂ２の波形を調整回路２０４からの指令に従ってレベルシフトさせた、ＭＯＳＦＥＴ１８のターンオンを実現する波形ｃ２及びＭＯＳＦＥＴ１８のターンオフを実現する波形ｄ２それぞれを出力する。

レベルシフト回路２０８の出力には、コンパレータ２１０の非反転入力端子及びコンパレータ２１２の非反転入力端子が接続されている。コンパレータ２１０の非反転入力端子には波形ｃ２が入力され、コンパレータ２１２の非反転入力端子には波形ｄ２が入力される。コンパレータ２１０の反転入力端子及びコンパレータ２１２の反転入力端子には共に、ＰＷＭ回路２０２が接続されており、ランプ波ａ２が入力される。コンパレータ２１０は、入力端子に入力したランプ波ａ２と基準電圧ｂ２をレベルシフトさせた電圧ｃ２との波形を比較すると共に、その比較結果に応じた信号を出力する。また、コンパレータ２１２は、入力端子に入力したランプ波ａ２と基準電圧ｂ２をレベルシフトさせた電圧ｄ２との波形を比較すると共に、その比較結果に応じた信号を出力する。

コンパレータ２１０の出力にはＮＯＴ回路２１４とＡＮＤ回路２１６とからなる立ち上がりエッジ検出回路２１８が、また、コンパレータ２１２の出力にはＮＯＴ回路２２０とＮＯＲ回路２２２とからなる立ち下がりエッジ検出回路２２４が、それぞれ接続されている。立ち上がりエッジ検出回路２１８は、コンパレータ２１０の出力の立ち上がりエッジを出力する。また、立ち下がりエッジ検出回路２２４は、コンパレータ２１２の出力の立ち下がりエッジを出力する。

立ち上がりエッジ検出回路２１８の出力にはＳＲフリップフロップ回路２２６のセット端子が、また、立ち下がりエッジ検出回路２２４の出力にはＳＲフリップフロップ回路２２６のリセット端子が、それぞれ接続されている。ＳＲフリップフロップ回路２２６は、立ち上がりエッジ検出回路２１８の出力ｅ２がローからハイへ切り替わった際にセットされ、以後ハイ信号を出力し、立ち下がりエッジ検出回路２２４の出力ｆ２がローからハイへ切り替わった際にリセットされ、以後ロー信号を出力する。ＳＲフリップフロップ回路２２６の出力には、上記したＤＣ−ＤＣコンバータ１２のＭＯＳＦＥＴ１８のゲートが接続されている。ＳＲフリップフロップ回路２２６は、セット入力及びリセット入力に応じた、ＭＯＳＦＥＴ１８を駆動する駆動信号Ｖｇ２を出力する。

次に、本実施例のシステムの動作について説明する。

本実施例のシステムにおいて、ＤＣ−ＤＣコンバータ１２による直流電力変換を実現する場合には、まず、入力側充放電手段や出力側充放電手段の状態（電圧など）が検知されて、その状態に応じたＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８のデューティ比が設定される。そして、ＰＷＭ回路２０２は、その設定されたデューティ比に基づいたオンデューティをランプ波ａ２の波形レベルが基準電圧ｂ２に比べて高い時間に設定し、また、その設定されたデューティ比に基づいたオフデューティをランプ波ａ２の波形レベルが基準電圧ｂ２に比べて低い時間に設定した後に、その波形を有するランプ波ａ２及び基準電圧ｂ２を出力する。尚、デューティ比は、以後、フィードフォワード制御やフィードバック制御によって調整される。

スイッチタイミング制御回路２００は、ＰＷＭ回路２０２から出力された上記のランプ波ａ２及び基準電圧ｂ２を入力して、コンパレータ２０６においてそのランプ波ａ２と基準電圧ｂ２との波形を比較する。コンパレータ２０６は、ランプ波ａ２の波形レベルが基準電圧ｂ２の波形レベルよりも高いときはＭＯＳＦＥＴ１６をオンさせる駆動信号Ｖｇ１を、また、ランプ波ａ２の波形レベルが基準電圧ｂ２の波形レベルよりも低いときはＭＯＳＦＥＴ１６をオフさせる駆動信号Ｖｇ１を、そのＭＯＳＦＥＴ１６のゲートへ供給する。ＭＯＳＦＥＴ１６は、スイッチタイミング制御回路２００のコンパレータ２０６からの駆動信号Ｖｇ１に従ってスイッチング駆動される。

また、スイッチタイミング制御回路２００は、ＰＷＭ回路２０２から出力された上記のランプ波ａ２及び基準電圧ｂ２を入力して、基本的に上記の駆動信号Ｖｇ１と反転した、ＭＯＳＦＥＴ１８を駆動させる駆動信号Ｖｇ２をそのＭＯＳＦＥＴ１８のゲートへ供給する。ＭＯＳＦＥＴ１８は、スイッチタイミング制御回路２００のコンパレータ２８からの駆動信号Ｖｇ２に従ってスイッチング駆動される。

かかる構成によれば、一対のＭＯＳＦＥＴ１６，１８を互いに反転動作させつつ所定のデューティ比に従ってオンオフ駆動を行い、すなわち、一方をオン駆動させるときは他方をオフ駆動させ、一方をオフ駆動させるときは他方をオン駆動させつつ、そのオン・オフを所定周期で繰り返すことにより、ＤＣ−ＤＣコンバータ１２を動作させて、入力側充放電手段と出力側充放電手段との間を同期整流させることができる。従って、本実施例のシステムによれば、上記第１実施例のシステムと同様に、ＤＣ−ＤＣコンバータ１２のスイッチング制御によって入力側充放電手段の電圧を所望のとおり降圧しつつ、入力側充放電手段の有する電力を出力側充放電手段に供給することが可能となっている。

図８は、本実施例のシステムにおける各部位の動作タイミングチャートを示す。本実施例のスイッチタイミング制御回路２００において、コンパレータ２１０は、ランプ波ａ２と基準電圧ｂ２をレベルシフトさせた電圧ｃ２とを比較することにより、ＭＯＳＦＥＴ１８のターンオンのタイミングを変化させる信号を出力する。また、コンパレータ２１２は、ランプ波ａ２と基準電圧ｂ２をレベルシフトさせた電圧ｄ２とを比較することにより、ＭＯＳＦＥＴ１８のターンオフのタイミングを変化させる信号を出力する。

ここで、調整回路２０４は、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流とＭＯＳＦＥＴ１８のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ（対応表）、及び、ＭＯＳＦＥＴ１６，１８のデューティオンとデューティオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流とＭＯＳＦＥＴ１８のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップ（対応表）を、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたＭＯＳＦＥＴ１８のターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたＭＯＳＦＥＴ１８のターンオン・ターンオフのそれぞれのタイミングを設定する。

調整回路２０４は、上記したＭＯＳＦＥＴ１８のターンオン・ターンオフのそれぞれのタイミング設定後、ＭＯＳＦＥＴ１８を所望のタイミングでターンオンさせるための基準電圧ｂ２からのレベルシフト電圧を設定する。具体的には、上記ターンオンを遅らせる場合は基準電圧ｂ２をレベルダウンさせるべきレベルシフト量を設定し、上記ターンオンを進める場合は基準電圧ｂ２をレベルアップさせるべきレベルシフト量を設定する。そして、かかるレベルシフトを実現させて波形ｃ２を得るための指令信号をレベルシフト回路２０８へ供給する。

また、ＭＯＳＦＥＴ１８を所望のタイミングでターンオフさせるための基準電圧ｂ２からのレベルシフト電圧を設定する。具体的には、上記ターンオフを進める場合は基準電圧ｂ２をレベルダウンさせるべきレベルシフト量を設定し、上記ターンオフを遅らせる場合は基準電圧ｂ２をレベルアップさせるべきレベルシフト量を設定する。そして、かかるレベルシフトを実現させて波形ｄ２を得るための指令信号をレベルシフト回路２０８へ供給する。

この場合には、コンパレータ２１０，２１２に対して、基準電圧ｂ２をＭＯＳＦＥＴ１８のターンオン・ターンオフの所望の遅れ時間や進み時間を実現するのに必要な量だけレベル変化させた波形ｃ２，ｄ２が入力される。このため、コンパレータ２１０，２１２は、ＭＯＳＦＥＴ１８のターンオン・ターンオフの所望の遅れ時間や進み時間を実現する、ターンオン信号及びターンオフ信号を出力する。

コンパレータ２１０の出力がローからハイに切り替わった際には、立ち上がりエッジ検出回路２１８がその立ち上がりエッジを出力する。立ち上がりエッジ検出回路２１８が立ち上がりエッジを出力すると、ＳＲフリップフロップ回路２２６がセットされ、以後、ハイ信号を出力するものとなる。一方、コンパレータ２１２の出力がハイからローに切り替わった際には、立ち下がりエッジ検出回路２２４がその立ち下がりエッジを出力する。立ち下がりエッジ検出回路２２４が立ち下がりエッジを出力すると、ＳＲフリップフロップ回路２２６がリセットされ、以後、ロー信号を出力するものとなる。

ＳＲフリップフロップ回路２２６の出力はＭＯＳＦＥＴ１８のゲートに接続されているので、ＳＲフリップフロップ回路２２６は、セット時はＭＯＳＦＥＴ１８をオンさせる駆動信号Ｖｇ２を、また、リセット時はＭＯＳＦＥＴ１８をオフさせる駆動信号Ｖｇ２を、そのＭＯＳＦＥＴ１８のゲートへ供給する。ＭＯＳＦＥＴ１８は、スイッチタイミング制御回路２００のＳＲフリップフロップ回路２２６からの駆動信号Ｖｇ２に従ってスイッチング駆動される。

かかる構成によれば、入力側充放電手段側に存在してＤＣ−ＤＣコンバータ１２の出力電圧を決定するために設けられたＭＯＳＦＥＴ１６を所望のデューティ比で駆動させつつ、同期整流のために設けられたＭＯＳＦＥＴ１８をＭＯＳＦＥＴ１６のターンオフから所望のタイミングだけずらしてターンオンさせかつＭＯＳＦＥＴ１６のターンオンから所望のタイミングだけずらしてターンオフさせることができる（図８におけるＶｇ１及びＶｇ２を参照）。

すなわち、本実施例のスイッチタイミング制御回路２００においても、ＤＣ−ＤＣコンバータ１２における互いに反転動作する一対のＭＯＳＦＥＴ１６，１８間でのターンオン・ターンオフのタイミングを、同期整流側のＭＯＳＦＥＴ１８のターンオン・ターンオフを遅らせ或いは進めることにより自由に設定することができる。このため、両ＭＯＳＦＥＴ１６，１８が同時にオンすることがないようにデッドタイムを設けることが可能となり、貫通電流の防止ひいては回路破壊の防止を図ることができると共に、また、両ＭＯＳＦＥＴ１６，１８が同時にオンするようにクロスタイムを設けることも可能となり、リカバリー損失の低減を図ることができる。

また、本実施例においても、上記の如く一対のＭＯＳＦＥＴ１６，１８間でのターンオン・ターンオフのタイミングを自由に設定することができるが、この場合にも、ＤＣ−ＤＣコンバータ１２の出力電圧を決定するためのＭＯＳＦＥＴ１６のターンオン・ターンオフのタイミングを変えることは不要である。従って、本実施例のスイッチタイミング制御回路２００においても、貫通電流の防止のためにＭＯＳＦＥＴ１６のターンオンが遅れたり或いはそのターンオフが進んだりすることは回避されるので、貫通電流防止のためのデッドタイム生成に伴うＤＣ−ＤＣコンバータ１２の所望の出力電圧を得るためのデューティ比の再調整を不要にすることが可能となっている。このため、本実施例によれば、ＤＣ−ＤＣコンバータ１２から所望の出力電圧を得るべく一対のＭＯＳＦＥＴ１６，１８のフィードフォワード制御やフィードバック制御を行ううえで、その制御特性が低下するのを防止することが可能である。

更に、本実施例においては、ＤＣ−ＤＣコンバータ１２をスイッチング駆動するデューティ比に関係なく、ＰＷＭ回路２０２が出力するランプ波ａ２の傾きは一定であるので、ＭＯＳＦＥＴ１８のターンオン・ターンオフのタイミングを、ＭＯＳＦＥＴ１６のターンオフ・ターンオンのタイミングに対して常に同じにするうえで、ランプ波ｊのレベルシフト量はデューティ比によらず一定である。

また、本実施例においては、上記の如く、調整回路２０４は、ＤＣ−ＤＣコンバータ１２の一対のＭＯＳＦＥＴ１６，１８を貫通して流れる貫通電流とＭＯＳＦＥＴ１８のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ、及び、ＭＯＳＦＥＴ１６，１８のデューティオンとデューティオフとの切替時にボディダイオード２０，２２に流れるリカバリー電流とＭＯＳＦＥＴ１８のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップを、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定する。このため、本実施例においても、所定（例えばゼロ）の貫通電流又はリカバリー電流を実現するＭＯＳＦＥＴ１８のターンオン・ターンオフのタイミングを得るための基準電圧ｂ２のレベルシフト量の調整を、検出貫通電流又は検出リカバリー電流を上記のマップに照らし合わせることにより速やかに行うことができ、誤差のフィードバックによって一対のＭＯＳＦＥＴ１６，１８に所定以上の貫通電流が流れ或いは所定以上のリカバリー電流が流れるのを防止することが可能となっている。

尚、上記の第２実施例においては、ＰＷＭ回路２０２が特許請求の範囲に記載した「波形生成回路」に、コンパレータ２０６が特許請求の範囲に記載した「第１のコンパレータ」に、レベルシフト回路２０８が特許請求の範囲に記載した「レベルシフト手段」に、コンパレータ２１０，２１２が特許請求の範囲に記載した「第２のコンパレータ」に、調整回路２０４が特許請求の範囲に記載した「シフト量制御手段」に、それぞれ相当している。

ところで、上記の第２実施例においては、レベルシフト回路２０８によるレベルシフトを基準電圧ｂ２のレベル変化により実現することとしているが、本発明はこれに限定されるものではなく、逆にランプ波ａ２のレベル変化により実現することとしてもよい。かかる構成においても、上記した第２実施例の構成と同様の効果を得ることが可能となる。

尚、上記の第１及び第２実施例のシステムは、入力側の充放電手段から入力される直流電力Ｖｉｎを降圧してその降圧した電力Ｖｏｕｔを出力側の充放電手段へ出力する降圧型ＤＣ−ＤＣコンバータ１２に適用したものであるが、図９に示す如く、入力側の充放電手段から入力される直流電力Ｖｉｎを昇圧してその昇圧した電力Ｖｏｕｔを出力側の充放電手段へ出力する昇圧型ＤＣ−ＤＣコンバータ３００に適用したものであってもよいし、また、図１０に示す如く、入力側の充放電手段から入力される直流電力Ｖｉｎを昇圧或いは降圧してその昇圧或いは降圧した電力Ｖｏｕｔを出力側の充放電手段へ出力する昇降圧型ＤＣ−ＤＣコンバータ４００に適用したものであってもよい。

また、ＤＣ−ＤＣコンバータに適用したものに限らず、少なくとも、互いに反転動作する一対のスイッチ素子からなる回路に適用するものとすればよい。

また、上記の第１及び第２実施例においては、「第１のコンパレータ」としてのコンパレータ２８，２０６を「波形生成回路」としてのＰＷＭ回路２４，２０２とは別個に設けることとしたが、本発明はこれに限定されるものではなく、「第１のコンパレータ」を「波形生成回路」内に含めるものとしてもよい。すなわち、ＰＷＭ回路２４，２０２からランプ波及びパルス波（又は基準電圧）を出力すると共に、ＭＯＳＦＥＴ１６を駆動する駆動信号Ｖｇ１を出力するものとしてもよい。

また、上記の第１及び第２実施例においては、ＭＯＳＦＥＴ１８のターンオン・ターンオフそれぞれのタイミングを、ＭＯＳＦＥＴ１６，１８を貫通する貫通電流やオンオフ切替時にボディダイオード２０，２２を流れるリカバリー電流に基づいて調整して制御することとしているが、本発明はこれに限定されるものではなく、オンオフ切替時にＭＯＳＦＥＴ１６，１８に印加されるサージ電圧に基づいて調整して制御することとしてもよい。かかる構成においては、サージ電圧を検出したうえで、そのサージ電圧が最小となるようにＭＯＳＦＥＴ１８のターンオン・ターンオフそれぞれのタイミングを制御することとすれば、一対のＭＯＳＦＥＴ１６，１８のオン・オフスイッチ動作に起因して発生するサージ電圧を抑えることが可能となる。

本発明の第１実施例であるスイッチタイミング制御回路を備えるシステムの構成図である。 本実施例のスイッチタイミング制御回路の要部構成図である。 本実施例のシステムの要部の回路図である。 本実施例のスイッチタイミング制御回路においてスイッチ素子のターンオン・ターンオフを基準よりも遅らせたり進めたりする手法を説明するための図である。 本実施例のシステムにおいてターンオン・ターンオフの所望の遅れ時間や進み時間を実現するために必要なランプ波のレベルシフト量を決定する手法を説明するための図である。 本実施例のシステムにおける各部位の動作タイミングチャートである。 本発明の第２実施例であるスイッチタイミング制御回路の要部構成図である。 本実施例のシステムにおける各部位の動作タイミングチャートである。 本発明の変形例であるスイッチタイミング制御回路を備えるシステムの構成図である。 本発明の変形例であるスイッチタイミング制御回路を備えるシステムの構成図である。

符号の説明

１０，２００ スイッチタイミング制御回路
１６，１８ ＭＯＳＦＥＴ
２４，２０２ ＰＷＭ回路
２６，２０４ 調整回路
２８，３４，３６，４０，４２，２０６，２１０，２１２ コンパレータ
３０，３２，２０８ レベルシフト回路

Claims (6)

1. 互いに同期するランプ波とパルス波とを出力可能な波形生成手段と、前記波形生成手段により出力された前記ランプ波の波形と前記パルス波の波形とを比較すると共に、該比較結果に基づいて一方のスイッチ素子をオンオフ制御する信号を出力する第１のコンパレータと、を備えるスイッチタイミング制御回路であって、
   前記波形生成手段により出力された前記ランプ波及び前記パルス波のうち何れか一方のレベルを変化させるレベルシフト手段と、
   前記ランプ波及びパルス波のうち前記レベルシフト手段によりレベルシフトされた一方の波形とレベルシフトされなかった他方の波形とを比較すると共に、該比較結果に基づいて前記一方のスイッチ素子に対して反転動作する他方のスイッチ素子をオンオフ制御する信号を出力する第２のコンパレータと、
   スイッチタイミングの設定を行うべく、前記レベルシフト手段によるレベルシフトの量を制御するシフト量制御手段と、
   を備えることを特徴とするスイッチタイミング制御回路。
2. 前記他方のスイッチ素子は、ターンオンのタイミング及びターンオフのタイミングをそれぞれ遅らせることもまた進めることも可能であることを特徴とする請求項１記載のスイッチタイミング制御回路。
3. 前記シフト量制御手段は、レベルシフト量をデューティ比に応じたものに制御することを特徴とする請求項１又は２記載のスイッチタイミング制御回路。
4. 前記シフト量制御手段は、レベルシフト量を、前記他方のスイッチ素子のターンオン又はターンオフのタイミングが前記一方のスイッチ素子のターンオフ又はターンオンのタイミングに対して最適となるように制御することを特徴とする請求項１乃至３の何れか一項記載のスイッチタイミング制御回路。
5. 前記シフト量制御手段は、レベルシフト量を、予め定められたスイッチ素子における貫通電流又はリカバリー電流とレベルシフト量との対応関係に基づいて決定される該貫通電流又はリカバリー電流に応じたものに制御することを特徴とする請求項１乃至４の何れか一項記載のスイッチタイミング制御回路。
6. 前記シフト量制御手段は、レベルシフト量を、サージ電圧が最小となるように制御することを特徴とする請求項１又は２記載のスイッチタイミング制御回路。

Images