JP4745169B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4745169B2 JP4745169B2 JP2006226798A JP2006226798A JP4745169B2 JP 4745169 B2 JP4745169 B2 JP 4745169B2 JP 2006226798 A JP2006226798 A JP 2006226798A JP 2006226798 A JP2006226798 A JP 2006226798A JP 4745169 B2 JP4745169 B2 JP 4745169B2
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- data
- refresh
- read
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
この発明は、ＥＣＣ機能を用いたデータ保持モードを有する半導体記憶装置、例えばダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）に関するものである。
従来、この種の半導体記憶装置としては、例えば特許文献１に開示されている「ダイナミック型ＲＡＭのデータ保持方法と半導体集積回路装置」が知られている。この特許文献１には、ＤＲＡＭがデータ保持動作のみを行う動作モードに入るときに、次のようにして誤りビットを訂正する方法が提案されている。すなわち、当該動作モードに入るときに、複数のデータに対して誤り検出訂正用のパリティビット（検査ビット）を生成して記憶させ、かかるパリティビットを用いた誤り訂正動作によるエラー発生の許容範囲内でリフレッシュ周期を長くしてリフレッシュ動作を行う。そして、上記データ保持動作から通常動作に戻る前に上記データとパリティビットを用いて誤りビットを訂正する。
この特許文献１の図２３には、エントリー（ENTRY）動作終了からデータ保持モード開始、並びにデータ保持モードからエグジット（EXIT）動作開始までを示すタイミング図が示されている。この方式においては、通常動作からデータ保持モードに遷移するエントリーの期間に、全てのメモリセルに対する読み出しと発生したパリティビットの書き込みを行う。また、データ保持モードから通常動作に遷移するエグジットの期間においては、全てのメモリセルから符号すなわち情報ビットとパリティビットを読み出し、誤り検出・訂正、並びに訂正データの書き戻し動作を行う。
しかしながら、上記のような構成の半導体記憶装置では、通常動作からデータ保持モードへの遷移時間あるいはデータ保持モードから通常動作への遷移時間が最大リフレッシュタイムより大きくなり、最大リフレッシュタイム内にアクセスされないロウが存在する可能性がある。しかも、カラムアドレス優先のページ動作でＥＣＣ機能を使用する場合には、最大リフレッシュタイムの制約を満足するために、全セルアクセスしようとしているページ動作を途中で一旦中断してリフレッシュ動作をしなければならないため制御が難しくなる。
特開２００２−５６６７１
この発明は上記のような事情に鑑みてなされたもので、コマンド入力の手間や制御を簡単化でき、且つ通常動作モードからデータ保持モードへの遷移時間及びデータ保持モードから通常動作モードへの遷移時間を短縮することができる半導体記憶装置を提供する。
この発明の一態様によると、データをダイナミックに保持するメモリセルと、前記メモリセルから読み出された符号に対して誤り訂正を行うＥＣＣ回路と、前記メモリセルの動作及び前記ＥＣＣ回路の動作を制御する制御回路とを具備し、前記制御回路は、前記メモリセルがデータの保持のみを行う動作モードに入るときに、複数のデータを読み出して誤り検出訂正用の検査ビットを生成して記憶させ、前記検査ビットを用いた前記ＥＣＣ回路の誤り訂正動作によるエラー発生の許容範囲内の周期によりリフレッシュ動作を行わせ、且つ前記データの保持のみを行う動作モードから通常動作モードに復帰する前に、前記検査ビットを用いて前記データの誤りビットを訂正させるように制御し、エントリー／エグジット期間中はページモード動作で順次全メモリセルに対するリードライト及びＥＣＣ動作を行うとともに、ページモード動作でアクセスされていないワード線に対しても順次活性化させてリフレッシュ動作する半導体記憶装置が提供される。
この発明の他の一態様によると、データをダイナミックに保持するメモリセルが配置されたメモリセルアレイを有する複数のバンクと、前記メモリセルから読み出された符号に対して誤り訂正を行うＥＣＣ回路と、前記メモリセルの動作及び前記ＥＣＣ回路の動作を制御する制御回路とを具備し、前記制御回路は、前記メモリセルがデータの保持のみを行う動作モードに入るときに、複数のデータを読み出して誤り検出訂正用の検査ビットを生成して記憶させ、前記検査ビットを用いた前記ＥＣＣ回路の誤り訂正動作によるエラー発生の許容範囲内の周期によりリフレッシュ動作を行わせ、且つ前記データの保持のみを行う動作モードから通常動作モードに復帰する前に、前記検査ビットを用いて前記データの誤りビットを訂正させるように制御し、エントリー／エグジット期間中はページモード動作で順次全メモリセルに対するリードライト及びＥＣＣ動作を行い、前記エントリー／エグジット期間中は１つのバンクがＥＣＣページモードでアクセスされ、リードライト及びＥＣＣ動作を行っている間に他のバンクでリフレッシュ動作が行われ、前記ＥＣＣページモードは前記リフレッシュ動作によって中断されず、且つ前記リフレッシュ動作は所定の時間内で全てのメモリセルに対して行われる半導体記憶装置が提供される。
この発明によれば、コマンド入力の手間や制御を簡単化でき、且つ通常動作モードからデータ保持モードへの遷移時間及びデータ保持モードから通常動作モードへの遷移時間を短縮することができる半導体記憶装置が得られる。
以下、この発明の実施の形態について図面を参照して説明する。
図１は、この発明の前提となる半導体記憶装置の概略動作を模式的に表しており、データ保持モードを示す模式図である。この半導体記憶装置は、通常動作時にはリフレッシュ間隔ｔＲＥＦ＝４ｍｓで動作している（ＥＣＣ無）。データ保持モードに入るためには、エントリーの期間として全セルにアクセスして符号ビット（コードビット）を生成し、それをメモリセルに書き込む。ここでは組織化符号の使用を前提としているので、符号ビットの中には情報ビットがそのまま含まれており、符号ビットから情報ビットを除いた部分をパリティビットと呼ぶことにする。この時、エントリーでメモリセルに書き込むのは、このパリティビットのみで構わない。そして、全セルにアクセスして符号ビットを書き込んだ後は、データ保持モードに入る。
図１は、この発明の前提となる半導体記憶装置の概略動作を模式的に表しており、データ保持モードを示す模式図である。この半導体記憶装置は、通常動作時にはリフレッシュ間隔ｔＲＥＦ＝４ｍｓで動作している（ＥＣＣ無）。データ保持モードに入るためには、エントリーの期間として全セルにアクセスして符号ビット（コードビット）を生成し、それをメモリセルに書き込む。ここでは組織化符号の使用を前提としているので、符号ビットの中には情報ビットがそのまま含まれており、符号ビットから情報ビットを除いた部分をパリティビットと呼ぶことにする。この時、エントリーでメモリセルに書き込むのは、このパリティビットのみで構わない。そして、全セルにアクセスして符号ビットを書き込んだ後は、データ保持モードに入る。
図１に示す動作では、消費電力を削減するために、エントリーが終了したらスリープモード（Sleep mode）に入るようになっている。ここで言うスリープモードを実現するためには、いわゆるＭＴ−ＣＭＯＳ技術やＶＴ−ＣＭＯＳ技術等が知られている。ＭＴ(Multi-Threshold)−ＣＭＯＳ技術は、例えばメモリ周辺回路を構成するトランジスタのうち、ＧＮＤ側に接続されたＭＯＳＦＥＴのソースとＧＮＤ線の間、または電源ＶＤＤ側に接続されたＭＯＳＦＥＴのソースと電源線の間に閾値の高いスイッチトランジスタを設け、このスイッチトランジスタをオフすることによりリーク電流を削減するものである。ＶＴ（Variable-Threshold）−ＣＭＯＳ技術は、ＭＯＳＦＥＴのバックゲートバイアスを調整し、閾値電圧を変化させることによりリーク電流を削減するものである。すなわち、ここでのスリープモードとは、リークカット動作させている状態を意味している。
さて、データ保持モードに入ると、ＥＣＣ機能によりリフレッシュ間隔ｔＲＥＦを長くすることができる。通常動作時にｔＲＥＦ＝４ｍｓであったものを、データ保持モードにおいてはｔＲＥＦ＝１６ｍｓにできるものとすると、データ保持モードに入ってからｔＲＥＦ＝１６ｍｓ以内に少なくとも１回の全セルリフレッシュ動作が必要になる。リフレッシュ動作をするためには、その動作に必要なリークカットされている回路の電源や、変化させた閾値電圧を復帰させなければならない。よって、全セルリフレッシュの前には、スリープから復帰するためのウェイクアップ（wake up）動作が必要であり、全セルリフレッシュ終了後に再びスリープモードに入るゴートゥースリープ（go to sleep）動作が必要になる。
このスリープ→ウェイクアップ→リフレッシュ→ゴートゥースリープの繰り返し後に、通常動作モードに移行するためには、まずスリープからウェイクアップ後のエグジット期間中に全セルにアクセスして復号動作を行う必要がある。すなわち、符号ビットを読み出して誤り検出・訂正を行い、訂正データをメモリセルに書き戻す。そして、全セルのデータ復号が終了したら通常動作モードに移行する。
図２は、エントリー並びにエグジット期間中におけるリフレッシュ動作の注意事項について説明するための模式図である。ここでは、エグジット期間中に行われる誤り訂正（error correction）がリフレッシュ間隔ｔＲＥＦより大きい（４ｍｓ以上）時の動作を示している。
メモリセルにアクセスするアドレシングでよく使用されるものとして、ＲＦＳ（Row First Scan）とＣＦＳ（Column First Scan）がある。ＲＦＳは、ロウアドレス（row address）を先にインクリメント（increment）させて全てのロウをアクセスした後、カラムアドレス（column address）をインクリメントさせる方法である。一方、ＣＦＳは、カラムアドレスが先、ロウが後の方法である。
ＣＦＳでは、エントリーまたはエグジット期間中に通常のｔＲＥＦ＝４ｍｓ以内に全ロウにアクセスできない場合には、メモリセルのリテンション（retention）不良を引き起こすので注意が必要である。この不良は、エントリー／エグジット期間の途中で起こるので、ＥＣＣ機能では救済できない。従って、エントリー／エグジット期間であってもｔＲＥＦ＝４ｍｓの制約を満たすように、途中でリフレッシュ（refresh）動作を行う必要がある。
この時、エグジット／エントリーでの全セルアクセスをＲＦＳで行う場合には、ロウアドレスのインクリメントが先に行われるので、リフレッシュの制約はほとんどの場合に満たされる。これに対し、ＣＦＳでページ動作を行う場合には、１ロウサイクル（row cycle）の間に複数カラムにアクセスするので、全てのロウへのアクセスが行われるまでに時間がかかる。このため、クロック（clock）が遅くメモリ容量の大きい半導体記憶装置の場合には、サイクルタイム（cycle time）がリフレッシュの制約を満たせなくなるので、途中にリフレッシュ動作が必要になる。
一方、エントリー／エグジット遷移時間の観点から言うと、ＣＦＳでページ動作を行えば、ページ長が長いほど遷移時間は短くなる。これに対し、ＲＦＳの場合にはリフレッシュの制約の心配は少ないが、ロウが活性化してカラムアクセス開始するまでのｔＲＣＤや、ライトコマンド（write command）からロウプリチャージコマンド（row precharge command）までの時間ｔＷＲ、ロウプリチャージコマンドから次のロウアクティブコマンド（row active command）までの時間ｔＲＰ等の時間が１ロウアクセス（row access）の間に必要であり、遷移時間は大幅に長くなる。
図３乃至図５はそれぞれ、上記各時間を概略的に見積もったグラフである。想定した半導体記憶装置の構成は、これらのグラフに記載した通りである。図３はＣＦＳ、図４はＲＦＳ、図５はバンクインターリーブ（bank interleave）を使用した場合をそれぞれ示している。図３では周波数ｆｒｅｑ［ＭＨｚ］とｔＥＮＴＲＹ（全符号発生）／ｔＥＸＩＴ（全セル訂正）［ｍｓ］との関係を示している。ＥＮＴＲＹ／ＥＸＩＴに４ｍｓ以上かかる場合（矢印で示す）には、途中でリフレッシュが必要になる。図４では周波数ｆｒｅｑ［ＭＨｚ］と時間ｔｉｍｅ［ｍｓ］との関係を示している。ｔｉｍｅ［ｍｓ］＝ｔＥＮＴＲＹ（全符号発生）／ｔＥＸＩＴ（全セル訂正）［ｍｓ］であり、ＥＮＴＲＹ／ＥＸＩＴに４ｍｓ以上かかってもリフレッシュは不要である。図５ではバンクインターリーブを使用した場合の周波数ｆｒｅｑ［ＭＨｚ］とｔＥＮＴＲＹ（全符号発生）／ｔＥＸＩＴ（全セル訂正）［ｍｓ］との関係を示している。ＥＮＴＲＹ／ＥＸＩＴに４ｍｓ以上かかる場合（矢印で示す）には、やはり途中でリフレッシュが必要になる。
上述したように、データ保持モードにおいてＥＣＣを機能させ、エントリー時に符号発生、エグジット時に誤り訂正を行うことにより、データ保持期間中のリフレッシュ間隔を通常動作時より伸ばし、データ保持期間中の消費電力を小さくするＤＲＡＭにおいては、ＥＣＣ動作に必要なデータのリードライトをカラムアドレス優先のページ動作で行う場合に、全てのセルにアクセスするまでの時間が最大リフレッシュタイムより長くなってしまうことがある。
通常、このような場合には、ページ動作を中断してリフレッシュを行う必要があるが、この発明の各実施形態においては、あるロウに対してＥＣＣページ動作している間に、ページアクセスしていないメモリセルをリフレッシュすることにより、ページ動作を中断せずに全てのメモリセルに対して符号の生成または誤り訂正を行うようにしている。
次に、この発明の各実施形態に係る半導体記憶装置について第１乃至第４の実施形態により詳しく説明する。
［第１の実施形態］
図６は、この発明の第１の実施形態に係る半導体記憶装置の構成例について説明するためのもので、ＤＲＡＭマクロの全体図を概略的に示すブロック図である。このＤＲＡＭマクロは、８つのバンク（４Ｍビットサブマクロ）１１−１〜１１−８を備えている。各バンク１１−１，１１−２間、１１−３，１１−４間、１１−５，１１−６間、１１−７，１１−８間にはそれぞれ、デコーダブロック１２−１〜１２−４が配置されている。また、各バンク１１−１，１１−３間、１１−２，１１−４間、１１−３，１１−５間、１１−４，１１−６間、１１−５，１１−７間、１１−６，１１−８間及びバンク１１−７，１１−８に隣接して、セカンダリーセンスアンプ（secondary sense amplifier）１３−１〜１３−８がそれぞれ配置されている。
図６は、この発明の第１の実施形態に係る半導体記憶装置の構成例について説明するためのもので、ＤＲＡＭマクロの全体図を概略的に示すブロック図である。このＤＲＡＭマクロは、８つのバンク（４Ｍビットサブマクロ）１１−１〜１１−８を備えている。各バンク１１−１，１１−２間、１１−３，１１−４間、１１−５，１１−６間、１１−７，１１−８間にはそれぞれ、デコーダブロック１２−１〜１２−４が配置されている。また、各バンク１１−１，１１−３間、１１−２，１１−４間、１１−３，１１−５間、１１−４，１１−６間、１１−５，１１−７間、１１−６，１１−８間及びバンク１１−７，１１−８に隣接して、セカンダリーセンスアンプ（secondary sense amplifier）１３−１〜１３−８がそれぞれ配置されている。
各々のバンク１１−１〜１１−８中には、バンク１１−２で代表的に示すように１Ｍビットのメモリセルアレイ（1M array）１４−１〜１４−４が配置されている。これらのメモリセルアレイ１４−１〜１４−４をそれぞれ挟んでセンスアンプ１５−１〜１５−５が配置されている。
上記セカンダリーセンスアンプ１３−７，１３−８に隣接してＥＣＣ回路１６−１，１６−２が設けられている。このＥＣＣ回路１６−１，１６−２中にはそれぞれ、リードライトバッファ（RWBUF）やＥＣＣブロック（BLKECC）等が設けられている。また、上記デコーダブロック１２−４に隣接して、上記ＥＣＣ回路１６−１，１６−２間の領域に制御回路１７が配置されている。この制御回路１７中には、ブロックコントローラ（BLKCTRL）やＥＣＣコントローラ（ECCCTRL）等が設けられている。
上記ＥＣＣ回路１６−１，１６−２中にはそれぞれ、ＤＲＡＭマクロ外部からデータＤＩが入力される。このデータＤＩは、入力データ線ＤＩＮ，ＤＩＰを介して各セカンダリーセンスアンプ１３−７，１３−５，１３−３，１３−１、及び各セカンダリーセンスアンプ１３−８，１３−６，１３−４，１３−２にそれぞれ供給される。上記入力データ線ＤＩＮはノーマルデータを転送し、上記入力データ線ＤＩＰはパリティデータを転送する。各セカンダリーセンスアンプ１３−１〜１３−８に入力されたデータＤＩは、対応するバンク１１−１〜１１−８中のＤＱ線及びセンスアンプ１５−１〜１５−５を介してメモリセルアレイ１４−１〜１４−４中の選択されたメモリセルにそれぞれ供給される。
一方、メモリセルから読み出されたデータは、このメモリセルが含まれるメモリセルアレイ１４−１〜１４−４に対応するセンスアンプ１５−１〜１５−５の１つで増幅され、ＤＱ線に転送される。このＤＱ線上のデータは、セカンダリーセンスアンプ１３−１〜１３−８の１つで更に増幅され、出力データ線ＤＯＮ，ＤＯＰを介してＥＣＣ回路１６−１，１６−２に供給されるとともに、出力データＤＯとして外部に出力される。上記出力データ線ＤＯＮはノーマルデータを転送し、上記出力データ線ＤＯＰはパリティデータを転送する。
図７は、上記図６に示した回路における破線１８で囲んだ領域（ＥＣＣ回路１６−１と制御回路１７）の具体的な構成例を示すブロック図である。上記ＥＣＣ回路１６−１中には、リードライトバッファ（RWBUF）２１とＥＣＣブロック（BLKECC）２２が設けられている。上記リードライトバッファ２１中には、読み出し用のクロック信号ＣＬＫＲＤで制御されるリードバッファ（フリップフロップ）２３と書き込み用のクロック信号ＣＬＫＷＤで制御されるライトバッファ（フリップフロップ）２４とが含まれている。上記ＥＣＣブロック２２中には、ＥＣ（error correction）部２５、コードジェネレータ（code generator:CG）／シンドロームジェネレータ（syndrome generator:SG）２６、シンドロームデコーダ（syndrome decoder:SD）２７、ＥＣＣ用のクロック信号ＣＬＫＥＣで制御されるバッファ（フリップフロップ）２８及びマルチプレクサ２９，３０等が含まれている。
入力データＤＩは、上記マルチプレクサ３０の一方の入力端に供給される。このマルチプレクサ３０の他方の入力端には、上記マルチプレクサ２９の出力信号が供給されている。上記マルチプレクサ３０の出力信号は、バッファ２４に供給される。このバッファ２４は、書き込み用のクロック信号ＣＬＫＷＤに応答して動作し、通常動作時にはＤＲＡＭマクロ外部から入力された上記入力データＤＩを入力データ線ＤＩＮ，ＤＩＰに供給する。上記書き込み用のクロック信号ＣＬＫＷＤは、ＤＲＡＭマクロに入力されたライトコマンドに同期して活性化される。
上記マルチプレクサ３０は、通常動作時、すなわちＥＣＣを機能させていないときには上記入力データＤＩを選択し、ＥＣＣ動作時には上記マルチプレクサ２９の出力信号がメモリセルに書き込まれるように選択する。
メモリセルから出力データ線ＤＯＮ，ＤＯＰに読み出されたデータは、読み出し用のクロック信号ＣＬＫＲＤに応答してリードバッファ２３に入力される。この読み出し用のクロック信号ＣＬＫＲＤは、ＤＲＡＭマクロに入力されたリードコマンドによって定まるタイミングで活性化される。上記バッファ２３の出力信号はバッファ２８に供給されるとともに、リードコマンドが入力された時点からリードレーテンシ分のクロック数経過後に出力データＤＯとして外部に出力される。
上記バッファ２８は、クロック信号ＣＬＫＲＤよりも１クロック遅れたＥＣＣ用のクロック信号ＣＬＫＥＣに応答して上記バッファ２３の出力信号を取り込む。バッファ２８の出力信号は、ＥＣ部２５及びコードジェネレータ／シンドロームジェネレータ２６に供給される。上記ＥＣ部２５及びコードジェネレータ／シンドロームジェネレータ２６の出力信号はそれぞれ、上記マルチプレクサ２９に供給される。上記マルチプレクサ２９は、符号生成の際にはコードジェネレータ／シンドロームジェネレータ２６から出力されるチェックビットデータを選択して出力する。一方、誤り訂正の際にはコードジェネレータ／シンドロームジェネレータ２６から出力されるシンドロームをシンドロームデコーダ２７でデコードして、その結果得られた誤り位置情報を元にＥＣ部２５で訂正されたデータを選択して出力する。
また、上記制御回路１７中には、ブロックコントローラ（BLKCTRL）３１とＥＣＣコントローラ（ECCCTRL）３２が設けられている。上記ブロックコントローラ３１中には、マルチプレクサ３３とアドレス及びコマンドバッファ（ADDR,CMD BUF）３４が含まれている。ＥＣＣコントローラ３２には、カウンタ（counter）３５とタイマ（timer）３６が含まれている。
ＥＣＣコマンド（ECC command）は、カウンタ３５に供給され、このカウンタ３５の出力がタイマ３６に供給される。上記タイマ３６による計時結果はカウンタ３５に供給される。上記ＥＣＣコントローラ３２の出力信号とアドレス及びコマンド（ADDR,CMD）はマルチプレクサ３３に供給される。このマルチプレクサ３３は、通常動作時にはＤＲＡＭマクロ外部からのアドレス及びコマンドを選択してマクロ内部を制御するのに用い、ＥＣＣ動作時にはＥＣＣコントローラ３２から出力されたアドレス及びコマンドを選択して使用する。このマルチプレクサ３３の出力信号は、アドレス及びコマンドバッファ３４に供給される。
そして、アドレス及びコマンドバッファ３４から内部アドレス及びコマンドがメモリセルに供給される。また、このブロックコントローラ３１から出力される読み出し用のクロック信号ＣＬＫＲＤ、書き込み用のクロック信号ＣＬＫＷＤ及びＥＣＣ用のクロック信号ＣＬＫＥＣはそれぞれ上記バッファ２３，２４，２８に供給される。
図８は、上記図７に示したＥＣＣブロック２２において、符号化動作を司る部分を抽出してより詳細に示すブロック図である。図８において、図７と同一構成部には同じ符号を付している。また、後ろにＮを付けた参照符号（２５Ｎ，２８Ｎ，３０Ｎ）はノーマル用、Ｐを付けた参照符号（２５Ｐ，２８Ｐ，３０Ｐ）はパリティ用である。情報長は１２８ビット、検査記号長、すなわちこの発明の実施形態で言うパリティビットは８ビットである。符号長は“１２８ビット＋８ビット”の１３６ビットで、１ビットの誤り訂正を行う。片側の６４ビットのみを使用するとき（Half）には、仮想的に片側が１２８ビットとおいて（Full）符号生成／誤り訂正を行う。
この図８では、パリティを発生する場合の経路を実線の矢印で示している。メモリセルアレイからリードライトバッファ２１の出力データ線ＤＯＮに読み出されたノーマル用の１２８ビットのデータは、バッファ２８Ｎに供給される。このバッファ２８Ｎから出力される１２８ビットのデータと、ＶＳＳレベルに固定されたパリティ用の８ビットのデータは、コードジェネレータ／シンドロームジェネレータ２６に供給される。このコードジェネレータ／シンドロームジェネレータ２６で生成されたパリティ（検査ビット）はマルチプレクサ３７を介してＥＣ部２５Ｐに供給されてエラー訂正が行われる。このＥＣ部２５Ｐから出力される８ビットのパリティがマルチプレクサ３０Ｐに供給され、入力データ線ＤＩＰを介してメモリセルに供給される。
一方、図８において、リードライトバッファ２１の出力データ線ＤＯＰに読み出されたパリティ用の８ビットの読み出しデータは、ＤＲＡＭマクロの外部に出力する必要はなく、パリティ用の書き込みデータもＤＲＡＭマクロの外部から入力されることはない。すなわち、符号化動作は、メモリセルアレイから読み出したデータのみを用いて行い、外部とのパリティ用のデータの授受はない。
図９は、上記図７に示したＥＣＣブロック２２において、復号動作、すなわちシンドローム生成、シンドロームデコード及び誤り訂正を行う部分を抽出して示すブロック図である。図９において、図７と同一構成部には同じ符号を付している。また、図８と同様に、後ろにＮを付けた参照符号（２５Ｎ，２８Ｎ，３０Ｎ）はノーマル用、Ｐを付けた参照符号（２５Ｐ，２８Ｐ，３０Ｐ）はパリティ用である。この図９においては、誤り訂正を行う場合の経路を実線の矢印で示している。
メモリセルアレイからリードライトバッファ２１の出力データ線ＤＯＮに読み出されたノーマル用の１２８ビットのデータはバッファ２８Ｎに供給され、出力データ線ＤＯＰに読み出されたパリティ用の８ビットのデータはバッファ２８Ｐに供給される。これらのバッファ２８Ｎ，２８Ｐから出力される１２８ビットのデータとパリティ用の８ビットのデータはそれぞれ、コードジェネレータ／シンドロームジェネレータ２６に供給される。また、バッファ２８Ｎから出力される１２８ビットのデータはＥＣ部２５Ｎに供給され、バッファ２８Ｐから出力されるパリティ用の８ビットのデータはマルチプレクサ３７を介してＥＣ部２５Ｐに供給される。上記コードジェネレータ／シンドロームジェネレータ２６で生成された８ビットのシンドロームはシンドロームデコーダ２７に供給される。そして、誤り訂正の際に、上記シンドロームをデコードし、得られた誤り位置情報を元にＥＣ部２５Ｐ，２５Ｎを制御して訂正されたデータを選択する。上記ＥＣ部２５Ｐから出力される８ビットのパリティはマルチプレクサ３０Ｐから入力データ線ＤＩＰを介してメモリセルに供給され、１２８ビットのデータはマルチプレクサ３０Ｎから入力データ線ＤＩＮを介してメモリセルに供給される。
なお、図８及び図９では、符号に１誤り訂正可能な縮小ハミングコード（Hamming Code）を使用する場合を例にとって説明したが、他の符号でも構わない。
図１０は、ＲＦＳでのタイミング図を示している。オートエグジット／エントリーの場合は、ロウサイクルの開始コマンドは外部から入力し、アドレスは内部カウンタで生成する。また、セルフエグジット／エントリーの場合は、ロウサイクルを開始するエントリー／エグジットコマンドは内部タイマにより自動的に生成し、アドレスは内部カウンタで生成したものを使用する。
エントリーコマンド<ecccmd>が入力され、引き続きロウアクティブコマンド<act>が入力されると（この時、ロウアドレスは<RA0>）、ロウが活性化されてワード線の電位が立ち上がる。このエントリーコマンド<ecccmd>は、上記図７のＥＣＣコントローラ３２に対する入力信号（ECC command）に対応するものである。上記エントリーコマンド<ecccmd>の入力によって、システムクロックＣＬＫに同期してＤＲＡＭマクロ内部のロウアクティブコマンド<act>が活性化され、ＥＣＣコントローラ３２内のカウンタ３５からロウアドレス<RA0>がマクロ内部に伝達され、このロウアドレス<RA0>により定まるワード線が活性化されることになる。
上記エントリーコマンド<ecccmd>の入力から時間ｔＲＣＤ後にリードコマンド<R>が発行され（カラムアドレスは<c0>）、メモリセルアレイからデータを１２８ビット（エグジット時はパリティと合わせて１３６ビット）読み出す。上記時間ｔＲＣＤは、ＥＣＣコントローラ３２内のタイマ３６で計時されて生成される。そして、メモリセルのデータを読み出すためにリードコマンド<R>が発行され、メモリセルにデータを書き込むためのライトコマンド<W>が発行されてページ動作が行われる。このリードコマンド<R>並びにライトコマンド<W>はＥＣＣコントローラ３２内で発生されるもので、カラムアドレス<c0>から<c31>はＥＣＣコントローラ３２内のカウンタ３５から供給されるものである。ページ動作終了後は、最後のカラムコマンドからタイマ３６で定めた時間ｔＲＷ後にロウプリチャージ信号が発行されてワード線が非選択状態になる。
上記リードコマンド<R>の発生からリードレーテンシ（ここではＲＬ＝３）経過後にデータ<D0>がＥＣＣ回路に入力され、符号生成（エグジット時は誤り訂正）を行う。次のサイクルで内部ライトコマンド<W>（カラムアドレス<c0>）が生成され、パリティビット（エグジット時には、訂正済みデータ）をメモリセルに書き込む。内部ライトコマンド<W>の生成から時間ｔＷＲ後に内部プリチャージコマンド<prc>が生成され、このロウアドレス<RA0>がプリチャージ状態にされる。その時点から時間ｔＲＰ以降に、インクリメントされたロウアドレス<RA1>を活性化するロウアクティブコマンド<act>が入力される。以降はロウアドレスを順次変えて同様な動作が繰り返される。
図１１は、ＣＦＳでページ（page）長＝３２ビットで動作させた場合を想定したタイミング図である。ここで、ロウ系のコマンドは図１０と同様であるが、カラム動作は、ロウアクティブコマンド<act>から時間ｔＲＣＤ後の各サイクルでカラムアドレス<c0>から<c31>までの３２サイクル連続でリードコマンド<R>が入力されている。ここではリードレーテンシ（Read Latency）ＲＬ＝３であるので、最初のカラムアドレス<c0>に対するコマンド<R>に対してＲＬ＝３後にリードデータ<Q0>が出力される。リードデータ<Q0>に対して、ＥＣＣ回路の出力<D0>は１サイクル後に生成される。さて、リードが３２カラム連続した後に３サイクルＮＯＰ（No Operation）コマンド<N>が入力され、その後にカラムアドレス<c0>〜<c31>に対するライトコマンド<w>が３２カラム連続して入力される。このライトデータは、リードして得られた各リードデータ<Qi>に対して、ＥＣＣ回路で生成されたパリティビットあるいは訂正済みの復号データ<Di>である。これにはページ長３２個×符号長１３６ビットのレジスタがあれば十分である。
ＥＣＣページ動作は種々考えられるが、細かい方法の違いはこの発明の主旨ではないので、説明を簡単にするために図１２のような例について説明する。
今、容量が１６ＭビットのＤＲＡＭと仮定し、この１６ＭビットＤＲＡＭは１６個の１Ｍビットサブアレイに分割されているものとする。各サブアレイは、５１２本のワード線ＷＬと、２０４８対のビット線対と、ＥＣＣで使用する誤り訂正符号のパリティビットを格納するためのパリティ用ビット線対と、上記ワード線と上記ビット線の交差位置にそれぞれ設けられたメモリセルとから構成されている。ここでは、誤り訂正符号については直接的には関係がないので省略する。
１回のロウアクセスで、サブアレイ中のワード線は１本のみが活性化される。活性化されたワード線に対して、１回のカラムアクセスで１２８ビットのデータが読み出される。すなわち、１本のワード線に対して、１６回のカラムアクセスでワード線に接続された全てのメモリセルにアクセスできることになる。
１６ＭビットのＤＲＡＭ全体では８１９２本のワード線がある。ここで、１Ｋリフレッシュ構成、すなわち１０２４回のロウアクセスで全てのセルがリフレッシュされる場合を考える。すなわち、通常のリフレッシュ時には１回のロウアクセスで８本のワード線が同時に活性化される。
まず、バックグラウンドでリフレッシュをしない方式のＥＣＣページ動作について説明する。上述した例では、図１２（ａ）に示すように、ページ長３２で１回のロウアクセスにより３２カラム、すなわちワード線２本分の全てのメモリセルにアクセスする。ロウアドレス０に対してロウをアクティブにすると、対応するサブアレイ０とサブアレイ２のワード線が活性化される。従って、同時に活性化されるワード線は２本である。この２本のワード線に対して３２カラム連続のリード動作を行い、リードデータに対するＥＣＣ回路の出力を３２カラム連続のライト動作で書き込む。その後、ワード線を非活性化するとプリチャージ状態になる。そして、ロウアドレスを１つインクリメントして、次のワード線に対してまたページ動作を行う。ページ動作を伴う１０２４回のロウアクセスにより、サブアレイ０〜３に含まれるメモリセルは全て読み出され、ＥＣＣ回路によってエントリー時には符号を生成し、それがメモリセルに書き込まれ、エグジット時には誤り訂正されて書き戻される。
図１２（ｂ）に示すように、次のページ長３２のページ動作を伴う１０２４回のロウアクセスにより、サブアレイ４〜７までの全メモリセルがアクセスされる。更に図１２（ｃ）に示すように次の１０２４回のロウアクセスでサブアレイ８〜１１、図１２（ｄ）に示すようにその次の１０２４回のロウアクセスでサブアレイ１２〜１５のメモリセルがアクセスし尽くされる。このように、４×１０２４＝４０９６回のロウアクセスで、１６Ｍビット全てのメモリセルにアクセスしたことになる。この例では、全てのワード線にアクセスするためにも、４×１０２４＝４０９６回のロウアクセスが必要である。
次に、ページ長ｇを変えたときの全セルアクセス時間について考察する。まず、ＥＣＣページ動作に必要なロウサイクルタイムｔＲＣＰ（ｇ）については、
ｔＲＣＰ（ｇ）＝ｔＲＣＤ＋（２×ｇ＋α）×ｔＣＫ＋ｔＷＲ＋ｔＲＰ
である。ここで、ｔＲＣＤはロウアクティブコマンド（row active command）からカラムリードコマンド（column read command）までに必要な時間、ｔＣＫはクロックサイクルタイム（clock cycle time）、ｔＷＲはカラムライトコマンド（column write command）からロウプリチャージコマンド（row precharge command）までに必要な時間、ｔＲＰはロウプリチャージコマンドから次のロウアクティブコマンドまでに必要な時間である。
ｔＲＣＰ（ｇ）＝ｔＲＣＤ＋（２×ｇ＋α）×ｔＣＫ＋ｔＷＲ＋ｔＲＰ
である。ここで、ｔＲＣＤはロウアクティブコマンド（row active command）からカラムリードコマンド（column read command）までに必要な時間、ｔＣＫはクロックサイクルタイム（clock cycle time）、ｔＷＲはカラムライトコマンド（column write command）からロウプリチャージコマンド（row precharge command）までに必要な時間、ｔＲＰはロウプリチャージコマンドから次のロウアクティブコマンドまでに必要な時間である。
なお、αはリードレーテンシ（read latency）、すなわちリードコマンド（read command）からデータがＥＣＣ回路に入力されるまでのクロック数や、ＥＣＣ回路の動作に必要なクロック時間であり、ページ長や回路のパイプライン構成により変わってくる。しかし、この発明の本質的な部分の考察には実質的に関与しないのでα＝０として無視する。
すると、
ｔＲＣＰ（ｇ）＝ｔＲＣＤ＋２×ｇ×ｔＣＫ＋ｔＷＲ＋ｔＲＰ
である。ここで、各々の値を仮定しておく。今、２０ＭＨｚ、すなわちｔＣＫ＝５０ｎｓとして、ｔＲＣＤｍｉｎ＝１５ｎｓ、ｔＷＲｍｉｎ＝１０ｎｓ、ｔＲＰｍｉｎ＝１５ｎｓとする。コマンドのタイミングを内部タイマから作成し、外部クロックを同期しないようにすることもできるが、ここでは全てのコマンドはクロックに同期して発行されるものとする。すると、それぞれ１サイクルは必要であるから、実際にはｔＲＣＤ＝５０ｎｓ、ｔＷＲ＝５０ｎｓ、ｔＲＰ＝５０ｎｓとなる。
ｔＲＣＰ（ｇ）＝ｔＲＣＤ＋２×ｇ×ｔＣＫ＋ｔＷＲ＋ｔＲＰ
である。ここで、各々の値を仮定しておく。今、２０ＭＨｚ、すなわちｔＣＫ＝５０ｎｓとして、ｔＲＣＤｍｉｎ＝１５ｎｓ、ｔＷＲｍｉｎ＝１０ｎｓ、ｔＲＰｍｉｎ＝１５ｎｓとする。コマンドのタイミングを内部タイマから作成し、外部クロックを同期しないようにすることもできるが、ここでは全てのコマンドはクロックに同期して発行されるものとする。すると、それぞれ１サイクルは必要であるから、実際にはｔＲＣＤ＝５０ｎｓ、ｔＷＲ＝５０ｎｓ、ｔＲＰ＝５０ｎｓとなる。
ページ長ｇに対して、ロウサイクルタイムは、ｔＲＣ（ｇ）＝１５０＋５０×ｇ［ｎｓ］となる。カラムアクセスをしない通常のリフレッシュにおけるロウサイクルタイムｔＲＣＲＥＦは、およそ
ｔＲＣＲＥＦｍｉｎ＝ｔＲＣＤｍｉｎ＋ｔＷＲｍｉｎ＋ｔＲＰｍｉｎ＝４０ｎｓ
であるが、こちらも外部クロックに同期するものとしｔＲＣＲＥＦ＝５０ｎｓとする。
ｔＲＣＲＥＦｍｉｎ＝ｔＲＣＤｍｉｎ＋ｔＷＲｍｉｎ＋ｔＲＰｍｉｎ＝４０ｎｓ
であるが、こちらも外部クロックに同期するものとしｔＲＣＲＥＦ＝５０ｎｓとする。
全リフレッシュに必要な１０２４回のリフレッシュサイクルを連続して行った場合、換言すれば集中リフレッシュが終了するまでの時間をｔＲＦとすると、
ｔＲＦ＝１０２４×ｔＲＣＲＥＦ＝５１２００［ｎｓ］≒５１．２［μｓ］
である。
ｔＲＦ＝１０２４×ｔＲＣＲＥＦ＝５１２００［ｎｓ］≒５１．２［μｓ］
である。
一方、ＥＣＣページ動作で全セルアクセスにかかる時間をｔＥＣ，ＥＣＣページ動作で全ワード線が１回は活性化されるのに必要な時間をｔＥＤと置くと、ページ長ｇに対して、
ｔＥＣ（ｇ）＝８×１６／ｇ×１０２４×ｔＲＣＰ
ｔＥＤ（ｇ）＝ｔＥＣ（ｇ）
であり、ｔＥＤとｔＥＣは等しい。
ｔＥＣ（ｇ）＝８×１６／ｇ×１０２４×ｔＲＣＰ
ｔＥＤ（ｇ）＝ｔＥＣ（ｇ）
であり、ｔＥＤとｔＥＣは等しい。
ここで、ページ長ｇ＝１６，３２，６４，１２８に対し、ｔＲＣＰ，ｔＥＣ，ｔＥＤ，を求めると、
ｇ＝１６，ｔＲＣＰ＝１７５０［ｎｓ］ｔＥＣ＝１４３３６［μｓ］ｔＥＤ＝１４３３６［μｓ］
ｇ＝３２，ｔＲＣＰ＝３３５０［ｎｓ］ｔＥＣ＝１３７２２［μｓ］ｔＥＤ＝１３７２２［μｓ］
ｇ＝６４，ｔＲＣＰ＝６５５０［ｎｓ］ｔＥＣ＝１３４１４［μｓ］ｔＥＤ＝１３４１４［μｓ］
ｇ＝１２８，ｔＲＣＰ＝１２９５０［ｎｓ］ｔＥＣ＝１３２６１［μｓ］ｔＥＤ＝１３２６１［μｓ］
この値から、ｔＣＫ＝５０ｎｓの時には、リフレッシュ周期ｔＲＥＦ＝４ｍｓの場合にｔＲＥＦ以内に全てのロウは必ず１回は活性化されなければならないという制約は、ページ長ｇが、１６〜１２８いずれの値であってもｔＥＤ＞ｔＲＥＦとなって満たさないことがわかる。
ｇ＝１６，ｔＲＣＰ＝１７５０［ｎｓ］ｔＥＣ＝１４３３６［μｓ］ｔＥＤ＝１４３３６［μｓ］
ｇ＝３２，ｔＲＣＰ＝３３５０［ｎｓ］ｔＥＣ＝１３７２２［μｓ］ｔＥＤ＝１３７２２［μｓ］
ｇ＝６４，ｔＲＣＰ＝６５５０［ｎｓ］ｔＥＣ＝１３４１４［μｓ］ｔＥＤ＝１３４１４［μｓ］
ｇ＝１２８，ｔＲＣＰ＝１２９５０［ｎｓ］ｔＥＣ＝１３２６１［μｓ］ｔＥＤ＝１３２６１［μｓ］
この値から、ｔＣＫ＝５０ｎｓの時には、リフレッシュ周期ｔＲＥＦ＝４ｍｓの場合にｔＲＥＦ以内に全てのロウは必ず１回は活性化されなければならないという制約は、ページ長ｇが、１６〜１２８いずれの値であってもｔＥＤ＞ｔＲＥＦとなって満たさないことがわかる。
例えば、ｔＣＫ＝１５ｎｓの時には、
ｇ＝１６，ｔＲＣＰ＝５２５［ｎｓ］，ｔＥＣ＝４３０１［μｓ］，ｔＥＤ＝４３０１［μｓ］
ｇ＝３２，ｔＲＣＰ＝１００５［ｎｓ］ｔＥＣ＝４１１６［μｓ］ｔＥＤ＝４１１６［μｓ］
ｇ＝６４，ｔＲＣＰ＝１９６５［ｎｓ］ｔＥＣ＝４０２４［μｓ］ｔＥＤ＝４０２４［μｓ］
ｇ＝１２８，ｔＲＣＰ＝３８８５［ｎｓ］ｔＥＣ＝３９７８［μｓ］ｔＥＤ＝３９７８［μｓ］
となって、ページ長ｇ＝１２８の場合には、
ｔＥＤ＜ｔＲＥＦ＝４ｍｓ
となる。よって、リフレッシュの制約は満たすが、ｇ＝１６，３２，６４の場合にはｔＥＤ＜ｔＲＥＦ＝４ｍｓの制約は満たせない。
ｇ＝１６，ｔＲＣＰ＝５２５［ｎｓ］，ｔＥＣ＝４３０１［μｓ］，ｔＥＤ＝４３０１［μｓ］
ｇ＝３２，ｔＲＣＰ＝１００５［ｎｓ］ｔＥＣ＝４１１６［μｓ］ｔＥＤ＝４１１６［μｓ］
ｇ＝６４，ｔＲＣＰ＝１９６５［ｎｓ］ｔＥＣ＝４０２４［μｓ］ｔＥＤ＝４０２４［μｓ］
ｇ＝１２８，ｔＲＣＰ＝３８８５［ｎｓ］ｔＥＣ＝３９７８［μｓ］ｔＥＤ＝３９７８［μｓ］
となって、ページ長ｇ＝１２８の場合には、
ｔＥＤ＜ｔＲＥＦ＝４ｍｓ
となる。よって、リフレッシュの制約は満たすが、ｇ＝１６，３２，６４の場合にはｔＥＤ＜ｔＲＥＦ＝４ｍｓの制約は満たせない。
図１３は、このページ長ｇ＝１２８の場合に同時に活性化されるワード線８本、すなわち１ワード線あたり１６カラムであるとしたので、１６カラム×８ワード線＝ページ長の場合を示している。
このように、クロックサイクルタイムが遅いとき、ページモードでＥＣＣの読み出し書き込みを行い全セルにアクセスすると、リフレッシュの制約を満たせない場合があることがわかる。これを避けるには、ページアクセスで全セルにアクセスするのを途中で中断してリフレッシュを行う必要がある。
そこで、この発明の第１の実施形態では、例えば、図１４に示す例のように、ページ長ｇを６４にして、上側の選択された４本のワード線をページモードでアクセスしているときは、同時に下側の半分のメモリセルに対しても４本のワード線を選択状態にしてリフレッシュ動作を行うことでリフレッシュの制約を満たすようにしている。図１４では、ＥＣＣページ動作の対象となる１Ｍｂサブアレイ４０−０〜４０−７を実線で表し、リフレッシュ動作の対象となる１Ｍｂサブアレイ４０−８〜４０−１５を破線で表している。
また、図１５に示す例のように、ページ長ｇを３２にして、活性化ページモードでアクセスする２本のワード線を含むサブアレイ以外のサブアレイに対して、リフレッシュ動作をさせても良い。すなわち、選択されていないサブアレイのワード線のうち、ワード線を余分に６本選択して合計８本を同時に選択する。図１５では、ＥＣＣページ動作の対象となる１Ｍｂサブアレイ４０−０〜４０−３を実線で表し、リフレッシュ動作の対象となる１Ｍｂサブアレイ４０−４〜４０−１５を破線で表している。
図１６は、ページ長が１６の場合を示している。この場合には、ページモードでアクセスされるのはワード線１本だけである。よって、ページモードでアクセスされていないサブアレイのうちから７本のワード線を同時に選択して活性化すれば良い。図１６では、ＥＣＣページ動作の対象となる１Ｍｂサブアレイ４０−０，４０−１を実線で表し、リフレッシュ動作の対象となる１Ｍｂサブアレイ４０−２〜４０−１５を破線で表している。
なお、隣り合うサブアレイの間には、センスアンプが共有されており、ワード線が活性化されているサブアレイの隣のサブアレイはアクティブにできない場合を想定している。ページ長＝６４の場合は、２０４８回のロウアクセスで全セルアクセスが終了する。ページ長＝３２の場合は、４０９６回のロウアクセスで全セルアクセスが終了する。ページ長＝１６の場合は、８１９２回のロウアクセスで全セルアクセスが終了する。
本第１の実施形態では、いずれの場合も１０２４回のロウアクセスを行えば、８１９２本のワード線全てにアクセスできる。
従来例と同じく時間を計算してみる。
一方、ＥＣＣページ動作で全セルアクセスにかかる時間をｔＥＣ，ＥＣＣページ動作で全ワード線が１回は活性化されるのに必要な時間をｔＥＤと置くと、ページ長ｇに対して、
ｔＥＣ（ｇ）＝８×１６／ｇ×１０２４×ｔＲＣＰ
ｔＥＤ（ｇ）＝１０２４×ｔＲＣＰ
であり、従来例と異なりｔＥＤはｔＥＣと等しくはない。
ｔＥＣ（ｇ）＝８×１６／ｇ×１０２４×ｔＲＣＰ
ｔＥＤ（ｇ）＝１０２４×ｔＲＣＰ
であり、従来例と異なりｔＥＤはｔＥＣと等しくはない。
さて、この第１実施形態に対して、リフレッシュの制約が満たせるかどうか前述の例で確認してみる。
ｔＣＫ＝５０ｎｓの場合には、
ｇ＝１６，ｔＲＣＰ＝１７５０［ｎｓ］，ｔＥＣ＝１４３３６［μｓ］，ｔＥＤ＝１７９２［μｓ］
ｇ＝３２，ｔＲＣＰ＝３３５０［ｎｓ］，ｔＥＣ＝１３７２２［μｓ］，ｔＥＤ＝３４３０［μｓ］
ｇ＝６４，ｔＲＣＰ＝６５５０［ｎｓ］，ｔＥＣ＝１３４１４［μｓ］，ｔＥＤ＝６７０７［μｓ］
ｇ＝１２８，ｔＲＣＰ＝１２９５０［ｎｓ］，ｔＥＣ＝１３２６１［μｓ］，ｔＥＤ＝１３２６１［μｓ］
であり、ページ長ｇ＝１６，３２の場合はｔＥＤ＜ｔＲＥＦ＝４ｍｓのリフレッシュの制約を満たすことができる。
ｇ＝１６，ｔＲＣＰ＝１７５０［ｎｓ］，ｔＥＣ＝１４３３６［μｓ］，ｔＥＤ＝１７９２［μｓ］
ｇ＝３２，ｔＲＣＰ＝３３５０［ｎｓ］，ｔＥＣ＝１３７２２［μｓ］，ｔＥＤ＝３４３０［μｓ］
ｇ＝６４，ｔＲＣＰ＝６５５０［ｎｓ］，ｔＥＣ＝１３４１４［μｓ］，ｔＥＤ＝６７０７［μｓ］
ｇ＝１２８，ｔＲＣＰ＝１２９５０［ｎｓ］，ｔＥＣ＝１３２６１［μｓ］，ｔＥＤ＝１３２６１［μｓ］
であり、ページ長ｇ＝１６，３２の場合はｔＥＤ＜ｔＲＥＦ＝４ｍｓのリフレッシュの制約を満たすことができる。
ｔＣＫ＝１５ｎｓの場合には、
ｇ＝１６，ｔＲＣＰ＝５２５［ｎｓ］，ｔＥＣ＝４３０１［μｓ］，ｔＥＤ＝５３８［μｓ］
ｇ＝３２，ｔＲＣＰ＝１００５［ｎｓ］，ｔＥＣ＝４１１６［μｓ］，ｔＥＤ＝１０２９［μｓ］
ｇ＝６４，ｔＲＣＰ＝１９６５［ｎｓ］，ｔＥＣ＝４０２４［μｓ］，ｔＥＤ＝２０１２［μｓ］
ｇ＝１２８，ｔＲＣＰ＝３８８５［ｎｓ］，ｔＥＣ＝３９７８［μｓ］，ｔＥＤ＝３９７８［μｓ］
となり、ｇ＝１６，３２，６４，１２８全ての場合にリフレッシュの制約を満たすことができる。
ｇ＝１６，ｔＲＣＰ＝５２５［ｎｓ］，ｔＥＣ＝４３０１［μｓ］，ｔＥＤ＝５３８［μｓ］
ｇ＝３２，ｔＲＣＰ＝１００５［ｎｓ］，ｔＥＣ＝４１１６［μｓ］，ｔＥＤ＝１０２９［μｓ］
ｇ＝６４，ｔＲＣＰ＝１９６５［ｎｓ］，ｔＥＣ＝４０２４［μｓ］，ｔＥＤ＝２０１２［μｓ］
ｇ＝１２８，ｔＲＣＰ＝３８８５［ｎｓ］，ｔＥＣ＝３９７８［μｓ］，ｔＥＤ＝３９７８［μｓ］
となり、ｇ＝１６，３２，６４，１２８全ての場合にリフレッシュの制約を満たすことができる。
［第２の実施形態］
上述した第１の実施形態では、最後の例においてクロックサイクルタイムｔＣＫ＝５０ｎｓの場合、ページ長ｇ＝６４ではｔＥＤ＜ｔＲＥＦ＝４ｍｓの制約を満たすことができない。そこで、本第２の実施形態では、この制約をなくすようにしている。
上述した第１の実施形態では、最後の例においてクロックサイクルタイムｔＣＫ＝５０ｎｓの場合、ページ長ｇ＝６４ではｔＥＤ＜ｔＲＥＦ＝４ｍｓの制約を満たすことができない。そこで、本第２の実施形態では、この制約をなくすようにしている。
すなわち、図１７（ａ）に示すように、例えばＤＲＡＭマクロを２つのバンク１１−１，１１−２（バンク０，１）に分割する。そして、これらのバンク０，１を下記（１），（２）に示すように交互に動作させる。
（１）バンク０に対して、符号生成／誤り訂正（ＥＣＣページ動作）をしている期間は、同時にバンク１に対してリフレッシュを行う。
（２）また、バンク１に対して符号生成／誤り訂正をしている期間は、同時にバンク０に対してリフレッシュを行う。
なお、ここでは、上述した第１の実施形態とは異なり、バンク０とバンク１で活性化されるワード線には対応関係はない。
上述したように、リフレッシュ周期内にバンク０，１の全てのワード線を活性化し、最大リフレッシュタイムｔＲＥＦ以内に全てのメモリセルをリフレッシュする。
図１７（ｂ）に示すように、Ｔを最大リフレッシュタイムｔＲＥＦより小さいものとすると（Ｔ＜ｔＲＥＦ）、バンク０は０＜ｔ＜Ｔ／２の期間にＥＣＣページ動作を行う。このバンク０に対するＥＣＣページ動作は、ワード線ＷＬ０〜ＷＬ（ｎ−１）に対して行う。この時、バンク１はリフレッシュ動作する。バンク１のリフレッシュ動作は１０２４ロウサイクルであり、ワード線ＷＬ０〜ＷＬ１０２３，ＷＬ１０２４〜ＷＬ２０４７，ＷＬ２０４８〜ＷＬ３０７１，ＷＬ３０７２〜ＷＬ４０９４に接続されたメモリセルが順次リフレッシュの対象となる。また、バンク０はＴ／２＜ｔ＜Ｔの期間にリフレッシュ動作し、バンク１はＥＣＣページ動作する。バンク０のリフレッシュ動作は、バンク１と同様に１０２４ロウサイクルであり、ワード線ＷＬ０〜ＷＬ１０２３，ＷＬ１０２４〜ＷＬ２０４７，ＷＬ２０４８〜ＷＬ３０７１，ＷＬ３０７２〜ＷＬ４０９４に接続されたメモリセルが順次リフレッシュの対象となる。次のバンク０に対するＥＣＣページ動作は、ワード線ＷＬｎ１〜ＷＬ（２×ｎ−１）に対して行われる。
このような動作を順次繰り返し、ｎを自然数とするとバンク０はｎ×Ｔ＜ｔ＜（ｎ＋１／２）×Ｔの期間にはＥＣＣページ動作し、バンク１はリフレッシュ動作する。また、バンク０は（ｎ＋１／２）×Ｔ＜ｔ＜（ｎ＋１）×Ｔの期間にはリフレッシュ動作し、バンク１はＥＣＣページ動作する。このようにすれば、最大リフレッシュタイムｔＲＥＦ以内に全てのメモリセルをリフレッシュできる。
なお、Ｔ／２の時間内にバンク０において、全てのメモリセルに対するＥＣＣページ動作が終了していなくとも、これを繰り返すことによりリフレッシュ動作のためにＥＣＣページ動作の途中で停止する必要はない。
本第２の実施形態によれば、上述した第１の実施形態で生じた制約をなくすことができる。
［第３の実施形態］
上述した第２の実施形態では、ＤＲＡＭマクロを２つのバンクに分割したが、２Ｎ（Ｎは正の整数）個のバンクに分割しても良い。図１８に示す第３の実施形態は、Ｎ＝２の場合を示している。すなわち、０≦ｊ＜Ｎとし、バンクｊでＥＣＣページ動作を行っている間にバンクＮ＋ｊをリフレッシュする。また、バンクＮ＋ｊでＥＣＣページ動作を行っている間に、バンクｊをリフレッシュする。そして、最大リフレッシュタイムｔＲＥＦ以内に全てのバンクｊ＝０〜２Ｎ−１をリフレッシュすれば良い。
上述した第２の実施形態では、ＤＲＡＭマクロを２つのバンクに分割したが、２Ｎ（Ｎは正の整数）個のバンクに分割しても良い。図１８に示す第３の実施形態は、Ｎ＝２の場合を示している。すなわち、０≦ｊ＜Ｎとし、バンクｊでＥＣＣページ動作を行っている間にバンクＮ＋ｊをリフレッシュする。また、バンクＮ＋ｊでＥＣＣページ動作を行っている間に、バンクｊをリフレッシュする。そして、最大リフレッシュタイムｔＲＥＦ以内に全てのバンクｊ＝０〜２Ｎ−１をリフレッシュすれば良い。
このような動作を繰り返すことにより、全てのバンクに対してＥＣＣページ動作を途中で停止せずに完了することができる。
［第４の実施形態］
上述した第３の実施形態ではＤＲＡＭマクロを２Ｎ個のバンクに分割したが、本第４の実施形態ではＮ個のバンクに分割する。図１９に示す例ではＮ＝４を例にとって示している。
上述した第３の実施形態ではＤＲＡＭマクロを２Ｎ個のバンクに分割したが、本第４の実施形態ではＮ個のバンクに分割する。図１９に示す例ではＮ＝４を例にとって示している。
すなわち、０≦ｊ＜Ｎとし、バンクｊでＥＣＣページ動作を行っている間に、バンクｊ＋１ ｍｏｄ Ｎをリフレッシュする。ここで、ｍｏｄ Ｎは、Ｎを商とする剰余を意味しており、０≦ｊ＜Ｎ−１の時は、ｊ＋１ ｍｏｄ Ｎ＝ｊ＋１であり、ｊ＝Ｎ−１のときはｊ＋１ ｍｏｄ Ｎ＝０である。
そして、上述した第２，第３の実施形態と同様に、最大リフレッシュタイムｔＲＥＦ以内で全てのバンクｊ＝０〜２Ｎ−１をリフレッシュすれば良い。これを繰り返すことにより、全てのバンクに対してＥＣＣページ動作を途中で停止せずに完了することができる。
上述したように、この発明の第１乃至第４の実施形態に係る半導体記憶装置では、リフレッシュを要するメモリ、例えばＤＲＡＭにおいて、低消費電力を可能にするデータ保持モードへのエントリー時にメモリからデータを読み出し、誤り訂正符号を発生し、メモリに書き込む動作を全メモリセルに対して行う。そして、エグジット時にはメモリから符号ビットを読み出し、誤りを訂正し、メモリに書き戻す動作を全メモリセルに対して行う。
これにより、リテンション特性を改善させてリフレッシュ間隔を長くすることができ、低消費電力化を図れる。しかも、データ保持モードと通常動作モードの間の遷移期間であるエントリー／エグジット動作をページモード動作で行うことにより遷移時間を短くできる。また、途中でリフレッシュ動作を入れてページモードを中断する必要がないので、更なる時間の短縮が可能となる。
従って、コマンド入力の手間や制御を簡単化でき、且つ通常動作モードからデータ保持モードへの遷移時間及びデータ保持モードから通常動作モードへの遷移時間を短縮することができる。
以上第１乃至第４の実施形態を用いてこの発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１１−１〜１１−８…バンク（サブマクロ）、１２−１〜１２−４…デコーダブロック、１３−１〜１３−８…セカンダリーセンスアンプ、１４−１〜１４−４…メモリセルアレイ、１５−１〜１５−５…センスアンプ、１６−１，１６−２…ＥＣＣ回路、１７…制御回路、１８…破線、２１…リードライトバッファ、２２…ＥＣＣブロック、２３…リードバッファ、２４…ライトバッファ、２５…ＥＣ部、２６…コードジェネレータ／シンドロームジェネレータ、２７…シンドロームデコーダ、２８…バッファ、２９，３０…バッファ、３１…ブロックコントローラ、３２…ＥＣＣコントローラ、３３…マルチプレクサ、３４…コマンドバッファ、３５…カウンタ、３６…タイマ。
Claims (5)
- データをダイナミックに保持するメモリセルと、
前記メモリセルから読み出された符号に対して誤り訂正を行うＥＣＣ回路と、
前記メモリセルの動作及び前記ＥＣＣ回路の動作を制御する制御回路とを具備し、
前記制御回路は、前記メモリセルがデータの保持のみを行う動作モードに入るときに、複数のデータを読み出して誤り検出訂正用の検査ビットを生成して記憶させ、前記検査ビットを用いた前記ＥＣＣ回路の誤り訂正動作によるエラー発生の許容範囲内の周期によりリフレッシュ動作を行わせ、且つ前記データの保持のみを行う動作モードから通常動作モードに復帰する前に、前記検査ビットを用いて前記データの誤りビットを訂正させるように制御し、
エントリー／エグジット期間中はページモード動作で順次全メモリセルに対するリードライト及びＥＣＣ動作を行うとともに、ページモード動作でアクセスされていないワード線に対しても順次活性化させてリフレッシュ動作する
ことを特徴とする半導体記憶装置。 - データをダイナミックに保持するメモリセルが配置されたメモリセルアレイを有する複数のバンクと、
前記メモリセルから読み出された符号に対して誤り訂正を行うＥＣＣ回路と、
前記メモリセルの動作及び前記ＥＣＣ回路の動作を制御する制御回路とを具備し、
前記制御回路は、前記メモリセルがデータの保持のみを行う動作モードに入るときに、複数のデータを読み出して誤り検出訂正用の検査ビットを生成して記憶させ、前記検査ビットを用いた前記ＥＣＣ回路の誤り訂正動作によるエラー発生の許容範囲内の周期によりリフレッシュ動作を行わせ、且つ前記データの保持のみを行う動作モードから通常動作モードに復帰する前に、前記検査ビットを用いて前記データの誤りビットを訂正させるように制御し、
エントリー／エグジット期間中はページモード動作で順次全メモリセルに対するリードライト及びＥＣＣ動作を行い、前記エントリー／エグジット期間中は１つのバンクがＥＣＣページモードでアクセスされ、リードライト及びＥＣＣ動作を行っている間に他のバンクでリフレッシュ動作が行われ、前記ＥＣＣページモードは前記リフレッシュ動作によって中断されず、且つ前記リフレッシュ動作は所定の時間内で全てのメモリセルに対して行われることを特徴とする半導体記憶装置。 - 前記ページモード動作でアクセスされていないワード線は、複数本同時に活性化されてリフレッシュ動作が行われることを特徴とする請求項１または２に記載の半導体記憶装置。
- 前記ＥＣＣ回路は、リードライトバッファとＥＣＣブロックとを備え、
前記ＥＣＣブロックはＥＣ部、コードジェネレータ／シンドロームジェネレータ、シンドロームデコーダ及びＥＣＣ用のクロック信号で制御されるバッファを含むことを特徴とする請求項１または２に記載の半導体記憶装置。 - 前記制御回路は、ブロックコントローラとＥＣＣコントローラを備え、
前記ブロックコントローラは、マルチプレクサとアドレス及びコマンドバッファを含み、
前記ＥＣＣコントローラは、カウンタとタイマを含むことを特徴とする請求項１または２に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006226798A JP4745169B2 (ja) | 2005-09-16 | 2006-08-23 | 半導体記憶装置 |
| US11/531,895 US7712007B2 (en) | 2005-09-16 | 2006-09-14 | Semiconductor memory device having data holding mode using ECC function |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271150 | 2005-09-16 | ||
| JP2005271150 | 2005-09-16 | ||
| JP2006226798A JP4745169B2 (ja) | 2005-09-16 | 2006-08-23 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007109366A JP2007109366A (ja) | 2007-04-26 |
| JP4745169B2 true JP4745169B2 (ja) | 2011-08-10 |
Family
ID=37903296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006226798A Expired - Fee Related JP4745169B2 (ja) | 2005-09-16 | 2006-08-23 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7712007B2 (ja) |
| JP (1) | JP4745169B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
| US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
| US8200887B2 (en) | 2007-03-29 | 2012-06-12 | Violin Memory, Inc. | Memory management system and method |
| JP4768374B2 (ja) * | 2005-09-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
| US8028186B2 (en) | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
| KR100801083B1 (ko) * | 2006-12-28 | 2008-02-05 | 삼성전자주식회사 | 싸이클릭 리던던시 체크 코드 발생회로, 반도체 메모리장치 및 이의 구동 방법 |
| US8042022B2 (en) * | 2007-03-08 | 2011-10-18 | Micron Technology, Inc. | Method, system, and apparatus for distributed decoding during prolonged refresh |
| US11010076B2 (en) | 2007-03-29 | 2021-05-18 | Violin Systems Llc | Memory system with multiple striping of raid groups and method for performing the same |
| US9632870B2 (en) | 2007-03-29 | 2017-04-25 | Violin Memory, Inc. | Memory system with multiple striping of raid groups and method for performing the same |
| KR101014040B1 (ko) * | 2009-03-19 | 2011-02-14 | (주)인디링스 | 디램 버퍼 관리 장치 및 방법 |
| EP2441004B8 (en) | 2009-06-12 | 2020-02-19 | Violin Systems LLC | Memory system having persistent garbage collection |
| JP2011090448A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 半導体集積回路 |
| US10020045B2 (en) * | 2013-11-26 | 2018-07-10 | Micron Technology, Inc. | Partial access mode for dynamic random access memory |
| US9823964B2 (en) | 2015-12-08 | 2017-11-21 | Nvidia Corporation | Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation |
| US10049006B2 (en) | 2015-12-08 | 2018-08-14 | Nvidia Corporation | Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands |
| US9880900B2 (en) | 2015-12-08 | 2018-01-30 | Nvidia Corporation | Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state |
| KR102609130B1 (ko) * | 2016-02-17 | 2023-12-05 | 삼성전자주식회사 | 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치 |
| US9978442B2 (en) * | 2016-09-07 | 2018-05-22 | Qualcomm Incorporated | Lower power high speed decoding based dynamic tracking for memories |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227299A (ja) * | 1988-03-08 | 1989-09-11 | Fujitsu Ltd | メモリのリフレッシュ制御方式 |
| US5127014A (en) * | 1990-02-13 | 1992-06-30 | Hewlett-Packard Company | Dram on-chip error correction/detection |
| JPH07169266A (ja) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
| JP3177207B2 (ja) * | 1998-01-27 | 2001-06-18 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | リフレッシュ間隔制御装置及び方法、並びにコンピュータ |
| JPH11339469A (ja) * | 1998-05-26 | 1999-12-10 | Hitachi Ltd | 半導体記憶装置 |
| JP2002056671A (ja) * | 2000-08-14 | 2002-02-22 | Hitachi Ltd | ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置 |
| JP4205396B2 (ja) * | 2002-10-30 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| US6967885B2 (en) * | 2004-01-15 | 2005-11-22 | International Business Machines Corporation | Concurrent refresh mode with distributed row address counters in an embedded DRAM |
| JP4478974B2 (ja) * | 2004-01-30 | 2010-06-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのリフレッシュ制御方法 |
| US7334179B2 (en) * | 2004-06-04 | 2008-02-19 | Broadcom Corporation | Method and system for detecting and correcting errors while accessing memory devices in microprocessor systems |
| JP2006004560A (ja) * | 2004-06-18 | 2006-01-05 | Elpida Memory Inc | 半導体記憶装置及びその誤り訂正方法 |
| JP4643334B2 (ja) * | 2005-03-31 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| JP4768374B2 (ja) * | 2005-09-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
-
2006
- 2006-08-23 JP JP2006226798A patent/JP4745169B2/ja not_active Expired - Fee Related
- 2006-09-14 US US11/531,895 patent/US7712007B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070079219A1 (en) | 2007-04-05 |
| US7712007B2 (en) | 2010-05-04 |
| JP2007109366A (ja) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4745169B2 (ja) | 半導体記憶装置 | |
| JP4768374B2 (ja) | 半導体記憶装置 | |
| KR100472726B1 (ko) | 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법 | |
| CN101055760B (zh) | 半导体存储器件及其驱动方法 | |
| JP3244340B2 (ja) | 同期型半導体記憶装置 | |
| JP4908560B2 (ja) | 強誘電体メモリ及びメモリシステム | |
| US7447098B2 (en) | Semiconductor memory device having complete hidden refresh function | |
| JP2002216473A (ja) | 半導体メモリ装置 | |
| US7304908B2 (en) | SRAM device capable of performing burst operation | |
| US7401179B2 (en) | Integrated circuit including a memory having low initial latency | |
| JP4566621B2 (ja) | 半導体メモリ | |
| JP2004171609A (ja) | 半導体記憶装置 | |
| KR100881133B1 (ko) | 컬럼 어드레스 제어 회로 | |
| JP2008021397A (ja) | メモリ | |
| JPH10162576A (ja) | 半導体メモリ装置のカラム選択ラインイネーブル回路 | |
| JP2000187982A (ja) | 半導体記憶装置 | |
| WO2002095760A1 (fr) | Memoire a semi-conducteurs | |
| KR100405582B1 (ko) | 동기형 반도체 기억 장치 | |
| JP2007141372A (ja) | 半導体記憶装置 | |
| US20040081008A1 (en) | Semiconductor memory device with test mode and testing method thereof | |
| WO2009093548A1 (ja) | 半導体記憶装置 | |
| JP2008165879A (ja) | 半導体記憶装置 | |
| JP4099499B2 (ja) | 半導体装置 | |
| JP4562468B2 (ja) | 半導体記憶装置 | |
| JP2005228438A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |