JP4738247B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP4738247B2
JP4738247B2 JP2006133855A JP2006133855A JP4738247B2 JP 4738247 B2 JP4738247 B2 JP 4738247B2 JP 2006133855 A JP2006133855 A JP 2006133855A JP 2006133855 A JP2006133855 A JP 2006133855A JP 4738247 B2 JP4738247 B2 JP 4738247B2
Authority
JP
Japan
Prior art keywords
pixel
signal
charge
charge accumulation
accumulation period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006133855A
Other languages
Japanese (ja)
Other versions
JP2007306381A (en
Inventor
和夫 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2006133855A priority Critical patent/JP4738247B2/en
Publication of JP2007306381A publication Critical patent/JP2007306381A/en
Application granted granted Critical
Publication of JP4738247B2 publication Critical patent/JP4738247B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像装置に関し、特に高輝度被写体を撮像する際の黒化けを解消する装置に関する。   The present invention relates to an imaging apparatus, and more particularly to an apparatus that eliminates blackening when a high-luminance subject is imaged.

従来、ＣＭＯＳセンサを使って太陽などの高輝度被写体を撮像する際の黒化け現象を解消する装置が提案されている。   2. Description of the Related Art Conventionally, there has been proposed an apparatus that eliminates the phenomenon of blackening when a high-luminance subject such as the sun is imaged using a CMOS sensor.

特許文献１は、補正回路を用いて黒化け現象を解消する固体撮像装置を開示する。
特開２０００−２８７１３１号公報 Patent Document 1 discloses a solid-state imaging device that eliminates the blackening phenomenon using a correction circuit.
JP 2000-287131 A

しかし、特許文献１の装置は、電圧検出手段やリセット電圧設定手段などの補正回路をＣＭＯＳセンサに搭載させる必要があった。   However, the device of Patent Document 1 needs to mount correction circuits such as voltage detection means and reset voltage setting means on the CMOS sensor.

したがって本発明の目的は、ＣＭＯＳセンサに補正回路を追加することなく、黒化け現象を解消する撮像装置を提供することである。   Accordingly, an object of the present invention is to provide an imaging apparatus that eliminates the blackening phenomenon without adding a correction circuit to the CMOS sensor.

本発明に係る撮像装置は、フォトダイオードと、フローティングディフュージョンと、
リセットトランジスタと、撮影の為の電荷蓄積期間の間に、又は電荷蓄積期間が終了後に、リセットトランジスタがオン状態でサンプルホールドして求めた第１リセット電位とリセットトランジスタがオフ状態でサンプルホールドして求めたフォトダイオードからフローティングディフュージョンにオーバーフローした電荷に基づく第１信号電位との差異に基づく第１画素信号と、電荷蓄積期間の終了前にリセットトランジスタがオフ状態でサンプルホールドして求めた第２リセット電位と電荷蓄積期間の終了後にリセットトランジスタがオフ状態でサンプルホールドして求めた電荷蓄積期間の間にフォトダイオードに蓄積された電荷に基づく第２信号電位との差異に基づく第２画素信号とを出力する相関二重サンプリング及びサンプルホールド回路とを備える。 An imaging device according to the present invention includes a photodiode, a floating diffusion,
The first reset potential obtained by sampling and holding the reset transistor in the on state between the reset transistor and the charge accumulation period for photographing or after the charge accumulation period ends and the sample and hold in the off state. A first pixel signal based on a difference from the first signal potential based on the charge overflowed from the obtained photodiode to the floating diffusion, and a second reset obtained by sampling and holding the reset transistor in an off state before the end of the charge accumulation period. A second pixel signal based on a difference between the potential and the second signal potential based on the charge accumulated in the photodiode during the charge accumulation period obtained by sampling and holding the reset transistor in an off state after the charge accumulation period ends. Output correlated double sampling and sample ho And a de circuit.

好ましくは、第１、第２画素信号を合成する画像処理部を備える。   Preferably, an image processing unit that combines the first and second pixel signals is provided.

また、好ましくは、電荷蓄積期間の間、電荷蓄積期間終了後のいずれにおいてフォトダイオードからオーバーフローした電荷に基づく第１信号電位を求めるかを判断する制御部を備える。   Preferably, a control unit is provided for determining whether to obtain the first signal potential based on the charge overflowed from the photodiode during the charge accumulation period or after the end of the charge accumulation period.

さらに好ましくは、制御部は、電荷蓄積期間の長さが、全画素の第１画素信号を出力する時間を有するか否かを判断ことにより、電荷蓄積期間の間、電荷蓄積期間終了後のいずれにおいてフォトダイオードからオーバーフローした電荷に基づく第１信号電位を求めるかを判断する。   More preferably, the control unit determines whether the length of the charge accumulation period has a time for outputting the first pixel signal of all the pixels, so that either the charge accumulation period or after the charge accumulation period ends. It is determined whether the first signal potential based on the charge overflowed from the photodiode is obtained.

また、好ましくは、リセットトランジスタのオン状態、オフ状態を制御するタイミングパルスを出力するタイミングジェネレータを備える。   Preferably, a timing generator is provided that outputs a timing pulse for controlling an on state and an off state of the reset transistor.

以上のように本発明によれば、ＣＭＯＳセンサに補正回路を追加することなく、黒化け現象を解消する撮像装置を提供することができる。   As described above, according to the present invention, it is possible to provide an imaging device that eliminates the blackening phenomenon without adding a correction circuit to the CMOS sensor.

以下、第１の実施形態について、図を用いて説明する。第１の実施形態にかかる撮像装置１は、撮像部１０、画像処理部５０、タイミングジェネレータ６０、制御部７０、及びＡＥ部８０を備える（図１参照）。   Hereinafter, the first embodiment will be described with reference to the drawings. The imaging device 1 according to the first embodiment includes an imaging unit 10, an image processing unit 50, a timing generator 60, a control unit 70, and an AE unit 80 (see FIG. 1).

撮像部１０は、受光された被写体像を形成する光を光電変換するＭ行Ｎ列の画素アレイ（Ｍ×Ｎ画素）と、Ｎ個のＣＤＳ（相関二重サンプリング）及びＳＨ（サンプルホールド）回路、Ｎ本の垂直読み出し線ＨＬＮ、及び水平読み出し線ＶＬを有するＣＭＯＳセンサである。Ｍ、Ｎは１以上の整数である。 The imaging unit 10 includes an M-row N-column pixel array (M × N pixels) that photoelectrically converts light that forms a received subject image, and N CDS (correlated double sampling) and SH (sample hold) circuits. , A CMOS sensor having N vertical readout lines HL N and horizontal readout lines VL. M and N are integers of 1 or more.

第ｍ行目、第ｎ列目の画素を第ｍ行第ｎ列画素Ｐｍｎと、第ｎ列目のＣＤＳ及びＳＨ回路を第ｎ列回路ＳＨｎと、第ｎ列目の垂直読み出し線を第ｎ列垂直読み出し線ＨＬｎと定義する（図２参照）。ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数である。 The m-th row and n-th column pixel is the m-th row and n-th column pixel P mn , the n-th column CDS and SH circuit is the n-th column circuit SH n , and the n-th column vertical readout line is This is defined as an n- th column vertical read line HL n (see FIG. 2). m is an integer from 1 to M, and n is an integer from 1 to N.

第ｎ列回路ＳＨｎは、第１行第ｎ列画素Ｐ１ｎ〜第Ｍ行第ｎ列画素ＰＭｎにおいて蓄積された電荷に基づいて、画素ごとの第１、第２画素信号を、画像処理部５０に出力する。 The n-th column circuit SH n performs image processing on the first and second pixel signals for each pixel based on the charges accumulated in the first row n-th column pixel P 1n to the M-th row n-th column pixel P Mn . To the unit 50.

第１画素信号は、撮影の為の電荷蓄積期間Ｔの中の第１期間Ｔ１の間、又は撮影の為の電荷蓄積期間Ｔが終了後に、フォトダイオード１１に蓄積され、フローティングディフュージョン１３にオーバーフローされた電荷に基づいて、リセットトランジスタ１４がオン状態でプリセットレベル用にサンプルホールドして求めた第１リセット電位ｒｖ１と、リセットトランジスタ１４がオフ状態でデータレベル用にサンプルホールドして求めた第１信号電位ｓｖ１との差異に基づいて求められる。   The first pixel signal is accumulated in the photodiode 11 during the first period T1 in the charge accumulation period T for photographing or after the end of the charge accumulation period T for photographing, and overflows to the floating diffusion 13. The first reset potential rv1 obtained by sampling and holding for the preset level when the reset transistor 14 is in the ON state, and the first signal obtained by sampling and holding for the data level when the reset transistor 14 is in the OFF state It is obtained based on the difference from the potential sv1.

第２画素信号は、撮影の為の電荷蓄積期間Ｔの間にフォトダイオード１１に蓄積され、フローティングディフュージョン１３に転送された電荷に基づいて、電荷蓄積期間Ｔの終了前にリセットトランジスタ１４がオフ状態でプリセットレベル用にサンプルホールドして求めた第２リセット電位ｒｖ２と、電荷蓄積期間Ｔの終了後にリセットトランジスタ１４がオフ状態でデータレベル用にサンプルホールドして求めた第２信号電位ｓｖ２との差異に基づいて求められる。   The second pixel signal is accumulated in the photodiode 11 during the charge accumulation period T for photographing, and the reset transistor 14 is turned off before the end of the charge accumulation period T based on the charge transferred to the floating diffusion 13. The difference between the second reset potential rv2 obtained by sampling and holding for the preset level and the second signal potential sv2 obtained by sampling and holding for the data level when the reset transistor 14 is off after the charge accumulation period T ends. Based on.

画像処理部５０は、第１〜第Ｎ列回路ＳＨ１〜ＳＨＮから出力された各画素の第１、第２画素信号を合成し、これを画素ごとの画像信号として所定の信号処理を行う。 The image processing unit 50 synthesizes the first and second pixel signals of each pixel output from the first to Nth column circuits SH 1 to SH N, and performs predetermined signal processing using this as an image signal for each pixel. .

タイミングジェネレータ６０は、各部に出力するタイミングパルスを制御する。特に、後述するリセットトランジスタ１４など撮像部１０の各トランジスタに出力するＯＮ／ＯＦＦ信号のタイミングを制御する。   The timing generator 60 controls timing pulses output to each unit. In particular, the timing of the ON / OFF signal output to each transistor of the imaging unit 10 such as a reset transistor 14 described later is controlled.

制御部７０は、各部を制御する。制御部７０は、電荷蓄積期間Ｔの長さが、全画素の第１画素信号を出力する時間（第１読み出し期間ＴＴ１）を有するか否かを判断する。有する場合は、第１画素信号の出力動作を第１期間Ｔ１で行い（第１期間Ｔ１の間のフォトダイオード１１からオーバーフローした電荷に基づく第１信号電位ｓｖ１を求める、図３参照）、有しない場合は、第１画素信号の出力動作を電荷蓄積期間Ｔの終了後に行う（電荷蓄積期間Ｔの終了後にフォトダイオード１１からオーバーフローした電荷に基づく第１信号電位ｓｖ１を求める、図４参照）。   The control unit 70 controls each unit. The controller 70 determines whether or not the length of the charge accumulation period T has a time for outputting the first pixel signals of all the pixels (first readout period TT1). If so, the output operation of the first pixel signal is performed in the first period T1 (determining the first signal potential sv1 based on the charge overflowed from the photodiode 11 during the first period T1, see FIG. 3), but not In this case, the output operation of the first pixel signal is performed after the end of the charge accumulation period T (the first signal potential sv1 based on the charge overflowed from the photodiode 11 after the end of the charge accumulation period T is obtained, see FIG. 4).

全画素の第２画素信号を出力する時間を第２読み出し期間ＴＴ２と定義する（図６、７参照）。   The time for outputting the second pixel signals of all the pixels is defined as a second readout period TT2 (see FIGS. 6 and 7).

ＡＥ部８０は、被写体の測光動作を実行して露光値を演算し、この露光値に基づき撮影に必要となる絞り値及び電荷蓄積期間Ｔを演算する。   The AE unit 80 performs a photometric operation of the subject to calculate an exposure value, and calculates an aperture value and a charge accumulation period T necessary for photographing based on the exposure value.

第ｍ行第ｎ列画素Ｐｍｎは、フォトダイオード（ＰＤ）１１、転送トランジスタ（ＴＧ）１２、フローティングディフュージョン（ＦＤ）１３、リセットトランジスタ（ＲＧ）１４、増幅トランジスタ１５、及び選択トランジスタ（ＳＬ）１６を有する。 The m-th row and n-th column pixel P mn includes a photodiode (PD) 11, a transfer transistor (TG) 12, a floating diffusion (FD) 13, a reset transistor (RG) 14, an amplification transistor 15, and a selection transistor (SL) 16. Have

第ｎ列回路ＳＨｎは、ＳＨＰ（プリセットレベル用サンプルホールドトランジスタ）２１、ＳＨＤ（データレベル用サンプルホールドトランジスタ）２２、ＳＲ（列選択トランジスタ）２３、ＣＰ（プリセットレベル用キャパシタ）２４、ＣＤ（データレベル用キャパシタ）２５、及び差分回路２６を有する。 The n-th column circuit SH n includes SHP (preset level sample hold transistor) 21, SHD (data level sample hold transistor) 22, SR (column selection transistor) 23, C P (preset level capacitor) 24, C D (Data level capacitor) 25 and difference circuit 26.

図２を用いて、第１、第２画素信号が出力される過程を説明する。フォトダイオード１１において、第ｍ行第ｎ列画素Ｐｍｎにおける受光量に応じた電荷が発生し、発生した電荷が蓄積される。フォトダイオード１１は、転送トランジスタ１２を介してフローティングディフュージョン１３に接続される。転送トランジスタ１２にＯＮ信号が入力されると、フォトダイオード１１に蓄積された電荷はフローティングディフュージョン１３に転送される。フローティングディフュージョン１３の電位は、転送された電荷に応じた電位に変わる。 A process of outputting the first and second pixel signals will be described with reference to FIG. In the photodiode 11, a charge corresponding to the amount of light received in the m-th row and n-th column pixel Pmn is generated, and the generated charge is accumulated. The photodiode 11 is connected to the floating diffusion 13 via the transfer transistor 12. When an ON signal is input to the transfer transistor 12, the charge accumulated in the photodiode 11 is transferred to the floating diffusion 13. The potential of the floating diffusion 13 changes to a potential corresponding to the transferred charge.

フローティングディフュージョン１３は、リセットトランジスタ１４を介して所定の電位（基準入力電位）に維持された電源線Ｖｄｄに接続される。リセットトランジスタ１４にＯＮ信号が入力されると、フローティングディフュージョン１３に転送された電荷は電源線Ｖｄｄに掃出されてリセットされる。またフローティングディフュージョン１３の電位は、電源線Ｖｄｄの電位にリセットされる。   The floating diffusion 13 is connected to the power supply line Vdd maintained at a predetermined potential (reference input potential) via the reset transistor 14. When the ON signal is input to the reset transistor 14, the charge transferred to the floating diffusion 13 is swept out to the power supply line Vdd and reset. In addition, the potential of the floating diffusion 13 is reset to the potential of the power supply line Vdd.

フローティングディフュージョン１３は増幅トランジスタ１５に接続される。フローティングディフュージョン１３の電位に応じた信号電圧が、画素信号として第ｍ行第ｎ列画素Ｐｍｎから出力可能になる。 The floating diffusion 13 is connected to the amplification transistor 15. A signal voltage corresponding to the potential of the floating diffusion 13 can be output from the m-th row and n-th column pixel P mn as a pixel signal.

増幅トランジスタ１５は、選択トランジスタ１６を介して第ｎ列垂直読み出し線ＨＬｎに接続される。選択トランジスタ１６にＯＮ信号が入力されると、画素信号は第ｎ列垂直読み出し線ＨＬｎに出力される。第ｎ列垂直読み出し線ＨＬｎは、第ｎ列回路ＳＨｎのＳＨＰ２１、及びＳＨＤ２２と接続される。 Amplifying transistor 15 is connected to the n-th column vertical read lines HL n via the select transistor 16. When the ON signal is input to the selection transistor 16, the pixel signal is output to the n-th column vertical read lines HL n. The n-th column vertical read lines HL n, are connected SHP21, and SHD22 and the n-th column circuit SH n.

ＳＨＰ２１は、ＳＲ２３、ＣＰ２４、及び差分回路２６と接続される。ＳＨＤ２２は、ＳＲ２３、ＣＤ２５、及び差分回路２６と接続される。ＳＲ２３を制御することにより、第ｎ列の画素（第１行第ｎ列画素Ｐ１ｎ〜第Ｍ行第ｎ列画素ＰＭｎ）の中から画素信号を読み出しする行（画素）が選択される。 The SHP 21 is connected to the SR 23, C P 24, and the difference circuit 26. SHD22 is connected to SR23, C D 25 and the difference circuit 26,. By controlling SR23, a row (pixel) from which a pixel signal is read out is selected from the pixels in the n-th column (first row n-th column pixel P 1n to M-th row n-th column pixel P Mn ).

差分回路２６において、ＳＨＤ２２にＯＮ信号が入力されるときにＣＤ２５によって保持（データレベル用にサンプルホールド）される信号電位から、ＳＨＰ２１にＯＮ信号が入力されるときにＣＰ２４によって保持（プリセットレベル用にサンプルホールド）されるリセット電位が減算されることにより、選択した画素の画素信号が被写体像に対応した画素信号（第１、第２画素信号）として、水平読み出し線ＶＬを介して、画像処理部５０へ出力される。 In difference circuit 26, retained from the signal potential held (sample held for a data level) by C D 25 when the ON signal is input to SHD22, the C P 24 when the ON signal is input to the SHP21 ( By subtracting the reset potential sampled and held for the preset level, the pixel signal of the selected pixel becomes a pixel signal (first and second pixel signals) corresponding to the subject image via the horizontal readout line VL. Are output to the image processing unit 50.

転送トランジスタ１２、リセットトランジスタ１４、選択トランジスタ１６、ＳＨＰ２１、及びＳＨＤ２２にはタイミングジェネレータ６０からパルス状のＯＮ／ＯＦＦ信号が入力される。ＯＮ／ＯＦＦ信号のタイミングは、図３、４のタイミングチャートを使って説明する。   A pulsed ON / OFF signal is input from the timing generator 60 to the transfer transistor 12, the reset transistor 14, the selection transistor 16, the SHP 21, and the SHD 22. The timing of the ON / OFF signal will be described using the timing charts of FIGS.

図３、図４のタイミングチャートでは、第ｍ行第ｎ列画素Ｐｍｎのフォトダイオード１１において撮影のための電荷蓄積が開始されてから、フローティングディフュージョン１３において蓄積された電荷が掃き出しされるまでの間の各トランジスタに入力するＯＮ／ＯＦＦ信号を説明する。総ての画素（第１行第１列画素Ｐ１１〜第Ｍ行第Ｎ列画素ＰＭＮ）においても同様のＯＮ／ＯＦＦ信号のタイミングを有するが、行ごとに、各画素のフォトダイオード１１において撮影のための電荷蓄積が開始されるタイミングが異なる（ライン露光、図６、図７参照）。 In the timing charts of FIGS. 3 and 4, from the start of charge accumulation for photographing in the photodiode 11 of the m-th row and n-th column pixel P mn until the charge accumulated in the floating diffusion 13 is swept out. An ON / OFF signal input to each transistor will be described. All the pixels (the first row, the first column pixel P 11 to the M-th row, the N-th column pixel P MN ) have the same ON / OFF signal timing, but in each pixel, the photodiode 11 of each pixel. The timing at which charge accumulation for imaging starts is different (line exposure, see FIGS. 6 and 7).

電荷蓄積期間Ｔの長さが、全画素の第１読み出し期間ＴＴ１を有する場合のタイミングチャートを図３に、有しない場合のタイミングチャートを図４に示す。   FIG. 3 shows a timing chart when the length of the charge accumulation period T includes the first readout period TT1 of all pixels, and FIG. 4 shows a timing chart when the length does not exist.

まず、図３のタイミングチャートについて説明する。時点ｔ１１までは、転送トランジスタ１２はオフ状態、リセットトランジスタ１４はオン状態、選択トランジスタ１６はオフ状態、ＳＨＰ２１はオフ状態、ＳＨＤ２２はオフ状態にされている。   First, the timing chart of FIG. 3 will be described. Until time t11, the transfer transistor 12 is off, the reset transistor 14 is on, the selection transistor 16 is off, the SHP 21 is off, and the SHD 22 is off.

時点ｔ１１で、転送トランジスタ１２にＯＮ信号が入力されオン状態にされる。転送トランジスタ１２、及びリセットトランジスタ１４がオン状態にされているので、フォトダイオード１１に蓄積されていた電荷はフローティングディフュージョン１３に転送され、フローティングディフュージョン１３に転送された電荷は電源線Ｖｄｄに掃出されてリセットされる（初期リセット動作）。   At time t11, an ON signal is input to the transfer transistor 12 to turn it on. Since the transfer transistor 12 and the reset transistor 14 are turned on, the charge accumulated in the photodiode 11 is transferred to the floating diffusion 13 and the charge transferred to the floating diffusion 13 is swept out to the power supply line Vdd. Reset (initial reset operation).

時点ｔ１２で、転送トランジスタ１２がオフ状態にされ、フォトダイオード１１において撮影のための電荷蓄積が開始される（電荷蓄積期間Ｔ開始）。   At time t12, the transfer transistor 12 is turned off, and charge accumulation for photographing is started in the photodiode 11 (start of charge accumulation period T).

時点ｔ１３で、選択トランジスタ１６にＯＮ信号が入力され、第ｍ行第ｎ列画素Ｐｍｎからの画素信号が第ｎ垂直読み出し線ＨＬｎに出力可能な状態にされる。 At time t13, an ON signal is input to the selection transistor 16, and a pixel signal from the m-th row and n-th column pixel P mn can be output to the n-th vertical readout line HL n .

時点ｔ１４で、ＳＨＰ２１にＯＮ信号が入力されオン状態にされる。これにより、ＣＰ２４によって第１リセット電位ｒｖ１が保持される。第１リセット電位ｒｖ１が保持されるとＳＨＰ２１はオフ状態にされる。 At time t14, an ON signal is input to the SHP 21 to be turned on. Thus, the first reset potential rv1 is held by C P 24. When the first reset potential rv1 is held, the SHP 21 is turned off.

時点ｔ１５でリセットトランジスタ１４がオフ状態にされる。このとき、太陽などの高輝度被写体を撮像する画素のフォトダイオード１１では、蓄積される電荷が、通常の被写体を撮像する場合に比べて大きくなり、過剰に発生した電荷が、転送トランジスタ１２がオフ状態であるにもかかわらず、フローティングディフュージョン１３に漏れ出（オーバーフロー）される（図３のフォトダイオード１１（１）、フローティングディフュージョン１３（１）参照）。通常の被写体を撮像する画素のフォトダイオード１１では、電荷が過剰に発生しないので、転送トランジスタ１２がオフ状態であることから、蓄積された電荷がフローティングディフュージョン１３にオーバーフローされない（図３のフォトダイオード１１（２）、フローティングディフュージョン１３（２）参照）。   At the time t15, the reset transistor 14 is turned off. At this time, in the photodiode 11 of a pixel that captures a high-luminance subject such as the sun, the accumulated charge becomes larger than that in the case of capturing a normal subject, and the excessively generated charge causes the transfer transistor 12 to turn off. Despite being in a state, it leaks (overflows) into the floating diffusion 13 (see the photodiode 11 (1) and the floating diffusion 13 (1) in FIG. 3). In the photodiode 11 of a pixel that captures an image of a normal subject, an excessive charge is not generated. Therefore, since the transfer transistor 12 is in an off state, the accumulated charge does not overflow into the floating diffusion 13 (the photodiode 11 in FIG. 3). (2), see floating diffusion 13 (2)).

時点ｔ１６で、ＳＨＤ２２にＯＮ信号が入力されオン状態にされる。これによりＣＤ２５によって第１信号電位ｓｖ１が保持される。第１信号電位ｓｖ１が保持されるとＳＨＤ２２はオフ状態にされる。 At time t16, an ON signal is input to the SHD 22 to turn it on. This first signal potential sv1 by C D 25 is held by. When the first signal potential sv1 is held, the SHD 22 is turned off.

時点ｔ１７で、リセットトランジスタ１４にＯＮ信号が入力されオン状態にされる。これにより、フローティングディフュージョン１３にオーバーフローした電荷は電源線Ｖｄｄに掃出されてリセットされる。   At time t17, an ON signal is input to the reset transistor 14 to turn it on. As a result, the charges overflowing to the floating diffusion 13 are swept out to the power supply line Vdd and reset.

時点ｔ１８で、選択トランジスタ１６がオフ状態にされる。   At time t18, the selection transistor 16 is turned off.

時点ｔ１８の後、差分回路２６の出力端子から、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との差異が第ｍ行第ｎ列画素Ｐｍｎの第１画素信号として、水平読み出し線ＶＬを介して、画像処理部５０に出力される。 After time t18, the difference between the first signal potential sv1 and the first reset potential rv1 is output from the output terminal of the difference circuit 26 as the first pixel signal of the m-th row and n-th column pixel P mn via the horizontal readout line VL. And output to the image processing unit 50.

電荷が過剰に発生した画素においては、フローティングディフュージョン１３にオーバーフローした電荷に基づいて、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との間に差異が生ずる（図３のフローティングディフュージョン１３（１）参照）。電荷が過剰に発生しない画素においては、フローティングディフュージョン１３に電荷がオーバーフローしないため、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との間に差異が生じない（図３のフローティングディフュージョン１３（２）参照）。   In a pixel in which charge is excessively generated, a difference occurs between the first signal potential sv1 and the first reset potential rv1 based on the charge overflowed to the floating diffusion 13 (see the floating diffusion 13 (1) in FIG. 3). ). In the pixel where the charge is not excessively generated, the charge does not overflow into the floating diffusion 13, so that there is no difference between the first signal potential sv1 and the first reset potential rv1 (see the floating diffusion 13 (2) in FIG. 3). ).

時点ｔ１１〜ｔ１８の動作（第１画素信号の取り出し動作）は、同じ行の他の画素（第ｍ行第１列画素Ｐｍ１〜第ｍ行第Ｎ列画素ＰｍＮ）においても同じタイミングで行われる。但し、水平読み出し線ＶＬを介して、画像処理部５０に出力されるタイミングは、それぞれの画素で異なる。時点ｔ１１の動作が最初に行われた行の画素において、時点ｔ１８動作後から時点ｔ１９における動作が行われるまでに、他の行（の画素）において時点ｔ１１〜ｔ１８における動作と同じ動作（第１画素信号の取り出し動作）が行われる（図６参照）。総ての行について、時点ｔ１１〜ｔ１８の動作（画像処理部５０への出力を含む）が完了することにより、第１読み出し期間ＴＴ１が終了する。 The operation from the time point t11 to t18 (first pixel signal extraction operation) is performed at the same timing in other pixels in the same row (m-th row, first column pixel P m1 to m-th row N-th column pixel P mN ). Is called. However, the timing output to the image processing unit 50 via the horizontal readout line VL is different for each pixel. In the pixel of the row where the operation at the time t11 is first performed, the operation after the operation at the time t18 until the operation at the time t19 is performed. A pixel signal extraction operation) is performed (see FIG. 6). The first reading period TT1 ends when the operations (including the output to the image processing unit 50) at the times t11 to t18 are completed for all the rows.

時点ｔ１９で、選択トランジスタ１６にＯＮ信号が入力されてオン状態にされ、第ｍ行第ｎ列画素Ｐｍｎからの画素信号が第ｎ垂直読み出し線ＨＬｎに出力可能な状態にされる。 Once t19, ON signal to the selection transistor 16 is entered to the ON state, the pixel signals from the m-th row and n columns of pixels P mn is ready to output to the n vertical read lines HL n.

時点ｔ２０で、リセットトランジスタ１４がオフ状態にされる。このとき、太陽などの高輝度被写体を撮像する画素のフォトダイオード１１では、蓄積される電荷が、通常の被写体を撮像する場合に比べて大きくなり、過剰に発生した電荷が、転送トランジスタ１２がオフ状態であるにもかかわらず、フローティングディフュージョン１３にオーバーフローされる（図３のフォトダイオード１１（１）、フローティングディフュージョン１３（１）参照）。通常の被写体を撮像する画素のフォトダイオード１１では、電荷が過剰に発生しないので、転送トランジスタ１２がオフ状態であることから、蓄積された電荷がフローティングディフュージョン１３にオーバーフローされない（図３のフォトダイオード１１（２）、フローティングディフュージョン１３（２）参照）。   At time t20, the reset transistor 14 is turned off. At this time, in the photodiode 11 of a pixel that captures a high-luminance subject such as the sun, the accumulated charge becomes larger than that in the case of capturing a normal subject, and the excessively generated charge causes the transfer transistor 12 to turn off. In spite of the state, it overflows to the floating diffusion 13 (see the photodiode 11 (1) and the floating diffusion 13 (1) in FIG. 3). In the photodiode 11 of a pixel that captures an image of a normal subject, an excessive charge is not generated. Therefore, since the transfer transistor 12 is in an off state, the accumulated charge does not overflow into the floating diffusion 13 (the photodiode 11 in FIG. 3). (2), see floating diffusion 13 (2)).

時点ｔ２１で、ＳＨＰ２１にＯＮ信号が入力されオン状態にされる。これにより、ＣＰ２４によって第２リセット電位ｒｖ２が保持される。第２リセット電位ｒｖ２が保持されるとＳＨＰ２１はオフ状態にされる。 At time t21, an ON signal is input to the SHP 21 to be turned on. Thus, the second reset potential rv2 is held by C P 24. When the second reset potential rv2 is held, the SHP21 is turned off.

時点ｔ２２で、転送トランジスタ１２にＯＮ信号が入力されオン状態にされ、電荷蓄積期間Ｔが終了する。転送トランジスタ１２がオン状態にされると、フォトダイオード１１に蓄積されていた電荷はフローティングディフュージョン１３に転送される。但し、高輝度被写体を撮像する画素のフォトダイオード１１では、既に過剰に発生した電荷がフローティングディフュージョン１３にオーバーフローされている（図３のフローティングディフュージョン１３（１）参照）。   At time t22, an ON signal is input to the transfer transistor 12 to turn it on, and the charge accumulation period T ends. When the transfer transistor 12 is turned on, the charge accumulated in the photodiode 11 is transferred to the floating diffusion 13. However, in the photodiode 11 of the pixel that captures the high-luminance subject, the already generated charge has overflowed to the floating diffusion 13 (see the floating diffusion 13 (1) in FIG. 3).

転送トランジスタ１２がオフ状態にされた後、時点ｔ２３で、ＳＨＤ２２にＯＮ信号が入力されオン状態にされる。これによりＣＤ２５によって第２信号電位ｓｖ２が保持される。第２信号電位ｓｖ２が保持されるとＳＨＤ２２はオフ状態にされる。 After the transfer transistor 12 is turned off, an ON signal is input to the SHD 22 at time t23 to turn it on. This second signal potential sv2 by C D 25 is held by. When the second signal potential sv2 is held, the SHD 22 is turned off.

時点ｔ２４で、リセットトランジスタ１４にＯＮ信号が入力されオン状態にされる。これにより、フローティングディフュージョン１３に転送された電荷は電源線Ｖｄｄに掃出されてリセットされる。   At time t24, an ON signal is input to the reset transistor 14 to turn it on. As a result, the charges transferred to the floating diffusion 13 are swept to the power supply line Vdd and reset.

時点ｔ２５で、選択トランジスタ１６がオフ状態にされる。   At time t25, the selection transistor 16 is turned off.

時点ｔ２５の後、差分回路２６の出力端子から、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との差異が第ｍ行第ｎ列画素Ｐｍｎの第２画素信号として、水平読み出し線ＶＬを介して、画像処理部５０に出力される。 After time t25, the output terminal of the difference circuit 26, as the difference between the second signal potential sv2 and second reset potential rv2 second pixel signal of the m-th row and n columns of pixels P mn, via a horizontal read line VL And output to the image processing unit 50.

電荷が過剰に発生した画素においては、フローティングディフュージョン１３にオーバーフローした電荷に基づいて、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との間に差異が生じない（図３のフローティングディフュージョン１３（１）参照）。電荷が過剰に発生しない画素においては、フローティングディフュージョン１３に電荷がオーバーフローしないため、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との間に差異が生じる（図３のフローティングディフュージョン１３（２）参照）。   In a pixel in which charge is excessively generated, there is no difference between the second signal potential sv2 and the second reset potential rv2 based on the charge overflowed to the floating diffusion 13 (floating diffusion 13 (1) in FIG. 3). reference). In a pixel where charge is not excessively generated, the charge does not overflow into the floating diffusion 13, so that a difference occurs between the second signal potential sv2 and the second reset potential rv2 (see the floating diffusion 13 (2) in FIG. 3). .

第１、第２画素信号は、画像処理部５０において合成される。合成された画素信号は、高輝度被写体を撮像した画素であっても黒化けが生じない。高輝度被写体を撮像した画素における第２画素信号は、無信号状態であるため、第２画素信号に対応する画像は黒化けするが、第１画素信号で無信号状態を補完するためである。通常被写体を撮像した画素においては、第２画素信号に基づいて画像を得ることが可能であるため、無信号状態の第１画素信号を合成しても画像に悪影響を及ぼすことはない。   The first and second pixel signals are combined in the image processing unit 50. The synthesized pixel signal is not blackened even if the pixel is obtained by imaging a high brightness subject. This is because the second pixel signal in the pixel that captured the high-luminance subject is in a no-signal state, and thus the image corresponding to the second pixel signal is blackened, but the first pixel signal is used to supplement the no-signal state. In a pixel in which a normal subject is imaged, an image can be obtained based on the second pixel signal. Therefore, even if the first pixel signal in the no-signal state is combined, the image is not adversely affected.

時点ｔ１９〜ｔ２５の動作（第２画素信号の取り出し動作）は、同じ行の他の画素（第ｍ行第１列画素Ｐｍ１〜第ｍ行第Ｎ列画素ＰｍＮ）においても同じタイミングで行われる。但し、水平読み出し線ＶＬを介して、画像処理部５０に出力されるタイミングは、それぞれの画素で異なる。時点ｔ１１の動作が最初に行われた行の画素において、時点ｔ２５における動作が行われた後、他の行（の画素）において時点ｔ１９〜ｔ２５における動作と同じ動作（第２画素信号の取り出し動作）が行われる（図６参照）。総ての行について、時点ｔ１９〜ｔ２５の動作（画像処理部５０への出力を含む）が完了（第２読み出し期間ＴＴ２が終了）することにより全画素の読み出し動作が完了する。 The operation from the time point t19 to t25 (the second pixel signal extraction operation) is performed at the same timing in other pixels in the same row (mth row, first column pixel Pm1 to mth row, Nth column pixel PmN ). Is called. However, the timing output to the image processing unit 50 via the horizontal readout line VL is different for each pixel. After the operation at the time t25 is performed on the pixel in the row where the operation at the time t11 is first performed, the same operation as the operation at the time t19 to t25 in the other row (pixels) (the second pixel signal extraction operation) ) Is performed (see FIG. 6). With respect to all the rows, the readout operation for all the pixels is completed when the operation (including the output to the image processing unit 50) from the time point t19 to t25 is completed (the second readout period TT2 ends).

１フレーム期間ＦＴは、時点ｔ１１〜ｔ２５の動作（画像処理部５０への出力を含む）が完了する時間を有する。１フレーム期間ＦＴ終了後の初期リセット動作に基づいて、次の１フレーム期間ＦＴが開始される。   The one frame period FT has a time for completing the operations (including the output to the image processing unit 50) at the times t11 to t25. Based on the initial reset operation after the end of one frame period FT, the next one frame period FT is started.

次に、図４のタイミングチャートについて説明する。図３のタイミングチャートと同じ動作の時点は同じ時点番号を付している。時点ｔ１１までは、転送トランジスタ１２はオフ状態、リセットトランジスタ１４はオン状態、選択トランジスタ１６はオフ状態、ＳＨＰ２１はオフ状態、ＳＨＤ２２はオフ状態にされている。   Next, the timing chart of FIG. 4 will be described. The same operation time points as those in the timing chart of FIG. Until time t11, the transfer transistor 12 is off, the reset transistor 14 is on, the selection transistor 16 is off, the SHP 21 is off, and the SHD 22 is off.

時点ｔ１１で、転送トランジスタ１２にＯＮ信号が入力されオン状態にされる。転送トランジスタ１２、及びリセットトランジスタ１４がオン状態にされているので、フォトダイオード１１に蓄積されていた電荷はフローティングディフュージョン１３に転送され、フローティングディフュージョン１３に転送された電荷は電源線Ｖｄｄに掃出されてリセットされる（初期リセット動作）。   At time t11, an ON signal is input to the transfer transistor 12 to turn it on. Since the transfer transistor 12 and the reset transistor 14 are turned on, the charge accumulated in the photodiode 11 is transferred to the floating diffusion 13 and the charge transferred to the floating diffusion 13 is swept out to the power supply line Vdd. Reset (initial reset operation).

時点ｔ１２で、転送トランジスタ１２がオフ状態にされ、フォトダイオード１１において撮影のための電荷蓄積が開始される（電荷蓄積期間Ｔ開始）。   At time t12, the transfer transistor 12 is turned off, and charge accumulation for photographing is started in the photodiode 11 (start of charge accumulation period T).

時点ｔ１９で、選択トランジスタ１６にＯＮ信号が入力されてオン状態にされ、第ｍ行第ｎ列画素Ｐｍｎからの画素信号が第ｎ列垂直読み出し線ＨＬｎに出力可能な状態にされる。 Once t19, is inputted an ON signal to the selection transistor 16 in the ON state, the pixel signals from the m-th row and n columns of pixels P mn is the output ready to the n-th column vertical read lines HL n.

時点ｔ２０で、リセットトランジスタ１４がオフ状態にされる。このとき、太陽などの高輝度被写体を撮像する画素のフォトダイオード１１では、蓄積される電荷が、通常の被写体を撮像する場合に比べて大きくなり、過剰に発生した電荷が、転送トランジスタ１２がオフ状態であるにもかかわらず、フローティングディフュージョン１３にオーバーフローされる（図４のフォトダイオード１１（１）、フローティングディフュージョン１３（１）参照）。通常の被写体を撮像する画素のフォトダイオード１１では、電荷が過剰に発生しないので、転送トランジスタ１２がオフ状態であることから、蓄積された電荷がフローティングディフュージョン１３にオーバーフローされない（図４のフォトダイオード１１（２）、フローティングディフュージョン１３（２）参照）。   At time t20, the reset transistor 14 is turned off. At this time, in the photodiode 11 of a pixel that captures a high-luminance subject such as the sun, the accumulated charge becomes larger than that in the case of capturing a normal subject, and the excessively generated charge causes the transfer transistor 12 to turn off. In spite of the state, it overflows to the floating diffusion 13 (see the photodiode 11 (1) and the floating diffusion 13 (1) in FIG. 4). In the photodiode 11 of the pixel that picks up an image of a normal subject, an excessive charge is not generated. Therefore, since the transfer transistor 12 is in an off state, the accumulated charge does not overflow into the floating diffusion 13 (the photodiode 11 in FIG. 4). (2), see floating diffusion 13 (2)).

時点ｔ２１で、ＳＨＰ２１にＯＮ信号が入力されオン状態にされる。これにより、ＣＰ２４によって第２リセット電位ｒｖ２が保持される。第２リセット電位ｒｖ２が保持されるとＳＨＰ２１はオフ状態にされる。 At time t21, an ON signal is input to the SHP 21 to be turned on. Thus, the second reset potential rv2 is held by C P 24. When the second reset potential rv2 is held, the SHP21 is turned off.

時点ｔ２２で、転送トランジスタ１２にＯＮ信号が入力されオン状態にされ、電荷蓄積期間Ｔが終了する。転送トランジスタ１２がオン状態にされると、フォトダイオード１１に蓄積されていた電荷はフローティングディフュージョン１３に転送される。但し、高輝度被写体を撮像する画素のフォトダイオード１１では、既に過剰に発生した電荷がフローティングディフュージョン１３にオーバーフローされている（図４のフローティングディフュージョン１３（１）参照）。   At time t22, an ON signal is input to the transfer transistor 12 to turn it on, and the charge accumulation period T ends. When the transfer transistor 12 is turned on, the charge accumulated in the photodiode 11 is transferred to the floating diffusion 13. However, in the photodiode 11 of the pixel that captures the high-luminance subject, the already generated electric charge overflows to the floating diffusion 13 (see the floating diffusion 13 (1) in FIG. 4).

転送トランジスタ１２がオフ状態にされた後、時点ｔ２３で、ＳＨＤ２２にＯＮ信号が入力されオン状態にされる。これによりＣＤ２５によって第２信号電位ｓｖ２が保持される。第２信号電位ｓｖ２が保持されるとＳＨＤ２２はオフ状態にされる。 After the transfer transistor 12 is turned off, an ON signal is input to the SHD 22 at time t23 to turn it on. This second signal potential sv2 by C D 25 is held by. When the second signal potential sv2 is held, the SHD 22 is turned off.

時点ｔ２４で、リセットトランジスタ１４にＯＮ信号が入力されオン状態にされる。これにより、フローティングディフュージョン１３に転送された電荷は電源線Ｖｄｄに掃出されてリセットされる。   At time t24, an ON signal is input to the reset transistor 14 to turn it on. As a result, the charges transferred to the floating diffusion 13 are swept to the power supply line Vdd and reset.

時点ｔ２５で、選択トランジスタ１６がオフ状態にされる。   At time t25, the selection transistor 16 is turned off.

時点ｔ２５の後、差分回路２６の出力端子から、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との差異が第ｍ行第ｎ列画素Ｐｍｎの第２画素信号として、水平読み出し線ＶＬを介して、画像処理部５０に出力される。 After time t25, the output terminal of the difference circuit 26, as the difference between the second signal potential sv2 and second reset potential rv2 second pixel signal of the m-th row and n columns of pixels P mn, via a horizontal read line VL And output to the image processing unit 50.

電荷が過剰に発生した画素においては、フローティングディフュージョン１３にオーバーフローした電荷に基づいて、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との間に差異が生じない（図４のフローティングディフュージョン１３（１）参照）。電荷が過剰に発生しない画素においては、フローティングディフュージョン１３に電荷がオーバーフローしないため、第２信号電位ｓｖ２と第２リセット電位ｒｖ２との間に差異が生じる（図４のフローティングディフュージョン１３（２）参照）。   In a pixel in which charge is excessively generated, there is no difference between the second signal potential sv2 and the second reset potential rv2 based on the charge overflowed to the floating diffusion 13 (floating diffusion 13 (1) in FIG. 4). reference). In a pixel where charge is not excessively generated, the charge does not overflow into the floating diffusion 13, and therefore a difference is generated between the second signal potential sv2 and the second reset potential rv2 (see the floating diffusion 13 (2) in FIG. 4). .

時点ｔ１１、ｔ１２、ｔ１９〜ｔ２５の動作（第２画素信号取り出し動作）は、同じ行の他の画素（第ｍ行第１列画素Ｐｍ１〜第ｍ行第Ｎ列画素ＰｍＮ）においても同じタイミングで行われる。但し、水平読み出し線ＶＬを介して、画像処理部５０に出力されるタイミングは、それぞれの画素で異なる。時点ｔ１１の動作が最初に行われた行の画素における時点ｔ２５動作後から時点ｔ３３における動作が行われるまでに、他の行（の画素）における時点ｔ１１、ｔ１２、ｔ１９〜ｔ２５（第２画素信号の取り出し動作）の動作が行われる（図７参照）。総ての行について、時点ｔ１９〜ｔ２５の動作（画像処理部５０への出力を含む）が完了することにより、第２読み出し期間ＴＴ２が終了する。 The operation (second pixel signal extraction operation) at time points t11, t12, and t19 to t25 is the same for other pixels in the same row (mth row, first column pixel Pm1 to mth row, Nth column pixel PmN ). Done at the timing. However, the timing output to the image processing unit 50 via the horizontal readout line VL is different for each pixel. The time t11, t12, t19 to t25 (second pixel signals) in other rows (pixels) from the time t25 after the operation at the time t11 to the time t33 after the operation at the time t33. Is taken out (see FIG. 7). When the operation (including the output to the image processing unit 50) from time t19 to t25 is completed for all rows, the second readout period TT2 ends.

時点ｔ３３で、選択トランジスタ１６にＯＮ信号が入力され、第ｍ行第ｎ列画素Ｐｍｎからの画素信号が第ｎ列垂直読み出し線ＨＬｎに出力可能な状態にされる。 At time t33, an ON signal is input to the selection transistor 16, and a pixel signal from the m-th row and n-th column pixel P mn can be output to the n-th column vertical readout line HL n .

時点ｔ３４で、ＳＨＰ２１にＯＮ信号が入力されオン状態にされる。これにより、ＣＰ２４によって第１リセット電位ｒｖ１が保持される。第１リセット電位ｒｖ１が保持されるとＳＨＰ２１はオフ状態にされる。 At time t34, an ON signal is input to the SHP 21 to be turned on. Thus, the first reset potential rv1 is held by C P 24. When the first reset potential rv1 is held, the SHP 21 is turned off.

時点ｔ３５でリセットトランジスタ１４がオフ状態にされる。このとき、太陽などの高輝度被写体を撮像する画素のフォトダイオード１１では、蓄積される電荷が、通常の被写体を撮像する場合に比べて大きくなり、過剰に発生した電荷が、転送トランジスタ１２がオフ状態であるにもかかわらず、フローティングディフュージョン１３にオーバーフローされる（図４のフォトダイオード１１（１）、フローティングディフュージョン１３（１）参照）。通常の被写体を撮像する画素のフォトダイオード１１では、電荷が過剰に発生しないので、転送トランジスタ１２がオフ状態であることから、蓄積された電荷がフローティングディフュージョン１３にオーバーフローされない（図４のフォトダイオード１１（２）、フローティングディフュージョン１３（２）参照）。   At the time t35, the reset transistor 14 is turned off. At this time, in the photodiode 11 of a pixel that captures a high-luminance subject such as the sun, the accumulated charge becomes larger than that in the case of capturing a normal subject, and the excessively generated charge causes the transfer transistor 12 to turn off. In spite of the state, it overflows to the floating diffusion 13 (see the photodiode 11 (1) and the floating diffusion 13 (1) in FIG. 4). In the photodiode 11 of the pixel that picks up an image of a normal subject, an excessive charge is not generated. Therefore, since the transfer transistor 12 is in an off state, the accumulated charge does not overflow into the floating diffusion 13 (the photodiode 11 in FIG. 4). (2), see floating diffusion 13 (2)).

時点ｔ３６で、ＳＨＤ２２にＯＮ信号が入力されオン状態にされる。これによりＣＤ２５によって第１信号電位ｓｖ１が保持される。第１信号電位ｓｖ１が保持されるとＳＨＤ２２はオフ状態にされる。 At time t36, an ON signal is input to the SHD 22 to be turned on. This first signal potential sv1 by C D 25 is held by. When the first signal potential sv1 is held, the SHD 22 is turned off.

時点ｔ３７で、リセットトランジスタ１４にＯＮ信号が入力されオン状態にされる。これにより、フローティングディフュージョン１３にオーバーフローした電荷は電源線Ｖｄｄに掃出されてリセットされる。   At time t37, an ON signal is input to the reset transistor 14 to be turned on. As a result, the charges overflowing to the floating diffusion 13 are swept out to the power supply line Vdd and reset.

時点ｔ３８で、選択トランジスタ１６がオフ状態にされる。   At time t38, the selection transistor 16 is turned off.

時点ｔ３８の後、差分回路２６の出力端子から、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との差異が第ｍ行第ｎ列画素Ｐｍｎの第１画素信号として、水平読み出し線ＶＬを介して、画像処理部５０に出力される。 After the time point t38, the difference between the first signal potential sv1 and the first reset potential rv1 is output from the output terminal of the difference circuit 26 as the first pixel signal of the m-th row and n-th column pixel P mn via the horizontal readout line VL. And output to the image processing unit 50.

電荷が過剰に発生した画素においては、フローティングディフュージョン１３にオーバーフローした電荷に基づいて、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との間に差異が生ずる（図４のフローティングディフュージョン１３（１）参照）。電荷が過剰に発生しない画素においては、フローティングディフュージョン１３に電荷がオーバーフローしないため、第１信号電位ｓｖ１と第１リセット電位ｒｖ１との間に差異が生じない（図４のフローティングディフュージョン１３（２）参照）。   In a pixel in which charge is excessively generated, a difference is generated between the first signal potential sv1 and the first reset potential rv1 based on the charge overflowed to the floating diffusion 13 (see the floating diffusion 13 (1) in FIG. 4). ). In the pixel where the charge is not excessively generated, the charge does not overflow into the floating diffusion 13, so that no difference occurs between the first signal potential sv1 and the first reset potential rv1 (see the floating diffusion 13 (2) in FIG. 4). ).

第１、第２画素信号は、画像処理部５０において合成される。合成された画素信号は、高輝度被写体を撮像した画素であっても黒化けが生じない。   The first and second pixel signals are combined in the image processing unit 50. The synthesized pixel signal is not blackened even if the pixel is obtained by imaging a high brightness subject.

時点ｔ３３〜ｔ３８の動作（第１画素信号取り出し動作）は、同じ行の他の画素（第ｍ行第１列画素Ｐｍ１〜第ｍ行第Ｎ列画素ＰｍＮ）においても同じタイミングで行われる。但し、水平読み出し線ＶＬを介して、画像処理部５０に出力されるタイミングは、それぞれの画素で異なる。時点ｔ１１の動作が最初に行われた行の画素において、時点ｔ３８における動作が行われた後に、他の行における時点ｔ３３〜ｔ３８における動作と同じ動作（第１画素信号の取り出し動作）が行われる（図７参照）。総ての行について、時点ｔ３３〜ｔ３８の動作（画像処理部５０への出力を含む）が完了（第１読み出し期間ＴＴ１が終了）することにより全画素の読み出し動作が完了する。 The operation from the time point t33 to t38 (first pixel signal extraction operation) is also performed at the same timing in other pixels in the same row (m-th row, first column pixel P m1 to m-th row, N-th column pixel P mN ). . However, the timing output to the image processing unit 50 via the horizontal readout line VL is different for each pixel. After the operation at the time t38 is performed on the pixel in the row where the operation at the time t11 is first performed, the same operation as the operation at the time t33 to t38 in the other rows (the extraction operation of the first pixel signal) is performed. (See FIG. 7). With respect to all the rows, the readout operation for all the pixels is completed when the operation (including the output to the image processing unit 50) from the time point t33 to t38 is completed (the first readout period TT1 ends).

１フレーム期間ＦＴは、時点ｔ１１〜ｔ３８の動作（画像処理部５０への出力を含む）が完了する時間を有する。１フレーム期間ＦＴ終了後の初期リセット動作に基づいて、次の１フレーム期間ＦＴが開始される。   The one frame period FT has a time for completing the operation (including the output to the image processing unit 50) at the times t11 to t38. Based on the initial reset operation after the end of one frame period FT, the next one frame period FT is started.

第１信号電位ｓｖ１と第１リセット電位ｒｖ１との間に差異が生じない場合、及び第２信号電位ｓｖ２と第２リセット電位ｒｖ２との間に差異が生じない場合は、その画素信号（画像処理部５０に出力される信号）はゼロであり、受光される光が全くなかったかのように、その画素に対応する部分の画像は黒である。   When there is no difference between the first signal potential sv1 and the first reset potential rv1, and when there is no difference between the second signal potential sv2 and the second reset potential rv2, the pixel signal (image processing) The signal output to the unit 50 is zero, and the image of the portion corresponding to the pixel is black as if no light was received.

太陽などの高輝度被写体を撮像する場合、高輝度被写体の光を受光した画素に対応する部分の画像が黒くなる黒化けが、第２画素信号に基づく画像に現れる（図５参照）。本実施形態では、第２画素信号に基づく画像の黒化け発生箇所を補正する第１画素信号に基づく画像を合成するので、黒化け現象を解消することが可能になる。なお、第１画素信号に基づく画像では、高輝度被写体の光を受光しない画素に対応する部分の画像が黒くなるが、画素信号レベルがゼロの状態（無信号状態）であるため、合成しても第２画素信号に影響を与えることはない。   When a high-brightness subject such as the sun is imaged, blackening in which the image of the portion corresponding to the pixel receiving the light of the high-brightness subject appears black appears in the image based on the second pixel signal (see FIG. 5). In the present embodiment, since the image based on the first pixel signal for correcting the occurrence of blackening in the image based on the second pixel signal is synthesized, it is possible to eliminate the blackening phenomenon. In the image based on the first pixel signal, the image of the portion corresponding to the pixel that does not receive the light of the high-intensity subject is black, but the pixel signal level is zero (no signal state). Does not affect the second pixel signal.

本実施形態では、タイミングジェネレータ６０から出力されるタイミングパルスに基づいて、リセットトランジスタ１４などのオン状態にするタイミングを制御することにより、黒化け現象を解消することが可能であるため、黒化け現象を解消するための補正回路を用意する必要はない。   In the present embodiment, the blackening phenomenon can be eliminated by controlling the timing at which the reset transistor 14 and the like are turned on based on the timing pulse output from the timing generator 60. It is not necessary to prepare a correction circuit for eliminating the problem.

本実施形態における撮像装置の構成図である。It is a block diagram of the imaging device in this embodiment. 第ｍ行第ｎ列画素と、第ｎ列回路の構成図である。It is a block diagram of an m-th row n-th column pixel and an n-th column circuit. 電荷蓄積期間の長さが、全画素の第１読み出し期間を有する場合の、トランジスタのＯＮ／ＯＦＦ状態などを示すタイミングチャートある。6 is a timing chart showing ON / OFF states of transistors when the length of a charge accumulation period has a first readout period for all pixels. 電荷蓄積期間の長さが、全画素の第１読み出し期間を有しない場合の、トランジスタのＯＮ／ＯＦＦ状態などを示すタイミングチャートある。6 is a timing chart showing ON / OFF states of transistors when the length of a charge accumulation period does not include the first readout period of all pixels. 第１、第２画素信号に基づく画像、これらの合成した画像を示す図である。It is a figure which shows the image based on a 1st, 2nd pixel signal, and these synthetic | combination images. 電荷蓄積期間の長さが、全画素の第１読み出し期間を有する場合の、行ごとのトランジスタのＯＮ／ＯＦＦ状態などを示すタイミングチャートある。6 is a timing chart showing ON / OFF states of transistors for each row when the length of a charge accumulation period has a first readout period for all pixels. 電荷蓄積期間の長さが、全画素の第１読み出し期間を有しない場合の、行ごとのトランジスタのＯＮ／ＯＦＦ状態などを示すタイミングチャートある。6 is a timing chart showing ON / OFF states of transistors for each row when the length of the charge accumulation period does not include the first readout period of all pixels.

符号の説明Explanation of symbols

１ 撮像装置
１０ 撮像部
１１ フォトダイオード（ＰＤ）
１２ 転送トランジスタ（ＴＧ）
１３ フローティングディフュージョン（ＦＤ）
１４ リセットトランジスタ（ＲＧ）
１５ 増幅トランジスタ
１６ 選択トランジスタ（ＳＬ）
２１ ＳＨＰ
２２ ＳＨＤ
２３ ＳＲ
２４ ＣＰ
２５ ＣＤ
２６ 差分回路
５０ 画像処理部
６０ タイミングジェネレータ
７０ 制御部
８０ ＡＥ部
ＦＴ １フレーム期間
ＨＬｎ 第ｎ列垂直読み出し線
Ｐｍｎ 第ｍ行第ｎ列画素
ＳＨｎ 第ｎ列回路
Ｔ 電荷蓄積期間
Ｔ１ 第１期間
ＴＴ１、ＴＴ２ 第１、第２読み出し期間
ＶＬ 水平読み出し線 DESCRIPTION OF SYMBOLS 1 Imaging device 10 Imaging part 11 Photodiode (PD)
12 Transfer transistor (TG)
13 Floating diffusion (FD)
14 Reset transistor (RG)
15 Amplifying transistor 16 Select transistor (SL)
21 SHP
22 SHD
23 SR
24 CP
25 CD
26 Difference circuit 50 Image processing unit 60 Timing generator 70 Control unit 80 AE unit FT 1 frame period HL n nth column vertical readout line P mn mth row nth column pixel SH n nth column circuit T charge accumulation period T1 1st Period TT1, TT2 First and second readout periods VL Horizontal readout line

Claims (5)

フォトダイオードと、
フローティングディフュージョンと、
リセットトランジスタと、
撮影の為の電荷蓄積期間の間に、又は前記電荷蓄積期間が終了後に、前記リセットトランジスタがオン状態でサンプルホールドして求めた第１リセット電位と前記リセットトランジスタがオフ状態でサンプルホールドして求めた前記フォトダイオードから前記フローティングディフュージョンにオーバーフローした電荷に基づく第１信号電位との差異に基づく第１画素信号と、前記電荷蓄積期間の終了前に前記リセットトランジスタがオフ状態でサンプルホールドして求めた第２リセット電位と前記電荷蓄積期間の終了後に前記リセットトランジスタがオフ状態でサンプルホールドして求めた前記電荷蓄積期間の間に前記フォトダイオードに蓄積された電荷に基づく第２信号電位との差異に基づく第２画素信号とを出力する相関二重サンプリング及びサンプルホールド回路とを備えることを特徴とする撮像装置。 A photodiode;
Floating diffusion,
A reset transistor;
The first reset potential obtained by sampling and holding the reset transistor in the on state during the charge accumulation period for photographing or after the end of the charge accumulation period and the sample transistor by holding the reset transistor in the off state. The first pixel signal based on the difference from the first signal potential based on the charge overflowed from the photodiode to the floating diffusion and the reset transistor is sampled and held in the off state before the end of the charge accumulation period. The difference between the second reset potential and the second signal potential based on the charge accumulated in the photodiode during the charge accumulation period obtained by sampling and holding the reset transistor in the off state after the end of the charge accumulation period. Correlated double sample for outputting a second pixel signal based on Imaging apparatus characterized by comprising a grayed and sample-and-hold circuit. 前記第１、第２画素信号を合成する画像処理部を備えることを特徴とする請求項１に記載の撮像装置。   The imaging apparatus according to claim 1, further comprising an image processing unit that combines the first and second pixel signals. 前記電荷蓄積期間の間、前記電荷蓄積期間終了後のいずれにおいて前記フォトダイオードからオーバーフローした電荷に基づく前記第１信号電位を求めるかを判断する制御部を備えることを特徴とする請求項１に記載の撮像装置。   2. The control unit according to claim 1, further comprising a control unit that determines whether the first signal potential based on the charge overflowed from the photodiode is obtained during the charge accumulation period after the charge accumulation period ends. Imaging device. 前記制御部は、前記電荷蓄積期間の長さが、全画素の前記第１画素信号を出力する時間を有するか否かを判断ことにより、前記電荷蓄積期間の間、前記電荷蓄積期間終了後のいずれにおいて前記フォトダイオードからオーバーフローした電荷に基づく前記第１信号電位を求めるかを判断することを特徴とする請求項３に記載の撮像装置。   The control unit determines whether or not the length of the charge accumulation period has a time to output the first pixel signal of all the pixels, so that during the charge accumulation period, after the charge accumulation period ends. The imaging apparatus according to claim 3, wherein it is determined which of the first signal potentials is to be obtained based on the charge overflowed from the photodiode. 前記リセットトランジスタのオン状態、オフ状態を制御するタイミングパルスを出力するタイミングジェネレータを備えることを特徴とする請求項１に記載の撮像装置。   The imaging apparatus according to claim 1, further comprising a timing generator that outputs a timing pulse for controlling an on state and an off state of the reset transistor.
JP2006133855A 2006-05-12 2006-05-12 Imaging device Expired - Fee Related JP4738247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006133855A JP4738247B2 (en) 2006-05-12 2006-05-12 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133855A JP4738247B2 (en) 2006-05-12 2006-05-12 Imaging device

Publications (2)

Publication Number Publication Date
JP2007306381A JP2007306381A (en) 2007-11-22
JP4738247B2 true JP4738247B2 (en) 2011-08-03

Family

ID=38839933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133855A Expired - Fee Related JP4738247B2 (en) 2006-05-12 2006-05-12 Imaging device

Country Status (1)

Country Link
JP (1) JP4738247B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160352B1 (en) * 2019-01-02 2020-09-28 동국대학교 산학협력단 Edge Detecting Circuit and Method Thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004187017A (en) * 2002-12-04 2004-07-02 Innotech Corp Read processor
JP4485275B2 (en) * 2003-03-25 2010-06-16 パナソニック株式会社 Imaging device
JP4340660B2 (en) * 2005-04-14 2009-10-07 シャープ株式会社 Amplification type solid-state imaging device

Also Published As

Publication number Publication date
JP2007306381A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4973115B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
US10038868B2 (en) Solid-state image sensing device and electronic device
US8184188B2 (en) Methods and apparatus for high dynamic operation of a pixel cell
US8174590B2 (en) Image pickup apparatus and image pickup method
JP5614993B2 (en) Imaging apparatus and solid-state imaging device driving method
JP4931233B2 (en) Imaging apparatus and processing method thereof
JP5317591B2 (en) Imaging device
JP7243805B2 (en) Imaging element and imaging device
KR101939402B1 (en) Solid-state imaging device and driving method thereof, and electronic apparatus using the same
US10965890B2 (en) Imaging device and imaging system
KR20120032425A (en) Image processing apparatus, image processing method, and image processing program
US20040189845A1 (en) Solid-state image sensing apparatus
US7924334B2 (en) Solid-state imaging apparatus and imaging system using the same
JP4738247B2 (en) Imaging device
JP2006033381A (en) Imaging device and control method
JP4745677B2 (en) Imaging device
JP5210833B2 (en) Solid-state imaging device
WO2007072820A1 (en) Solid state imaging device and drive method
JP6004660B2 (en) Imaging device, imaging device, and driving method of imaging device
JP4654783B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP2008160438A (en) Solid-state imaging apparatus
JP4872502B2 (en) Imaging apparatus and clamping method thereof
US10701292B2 (en) Device and method for controlling solid-state electronic imaging device
JP2008295007A (en) Imaging device and control method therefor
JP2009296134A (en) Imaging device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4738247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees