JP4737223B2 - メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 - Google Patents
メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP4737223B2 JP4737223B2 JP2008110086A JP2008110086A JP4737223B2 JP 4737223 B2 JP4737223 B2 JP 4737223B2 JP 2008110086 A JP2008110086 A JP 2008110086A JP 2008110086 A JP2008110086 A JP 2008110086A JP 4737223 B2 JP4737223 B2 JP 4737223B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- block
- data
- area
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System (AREA)
Description
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理手段と、
前記論理ブロックに対して、前記フラッシュメモリ内の所定個数の物理ブロックを割り当てる記憶領域割り当て手段と、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する物理ブロックにデータを書き込むデータ書き込み手段と、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割手段と、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送手段と、
を備える。前記記憶領域割り当て手段は、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定個数の物理ブロックを割り当てる。前記データ書き込み手段は、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する物理ブロックに対してデータを書き込む。前記データ転送手段は、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する物理ブロックに記憶されているデータを、分割後の前記論理サブブロックに対応する物理ブロックに転送する。
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理手段と、
前記論理ブロックに対して、前記フラッシュメモリ内の所定容量の記憶領域を割り当てる記憶領域割り当て手段と、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する所定容量の記憶領域にデータを書き込むデータ書き込み手段と、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割手段と、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送手段と、
を備える。前記記憶領域割り当て手段は、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定容量の記憶領域を割り当てる。前記データ書き込み手段は、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する前記所定容量の記憶領域に対してデータを書き込む。前記データ転送手段は、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する前記所定容量の記憶領域に記憶されているデータを、分割後の前記論理サブブロックに対応する前記所定容量の記憶領域に転送する。
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理ステップと、
前記論理ブロックに対して、前記フラッシュメモリ内の所定個数の物理ブロックを割り当てる記憶領域割り当てステップと、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに割り当てられた物理ブロックにデータを書き込むデータ書き込みステップと、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割ステップと、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送ステップと、
を含む。前記記憶領域割り当てステップでは、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定個数の物理ブロックを割り当てる。前記データ書き込みステップでは、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する物理ブロックに対してデータを書き込む。前記データ転送ステップでは、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する物理ブロックに記憶されているデータを、分割後の前記論理サブブロックに対応する物理ブロックに転送する。
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理ステップと、
前記論理ブロックに対して、前記フラッシュメモリ内の所定容量の記憶領域を割り当てる記憶領域割り当てステップと、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する所定容量の記憶領域にデータを書き込むデータ書き込みステップと、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割ステップと、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送ステップと、
を含む。前記記憶領域割り当てステップでは、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定容量の記憶領域を割り当てる。前記データ書き込みステップでは、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する前記所定容量の記憶領域に対してデータを書き込む。前記データ転送ステップでは、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する前記所定容量の記憶領域に記憶されているデータを、分割後の前記論理サブブロックに対応する前記所定容量の記憶領域に転送する。
メモリコントローラ3は、ホストシステムからアクセス指示を与えられえたときに、そのアクセス指示が、書き込みの指示であるか否かを判断する。つまり、ホストシステムから与えられた外部コマンドが書き込みコマンドであるか否かを判断する。ホストシステムから与えられた外部コマンドが書き込みコマンドである場合(S1:Yes)は、ステップ2(S2)に進む。
メモリコントローラ3は、セクタ数設定値kより小さいセクタ数のデータの書き込みが指示されたか否かを判断する。つまり、ホストシステムから書き込みコマンドと共に与えられる「データを書き込む領域のセクタ数(書き込むデータの容量に対応するセクタ数)」の値がk未満であるか否かを判断する。「データを書き込む領域のセクタ数(書き込むデータの容量に対応するセクタ数)」の値がk未満である場合(S2:Yes)は、ステップ3(S3)に進む。
メモリコントローラ3は、ホストシステムからの書き込みの指示で指定された、データの書き込み先の領域が属する論理ブロックを特定する。つまり、メモリコントローラ3は、ホストシステムから書き込みコマンドと共に与えられる「先頭データの書き込みを指示するLBA」及び「データを書き込む領域のセクタ数(書き込むデータの容量に対応するセクタ数)」に基づいて、データの書き込み先の領域に対応するLBAの範囲を求める。そして、このLBAの範囲の論理セクタ領域が含まれる論理ブロックを特定する。
メモリコントローラ3は、小容量書き込み管理テーブルを更新する。つまり、メモリコントローラ3は、ステップ3(S3)で特定された論理ブロックのLBNに関連付けられている小容量書き込み指示回数の値を1増加させる。
メモリコントローラ3は、ステップ3(S3)で特定された論理ブロック内の領域に対するセクタ数設定値k(kは自然数)より小さいセクタ数のデータの書き込み指示回数が、書き込み回数設定値n(nは自然数)に達したか否かを判断する。つまり、メモリコントローラ3は、ステップ4(S4)で小容量書き込み管理テーブルを更新したことにより、ステップ3(S3)で特定された論理ブロックのLBNに関連付けられている小容量書き込み指示回数の値がnに達したか否かを判断する。ステップ3(S3)で特定された論理ブロックのLBNに関連付けられている小容量書き込み指示回数の値がnに達している場合(S5:Yes)は、ステップ6(S6)に進む。
メモリコントローラ3は、ステップ3(S3)で特定された論理ブロックを複数個の論理サブブロックに分割する。つまり、メモリコントローラ3は、論理ブロック内の領域を複数個の論理サブブロックとして取り扱うため、各論理サブブロックに対してフラッシュメモリ2内の物理ブロックを新たに割り当てる。ステップ3(S3)で特定された論理ブロックに対応する物理ブロックに記憶されているデータは、そのデータが対応する論理ブロックに応じて各論理サブブロックに対して新たに割り当てられた物理ブロックに転送される。つまり、論理ブロックに対応する物理ブロックに記憶されているデータに対応するLBAが枝番号#0の論理サブブロックに属する場合、そのデータは、枝番号#0の論理サブブロックに対して新たに割り当てられた物理ブロックに転送される。これらの処理が終了した後に、メモリコントローラ3は、分割された論理ブロックのLBNに関連付けられている分割フラグを“0”から“1”に変更する。尚、ステップ6(S6)の処理を実行する前に、既にステップ3(S3)で特定された論理ブロックが複数個の論理サブブロックに分割されていた場合はステップ6(S6)の処理は実行されない。
Claims (7)
- ホストシステムから与えられるアクセス指示に従って、複数個の物理ページを含む物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理手段と、
前記論理ブロックに対して、前記フラッシュメモリ内の所定個数の物理ブロックを割り当てる記憶領域割り当て手段と、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する物理ブロックにデータを書き込むデータ書き込み手段と、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割手段と、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送手段と、
を備え、
前記記憶領域割り当て手段は、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定個数の物理ブロックを割り当て、
前記データ書き込み手段は、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する物理ブロックに対してデータを書き込み、
前記データ転送手段は、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する物理ブロックに記憶されているデータを、分割後の前記論理サブブロックに対応する物理ブロックに転送する、
ことを特徴とするメモリコントローラ。 - 前記論理ブロック分割手段は、複数個の前記論理サブブロックに分割された前記いずれかの前記論理ブロック内の領域に対して前記所定セクタ数より少ない容量の領域を指定したデータの書き込みが所定期間指示されなかったときに、前記いずれかの前記論理ブロックの分割を解除し、
前記データ転送手段は、前記いずれかの前記論理ブロックの分割が解除されたときに、前記いずれかの前記論理ブロックから分割された前記論理サブブロックに対応する物理ブロックに記憶されているデータを、前記いずれかの前記論理ブロックに対応する物理ブロックに転送する、
ことを特徴とする請求項1に記載のメモリコントローラ。 - ホストシステムから与えられるアクセス指示に従って、複数個の物理ページを含む物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理手段と、
前記論理ブロックに対して、前記フラッシュメモリ内の所定容量の記憶領域を割り当てる記憶領域割り当て手段と、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する所定容量の記憶領域にデータを書き込むデータ書き込み手段と、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割手段と、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送手段と、
を備え、
前記記憶領域割り当て手段は、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定容量の記憶領域を割り当て、
前記データ書き込み手段は、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する前記所定容量の記憶領域に対してデータを書き込み、
前記データ転送手段は、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する前記所定容量の記憶領域に記憶されているデータを、分割後の前記論理サブブロックに対応する前記所定容量の記憶領域に転送する、
ことを特徴とするメモリコントローラ。 - 前記論理ブロック分割手段は、複数個の前記論理サブブロックに分割された前記いずれかの前記論理ブロック内の領域に対して前記所定セクタ数より少ない容量の領域を指定したデータの書き込みが所定期間指示されなかったときに、前記いずれかの前記論理ブロックの分割を解除し、
前記データ転送手段は、前記いずれかの前記論理ブロックの分割が解除されたときに、前記いずれかの前記論理ブロックから分割された前記論理サブブロックに対応する前記所定容量の記憶領域に記憶されているデータを、前記いずれかの前記論理ブロックに対応する前記所定容量の記憶領域に転送する、
ことを特徴とする請求項3に記載のメモリコントローラ。 - 請求項1乃至4のうちのいずれか1項に記載のメモリコントローラと、
前記メモリコントローラによってアクセスされるフラッシュメモリと
を備えるフラッシュメモリシステム。 - ホストシステムから与えられるアクセス指示に従って、複数個の物理ページを含む物理ブロック単位で消去が行われるフラッシュメモリの制御方法であって、
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理ステップと、
前記論理ブロックに対して、前記フラッシュメモリ内の所定個数の物理ブロックを割り当てる記憶領域割り当てステップと、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに割り当てられた物理ブロックにデータを書き込むデータ書き込みステップと、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割ステップと、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送ステップと、
を含み、
前記記憶領域割り当てステップでは、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定個数の物理ブロックを割り当て、
前記データ書き込みステップでは、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する物理ブロックに対してデータを書き込み、
前記データ転送ステップでは、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する物理ブロックに記憶されているデータを、分割後の前記論理サブブロックに対応する物理ブロックに転送する、
ことを特徴とするフラッシュメモリの制御方法。 - ホストシステムから与えられるアクセス指示に従って、複数個の物理ページを含む物理ブロック単位で消去が行われるフラッシュメモリの制御方法であって、
前記アクセス指示により指定されるアドレスが割り当てられているセクタ単位の領域が複数個含まれる所定セクタ数の領域を論理ブロックとして管理する論理ブロック管理ステップと、
前記論理ブロックに対して、前記フラッシュメモリ内の所定容量の記憶領域を割り当てる記憶領域割り当てステップと、
前記アクセス指示により指定された書き込み先の領域が属する前記論理ブロックに対応する所定容量の記憶領域にデータを書き込むデータ書き込みステップと、
前記アクセス指示により、いずれかの前記論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが指示された回数が、所定回数以上になったときに、前記いずれかの前記論理ブロック内の領域を1個又は複数個のセクタ単位の領域を含む論理サブブロックに分割する論理ブロック分割ステップと、
前記フラッシュメモリに記憶されているデータを前記フラッシュメモリ内の他の記憶領域に転送するデータ転送ステップと、
を含み、
前記記憶領域割り当てステップでは、前記論理サブブロックに対して前記フラッシュメモリ内の前記所定容量の記憶領域を割り当て、
前記データ書き込みステップでは、前記アクセス指示により指定された書き込み先の領域が前記論理サブブロックに属するときに、前記論理サブブロックに対応する前記所定容量の記憶領域に対してデータを書き込み、
前記データ転送ステップでは、前記論理ブロックが分割されるときに、分割前の前記論理ブロックに対応する前記所定容量の記憶領域に記憶されているデータを、分割後の前記論理サブブロックに対応する前記所定容量の記憶領域に転送する、
ことを特徴とするフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110086A JP4737223B2 (ja) | 2008-04-21 | 2008-04-21 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110086A JP4737223B2 (ja) | 2008-04-21 | 2008-04-21 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009259145A JP2009259145A (ja) | 2009-11-05 |
JP4737223B2 true JP4737223B2 (ja) | 2011-07-27 |
Family
ID=41386465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110086A Expired - Fee Related JP4737223B2 (ja) | 2008-04-21 | 2008-04-21 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4737223B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8301616B2 (en) | 2006-07-14 | 2012-10-30 | Yahoo! Inc. | Search equalizer |
TW200917277A (en) * | 2007-10-15 | 2009-04-16 | A Data Technology Co Ltd | Adaptive hybrid density memory storage device and control method thereof |
KR101997572B1 (ko) | 2012-06-01 | 2019-07-09 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 쓰기 방법 |
CN112055850B (zh) | 2017-12-13 | 2024-04-23 | 美光科技公司 | Nand装置及相关方法和机器可读媒体 |
TWI687811B (zh) * | 2018-05-14 | 2020-03-11 | 慧榮科技股份有限公司 | 資料儲存裝置及系統資訊的編程方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8171203B2 (en) * | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
JP2005092677A (ja) * | 2003-09-19 | 2005-04-07 | Matsushita Electric Ind Co Ltd | メモリ装置 |
JP4665539B2 (ja) * | 2005-01-31 | 2011-04-06 | ソニー株式会社 | メモリ制御装置、メモリ制御方法、プログラム |
JP4679581B2 (ja) * | 2005-07-29 | 2011-04-27 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法 |
KR100703807B1 (ko) * | 2006-02-17 | 2007-04-09 | 삼성전자주식회사 | 블록 방식의 메모리에서 데이터의 변경 유형에 따라 블록을관리하는 방법 및 장치 |
-
2008
- 2008-04-21 JP JP2008110086A patent/JP4737223B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009259145A (ja) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10657047B2 (en) | Data storage device and method of performing partial garbage collection | |
US8312203B2 (en) | Semiconductor storage device and method of controlling a semiconductor storage device by allocating a physical block composed of plural pages to a group of logical addresses | |
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US10061710B2 (en) | Storage device | |
JP4632180B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP5813589B2 (ja) | メモリシステムおよびその制御方法 | |
JP5480913B2 (ja) | 記憶装置、およびメモリコントローラ | |
JP4666080B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
TWI423022B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
JP4702387B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4743174B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2012058770A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4636005B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4840415B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4582232B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4720891B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4687720B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4241741B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2012068764A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
JP4636046B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952741B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2009301491A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4235595B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4737223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |