JP4734134B2 - 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置 - Google Patents

半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置 Download PDF

Info

Publication number
JP4734134B2
JP4734134B2 JP2006031316A JP2006031316A JP4734134B2 JP 4734134 B2 JP4734134 B2 JP 4734134B2 JP 2006031316 A JP2006031316 A JP 2006031316A JP 2006031316 A JP2006031316 A JP 2006031316A JP 4734134 B2 JP4734134 B2 JP 4734134B2
Authority
JP
Japan
Prior art keywords
electrode
copper
zinc
soldering
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006031316A
Other languages
English (en)
Other versions
JP2007209999A (ja
JP2007209999A5 (ja
Inventor
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006031316A priority Critical patent/JP4734134B2/ja
Publication of JP2007209999A publication Critical patent/JP2007209999A/ja
Publication of JP2007209999A5 publication Critical patent/JP2007209999A5/ja
Application granted granted Critical
Publication of JP4734134B2 publication Critical patent/JP4734134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置に関し、より具体的には、半導体素子又は電子部品をプリント配線基板に半田付けする際に使用される半田付け用フラックス及び当該半田付け用フラックスを用いた実装構造を有する半導体装置に関する。
携帯電話やノート型パソコン等、携帯情報機器のダウンサイジングに伴い、半導体装置の小型化やプリント回路基板の高密度実装技術の確立が不可欠となってきている。LSI(Large Scale Integration)等の半導体素子又はパッケージングされた電子部品をプリント配線基板に高密度に実装するために、半田接合技術のファインピッチ化及び半田接合を用いた接続端子部の微小化が進んでいる。
かかる接続端子部であるプリント配線基板の電極部として、一般に、銅(Cu)パッドが使用される。
また、銅パッドに半導体素子又は電子部品を半田付けする際には、通常ハロゲン系の活性剤又はカルボキシル基(−COOH)等を含んだ有機酸等が包含されているフラックスを用いて、銅パッドの表面に形成された酸化膜(CuO)や汚れを取り除き、加熱中の酸化を防止して半田の濡れ性の向上を図っている。
更に、同様の目的のために、銅パッド表面に無電解によるニッケル(Ni)−リン(P)めっきを施し、当該ニッケル−リンめっきの上に金(Au)めっき処理を施す態様も提案されている(特許文献1、特許文献2参照)。
特開2000−200963号公報 特開2000−223442号公報
図1は、プリント配線基板上に設けられた銅パッドに、上述の従来の半田付けを行う場合の問題点を説明するための図である。
上述の従来の半田付けにおいては、以下の問題がある。
図1を参照するに、プリント配線基板上に設けられた銅(Cu)パッド1に、錫(Sn)の含有量が多い半田2で従来の半田付けを行うと、銅パッド1上に、半田2中の錫(Sn)と銅パッド1を構成する銅(Cu)の相互の拡散により、銅と錫の化合物層3が形成される。かかる化合物層3は硬く脆い化合物から成り、当該化合物層3が厚く成長することにより、半田付けの接合強度の劣化を招き、断線不良となるおそれがある。
また、銅(Cu)原子は錫(Sn)原子よりも拡散速度は速い。従って、かかる拡散速度の差異に基づいて、銅と錫の化合物層3の直下の銅パッド1の表面に、カーケンダルボイド4が形成される。かかるボイド4が成長するとクラックに発展し、半田接合が破壊されるおそれがある。このような不具合を引きこす要因となるカーケンダルボイド4の発生する度合いは、銅と錫の化合物層3が厚く成長すればするほど高くなる。
また、銅パッド表面に無電解によるニッケル(Ni)−P(リン)めっきを施した場合でも、ニッケル(Ni)原子の半田中への拡散は早いため、ニッケル(Ni)と錫(Sn)の硬く脆い化合物拡散層が厚く形成され、この拡散層で、落下衝撃等により破壊が生じ得る。更に、ニッケル(Ni)と錫(Sn)の化合物拡散層と、その直下に位置するニッケル(Ni)−リン(P)めっきとの界面にはリン(P)原子が残存しており、かかる界面部分は脆弱であり、接合強度の低下を招く。
なお、ニッケル(Ni)−リン(P)めっきの上に金(Au)めっき処理が施されている場合であっても、金(Au)原子は半田中に瞬時に拡散溶融してしまうため、依然として上述の問題は発生し得る。
銅(Cu)と錫(Sn)の化合物層3及びニッケル(Ni)と錫(Sn)の化合物拡散層等、このような化合物の層は、半田の濡れ性を確保するために必要であるが、当該層の厚さが厚くなると上述の問題が生じる。
かかる問題を解消するために、例えば、ニッケル(Ni)−リン(P)の上に施す金(Au)めっきの厚さを大きくすると、硬くて脆い性質を持つ金(Au)と錫(Sn)の化合物層が形成され、上述の場合と同様に接合部の強度の低下を招くことになる。
そこで、本発明は、上記の点に鑑みてなされたものであって、半田付けの際に良好な接続強度を得ることができる半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極上に、鉛の含有量が0.001以上0.1wt%以下の範囲である半田合金を半田付けするために用いられる、ロジンと、溶剤と、活性剤と、10%の有機酸亜鉛とを含むことを特徴とする半田付けフラックスが提供される。
記電極に金メッキが施されていてもよい。
本発明の別の観点によれば、銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極の上に、半田合金が半田付けされた半導体装置であって、前記半田合金は鉛の含有量が0.001以上0.1wt%以下の範囲であり、ロジンと、溶剤と、活性剤と、10%の有機酸亜鉛とを含む半田付けフラックスにより、前記電極と前記半田合金との界面に、亜鉛を含む合金層が形成されていることを特徴とする半導体装置が提供される。
本発明によれば、半田付けの際に良好な接続強度を得ることができる半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。
図2は、プリント配線基板上に設けられた銅パッドに、本発明の実施の形態にかかる半田付け用フラックスを用いた半田付けの概念図である。
図2を参照するに、本発明の実施の形態では、図示を省略するプリント配線基板上に設けられた銅(Cu)パッド又は前記銅パッドの表面に無電解ニッケルめっきを施したパッドから成る電極11に半田付けを行う際に、亜鉛(Zn)の金属塩を含有させたフラックス13が用いられている(図2(a))。即ち、前記電極11の上に当該フラックス13を設け、その上で半田12を設けている(図2(b))
本発明の実施の形態で用いられるフラックス13は、常温で固体の松脂等から成るロジン、溶剤、及びハロゲン、塩素、臭素、又はカルボキシル基(−COOH)等を含んだ有機酸等を含む活性剤等を備え、亜鉛の金属塩が含有されている。
かかる亜鉛の金属塩としては、例えばステアリン酸亜鉛等の有機カルボン酸亜鉛(R−COOZn)や有機スルフォン酸亜鉛(R−SOZn)のような有機酸亜鉛があげられる。例えば、ステアリン酸亜鉛は常温では安定しており、半田付け以前に電極11となる銅パッドの表面に施された無電解ニッケルめっき中のニッケルと反応することはなく、半田付け温度に加熱されると亜鉛が遊離し、前記ニッケルと優先的に反応する。
上述の例の他に、酢酸亜鉛、コハク酸亜鉛、ステアリン酸亜鉛、グルコン酸亜鉛、グルタミン酸亜鉛、パルミチン酸亜鉛、クエン酸亜鉛、フマル酸亜鉛、リンゴ酸亜鉛などを有機酸亜鉛として用いることもできる。
上述の亜鉛の金属塩は反応性が高く、半田12を用いて半田付けを行うと、電極11として銅パッドを用いる場合は銅(Cu)と亜鉛(Zn)、電極11として銅パッドの表面に無電解ニッケル(Ni)めっきが施されている場合はニッケル(Ni)と亜鉛(Zn)、を含む安定な合金層が形成される。
即ち、半田付けにより半田12に含有されている錫(Sn)と前記銅(Cu)又はニッケル(Ni)とが反応するときに、フラックス13中に含有されている亜鉛(Zn)も巻き込まれて反応し、安定な錫銅亜鉛(Sn−Cu−Zn)、錫ニッケル亜鉛(Sn−Ni−Zn)の合金層15が形成される(図2(c))
かかる合金層15が一旦形成されると、銅(Cu)又はニッケル(Ni)がその直上に設けられている半田12に拡散してしまうことが阻害され、従来のような不具合を生じさせる電極11と半田13との界面で発生する銅(Cu)と錫(Sn)との反応層(拡散層)又はニッケル(Ni)と錫(Sn)との反応層(拡散層)の成長を抑制することができる。即ち、上述の合金層15は拡散バリア層の役割を果たす。
なお、本実施の形態に用いられるフラックス13も、従来のフラックスと同様に、銅パッド表面の酸化膜(CuO)や汚れを取り除き、加熱中の酸化を防止して半田12の濡れ性の向上を図ることができることは言うまでもない。
ところで、本実施の形態に使用される半田12の材料としては、鉛(Pb)が0.001乃至0.1Wt%含まれている半田を用いることが望ましい。鉛(Pb)は他の原子の拡散を助長する特性を有し、亜鉛(Zn)とニッケル(Ni)の反応を促進させる。従って、半田12の材料としては、鉛(Pb)が0.001乃至0.1Wt%含まれている半田を用いると、半田12と電極11との界面に、安定な錫銅亜鉛(Sn−Cu−Zn)又は錫ニッケル亜鉛(Sn−Ni−Zn)の合金層15を良好に形成することができる。
一方、鉛(Pb)の含有量が0.001wt%以下では上述の効果は見られず、0.1wt%を超えた場合は銅(Cu)又はニッケル(Ni)の拡散を助長し過ぎてしまい、銅(Cu)又はニッケル(Ni)がその直上に設けられている半田12に拡散し、銅(Cu)と錫(Sn)との反応層(拡散層)又はニッケル(Ni)と錫(Sn)との反応層(拡散層)が厚く形成されてしまう。
従って、半田12中の鉛(Pb)の含有率は0.001乃至0.1Wt%とすることが望ましい。
以上説明したように、本実施の形態によれば、電極11と半田13との界面で発生する銅(Cu)と錫(Sn)との反応層(拡散層)又はニッケル(Ni)と錫(Sn)との反応層(拡散層)の成長を抑制することができ、良好な接続強度を確保できる半田付けを行うことができ、信頼性の高い接続部を形成することができる。
ところで、本発明の発明者は、本発明の実施の形態と従来技術とを比較する実験を行い、図3乃至図5に示す結果を得た。
ここで、図3は、本発明の実施の形態と従来技術との比較実験の結果を示す表である。図4は、本発明の実施の形態と従来技術の、接合強度結果を示すグラフである。図5は、本発明の実施の形態と従来技術の、半田付け接合構造を示す走査型電子顕微鏡SEM(Scanning Electron Microscope)写真である。
本実験では、ガラスセラミックスから成り外形が50mm×50mmの配線基板上に設けられた100個の電極に、上述の本実施の形態におけるフラックスを用いた半田付けと、当該フラックスを用いずに従来のフラックスを用いた半田付けを行い、比較した。
より具体的には、各電極の直径は0.5mmに設定し、電極間のピッチ長さは1.0mmに設定した。電極は、ニッケル電極(実施例1乃至実施例3及び比較例1)と銅電極(実施例4乃至実施例6及び比較例2)との2種類を用いた。
また、本実施の形態のフラックスとして、ポリペールロジン40%、ブチルカルビトール48%、コハク酸1%、セバシン酸1%、ステアリン酸亜鉛10%を混合したフラックスを用いた。かかるフラックスを用いて半田付けした例が、図3に示す表中に「実施例1」乃至「実施例6」として記載されている。
比較のための従来のフラックスとして、ポリペールロジン50%、ブチルカルビトール48%、コハク酸1%、セバシン酸1%のフラックスを用いた。かかるフラックスを用いて半田付けした例が、図3に示す表中に「比較例1」及び「比較6」として記載されている。
本実験では、上述の電極部に、かかるフラックスを0.1mg塗布し、次いで、前記電極に半田ボールを搭置した。
本実施の形態の半田として、3wt%の銀と、0.5wt%の銅と、0.001wt%、0.05wt%、又は0.1wt%の鉛と残り錫からなる半田を用いた。また、比較として、3wt%の銀と、0.5wt%の銅と、残りが錫からなり、直径0.6mmの半田を用いた。
上述の組成を有する半田ボールを前記電極上に搭置した後、230℃で10秒間加熱し、グリコールエーテル系の溶剤であるクリンスルー(花王株式会社の商品名)で洗浄を行い、次いで、150℃で72時間の熱処理を施し、接合部の強度を測定した。
図3に示すように、従来のフラックスを用いた場合は、ニッケル電極を用いた比較例1では形成された拡散層の厚さは6乃至10μmであり、銅電極を用いた比較例2では形成された拡散層の厚さは6乃至8μmであるのに対し、本実施の形態の場合では、ニッケル電極を用いた実施例1乃至実施例3では形成された拡散層の厚さは1乃至4μmであり、銅電極を用いた実施例4乃至実施例6では形成された拡散層の厚さは2乃至3.5μmである。このように、本実施の形態では、形成された拡散層の厚さは従来のフラックスを用いた場合に比し薄く、拡散層の成長が抑制されている。
また、図5に示す写真からも、従来のフラックスを用いた場合(図5(a))は電極上に拡散層が厚く形成されていることを観察でき、また、本実施の形態のフラックスを用いた場合(図5(b))は電極上に拡散バリア層が形成されていることを観察することができる。
更に、図3に示すように、接合強度の劣化(初期の強度に対する強度変化)は、従来のフラックスを用いた場合は、ニッケル電極を用いた比較例1では約77%であり、銅電極を用いた比較例2では約64%と高いのに対し、本実施の形態の場合では、ニッケル電極を用いた実施例1乃至実施例3では約25%であり、銅電極を用いた実施例4乃至実施例6でも約25%であり、従来に比し、低く抑えられていることがわかる。
また、図4には、実施例2及び比較例1の場合の接合強度の劣化の時間推移が示されている。図4に示すグラフの横軸は、150℃の熱処理を施した時間を示し、縦軸は、接合強度を示す。比較例1では、初期の接合強度802(g)から時間経過と共に接合強度が劣化し、当該熱処理を施して72時間経過すると182(g)(図3参照)になっているのに対し、実施例2では、初期の接合強度810(g)から時間経過と共に僅かに劣化し、当該熱処理を施して72時間経過すると615(g)(図3参照)となっており、接合強度の劣化が従来に比し低く抑えられていることがわかる。
以上説明したように、本実施の形態によれば、半田付けに、亜鉛の金属塩が含有されたフラックスが用いられるため、半田付けにより、錫銅亜鉛(Sn−Cu−Zn)又は錫ニッケル亜鉛(Sn−Ni−Zn)の化合物層が形成される。但し、予め半田合金に銅(Cu)や銀(Ag)を添加した半田もあるが、この場合には、錫(Sn)、銅(Cu)、ニッケル(Ni)、銀(Ag)、金(Au)、亜鉛(Zn)等による複雑な化合物を形成する場合もある。このような化合物においても、本実施の形態と同様の効果を奏することができる。
かかる化合物層により、電極を構成する銅又はニッケルがその直上に設けられている半田に拡散してしまうことが回避され、従来のような不具合を生じさせる電極と半田との界面で発生する銅又はニッケルと半田との反応層(拡散層)の成長を抑制することができる。従って、接合部における信頼性の高い接合を確保することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
なお、上述の本実施の形態では、銅(Cu)パッド又は前記銅パッドの表面に無電解ニッケルめっきを施したパッドから成る電極に半田付けをする例を示したが、当該無電解ニッケルめっきの上に金(Au)めっき処理を施したパッドから成る電極上に半田付けする場合にも、本発明を適用することができる。
また、半田付けを行う電極として、銅パッドの表面に無電解ニッケルめっきを施したパッドを用いた場合、亜鉛の金属塩の代わりに銅の金属塩を含有させたフラックス、又は亜鉛(Zn)と銅(Cu)の金属塩を含有させたフラックスを用いてもよい。この場合も、本実施の形態と同様の効果を奏することができる。
以上の説明に関し、更に以下の項を開示する。
(付記1) 銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極上に半田合金を半田付けするために用いられる半田付けフラックスであって、
当該フラックスは亜鉛の金属塩を含むことを特徴とする半田付けフラックス。
(付記2) 付記1記載の半田付けフラックスであって、
前記亜鉛の金属塩は有機酸亜鉛であることを特徴する半田付けフラックス。
(付記3) 付記1又は2記載の半田付けフラックスであって、
前記半田合金は鉛を含有し、
前記半田合金における前記鉛の含有量は0.001以上0.1wt%以下の範囲であることを特徴とする半田付けフラックス。
(付記4) 付記1乃至3いずれか一項記載の半田付けフラックスであって、
ロジン、溶剤、及び活性剤を含むことを特徴とする半田付けフラックス。
(付記5) 付記1乃至4いずれか一項記載の半田付けフラックスであって、
前記電極に金メッキが施されていることを特徴とする半田付けフラックス。
(付記6) 銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極の上に、半田合金が半田付けされた半導体装置であって、
前記電極と前記半田合金との界面に、亜鉛を含む合金層が形成されていることを特徴とする半導体装置。
(付記7) 付記6記載の半導体装置であって、
前記半田合金は鉛を含有し、
前記半田合金における前記鉛の含有量は0.001以上0.1wt%以下の範囲であることを特徴とする半導体装置。
(付記8) 付記6又は7記載の半導体装置であって、
前記電極に金メッキが施されていることを特徴とする半導体装置。
プリント配線基板上に設けられた銅パッドに、従来の半田付けを行う場合の問題点を説明するための図である。 プリント配線基板上に設けられた銅パッドに、本発明の実施の形態にかかる半田付け用フラックスを用いた半田付けの概念図である。 本発明の実施の形態と従来技術との比較実験の結果を示す表である。 本発明の実施の形態と従来技術の、接合強度結果を示すグラフである。 本発明の実施の形態と従来技術の、半田付け接合構造を示す走査型電子顕微鏡SEM写真である。
符号の説明
1、11 電極
2、12 半田合金
3 化合物層
4 カーケンダルボイド
13 半田付けフラックス
15 合金層

Claims (3)

  1. 銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極上に、鉛の含有量が0.001以上0.1wt%以下の範囲である半田合金を半田付けするために用いられる
    ロジンと、
    溶剤と、
    活性剤と、
    10%の有機酸亜鉛と
    を含むことを特徴とする半田付けフラックス。
  2. 前記ロジンとして、ポリペールロジンを40%含み、
    前記溶剤として、ブチルカルビトールを48%含み、
    前記活性剤として、コハク酸を1%、セバシン酸を1%含み
    前記有機酸亜鉛として、ステアリン酸亜鉛10%を含む
    ことを特徴とする請求項1記載の半田付けフラックス。
  3. 銅電極又は前記銅電極の表面に無電解ニッケルめっきが施された電極の上に、半田合金が半田付けされた半導体装置であって、
    前記半田合金は鉛の含有量が0.001以上0.1wt%以下の範囲であり、
    ロジンと、
    溶剤と、
    活性剤と、
    10%の有機酸亜鉛とを含む半田付けフラックスにより、
    前記電極と前記半田合金との界面に、亜鉛を含む合金層が形成されている
    ことを特徴とする半導体装置。
JP2006031316A 2006-02-08 2006-02-08 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置 Expired - Fee Related JP4734134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006031316A JP4734134B2 (ja) 2006-02-08 2006-02-08 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031316A JP4734134B2 (ja) 2006-02-08 2006-02-08 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置

Publications (3)

Publication Number Publication Date
JP2007209999A JP2007209999A (ja) 2007-08-23
JP2007209999A5 JP2007209999A5 (ja) 2008-12-11
JP4734134B2 true JP4734134B2 (ja) 2011-07-27

Family

ID=38488856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031316A Expired - Fee Related JP4734134B2 (ja) 2006-02-08 2006-02-08 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置

Country Status (1)

Country Link
JP (1) JP4734134B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090776A1 (ja) * 2008-01-17 2009-07-23 Horizon Technology Laboratory Co., Ltd. 半導体装置およびその製造方法
JP5083000B2 (ja) * 2008-04-07 2012-11-28 富士通株式会社 電子部品装置及び電子部品装置の製造方法
JP6281468B2 (ja) * 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072696A (ja) * 1983-09-30 1985-04-24 Toshiba Corp 軟ろうフラックス
JPS6160266A (ja) * 1984-08-31 1986-03-27 Kemikooto:Kk フレオン洗浄性の良いはんだ付け法
JP2000252380A (ja) * 1999-02-25 2000-09-14 Mitsui Chemicals Inc はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP2000317682A (ja) * 1998-07-02 2000-11-21 Matsushita Electric Ind Co Ltd はんだ粉末とその製造方法、およびソルダーペースト
JP2001001180A (ja) * 1999-06-21 2001-01-09 Tanaka Electronics Ind Co Ltd 半田材料及びそれを用いた電子部品
JP2004306092A (ja) * 2003-04-08 2004-11-04 Tamura Kaken Co Ltd 回路基板はんだ付用フラックス及びソルダーペースト

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072696A (ja) * 1983-09-30 1985-04-24 Toshiba Corp 軟ろうフラックス
JPS6160266A (ja) * 1984-08-31 1986-03-27 Kemikooto:Kk フレオン洗浄性の良いはんだ付け法
JP2000317682A (ja) * 1998-07-02 2000-11-21 Matsushita Electric Ind Co Ltd はんだ粉末とその製造方法、およびソルダーペースト
JP2000252380A (ja) * 1999-02-25 2000-09-14 Mitsui Chemicals Inc はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP2001001180A (ja) * 1999-06-21 2001-01-09 Tanaka Electronics Ind Co Ltd 半田材料及びそれを用いた電子部品
JP2004306092A (ja) * 2003-04-08 2004-11-04 Tamura Kaken Co Ltd 回路基板はんだ付用フラックス及びソルダーペースト

Also Published As

Publication number Publication date
JP2007209999A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4904953B2 (ja) 配線用導体及びその製造方法並びに端末接続部並びにPbフリーはんだ合金
JP4428448B2 (ja) 鉛フリーはんだ合金
JP2008021501A (ja) 配線用電気部品及び端末接続部並びに配線用電気部品の製造方法
TWI618798B (zh) Lead-free solder alloy
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US6130479A (en) Nickel alloy films for reduced intermetallic formation in solder
US20090246911A1 (en) Substrate for mounting electronic components and its method of manufacture
US20100127047A1 (en) Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints
WO2015019966A1 (ja) 鉛フリーはんだ合金
JP2004114069A (ja) 無電解Niメッキ部分へのはんだ付け用はんだ合金
JP5067481B2 (ja) 配線基板およびその製造方法、電子装置の製造方法
JP4734134B2 (ja) 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2001308144A (ja) フリップチップ実装方法
JP2002185130A (ja) 電子回路装置及び電子部品
JP2007123674A (ja) 配線基板、及び電子装置
JP6267427B2 (ja) はんだ付け方法及び実装基板
WO2000075940A1 (fr) Composant electronique, appareil dans lequel est monte ce composant et procede de fabrication de cet appareil
JP4071049B2 (ja) 鉛フリー半田ペースト
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
JP2010147245A (ja) 電子部品の製造方法
KR20240034096A (ko) 접속핀
JP4935755B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees