JP4733768B2 - 半導体装置とその製造方法および画像表示装置 - Google Patents

半導体装置とその製造方法および画像表示装置 Download PDF

Info

Publication number
JP4733768B2
JP4733768B2 JP2009526336A JP2009526336A JP4733768B2 JP 4733768 B2 JP4733768 B2 JP 4733768B2 JP 2009526336 A JP2009526336 A JP 2009526336A JP 2009526336 A JP2009526336 A JP 2009526336A JP 4733768 B2 JP4733768 B2 JP 4733768B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
resin film
organic semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009526336A
Other languages
English (en)
Other versions
JPWO2009019865A1 (ja
Inventor
誠一 中谷
嘉久 山下
孝史 北江
享 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009526336A priority Critical patent/JP4733768B2/ja
Publication of JPWO2009019865A1 publication Critical patent/JPWO2009019865A1/ja
Application granted granted Critical
Publication of JP4733768B2 publication Critical patent/JP4733768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置、とりわけ樹脂フィルム上に形成された、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置に関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとして、より軽量なフラットパネルディスプレイに対するニーズが高まっている。また情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増え、薄くて軽く、手軽に持ち運び可能なモバイル用表示媒体として、電子ペーパあるいはデジタルペーパへのニーズも高まりつつある（特許文献１など）。
一般に平板型（フラットパネル）ディスプレイ装置においては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。これらの表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）が主に用いられている。例えば、通常のコンピュータディスプレイではガラス基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ＴＦＴ素子には従来、主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等のＳｉ半導体が用いられている。これらＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
Ｓｉ半導体を用いたＴＦＴ素子の製造には以下に示す２つの問題がある。
１つは、スパッタリング等、真空チャンバーを要する真空系内での製造プロセスを何度も繰り返して各層を形成する必要があり、装置コスト、ランニングコストが非常に膨大なものとなっていた。例えば、各層の形成のために真空蒸着、ドープ、フォトリソグラフ、現像等の工程を何度も繰り返す必要があり、何十もの工程を経て素子を基板上に形成している。スイッチング動作の要となる半導体部分に関しても、ｐ型、ｎ型等、複数種類の半導体層を積層している。こうした従来のＳｉ半導体による製造方法では、真空チャンバー等の製造装置の大幅な設計変更が必要とされる等の理由からディスプレイ画面の大型化のニーズに対応した設備の変更も容易ではない。
２つ目の問題は、使用する基材が耐熱性を有する材料に限られ、樹脂フィルム等の軽量で可撓性を有する基材が使用できないという問題である。
Ｓｉ材料を用いたＴＦＴ素子の形成には例えば５００〜１０００℃と高い温度に加熱する工程が含まれるため、基板材料はこの高い工程温度でも使用できる材料に制限され、実際上はガラスを用いざるをえない。このため先に述べた電子ペーパあるいはデジタルペーパといった薄型ディスプレイを、Ｓｉ半導体を用いたＴＦＴ素子を利用して構成した場合、ガラス基板のためにそのディスプレイは重く、柔軟性に欠け、落下等の衝撃で比較的容易に割れ等の破損が生じる。すなわち、ガラス基板上にＴＦＴ素子を形成して得られるディスプレイ装置では、携帯用薄型ディスプレイへのニーズを満たすことが困難である。
この問題を解決できる半導体材料として、近年精力的に研究が進められているのが有機半導体材である。有機半導体は、高い電荷輸送性を有する有機化合物であり、有機ＥＬ素子用の電荷輸送性材料のほか、有機レーザ発振素子や、有機薄膜トランジスタ素子（有機ＴＦＴ素子）への応用が可能である。
有機半導体を用いた半導体装置（有機半導体デバイス）は、比較的低い温度で形成でき、従って基材（基板）に関する耐熱性の制限が緩和され、透明樹脂基板等のフレキシブル基材上にも例えばＴＦＴ素子を形成することが可能となる。また、その分子構造を適切に改良することによって、溶液化した有機半導体を得ることができ、この有機半導体溶液をインク化し、インクジェット方式を含む印刷法を用いることで、不活性雰囲気中等の真空を必要としない条件での製造も可能となる。
印刷方式を用いた印刷エレクトロニクス技術は、低温プロセスの実施（脱高温）、真空プロセスの緩和（脱真空などの利点に加え）、フォトリソグラフ工程を実施しないプロセス（脱フォトリソ）を行うことができる。
図１４は、印刷方式を利用して製造する、有機半導体１３０を含む半導体デバイス（フレキシブル半導体デバイス）１０００の構成を模式的に示す断面図である。半導体デバイス（半導体装置）１０００は、樹脂基材（例えば、ＰＥＴ，ＰＩ）１１０の上に、印刷によって各層（１２０、１３０、１４０、１５０）が積層された構造を有している。図示した構成では、樹脂基板１１０の上に、順次、配線層１２０、有機半導体層１３０、絶縁膜１４０、配線層１５０が形成されている。具体的な構成は、適宜改変されるものの、有機半導体層１３０の周辺には、ソース電極１２０ｓ、ドレイン電極１２０ｄ、ゲート電極１５０ｇが配置され、有機ＴＦＴが構築される。
このように透明樹脂基板上にＴＦＴ素子を形成し、そのＴＦＴ素子により表示材料を駆動させることにより、ディスプレイを従来のものよりも軽く、柔軟性に富み、落としても割れない（もしくは非常に割れにくい）ディスプレイとすることができる。
特開２００７−６７２６３号公報
電子ペーパあるいはデジタルペーパといった薄型ディスプレイでは、より一層の小型軽量化へのニーズが高く、これを実現するためには、半導体装置１０００の半導体素子をより高密度に形成する必要がある
同様に、据え置き型の液晶や有機ＥＬ等の画像表示装置においても、大型化を行いながら軽量化、薄型化を行っていくことへの強いニーズ、あるいは従来と同じスペースで画素数を増加させる高品位化（高解像度化）への強いニーズがあり、これらに対応していくためにも半導体装置１０００の半導体素子をより高密度に形成する必要がある。
しかし、半導体装置１０００は、樹脂１１０の上に平面的な各層（１２０、１３０、１４０、１５０）を順次積層していく構造であるため、形成される半導体素子の集積密度の向上に限界がある。
そこで、本発明は樹脂フィルム基材の内部に半導体素子を形成することにより、より高密度に半導体素子を形成できる半導体装置およびその製造方法を提供することを目的とする。また、この樹脂フィルム基材の内部に半導体素子を形成した半導体装置を用いた画像形成装置を提供することも目的とする。
本発明の態様１は、一方の面から他方の面に貫通するスルーホールを有する樹脂フィルムと、前記スルーホールの内部に配置された有機半導体と、前記有機半導体の一方の端部を覆う絶縁膜と、前記絶縁膜を覆うゲート電極と、前記有機半導体の他方の端部と電気的に接続したソース電極と、前記有機半導体の他方の端部と電気的に接続したドレイン電極と、を有することを特徴とする半導体装置である。
本発明の態様２は、前記樹脂フィルムの他方の面に接合された第２樹脂フィルムを更に有する態様１記載の半導体装置である。
本発明の態様３は、前記第２樹脂フィルムが第２スルーホールと該第２スルーホールに形成された導電性組成物とからなるビアを有することを特徴とする態様２に記載の半導体装置である。
本発明の態様４は、前記有機半導体が前記ソース電極と前記ドレイン電極と前記絶縁層と前記第２樹脂フィルムとによりシールされていることを特徴とする態様２または３に記載の半導体装置である。
本発明の態様５は、前記ソース電極と前記ドレイン電極とは櫛形形状を有し、互いに噛み合うように対向離間して配置されていることを特徴とする態様１〜４のいずれかに記載の半導体装置である。
本発明の態様６は、前記絶縁層がスルーホール内部に位置することを特徴とする態様１〜５のいずれかに記載の半導体装置である。
本発明の態様７は、前記有機物半導体が前記スルーホールの壁面に沿って形成され、中空部を有することを特徴とする態様１〜６の何れかに記載の半導体装置である。
本発明の態様８は、前記有機半導体の前記中空部に前記ゲート電極が充填されていることを特徴とする態様７に記載の半導体装置である。
本発明の態様９は、前記絶縁膜が前記樹脂フィルムの一方の面上に延在していることを特徴とする態様８に記載の方法である。
本発明の態様１０は、前記有機半導体が高分子有機半導体から成ることを特徴とする態様１〜９の何れかに記載の半導体装置である。
本発明の態様１１は、前記有機半導体が低分子有機半導体から成ることを特徴とする態様１〜９の何れかに記載の半導体装置である。
本発明の態様１２は、前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択されるいずれか一つであることを特徴とする態様１〜１１の何れかに記載の半導体装置である。
本発明の態様１３は、前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする態様１〜１２の何れかに記載の半導体装置である。
本発明の態様１４は、発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、態様１〜１３の何れかに記載の半導体装置を含むことを特徴とする画像表示装置である。
本発明の態様１５は、態様１〜１３の何れかに記載の半導体装置の半導体素子を、ＯＮ／ＯＦＦするスイッチングトランジスタとして用いたことを特徴とする態様１４記載の画像表示装置である。
本発明の態様１６は、態様１〜１３の何れかに記載の半導体装置の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする態様１４または１５に記載の画像表示装置である。
本発明の態様１７は、前記発光素子が、有機エレクトロルミネッセンス発光素子であることを特徴とする態様１４〜１６の何れかに記載の画像表示装置である。
本発明の態様１８は、（１）樹脂フィルムの一方の面にソース電極とドレイン電極を形成し、該ソース電極とドレイン電極が底面に位置するスルーホールを前記樹脂フィルムの他方の面から一方の面に向け形成する工程と、（２）一方の端部が前記ソース電極とドレイン電極とに接触するように、前記スルーホール内に有機半導体を形成する工程と、（３）前記有機半導体の他方の端部を覆い少なくともその一部がゲート絶縁膜として機能する絶縁層を形成する工程と、（４）前記絶縁層のゲート絶縁膜として機能する部分を覆うゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。
本発明の態様１９は、前記工程（１）が、ソース電極とドレインが配置された第２樹脂フィルムの面上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする態様１８に記載の半導体装置の製造方法である。
本発明の態様２０は、前記第２フィルムが他方の面に配置された配線層と、該配線層と前記ソース電極または前記ドレイン電極とを導通させるビアと、を有することを特徴とする態様１９に記載の製造方法である。
本発明の態様２１は、前記有機半導体が中空部を有して、前記スルーホールの壁面に形成されることを特徴とする態様１８〜２０の何れかに記載の製造方法である。
本発明の態様２２は、前記中空部を充填するように前記ゲート電極が形成されることを特徴とする請求２１に記載の製造方法である。
本発明の態様２３は、前記絶縁層が前記樹脂フィルムの他方の面上に延在するように形成されることを特徴とする態様２２に記載の製造方法である。
樹脂フィルムに設けたスルーホールの内部に有機半導体を配置し、この有機半導体の一方の端部をゲート絶縁膜で覆い、該ゲート絶縁膜上にゲート電極を配置し、有機半導体の他方の端部にソース電極およびドレイン電極を設けた半導体装置を用いることで集積密度の高い半導体装置およびその製造方法の提供が可能となる。併せてこの半導体装置を用いることで、薄型化等の小型化、軽量化を実現した画像表示装置の提供も可能となる。
本発明の実施形態１に係る半導体装置２００の構成を模式的に示す断面図である。 本発明の実施形態１に係る半導体装置１００の構成を模式的に示す断面図である。 ソース電極とドレイン電極の配置の変形例を示す上面図である。 本発明の実施形態１に係る半導体装置１０１の構成を模式的に示す断面図である。 本発明の実施形態１に係る半導体装置１００の製造方法を示す断面図である。 本発明の実施形態１に係る半導体装置１００の製造方法を示す断面図である。 本発明の実施形態２に係る半導体装置１０２の構成を模式的に示す断面図である。 本発明の実施形態２に係る半導体装置１０３の構成を模式的に示す断面図である。 本発明の実施形態２に係る半導体装置１０３の製造方法を示す断面図である。 発明の実施形態２に係る半導体装置１０３の製造方法を示す断面図である。 本発明の実施形態３に係る画像表示装置５００を模式的に示す斜視図である。 本発明の実施形態３にかかる半導体装置３００の構成を模式的に示す断面図である。 半導体装置３００の等価回路を示す図である。 従来の半導体装置１０００の構成を模式的に示す断面図である。
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及びそれらの用語を含む別の用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
・実施形態１
図１は本発明の実施形態１に係る半導体装置２００の断面構成を模式的に示す部分断面図である。半導体装置２００では、スルーホール１７内に有機半導体部３０を設けている。すなわち半導体装置２００は、スルーホール１７が形成されている樹脂フィルム（フレキシブル基材）１２を有し、スルーホール１７の内部には、その壁面（内壁）１７ａに接触するように有機半導体部３０が配置されている。有機半導体部３０の一方の端部（図１では上方の端部）を覆うように絶縁層２２が配置されており、この絶縁層２２はゲート絶縁膜として機能する。ゲート絶縁膜２２の上には、樹脂フィルム１２の一方の面（図１では上面）上に延在する導電層１０が形成される。導電層１０のうちゲート絶縁膜２２上の部分がゲート電極２０ｇとして機能する。
樹脂フィルム１２の他方の面（図１では下面）上には、その一部がソース電極２０ｓとして有機半導体部３０の他方の端部（図１では下方の端部）とオーミック接触している導電層１０を有する。また、樹脂フィルム１２の他方の面上には、別の導電性１０が配置され、その一部はドレイン電極２０ｄとして有機半導体部３０の他方の端部とオーミック接触している。ソース電極２０ｓとドレイン電極２０ｄは所定の間隔で分離されている。
そして、ソース電極２０ｓとドレイン電極２０ｄは、それぞれスルーホール１７の底面１７ｂの一部を構成している。図１に示す実施形態では、ソース電極２０ｓとドレイン電極２０ｄとの間にも有機半導体部３０が入り込んでおり、ソース電極２０ｓとドレイン電極２０ｄとの間の有機半導体部３０も底面１７ｂを構成している。
これにより、半導体装置２００に、有機半導体部３０と、ソース電極２０ｓと、ドレイン電極２０ｄと、絶縁層（ゲート絶縁膜）２２と、ゲート電極２０ｇとから成る半導体素子（ＦＥＴ）が形成されている。
なお、ソース電極２０ｓとドレイン電極２０ｄが対向している間（図１ではソース電極２０ｓの右側の面とドレイン電極２０ｄの左側の面の間）に有機半導体部３０がなくてもソース電極２０ｓとドレイン電極２０ｄより上部に位置する有機半導体部３０を介してソース電極２０ｓとドレイン電極２０ｄ間の電流の流れが確保できれば特段の支障はない。
このように、本実施形態では、従来、有機半導体が配置されることがなかった基材（樹脂フィルム）１２のスルーホール１７内に有機半導体部３０を配置し、樹脂フィルム１２の一方の面にゲート電極２０ｇとゲート絶縁層２２を配置し、樹脂フィルム１２の他方の面にソース電極２０ｓおよびドレイン電極２０ｄを配置している。したがって、半導体装置２００は立体的にスペースを有効に活用できることから、高い密度で半導体素子を形成することが可能となる。
図２は、本実施形態に含まれる別の半導体装置１００を模式的に示す断面図である。半導体装置１００は、半導体装置２００と同じように樹脂フィルム１２ｂ（１２）がスルーホール１７を有し、スルーホール１７の内部に有機半導体部３０が配置されている。そして、半導体装置１００には有機半導体部３０と、ソース電極２０ｓと、ドレイン電極２０ｄと、絶縁層（ゲート絶縁膜）２２と、ゲート電極２０ｇとから成る半導体素子（ＦＥＴ）が半導体装置２００と同じように形成されている。樹脂フィルム１２ｂの両面には、ソース電極２０ｓ、ドレイン電極２０ｄおよびゲート電極２０ｇの何れか１つを含む導電層１０が形成されている。
半導体装置１００は、半導体装置２００にはない、第２の樹脂フィルム１２ａ（１２）を更に有している。樹脂フィルム１２ａは、樹脂フィルム１２ｂのソース電極２０ｓおよびドレイン電極２０ｄが設けられている方の面（図２では樹脂フィルム１２ｂの下面）と接着して配置され、ソース電極２０ｓを含む導電層１０と、ドレイン電極２０ｄを含む導電層１０とが、樹脂フィルム１２ａと樹脂フィルム１２ｂとにより挟まれている。
樹脂フィルム１２ａは、その内部に層間接続部材（ビア）１４を備えたスルーホール（ビアホール）１３を有している。樹脂フィルム１２ａはさらに、他方の面（ソース電極２０ｓおよびドレイン電極２０ｄと接していない方の面）に導電層１０（１０ｂ）を有しており、この導電層１０ｂは、ビア１４を介してドレイン電極２０ｄと導通している。
このように、半導体装置１００は、樹脂フィルム１２ｂの一方の面の導電層１０、樹脂フィルム１２ａと樹脂フィルム１２ｂとの間に位置する導電層１０および樹脂フィルム１２ａの他方の面の導電層１０の合計３つの導電層１０（１０ｂ）と、樹脂フィルム１２ａおよび樹脂フィルム１２ｂの２つの樹脂フィルムとより成る多層基板１５を有する。
さらに、図２に示す実施形態では、半導体装置１００は、樹脂フィルムの一方の面上にゲート電極２０ｇと繋がっていない導電層１０（１０ａ）を有している。このように、半導体装置１００は、ソース電極２０ｓ、ドレイン電極２０ｄおよびゲート電極２０ｇの何れとも繋がっていない配線層（導電層）１０ａを樹脂フィルム１２（１２ａまたは１２ｂ）上に有してもよい。
以上のように構成された半導体装置１００は、立体的にスペースを有効に活用し、高い密度で半導体素子を形成できることに加えて、多層基板１５により配線も立体的に行えることからより複雑な配線をより少ないスペースで行うことが可能となる。
なお、ビア１４および導電層１０ｂが、ドレイン電極２０ｄではなく、ソース電極２０ｓと導通している半導体装置も本実施形態に含まれる。さらに、樹脂フィルム１２ａが樹脂フィルム１２ｂの上側の面上に配置され、ゲート電極２０ｇを含む導電層１０が樹脂フィルム１２ａと樹脂フィルム１２ｂとに挟まれている半導体装置も本実施形態に含まれる。
次に、半導体装置１００、２００におけるソース電極２０ｓおよびドレイン電極２０ｄの変形例であるソース電極２０Ｍｓおよびドレイン電極２０Ｍｄを示す。
図３は、樹脂フィルム１２（１２ｂ）の上面に垂直な方向からみたスルーホール１７の内部を示す上面図である。ソース電極２０Ｍｓおよびドレイン電極２０Ｍｄの形状を判りやすくするため、ゲート電極２０ｇおよび絶縁膜２２は記載を省略した。
ソース電極２０Ｍｓおよびドレイン電極２０Ｍｄは櫛形形状を有し、互いに櫛形部分が噛みあうように対向して配置されている。
すなわち、本変形例では、１つのスルーホール１７内に、櫛形形状のソース電極２０Ｍｓおよびドレイン電極２０Ｍｄが形成されている点が特徴である。
半導体装置１００または２００において、例えばチャンネル長（ソース電極２０Ｍｓとドレイン電極２０Ｍｄ間の距離）は１０μｍであり、チャンネル幅（ソース電極２０Ｍｓとドレイン電極２０Ｍｄとが対向している部分の長さ、または櫛形電極間長さ）は例えば１０００μｍである。つまり、この例では、チャンネル幅は、チャンネル長の１００倍の長さとなっている。なお、ソース電極２０Ｍｓまたはドレイン電極２０Ｍｄの櫛部の幅は２５μｍであり、そして、ライン／スペース（Ｌ／Ｓ）での寸法は２５μｍ／１０μｍである。
このようにソース電極とゲート電極を櫛形形状にすることで、チャンネル幅を大幅に増加させることができ、従ってソース電極２０Ｍｓとドレイン電極２０Ｍｄとの間に例えば、有機ＥＬ素子を駆動するために十分な電流（大電流）を容易に流すことが可能となる。
なお、ソース電極２０Ｍｓおよびドレイン電極２０Ｍｄは、用いる材料等の形状以外の特性は、それぞれソース電極２０ｓおよびドレイン電極２０ｄと同じである。
また、櫛形形状を有するソース電極２０Ｍｓおよびドレイン電極２０Ｍｄは、半導体装置１００および２００に限定されるものではなく、後述する本発明に係る全ての半導体装置で用いることができることは言うまでもない。
次に半導体装置１００および２００の作動原理を示す。
半導体装置１００、２００において、ゲート電極２０ｇに電圧を加えると，ゲート電極近傍の有機半導体部３０内で加えた電圧の極性に反発する電荷のキャリアが追い払われ（空乏層が発生し）、さらに、ある一定以上の電圧を加えると、絶縁層（ゲート絶縁膜）２２と有機半導体部３０の界面にゲート電極２０ｇに印加した電圧の極性に引き合う電荷のキャリアが誘起され蓄積される。このような状態でソース電極２０ｓとドレイン電極２０ｄとの間に電圧を加えると、上記界面に蓄積されたキャリアはソース電極―ドレイン電極間の電界によって移動してドレインに吸収され、ソース電極―ドレイン電極間を電流が流れることになる。
ゲート電極２０ｇに印加される電圧を制御して上記界面に蓄積されたキャリア量を変調することにより，ドレイン電極２０ｄとソース電極２０ｓの間を流れる電流量を変化させて、例えばスイッチング動作を行うことができる。
以下に、半導体装置１００および２００の各要素の詳細を説明する。
樹脂フィルム１２（１２ａ、１２ｂ）は、例えば、ポリイミド樹脂（ＰＩ）、ポリアミド樹脂（ＰＡ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、またはアラミド樹脂から構成されており、これらの樹脂材料は、耐熱性、寸法安定性、ガスバリア性の性質に優れており、半導体装置１００、２００におけるフレシキブル基材（樹脂フィルム）１２の材料として好ましい。樹脂フィルム１２の厚さは、例えば、１〜３８μｍである。
樹脂フィルム１２に形成されたスルーホール１７は、例えば、レーザによって形成された円錐台形状（樹脂フィルム１２の表面に平行な断面形状が円であり、樹脂フィルム１２の表面に垂直な断面形状が台形）の貫通孔である。図１および図２に示す実施形態では、スルーホール１７は樹脂フィルム１２（１２ｂ）の上面側の断面積の方が、樹脂フィルム１２（１２ｂ）の下面側の断面積より広く、上に広がった形状となっている。
スルーホール１７の直径は、断面積のより広い樹脂フィルム１２（１２ｂ）の上面側（上面における開口径）で例えば１〜３００μｍである。
１つの半導体装置が複数の半導体素子を含む場合、それぞれの半導体素子のスルーホール１７の断面積を同じにする必要はなく、異なる面積であってもよい。例えば半導体装置１００が２つの半導体素子スイッチングトランジスタとドライバトランジスタを含む場合、それぞれの半導体素子を異なる断面積（開口面積）のスルーホール１７を用いて構成することにより、例えばチャンネル長のような特性の異なるトランジスタを容易に構成することができる。
スルーホール１７の形状は上記の円錐台に限定されるものでなく、円柱等を含む各種の形状を選択することが可能である。
なお、半導体装置１００のスルーホール（ビアホール）１３は、図２に示す実施形態では円柱形状を有しているが、この形状に限定されるものでなく。円錐台を含む各種の形状を有することが可能である。また、スルーホール１３内に充填される層間接続部材１４は、例えば、導電性樹脂ペースト等の導電性材料から成る。
ソース電極２０ｓおよびドレイン電極２０ｄは例えば金属層により形成される。この金属層は、例えば銅メッキより成り、例えば、厚さ０．１〜１８μｍである。また、ソース電極２０ｓおよびドレイン電極２０ｄは、貴金属（例えば、Ａｕ）から構成することも可能であり、その厚さは、例えば、０．０２〜３μｍである。さらに、例えば銅等の貴金属以外の金属より成るソース電極２０ｓおよびドレイン電極２０ｄの有機半導体部３０に接する面に貴金属（例えば、Ａｕ）のメッキを施すこともできる。
また、これ以外にもソース電極２０ｓ、ドレイン電極２０ｄに用いることのできる材料として、クロム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、および、導電性ポリマとこれらの組み合わせからなる群から選択された材料が例示される。さらに、ソース電極２０ｓ、ドレイン電極２０ｄは、Ａｕ層とＣｒ層とからなる二層電極、または、Ａｕ層とＰｔ層とからなる二層電極から構成してもよい。
ゲート電極２０ｇを含む導電層１０は、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、および、導電性ポリマとこれらの組み合わせからなる群から選択された材料で構成することができる。
絶縁層（ゲート絶縁膜）２２は、例えば、ＰＶＡ(Poly Vinyl alcohol)、ＰＶＰ(Poly 4−Vinyl Phenol)、ＢＣＢ(Benzocyclobutene)およびポリシラザンの塗布により形成されるＳｉＯ２などからなる。絶縁層（ゲート絶縁膜）２２は、またエポキシ樹脂により形成してもよい。絶縁層（ゲート絶縁膜）２２の厚さは、例えば、５０〜３００ｎｍである。
有機半導体部３０は、スルーホール１７の内部に充填され、ソース電極２０ｓおよびドレイン電極２０ｄとオーミック接触し、ゲート絶縁膜２２と接触している。
有機半導体部３０を構成する有機半導体は種々のものを使用することが可能である。用いる有機半導体としては、移動度が高い材料が好ましく、例えば、ペンタセンを挙げることができる。有機半導体は大別すると、高分子材料（例えば、ポリチオフェン又はその誘導体）、低分子材料（例えば、ペンタセン、可溶化ペンタセン）、その他、ナノカーボン材料（例えば、カーボンナノチューブ、ＳｉＧｅナノワイヤ、フラーレン、修飾フラーレン）、無機有機混合材料（例えば、（Ｃ６Ｈ５Ｃ２Ｈ４ＮＨ３）とＳｎＩ４との複合系）があり、何れも有機半導体部３０に用いることができる。なお、有機半導体の他の例をさらに後述する。
半導体装置１００では、例えば絶縁層２２を樹脂フィルム１２ｂの一方の面（図３では上面）と密着させ、さらに樹脂フィルム１２ａをソース電極２０ｓおよびドレイン電極２０ｄと密着させることにより、絶縁層２２とソース電極２０ｓとドレイン電極２０ｄと樹脂フィルム１２ａとにより有機半導体部３０をシールするのが好ましい。
この好ましい態様により従来の半導体装置１０００に生じる以下の問題を解決できる。
すなわち、有機半導体は、無機半導体材料（例えば、ポリシリコンなど）と比較すると、低移動度であるのに加えて、空気ないし酸素雰囲気下ではその移動度は更に低下してしまう問題がある。したがって、印刷方式により有機半導体層１４０を形成した後、酸素により有機半導体層１４０が劣化する場合があるという問題がある。
半導体装置１００では、有機半導体部３０をシールすることでスルーホール１７内の有機半導体部３０と酸素（又は空気）との接触を抑制でき、これにより、有機半導体部３０を構成する有機半導体の経時劣化を抑制ないし緩和することが可能となる。
このように、有機半導体部３０と酸素との接触を抑制できるのも有機半導体部３０をスルーホール１７内に配置する本発明に係る半導体装置１００の極めて大きな利点の１つである。
上述のように半導体装置１００および２００においては、ゲート電極２０ｇ、ソース電極２０ｓおよびドレイン電極２０ｄを全てメッキ等の金属箔により形成できる。
このことは、従来の半導体装置１０００においてゲート電極、ソース電極、ドレイン電極を含む配線層１２０、１５０をインクジェット方式等の印刷方式を用いて形成することにより生じていた以下の問題を解消できることを意味する。
すなわち、従来の半導体装置１０００では、通常の金属粒子を用いて配線層を形成すると、６００〜１０００℃と高い焼結温度が必要となり樹脂フィルム基材が使用できないという問題及びインクジェットノズルを詰まらせるという問題があり、インク溶液とナノオーダーに微細化した金属粒子（ナノペースト材料）との混合物を配線材料として用いている。
しかしナノペースト材料は極めて高価であること、さらにナノペースト材料から形成される配線は、ナノオーダーの金属粒子を焼結し形成するため、金属粒子表面の酸化膜等のため電気抵抗が大きいという問題が生じていた。
本実施形態にかかる半導体装置１００および２００では、ナノペースト材料を用いる必要がないことから、従来の半導体装置１０００と比べゲート電極、ソース電極、ドレイン電極を含む配線を安価に構成でき、かつ電気抵抗を大きく減少させることが可能となる。
次に半導体装置１００の変形例を示す。
図４は実施形態１に係る半導体装置１０１を示す断面図である。
図２に示す半導体装置１００では、有機半導体部３０の上方の端面は樹脂フィルム１２ｂの上面と同じ高さにあり、絶縁層２２はスルーホール１７より上に位置している。一方、図４に示す半導体装置１０１では、有機半導体部３０Ｍの上面は、樹脂フィルム１２ｂの上面よりも下に位置している。そして、有機半導体部３０Ｍの上端面と接触して配置される絶縁層２２Ｍは、スルーホール１７の内部に配置されている。
このように絶縁層２２Ｍをスルーホール１７内に配置することにより、樹脂フィルム１２ｂの厚さを変えずに絶縁層２２Ｍをゲート電極２０ｓおよびドレイン電極２０ｄに近づけることができる。これにより以下の理由から半導体装置１０１の半導体素子（ＦＥＴ）は、小型で大電流を流すことが可能となる。
すなわち、ＦＥＴはゲート電極２０ｇに印可された電圧により有機半導体部３０Ｍのゲート絶縁膜２２Ｍ近傍部にキャリアが誘起されることによって、ソース電極２０ｓとドレイン電極２０ｄとの間に電流が流れる。
しかし、有機半導体部３０Ｍの壁面１７ａ近傍部は、ゲート絶縁膜２２Ｍによるチャンネル誘起がないためゲート電極２０ｇに電圧が印可されても電気抵抗が高い状態のままである。
ゲート絶縁膜２２Ｍとソース電極２０ｓおよびドレイン電極２０ｄとの距離が短い半導体装置１０１は、上述した、有機半導体部３０Ｍの壁面１７ａ近傍部に位置する電気抵抗が高い部分を減少できる。この結果、ゲート電極２０ｇへの電圧（ゲート電圧）印可、非印可によるドレイン電流のオンオフ比が高くなり、小型で大電流を流す（取り出す）ことが可能となる。
また、半導体装置１０１は、ゲート絶縁膜２２Ｍとソース電極２０ｓおよびドレイン電極２０ｄとの距離が短いことから、装置全体の厚さを薄くすることも可能となる。
なお、好ましい実施態様では絶縁層２２の上面と樹脂フィルム１２ｂの上面は同じ高さにある。ゲート電極２０ｇを含む導電層１０の厚さをゲート電極２０ｇと他の部分で同じにできるからである。
次に、図５（ａ）から図６（ｄ）を参照しながら、実施形態１に係る半導体装置１００の製造方法について説明する。
工程１：
図５（ａ）に示すように、一方の面にソース電極２０ｓを含む導電層１０とドレイン電極２０ｄを含む導電層１０が形成され、他方の面には導電層１０（１０ｂ）が形成されている樹脂フィルム１２ａ（１２）を用意する。
樹脂フィルム１２として、例えば、厚さ４μｍのアラミド樹脂フィルムを用いることができる。また、他の樹脂フィルム（例えば、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂、ポリエチレンナフタレート樹脂）を用いてもよい。
なお、樹脂フィルム１２ａは表面に接着剤層を有してもよい。以下に示す工程２において、樹脂フィルム１２ｂと容易に接着（積層）できるからである。
導電層１０として、銅箔（例えば厚さ５μｍ）を用いてよい。導電層１０は、パターニングにより形成されてもよい。また、樹脂フィルム１２ａには、上面の導電層１０（図５ａの実施形態ではドレイン電極２０ｄを含む導電層１０）と下面の導電層１０とを接続する層間接続部材（ビア）１４が形成されている。層間接続部材１４は、例えば、ビアホール（スルーホール）１３内に充填された導電性ペーストからなる。
工程２：
図５（ｂ）に示すように、上面に導電層（金属層）１０が形成された樹脂フィルム１２ｂの下面を、ソース電極２０ｓ及びドレイン電極２０ｄを覆うように樹脂フィルム１２ａの上面に接触させ、樹脂フィルム１２ａと樹脂フィルム１２ｂとを接合（積層）して多層樹脂基板１５を形成する。
工程３：
図５（ｃ）に示すように、多層樹脂基板１５の樹脂フィルム１２ｂの上面からソース電極２０ｓ及びドレイン電極２０ｄに至るスルーホール１７を形成する。これによりソース電極２０ｓおよびドレイン電極２０ｄの少なくとも一部が露出する。図５（ｃ）に示す実施形態ではスルーホール１７の形成は、レーザを照射することによって実施しているが、スルーホール１７の形成は、他の方法（例えば、エッチングなど）を用いてもよい。また、本実施形態では、樹脂フィルム１２の上方から見たスルーホール１７の形状は、円形であるが、他の形状（楕円形、長円形、矩形など）にすることも可能である。
工程４：
図６（ａ）に示すように、スルーホール１７内に有機半導体を含む材料を充填し、有機半導体部３０を形成する。
本実施形態の有機半導体部３０を構成する有機半導体材料としては、上記説明と重複する内容もあるが、例えば、次のようなものを挙げることができる。（１）ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセンおよびそれらの誘導体からなる群から選択されるアセン分子材料、（２）フタロシアニン系化合物、アゾ系化合物およびペリレン系化合物からなる群から選択される顔料およびその誘導体、（３）ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物およびトリアリールアミン化合物からなる群から選択される低分子化合物およびその誘導体、（４）ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂およびエチルカルバゾールホルムアルデヒド樹脂からなる群から選択される高分子化合物である。あるいは、有機半導体材料は、フルオレノン系、ジフェノキノン系、ベンゾキノン系、インデノン系、ポルフィリン系、ポリチオフェン系およびポリフェニレン系化合物であってもよい。
有機半導体部３０の形成は、例えば印刷によって行うことができる。本実施形態では、有機半導体を含む材料をスルーホール１７内に充填することにより、有機半導体部３０を形成することができることから、スルーホール１７を形成する際のスルーホール１７の位置決めにより有機半導体部３０の位置決めも行うことができ、技術的意義が大きい。
すなわち、インクジェット方式で従来の有機半導体部を形成する場合、インクジェット噴射ツールの位置合わせ精度を確保し、さらに有機半導体を含むインクを正確な位置に保持するためのバンクの形成などが必要となるが、本実施形態の手法によれば、スルーホール１７の位置決めを正確に行えば、その位置に対応して、有機半導体部３０を形成することができる。
有機半導体が高分子有機半導体（例えば、ポリチオフェン又はその誘導体）の場合、印刷プロセスによって有機半導体部３０を形成することが好ましいことが多い。
また、有機半導体が低分子有機半導体（例えば、ペンタセン）の場合、蒸着プロセスによって有機半導体部３０を形成することが好ましいことが多い。
工程５：
図６（ｂ）に示すように、有機半導体部３０の上端部にゲート絶縁膜（絶縁層）２２を形成する。ゲート絶縁膜２２の形成は、例えば、絶縁材料を塗布することによって行うことができる。また、ゲート絶縁膜２２を形成する方法は、例えば、電着塗膜を形成する電着塗装法、スプレーコータを用いたスプレー法またはインクジェット方式が利用できる。
工程６：
図６（ｃ）に示すように、ゲート絶縁膜２２の上に、ゲート電極２０ｇを含む金属層（導電層）１０ａを形成する。本実施形態では、ゲート絶縁膜２２を覆うように金属メッキ（例えば、銅メッキ）を行って、金属層１０ａを形成する。
工程７：
図６（ｄ）に示すように、金属層１０ａをパターニングして、ゲート電極２０ｇを含む配線層１０および別の配線層１０（１０ａ）を形成し、本実施形態の半導体装置（フレキシブル半導体装置）１００を得る。金属層１０ａのパターニングは、エッチングによって行うことができる。
本実施形態の半導体装置１００は、多層樹脂基板１５の樹脂フィルム１２ｂに形成されたスルーホール１７の内部に形成された有機半導体部３０と、樹脂フィルム１２ｂと樹脂フィルム１２ａとの間に挟まれ、スルーホール１７の底面１７ｂの一部を構成するソース電極２０ｓおよびドレイン電極２０ｄと、スルーホール１７の上部に形成されたゲート絶縁膜２２と、ゲート絶縁膜２２の上に形成されたゲート電極２０ｇとを備えている。従って半導体装置１００は、多層樹脂基板１５の層間接続構造を利用した構造が簡単なフレキシブル半導体装置を実現できる。その結果、半導体装置１００は、高い生産性で製造可能である。
なお、半導体装置２００の製造についても類似の方法により実施することができる。すなわち、工程１および２に代えて、一方の面に一部がゲート電極２０ｇとなる導電層１０が形成され、他方の面に一部がソース電極２０ｓとなる導電層１０と一部がドレイン電極２０ｄとなる導電層１０とが形成された樹脂フィルム１２を準備する。そして、この樹脂フィルム１２に上記工程３に示される方法でスルーホール１７を形成し、工程４に示される有機半導体部３０を形成し、工程５に示される下ゲート絶縁膜２２を形成し、工程６に示されるようにゲート電極２０ｇを含む金属層（導電層）１０ａを形成し、さらに工程７に示されるようにゲート電極２０ｇを含む配線層１０および別の配線層１０（１０ａ）を形成することにより半導体装置２００を製造することができる。
以下に上記した半導体装置１００、２００の製造方法の利点を示す。
従来は全印刷方式で、有機半導体部と共に導電層（配線）も形成することがあり、この場合、配線線は金属ナノペーストによって形成することが多い。しかし、金属ナノペーストは高価であり、また、金属ナノペーストによって作製された配線は、典型的な銅配線よりも高抵抗であることが多い。本実施形態の手法によれば、高価な金属ナノペーストを用いなくても、典型的な銅配線パターンを簡便に作製することができ、それゆえ、技術的価値が大きい。
また、スルーホール１７内にソース電極２０ｓ、ドレイン電極２０ｄおよび有機半導体部３０を形成することから、これらの要素を容易にかつ高精度に位置決めできる。
これにより半導体装置１００、２００では、インクジェット方式で、各層を形成する従来の半導体装置１０００が有する以下の問題を生じない。
すなわち、インクジェット方式で各層を形成する場合、所望の位置に所望の層が形成されるように、液状の材料をバンクその他の部材により所定の位置に精度良く保持する必要があり、バンクその他の部材の形成、ならびに、位置合わせ精度の問題が発生する。加えて、インクジェットによる印刷により、基材の上に、ソース電極層、ドレイン電極層、有機半導体層、絶縁層、ゲート電極層等の各層を何層も積載して有機半導体デバイスを形成することに起因して、有機半導体デバイスの平坦性を確保するために、有機デバイスの厚みが増加するという問題がある。さらに、このように印刷で何層も積層すると、例えば位置合わせの誤差等に起因して歩留まりが低下するという問題を生じる。歩留まりは、半導体装置１０００が大型になるほど低下する傾向が強くなる。
とりわけ、半導体装置１０００を有機ＥＬディスプレイ等の画像表示装置に用いた場合、携帯電話レベル等に用いる小さい画面サイズであれば、印刷方式による上述した問題も甘受できる場合があるが、画面サイズが、大画面（例えば、１ｍ級の超大画面）になれば、上述の印刷方式の問題は顕著なものとなっていた。
しかし、半導体装置１００および２００において、スルーホール１７を所望の位置に形成することは、レーザ等を用いれば容易なことから、ＴＦＴ等の半導体素子を容易にかつ正確に位置決めできるためこのような問題が生じない。
また、半導体装置１００の構成では、有機半導体部３０の外周を絶縁膜（ゲート絶縁膜）２２と、樹脂フィルム１２ｂの壁面（内壁）１７ａ、ゲート絶縁膜２２、ソース電極２０ｓ、ドレイン電極２０ｄおよび樹脂フィルム１２ａの上面で覆うことができ、有機半導体部３０を構成している有機半導体の経時劣化（例えば酸化）を抑制することができる。
なお、半導体装置２００についても、図１で有機半導体部３０が樹脂フィルム１２の下面から露出している部分を樹脂フィルム、絶縁膜等で覆うことにより、半導体装置１００と同様に有機半導体の経時劣化（酸化）を抑制することができる。
・実施形態２
次に図７および図８を参照しながら、本発明の実施形態２に係る半導体装置１０２および１０３について説明する。
図７は半導体装置１０２の断面を示す断面図である。半導体装置１０２では、有機半導体部３０Ｎが凹部（中空部）を有する点が実施形態１の半導体装置１００の有機半導体部３０と異なる。そして有機半導体部３０Ｎの凹部に沿って（中空部壁面に沿って）ゲート絶縁膜２２Ｍが形成されている。すなわち、有機半導体部３０Ｎでは一方の端部が中空部の壁面であり、この中空部の壁面がゲート絶縁膜２２Ｍと接触し、他方の端部がソース電極２０ｓおよびドレイン電極２０ｄと接触している。さらにゲート絶縁膜２２Ｍに沿って、有機半導体３０Ｎの中空部内にゲート電極２０Ｍｇが形成されている。
中空部を有する有機半導体部３０Ｎは、例えばスルーホール１７内で、スルーホール１７の壁面（内壁）、ソース電極２０ｓ、ドレイン電極２０ｄおよび樹脂フィルム１２ａの上面にフィルム状（層状）に有機半導体を含む材料を形成することで得ることができる。
このように有機半導体部３０Ｎが中空部を有することで、樹脂フィルム１２ｂの厚さを変えることなく、ゲート絶縁膜２２Ｍおよびゲート電極２０Ｍｇをソース電極２０ｓおよびドレイン電極２０ｄに近づけることができる。
半導体装置１０２では、樹脂フィルム１２ｂの厚さを変えることなく、半導体装置１０１よりも更にゲート絶縁膜とドレイン電極およびソース電極との距離を短くすることが可能となる。
有機半導体部３０Ｎにおいて、ソース電極２０ｓとドレイン電極２０ｄとの間およびその上部に位置するほとんどの部分でキャリアが誘起され、上述したスル−ホール１７の壁面１７ａ近傍の電気抵抗の高い部分を顕著に減少させることができる。この結果、ゲート電極２０Ｍｇへの電圧（ゲート電圧）印可、非印可によるドレイン電流のオンオフ比をより高くでき、より多くの電流を流す（取り出す）ことが可能となる。
従って、半導体装置１０２は、有機ＥＬ用のドライバトランジスタとしてとりわけ適している。
さらに、半導体装置１０２では、中空部を有することにより有機半導体部３０Ｎに用いる有機半導体の量を減らすことも可能である。
図８は、半導体装置１０３の断面を示す断面図である。
半導体装置１０３では、絶縁層２２Ｎが樹脂フィルム１２ｂの上面および有機半導体３０Ｎの中空部壁面まで連続して形成され、その一部がゲート絶縁膜２２ｇとして機能する点が半導体装置１０３と異なる。
さらに、スルーホール内の絶縁膜２２Ｎ（２２ｇ）の上には、導電性の充填材料１１が充填され、その上に配置された導電層１０が配置されている。充填材料１１は、ゲート電極２０Ｎｇを構成している。充填材料１１として、例えば金属メッキ（例えば、銅メッキ）が用いられる。
充填材料１１の上面と樹脂フィルム１２ｂの上面を延在する絶縁層２２Ｎの上面とを同じ高さにして平坦な面を得ることで、この上に配置される導電層１０を平坦かつ均一な厚さで形成することが容易になる。
なお、本実施形態の有機半導体部３０Ｎは、実施形態１の有機半導体部３０と形状が異なるだけで、材料等は同じものが使用可能である。
次に、図９（ａ）から図１０（ｄ）を参照しながら、本実施形態のフレキシブル半導体装置１０３の製造方法について説明する。なお、実施形態１に係る半導体装置１００の製造方法と同様の点については説明を省略する。
工程１：
図９（ａ）に示すように、一方の面にソース電極２０ｓを含む導電層１０およびドレイン電極２０ｄを含む導電層１０がパターニングによって形成され、他方の面に導電層１０を有する樹脂フィルム１２ａと、樹脂フィルム１２ｂとを用意する。樹脂フィルム１２ａは、ドレイン電極２０ｄを含む導電層１０と、他方の面の導電層１０とを導通させるビア１４を更に有している。
図９（ａ）の実施形態では、樹脂フィルム１２ａは、例えば銅配線１０が両面に形成された両面フレキシブル基板１６であり、また樹脂フィルム１２ｂはビルドアップ絶縁層である。また、ソース電極２０ｓおよびドレイン電極２０ｄの上面には、Ａｕメッキが施されてもよい。
工程２：
図９（ｂ）に示すように、樹脂フィルム１２ｂを、両面フレキシブル基板１６の上面（ソース電極２０ｓ及びドレイン電極２０ｄを有する面）の上に接合（積層）し多層積層基板１５を形成する。この接合（ラミネート工程）は、例えば、８０℃で２分間、０．５ＭＰａの圧力で行うことができる。なお、このラミネート工程時に、樹脂フィルム１２ｂの上面に保護膜（例えば、厚さ１８μｍのＰＥＴフィルム）を積層してもよい。
工程３：
図９（ｃ）に示すように、多層樹脂基板１５の樹脂フィルム１２ｂの上面から下面に向けて、ソース電極２０ｓ及びドレイン電極２０ｄの一部が露出するように開スルーホール１７を形成する。本実施形態では、ＣＯ２レーザによって直径３００μｍのスルーホール１７を形成する。
工程４：
図１０（ａ）に示すように、スルーホール１７内に有機半導体を含む材料を塗布し、スルーホール１７内に層状の有機半導体部３０Ｎを形成する。
本実施形態では、樹脂フィルム１２ｂの上面に予め保護膜（ＰＥＴフィルム）を形成した後、キシレンで溶解した有機半導体を樹脂フィルム１２ｂの上面からスルーホール１７内に全面スピンコートで塗布し、その後、樹脂フィルム１２ｂ上面の保護膜を剥離することにより、スルーホール１７内に有機半導体を塗布する。
次いで、熱処理（例えば、２００℃で３０分）を行って、溶剤（キシレン）を蒸発させ、有機半導体を結晶化し、有機半導体部３０Ｎを得る。
工程４において、保護膜を（ＰＥＴフィルム）を使用し、有機半導体を充填（塗布）後にこの保護膜を剥離することで、スルーホール１７内だけに有機半導体を充填し、その他の不要な部分には有機半導体が塗布されず、従って版などが不要となる。更に充填部（スルーホール１７）以外の部分に不純物が付着するのを防止することも可能となる。
工程５：
図１０（ｂ）に示すように、有機半導体部３０Ｎの上にゲート絶縁膜２２ｇを含む絶縁層２２Ｎを形成する。樹脂フィルム１２の上面および有機半導体部３０Ｎの中空部壁面の全面に、例えばエポキシ樹脂をスピンコートし、８０℃で乾燥し、その後、２００℃で熱処理して熱硬化を完了し、絶縁膜２２Ｎを形成する。
工程６：
図１０（ｃ）に示すように、ゲート絶縁膜２２ｇの上に、全面の銅メッキ処理を行って、スルーホール１７（半導体部３０Ｎの中空部）を充填する充填材料１１を形成しゲート電極２０Ｎｇを得た後、その上にさらに導電層１０を形成する。
なお、充填材料１１は、液状の樹脂に導電性の金属フィラーを大量に添加した導電性ペーストを用いて形成できる。例えば液状のエポキシ樹脂に直径１μｍのＡｇ粉を９０重量％程度混合して得たペーストを銅メッキしたスルーホール１７の内部に充填しエポキシ樹脂を硬化することで平坦化（充填材料１１がスルーホール１７の内部を満たし、かつその上面の位置を樹脂フィルム１２ａの上面に延在する絶縁層２２Ｎの上面と同じ位置にすること）した充填材料１１が形成可能である。
また、充填材料１１は、上述した全面の銅メッキの処理の際に、スルーホール１７内部に形成する銅メッキを平坦化するまで行うことにより形成してもよい。
例えば、スルーホール１７内を銅メッキによって充填する手法として、ビアフィルメッキ法（またはフィルドメッキ法）がある。ビアフィルメッキ法とは、メッキ成長を抑制する抑制剤とメッキ成長を促進する促進剤とを添加した硫酸銅メッキ浴を利用する方法である。抑制剤は、物質の拡散則に従ってビアホール１７内部には吸着し難く、基板表面（樹脂フィルム１２ｂ上面を延在する絶縁層２２Ｎの表面、以下「絶縁層２２Ｎ上面」という）には吸着し易いという特性を有している。この性質を利用し、絶縁層２２Ｎ上面の抑制剤の濃度をスルーホール１７内部の抑制剤の濃度より高くすることでビアホール１７内部に優先的に銅を析出させることができる。
一方、促進剤はメッキ初期にはビアホール１７の底面、側面、および絶縁層２２Ｎ上面に一様に吸着する。その後、ビアホール１７内部でのメッキ成長に伴い、ビアホール１７の表面積が減少していくとビアホール１７内の促進剤の濃度が高くなり、この結果ビアホール１７内部のメッキ速度が絶縁層２２Ｎ上面のメッキ速度より速くなる。
通常、抑制剤と促進剤は、メッキ条件等に応じた適度な割合で同じメッキ浴内に配合（混合）されている。抑制剤と促進剤の両方の効果によってビアホール１７内部のメッキ成長速度を絶縁層２２Ｎ上面のメッキ成長速度より速くすることで銅メッキによってスルーホール１７を充填し充填材料１１を形成することができる。
次いで、図１０（ｄ）に示すように、銅メッキにより形成した金属層（銅層）をエッチングによってパターニングして、ゲート電極２０Ｎｇと接続された配線層（導電層）１０およびその他の配線層１０を形成し半導体装置１０３を得る。
なお半導体装置１０３が複数のスルーホール１７を有する場合、工程３の段階で、一部のスルーホール１７について、マスク等を設け有機半導体および絶縁層２２ｇを形成しないことで、工程６の銅メッキ処理で、樹脂フィルム１２ｂの上面の配線１０と下面の配線１０とを電気的に接続するインナービアを同時に形成することができる。
・実施形態３
図１１は本発明にかかる画像表示装置（有機ＥＬディスプレイ装置）５００を示す切り取り斜視図である。画像表示装置５００は、複数の発光素子８０を規則的に配列した発光層６００と、前記発光素子を駆動（ＯＮ／ＯＦＦの制御）するための半導体装置３００が複数配置されている駆動回路層７００と、駆動回路層７００にデータライン９２とスイッチングライン９４を介して電流を供給するドライバ部８００、８５０とを有している。
図１２は半導体装置３００を示す断面図である。
半導体装置３００は、画像装置５００の一部を構成する半導体装置である。画像表示装置５００の画素１つに対応する有機ＥＬ素子（発光素子）８０を１つ有し、この発光素子８０の発光を制御する発光素子制御装置であり、従って画像装置５００の画素数に相当する数の半導体装置３００が画像装置５００に含まれている。以下に図１２を参照しながら、半導体装置３００について説明する。
半導体装置３００は、実施形態１の半導体装置（有機半導体装置）１０２に含まれる半導体素子を２つ（半導体素子１０２Ａ、１０２Ｂ）備えており、その等価回路は図１３に示すとおりである。
２つの半導体素子１０２Ａ、１０２Ｂのうち、一つは、スイッチングトランジスタ１０２Ａで、もう一つはドライバトランジスタ１０２Ｂとなっている。また、半導体装素子１０２Ａ、１０２Ｂは、補強フィルム８６（例えば、ＰＥＴ、ＰＥＮなどの樹脂フィルム）の上に配置されている。
本実施形態の半導体装素子１０２Ａ、１０２Ｂは、有機ＥＬ素子８０の下に形成されており、半導体素子１０２Ｂは、有機ＥＬ素子８０に接続されている。なお、有機ＥＬ素子８０の上には、有機ＥＬ素子８０と電気的に接続する透明電極８２が形成されている。加えて、その上には、保護フィルム（例えば、ＰＥＴ、ＰＥＮなどの樹脂フィルム）８４が形成されている。
樹脂フィルム１２には、層間接続部材よりなるインナービア５５が形成されていてもよい。インナービア５５は、スルーホール１７の内部に有機半導体部３０、絶縁層２２Ｎおよびゲート電極２０Ｍｇを形成せず、金属層によりスルーホール１７を充填したものである。インナービア５５は、適切なマスキング等行うことにより、半導体素子１０２Ａおよび１０２Ｂを形成するのと同じ工程を利用して形成することができる。
図１３に示した配線９２は、データラインであり、図１２には示されていないが、図１２の半導体素子１０２Ａのソース電極２０ｓに接続されている導電層１０と電気的に繋がっている。配線９４は、選択ライン（スイッチングライン）であり、半導体素子１０２Ａのゲート電極２０Ｍｇと電気的に繋がっている。
データライン９２とスイッチングライン９４の電流をドライバ部８００、８５０で制御することで半導体素子１０２Ａによりドライバトランジスタ１０２Ｂから有機ＥＬ素子８０および透明電極８２に流れる電流を制御し、発光素子８０の発光を駆動する。すなわち、半導体素子１０２Ａは、有機ＥＬ素子（発光素子）８０のＯＮ／ＯＦＦを制御するスイッチングトランジスタとして用いられる。
画像表示装置５００の構成によっては、トランジスタ等の半導体素子は各画素に２個（半導体素子１０２Ａと半導体素子１０２Ｂが各１個）だけでなく、３個以上設けられることもあり、３個目あるいはそれ以上のトランジスタとして本実施形態の半導体装置１０２の半導体素子を設けることも可能である。
なお、半導体装置１０２に限らず、本明細書に記載した本願発明にかかる全ての半導体装置（半導体装置１００、１０１、１０２、１０３、２００）の何れの半導体素子も半導体装置３００の半導体素子（スイッチングトランジスタ１０２Ａおよびドライバトランジスタ１０２Ｂ）として使用可能である。
なお、本発明の全ての半導体装置およびその半導体素子は、有機ＥＬディスプレイに限らず、他の画像表示装置（例えば、液晶表示装置）に用いることもでき、また、電子ペーパにも用いることができる。加えて、本発明の全ての半導体装置およびその半導体素子は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）に適応することができる。
また、画像表示装置５００は、上述の有機ＥＬ素子の代わりに液晶、プラズマ発光素子等の他の種類の発光素子を用いることにより有機ＥＬディスプレイ装置以外の例えば液晶ディスプレイ装置、プラズマディスプレイ装置等の他の種類の画像表示装置として用いることが可能である。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記実施形態では、半導体装置１００を１デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。また、本実施形態の構成による効果は、将来開発されると予想される高移動度の有機半導体材料を用いることにより、より顕著なものとして利用することができ、より大きな技術的価値を得ることができる。
本出願は、日本国特許出願、特願２００７−２０５２０３を基礎出願とする優先権主張と伴う。特許出願特願２００７−２０５２０３は参照することにより本明細書に取り込まれる。
本発明によれば、層間接続構造を利用した簡便な構造で集積密度に優れた半導体装置を提供することができる。
１０ 導電層
１２，１２ａ，１２ｂ 樹脂フィルム
１３ ビアホール（スルーホール）
１４ 層間接続部材（ビア）
１５ 多層樹脂基板（多層配線基板）
１６ 両面フレキシブル基板
１７ スルーホール
１７ａ スルーホールの内壁
２０ｓ，２０Ｍｓ ソース電極
２０ｄ，２０Ｍｄ ドレイン電極
２０ｇ，２０Ｍｇ，２０Ｎｇ ゲート電極
２２，２２ｇ，２２Ｍ，２２Ｎ 絶縁層（ゲート絶縁膜）
３０，３０Ｍ、３０Ｎ 有機半導体部
５５ インナービア
８０ 発光素子有機ＥＬ素子
８２ 透明電極
８４ 保護フィルム
８６ 補強フィルム
９２ データライン
９４ 選択ライン
１００，１０１，１０２，１０３，２００，３００ 半導体装置
１０２Ａ スイッチングトランジスタ
１０２Ｂ ドライバトランジスタ
１１０ 樹脂基板
１２０ 配線層
１２０ｄ ドレイン電極
１２０ｓ ソース電極
１３０ 有機半導体層
１４０ 絶縁膜
１５０ 配線層
１５０ｇ ゲート電極
５００ 画像表示装置
８００，８５０ ドライバー部
１０００ 半導体装置

Claims (23)

  1. 第１主面から第２主面に貫通するスルーホールを有する樹脂フィルムと、
    前記スルーホールの内部に配置された有機半導体と、
    前記第１主面側にある、前記有機半導体の上面を覆う絶縁膜と、
    前記絶縁膜を覆うゲート電極と、
    前記第２主面側にある、前記有機半導体の下面と電気的に接続したソース電極と、
    前記有機半導体の前記下面と電気的に接続したドレイン電極と、
    を有することを特徴とする半導体装置。
  2. 前記樹脂フィルムの前記第２主面に接合された第２樹脂フィルムを更に有する請求項１記載の半導体装置。
  3. 前記第２樹脂フィルムが第２スルーホールと該第２スルーホールに形成された導電性組成物とからなるビアを有することを特徴とする請求項２に記載の半導体装置。
  4. 前記有機半導体が前記ソース電極と前記ドレイン電極と前記絶縁層と前記第２樹脂フィルムとによりシールされていることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記ソース電極と前記ドレイン電極とは櫛形形状を有し、互いに噛み合うように対向離間して配置されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 前記絶縁層がスルーホール内部に位置することを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  7. 前記有機物半導体が前記スルーホールの壁面に沿って形成され、中空部を有することを特徴とする請求項１〜６の何れかに記載の半導体装置。
  8. 前記有機半導体の前記中空部に前記ゲート電極が充填されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記絶縁膜が前記樹脂フィルムの前記第１主面上に延在していることを特徴とする請求項８に記載の半導体装置。
  10. 前記有機半導体が高分子有機半導体から成ることを特徴とする請求項１〜９の何れかに記載の半導体装置。
  11. 前記有機半導体が低分子有機半導体から成ることを特徴とする請求項１〜９の何れかに記載の半導体装置。
  12. 前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択されるいずれか一つであることを特徴とする請求項１〜１１の何れかに記載の半導体装置。
  13. 前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする請求項１〜１２の何れかに記載の半導体装置。
  14. 発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、請求項１〜１３の何れかに記載の半導体装置を含むことを特徴とする画像表示装置。
  15. 請求項１〜１３の何れかに記載の半導体装置の半導体素子を、ＯＮ／ＯＦＦするスイッチングトランジスタとして用いたことを特徴とする請求項１４記載の画像表示装置。
  16. 請求項１〜１３の何れかに記載の半導体装置の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする請求項１４または１５に記載の画像表示装置。
  17. 前記発光素子が、有機エレクトロルミネッセンス発光素子であることを特徴とする請求項１４〜１６の何れかに記載の画像表示装置。
  18. （１）樹脂フィルムの一方の面にソース電極とドレイン電極を形成し、該ソース電極とドレイン電極が底面に位置するスルーホールを前記樹脂フィルムの他方の面から一方の面に向け形成する工程と、
    （２）一方の端部が前記ソース電極とドレイン電極とに接触するように、前記スルーホール内に有機半導体を形成する工程と、
    （３）前記有機半導体の他方の端部を覆い少なくともその一部がゲート絶縁膜として機能する絶縁層を形成する工程と、
    （４）前記絶縁層のゲート絶縁膜として機能する部分を覆うゲート電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  19. 前記工程（１）が、ソース電極とドレインが配置された第２樹脂フィルムの面上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記第２樹脂フィルムが他方の面に配置された配線層と、該配線層と前記ソース電極または前記ドレイン電極とを導通させるビアと、を有することを特徴とする請求項１９に記載の製造方法。
  21. 前記有機半導体が中空部を有して、前記スルーホールの壁面に形成されることを特徴とする請求項１８〜２０の何れかに記載の製造方法。
  22. 前記中空部を充填するように、前記絶縁層と前記ゲート電極とが順に形成されることを特徴とする請求項２１に記載の製造方法。
  23. 前記絶縁層が前記樹脂フィルムの他方の面上に延在するように形成されることを特徴とする請求項２２に記載の製造方法。
JP2009526336A 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置 Active JP4733768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009526336A JP4733768B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007205203 2007-08-07
JP2007205203 2007-08-07
JP2009526336A JP4733768B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置
PCT/JP2008/002124 WO2009019865A1 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2009019865A1 JPWO2009019865A1 (ja) 2010-10-28
JP4733768B2 true JP4733768B2 (ja) 2011-07-27

Family

ID=40341106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526336A Active JP4733768B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Country Status (7)

Country Link
US (1) US8288778B2 (ja)
EP (1) EP2178110A4 (ja)
JP (1) JP4733768B2 (ja)
KR (1) KR20100051628A (ja)
CN (1) CN101772834B (ja)
TW (1) TW200913337A (ja)
WO (1) WO2009019865A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113376A1 (ja) * 2009-03-31 2010-10-07 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP5757083B2 (ja) * 2010-12-01 2015-07-29 セイコーエプソン株式会社 薄膜トランジスタ形成用基板、半導体装置、電気装置
US9286826B2 (en) * 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
US9504124B2 (en) * 2013-01-03 2016-11-22 Apple Inc. Narrow border displays for electronic devices
JP6485043B2 (ja) * 2013-09-27 2019-03-20 東レ株式会社 耐熱性樹脂膜およびその製造方法、加熱炉ならびに画像表示装置の製造方法
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
TWI730277B (zh) * 2018-12-20 2021-06-11 華碩電腦股份有限公司 顯示裝置製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2005302893A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス用基板及びその製造方法並びに電子デバイスユニット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP4100351B2 (ja) 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2006261426A (ja) 2005-03-17 2006-09-28 Toshiba Corp 有機半導体装置およびその製造方法
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP4753731B2 (ja) 2006-01-31 2011-08-24 東芝キヤリア株式会社 ロータリ圧縮機及びこれを用いた冷凍サイクル装置
JP5093879B2 (ja) * 2006-03-20 2012-12-12 国立大学法人京都大学 ピレン系有機化合物、トランジスタ材料及び発光トランジスタ素子
KR100878379B1 (ko) * 2006-07-12 2009-01-13 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2005302893A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス用基板及びその製造方法並びに電子デバイスユニット

Also Published As

Publication number Publication date
CN101772834B (zh) 2012-04-04
EP2178110A1 (en) 2010-04-21
EP2178110A4 (en) 2012-08-29
US20110204366A1 (en) 2011-08-25
KR20100051628A (ko) 2010-05-17
CN101772834A (zh) 2010-07-07
WO2009019865A1 (ja) 2009-02-12
JPWO2009019865A1 (ja) 2010-10-28
TW200913337A (en) 2009-03-16
US8288778B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
JP4733768B2 (ja) 半導体装置とその製造方法および画像表示装置
JP4723675B2 (ja) 半導体装置とその製造方法および画像表示装置
TWI381568B (zh) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
US7851281B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
WO2010058541A1 (ja) フレキシブル半導体装置およびその製造方法
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008186845A (ja) 論理素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4733768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150