JP4733319B2

JP4733319B2 - プローブチップ構造の製造方法

Info

Publication number: JP4733319B2
Application number: JP2001263479A
Authority: JP
Inventors: トーマス・ハンチェル; ウィルフリート・ファンデルフォルスト
Original assignee: Interuniversitair Microelektronica Centrum vzw IMEC
Current assignee: Interuniversitair Microelektronica Centrum vzw IMEC
Priority date: 2000-09-18
Filing date: 2001-08-31
Publication date: 2011-07-27
Anticipated expiration: 2021-08-31
Also published as: US20020047091A1; US6756584B2; JP2002148176A

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に走査トンネルあるいは原子間力顕微鏡に関し、さらに詳しくは、走査トンネルあるいは原子間力顕微鏡に使用され、微弱電流または微弱力を検出するためのチップおよびプローブの製造に関する。
【０００２】
【従来の技術】
走査トンネル顕微鏡検査（ＳＴＭ）および電気式原子間力顕微鏡検査（ＡＦＭ）によりわれわれは今日、現在の半導体装置に対して電気的あるいは局所解析的計測をナノメートル（ｎｍ）の空間分解能で行うことができる。このような計測は、少なくとも１つの小さな導電性チップを装置表面に走査させ、同時に局所解析的情報あるいは電気信号を記録することによって行われる。
【０００３】
金属は導電性に優れているため、チップの材料として好ましく使用される。典型的には１０〜２５ナノメートルの厚さの薄い金属塗膜を持つシリコン（Ｓｉ）チップは１９９０年代初期から市販されているが、金属塗膜が急速に磨耗してしまう。そこで、いわゆる成型技術によって作られた固体金属ピラミッドが開発された。この固体金属ピラミッドはシリコン製の片持ばりまたは金属製の片持ばりと一体化されている。全金属プローブとも呼ばれる金属片持ばりプローブは、導電性が高く加工工程が少ないため好ましい。欧州特許第０８９９５３８号「プローブチップ構造、プローブチップの製造方法およびその用途（A prove tip configuration, a method of fabricating probe tips and use thereof）」においては、発明者らは上述のいわゆる成型技術を適用してプローブチップを製造する方法を開示している。金属チップの製造および用途はT. Hantschelらによる「ＡＦＭ系装置分析のための金属チップおよびチップオンチッププローブの製造および用途（Fabrication and use of metal tip and tip-on-tip probes for AFM-based device analyses）（ＳＰＩＥ、３５１２、９２〜１０３頁、１９９８年）に開示されている。全金属プローブの製造方法は、J. P. Rasmussenによる「全金属原子間力顕微鏡プローブの製造（Fabrication of an all-metal atomic force microscope probe）」（トランスデューサ会報‘９７、４６３〜４６６頁、１９９７年）、あるいは、T. Hantschelらによる「全金属ＡＦＭプローブの製造、およびシリコンおよびインジウムリン装置分析へのその応用（The fabrication of a full metal AFM probe and its applications for Si and InP device analysis）」（ミクロ機械加工およびミクロ製造会議会報、１９９９年）に開示されている。この製造方法を図１（ａ）〜図１（ｆ）に概略的に示す。図１（ｅ）および図１（ｆ）において、片持ばりが示されている。
【０００４】
上述の加工方法には以下の欠点がある。
１．ウェハを両方の側面から加工する必要があるため、未加工側面を保護するための予防策をとらなければならない。
２．基板裏面に形成されているパターンをウェハの表面または上側に位置合わせするために、リソグラフィー工具、例えばマスクアライナ（mask aligner）が必要である。
３．シリコン基板の裏面はエッチングされるため、金属チップを持つ片持ばりが表面側で離れてしまい（図１(ａ)、図１(ｅ)参照）、基板を再利用することができない。
４．このような裏面エッチングにおいては、例えばウェハ厚さなどのウェハ寸法、エッチング速度、およびエッチング選択度を均一とすることによって、チップあるいはプローブの局部的に過度なエッチングを避ける必要があるが、これは時間のかかる工程である。
５．このエッチング工程の最中、チップは例えばその半径または側壁がエッチング薬剤により変形する場合がある。
【０００５】
「微小チップおよびそのための雌型成型基板の製造方法、および微小チップを有するプローブの製造方法（method of manufacturing micro-tip and female mould substrate therefor, and method of manufacturing probe with micro-tip）」という名称の欧州特許第０７６３８４４号において、これらの欠点のうちいくつかが示されている。発明者T. Yagiは上述の欠点を克服するための図２に示すような方法を提案している。欧州特許第０７６３８４４号によると、第１の基板を使ってプローブチップ（２３）を形成し、第２の基板を使って片持ばりを形成している。第２の基板またはその積層組成の選択のしかたによって、いくつかの種類の片持ばりを得ることができる。第１の基板は再利用することもできる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の加工方法にはまだ以下の欠点がある。
１．片持ばりを有するプローブチップを製造するためには２つの基板を必要とする。
２．第１および第２の基板をプローブチップから剥離可能とするために、異なる層において正確な相対的強度が得られるように金属剥離層および基板を選択しなければならない。
３．第２の基板はやはり、片持ばりを形成しプローブチップを離脱させるために裏面をエッチングする必要がある。このような裏面エッチングに関するすべての問題点は残ったままである。
【０００７】
本発明は、従来技術の有するこのような問題点に鑑みてなされたものであり、例えば電気式原子間力顕微鏡、走査トンネル顕微鏡、広がり抵抗顕微鏡（ＳＳＲＭ）などの走査型顕微鏡検査に使用されるプローブを製造するための、費用的あるいは時間的に効率的な方法を開示することを目的としている。この方法は表面側加工工程しかなく、プローブ薄膜を生成したりプローブ薄膜を解放するのに必要とされる裏面リソグラフィーおよび時間のかかるエッチング工程は排除されている。この方法は、プローブチップ、片持ばり、およびプローブ薄膜からなる完全なプローブを形成するにおいて、基板を一つしか必要としない。この方法により、プローブを走査型顕微鏡に搭載する前に簡単にプローブを除去することができる。
【０００８】
本発明の別の目的は、表面リソグラフィー工程のみを有し、プローブチップと片持ばりを別々に加工することを可能とした全金属プローブの製造方法を開示することである。このため、プローブチップは、片持ばりと異なる材料あるいは金属被膜法によって製造することができる。プローブチップの特性は片持ばりとは独立して最適化することができる。
【０００９】
【課題を解決するための手段】
本発明は、基板を設け、この基板に硬質マスクを蒸着させる工程を有する方法を提供している。第１のパターニング工程中、この硬質マスクおよび基板の中に型枠を製造する。第１の層をこのパターニングされた硬質マスクに蒸着する。この第１の層はこの硬質マスクに対して十分に高い接着力を持っているため、さらに加工することが可能であるが、この接着力は、プローブが下層の硬質マスクから徐々に剥離するのを克服するには不十分である。第２のパターニング工程中、この第１の層をパターニングして、少なくともプローブチップを有するプローブチップ構造を形成する。基板の表面から部分的にあるいは完全にこのプローブチップ構造をアンダーエッチングすることにより、このプローブチップ構造を基板からプローブを持ち上げて除去することができる。
【００１０】
この方法はさらに、パターニングされた積層体をアンダーエッチングする前に、パターニングされた第１の層に選択的に少なくとも１つの追加の層を形成する工程を有する。
【００１１】
この方法はさらに、プローブを剥離する前に、プローブチップ構造にホルダーチップを搭載する工程を有する。
【００１２】
硬質マスクは窒化物、酸化物、酸窒化物、または複数の層の組み合わせであり得る。第１の層は金属でよく、好ましくはチタン、タングステン、および金の積層物である
【００１３】
表面リソグラフィー工程および加工工程のみを有し、プローブチップと片持ばりを別々に加工できｋるようにした全金属プローブの製造方法においては、第１の層または積層体を蒸着した後、プローブチップの領域を中間の第３のパターニング工程で形成する。その後、第２の層を硬質マスクおよびパターン化された第１の層に蒸着する。この第２の層は最後のパターニング工程でパターン化されて、プローブ薄膜または接触領域、片持ばりからなりプローブチップ領域と重なるプローブチップ構造を形成する。この第２の層は金属であってよく、好ましくはチタン、タングステン、および金の積層物である。
【００１４】
この方法はさらに、パターン化された積層体をアンダーエッチングする前に、パターン化された第２の層に選択的に少なくとも１つの別の層を形成する工程を有する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
装置および製造工程は明確化のために簡素化して示している。すべての代替物および選択物を示しているわけではないため、本発明は添付の図面に制限されるものではない。
【００１６】
本発明の１つの形態では、表面加工工程、より正確にはリソグラフィー工程しか採用していないプローブの製造方法が開示されている。この方法は、下層の基板から製造されたプローブを剥離することにより容易にプローブチップを除去することを可能とする。
【００１７】
本発明の第１の実施態様では、表面加工工程だけを必要とする走査プローブの製造方法が開示されている。この方法は表面リソグラフィー工程を２つだけ有する。プローブチップ構造の領域を選択的に金属化することによって剥離効果が達成される。この金属層は基板に対して十分に高い接着力を持っているため、さらに加工することが可能であるが、この接着力は、プローブが下層のウェハから徐々に剥離するのを克服するには不十分である。
【００１８】
この方法は以下の工程を有する。第１のパターニング工程中、型枠（３４）を開始基板（３１）、好ましくはシリコンウェハに形成する（図３（ａ））。この型枠はピラミッド型、円すい台型、円筒型などさまざまな形状であってよい。シリコンウェハを使用する場合、基板の上に形成されたマスキング層の開口部を介して基板を異方的にエッチングすることによって截頭ピラミッド型エッチピットが形成される。このようなマスキング層は、例えば窒化物、酸化物、酸窒化物、または複数の層の組み合わせ等のフォトレジストまたは硬質マスク（３２）であり得る。プローブチップ構造を形成するこの工程は、第１の表面リソグラフィーを行う工程を有する。
【００１９】
第１の表面、すなわち基板の最上面の上に、または中に型枠が形成されている硬質マスクを使用する場合はこの上に、金属である第１の層（３３）を蒸着させるのが好ましい（図３（ｂ））。
【００２０】
第２のパターニング工程中、プローブチップ構造が形成される（図３（ｃ））。プローブチップ構造は、少なくともプローブチップ（３４）からなるが、完全な片持ばりを製造しなければならない場合は、片持ばり（４１）および/または接触領域（３７）を有していてもよい。選択的にこの第１の層に、当業者にとって公知の方法を使用して追加の層（３５）を蒸着させることができる。この第１の層が金属であれば、追加の層をこの第１の層の上にめっきして所望の特性を有する積層物を形成することができる。このような特性としては例えば、一定の厚みを必要とする片持ばりの機械的強度や、一定の積層物組成を必要とするため第１の層に対しても所定の要件が必要となるプローブチップの磨耗特性があげられる。第１の層と第１の表面との間には大きな接触力が存在するためさらに加工することが可能であるが、この接触力は徐々にプローブを剥離するのに十分なだけ小さくなければならない。さらなる加工として、めっき、ウェットエッチング、洗浄やウェット加工、焼なまし工程などの温度加工工程を設けることもできる。
【００２１】
所望の積層物を形成した後、プローブチップ構造を基板の表面から全部または部分的にアンダーエッチングする（３６）（図３（ｄ））。硬質マスクを使用する場合はまず最初に、プローブチップ構造をマスキング層として使用し、硬質マスクを除去する。プローブチップ構造の下の領域には硬質マスクが残る。次に基板を表面からプローブチップに対し選択的にエッチングする。部分的にアンダーエッチングしても基板からプローブチップが解放されるにとどまる。すべてアンダーエッチングすると、片持ばりも解放される。好ましくは、このアンダーエッチングは、シリコン基板の場合はＫＯＨ混合物などのウェットエッチングのような等方性エッチング化学作用を使って行う（図３（ｅ））。
【００２２】
ホルダーチップ（５３）をプローブ、例えば形成されている場合には接触領域に取り付けることによりプローブの取り扱いまたは搭載がより容易となる。このようにする場合、プローブチップ構造の第１の層およびその上に形成される追加の層を含む実質的な部分は、下にある基板または硬質マスクから一時的に離反する（図５（ｃ））。ホルダーチップがプローブに取り付けられ（図５（ｅ））、プローブを伴ったホルダーチップは完全に第１の表面から除去される（図５（ｆ））。
【００２３】
本発明の第２の好ましい実施態様においては、表面リソグラフィー工程を２工程だけ採用することによって全金属プローブを製造する方法が開示されている。
【００２４】
開始基板（３１）は直径１５０ミリメートルの（１００）シリコンウェハであった。これらのウェハを、熱成長させた酸化物である４７０ナノメートルのＳｉＯ_２と、低圧力で化学蒸着（ＬＰＣＶＤ）させた窒化物である１５０ナノメートルのＳｉ_３Ｎ_４によって被覆（３２）する（図３（ａ）を参照）。フォトレジストをウェハに引き延ばし、第１のリソグラフィー工程中に４０×４０平方マイクロメートル（μｍ^２）の複数の正方形（３４）をフォトレジストに開ける。これらの正方形はチップ領域（３４）を形成するものである。そして、このレジストパターンを、ＳＦ_６：Ｏ_２エッチング混合物を使ったリアクティブイオンエッチング（ＲＩＥ）によってＳｉ_３Ｎ_４に移す。次にレジストを除去し、緩衝ＨＦ（ＢＨＦ）で酸化物層をエッチングすることによって窒化物パターンをＳｉＯ_２層に移す。そして逆ピラミッドを３０パーセントＫＯＨにより７０℃で５５分間エッチングした。スパッタリングしたチタン：タングステンの厚さ１０ナノメートルの層で、次いで気化した金の厚さ３０ナノメートルの層（３３）でウェハ表面を被覆した（図３（ｂ）を参照）。
【００２５】
フォトレジストを再びウェハに引き延ばす。プローブチップ構造の領域の外側のレジストを第２のリソグラフィー工程によって除去することによって、レジストで被覆されたプローブチップ構造の領域を残した。金の層をＫＩ：Ｉ_２：Ｈ_２Ｏ溶液でエッチングした。そしてチタン：タングステン層をＳＦ_６雰囲気中でＲＩＥによって除去した。次に、フォトレジストを剥がした。
【００２６】
厚さ１２マイクロメートルのニッケル層（３５）を無電解ニッケル（Ｎｉ）めっき法によってプローブチップ構造の領域に蒸着した。このめっきを行う前に、自己触媒ニッケル蒸着の開始を助ける働きのあるＰｄＣｌ_２溶液によってウェハを前処理した。めっきは２つの工程で行った。最初に、ベルリンのＯＴＢ社（ドイツ、ベルリン）製MeTeC-Nip―LT浴を使って厚さ１マイクロメートルのニッケルを蒸着した。浴槽の温度は７０℃とし蒸着時間は１０分間であった。すべての実験において、この溶液は優れた開始挙動を示したが、めっきされたニッケル膜の表面は荒く、レーザ光がＡＦＭの検出器に反射されるのを阻害するようなものであった。従って、この第１の層は次のめっき工程のための開始層として使用される。第２のめっき工程はEnthone-OMI社（オランダ、s‘-Hertogenbosch)製のENPLATE Ni 434E浴を使い、８５℃で１時間、最終的な厚さが１２マイクロメートルとなるまで行われた。Enthone-OMI溶液中でめっきを数回行った後、荒いニッケル表面を平滑にした。めっき後、めっきしたニッケル膜に機械的応力が生じるのを避けるため、めっき槽と同じ温度の水槽でウェハをすすいだ。めっき直後に冷水でウェハをすすいだ結果、ニッケルの片持ばりに亀裂が生じ、めっき構造の離昇が発生した。それぞれのめっき処理には新鮮なEnthone-OMI溶液を使用しなければならないと言うべきである。同じ浴槽を二度使用しても構造は部分的にしかめっきされない。OTB-Berlin浴は良好な長時間安定性を示し、多くの回数の処理に使用することができた（図３（ｃ）を参照）。厚いニッケル膜の選択的蒸着はこの２工程めっき加工を採用することによって改善された。
【００２７】
めっきしたニッケル膜をエッチングマスクとして使用し、ＳＦ_６：Ｏ_２雰囲気中でＲＩＥによってプローブチップ構造の領域の外側にあるＳｉ_３Ｎ_４層をエッチング除去した。窒化物層の下に存在するＳｉＯ_２層をＢＨＦ中で開放した。３０パーセントのＫＯＨ中で７０℃の温度で約５時間、結晶面（３６）に沿ってチップおよび片持ばりを最後にアンダーエッチングした。７０℃の温水中で最終的なすすぎを行い注意深くＮ_２を乾燥した後、プローブはウェハから剥離できる状態となった（図３（ｄ）を参照）。
【００２８】
図４は異方性ＫＯＨエッチング中に行われる片持ばりのアンダーエッチングを示す。図に見られるように、この特定の構成においては、１つのプローブがそれぞれ長さ２００、４００、６００、８００マイクロメートルの４つの片持ばり（４１）を持つ。片持ばりは幅が６５マイクロメートル、厚さが１２マイクロメートルである。これらの写真は光学顕微鏡で得られたものである。図４（ａ）はＳｉ_３Ｎ_４層（３２）がまだそのまま存在する状態のエッチング前のプローブを示している。図４（ｂ）は片持ばり（４１）、チップ（３４）、およびブリッジ（４２）をアンダーエッチングする場合を示している。図４（ｃ）はプローブ膜を剥離した後のプローブを示す。アンダーエッチング後の歩留まりはほぼ１００パーセントであり、この事実はいくつかの加工処理によっても確認された。この開発された手順の利点は、プローブ膜が単独ではなく、従来のプローブ成型とは反対に、全ウェハがプローブ膜を支持していることである。従って、プローブは、加工中および後に何ら問題なく機械的衝撃に耐える。アンダーエッチングの合計時間はもっとも長いまたはもっとも大きい片持ばりによって決まる。
【００２９】
プローブ膜は基板から直接剥離することができるものの、剥離前に小さなホルダーチップを接触領域（３７）に取り付けるとより好都合である。ホルダーチップによってプローブの取り扱いおよびＡＦＭへの取り付けが容易になる。図５は剥離手順を概略的に示す。剥離前のプローブチップ構造の断面図を図５（ａ）に見ることができる。最初に、２つのブリッジのうち１つ（４２、図４（ｂ））を顕微鏡下で鋭利なニードル（５１）によって持ち上げた（図５（ｂ））。ブリッジを破壊した後、プローブ膜（３５、３３）を徐々に剥離した（図５（ｃ））。ニードルを除去した後、膜を当初の位置に落として戻した（図５（ｄ））。膜（３５、３３）と窒化物（３２）との間の結合はもはや存在しない。プローブは破壊されていないブリッジを介して基板に接着された状態で残っているにすぎない。次に、「成型ＡＦＭプローブのはんだ付けによる取り付け（Mounting of moulded AFM probes by soldering）」（ＳＰＩＥ４１７５、２０００年）に詳細に記載されている手順によって、２０ナノメートルのチタン：タングステン＋４５ナノメートルのニッケル＋１００ナノメートルの金（５２）で金属化されたシリコンチップ（５３）（長さ３．０ミリメートル、幅１．２ミリメートル、厚さ０．６ミリメートル）をプローブ膜（３５）にはんだ付けした。はんだ付けの後、ピンセット（５１）だけを使用してプローブを完全に剥離した（図５（ｆ））。約６００個のプローブを含むウェハ全体をこのようにして取り付けた。はんだ付け工程の前に部分的にプローブ膜を剥離することによって、ホルダーチップを使ったプローブの除去は非常に簡単であることがわかり別途措置を必要とすることもなかった。
【００３０】
図６（ａ）はウェハから除去したあとの剥離プローブを示す。金属膜（３３）がはんだ付け（５４）によりシリコンチップ（５３）に固定されていることが分かる。プローブ膜上の明るい領域は剥離領域を示す金属である。暗い領域はアンダーエッチングされた領域からのＳｉ_３Ｎ_４である。図６（ｂ）は全金属片持ち梁の端部を示す。片持ばり（４１）および金属ピラミッド（３４）がうまく形成されていることが見て取れる。チップの接写写真を図６（ｃ）に示す。チップは典型的には半径が５０〜１００ナノメートルであり、この値は以前に製造された典型的には２０〜５０ナノメートルのプローブに比べてわずかに大きい。これは、チップがＫＯＨに曝されるアンダーエッチングが５時間という長い時間であるためである。図７はＳｒＴｉＯ_３のような校正面上の局所解析的計測を、本発明にかかる一体化された金属ピラミッドおよび剥離プローブを有するシリコン片持ばりと比較したものである。シリコン片持ばり上の金属ピラミッドは剥離プローブのものよりも明らかに鋭利であった。
【００３１】
プローブを剥離する前に、金属片持ばりを完全にアンダーエッチングした場合、上述のような問題が生じる。従って、ＫＯＨ中のアンダーエッチング時間を次の処理で短縮する。このことは、より短い片持ばりを使うかまたは、接触領域および片持ばりを、アンダーエッチングする代わりに剥離することによって行った。エッチング時間は５時間から、所定のエッチング溶液で４０マイクロメートルのエッチング深さに対応する１時間に短縮した。エッチング時間を短縮した結果、実質的に加工時間が短縮されたがチップ半径はより小さくなった。半径の小さいプローブチップを備えるＡＦＭあるいはＳＴＭ顕微鏡はより高い解像度でサンプルを計測することができる。この部分的なアンダーエッチングは図４にも示されている。図４（ｄ）は独立してエッチングされたプローブチップ（３４）のみを有するプローブを示す。図４（ｄ）の概略断面図を写真の下に示す。チップのエッチングの最後の数分間だけエッチング溶液に曝される。１つのブリッジ（４２）を切断した後、上述のようにプローブを徐々に剥離する。図４（ｅ）はプローブを剥離した後のウェハ表面を示す。従って、もしピラミッド型チップ（３４）だけがアンダーエッチングされる場合は、硬化プローブチップ（３４）、片持ばり（４１）、および接触（３７）領域を有するプローブもやはり剥離することができる。
【００３２】
第２の形態においては、表面リソグラフィー工程のみを有し、プローブチップと片持ばりを別個に加工できるようにした全金属プローブの製造方法を開示している。このため、プローブチップは片持ばりとは異なる材料または金属被膜法によって製造することができる。
【００３３】
この形態の第１の実施態様においては、プローブチップおよび片持ばりは同じ素材であるが、別個の異なる金属被膜法によって製造されている。
【００３４】
当該分野において、無電解めっき法によって製造された蒸着状態の（as-deposited）ニッケル膜の硬度は、ニッケルめっきされたプローブチップを３００℃〜４００℃で焼きなましすることによって約５００ＨＶ（ＨＶはビッカース硬さ）から１０００ＨＶまで高めることができることは公知である。このような方法は、例えばJ.K.Denisらによる「ニッケルおよびクロムめっき（Nickel and chromium plating）」（第２版、Butterworths 1td、２６９〜２７７頁、１９８６年）に開示されている。めっき工程および後続の焼きなまし工程はプローブチップの加工後に行う。しかしながら、この手順を全金属プローブに採用した後に、片持ばりが大きく曲がっていることが見て取れた。これはおそらく片持ばりの熱機械応力によるものである。従って、ニッケルプローブチップの焼きなまし工程はニッケル製の片持ばりを製造する前に行わなければならない。プローブチップおよび片持ばりのこのような別々の加工は２つの金属化工程によって行う。全体の製造プロセスは本発明の他の実施態様に記載されているものと類似しているため、主な工程のみを説明する。
【００３５】
逆ピラミッドのエッチング後（図８（ａ）を参照）、チップ領域（３４）を離昇手順によって金属化した。フォトレジストをウェハ上に再び引き延ばした。追加のリソグラフィー工程を行うことによって実質的に逆ピラミッド上にあるレジストを除去することになる。この追加のリソグラフィー工程中、プローブチップ領域（３４）を形成するために使用される第１のリソグラフィー工程のプローブチップマスクを再び使用する。次に、１０ナノメートルのチタン：タングステン＋３０ナノメートルの金（４３）によってウェハを被覆した。金属によって被覆されたプローブチップ領域だけを残した状態で、当業者にとって公知の方法を採用した離昇により金属膜を構成した（図８（ｂ））。次いで、本発明の他の実施態様に記載したように、７０℃の温度下で３０分間ウェハをOTB-Berlin社製ニッケルめっき溶液に曝すことによって、プローブチップ構造内の金属積層物の厚さを４マイクロメートルまで増加させた（図８（ｃ））。このようにしてピラミッド型チップを少なくとも部分的に充填する。その後、チップのうちいくつかを急速熱焼きなまし（ＲＴＡ）によって３００℃の温度下で１０分間硬化させた。その他のチップは４００℃で焼きなました。焼きなます時間をより長く、例えば１時間とすることでプローブチップの硬度を改善することができる。ついで、ウェハ表面全体を再び１０ナノメートルのチタン：タングステン＋３０ナノメートルの金（３３）によって被覆した。最後のリソグラフィー工程において、プローブチップ構造の領域（３５）をレジストで被覆し、この領域の外の金およびチタン：タングステンの積層物をエッチングして除去する（図８（ｄ））。他の実施態様で開示されたように、一連の２工程ニッケルめっきを再び採用してプローブチップ構造の領域を金属化した。片持ばり（４１）をアンダーエッチングして（図８（ｅ）を参照）ウェハからプローブを剥離した。
【００３６】
図９（ａ）は、アンダーエッチングが完了した後、光学顕微鏡によって映し出されたプローブ最上面を示す。ニッケル表面（３５）は非常に滑らかで、別個に金属化したチップ領域（３４）が図９（ｂ）において明確に見分けられる。チップ領域は二度めっきされたため片持ばりよりもわずかに高さが高い。図９（ｃ）は電子顕微鏡（ＳＥＭ）で走査することにより映し出されたチップ側からの金属膜を示す。図９（ｄ）の接写に示されているピラミッド型チップは４００℃で焼きなましたものである。側面がきれいなことから、ＲＴＡ工程中、チタン、タングステン、およびシリコンの間に何ら反応が起こらなかったことがわかる。
【００３７】
この形態の第２の実施態様においては、プローブチップと片持ばりとが異なる材料から製造され、それぞれ適切な金属被覆を持つ。
【００３８】
この特定のプロセスにおいては、チップおよび片持ばりに同じ金属層が採用されるが、片持ばりの材料とは異なる材料、たとえばクロムまたはダイアモンドを採用した上ですでに述べた手順を使ってチップを製造することによってより硬いプローブチップを得ることもできる。焼きなます時間は使用する材料によって左右され、プローブチップの所望の硬度によってさらに改変してもよい。このようにしても剥離手順に影響はない。２つの金属被覆は、追加のパターニング工程を採用しプローブチップ材料をパターニングすることによって分離する。このパターニングの後、焼きなましなどのようなプローブチップの品質を改善するための後続の加工工程を行ってもよい。その後、もしパターン化されたプローブチップに対する蒸着加工が選択的であれば、追加の材料蒸着をおこなってもよい。さもなくば、追加のパターニング工程が必要である。裏面エッチングを行わないため、プローブチップ、および後に片持ばりもシリコンウェハ全体で支持される。
【００３９】
図１０および図１１は本発明の１つ以上の実施態様によって製造されたプローブチップの良好な電気的および機械的挙動を示す。
【００４０】
硬化金属チップがシリコン上に安定したオーミック接触を確立しえるかどうかを見るために、ｎ型シリコン（ρ＝０．１Ωｃｍ）に対してＩ−Ｖ測定を行った。シリコンに対するオーミック接触がチップの下に存在するシリコンをいわゆる金属β−スズ相に転移することによってのみ得られることは公知である。このためには１０〜１２ＧＰａの圧力を必要とし、図１０（ａ）に見られるように、非硬化ニッケルチップは非常に短時間しかこの高圧力に耐えなかった。接触挙動がショットキーからオーミックに変化するまで力を上昇させた後、最初のＩ−Ｖ曲線（実線）を収集した。第２のＩ−Ｖ曲線（点線）はその後まもなく収集したものであり、抵抗力が上昇したため、大きな力の元で急速にチップが劣化したことを示している。次の計測で電気的接触が失われた。図１０（ｂ）は、剥離プローブを使った一連の２０Ｉ−Ｖ曲線を示しており、ここでニッケルチップを４００℃の温度下で１０分間焼きなますことによって硬化させた。点接触で硬化プローブチップが大きな力に耐え、オーミック形態を持つことが明らかに見て取れる。オーミック形態は、しばらくの間チップ表面を走査し点接触に戻った後にも得られる。
【００４１】
金属ピラミッドをシリコン片持ばりに一体化した状態でＩｎＰ装置構造について広がり抵抗顕微鏡（ＳＳＲＭ）において良好な結果が得られた。非硬化および硬化プローブの硬度を互いに比較するために研究を行った（図１１）。非硬化ニッケルチップ（ａ）、３００℃で硬化したニッケルチップ（ｂ）、および一体化ダイアモンドチップを有する金属片持ばり（ｃ）の３種類のニッケルチップを試験した。試験サンプルは、金属−有機化学蒸着（ＭＯＣＶＤ）によってエピタキシャル成長させた多層ＩｎＰ構造であった。層構造は半絶縁ＩｎＰ（Ｓ）基板上のｐ−ｎ−ｐであり、ｎ型層はシリコンでドープされており、ｐ型層は亜鉛でドープされていた。断面に対し、１０×１０マイクロ平方メートルの走査サイズおよび１Ｈｚの走査速度を採用して広がりＳＳＲＭ計測を行った。サンプルには３．０Ｖでバイアスがかけられ、走査中同じ大きさの力を３つのプローブチップにかけた。硬化および非硬化ニッケルチップの間には大きな違いは見られなかった。剥離プローブは従来技術によって製造されたシリコン片持ばりプローブと同じくらい良好であった。
【図面の簡単な説明】
【図１】チップ、片持ばり、および薄膜からなる全金属プローブを成型技術を採用して製造する従来の方法を、断面図によって示すものである。
【図２】成型基板の裏面エッチングを排除してチップを製造する従来の方法を、断面図によって示すものである。
【図３】２つのリソグラフィー工程によって製造された剥離プローブの工程体系を示すものであり、上部分は平面図であり、下部分はＡ−Ａに沿った断面図である。
【図４】４つの片持ばりを持つプローブを示しており、全部または部分的にプローブをアンダーエッチングする剥離工程を説明している。
【図５】本発明の実施態様における、剥離によるプローブの除去を示すものである。
【図６】好ましい実施態様における、全金属剥離プローブのＳＥＭ写真を示す。
【図７】ＳｒＴｉＯ_３校正サンプルに対してタッピングモードにて行った局所解析的計測を示しており、左側はＡＦＭ写真を、右側は断面Ｘに沿って計測された計測高さｈを示す。
【図８】プローブチップおよび片持ばりの金属被覆が異なる剥離プローブの工程体系を示すものであり、上部分は平面図であり、下部分はＡ−Ａに沿った断面図である。
【図９】本発明の１つの実施態様における、剥離によって製造された硬化チップを有する金属片持ばりを示す。
【図１０】本発明の１つの実施態様における、非硬化ニッケルチップ（ａ）あるいは硬化ニッケルチップ（ｂ）を使った点接触モードのＩ−Ｖ計測を示す。
【図１１】本発明の１つの実施態様における、ｎｐｎ構造を有するインジウムリン（Ｓ）基板にＳＳＲＭを使って非硬化ニッケルピラミッド型チップ（ａ）、硬化ニッケルピラミッドチップ（ｂ）、およびダイアモンドピラミッド型チップ（ｃ）を比較したものを示す。
【符号の説明】
３１基板
３２マスキング層
３３第１の層
３４プローブチップ
３５追加の層
３７接触領域
４１片持ち梁
４３第２の層
５３ホルダーチップ

Claims

片持ち梁（４１）、プローブチップ（３４）、および接触領域（３７）を備えるプローブチップ構造の製造方法であって、
エッチングマスクとして第１のパターン化されたマスキング層（３２）を使用して基板（３１）をエッチングし、該エッチングにより上記基板（３１）に型枠（３４）を形成する工程と、
上記型枠（３４）および上記第１のパターン化されたマスキング層（３２）に第１の層（３３）を蒸着する工程と、
上記第１の層（３３）をパターン化することにより上記プローブチップ構造を形成する工程と、
を有し、さらに
硬質マスクとして上記パターン化された第１の層を使用して少なくとも上記プローブチップ（３４）をアンダーエッチングして上記プローブチップ構造を部分的にアンダーエッチングする工程と、
下層の上記第１のパターン化されたマスキング層（３２）から上記プローブチップ構造を剥離する工程と、
を有することを特徴とするプローブチップ構造の製造方法。
上記パターン化された第１の層（３３）をマスクとして使用して上記第１のパターン化されたマスキング層（３２）を除去する工程をさらに有することを特徴とする請求項１に記載のプローブチップ構造の製造方法。
上記パターン化された第１の層（３３）に選択的に追加の複数の層（３５）を蒸着する工程をさらに有することを特徴とする請求項１に記載のプローブチップ構造の製造方法。
上記第１の層（３３）は金属であり、上記追加の複数の層（３５）の選択的な蒸着はめっきにより行うことを特徴とする請求項３に記載のプローブチップ構造の製造方法。
上記第１の層（３３）はチタン、タングステンおよび金を含有し、上記追加の複数の層（３５）はニッケルを含有することを特徴とする請求項４に記載のプローブチップ構造の製造方法。
上記プローブチップ構造のアンダーエッチングの前に、
上記プローブチップ構造の実質的な一部分を上記第１のパターン化されたマスキング層（３２）から一時的に離す工程と、
ホルダーチップ（５３）を上記接触領域（３７）に取り付ける工程と、
をさらに有することを特徴とする請求項１に記載のプローブチップ構造の製造方法。
上記プローブチップ構造の上記部分的アンダーエッチングは上記片持ち梁（４１）をアンダーエッチングするものであることを特徴とする請求項１に記載のプローブチップ構造の製造方法。
上記第１の層を蒸着する工程の前に、
上記型枠（３４）および上記第１のパターン化されたマスキング層（３２）に第２の層を蒸着する工程と、
上記第２の層（４３）をパターン化して上記プローブチップ（３４）を形成する工程と、
をさらに有することを特徴とする請求項１に記載のプローブチップ構造の製造方法。
上記第１の層（３３）および上記第２の層（４３）は同じ材料からなることを特徴とする請求項８に記載のプローブチップ構造の製造方法。
上記材料はチタン、タングステンおよび金を含有することを特徴とする請求項９に記載のプローブチップ構造の製造方法。
上記第１の層（３３）および第２の層（４３）は異なる材料からなることを特徴とする請求項８に記載のプローブチップ構造の製造方法。
上記第１の層（３３）はチタニウム、タングステンおよび金を含有し、上記第２の層（４３）はクロムまたはダイアモンドを含有することを特徴とする請求項１１に記載のプローブチップ構造の製造方法。
上記第１の層の蒸着前に、焼きなまし工程を行うことを特徴とする請求項８乃至１２のいずれか１項に記載のプローブチップ構造の製造方法。
上記基板（３１）はシリコンであることを特徴とする請求項１乃至１３のいずれか１項に記載のプローブチップ構造の製造方法。
上記第１のパターン化されたマスキング層（３２）は酸化物、窒化物、または酸窒化物から選択されるものであることを特徴とする請求項１乃至１４のいずれか１項に記載のプローブチップ構造の製造方法。
片持ち梁（４１）、プローブチップ（３４）、および接触領域（３７）を備えるプローブチップ構造の製造方法であって、
エッチングマスクとして第１のパターン化されたマスキング層（３２）を使用して基板（３１）をエッチングし、該エッチングにより上記基板（３１）に型枠（３４）を形成する工程と、
上記型枠（３４）および上記第１のパターン化されたマスキング層（３２）に第１の層（３３）を蒸着する工程と、
上記第１の層（３３）をパターン化することにより上記プローブチップ構造を形成する工程と、
上記パターン化された第１の層（３３）をマスクとして使用して少なくとも上記プローブチップ（３４）をアンダーエッチングして上記第１のパターン化されたマスキング層（３２）を除去する工程と、
を有し、さらに、上記第１の層（３３）を蒸着する前に、
上記型枠（３４）および上記第１のパターン化されたマスキング層（３２）に第２の層（４３）を蒸着する工程と、
上記第２の層（４３）をパターン化して上記プローブチップ（３４）を形成する工程と、
を有することを特徴とするプローブチップ構造の製造方法。