JP4729953B2

JP4729953B2 - 薄膜半導体装置の製造方法

Info

Publication number: JP4729953B2
Application number: JP2005072588A
Authority: JP
Inventors: 信一村松; 史人岡; 克己野村
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2005-03-15
Filing date: 2005-03-15
Publication date: 2011-07-20
Anticipated expiration: 2025-03-15
Also published as: JP2006261180A

Description

本発明は、薄膜太陽電池、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）用基板等の半導体素子基板や半導体素子（以下、これらを薄膜半導体装置と総称する）を製造する方法に関する。

近年、非導電性の異種基板、例えばガラス基板などの上に結晶シリコン薄膜を形成する研究が盛んに行なわれている。この異種基板上に形成した結晶シリコン薄膜の用途は広く、ＴＦＴ、薄膜太陽電池などに用いることができる。

薄膜太陽電池は、安価な基板上に低温プロセスで良好な結晶性をもつ結晶シリコン薄膜を形成し、これを光電変換装置に用いて、低コスト化と高性能化を図るものである。この結晶シリコン薄膜を太陽電池に用いることによって、非晶質シリコンからなる太陽電池で問題となっている光劣化が観測されず、さらに非晶質シリコンからなる太陽電池では感度のない、長波長光をも電気的エネルギーに変換することができる。この技術は太陽電池のみならず、光センサなどの光電変換素子への応用も可能であると期待されている。

この結晶シリコン薄膜からなる太陽電池には、一般的にプラズマＣＶＤ法によって直接、結晶シリコン薄膜を堆積させる手法が用いられている。この手法によって、基板上に低温で結晶シリコン薄膜を形成できることが知られており、低コスト化に有効であるとされている。

このプラズマＣＶＤ法においては、形成条件を、水素でシラン系原料ガスを１５倍程度以上に希釈し、プラズマ反応室内における圧力を１Ｐａ〜１０００Ｐａ、基板温度を１５０℃〜５５０℃、望ましくは４００℃以下の範囲内とすることにより成膜する。これによって、結晶シリコン薄膜が基板上に形成される。しかし、この方法では結晶粒径の大きな多結晶シリコン薄膜を形成することは困難であった。また、発電機能の根幹を担うｉ層は、素子構造最適化のためにドーピングを行なうと品質が急激に低下する。これらのことから、太陽電池としては低コスト化に有利なシングルセルで１０％を大きく上回る効率を達成することは困難であった。

一方、レーザの走査によって結晶シリコンを形成する試みも種々検討されており、連続波レーザを用いる方法が特開平２００１−３５１８６３号公報（特許文献１）に開示されている。この方法は異種基板上に非晶質シリコンを形成し、帯状の連続光源を走査することで多結晶シリコンに熔融・結晶化するもので、走査方向に長い結晶粒を成長させることを可能としている。

この連続波レーザを用いて結晶化を行なう場合、Ｎｄ：ＹＡＧやＮｄ：ＹＶＯ₄等の固体レーザを用いることが試みられている。これら固体レーザを用いることで、ランニングコストを大幅に低下させると同時に品質の高い多結晶シリコンを形成することが可能となった。
特開平２００１−３５１８６３号公報

しかしながら、連続波レーザを用いた場合でも、多結晶シリコン薄膜の結晶粒サイズは幅１〜２μｍ、長さ１０μｍ程度であった。結晶粒のサイズはその位置に作製される素子の電気的特性を決定する重要な要素であり、さらに大きなサイズの結晶粒を形成することが望まれていた。

つまり、上記のような多結晶シリコン薄膜上に、さらに電気特性の向上した素子による回路を作製するためには、さらに結晶粒の大粒径化を進める必要があった。

そこで、本発明の目的は、上記課題を解決し、従来方法に比べ格段に粒径の大きな多結晶シリコン薄膜を形成して、性能の向上した電子回路装置を構成できる薄膜半導体装置の製造方法を提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る薄膜半導体装置の製造方法は、異種基板上にシリコン薄膜を２μｍ以上の膜厚に形成するシリコン膜形成工程と、上記シリコン薄膜に対し連続波レーザ光を照射・走査し、上記シリコン薄膜を結晶化させ平均結晶粒面積５００μｍ²以上の多結晶シリコン薄膜を形成すると共に、上記多結晶シリコン薄膜の表面に凹凸を形成する結晶化工程と、上記凹凸が形成された上記多結晶シリコン薄膜の表面に薄膜層を形成する薄膜形成工程と、上記薄膜層側からスパッタエッチングを施すことで上記薄膜層を除去すると共に、上記多結晶シリコン薄膜を薄くする薄膜化工程とを備え、上記薄膜形成工程において上記多結晶シリコン薄膜の表面に設けられた上記薄膜層を除去すると共に上記多結晶シリコン薄膜の表面に形成された凹凸を除去することで上記多結晶シリコン薄膜の表面を平坦化することを特徴とする。

請求項２の発明は、請求項１に記載の薄膜半導体装置の製造方法において、上記薄膜層を構成する材料は、ホトレジスト、半導体材料、無機絶縁材料、金属材料、有機材料、のいずれかであることを特徴とする。

＜発明の要点＞
本発明は、結晶化する膜厚が厚いほど結晶粒の平均サイズが大きくなるという新たな知見に基づき、所望の膜厚より厚い膜で結晶化を行う。その後、所望の膜厚に薄くして用いるものである。また、厚膜化に従い表面の凹凸が著しくなる不都合を解消するため、結晶化後に平坦化の工程を付加しても良い。

以下、本発明の骨子を詳述する。

図３に連続波レーザによる結晶化の後、平均結晶粒面積のシリコン薄膜の膜厚への依存性を示す。明らかに膜厚が増加するほど結晶粒は大きくなる。特に、膜厚０．５μｍから１μｍでの結晶粒径の増加は顕著である。結晶粒が大きくなるほどシリコン薄膜の電気特性、移動度やドーピング効率など向上することが知られている。しかし、素子に応じて最適な膜厚は決まっており、いくらでも厚くできるものではない。たとえば、ＴＦＴでは５０nm程度とかなり薄いことが要請されている。したがって、上記の知見を素子作製に適用するためには、厚く成膜して、結晶化後に薄くすることが有効であることを見出した。

しかしながら、連続波レーザ光の走査による結晶化においては、溶融結晶化後の表面は平坦ではなく、走査方向に対して直角の向きに断面を取ると結晶面に凹凸が生じた。この表面プロファイルを図４に示す。図中で、左右の平坦な部分はレーザによる結晶化がされなかった部分である。特に、膜厚を増すほど、あるいは粒径が大きくなるほど凹凸は顕著になった。膜厚を薄くする際に凸部ほど除去されやすいため、そのまま薄くしても使用できたが、性能向上、特性の均一化のためには、さらに適当な薄膜を堆積して平坦化を行った後に薄くすることが有効であった。

次に、具体的に本発明の構成と効果の関係について述べる。

請求項１の発明に係る製造方法では、異種基板上にシリコン薄膜を所望の膜厚以上に形成するので、結晶粒の平均サイズが大きいシリコン薄膜を得ることができる。また、これを連続波レーザ光を照射し走査を行なうことによって該シリコン薄膜を結晶化し、これにより生じた表面の凹凸を、その後、所望の膜厚まで該シリコン薄膜を薄くする平坦化処理により除去するので、従来方法に比べ格段に粒径の大きな多結晶シリコン薄膜を形成して、性能の向上した電子回路装置を構成することができる。

本発明の製造方法において、上記異種基板上に形成するシリコン薄膜の膜厚は、所望の膜厚の２倍以上であることが望ましい。これにより平坦化処理を容易にして、粒径の大きな良質な多結晶シリコン薄膜を残すことができるからである。所望の膜厚の最小限は図３に示すように５００nmであるため、異種基板上に形成するシリコン薄膜の膜厚は、所望の膜厚以上であり、且つ５００nm以上とする。従って、例えば、所望の膜厚が１μｍ、１．５μｍ、２μｍなどの場合、その２倍以上の２μｍ、３μｍ、４μｍなどとするが好ましい。

連続波レーザ光の波長としては、非晶質シリコン薄膜、あるいは結晶シリコン薄膜が吸収できる波長４００nm〜９００nmのうち、下地材料への熱的ダメージを低減することのできる４００nmから６００nmが適切である。

本発明に他の形態の製造方法では、上記結晶化したシリコン薄膜を所望の膜厚まで薄くする前に、結晶化したシリコン薄膜の上にさらに薄膜層を形成し、その上で所望の膜厚まで薄くする。これによれば、膜厚を増して粒径を大きくし、これにより表面の凹凸が顕著になっている場合でも、その上にさらに適当な薄膜層を堆積して平坦化を行い、所望の平坦な薄膜を得ることができる。この薄膜層を構成する材料としては、ホトレジスト、半導体材料、無機絶縁材料、金属材料、有機材料、のいずれかも用いることができる。

本発明によれば、次のような優れた効果が得られる。

本発明の製造方法によれば、異種基板上にシリコン薄膜を所望の膜厚以上に形成するので、結晶粒の平均サイズが大きいシリコン薄膜を得ることができる。連続波レーザ光を照射し走査を行なうことによって該シリコン薄膜を結晶化し、これにより生じた表面の凹凸を、その後、所望の膜厚まで該シリコン薄膜を薄くすることにより除去するので、従来方法に比べ、格段に粒径の大きな多結晶シリコン薄膜を形成して、性能の向上した電子回路装置を構成することができる。

本発明の製造方法の他の特徴によれば、上記結晶化したシリコン薄膜を所望の膜厚まで薄くする前に、結晶化したシリコン薄膜の上にさらに薄膜層を形成し、その上で所望の膜厚まで薄くする。これによれば、膜厚を増して粒径を大きくし、これにより表面の凹凸が顕著になっている場合でも、さらに適当な薄膜層を堆積して平坦化を行うので、所望の平坦な薄膜を得ることができる。

以下、本発明の実施の形態を実施例を中心に説明する。なお、以下の実施例は本発明の一例を示すものであり、本発明はこれらに限定されるものではない。

図１は本発明の実施例１における、薄膜半導体装置の作成過程を模式的に示したもので、（ａ）は所望の膜厚以上の非晶質シリコン薄膜をレーザ光の照射により結晶化する工程を示す図、（ｂ）は得られた多結晶シリコン薄膜をエッチングにより薄くする工程を示す図、（ｃ）は電極を形成する工程を示す図である。本実施例では、光電変換素子に適用した例を示す。

図１（ａ）において、異種基板０１として３０cm×４０cmの長方形のガラス基板を用意し、拡散防止層０２としてＳｉＮ膜を２００nm形成した。拡散防止層０２を形成した基板上に高融点金属層０３を１００nmの膜厚に形成した。その上に、触媒ＣＶＤ法を用いて非晶質シリコン薄膜０４ａを３μｍ形成した。この３μｍという非晶質シリコン薄膜０４ａの膜厚は、本実施例における所望の膜厚２μｍに対し、これよりも厚い値としたものである。この非晶質シリコン薄膜０４ａの形成条件はＳｉＨ₄：１００ｃｃｍ、ＰＨ₄：０．０１ｃｃｍを含むＨ₂の混合ガスを用い、基板温度４５０℃で形成した。この条件では、ｎ型のドーパントを含んだ非晶質シリコン薄膜が形成される。

次に、ＹＶＯ₄の第二高調波による５３２nmの固体レーザ光源０５から、レーザ光０６を光照射し、異種基板（ガラス基板）０１を相対的にＸ方向に走査して非晶質シリコン薄膜０４ａを結晶化させた。その結果、多結晶シリコン薄膜０４ｂが形成された。このレーザ光０６の照射によって、膜厚３μｍの非晶質シリコン薄膜０４ａは全て融解し結晶化した。融解して結晶化したシリコン薄膜は走査方向にラテラル成長した大粒径の多結晶シリコン薄膜０４ｂとなった。

ここで、高融点金属層０３は例えばタングステンやモリブデンから成る光吸収層であり、これにより照射エネルギー密度を低くして、より広い面積を一括で結晶化可能とするものである。また、拡散防止層０２を設ける理由は、融解時に高融点金属層０３から成る光吸収層が瞬間的に２０００℃近い温度となり、非晶質シリコン薄膜０４ａに不純物が混入することがあるので、これを抑制するためである。

次に図１（ｂ）に示すように、上記のように所望の膜厚以上（３μｍ）で形成し、連続波レーザ光を照射し走査して得た多結晶シリコン薄膜０４ｂを、その後所望の膜厚（２μｍ）まで薄くし、膜厚２μｍの多結晶シリコン薄膜０４ｂ’とする。

この実施例では、アルゴン（Ａｒ）ガスを導入しながら、スパッタエッチング法により１μｍの多結晶シリコン薄膜０４ｂをエッチングした。この工程ではレーザ走査ラインの境界部に生じた突起部はエッチングされやすく凹凸が緩和された多結晶シリコン薄膜０４ｂ’が得られた。

結晶粒の平均サイズを評価したところ、膜厚２μｍで結晶化した場合には平均結晶粒面積は５００μｍ²であったが、上記のように膜厚３μｍで結晶化し、エッチングで２μｍに薄くした場合には平均結晶粒面積は７００μｍ²以上であった。

次いで、図１（ｃ）に示すように、この膜厚２μｍの多結晶シリコン薄膜０４ｂ’の上に、プラズマＣＶＤ法を用いてｐ型非晶質シリコン薄膜０７を５０nm形成した。この形成条件はＳｉＨ₄：５０ｃｃｍ、Ｂ₂Ｈ₆：０．１ｃｃｍを含むＨ₂の混合ガスを用い、基板温度３００℃で形成した。

さらにスパッタ法によりＩＴＯ膜からなる透明電極０８を７０nm形成した。

上記により作製した光電変換素子について、その接合特性を調べた。その結果、上記スパッタエッチングを行わない場合のショート確率が１５％であったのに対して、スパッタエッチングを行った場合には５％以下となり、大きな改善が見られた。

本実施例では１つの素子の作製を行う場合について示したが、周知のマスク蒸着法や、レーザ加工技術により、下地電極と透明電極を直列につないだ集積型構造として作成する場合に適用できることはいうまでもない。

上記拡散防止層０２は、ＳｉＮ膜の他にも、ＳｉＯ₂膜、ＺｎＯ膜、ＳｎＯ₂膜、ＩＴＯ膜、ＴｉＯ₂膜、ＳｉＯＮ膜など、あるいはそれらの積層膜を用いることが有効であった。その膜厚も１μｍ以上望ましくは４μｍまで厚くすることで耐熱性は大きく改善された。

また、高融点金属層０３としては、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）など、融点が１５００℃を超える金属あるいはその合金が有効であった。しかし、高融点金属でなくても、その上にさらに導電性のＺｎＯ膜、ＳｎＯ₂膜、ＩＴＯ膜、ＴｉＯ₂膜などを１００nm程度の膜厚に形成すれば結晶化は可能であった。

本実施例では、ＴＦＴの作製に用いた例を示す。

図２において、異種基板０９として３０cm×４０cmの長方形のガラス基板を用意し、拡散防止層１０としてＳｉＯ₂膜（５０nm）／ＳｉＮ膜（５０nm）を形成した。その上に、リモートプラズマＣＶＤ法を用いて非晶質シリコン薄膜１１ａを、所望の膜厚以上である５００nm形成した。この形成条件はＳｉＨ₄：２０ｃｃｍを含むＡｒの混合ガスを用い、基板温度４００℃で形成した。この条件では、ｉ型の（アンドープ）非晶質シリコン薄膜１１ａが形成される。

次にソース、ドレインを形成するために非晶質シリコン薄膜１１ａ中にリンをイオン注入法で導入した。

その後、５３２nmの固体レーザ光源１２からレーザ光１３を光照射し、Ｘ方向に相対的に走査して結晶化させた。その結果、多結晶シリコン薄膜１１ｂが形成された。固体レーザにはＮｄ：ＹＶＯ₄の第二高調波を用いた。なお、このレーザには連続波を用いた。このレーザ光１３の照射によって、非晶質シリコン薄膜１１ａは走査方向にラテラル成長した大粒径の多結晶シリコン薄膜１１ｂとなった。

上記のようにシリコン薄膜を結晶化した後、本実施例では、次のように、さらに薄膜層を形成した後に薄くする。

すなわち、上記薄膜層としてホトレジスト膜（図示せず）を塗布し、熱処理により膜厚０．５μｍに形成しスパッタリングによりエッチングして、所望の膜厚の５０nmのシリコン薄膜を残した。これにより非常に大粒径のシリコン薄膜が形成された。

さらに、ソース・ドレイン間にゲート絶縁膜を形成し、さらにその上にゲート電極を形成してＴＦＴ構造を完成した。

上記実施例では、非晶質シリコン薄膜０４ａ、１１ａの成膜方法として触媒ＣＶＤ法、リモートプラズマＣＶＤ法を用いた。しかし、シリコン薄膜の成膜方法としては、他の方法、例えば減圧熱ＣＶＤ法、スパッタ法などのいずれであっても良い。ドーピングもリン（Ｐ）を用いたｎ型について示したが、本発明の方法はｐ型に対しても同様に使用できる。また、膜中に他の元素、水素、酸素、窒素、さらに、炭素やゲルマニウムなどが入った合金膜であっても良い。さらにニッケル（Ｎｉ）、クロム（Ｃｒ）などのシリコンの結晶化において触媒作用を持つ元素が混入されていることで、より結晶化が促進される。さらに、シリコン薄膜としては非晶質シリコン薄膜に限られるものではなく、微結晶シリコン薄膜、多結晶シリコン薄膜あるいはそれらを混合したもの等でも良い。むしろ処理すべき膜厚が厚い場合には、吸収係数が小さくなる結晶成分の多い膜が望ましい。

レーザ光源０５、１２としては、必要な強度を有する連続波光源であればよい。たとえば、気体レーザ、半導体レーザも使用できる。波長としては、非晶質シリコン薄膜、あるいは結晶シリコン薄膜が吸収できる波長である必要がある。具体的には４００nmから９００nmを用いることができるが、下地材料への熱的ダメージを低減するには４００nmから６００nmが適切であった。この波長範囲であり、且つ十分な光強度が得られるならば、レーザ光は基本波でも、あるいは第二、第三高調波のような高調波でもよい。

レーザ結晶化は全面ではなく必要な部分のみであってよい。走査範囲の縮小と処理時間の短縮にメリットがある。

また、結晶化後に形成する薄膜層の材料としては、上記実施例ではホトレジストを用いたが、他の材料、例えばシリコン、炭素などの半導体材料や、ＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃などの絶縁材料や、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属材料や、熱硬化性レジストなどの有機材料を用いることができる。その薄膜層の成膜方法としては、塗布法以外にも、ＣＶＤ法、スパッタ法、蒸着法、スプレー法など通常の成膜法を用いることができる。もちろん、実施例中で示したように塗布法で形成するような平坦化効果のある材料と成膜方法の採用が望ましい。すなわち、実施例で示したようなホトレジストなどレジスト材料をスピナーにより塗布乾燥するような方法が特に好ましいことは言うまでもない。また、この薄膜層を薄くする方法としては、シリコンとその上の薄膜をともに除去できる手段であればいずれでもよい。プラズマエッチング、イオンエッチング、のような気相エッチングでも、あるいはウエットエッチングでもよいし、メカノケミカルエッチングや機械的な研磨法も使用できる。

また結晶化後の薄膜層の薄膜形成及びその後のエッチング等による薄膜化を、部分的に行うことも有効である。たとえばＳｉＯ₂で形成した薄膜の必要部分のみを除去して高品質なシリコン薄膜とすることは、その後の素子形成が容易になるだけでなく、他の領域においてはＳｉＯ₂膜が保護膜として機能するメリットがある。

本発明の実施例１における、結晶シリコン系半導体装置の作成過程を模式的に示したもので、（ａ）は所望の膜厚以上の非晶質シリコン薄膜を形成し、これをレーザ光照射により結晶化する工程を示す図、（ｂ）は得られた多結晶シリコン薄膜をエッチングにより薄膜化する工程を示す図、（ｃ）は電極を形成する工程を示す図である。本発明の実施例２における、結晶シリコン系半導体装置の作製前半を示す模式図である。連続波レーザによる結晶化後の平均結晶粒面積のシリコン薄膜の膜厚への依存性を示す図である。結晶化後のレーザ走査面に直交する向きに断面を取ったシリコン薄膜の表面プロファイルである。

符号の説明

０１、０９異種基板
０２、１０拡散防止層
０３高融点金属層
０４ａ、１１ａ非晶質シリコン薄膜
０４ｂ、１１ｂ多結晶シリコン薄膜
０４ｂ’ 多結晶シリコン薄膜
０５、１２固体レーザ光源
０６、１３レーザ光
０７ｐ型非晶質シリコン薄膜
０８透明電極

Claims

異種基板上にシリコン薄膜を２μｍ以上の膜厚に形成するシリコン膜形成工程と、上記シリコン薄膜に対し連続波レーザ光を照射・走査し、上記シリコン薄膜を結晶化させ平均結晶粒面積５００μｍ²以上の多結晶シリコン薄膜を形成すると共に、上記多結晶シリコン薄膜の表面に凹凸を形成する結晶化工程と、上記凹凸が形成された上記多結晶シリコン薄膜の表面に薄膜層を形成する薄膜形成工程と、上記薄膜層側からスパッタエッチングを施すことで上記薄膜層を除去すると共に、上記多結晶シリコン薄膜を薄くする薄膜化工程とを備え、
上記薄膜化工程において上記多結晶シリコン薄膜の表面に設けられた上記薄膜層を除去すると共に上記多結晶シリコン薄膜の表面に形成された凹凸を除去することで上記多結晶シリコン薄膜の表面を平坦化することを特徴とする薄膜半導体装置の製造方法。
請求項１に記載の薄膜半導体装置の製造方法において、
上記薄膜層を構成する材料は、ホトレジスト、半導体材料、無機絶縁材料、金属材料、有機材料、のいずれかであることを特徴とする薄膜半導体装置の製造方法。