JPH10261799A - 半導体基板の製造方法及び半導体装置の製造方法 - Google Patents
半導体基板の製造方法及び半導体装置の製造方法Info
- Publication number
- JPH10261799A JPH10261799A JP6403697A JP6403697A JPH10261799A JP H10261799 A JPH10261799 A JP H10261799A JP 6403697 A JP6403697 A JP 6403697A JP 6403697 A JP6403697 A JP 6403697A JP H10261799 A JPH10261799 A JP H10261799A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ultraviolet beam
- single crystal
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
Abstract
の良いシリコン薄膜を形成することが可能な半導体基板
の製造方法、及び、この半導体基板を用いて高性能な半
導体素子を形成する半導体装置の製造方法を提供する。 【解決手段】 本発明は、絶縁膜3上に形成された非晶
質若しくは多結晶のシリコン層5に紫外線ビームをパル
ス状にて照射し、(100)面方位に制御され、結晶粒
5aが碁盤の目状に配列し各々の粒が正方形に近い多結
晶シリコン膜5を該絶縁膜3上に形成する工程と、この
多結晶シリコン膜5の表面をCMP法又は機械的ポリッ
シングにより研磨することによって平坦化する工程と、
を具備することを特徴とする。
Description
造方法及び半導体装置の製造方法に係わり、特に、任意
の大面積の絶縁膜上に結晶性及び均一性の良いシリコン
薄膜を形成することが可能な半導体基板の製造方法、及
び、この半導体基板を用いて高性能な半導体素子を形成
する半導体装置の製造方法に関する。
いては、各種の基板作成法が考えられ、低電圧化用途に
対応するべくSOI(Silicon On Insulator)の開発が盛
んであり、一部では実用化までに至っている。一方、ガ
ラス上につくるLCDでも高画質化の要求で走査、駆動
素子の微細化、それに伴い液晶駆動、低消費電力化に対
応すべくポリSiTFT(Tin Film Transistor )の開
発が盛んであり、一部では実用化に至っている。
MOX(Separationby IMplanted OXgen)法、張合
せ法などが一般的であるが、いずれの方法もSi膜を6
00A(オングストローム)以下に均一に制御すること
が困難であること、基板作製コストの問題をかかえてお
り、広範な実用化の壁となっている。一方、任意の基板
上にSi結晶薄膜をつくるのには張合せ法によれば可能
になるが、大面積になるほど膜厚の均一性を確保するこ
とが困難になってくる。
るため、ポリSiの結晶性を向上させ、大粒径化するほ
ど膜表面の平坦性が劣化してしまう。
は、最近、エキシマレーザーアニールにより、従来不可
能であった(100)面方位の正方形の単結晶粒を規則
的に碁盤の目状に配列させたシリコン薄膜の製造方法を
見い出している。この正方形の一辺(側面)はいずれも
〈110〉方位を示し、各正方形の単結晶粒間の界面は
格子整合にちかい状態となっており、この単結晶粒は電
気的に優れた特性を示すものである。
シリコン薄膜の表面が平坦にならず凹凸となるため、こ
のシリコン薄膜上に高精度につくられるトップゲート構
造のMOSFET、TFTを形成するのは適さない。即
ち、このシリコン薄膜上にこのMOSFETを形成した
場合、SiO2 /Si界面の状態が悪いので、耐圧が低
下したり、駆動電流(キャリア移動度)が低下すること
となる。従って、このシリコン薄膜の表面の平坦化が求
められていた。
されたものであり、その目的は、任意の大面積の絶縁膜
上に結晶性及び均一性の良いシリコン薄膜を形成するこ
とが可能な半導体基板の製造方法、及び、この半導体基
板を用いて高性能な半導体素子を形成する半導体装置の
製造方法を提供することにある。
め、この発明の第1態様に係る半導体基板の製造方法
は、絶縁膜上のSi膜にエネルギービームを照射して得
られる凹凸のある結晶化Si膜を得る工程と、この結晶
化Si膜に研磨を行い平坦な表面状態のSi膜に仕上げ
る工程と、を具備することを特徴とする。また、上記エ
ネルギービームがパルスビームの重ね合わせによって得
られることが好ましい。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Si膜であって、結晶粒が碁盤
の目状に配列し各々の粒が正方形に近い多結晶シリコン
膜を得る工程と、この多結晶シリコン膜に研磨を行い平
坦な表面状態のSi膜に仕上げる工程と、を具備するこ
とを特徴とする。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Si膜であって、シリコン単結
晶粒子群からなるシリコン薄膜を得る工程と、このシリ
コン薄膜に研磨を行い平坦な表面状態のSi膜に仕上げ
る工程と、を具備することを特徴とする。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にてビーム移動
量40μm以下で照射し、〈100〉方位優先の矩形の
ものを含むシリコン単結晶粒子群からなるシリコン薄膜
を該絶縁膜上に形成する工程と、このシリコン薄膜の表
面を研磨することにより平坦化する工程と、を具備する
ことを特徴とする。また、上記平坦化する工程をCMP
法もしくは機械的ポリッシングにより行うことが好まし
い。
板の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量(L)を40μm 以下、好ましくは
4μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅(W)に対する該移動量の割合(R=L/
W)を0.1乃至10%、好ましくは0.5%乃至2.
5%とし、以て、該シリコン薄膜は、該絶縁膜上に格子
状に配列した略矩形のシリコン単結晶粒子群からなり、
シリコン単結晶粒子の該絶縁膜の表面に対する選択方位
が略〈100〉方位であることを特徴とする。
造方法は、絶縁膜上のSi膜にエネルギービームを照射
して得られる凹凸のある結晶化Si膜を得る工程と、こ
の結晶化Si膜に研磨を行い平坦な表面状態のSi膜に
仕上げる工程と、これらの工程を経て製造された半導体
基板にトップゲート構造のMISトランジスタを形成す
る工程と、を具備することを特徴とする。
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、結晶粒が碁盤の目状に配列し各々の粒が正方形に近
い多結晶シリコン膜を該絶縁膜上に形成する工程と、こ
の多結晶シリコン膜の表面を研磨することにより平坦化
する工程と、この多結晶シリコン膜上にトップゲート構
造のMOSトランジスタを形成する工程と、を具備する
ことを特徴とする。
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、シリコン単結晶粒子群からなるシリコン薄膜を該絶
縁膜上に形成する工程と、このシリコン薄膜の表面を研
磨することにより平坦化する工程と、このシリコン薄膜
上にトップゲート構造のMOSトランジスタを形成する
工程と、を具備するとを特徴とする。また、上記平坦化
する工程をCMP法もしくは機械的ポリッシングにより
行うことが好ましい。
置の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量(L)を40μm 以下、好ましくは
4μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅(W)に対する該移動量の割合(R=L/
W)を0.1乃至5%、好ましくは0.5%乃至2.5
%とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈100〉方位であることを特徴とする。
体装置の製造方法においては、略矩形のシリコン単結晶
粒子の一辺の長さは0.1μm 以上であることが好まし
い。ここで、略矩形のシリコン単結晶粒子という用語に
は、形状が矩形であるシリコン単結晶粒子だけでなく、
角が欠けた矩形のシリコン単結晶粒子も含まれる。ま
た、角が欠けた矩形のシリコン単結晶粒子の場合におけ
る一辺の長さとは、欠けた角を補って得られる矩形のシ
リコン単結晶粒子の一辺の長さを意味する。
び半導体装置の製造方法においては、略矩形のシリコン
単結晶粒子の相対する二辺は、紫外線ビーム照射位置の
移動方向と略平行、若しくは移動方向と略90度の角度
を成す。あるいは又、シリコン単結晶粒子群は、絶縁膜
上に形成された非晶質若しくは多結晶のシリコン層に対
する矩形状の紫外線ビーム照射位置を移動させながら、
該シリコン層に該紫外線ビームをパルス状にて照射する
ことによって形成され、略矩形のシリコン単結晶粒子の
相対する二辺は、紫外線ビーム照射位置の移動方向と略
平行、若しくは移動方向と略90度の角度を成す。この
二辺を構成する結晶面は{220}面と推定される。即
ち、略矩形のシリコン単結晶粒子の一辺を構成する結晶
面は{220}面と考えられる。
の波長を有するXeClエキシマレーザや全固体紫外線
レーザを例示することができる。移動方向に沿って測っ
た矩形状の紫外線ビームの幅(W)は、20μm 乃至約
1mmであることが好ましい。矩形状の紫外線ビームの長
さは任意である。紫外線ビームの縁部におけるエネルギ
ーの立ち上がりが極めてシャープな紫外線ビームを用い
ることが好ましい。このような紫外線ビームを射出する
紫外線ビーム源として、XeClエキシマレーザ装置、
アッテネータ、ビームを矩形状に均一化するビームホモ
ジナイザー及び反射鏡の組み合わせを挙げることができ
るが、これに限定されるものではない。
矩形状の紫外線ビームの照射開始までの間における紫外
線ビーム照射位置の移動量(L)が40μm を超えた
り、紫外線ビーム照射位置の移動方向に沿って測った紫
外線ビームの幅(W)の5%を移動量の割合(R=L/
W)が超える場合、絶縁膜上に格子状に配列した略矩形
のシリコン単結晶粒子群が形成されなくなる虞があり、
あるいは又、シリコン単結晶粒子の絶縁膜の表面に対す
る選択方位が略〈100〉方位ではなくなる虞がある。
また、移動量の割合(R=L/W)が、紫外線ビーム照
射位置の移動方向に沿って測った紫外線ビームの幅
(W)の0.1%未満では、スループットが低くなり過
ぎる。
コン単結晶粒子の内、30%以上の数のシリコン単結晶
粒子がシリコン単結晶粒子の絶縁膜の表面に対して略
〈100〉方位を有する場合に、シリコン単結晶粒子の
絶縁膜の表面に対する選択方位が略〈100〉方位であ
ると規定する。また、略〈100〉方位であるとは、シ
リコン単結晶粒子の〈100〉方位が絶縁膜の表面に垂
直な方向と厳密には平行でないシリコン単結晶粒子を包
含することを意味する。尚、選択方位とは、優先方位と
も呼ばれる。膜などの形状を有する多結晶体の中で結晶
の方位が無秩序ではなく、或る特定の方向に多くの結晶
が一定の結晶軸、結晶面等を揃えている場合、このよう
な構造は集合組織あるいは繊維構造と呼ばれる。そし
て、配向している結晶軸は選択方位と呼ばれる。
ビームの照射完了から次の矩形状の紫外線ビームの照射
開始までの間における紫外線ビーム照射位置の移動量
(L)を40μm 以下とし、且つ、紫外線ビーム照射位
置の移動方向に沿って測った紫外線ビームの幅(W)に
対するかかる移動量の割合(R=L/W)を0.1乃至
5%とすることによって、絶縁膜上に格子状に配列した
略矩形のシリコン単結晶粒子群からなり、シリコン単結
晶粒子の絶縁膜の表面に対する選択方位が略〈100〉
であるシリコン薄膜が形成されるのか、不明な点が多
い。しかしながら、非晶質若しくは多結晶のシリコン層
の或る領域に、紫外線ビームを重ねながら且つずらしな
がらパルス状に照射し、しかも、紫外線ビームの形状を
矩形状とすることによって(即ち、紫外線ビームの縁部
におけるエネルギーの立ち上がりが極めてシャープな紫
外線ビームを用いることによって)、蓄熱的に或る種の
Siの融点にちかい平衡的な温度状態と冷却(凝固)条
件が成立するが故に、このようなシリコン単結晶粒子群
が形成されると推定される。また、シリコン単結晶粒子
の絶縁膜の表面に対する選択方位が略〈100〉方位と
なる理由は、例えばSiO2 からなる絶縁膜に対するS
i表面のSi/SiO2 界面自由エネルギー最小の観点
から、絶縁膜上に形成されるシリコン単結晶粒子の選択
方位が略〈100〉方位になると推定される。
この発明の一実施例について説明する。図1(a)〜
(c)及び図2は、この発明の実施例による半導体装置
の製造方法を示す平面図及び断面図であり、図1(a)
は、この発明の実施例による半導体装置の製造方法を示
す平面図であり、図1(b)は、図1(a)に示す1b
−1b線に沿った断面図であり、図1(c)は、図1
(b)に次の工程を示す断面図である。図2は、図1
(c)の次の工程を示す断面図である。
基板(Siウエハ)1の表面上に厚さ50nmの図示せぬ
SiN膜を成膜し、次いで、その上に厚さ100nmのS
iO2 からなる基体3を成膜する。これにより、シリコ
ン基板(Siウエハ)1の表面上に基体3が形成された
絶縁基板10を形成する。
用いて、この絶縁基板10の上に例えば厚さが60nmの
碁盤の目状の単結晶粒子群からなるシリコン薄膜(又は
ポリSi膜)5を形成する。
は多結晶のシリコン層をPECVD法によって成膜す
る。次に、このシリコン層に紫外線ビームをパルス状に
て照射することにより、絶縁基板10上にシリコン単結
晶粒子群からなるシリコン薄膜5が形成される。紫外線
ビームの照射条件等は以下の表1に示す。
W)が1%であるが故に、或る位置における非晶質のシ
リコン層は、100回、パルス状の紫外線レーザに曝さ
れる。また、図示せぬ紫外線ビーム源を固定し、絶縁基
板10を移動させることにより、非晶質のシリコン層に
紫外線ビームをパルス状にて照射する。また、図1
(b)に示すシリコン薄膜5の点線は結晶粒界を示すも
のであり、シリコン単結晶粒子5aのそれぞれは、中央
部が凹み、周辺部が凸状の断面形状を有している。即
ち、基体(SiO2 )3の表面は平坦であるが、シリコ
ン薄膜5の表面は凹凸になっている(Roghness 15n
m;rms 値)。この凹凸の間隔は約300nmで、ビーム
方向に平行および垂直方向にほぼ等しい間隔で配列して
いる。
示すように、結晶粒が碁盤の目状に直交して配列し各々
の粒が正方形に近い多結晶シリコン膜となった。各正方
形の単結晶粒は(100)面配向となっており、正方形
の側面はいずれも平面方向に結晶方位〈220〉をとっ
ており、正方形の一辺の長さは0.3μm 程度であっ
た。尚、正方形の一辺の長さは0.1μm 以上であるこ
とが好ましい。
のシリコン単結晶粒子群からなり、シリコン単結晶粒子
の基体(SiO2 )の表面に対する選択方位は略〈10
0〉方位であった。また、略矩形のシリコン単結晶粒子
の相対する二辺は、紫外線ビーム照射位置の移動方向と
略平行であった。この二辺を構成する結晶面は{22
0}面であった。尚、観察場所によっては、略矩形のシ
リコン単結晶粒子の相対する二辺は、紫外線ビーム照射
位置の移動方向と略90度の角度を成していた。また、
各四角形の単結晶粒がぶつかる面は結晶学的に同一の面
であり、整合(Si−Siが結合)して粒界の存在がみ
えにくくなるようなTEM(電子顕微鏡)の観察結果が
得られている。
{111}面からの回折強度I111 と{220}面から
の回折強度I220 の比は、I111 :I220 =5:3であ
った。一方、本実施例にて得られたシリコン薄膜におけ
るI111 :I220 の値は、1:4であった。この回折強
度比の分析からも、シリコン単結晶粒子の基体(SiO
2 )の表面に対する選択方位は略〈100〉方位である
ことが解る。尚、シリコン薄膜全体から見ると、シリコ
ン単結晶粒子が基体の表面に対して〈100〉方位を有
しており、残りのシリコン単結晶粒子の基体の表面に対
する方位はランダムであった。また、基体の表面に垂直
な方向と〈100〉方位が厳密には平行でないシリコン
単結晶粒子が存在していた。更には、数個のシリコン単
結晶粒子を単位として、隣接するシリコン単結晶粒子の
結晶方位が一致しているものが数多く認められた。
薄膜5の表面は凹凸形状を有しているので、このような
表面状態のままでは、ゲートが上にくるトップゲート構
造のSOIトランジスタでは、SiO2 /Si界面の状
態が良くなく、耐圧の低下のみならず、駆動電流(キャ
リア移動度)の低下も起こす。このシリコン薄膜5表面
の凹凸をなくすために、シリコン薄膜5の表面をCMP
(Chemical Mechanical Polishing)法により研磨する。
以下、この研磨条件等について具体的に説明する。
を向上するため、不織布基材パッドをクッション材とし
たポリウレタン発砲体を使用する。研磨材には、粒子径
20〜40nm、PH10.0〜10.3のコロダイルS
iO2 を使用し、その濃度を1wt%とし、研磨の際の
SiO2 の添加量を、120cc/min.とする。
よびプレッシャープレートの回転数を60rpm とし、研
磨圧力をダメージを考慮して軽加圧の50g/cm2 とす
る。このときの研磨レートは10nm/min.とり、3分間
研磨することにより凸部分を除去できる。その結果、図
1(c)に示すように、厚さが約30nmで表面が平坦化
された(100)面をもつ単結晶にちかいシリコン薄膜
5又はポリSi膜を得ることができ、SOI基板(Si
/SiO2 /Si wafer)を得ることができる。
をつかって、既存の作製方法によりSOIデバイス、例
えばトップゲート構造のSOIトランジスタを作製して
いく。先ず、LOCOS法などを用いてSOI層(シリ
コン薄膜5)にLOCOS酸化膜11を形成することに
よって素子分離をした後、シリコン薄膜5の上に厚さが
50nm程度のゲート酸化膜13を作製し、このゲート酸
化膜13の上にゲート電極15を形成する(n-type for
n-MOS,p-type for p-MOS )。次に、シリコン薄膜5に
ソース・ドレイン領域の拡散層17、19を形成し、こ
の後、メタル電極配線を形成し、パッシベーション絶縁
膜で覆い、パッド穴をあけ、チップが完成する。
(100)面方位に制御された碁盤の目状のポリSi膜
(又はシリコン薄膜)5を基体(絶縁膜)3上に形成
し、このポリSi膜5の表面の凹凸をCMP法で研磨す
ることにより除去し、ポリSi膜5の表面を平坦化する
とともに薄膜化している。このような絶縁膜3上に単結
晶にちかいSi薄膜5を形成する方法を用いることによ
って、任意の大面積の基体(絶縁膜)上に結晶性のよい
Si膜を均一性よく形成することができる。このような
SOI基板を使うことにより、高密度、低電圧、低消費
電力の高性能なLSIの形成が可能となる。
ウエハ)1の表面上にSiO2 膜3が設けられた絶縁基
板10を用いているが、絶縁基板はこれに限られず、例
えば石英又はガラスからなる絶縁基板を用いることも可
能である。
10を移動させているが、絶縁基板10を固定し、紫外
線ビーム源を移動させることも可能であり、絶縁基板1
0及び紫外線ビーム源の両方を移動させることも可能で
ある。
トランジスタを形成しているが、本発明はこれに限られ
ず、ポリSiTFTの基板を作製し、例えばLCD(Liq
uidCrystal Display)用の一般的なELAによるトップ
ゲート型TFT、3次元ICとしてのTFTスタックS
RAMに本発明を用いることも可能である。
絶縁膜上のSi膜にエネルギービームを照射して得られ
る凹凸のある結晶化Si膜を形成し、この結晶化Si膜
に研磨を行い平坦な表面状態のSi膜に仕上げる。した
がって、任意の大面積の絶縁膜上に結晶性及び均一性の
良いシリコン薄膜を形成することが可能な半導体基板の
製造方法、及び、この半導体基板を用いて高性能な半導
体素子を形成する半導体装置の製造方法を提供すること
ができる。
を示す平面図及び断面図である。
を示すものであり、図1(c)の次の工程を示す断面図
である。
2 、絶縁膜)、5…シリコン薄膜(又はポリSi膜)、
5a…シリコン単結晶粒子、10…絶縁基板、11…L
OCOS酸化膜、13…ゲート酸化膜、15…ゲート電
極、17…ソース領域の拡散層、19…ドレイン領域の
拡散層。
Claims (16)
- 【請求項1】 絶縁膜上のSi膜にエネルギービームを
照射して得られる凹凸のある結晶化Si膜を得る工程
と、 この結晶化Si膜に研磨を行い平坦な表面状態のSi膜
に仕上げる工程と、 を具備した半導体基板の製造方法。 - 【請求項2】 上記エネルギービームがパルスビームの
重ね合わせによって得られることを特徴とする請求項1
記載の半導体基板の製造方法。 - 【請求項3】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にて照射し
て得られる凹凸のある結晶化Si膜であって、結晶粒が
碁盤の目状に配列し各々の粒が正方形に近い多結晶シリ
コン膜を得る工程と、 この多結晶シリコン膜に研磨を行い平坦な表面状態のS
i膜に仕上げる工程と、 を具備することを特徴とする半導体基板の製造方法。 - 【請求項4】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にて照射し
て得られる凹凸のある結晶化Si膜であって、シリコン
単結晶粒子群からなるシリコン薄膜を得る工程と、 このシリコン薄膜に研磨を行い平坦な表面状態のSi膜
に仕上げる工程と、 を具備することを特徴とする半導体基板の製造方法。 - 【請求項5】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にてビーム
移動量40μm以下で照射し、〈100〉方位優先の矩
形のものを含むシリコン単結晶粒子群からなるシリコン
薄膜を該絶縁膜上に形成する工程と、 このシリコン薄膜の表面を研磨することにより平坦化す
る工程と、 を具備した半導体基板の製造方法。 - 【請求項6】 上記平坦化する工程をCMP法もしくは
機械的ポリッシングにより行うことを特徴とする請求項
1〜5のうちいずれか1項記載の半導体基板の製造方
法。 - 【請求項7】 上記シリコン薄膜を形成する工程におい
て、上記紫外線ビームの形状を矩形状とし、この紫外線
ビームの照射完了から次の矩形状の紫外線ビームの照射
開始までの間における紫外線ビーム照射位置の移動量を
40μm 以下とし、且つ、移動方向に沿って測った紫外
線ビームの幅に対する該移動量の割合を0.1乃至10
%とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈100〉方位であることを特徴とする請求項4記載
の半導体基板の製造方法。 - 【請求項8】 略矩形のシリコン単結晶粒子の一辺の長
さは0.1μm 以上であることを特徴とする請求項7記
載の半導体基板の製造方法。 - 【請求項9】 略矩形のシリコン単結晶粒子の相対する
二辺は、紫外線ビーム照射位置の移動方向と略平行、若
しくは移動方向と略45度の角度を成すことを特徴とす
る請求項7記載の半導体基板の製造方法。 - 【請求項10】 絶縁膜上のSi膜にエネルギービーム
を照射して得られる凹凸のある結晶化Si膜を得る工程
と、 この結晶化Si膜に研磨を行い平坦な表面状態のSi膜
に仕上げる工程と、 これらの工程を経て製造された半導体基板にトップゲー
ト構造のMISトランジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項11】 絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、結晶粒が碁盤の目状に配列し各々の粒が正方形に近
い多結晶シリコン膜を該絶縁膜上に形成する工程と、 この多結晶シリコン膜の表面を研磨することにより平坦
化する工程と、 この多結晶シリコン膜上にトップゲート構造のMOSト
ランジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項12】 絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、シリコン単結晶粒子群からなるシリコン薄膜を該絶
縁膜上に形成する工程と、 このシリコン薄膜の表面を研磨することにより平坦化す
る工程と、 このシリコン薄膜上にトップゲート構造のMOSトラン
ジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項13】 上記平坦化する工程をCMP法により
行うことを特徴とする請求項11又は12記載の半導体
装置の製造方法。 - 【請求項14】 上記シリコン薄膜を形成する工程にお
いて、上記紫外線ビームの形状を矩形状とし、この紫外
線ビームの照射完了から次の矩形状の紫外線ビームの照
射開始までの間における紫外線ビーム照射位置の移動量
を40μm 以下とし、且つ、移動方向に沿って測った紫
外線ビームの幅に対する該移動量の割合を0.1乃至5
%とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈100〉方位であることを特徴とする請求項12記
載の半導体装置の製造方法。 - 【請求項15】 略矩形のシリコン単結晶粒子の一辺の
長さは0.1μm 以上であることを特徴とする請求項1
4記載の半導体装置の製造方法。 - 【請求項16】 略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略90度の角度を成すことを特徴と
する請求項14記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6403697A JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6403697A JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190611A Division JP4120700B2 (ja) | 2007-07-23 | 2007-07-23 | 半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10261799A true JPH10261799A (ja) | 1998-09-29 |
Family
ID=13246499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6403697A Withdrawn JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10261799A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
KR100325298B1 (ko) * | 1999-06-01 | 2002-02-21 | . | 비휘발성 메모리 소자의 제조 방법 |
JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
JP2006261180A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 薄膜半導体装置の製造方法 |
KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
JP2007059601A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 半導体装置の製造方法 |
US7332399B2 (en) | 2004-05-11 | 2008-02-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor in which film thicknesses can be accurately controlled |
US7368340B2 (en) | 2005-03-08 | 2008-05-06 | Seiko Epson Corporation | Semiconductor device and method of making semiconductor devices |
US7563665B2 (en) | 2004-05-14 | 2009-07-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
-
1997
- 1997-03-18 JP JP6403697A patent/JPH10261799A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
KR100325298B1 (ko) * | 1999-06-01 | 2002-02-21 | . | 비휘발성 메모리 소자의 제조 방법 |
KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
US7332399B2 (en) | 2004-05-11 | 2008-02-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor in which film thicknesses can be accurately controlled |
US7563665B2 (en) | 2004-05-14 | 2009-07-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
US7368340B2 (en) | 2005-03-08 | 2008-05-06 | Seiko Epson Corporation | Semiconductor device and method of making semiconductor devices |
JP2006261180A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 薄膜半導体装置の製造方法 |
JP4729953B2 (ja) * | 2005-03-15 | 2011-07-20 | 日立電線株式会社 | 薄膜半導体装置の製造方法 |
JP2007059601A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7119365B2 (en) | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate | |
CN101393859B (zh) | 设置有半导体膜的衬底及其制造方法 | |
US6190949B1 (en) | Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof | |
US7919392B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5113999B2 (ja) | 水素イオン注入剥離方法 | |
JP5331381B2 (ja) | 半導体装置の作製方法 | |
EP1102111A2 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
KR20090031264A (ko) | 반도체막이 구비된 기판의 제작 방법 | |
TW200304178A (en) | Semiconductor element and semiconductor device using the same | |
JP2014170959A (ja) | 半導体装置の作製方法 | |
JPH10261799A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2004165600A (ja) | 単結晶Si基板、半導体装置およびその製造方法 | |
US20060043072A1 (en) | Method for planarizing polysilicon | |
US6709910B1 (en) | Method for reducing surface protrusions in the fabrication of lilac films | |
JPH1041234A (ja) | シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法 | |
JPH04307727A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
US6593215B2 (en) | Method of manufacturing crystalline semiconductor material and method of manufacturing semiconductor device | |
WO2010109712A1 (ja) | 半導体装置用の絶縁基板、及び、半導体装置 | |
US20140183636A1 (en) | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device | |
KR970003848B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPH1041244A (ja) | レーザ処理装置及び半導体装置の製造方法 | |
JP3970814B2 (ja) | 半導体装置の製造方法 | |
JP4120700B2 (ja) | 半導体基板 | |
JP2010141246A (ja) | 半導体装置の製造方法 | |
JP2546524B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070319 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Effective date: 20070723 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080108 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080310 |