JPH10261799A - 半導体基板の製造方法及び半導体装置の製造方法 - Google Patents
半導体基板の製造方法及び半導体装置の製造方法Info
- Publication number
- JPH10261799A JPH10261799A JP6403697A JP6403697A JPH10261799A JP H10261799 A JPH10261799 A JP H10261799A JP 6403697 A JP6403697 A JP 6403697A JP 6403697 A JP6403697 A JP 6403697A JP H10261799 A JPH10261799 A JP H10261799A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ultraviolet beam
- single crystal
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 任意の大面積の絶縁膜上に結晶性及び均一性
の良いシリコン薄膜を形成することが可能な半導体基板
の製造方法、及び、この半導体基板を用いて高性能な半
導体素子を形成する半導体装置の製造方法を提供する。 【解決手段】 本発明は、絶縁膜３上に形成された非晶
質若しくは多結晶のシリコン層５に紫外線ビームをパル
ス状にて照射し、（１００）面方位に制御され、結晶粒
５ａが碁盤の目状に配列し各々の粒が正方形に近い多結
晶シリコン膜５を該絶縁膜３上に形成する工程と、この
多結晶シリコン膜５の表面をＣＭＰ法又は機械的ポリッ
シングにより研磨することによって平坦化する工程と、
を具備することを特徴とする。
の良いシリコン薄膜を形成することが可能な半導体基板
の製造方法、及び、この半導体基板を用いて高性能な半
導体素子を形成する半導体装置の製造方法を提供する。 【解決手段】 本発明は、絶縁膜３上に形成された非晶
質若しくは多結晶のシリコン層５に紫外線ビームをパル
ス状にて照射し、（１００）面方位に制御され、結晶粒
５ａが碁盤の目状に配列し各々の粒が正方形に近い多結
晶シリコン膜５を該絶縁膜３上に形成する工程と、この
多結晶シリコン膜５の表面をＣＭＰ法又は機械的ポリッ
シングにより研磨することによって平坦化する工程と、
を具備することを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体基板の製
造方法及び半導体装置の製造方法に係わり、特に、任意
の大面積の絶縁膜上に結晶性及び均一性の良いシリコン
薄膜を形成することが可能な半導体基板の製造方法、及
び、この半導体基板を用いて高性能な半導体素子を形成
する半導体装置の製造方法に関する。
造方法及び半導体装置の製造方法に係わり、特に、任意
の大面積の絶縁膜上に結晶性及び均一性の良いシリコン
薄膜を形成することが可能な半導体基板の製造方法、及
び、この半導体基板を用いて高性能な半導体素子を形成
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】現在のところ、今後のＭＯＳＬＳＩにお
いては、各種の基板作成法が考えられ、低電圧化用途に
対応するべくＳＯＩ(Silicon On Insulator)の開発が盛
んであり、一部では実用化までに至っている。一方、ガ
ラス上につくるＬＣＤでも高画質化の要求で走査、駆動
素子の微細化、それに伴い液晶駆動、低消費電力化に対
応すべくポリＳｉＴＦＴ（Tin Film Transistor ）の開
発が盛んであり、一部では実用化に至っている。
いては、各種の基板作成法が考えられ、低電圧化用途に
対応するべくＳＯＩ(Silicon On Insulator)の開発が盛
んであり、一部では実用化までに至っている。一方、ガ
ラス上につくるＬＣＤでも高画質化の要求で走査、駆動
素子の微細化、それに伴い液晶駆動、低消費電力化に対
応すべくポリＳｉＴＦＴ（Tin Film Transistor ）の開
発が盛んであり、一部では実用化に至っている。
【０００３】従来のＳＯＩ基板の作成法としては、ＳＩ
ＭＯＸ（Ｓeparationby ＩＭplanted ＯＸgen)法、張合
せ法などが一般的であるが、いずれの方法もＳｉ膜を６
００Ａ（オングストローム）以下に均一に制御すること
が困難であること、基板作製コストの問題をかかえてお
り、広範な実用化の壁となっている。一方、任意の基板
上にＳｉ結晶薄膜をつくるのには張合せ法によれば可能
になるが、大面積になるほど膜厚の均一性を確保するこ
とが困難になってくる。
ＭＯＸ（Ｓeparationby ＩＭplanted ＯＸgen)法、張合
せ法などが一般的であるが、いずれの方法もＳｉ膜を６
００Ａ（オングストローム）以下に均一に制御すること
が困難であること、基板作製コストの問題をかかえてお
り、広範な実用化の壁となっている。一方、任意の基板
上にＳｉ結晶薄膜をつくるのには張合せ法によれば可能
になるが、大面積になるほど膜厚の均一性を確保するこ
とが困難になってくる。
【０００４】一方、ＬＣＤ用ＴＦＴでは、高性能化させ
るため、ポリＳｉの結晶性を向上させ、大粒径化するほ
ど膜表面の平坦性が劣化してしまう。
るため、ポリＳｉの結晶性を向上させ、大粒径化するほ
ど膜表面の平坦性が劣化してしまう。
【０００５】
【発明が解決しようとする課題】ところで、本発明者ら
は、最近、エキシマレーザーアニールにより、従来不可
能であった（１００）面方位の正方形の単結晶粒を規則
的に碁盤の目状に配列させたシリコン薄膜の製造方法を
見い出している。この正方形の一辺（側面）はいずれも
〈１１０〉方位を示し、各正方形の単結晶粒間の界面は
格子整合にちかい状態となっており、この単結晶粒は電
気的に優れた特性を示すものである。
は、最近、エキシマレーザーアニールにより、従来不可
能であった（１００）面方位の正方形の単結晶粒を規則
的に碁盤の目状に配列させたシリコン薄膜の製造方法を
見い出している。この正方形の一辺（側面）はいずれも
〈１１０〉方位を示し、各正方形の単結晶粒間の界面は
格子整合にちかい状態となっており、この単結晶粒は電
気的に優れた特性を示すものである。
【０００６】しかしながら、結晶化され固化される時に
シリコン薄膜の表面が平坦にならず凹凸となるため、こ
のシリコン薄膜上に高精度につくられるトップゲート構
造のＭＯＳＦＥＴ、ＴＦＴを形成するのは適さない。即
ち、このシリコン薄膜上にこのＭＯＳＦＥＴを形成した
場合、ＳｉＯ2 ／Ｓｉ界面の状態が悪いので、耐圧が低
下したり、駆動電流（キャリア移動度）が低下すること
となる。従って、このシリコン薄膜の表面の平坦化が求
められていた。
シリコン薄膜の表面が平坦にならず凹凸となるため、こ
のシリコン薄膜上に高精度につくられるトップゲート構
造のＭＯＳＦＥＴ、ＴＦＴを形成するのは適さない。即
ち、このシリコン薄膜上にこのＭＯＳＦＥＴを形成した
場合、ＳｉＯ2 ／Ｓｉ界面の状態が悪いので、耐圧が低
下したり、駆動電流（キャリア移動度）が低下すること
となる。従って、このシリコン薄膜の表面の平坦化が求
められていた。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、任意の大面積の絶縁膜
上に結晶性及び均一性の良いシリコン薄膜を形成するこ
とが可能な半導体基板の製造方法、及び、この半導体基
板を用いて高性能な半導体素子を形成する半導体装置の
製造方法を提供することにある。
されたものであり、その目的は、任意の大面積の絶縁膜
上に結晶性及び均一性の良いシリコン薄膜を形成するこ
とが可能な半導体基板の製造方法、及び、この半導体基
板を用いて高性能な半導体素子を形成する半導体装置の
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、この発明の第１態様に係る半導体基板の製造方法
は、絶縁膜上のＳｉ膜にエネルギービームを照射して得
られる凹凸のある結晶化Ｓｉ膜を得る工程と、この結晶
化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜に仕上げ
る工程と、を具備することを特徴とする。また、上記エ
ネルギービームがパルスビームの重ね合わせによって得
られることが好ましい。
め、この発明の第１態様に係る半導体基板の製造方法
は、絶縁膜上のＳｉ膜にエネルギービームを照射して得
られる凹凸のある結晶化Ｓｉ膜を得る工程と、この結晶
化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜に仕上げ
る工程と、を具備することを特徴とする。また、上記エ
ネルギービームがパルスビームの重ね合わせによって得
られることが好ましい。
【０００９】この発明の第２態様に係る半導体基板の製
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Ｓｉ膜であって、結晶粒が碁盤
の目状に配列し各々の粒が正方形に近い多結晶シリコン
膜を得る工程と、この多結晶シリコン膜に研磨を行い平
坦な表面状態のＳｉ膜に仕上げる工程と、を具備するこ
とを特徴とする。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Ｓｉ膜であって、結晶粒が碁盤
の目状に配列し各々の粒が正方形に近い多結晶シリコン
膜を得る工程と、この多結晶シリコン膜に研磨を行い平
坦な表面状態のＳｉ膜に仕上げる工程と、を具備するこ
とを特徴とする。
【００１０】この発明の第３態様に係る半導体基板の製
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Ｓｉ膜であって、シリコン単結
晶粒子群からなるシリコン薄膜を得る工程と、このシリ
コン薄膜に研磨を行い平坦な表面状態のＳｉ膜に仕上げ
る工程と、を具備することを特徴とする。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射して得
られる凹凸のある結晶化Ｓｉ膜であって、シリコン単結
晶粒子群からなるシリコン薄膜を得る工程と、このシリ
コン薄膜に研磨を行い平坦な表面状態のＳｉ膜に仕上げ
る工程と、を具備することを特徴とする。
【００１１】この発明の第４態様に係る半導体基板の製
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にてビーム移動
量４０μｍ以下で照射し、〈１００〉方位優先の矩形の
ものを含むシリコン単結晶粒子群からなるシリコン薄膜
を該絶縁膜上に形成する工程と、このシリコン薄膜の表
面を研磨することにより平坦化する工程と、を具備する
ことを特徴とする。また、上記平坦化する工程をＣＭＰ
法もしくは機械的ポリッシングにより行うことが好まし
い。
造方法は、絶縁膜上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にてビーム移動
量４０μｍ以下で照射し、〈１００〉方位優先の矩形の
ものを含むシリコン単結晶粒子群からなるシリコン薄膜
を該絶縁膜上に形成する工程と、このシリコン薄膜の表
面を研磨することにより平坦化する工程と、を具備する
ことを特徴とする。また、上記平坦化する工程をＣＭＰ
法もしくは機械的ポリッシングにより行うことが好まし
い。
【００１２】また、この発明の第５態様に係る半導体基
板の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量（Ｌ）を４０μm 以下、好ましくは
４μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／
Ｗ）を０．１乃至１０％、好ましくは０．５％乃至２．
５％とし、以て、該シリコン薄膜は、該絶縁膜上に格子
状に配列した略矩形のシリコン単結晶粒子群からなり、
シリコン単結晶粒子の該絶縁膜の表面に対する選択方位
が略〈１００〉方位であることを特徴とする。
板の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量（Ｌ）を４０μm 以下、好ましくは
４μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／
Ｗ）を０．１乃至１０％、好ましくは０．５％乃至２．
５％とし、以て、該シリコン薄膜は、該絶縁膜上に格子
状に配列した略矩形のシリコン単結晶粒子群からなり、
シリコン単結晶粒子の該絶縁膜の表面に対する選択方位
が略〈１００〉方位であることを特徴とする。
【００１３】この発明の第６態様に係る半導体装置の製
造方法は、絶縁膜上のＳｉ膜にエネルギービームを照射
して得られる凹凸のある結晶化Ｓｉ膜を得る工程と、こ
の結晶化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜に
仕上げる工程と、これらの工程を経て製造された半導体
基板にトップゲート構造のＭＩＳトランジスタを形成す
る工程と、を具備することを特徴とする。
造方法は、絶縁膜上のＳｉ膜にエネルギービームを照射
して得られる凹凸のある結晶化Ｓｉ膜を得る工程と、こ
の結晶化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜に
仕上げる工程と、これらの工程を経て製造された半導体
基板にトップゲート構造のＭＩＳトランジスタを形成す
る工程と、を具備することを特徴とする。
【００１４】また、この発明の第７態様に係る半導体装
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、結晶粒が碁盤の目状に配列し各々の粒が正方形に近
い多結晶シリコン膜を該絶縁膜上に形成する工程と、こ
の多結晶シリコン膜の表面を研磨することにより平坦化
する工程と、この多結晶シリコン膜上にトップゲート構
造のＭＯＳトランジスタを形成する工程と、を具備する
ことを特徴とする。
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、結晶粒が碁盤の目状に配列し各々の粒が正方形に近
い多結晶シリコン膜を該絶縁膜上に形成する工程と、こ
の多結晶シリコン膜の表面を研磨することにより平坦化
する工程と、この多結晶シリコン膜上にトップゲート構
造のＭＯＳトランジスタを形成する工程と、を具備する
ことを特徴とする。
【００１５】また、この発明の第８態様に係る半導体装
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、シリコン単結晶粒子群からなるシリコン薄膜を該絶
縁膜上に形成する工程と、このシリコン薄膜の表面を研
磨することにより平坦化する工程と、このシリコン薄膜
上にトップゲート構造のＭＯＳトランジスタを形成する
工程と、を具備するとを特徴とする。また、上記平坦化
する工程をＣＭＰ法もしくは機械的ポリッシングにより
行うことが好ましい。
置の製造方法は、絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、シリコン単結晶粒子群からなるシリコン薄膜を該絶
縁膜上に形成する工程と、このシリコン薄膜の表面を研
磨することにより平坦化する工程と、このシリコン薄膜
上にトップゲート構造のＭＯＳトランジスタを形成する
工程と、を具備するとを特徴とする。また、上記平坦化
する工程をＣＭＰ法もしくは機械的ポリッシングにより
行うことが好ましい。
【００１６】また、この発明の第９態様に係る半導体装
置の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量（Ｌ）を４０μm 以下、好ましくは
４μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／
Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５
％とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈１００〉方位であることを特徴とする。
置の製造方法は、上記シリコン薄膜を形成する工程にお
いて、矩形状の紫外線ビームの照射完了から次の矩形状
の紫外線ビームの照射開始までの間における紫外線ビー
ム照射位置の移動量（Ｌ）を４０μm 以下、好ましくは
４μm 以下とし、且つ、移動方向に沿って測った紫外線
ビームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／
Ｗ）を０．１乃至５％、好ましくは０．５％乃至２．５
％とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈１００〉方位であることを特徴とする。
【００１７】この発明の半導体基板の製造方法及び半導
体装置の製造方法においては、略矩形のシリコン単結晶
粒子の一辺の長さは０．１μm 以上であることが好まし
い。ここで、略矩形のシリコン単結晶粒子という用語に
は、形状が矩形であるシリコン単結晶粒子だけでなく、
角が欠けた矩形のシリコン単結晶粒子も含まれる。ま
た、角が欠けた矩形のシリコン単結晶粒子の場合におけ
る一辺の長さとは、欠けた角を補って得られる矩形のシ
リコン単結晶粒子の一辺の長さを意味する。
体装置の製造方法においては、略矩形のシリコン単結晶
粒子の一辺の長さは０．１μm 以上であることが好まし
い。ここで、略矩形のシリコン単結晶粒子という用語に
は、形状が矩形であるシリコン単結晶粒子だけでなく、
角が欠けた矩形のシリコン単結晶粒子も含まれる。ま
た、角が欠けた矩形のシリコン単結晶粒子の場合におけ
る一辺の長さとは、欠けた角を補って得られる矩形のシ
リコン単結晶粒子の一辺の長さを意味する。
【００１８】また、この発明のＳＯＩ基板の製造方法及
び半導体装置の製造方法においては、略矩形のシリコン
単結晶粒子の相対する二辺は、紫外線ビーム照射位置の
移動方向と略平行、若しくは移動方向と略９０度の角度
を成す。あるいは又、シリコン単結晶粒子群は、絶縁膜
上に形成された非晶質若しくは多結晶のシリコン層に対
する矩形状の紫外線ビーム照射位置を移動させながら、
該シリコン層に該紫外線ビームをパルス状にて照射する
ことによって形成され、略矩形のシリコン単結晶粒子の
相対する二辺は、紫外線ビーム照射位置の移動方向と略
平行、若しくは移動方向と略９０度の角度を成す。この
二辺を構成する結晶面は｛２２０｝面と推定される。即
ち、略矩形のシリコン単結晶粒子の一辺を構成する結晶
面は｛２２０｝面と考えられる。
び半導体装置の製造方法においては、略矩形のシリコン
単結晶粒子の相対する二辺は、紫外線ビーム照射位置の
移動方向と略平行、若しくは移動方向と略９０度の角度
を成す。あるいは又、シリコン単結晶粒子群は、絶縁膜
上に形成された非晶質若しくは多結晶のシリコン層に対
する矩形状の紫外線ビーム照射位置を移動させながら、
該シリコン層に該紫外線ビームをパルス状にて照射する
ことによって形成され、略矩形のシリコン単結晶粒子の
相対する二辺は、紫外線ビーム照射位置の移動方向と略
平行、若しくは移動方向と略９０度の角度を成す。この
二辺を構成する結晶面は｛２２０｝面と推定される。即
ち、略矩形のシリコン単結晶粒子の一辺を構成する結晶
面は｛２２０｝面と考えられる。
【００１９】紫外線ビームとしては、例えば、３０８nm
の波長を有するＸｅＣｌエキシマレーザや全固体紫外線
レーザを例示することができる。移動方向に沿って測っ
た矩形状の紫外線ビームの幅（Ｗ）は、２０μm 乃至約
１mmであることが好ましい。矩形状の紫外線ビームの長
さは任意である。紫外線ビームの縁部におけるエネルギ
ーの立ち上がりが極めてシャープな紫外線ビームを用い
ることが好ましい。このような紫外線ビームを射出する
紫外線ビーム源として、ＸｅＣｌエキシマレーザ装置、
アッテネータ、ビームを矩形状に均一化するビームホモ
ジナイザー及び反射鏡の組み合わせを挙げることができ
るが、これに限定されるものではない。
の波長を有するＸｅＣｌエキシマレーザや全固体紫外線
レーザを例示することができる。移動方向に沿って測っ
た矩形状の紫外線ビームの幅（Ｗ）は、２０μm 乃至約
１mmであることが好ましい。矩形状の紫外線ビームの長
さは任意である。紫外線ビームの縁部におけるエネルギ
ーの立ち上がりが極めてシャープな紫外線ビームを用い
ることが好ましい。このような紫外線ビームを射出する
紫外線ビーム源として、ＸｅＣｌエキシマレーザ装置、
アッテネータ、ビームを矩形状に均一化するビームホモ
ジナイザー及び反射鏡の組み合わせを挙げることができ
るが、これに限定されるものではない。
【００２０】矩形状の紫外線ビームの照射完了から次の
矩形状の紫外線ビームの照射開始までの間における紫外
線ビーム照射位置の移動量（Ｌ）が４０μm を超えた
り、紫外線ビーム照射位置の移動方向に沿って測った紫
外線ビームの幅（Ｗ）の５％を移動量の割合（Ｒ＝Ｌ／
Ｗ）が超える場合、絶縁膜上に格子状に配列した略矩形
のシリコン単結晶粒子群が形成されなくなる虞があり、
あるいは又、シリコン単結晶粒子の絶縁膜の表面に対す
る選択方位が略〈１００〉方位ではなくなる虞がある。
また、移動量の割合（Ｒ＝Ｌ／Ｗ）が、紫外線ビーム照
射位置の移動方向に沿って測った紫外線ビームの幅
（Ｗ）の０．１％未満では、スループットが低くなり過
ぎる。
矩形状の紫外線ビームの照射開始までの間における紫外
線ビーム照射位置の移動量（Ｌ）が４０μm を超えた
り、紫外線ビーム照射位置の移動方向に沿って測った紫
外線ビームの幅（Ｗ）の５％を移動量の割合（Ｒ＝Ｌ／
Ｗ）が超える場合、絶縁膜上に格子状に配列した略矩形
のシリコン単結晶粒子群が形成されなくなる虞があり、
あるいは又、シリコン単結晶粒子の絶縁膜の表面に対す
る選択方位が略〈１００〉方位ではなくなる虞がある。
また、移動量の割合（Ｒ＝Ｌ／Ｗ）が、紫外線ビーム照
射位置の移動方向に沿って測った紫外線ビームの幅
（Ｗ）の０．１％未満では、スループットが低くなり過
ぎる。
【００２１】尚、シリコン単結晶粒子群を構成するシリ
コン単結晶粒子の内、３０％以上の数のシリコン単結晶
粒子がシリコン単結晶粒子の絶縁膜の表面に対して略
〈１００〉方位を有する場合に、シリコン単結晶粒子の
絶縁膜の表面に対する選択方位が略〈１００〉方位であ
ると規定する。また、略〈１００〉方位であるとは、シ
リコン単結晶粒子の〈１００〉方位が絶縁膜の表面に垂
直な方向と厳密には平行でないシリコン単結晶粒子を包
含することを意味する。尚、選択方位とは、優先方位と
も呼ばれる。膜などの形状を有する多結晶体の中で結晶
の方位が無秩序ではなく、或る特定の方向に多くの結晶
が一定の結晶軸、結晶面等を揃えている場合、このよう
な構造は集合組織あるいは繊維構造と呼ばれる。そし
て、配向している結晶軸は選択方位と呼ばれる。
コン単結晶粒子の内、３０％以上の数のシリコン単結晶
粒子がシリコン単結晶粒子の絶縁膜の表面に対して略
〈１００〉方位を有する場合に、シリコン単結晶粒子の
絶縁膜の表面に対する選択方位が略〈１００〉方位であ
ると規定する。また、略〈１００〉方位であるとは、シ
リコン単結晶粒子の〈１００〉方位が絶縁膜の表面に垂
直な方向と厳密には平行でないシリコン単結晶粒子を包
含することを意味する。尚、選択方位とは、優先方位と
も呼ばれる。膜などの形状を有する多結晶体の中で結晶
の方位が無秩序ではなく、或る特定の方向に多くの結晶
が一定の結晶軸、結晶面等を揃えている場合、このよう
な構造は集合組織あるいは繊維構造と呼ばれる。そし
て、配向している結晶軸は選択方位と呼ばれる。
【００２２】この発明において、何故、矩形状の紫外線
ビームの照射完了から次の矩形状の紫外線ビームの照射
開始までの間における紫外線ビーム照射位置の移動量
（Ｌ）を４０μm 以下とし、且つ、紫外線ビーム照射位
置の移動方向に沿って測った紫外線ビームの幅（Ｗ）に
対するかかる移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至
５％とすることによって、絶縁膜上に格子状に配列した
略矩形のシリコン単結晶粒子群からなり、シリコン単結
晶粒子の絶縁膜の表面に対する選択方位が略〈１００〉
であるシリコン薄膜が形成されるのか、不明な点が多
い。しかしながら、非晶質若しくは多結晶のシリコン層
の或る領域に、紫外線ビームを重ねながら且つずらしな
がらパルス状に照射し、しかも、紫外線ビームの形状を
矩形状とすることによって（即ち、紫外線ビームの縁部
におけるエネルギーの立ち上がりが極めてシャープな紫
外線ビームを用いることによって）、蓄熱的に或る種の
Ｓｉの融点にちかい平衡的な温度状態と冷却（凝固）条
件が成立するが故に、このようなシリコン単結晶粒子群
が形成されると推定される。また、シリコン単結晶粒子
の絶縁膜の表面に対する選択方位が略〈１００〉方位と
なる理由は、例えばＳｉＯ2 からなる絶縁膜に対するＳ
ｉ表面のＳｉ／ＳｉＯ2 界面自由エネルギー最小の観点
から、絶縁膜上に形成されるシリコン単結晶粒子の選択
方位が略〈１００〉方位になると推定される。
ビームの照射完了から次の矩形状の紫外線ビームの照射
開始までの間における紫外線ビーム照射位置の移動量
（Ｌ）を４０μm 以下とし、且つ、紫外線ビーム照射位
置の移動方向に沿って測った紫外線ビームの幅（Ｗ）に
対するかかる移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至
５％とすることによって、絶縁膜上に格子状に配列した
略矩形のシリコン単結晶粒子群からなり、シリコン単結
晶粒子の絶縁膜の表面に対する選択方位が略〈１００〉
であるシリコン薄膜が形成されるのか、不明な点が多
い。しかしながら、非晶質若しくは多結晶のシリコン層
の或る領域に、紫外線ビームを重ねながら且つずらしな
がらパルス状に照射し、しかも、紫外線ビームの形状を
矩形状とすることによって（即ち、紫外線ビームの縁部
におけるエネルギーの立ち上がりが極めてシャープな紫
外線ビームを用いることによって）、蓄熱的に或る種の
Ｓｉの融点にちかい平衡的な温度状態と冷却（凝固）条
件が成立するが故に、このようなシリコン単結晶粒子群
が形成されると推定される。また、シリコン単結晶粒子
の絶縁膜の表面に対する選択方位が略〈１００〉方位と
なる理由は、例えばＳｉＯ2 からなる絶縁膜に対するＳ
ｉ表面のＳｉ／ＳｉＯ2 界面自由エネルギー最小の観点
から、絶縁膜上に形成されるシリコン単結晶粒子の選択
方位が略〈１００〉方位になると推定される。
【００２３】
【発明の実施の形態及び実施例】以下、図面を参照して
この発明の一実施例について説明する。図１（ａ）〜
（ｃ）及び図２は、この発明の実施例による半導体装置
の製造方法を示す平面図及び断面図であり、図１（ａ）
は、この発明の実施例による半導体装置の製造方法を示
す平面図であり、図１（ｂ）は、図１（ａ）に示す１ｂ
−１ｂ線に沿った断面図であり、図１（ｃ）は、図１
（ｂ）に次の工程を示す断面図である。図２は、図１
（ｃ）の次の工程を示す断面図である。
この発明の一実施例について説明する。図１（ａ）〜
（ｃ）及び図２は、この発明の実施例による半導体装置
の製造方法を示す平面図及び断面図であり、図１（ａ）
は、この発明の実施例による半導体装置の製造方法を示
す平面図であり、図１（ｂ）は、図１（ａ）に示す１ｂ
−１ｂ線に沿った断面図であり、図１（ｃ）は、図１
（ｂ）に次の工程を示す断面図である。図２は、図１
（ｃ）の次の工程を示す断面図である。
【００２４】先ず、図１（ｂ）に示すように、シリコン
基板（Ｓｉウエハ）１の表面上に厚さ５０nmの図示せぬ
ＳｉＮ膜を成膜し、次いで、その上に厚さ１００nmのＳ
ｉＯ2 からなる基体３を成膜する。これにより、シリコ
ン基板（Ｓｉウエハ）１の表面上に基体３が形成された
絶縁基板１０を形成する。
基板（Ｓｉウエハ）１の表面上に厚さ５０nmの図示せぬ
ＳｉＮ膜を成膜し、次いで、その上に厚さ１００nmのＳ
ｉＯ2 からなる基体３を成膜する。これにより、シリコ
ン基板（Ｓｉウエハ）１の表面上に基体３が形成された
絶縁基板１０を形成する。
【００２５】この後、ＥＬＡ(Excimer Laser Anneal)を
用いて、この絶縁基板１０の上に例えば厚さが６０nmの
碁盤の目状の単結晶粒子群からなるシリコン薄膜（又は
ポリＳｉ膜）５を形成する。
用いて、この絶縁基板１０の上に例えば厚さが６０nmの
碁盤の目状の単結晶粒子群からなるシリコン薄膜（又は
ポリＳｉ膜）５を形成する。
【００２６】具体的には、絶縁基板１０の上に非晶質又
は多結晶のシリコン層をＰＥＣＶＤ法によって成膜す
る。次に、このシリコン層に紫外線ビームをパルス状に
て照射することにより、絶縁基板１０上にシリコン単結
晶粒子群からなるシリコン薄膜５が形成される。紫外線
ビームの照射条件等は以下の表１に示す。
は多結晶のシリコン層をＰＥＣＶＤ法によって成膜す
る。次に、このシリコン層に紫外線ビームをパルス状に
て照射することにより、絶縁基板１０上にシリコン単結
晶粒子群からなるシリコン薄膜５が形成される。紫外線
ビームの照射条件等は以下の表１に示す。
【００２７】 （表１） 紫外線ビーム：ＸｅＣｌエキシマレーザ（波長３０８nm） 照射量 ：４００mJ／cm2 パルス幅：約２６ｎ秒 周波数 ：約２００Ｈｚ ビーム形状 ：幅（Ｗ）４００μm ×長さ１５０mmの矩形形状 移動量Ｌ ：４μm 移動量割合Ｒ：１％（＝４μm ／４００μm ×１００）
【００２８】表１に示すように、移動量割合（Ｒ＝Ｌ／
Ｗ）が１％であるが故に、或る位置における非晶質のシ
リコン層は、１００回、パルス状の紫外線レーザに曝さ
れる。また、図示せぬ紫外線ビーム源を固定し、絶縁基
板１０を移動させることにより、非晶質のシリコン層に
紫外線ビームをパルス状にて照射する。また、図１
（ｂ）に示すシリコン薄膜５の点線は結晶粒界を示すも
のであり、シリコン単結晶粒子５ａのそれぞれは、中央
部が凹み、周辺部が凸状の断面形状を有している。即
ち、基体（ＳｉＯ2 ）３の表面は平坦であるが、シリコ
ン薄膜５の表面は凹凸になっている（Ｒoghness １５n
m；rms 値）。この凹凸の間隔は約３００nmで、ビーム
方向に平行および垂直方向にほぼ等しい間隔で配列して
いる。
Ｗ）が１％であるが故に、或る位置における非晶質のシ
リコン層は、１００回、パルス状の紫外線レーザに曝さ
れる。また、図示せぬ紫外線ビーム源を固定し、絶縁基
板１０を移動させることにより、非晶質のシリコン層に
紫外線ビームをパルス状にて照射する。また、図１
（ｂ）に示すシリコン薄膜５の点線は結晶粒界を示すも
のであり、シリコン単結晶粒子５ａのそれぞれは、中央
部が凹み、周辺部が凸状の断面形状を有している。即
ち、基体（ＳｉＯ2 ）３の表面は平坦であるが、シリコ
ン薄膜５の表面は凹凸になっている（Ｒoghness １５n
m；rms 値）。この凹凸の間隔は約３００nmで、ビーム
方向に平行および垂直方向にほぼ等しい間隔で配列して
いる。
【００２９】得られたシリコン薄膜５は、図１（ａ）に
示すように、結晶粒が碁盤の目状に直交して配列し各々
の粒が正方形に近い多結晶シリコン膜となった。各正方
形の単結晶粒は（１００）面配向となっており、正方形
の側面はいずれも平面方向に結晶方位〈２２０〉をとっ
ており、正方形の一辺の長さは０．３μm 程度であっ
た。尚、正方形の一辺の長さは０．１μm 以上であるこ
とが好ましい。
示すように、結晶粒が碁盤の目状に直交して配列し各々
の粒が正方形に近い多結晶シリコン膜となった。各正方
形の単結晶粒は（１００）面配向となっており、正方形
の側面はいずれも平面方向に結晶方位〈２２０〉をとっ
ており、正方形の一辺の長さは０．３μm 程度であっ
た。尚、正方形の一辺の長さは０．１μm 以上であるこ
とが好ましい。
【００３０】換言すれば、このシリコン薄膜５は略矩形
のシリコン単結晶粒子群からなり、シリコン単結晶粒子
の基体（ＳｉＯ2 ）の表面に対する選択方位は略〈１０
０〉方位であった。また、略矩形のシリコン単結晶粒子
の相対する二辺は、紫外線ビーム照射位置の移動方向と
略平行であった。この二辺を構成する結晶面は｛２２
０｝面であった。尚、観察場所によっては、略矩形のシ
リコン単結晶粒子の相対する二辺は、紫外線ビーム照射
位置の移動方向と略９０度の角度を成していた。また、
各四角形の単結晶粒がぶつかる面は結晶学的に同一の面
であり、整合（Ｓｉ−Ｓｉが結合）して粒界の存在がみ
えにくくなるようなＴＥＭ（電子顕微鏡）の観察結果が
得られている。
のシリコン単結晶粒子群からなり、シリコン単結晶粒子
の基体（ＳｉＯ2 ）の表面に対する選択方位は略〈１０
０〉方位であった。また、略矩形のシリコン単結晶粒子
の相対する二辺は、紫外線ビーム照射位置の移動方向と
略平行であった。この二辺を構成する結晶面は｛２２
０｝面であった。尚、観察場所によっては、略矩形のシ
リコン単結晶粒子の相対する二辺は、紫外線ビーム照射
位置の移動方向と略９０度の角度を成していた。また、
各四角形の単結晶粒がぶつかる面は結晶学的に同一の面
であり、整合（Ｓｉ−Ｓｉが結合）して粒界の存在がみ
えにくくなるようなＴＥＭ（電子顕微鏡）の観察結果が
得られている。
【００３１】多結晶シリコンが完全に無配向の場合、
｛１１１｝面からの回折強度Ｉ111 と｛２２０｝面から
の回折強度Ｉ220 の比は、Ｉ111 ：Ｉ220 ＝５：３であ
った。一方、本実施例にて得られたシリコン薄膜におけ
るＩ111 ：Ｉ220 の値は、１：４であった。この回折強
度比の分析からも、シリコン単結晶粒子の基体（ＳｉＯ
2 ）の表面に対する選択方位は略〈１００〉方位である
ことが解る。尚、シリコン薄膜全体から見ると、シリコ
ン単結晶粒子が基体の表面に対して〈１００〉方位を有
しており、残りのシリコン単結晶粒子の基体の表面に対
する方位はランダムであった。また、基体の表面に垂直
な方向と〈１００〉方位が厳密には平行でないシリコン
単結晶粒子が存在していた。更には、数個のシリコン単
結晶粒子を単位として、隣接するシリコン単結晶粒子の
結晶方位が一致しているものが数多く認められた。
｛１１１｝面からの回折強度Ｉ111 と｛２２０｝面から
の回折強度Ｉ220 の比は、Ｉ111 ：Ｉ220 ＝５：３であ
った。一方、本実施例にて得られたシリコン薄膜におけ
るＩ111 ：Ｉ220 の値は、１：４であった。この回折強
度比の分析からも、シリコン単結晶粒子の基体（ＳｉＯ
2 ）の表面に対する選択方位は略〈１００〉方位である
ことが解る。尚、シリコン薄膜全体から見ると、シリコ
ン単結晶粒子が基体の表面に対して〈１００〉方位を有
しており、残りのシリコン単結晶粒子の基体の表面に対
する方位はランダムであった。また、基体の表面に垂直
な方向と〈１００〉方位が厳密には平行でないシリコン
単結晶粒子が存在していた。更には、数個のシリコン単
結晶粒子を単位として、隣接するシリコン単結晶粒子の
結晶方位が一致しているものが数多く認められた。
【００３２】上述したように図１（ｂ）に示すシリコン
薄膜５の表面は凹凸形状を有しているので、このような
表面状態のままでは、ゲートが上にくるトップゲート構
造のＳＯＩトランジスタでは、ＳｉＯ2 ／Ｓｉ界面の状
態が良くなく、耐圧の低下のみならず、駆動電流（キャ
リア移動度）の低下も起こす。このシリコン薄膜５表面
の凹凸をなくすために、シリコン薄膜５の表面をＣＭＰ
（Chemical Mechanical Polishing)法により研磨する。
以下、この研磨条件等について具体的に説明する。
薄膜５の表面は凹凸形状を有しているので、このような
表面状態のままでは、ゲートが上にくるトップゲート構
造のＳＯＩトランジスタでは、ＳｉＯ2 ／Ｓｉ界面の状
態が良くなく、耐圧の低下のみならず、駆動電流（キャ
リア移動度）の低下も起こす。このシリコン薄膜５表面
の凹凸をなくすために、シリコン薄膜５の表面をＣＭＰ
（Chemical Mechanical Polishing)法により研磨する。
以下、この研磨条件等について具体的に説明する。
【００３３】研磨パッドには、シリコン薄膜５の平坦化
を向上するため、不織布基材パッドをクッション材とし
たポリウレタン発砲体を使用する。研磨材には、粒子径
２０〜４０nm、ＰＨ１０．０〜１０．３のコロダイルＳ
ｉＯ2 を使用し、その濃度を１ｗｔ％とし、研磨の際の
ＳｉＯ2 の添加量を、１２０cc／min.とする。
を向上するため、不織布基材パッドをクッション材とし
たポリウレタン発砲体を使用する。研磨材には、粒子径
２０〜４０nm、ＰＨ１０．０〜１０．３のコロダイルＳ
ｉＯ2 を使用し、その濃度を１ｗｔ％とし、研磨の際の
ＳｉＯ2 の添加量を、１２０cc／min.とする。
【００３４】また、平坦化を高めるために、研磨定盤お
よびプレッシャープレートの回転数を６０rpm とし、研
磨圧力をダメージを考慮して軽加圧の５０ｇ／cm2 とす
る。このときの研磨レートは１０nm／min.とり、３分間
研磨することにより凸部分を除去できる。その結果、図
１（ｃ）に示すように、厚さが約３０nmで表面が平坦化
された（１００）面をもつ単結晶にちかいシリコン薄膜
５又はポリＳｉ膜を得ることができ、ＳＯＩ基板（Ｓｉ
／ＳｉＯ2 ／Ｓｉ wafer）を得ることができる。
よびプレッシャープレートの回転数を６０rpm とし、研
磨圧力をダメージを考慮して軽加圧の５０ｇ／cm2 とす
る。このときの研磨レートは１０nm／min.とり、３分間
研磨することにより凸部分を除去できる。その結果、図
１（ｃ）に示すように、厚さが約３０nmで表面が平坦化
された（１００）面をもつ単結晶にちかいシリコン薄膜
５又はポリＳｉ膜を得ることができ、ＳＯＩ基板（Ｓｉ
／ＳｉＯ2 ／Ｓｉ wafer）を得ることができる。
【００３５】次に、図２に示すように、このＳＯＩ基板
をつかって、既存の作製方法によりＳＯＩデバイス、例
えばトップゲート構造のＳＯＩトランジスタを作製して
いく。先ず、ＬＯＣＯＳ法などを用いてＳＯＩ層（シリ
コン薄膜５）にＬＯＣＯＳ酸化膜１１を形成することに
よって素子分離をした後、シリコン薄膜５の上に厚さが
５０nm程度のゲート酸化膜１３を作製し、このゲート酸
化膜１３の上にゲート電極１５を形成する（n-type for
n-MOS,p-type for p-MOS ）。次に、シリコン薄膜５に
ソース・ドレイン領域の拡散層１７、１９を形成し、こ
の後、メタル電極配線を形成し、パッシベーション絶縁
膜で覆い、パッド穴をあけ、チップが完成する。
をつかって、既存の作製方法によりＳＯＩデバイス、例
えばトップゲート構造のＳＯＩトランジスタを作製して
いく。先ず、ＬＯＣＯＳ法などを用いてＳＯＩ層（シリ
コン薄膜５）にＬＯＣＯＳ酸化膜１１を形成することに
よって素子分離をした後、シリコン薄膜５の上に厚さが
５０nm程度のゲート酸化膜１３を作製し、このゲート酸
化膜１３の上にゲート電極１５を形成する（n-type for
n-MOS,p-type for p-MOS ）。次に、シリコン薄膜５に
ソース・ドレイン領域の拡散層１７、１９を形成し、こ
の後、メタル電極配線を形成し、パッシベーション絶縁
膜で覆い、パッド穴をあけ、チップが完成する。
【００３６】上記実施例によれば、ＥＬＡ法によって
（１００）面方位に制御された碁盤の目状のポリＳｉ膜
（又はシリコン薄膜）５を基体（絶縁膜）３上に形成
し、このポリＳｉ膜５の表面の凹凸をＣＭＰ法で研磨す
ることにより除去し、ポリＳｉ膜５の表面を平坦化する
とともに薄膜化している。このような絶縁膜３上に単結
晶にちかいＳｉ薄膜５を形成する方法を用いることによ
って、任意の大面積の基体（絶縁膜）上に結晶性のよい
Ｓｉ膜を均一性よく形成することができる。このような
ＳＯＩ基板を使うことにより、高密度、低電圧、低消費
電力の高性能なＬＳＩの形成が可能となる。
（１００）面方位に制御された碁盤の目状のポリＳｉ膜
（又はシリコン薄膜）５を基体（絶縁膜）３上に形成
し、このポリＳｉ膜５の表面の凹凸をＣＭＰ法で研磨す
ることにより除去し、ポリＳｉ膜５の表面を平坦化する
とともに薄膜化している。このような絶縁膜３上に単結
晶にちかいＳｉ薄膜５を形成する方法を用いることによ
って、任意の大面積の基体（絶縁膜）上に結晶性のよい
Ｓｉ膜を均一性よく形成することができる。このような
ＳＯＩ基板を使うことにより、高密度、低電圧、低消費
電力の高性能なＬＳＩの形成が可能となる。
【００３７】尚、上記実施例では、シリコン基板（Ｓｉ
ウエハ）１の表面上にＳｉＯ2 膜３が設けられた絶縁基
板１０を用いているが、絶縁基板はこれに限られず、例
えば石英又はガラスからなる絶縁基板を用いることも可
能である。
ウエハ）１の表面上にＳｉＯ2 膜３が設けられた絶縁基
板１０を用いているが、絶縁基板はこれに限られず、例
えば石英又はガラスからなる絶縁基板を用いることも可
能である。
【００３８】また、紫外線ビーム源を固定し、絶縁基板
１０を移動させているが、絶縁基板１０を固定し、紫外
線ビーム源を移動させることも可能であり、絶縁基板１
０及び紫外線ビーム源の両方を移動させることも可能で
ある。
１０を移動させているが、絶縁基板１０を固定し、紫外
線ビーム源を移動させることも可能であり、絶縁基板１
０及び紫外線ビーム源の両方を移動させることも可能で
ある。
【００３９】また、ＳＯＩ基板を作製し、これにＭＯＳ
トランジスタを形成しているが、本発明はこれに限られ
ず、ポリＳｉＴＦＴの基板を作製し、例えばＬＣＤ(Liq
uidCrystal Display)用の一般的なＥＬＡによるトップ
ゲート型ＴＦＴ、３次元ＩＣとしてのＴＦＴスタックＳ
ＲＡＭに本発明を用いることも可能である。
トランジスタを形成しているが、本発明はこれに限られ
ず、ポリＳｉＴＦＴの基板を作製し、例えばＬＣＤ(Liq
uidCrystal Display)用の一般的なＥＬＡによるトップ
ゲート型ＴＦＴ、３次元ＩＣとしてのＴＦＴスタックＳ
ＲＡＭに本発明を用いることも可能である。
【００４０】
【発明の効果】以上説明したようにこの発明によれば、
絶縁膜上のＳｉ膜にエネルギービームを照射して得られ
る凹凸のある結晶化Ｓｉ膜を形成し、この結晶化Ｓｉ膜
に研磨を行い平坦な表面状態のＳｉ膜に仕上げる。した
がって、任意の大面積の絶縁膜上に結晶性及び均一性の
良いシリコン薄膜を形成することが可能な半導体基板の
製造方法、及び、この半導体基板を用いて高性能な半導
体素子を形成する半導体装置の製造方法を提供すること
ができる。
絶縁膜上のＳｉ膜にエネルギービームを照射して得られ
る凹凸のある結晶化Ｓｉ膜を形成し、この結晶化Ｓｉ膜
に研磨を行い平坦な表面状態のＳｉ膜に仕上げる。した
がって、任意の大面積の絶縁膜上に結晶性及び均一性の
良いシリコン薄膜を形成することが可能な半導体基板の
製造方法、及び、この半導体基板を用いて高性能な半導
体素子を形成する半導体装置の製造方法を提供すること
ができる。
【図１】この発明の実施例による半導体装置の製造方法
を示す平面図及び断面図である。
を示す平面図及び断面図である。
【図２】この発明の実施例による半導体装置の製造方法
を示すものであり、図１（ｃ）の次の工程を示す断面図
である。
を示すものであり、図１（ｃ）の次の工程を示す断面図
である。
１…シリコン基板（Ｓｉウエハ）、３…基体（ＳｉＯ
2 、絶縁膜）、５…シリコン薄膜（又はポリＳｉ膜）、
５ａ…シリコン単結晶粒子、１０…絶縁基板、１１…Ｌ
ＯＣＯＳ酸化膜、１３…ゲート酸化膜、１５…ゲート電
極、１７…ソース領域の拡散層、１９…ドレイン領域の
拡散層。
2 、絶縁膜）、５…シリコン薄膜（又はポリＳｉ膜）、
５ａ…シリコン単結晶粒子、１０…絶縁基板、１１…Ｌ
ＯＣＯＳ酸化膜、１３…ゲート酸化膜、１５…ゲート電
極、１７…ソース領域の拡散層、１９…ドレイン領域の
拡散層。
Claims (16)
- 【請求項１】 絶縁膜上のＳｉ膜にエネルギービームを
照射して得られる凹凸のある結晶化Ｓｉ膜を得る工程
と、 この結晶化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜
に仕上げる工程と、 を具備した半導体基板の製造方法。 - 【請求項２】 上記エネルギービームがパルスビームの
重ね合わせによって得られることを特徴とする請求項１
記載の半導体基板の製造方法。 - 【請求項３】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にて照射し
て得られる凹凸のある結晶化Ｓｉ膜であって、結晶粒が
碁盤の目状に配列し各々の粒が正方形に近い多結晶シリ
コン膜を得る工程と、 この多結晶シリコン膜に研磨を行い平坦な表面状態のＳ
ｉ膜に仕上げる工程と、 を具備することを特徴とする半導体基板の製造方法。 - 【請求項４】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にて照射し
て得られる凹凸のある結晶化Ｓｉ膜であって、シリコン
単結晶粒子群からなるシリコン薄膜を得る工程と、 このシリコン薄膜に研磨を行い平坦な表面状態のＳｉ膜
に仕上げる工程と、 を具備することを特徴とする半導体基板の製造方法。 - 【請求項５】 絶縁膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にてビーム
移動量４０μｍ以下で照射し、〈１００〉方位優先の矩
形のものを含むシリコン単結晶粒子群からなるシリコン
薄膜を該絶縁膜上に形成する工程と、 このシリコン薄膜の表面を研磨することにより平坦化す
る工程と、 を具備した半導体基板の製造方法。 - 【請求項６】 上記平坦化する工程をＣＭＰ法もしくは
機械的ポリッシングにより行うことを特徴とする請求項
１〜５のうちいずれか１項記載の半導体基板の製造方
法。 - 【請求項７】 上記シリコン薄膜を形成する工程におい
て、上記紫外線ビームの形状を矩形状とし、この紫外線
ビームの照射完了から次の矩形状の紫外線ビームの照射
開始までの間における紫外線ビーム照射位置の移動量を
４０μm 以下とし、且つ、移動方向に沿って測った紫外
線ビームの幅に対する該移動量の割合を０．１乃至１０
％とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈１００〉方位であることを特徴とする請求項４記載
の半導体基板の製造方法。 - 【請求項８】 略矩形のシリコン単結晶粒子の一辺の長
さは０．１μm 以上であることを特徴とする請求項７記
載の半導体基板の製造方法。 - 【請求項９】 略矩形のシリコン単結晶粒子の相対する
二辺は、紫外線ビーム照射位置の移動方向と略平行、若
しくは移動方向と略４５度の角度を成すことを特徴とす
る請求項７記載の半導体基板の製造方法。 - 【請求項１０】 絶縁膜上のＳｉ膜にエネルギービーム
を照射して得られる凹凸のある結晶化Ｓｉ膜を得る工程
と、 この結晶化Ｓｉ膜に研磨を行い平坦な表面状態のＳｉ膜
に仕上げる工程と、 これらの工程を経て製造された半導体基板にトップゲー
ト構造のＭＩＳトランジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項１１】 絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、結晶粒が碁盤の目状に配列し各々の粒が正方形に近
い多結晶シリコン膜を該絶縁膜上に形成する工程と、 この多結晶シリコン膜の表面を研磨することにより平坦
化する工程と、 この多結晶シリコン膜上にトップゲート構造のＭＯＳト
ランジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項１２】 絶縁膜上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、シリコン単結晶粒子群からなるシリコン薄膜を該絶
縁膜上に形成する工程と、 このシリコン薄膜の表面を研磨することにより平坦化す
る工程と、 このシリコン薄膜上にトップゲート構造のＭＯＳトラン
ジスタを形成する工程と、 を具備した半導体装置の製造方法。 - 【請求項１３】 上記平坦化する工程をＣＭＰ法により
行うことを特徴とする請求項１１又は１２記載の半導体
装置の製造方法。 - 【請求項１４】 上記シリコン薄膜を形成する工程にお
いて、上記紫外線ビームの形状を矩形状とし、この紫外
線ビームの照射完了から次の矩形状の紫外線ビームの照
射開始までの間における紫外線ビーム照射位置の移動量
を４０μm 以下とし、且つ、移動方向に沿って測った紫
外線ビームの幅に対する該移動量の割合を０．１乃至５
％とし、以て、該シリコン薄膜は、該絶縁膜上に格子状
に配列した略矩形のシリコン単結晶粒子群からなり、シ
リコン単結晶粒子の該絶縁膜の表面に対する選択方位が
略〈１００〉方位であることを特徴とする請求項１２記
載の半導体装置の製造方法。 - 【請求項１５】 略矩形のシリコン単結晶粒子の一辺の
長さは０．１μm 以上であることを特徴とする請求項１
４記載の半導体装置の製造方法。 - 【請求項１６】 略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略９０度の角度を成すことを特徴と
する請求項１４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6403697A JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6403697A JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007190611A Division JP4120700B2 (ja) | 2007-07-23 | 2007-07-23 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261799A true JPH10261799A (ja) | 1998-09-29 |
Family
ID=13246499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6403697A Withdrawn JPH10261799A (ja) | 1997-03-18 | 1997-03-18 | 半導体基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261799A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
| KR100325298B1 (ko) * | 1999-06-01 | 2002-02-21 | . | 비휘발성 메모리 소자의 제조 방법 |
| JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
| JP2006261180A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 薄膜半導体装置の製造方法 |
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| JP2007059601A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 半導体装置の製造方法 |
| US7332399B2 (en) | 2004-05-11 | 2008-02-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor in which film thicknesses can be accurately controlled |
| US7368340B2 (en) | 2005-03-08 | 2008-05-06 | Seiko Epson Corporation | Semiconductor device and method of making semiconductor devices |
| US7563665B2 (en) | 2004-05-14 | 2009-07-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
-
1997
- 1997-03-18 JP JP6403697A patent/JPH10261799A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100325298B1 (ko) * | 1999-06-01 | 2002-02-21 | . | 비휘발성 메모리 소자의 제조 방법 |
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| JP2003031497A (ja) * | 2001-07-18 | 2003-01-31 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
| US7332399B2 (en) | 2004-05-11 | 2008-02-19 | Seiko Epson Corporation | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor in which film thicknesses can be accurately controlled |
| US7563665B2 (en) | 2004-05-14 | 2009-07-21 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US7368340B2 (en) | 2005-03-08 | 2008-05-06 | Seiko Epson Corporation | Semiconductor device and method of making semiconductor devices |
| JP2006261180A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Cable Ltd | 薄膜半導体装置の製造方法 |
| JP4729953B2 (ja) * | 2005-03-15 | 2011-07-20 | 日立電線株式会社 | 薄膜半導体装置の製造方法 |
| JP2007059601A (ja) * | 2005-08-24 | 2007-03-08 | Sharp Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119365B2 (en) | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate | |
| CN101393859B (zh) | 设置有半导体膜的衬底及其制造方法 | |
| US6190949B1 (en) | Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof | |
| US7919392B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5113999B2 (ja) | 水素イオン注入剥離方法 | |
| JP5331381B2 (ja) | 半導体装置の作製方法 | |
| EP1102111A2 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
| KR20090031264A (ko) | 반도체막이 구비된 기판의 제작 방법 | |
| TW200304178A (en) | Semiconductor element and semiconductor device using the same | |
| JP2014170959A (ja) | 半導体装置の作製方法 | |
| JPH10261799A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2004165600A (ja) | 単結晶Ｓｉ基板、半導体装置およびその製造方法 | |
| US20060043072A1 (en) | Method for planarizing polysilicon | |
| US6709910B1 (en) | Method for reducing surface protrusions in the fabrication of lilac films | |
| JPH1041234A (ja) | シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法 | |
| JPH04307727A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| US6593215B2 (en) | Method of manufacturing crystalline semiconductor material and method of manufacturing semiconductor device | |
| WO2010109712A1 (ja) | 半導体装置用の絶縁基板、及び、半導体装置 | |
| US20140183636A1 (en) | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device | |
| KR970003848B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH1041244A (ja) | レーザ処理装置及び半導体装置の製造方法 | |
| JP3970814B2 (ja) | 半導体装置の製造方法 | |
| JP4120700B2 (ja) | 半導体基板 | |
| JP2010141246A (ja) | 半導体装置の製造方法 | |
| JP2546524B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070319 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Effective date: 20070723 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080108 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080310 |