CN103451620A - 金属硅化物阻挡层的表面处理方法 - Google Patents
金属硅化物阻挡层的表面处理方法 Download PDFInfo
- Publication number
- CN103451620A CN103451620A CN2013103917249A CN201310391724A CN103451620A CN 103451620 A CN103451620 A CN 103451620A CN 2013103917249 A CN2013103917249 A CN 2013103917249A CN 201310391724 A CN201310391724 A CN 201310391724A CN 103451620 A CN103451620 A CN 103451620A
- Authority
- CN
- China
- Prior art keywords
- metal silicide
- blocking layer
- treatment method
- surface treatment
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属硅化物阻挡层的表面处理方法,应用于自对准硅化物工艺中,其特征在于,所述方法包括提供一衬底;于所述衬底的上表面制备一金属硅化物阻挡层;对所述金属硅化物阻挡层进行等离子体工艺,以去除所述金属硅化物阻挡层中的氢;旋涂光刻胶覆盖所述金属硅化物阻挡层的上表面;继续后续的自对准硅化物工艺步骤。通过本发明方法能够使得在对该金属硅化物阻挡层上涂布光刻胶之后,减少了出现球形缺陷的可能,提高了工艺制程的稳定性,改善了产品的良率。
Description
技术领域
本发明涉及一种半导体器件加工工艺中降低工艺缺陷的方法,尤其涉及一种采用氮化硅薄膜作为金属硅化物阻挡层的表面处理方法。
背景技术
由于目前半导体器件工艺越来越繁多,由此产生的对于制备过程中的要求也越发苛刻,业界一般采用的是等离子体增强化学气相沉积工艺(Plasma Enhanced Chemical Vapor Deposition,简称:PECVD)进行氮化硅金属硅化物阻挡层的制备氮化硅金属硅化物阻挡层(Salicide Block,简称:SAB)。 与传统的热生长方法想比,通过热生长制备的氮化硅薄膜的纯度较高。但是,热生长方法中的环境温度较高,其通常达到600℃~900℃,而现有的半导体器件制备工艺中对温度要求通常很高,并不适合在高温下进行工艺,因此,业界一般采用的是等离子体增强化学气相沉积工艺进行氮化硅金属硅化物阻挡层的制备,该工艺中一般采用反应气体硅烷(SiH4)和NH3的等离子体进行氮化硅薄膜的沉积,由于NH3等离子体中存在着H+,因此,在轰击形成薄膜的同时会不可避免地有部分的H+离子残留在薄膜中,含量一般为9%~30%。这种含氢的氮化硅薄膜在后续制程中的高真空条件下容易释放到薄膜的表面,对后续的工艺集成造成影响。
具体表现为:在金属硅化物阻挡层集成工艺中,氮化硅金属硅化物阻挡层上需涂布光刻胶,并进行曝光、显影等光刻工艺以形成光阻图案,而在对光刻胶进行曝光的过程中,氮化硅薄膜中的H+易与光阻反应形成球形缺陷(Ball defect)。
上述的球形缺陷的产生机理可以通过三组实验来验证,第一组实验中采用PECVD工艺进行氮化硅薄膜的沉积,接着进行涂布光阻和光刻工艺,经该工艺后的氮化硅表面出现球形缺陷;第二组实验中在第一组实验的方法上增加一步移除光阻的步骤,发现经过该步骤后的氮化硅薄膜表面的球形缺陷消失;第三组实验中采用热生长工艺进行氮化硅薄膜的沉积,接着进行涂布光阻和光刻工艺,经该工艺后的氮化硅表面没有球形缺陷。对比上述三组实验可以发现,氮化硅薄膜中产生球形缺陷的原因是由于PECVD工艺中在氮化硅薄膜中引入的氢和光阻反应而产生的。
中国专利(公开号:CN 102703879)公开了一种金属硅化物阻挡层薄膜的沉积方法,包括提供衬底;利用次大气压化学气相沉积法在衬底上沉积二氧化硅薄膜;对沉积形成的二氧化硅薄膜进行紫外光照射;取出衬底。该专利通过对金属硅化物阻挡层进行紫外光照射以去除阻挡层中多余的Si-H键,需要在沉积完金属硅化物阻挡层后将器件转移到光照制程的机台上进行去H的步骤,这并不利于工艺步骤的整合;另外其也没有公开对采用氮化硅作为金属硅化物阻挡层中杂质氢的处理方法。
因此,目前业界对于该技术问题尚不存在一个行之有效的解决方案。
发明内容
鉴于上述问题,本发明提供一种金属硅化物阻挡层的表面处理方法。
本发明解决技术问题所采用的技术方案为:
一种金属硅化物阻挡层的表面处理方法,应用于自对准工艺中,其中,所述方法包括:
提供一衬底;
于所述衬底的上表面制备一金属硅化物阻挡层;
对所述金属硅化物阻挡层进行等离子体工艺,以去除所述金属硅化物阻挡层中的杂质;
旋涂光刻胶覆盖所述金属硅化物阻挡层的上表面;
继续后续的自对准硅化物工艺步骤。
所述的金属硅化物阻挡层的表面处理方法,其中,所述后续的自对准硅化物工艺包括:
对所述光刻胶进行曝光、显影工艺后,去除多余光刻胶,形成光阻图案;
以所述光阻图案为掩膜刻蚀所述金属硅化物阻挡层至所述衬底的上表面。
所述的金属硅化物阻挡层的表面处理方法,其中,采用N2等离子体对所述金属硅化物阻挡层进行等离子体工艺。
所述的金属硅化物阻挡层的表面处理方法,其中,在气体流量为1000sccm~10000sccm、射频功率为100W~2000W的工艺条件下对所述金属硅化物阻挡层进行等离子体工艺。
所述的金属硅化物阻挡层的表面处理方法,其中,对所述金属硅化物阻挡层进行等离子体工艺的工艺时间为20s~120s。
所述的金属硅化物阻挡层的表面处理方法,其中,所述衬底包括硅基底和二氧化硅层,所述二氧化硅层覆盖所述硅基底的上表面,所述金属硅化物阻挡层覆盖所述二氧化硅层的上表面。
所述的金属硅化物阻挡层的表面处理方法,其中,所述金属硅化物阻挡层的材质为氮化硅。
所述的金属硅化物阻挡层的表面处理方法,其中,在同一腔室内,依次进行所述金属硅化物阻挡层的制备工艺和对该金属硅化物阻挡层进行等离子体工艺。
上述技术方案具有如下优点或有益效果:
本发明通过在PECVD工艺制备金属硅化物阻挡层之后增加一步对金属硅化物阻挡层进行表面处理的工艺步骤,以去除金属硅化物阻挡层在制备过程中残留的氢,使得在对该金属硅化物阻挡层上涂布光刻胶之后,减少了出现球形缺陷的可能,提高了工艺制程的稳定性,改善了产品的良率;另外,所增加的对金属硅化物阻挡层进行表面处理的工艺步骤为采用等离子体进行处理,其可与之前的PECVD制备金属硅化物阻挡层的工艺在同一个反应腔体内进行工艺,因此具有良好的集成性,不会增加工艺设备成本,同时也避免了硅片转移时产生的时间消耗。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是本发明方法实施例中采用等离子体腔室进行金属硅化物阻挡层表面处理的示意图。
具体实施方式
本发明提供一种金属硅化物阻挡层的表面处理方法。本发明可用于技术节点为大于等于130nm、90nm、65/55nm、45/40nm、32/28nm和小于等于22nm的工艺中;本发明可用于Logic、Memory、RF、HV、Analog/Power、Flash和eFlash等技术平台中。
本发明针对采用等离子体增强化学气相沉积工艺制备材质为氮化硅的金属硅化物阻挡层中存在多余氢的问题,通过继续通以原料为N2的等离子体对其表面进行处理,使得该金属硅化物阻挡层中多余的氢与N2等离子体进行反应,以去除金属硅化物阻挡层中多余的氢。
在上述的采用N2等离子体对金属硅化物阻挡层进行处理的过程中,采用等离子体增强化学气相沉积工艺腔室,在流量为1000sccm~10000sccm(1000sccm、2000 sccm、3000 sccm、4000 sccm、5000 sccm、6000 sccm、7000 sccm、8000 sccm、9000 sccm、10000 sccm等),射频(RF)功率为100W~2000W(如100W、300 W、500 W、700 W、900 W、1100 W、1300 W、1500 W、1700 W、2000 W等)的条件下,对金属硅化物阻挡层进行20sec~120sec(如20 sec、40 sec、60 sec、80 sec、100 sec、120 sec等)的表面处理,使该金属硅化物阻挡层中的氢充分与N2等离子体反应生成气体排出沉积腔室。
下面结合附图和具体实施例对本发明方法进行详细说明。
图1是本发明方法实施例中采用等离子体腔室进行金属硅化物阻挡层表面处理的示意图。
通过N2等离子体对金属硅化物阻挡层表面进行处理的具体方法为:如图1所示,将制备有金属硅化物阻挡层(氮化硅薄膜)的硅片1置于等离子体增强化学气相沉积工艺腔室内,通过腔室底部进行抽真空,以将硅片1的背面吸附于反应腔室内的下电极板2上,随后在反应腔室上方的进气孔3内通以N2气体,该N2气体经上电极板4后形成N2等离子体5,该等离子体从上电极板4的若干个喷气孔6中均匀喷出,作用于硅片1上的氮化硅薄膜中,从而使N2等离子体5中的氮离子(N+)7和电子(e)8与氮化硅薄膜中的氢离子(H+)9反应生成NH3气体,该NH3气体从反应腔室底部的抽真空孔10被排出,从而将金属硅化物阻挡层中的H+去除。
通过N2等离子体对金属硅化物阻挡层表面进行处理的原理为,氮气N2经等离子体化后形成N2等离子体,等离子体中为部分电子被剥夺后的原子以及原子被电离后所产生的正负电子,整体呈电中性;其中,N2分子经等离子体化后,形成自由电子e和带电离子N2 +(如化学式 N2 → N2 + + e 中所示),其中的带电离子N2 +会进一步形成离子N+和原子N·(如化学式 N2 + →N+ + N·中所示),当离子N+作用于氮化硅金属硅化物阻挡层表面时,N+与氮化硅金属硅化物阻挡层表面的H+离子和电子e反应,生成NH3气体(如化学式 N+ + 3H+ + 4e → NH3↑),通过该NH3气体将氮化硅薄膜中多余的H+排出,生成的NH3气体通过等离子体增强化学气相反应腔室下部的抽真空孔被排出。
由于制备氮化硅金属硅化物阻挡层和对该氮化硅金属硅化物阻挡层进行表面处理时均采用等离子体工艺,因此,可将上述两个工艺步骤整合于同一反应腔室内进行。根据不同的工艺需要,可选的,(1)将N2等离子体处理工艺并入氮化硅金属硅化物阻挡层沉积工艺中,使N2等离子体处理成为氮化硅金属硅化物阻挡层沉积工艺中的一个步骤,即在氮化硅金属硅化物阻挡层沉积的工艺菜单(recipe)里增加一步;(2)将N2等离子体处理工艺与氮化硅金属硅化物阻挡层沉积工艺分开,即将N2等离子体处理工艺作为一个单独的工艺菜单。
综上所述,本发明针对在低温环境下通过等离子体增强化学气相沉积工艺制备的氮化硅金属硅化物阻挡层中存在多余的杂质氢,通过采用N2等离子体对制备的氮化硅薄膜表面进行处理,使氮化硅薄膜中的多余杂质氢与N2等离子体反应生成NH3气体,以将杂质氢带出氮化硅薄膜,提升了氮化硅薄膜的纯度,使得在SAB工艺中,在氮化硅薄膜上制备光阻时,能够避免因为氮化硅薄膜中存在多余的氢而导致的出现球形缺陷的问题。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种金属硅化物阻挡层的表面处理方法,应用于自对准工艺中,其特征在于,所述方法包括:
提供一衬底;
于所述衬底的上表面制备一金属硅化物阻挡层;
对所述金属硅化物阻挡层进行等离子体工艺,以去除所述金属硅化物阻挡层中的杂质;
旋涂光刻胶覆盖所述金属硅化物阻挡层的上表面;
继续后续的自对准硅化物工艺步骤。
2.如权利要求1所述的金属硅化物阻挡层的表面处理方法,其特征在于,所述后续的自对准硅化物工艺包括:
对所述光刻胶进行曝光、显影工艺后,去除多余光刻胶,形成光阻图案;
以所述光阻图案为掩膜刻蚀所述金属硅化物阻挡层至所述衬底的上表面。
3.如权利要求1所述的金属硅化物阻挡层的表面处理方法,其特征在于,采用N2等离子体对所述金属硅化物阻挡层进行等离子体工艺。
4.如权利要求3所述的金属硅化物阻挡层的表面处理方法,其特征在于,在气体流量为1000sccm~10000sccm、射频功率为100W~2000W的工艺条件下对所述金属硅化物阻挡层进行等离子体工艺。
5.如权利要求3所述的金属硅化物阻挡层的表面处理方法,其特征在于,对所述金属硅化物阻挡层进行等离子体工艺的工艺时间为20s~120s。
6.如权利要求1所述的金属硅化物阻挡层的表面处理方法,其特征在于,所述衬底包括硅基底和二氧化硅层,所述二氧化硅层覆盖所述硅基底的上表面,所述金属硅化物阻挡层覆盖所述二氧化硅层的上表面。
7.如权利要求1所述的金属硅化物阻挡层的表面处理方法,其特征在于,所述金属硅化物阻挡层的材质为氮化硅。
8.如权利要求1所述的金属硅化物阻挡层的表面处理方法,其特征在于,在同一腔室内,依次进行所述金属硅化物阻挡层的制备工艺和对该金属硅化物阻挡层进行等离子体工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103917249A CN103451620A (zh) | 2013-09-02 | 2013-09-02 | 金属硅化物阻挡层的表面处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103917249A CN103451620A (zh) | 2013-09-02 | 2013-09-02 | 金属硅化物阻挡层的表面处理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103451620A true CN103451620A (zh) | 2013-12-18 |
Family
ID=49734445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013103917249A Pending CN103451620A (zh) | 2013-09-02 | 2013-09-02 | 金属硅化物阻挡层的表面处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103451620A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104289382A (zh) * | 2014-07-10 | 2015-01-21 | 华东师范大学 | 利用旋吸法在微通道板侧壁沉积薄膜的方法及其专用装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1245835A (zh) * | 1998-08-24 | 2000-03-01 | 三星电子株式会社 | 具有或者没有铁电覆底层的硅器件中的氢抑制方法 |
US20030228770A1 (en) * | 2002-06-05 | 2003-12-11 | Samsung Electronics Co., Ltd. | Method of forming a thin film with a low hydrogen content on a semiconductor device |
US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
CN1592957A (zh) * | 2000-12-28 | 2005-03-09 | 大见忠弘 | 半导体器件及其制造方法 |
US7041543B1 (en) * | 2004-08-20 | 2006-05-09 | Novellus Systems, Inc. | Strained transistor architecture and method |
-
2013
- 2013-09-02 CN CN2013103917249A patent/CN103451620A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1245835A (zh) * | 1998-08-24 | 2000-03-01 | 三星电子株式会社 | 具有或者没有铁电覆底层的硅器件中的氢抑制方法 |
CN1592957A (zh) * | 2000-12-28 | 2005-03-09 | 大见忠弘 | 半导体器件及其制造方法 |
US20030228770A1 (en) * | 2002-06-05 | 2003-12-11 | Samsung Electronics Co., Ltd. | Method of forming a thin film with a low hydrogen content on a semiconductor device |
US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
US7041543B1 (en) * | 2004-08-20 | 2006-05-09 | Novellus Systems, Inc. | Strained transistor architecture and method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104289382A (zh) * | 2014-07-10 | 2015-01-21 | 华东师范大学 | 利用旋吸法在微通道板侧壁沉积薄膜的方法及其专用装置 |
CN104289382B (zh) * | 2014-07-10 | 2019-04-05 | 华东师范大学 | 利用旋吸法在微通道板侧壁沉积薄膜的方法及其专用装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11676812B2 (en) | Method for forming silicon nitride film selectively on top/bottom portions | |
CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
US10622375B2 (en) | Method of processing a substrate and a device manufactured by using the method | |
TWI278023B (en) | Method for forming a high density dielectric film by chemical vapor deposition | |
CN103620788B (zh) | 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法 | |
JP4324753B2 (ja) | 半導体素子で用いるアルミニウム酸化膜の製造方法 | |
US20070000870A1 (en) | Plasma processing method | |
US8716149B2 (en) | Methods for fabricating integrated circuits having improved spacers | |
KR20090119661A (ko) | 손상 없는 갭 충진을 활성화하는 보호 층 | |
CN106133884A (zh) | 无卤素气相硅蚀刻 | |
CN102978586A (zh) | 成膜装置和成膜方法 | |
CN103243309A (zh) | 成膜装置及成膜方法 | |
CN106449362B (zh) | 一种改善应力记忆工艺效果的方法 | |
KR20040100767A (ko) | 저압 실리콘 질화막 형성 방법 | |
JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
US20060172545A1 (en) | Purge process conducted in the presence of a purge plasma | |
CN101459071B (zh) | 去除硅衬底表面氧化硅层及形成接触孔的方法 | |
CN103451620A (zh) | 金属硅化物阻挡层的表面处理方法 | |
CN108470715B (zh) | 一种双层布线平坦化加工工艺 | |
CN103117201B (zh) | Pecvd装置及半导体器件的形成方法 | |
CN103779267B (zh) | 一种半导体结构的形成方法 | |
KR20150027715A (ko) | 플라즈마 처리 방법 | |
CN109300781A (zh) | Ono膜层的制造方法 | |
CN103515312B (zh) | 一种金属硬掩膜层及铜互连结构的制备方法 | |
JPWO2012060423A1 (ja) | ラジカルクリーニング装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131218 |
|
RJ01 | Rejection of invention patent application after publication |