JP4709047B2 - Substrate processing apparatus and side wall parts - Google Patents
Substrate processing apparatus and side wall parts Download PDFInfo
- Publication number
- JP4709047B2 JP4709047B2 JP2006089164A JP2006089164A JP4709047B2 JP 4709047 B2 JP4709047 B2 JP 4709047B2 JP 2006089164 A JP2006089164 A JP 2006089164A JP 2006089164 A JP2006089164 A JP 2006089164A JP 4709047 B2 JP4709047 B2 JP 4709047B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- upper electrode
- lower electrode
- processing apparatus
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 claims description 33
- 238000007751 thermal spraying Methods 0.000 claims description 15
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 239000002245 particle Substances 0.000 description 64
- 230000008021 deposition Effects 0.000 description 54
- 239000007789 gas Substances 0.000 description 44
- 238000005530 etching Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003507 refrigerant Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
本発明は、基板処理装置及び側壁部品に関し、特に、基板処理装置が備える処理室の側壁部品に関する。 The present invention relates to a substrate processing apparatus and a side wall component, and more particularly to a side wall component of a processing chamber provided in the substrate processing apparatus.
基板としてのウエハにプラズマ処理を施す基板処理装置はウエハを収容する処理室を備え、該処理室内において発生したプラズマによってウエハにプラズマ処理が施される。処理室は、例えば、円筒形状を呈し、導電性材料、例えば、アルミニウムからなる。 A substrate processing apparatus that performs plasma processing on a wafer as a substrate includes a processing chamber that accommodates the wafer, and the wafer is subjected to plasma processing by plasma generated in the processing chamber. The processing chamber has, for example, a cylindrical shape and is made of a conductive material such as aluminum.
ところで、処理室内におけるプラズマは種々の要因によって偏在することがあり、このとき、ウエハに施されるプラズマ処理の均一性を保つことが困難となる。したがって、プラズマの分布を制御する必要がある。また、処理室内にはパーティクルが浮遊するが、パーティクルがウエハの表面に付着すると、ウエハから製造される半導体デバイスに欠陥が生じるため、処理室内においてウエハの近傍からパーティクルを除去する必要がある。 By the way, the plasma in the processing chamber may be unevenly distributed due to various factors, and at this time, it becomes difficult to maintain the uniformity of the plasma processing applied to the wafer. Therefore, it is necessary to control the plasma distribution. Further, although particles float in the processing chamber, if the particles adhere to the surface of the wafer, a semiconductor device manufactured from the wafer has a defect. Therefore, it is necessary to remove the particles from the vicinity of the wafer in the processing chamber.
プラズマやパーティクルは帯電していることから、近年、処理室の壁部材に所定の直流電圧を印加することによって処理室内のプラズマの分布を制御する方法やパーティクルの挙動を制御する方法が開発されている。特に、後者の方法として、シースによって正帯電させたパーティクルの挙動を壁部材への直流電圧印加のタイミングによって制御する方法(例えば、特許文献1参照。)が知られている。このような直流電圧が印加される壁部材はアルマイトが被膜されたアルミニウム部材からなる。
しかしながら、アルマイトは膜厚を均一に保つのが困難であり、壁部材では局所的にアルマイトの薄膜部が発生する。このような壁部材に直流電圧を印加すると、薄膜部から異常放電が発生するという問題がある。 However, it is difficult to keep the film thickness uniform with anodized, and an alumite thin film portion is locally generated on the wall member. When a DC voltage is applied to such a wall member, there is a problem that abnormal discharge occurs from the thin film portion.
また、アルマイトは耐性が低いため、壁部材への直流電圧の印加を繰り返すと、アルマイトが絶縁破壊して壁部材ではアルミニウムの剥き出し部が発生することがある。この場合、異常放電だけでなく、処理室内の金属汚染が発生するという問題もある。 In addition, since anodized has low resistance, repeated application of a DC voltage to the wall member may cause dielectric breakdown of the anodized and cause an exposed aluminum portion on the wall member. In this case, there is a problem that not only abnormal discharge but also metal contamination in the processing chamber occurs.
本発明の目的は、異常放電の発生及び金属汚染の発生を防止することができる基板処理装置及び側壁部品を提供することにある。 An object of the present invention is to provide a substrate processing apparatus and a side wall component that can prevent occurrence of abnormal discharge and occurrence of metal contamination.
上記目的を達成するために、請求項1記載の基板処理装置は、基板を収容して所定のプラズマ処理を施す処理室と、前記処理室に配置され、前記基板を載置し、下部電極として機能するサセプタと、前記処理室の天井部に配置され、上部電極として機能するシャワーヘッドと、前記処理室の側壁を覆うように配置される側壁部品と、前記処理室内のガスを排気する排気部とを備える基板処理装置であって、前記側壁部品は、前記サセプタと前記排気部の間の処理空間と対向するように配置され、直流電圧が印加される上部電極層と、前記上部電極層と前記排気部との間に配置され、直流電圧が印加される下部電極層と、前記上部電極層及び前記下部電極層を覆うように絶縁材の溶射によって形成される絶縁部とを有し、前記側壁部品はまた、前記下部電極として機能するサセプタに載置された前記基板の表面と対向しないように配置され、前記上部電極層と前記下部電極層への直流電圧の印加が独立に制御されることを特徴とする。 In order to achieve the above object, a substrate processing apparatus comprising a processing chamber for performing a predetermined plasma process by accommodating the substrate, is disposed in the processing chamber, and placing the substrate, the lower electrode A susceptor that functions, a shower head that is disposed on the ceiling of the processing chamber and functions as an upper electrode , a side wall component that is disposed so as to cover the side wall of the processing chamber, and an exhaust unit that exhausts gas in the processing chamber the substrate processing apparatus including bets, the side wall part is arranged to process space facing between the susceptor and the exhaust portion, and the upper electrode layer to which a DC voltage is applied, and the upper electrode layer wherein disposed between the exhaust portion includes a lower electrode layer to which a DC voltage is applied, and a pre-SL upper electrode layer and the insulating portion formed by thermal spraying of the insulating material so as to cover the lower electrode layer, The side wall component is also Serial arranged so as not to face the surface of the substrate placed on the susceptor that functions as a lower electrode, characterized in that the application of the DC voltage to the upper electrode layer and the lower electrode layer is controlled independently .
請求項2記載の基板処理装置は、請求項1記載の基板処理装置において、前記下部電極層に印加される直流電圧の絶対値は、前記上部電極層に印加される直流電圧の絶対値以上であることを特徴とする。 The substrate processing apparatus according to claim 2, wherein, in the substrate processing apparatus according to claim 1 Symbol placement, the absolute value of the DC voltage to be applied before Symbol lower electrode layer, the absolute value of the DC voltage applied to the upper electrode layer It is the above.
請求項3記載の基板処理装置は、請求項1又は2記載の基板処理装置において、前記絶縁部の厚さは前記処理空間から前記排気部にかけて小さくなることを特徴とする。 The substrate processing apparatus according to claim 3, wherein, in the substrate processing apparatus according to claim 1 or 2, wherein the thickness before Symbol insulating portion, characterized in that smaller toward the exhaust part from the processing space.
請求項4記載の基板処理装置は、請求項1乃至3のいずれか1項に記載の基板処理装置において、前記上部電極層及び前記下部電極層はそれぞれ、少なくとも第1の端子及び第2の端子を有し、前記第1の端子に印加される電圧と前記第2の端子に印加される電圧との間には所定の差が設定されることを特徴とする。 The substrate processing apparatus according to claim 4 is the substrate processing apparatus according to any one of claims 1 to 3 , wherein the upper electrode layer and the lower electrode layer are at least a first terminal and a second terminal , respectively. And a predetermined difference is set between the voltage applied to the first terminal and the voltage applied to the second terminal.
請求項5記載の基板処理装置は、請求項1乃至4のいずれか1項に記載の基板処理装置において、前記絶縁材は、イットリアからなることを特徴とする。 The substrate processing apparatus according to claim 5 is the substrate processing apparatus according to any one of claims 1 to 4 , wherein the insulating material is made of yttria .
請求項6記載の基板処理装置は、請求項1乃至5のいずれか1項に記載の基板処理装置において、前記上部電極層及び前記下部電極層は、導電材の溶射によって形成されることを特徴とする。 The substrate processing apparatus according to claim 6 , wherein the upper electrode layer and the lower electrode layer are formed by thermal spraying of a conductive material in the substrate processing apparatus according to any one of claims 1 to 5. And
上記目的を達成するために、請求項7記載の側壁部品は、基板を収容して所定のプラズマ処理を施す処理室と、前記処理室に配置され、前記基板を載置し、下部電極として機能するサセプタと、前記処理室の天井部に配置され、上部電極として機能するシャワーヘッドと、前記処理室内のガスを排気する排気部とを備える基板処理装置の前記処理室の側壁を覆うように且つ前記下部電極として機能するサセプタに載置された前記基板の表面と対向しないように配置される側壁部品であって、前記サセプタと前記排気部の間の処理空間と対向するように配置され、直流電圧が印加される上部電極層と、前記上部電極層と前記排気部との間に配置され、直流電圧が印加される下部電極層と、前記上部電極層及び下部電極層を覆うように絶縁材の溶射によって形成された絶縁部とを有し、前記上部電極層と前記下部電極層への直流電圧の印加は独立に制御されることを特徴とする。
請求項8記載の側壁部品は、請求項7記載の側壁部品において、前記上部電極層及び前記下部電極層は溶射によって形成されることを特徴とする。
請求項9記載の側壁部品は、請求項7又は8記載の側壁部品において、前記絶縁材はイットリアからなることを特徴とする。
To achieve the above object, the side wall parts according to claim 7 is a processing chamber for performing a predetermined plasma process by accommodating the substrate, is disposed in the processing chamber, and placing the substrate, functions as a lower electrode a susceptor for, is disposed on the ceiling portion of the processing chamber, a showerhead to function as an upper electrode, the sidewall of the processing chamber of a substrate processing apparatus and an exhaust portion for exhausting the processing chamber of a gas covering the Migihitsuji and wherein a side wall part which is arranged so as not to face the surface of the substrate placed on the susceptor that functions as a lower electrode, arranged to process space facing between the susceptor and the exhaust portion an upper electrode layer to which a DC voltage is applied, the disposed between the upper electrode layer and the exhaust portion, and the lower electrode layer to which a DC voltage is applied, so as to cover the upper electrode layer and lower electrode layer Insulation melting And an insulating portion formed by application of a DC voltage to the upper electrode layer and the lower electrode layer is characterized in that it is controlled independently.
The side wall component according to
According to a ninth aspect of the present invention, in the side wall component according to the seventh or eighth aspect, the insulating material is made of yttria.
請求項1記載の基板処理装置及び請求項7記載の側壁部品によれば、側壁部品が有する絶縁部は絶縁材の溶射によって形成されるので、側壁部品において絶縁部の薄膜部が発生することがなく、異常放電の発生を防止することができ、また、溶射膜は耐性が高いため、上部電極層及び下部電極層の剥き出し部が発生することがなく、金属汚染の発生を防止することができる。 According to the side wall parts of the substrate processing apparatus and claim 7 according to claim 1, since the insulating portion having the side wall parts are formed by thermal spraying of insulating material, the thin portion of the insulating portion is generated in the side wall parts Therefore, the occurrence of abnormal discharge can be prevented, and since the sprayed film has high resistance, the exposed portions of the upper electrode layer and the lower electrode layer are not generated, and the occurrence of metal contamination can be prevented. it can.
請求項1記載の基板処理装置及び請求項7記載の側壁部品によれば、側壁部品は下部電極に載置された基板の表面と対向しないように配置されるので、側壁部品の上部電極層及び下部電極層に印加される直流電圧に応じて挙動するパーティクルが基板の表面に向かうことが無く、もって、基板の表面にパーティクルが付着するのを防止することができる。 According to the side wall parts of the substrate processing apparatus and claim 7 according to claim 1, since the side wall parts are arranged so as not to face the surface of the substrate placed on the lower electrode, an upper electrode layer of the side wall parts and Particles that behave in accordance with the DC voltage applied to the lower electrode layer do not go to the surface of the substrate, and thus it is possible to prevent the particles from adhering to the surface of the substrate.
請求項2記載の基板処理装置によれば、下部電極層に印加される直流電圧の絶対値は上部電極層に印加される直流電圧の絶対値以上であるので、帯電しているパーティクルは上部電極層から下部電極層へ向けて加速されて排気部へと導かれる。その結果、パーティクルを処理室内から効果的に除去することができる。 According to the substrate processing apparatus according to claim 2, since the absolute value of the DC voltage applied to the lower electrode layer is greater than or equal to the absolute value of the DC voltage applied to the upper electrode layer, a charge to which particles upper electrode is guided to the exhaust part from the layer are accelerated toward the lower electrode layer. As a result, particles can be effectively removed from the processing chamber.
請求項3記載の基板処理装置によれば、絶縁部の厚さは処理空間から排気部にかけて小さくなる。絶縁部の厚さが小さくなると該絶縁部の表面におけるポテンシャル電位の絶対値は大きくなるため、絶縁部の表面では処理空間から排気部に向けてポテンシャル電位の絶対値が大きくなる。したがって、帯電しているパーティクルは排気部へと加速されて導かれる。その結果、パーティクルを処理室内から効果的に除去することができる。 According to the substrate processing apparatus of the third aspect , the thickness of the insulating portion decreases from the processing space to the exhaust portion. When the thickness of the insulating portion is reduced, the absolute value of the potential potential on the surface of the insulating portion is increased. Therefore, on the surface of the insulating portion, the absolute value of the potential potential is increased from the processing space toward the exhaust portion. Therefore, the charged particles are accelerated and guided to the exhaust part. As a result, particles can be effectively removed from the processing chamber.
請求項4記載の基板処理装置によれば、上部電極層及び下部電極層のそれぞれに設けられた第1の端子と第2の端子との間に印加される電圧との間には所定の差が設定されるので、上部電極層及び下部電極層のそれぞれにおいて電流が流れて発熱する。部材に付着したパーティクルは該部材を加熱することにより生じる熱応力によって除去することができる。したがって、上部電極層及び下部電極層を発熱させることにより、側壁部品に付着したパーティクルを熱応力によって効率的に除去することができる。 According to the substrate processing apparatus according to claim 4, between the voltage applied between the first pin and a second terminal provided in each of the upper and lower electrode layers of a given Since the difference is set, current flows in each of the upper electrode layer and the lower electrode layer to generate heat. Particles adhering to the member can be removed by the thermal stress generated by heating the member. Therefore, by causing the upper electrode layer and the lower electrode layer to generate heat, particles adhering to the side wall component can be efficiently removed by thermal stress.
請求項6記載の基板処理装置及び請求項8記載の側壁部品によれば、上部電極層及び下部電極層は導電材の溶射によって形成されるので、所望の形状の上部電極層及び下部電極層を容易に実現することができ、もって、側壁部品において所望の電位分布を容易に実現することができる。その結果、理想的な処理室内のプラズマの分布の制御やパーティクルの挙動を実現することができる。
According to the substrate processing apparatus according to claim 6 and the side wall component according to
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、本発明の第1の実施の形態に係る基板処理装置について説明する。 First, the substrate processing apparatus according to the first embodiment of the present invention will be described.
図1は、本実施の形態に係る基板処理装置の概略構成を示す断面図である。この基板処理装置は基板としての半導体ウエハにエッチング処理を施すように構成されている。 FIG. 1 is a cross-sectional view showing a schematic configuration of a substrate processing apparatus according to the present embodiment. This substrate processing apparatus is configured to perform an etching process on a semiconductor wafer as a substrate.
図1において、基板処理装置10は、例えば、直径が300mmの半導体ウエハ(以下、単に「ウエハ」という。)Wを収容する円筒状のチャンバ11(処理室)を有し、該チャンバ11内にはウエハWを載置する載置台としての円柱状のサセプタ12が配置されている。
In FIG. 1, a
基板処理装置10では、チャンバ11の内側壁とサセプタ12の側面とによって、サセプタ12上方のガスをチャンバ11の外へ排出する流路として機能する側方排気路13が形成される。この側方排気路13の途中にはバッフル板14が配置される。
In the
バッフル板14は多数の孔を有する板状部材であり、チャンバ11を上部と下部に仕切る仕切り板として機能する。バッフル板14によって仕切られたチャンバ11の上部(以下、「反応室」という。)17には後述するプラズマが発生する。この反応室17の底部にはサセプタ12が配置される。また、チャンバ11の下部(以下、「マニホールド」という。)18(排気部)にはチャンバ11内のガスを排出する粗引き排気管15及び本排気管16が開口する。粗引き排気管15にはDP(Dry Pump)(図示しない)が接続され、本排気管16にはTMP(Turbo Molecular Pump)(図示しない)が接続される。また、バッフル板14は反応室17の後述する処理空間Sおいてに発生するイオンやラジカルを捕捉又は反射してこれらのマニホールド18への漏洩を防止する。
The
粗引き排気管15及び本排気管16は反応室17のガスをマニホールド18を介してチャンバ11の外部へ排出する。具体的には、粗引き排気管15はチャンバ11内を大気圧から低真空状態まで減圧し、本排気管16は粗引き排気管15と協働してチャンバ11内を大気圧から低真空状態より低い圧力である高真空状態(例えば、133Pa(1Torr)以下)まで減圧する。
The roughing
サセプタ12には下部高周波電源20が整合器(Matcher)22を介して接続されており、該下部高周波電源20は、所定の高周波電力をサセプタ12に供給する。これにより、サセプタ12は下部電極として機能する。また、整合器22は、サセプタ12からの高周波電力の反射を低減して高周波電力のサセプタ12への供給効率を最大にする。
A lower high
サセプタ12の内部上方には、導電膜からなる円板状のESC電極板23が配置されている。ESC電極板23には直流電源24が電気的に接続されている。ウエハWは、直流電源24からESC電極板23に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ12の上面に吸着保持される。また、サセプタ12の上方には、サセプタ12の上面に吸着保持されたウエハWの周りを囲うように円環状のフォーカスリング25が配設される。このフォーカスリング25は処理空間Sに露出し、該処理空間SにおいてプラズマをウエハWの表面に向けて収束し、エッチング処理の効率を向上させる。
A disc-shaped
また、サセプタ12の内部には、例えば、円周方向に延在する環状の冷媒室26が設けられる。この冷媒室26には、チラーユニット(図示しない)から冷媒用配管27を介して所定温度の冷媒、例えば、冷却水やガルデンが循環供給され、当該冷媒の温度によってサセプタ12上面に吸着保持されたウエハWの処理温度が制御される。
Further, for example, an annular
サセプタ12の上面のウエハWが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔28が開口している。これら複数の伝熱ガス供給孔28は、伝熱ガス供給ライン30を介して伝熱ガス供給部(図示しない)に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウムガスを、伝熱ガス供給孔28を介して吸着面及びウエハWの裏面の間隙に供給する。吸着面及びウエハWの裏面の間隙に供給されたヘリウムガスはウエハWの熱をサセプタ12に伝熱する。
A plurality of heat transfer gas supply holes 28 are opened in a portion of the upper surface of the
また、サセプタ12の吸着面には、サセプタ12の上面から突出自在なリフトピンとしての複数のプッシャーピン33が配置されている。これらのプッシャーピン33は、モータ(図示しない)とボールねじ(図示しない)を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。ウエハWにエッチング処理を施すためにウエハWを吸着面に吸着保持するときには、プッシャーピン33はサセプタ12に収容され、エッチング処理が施されたウエハWをチャンバ11から搬出するときには、プッシャーピン33はサセプタ12の上面から突出してウエハWをサセプタ12から離間させて上方へ持ち上げる。
A plurality of pusher pins 33 as lift pins that can protrude from the upper surface of the
チャンバ11(反応室17)の天井部には、サセプタ12と対向するようにガス導入シャワーヘッド34(ガス導入装置)が配置されている。ガス導入シャワーヘッド34には整合器35を介して上部高周波電源36が接続されており、上部高周波電源36は所定の高周波電力をガス導入シャワーヘッド34に供給するので、ガス導入シャワーヘッド34は上部電極として機能する。なお、整合器35の機能は上述した整合器22の機能と同じである。
A gas introduction shower head 34 (gas introduction device) is disposed on the ceiling of the chamber 11 (reaction chamber 17) so as to face the
ガス導入シャワーヘッド34は、多数のガス穴37を有する天井電極板38と、該天井電極板38を着脱可能に支持する電極支持体39とを有する。また、該電極支持体39の内部にはバッファ室40が設けられ、このバッファ室40には処理ガス導入管41が接続されている。ガス導入シャワーヘッド34は、処理ガス導入管41からバッファ室40へ供給された処理ガスをガス穴37を経由してチャンバ11(反応室17)内へ供給する。
The gas
チャンバ11の側壁42には、該側壁42を覆い且つサセプタ12及びガス導入シャワーヘッド34の間の処理空間Sに対向する側壁部品としてのデポシールド43が配置されている。デポシールド43は、上部電極層44(第1の電極)と、下部電極層45(第2の電極)と、上部電極層44及び下部電極層45を包むように成形された絶縁材、例えば、イットリア(Y2O3)からなる絶縁部46とを有する。
On the
デポシールド43は円筒状の部品であり、サセプタ12を囲うように配置される。また、上部電極層44及び下部電極層45もそれぞれ円筒状を呈し、チャンバ11の上下方向(図中上下方向)に沿って縦列に配置される。具体的には、上部電極層44は処理空間Sと対向するように配置され、下部電極層45は上部電極層44及びマニホールド18の間に配置される。したがって、上部電極層44及び下部電極層45はいずれもサセプタ12に載置されたウエハWの表面と対向することがない。
The
また、デポシールド43では、絶縁部46が上部電極層44及び処理空間Sの間に介在し、さらに、下部電極層45及び側方排気路13の間に介在する。したがって、上部電極層44及び下部電極層45はいずれも反応室17に露出することがない。
In the
デポシールド43は、チャンバ11の側壁42にイットリアを溶射して絶縁性の下地層を形成し、該下地層上にセラミックとの密着性が良好な導電材、例えば、タングステン、ニクロム又はニオブを溶射して下部電極層45や上部電極層44を形成し、その後、下部電極層45や上部電極層44にイットリアを溶射して被膜を形成することによって製造される。なお、イットリアの下地層及び被膜が絶縁部46を構成する。溶射によって形成された膜では膜厚のばらつきが少ないため、デポシールド43では絶縁部46の薄膜部が発生することがない。また、溶射によって比較的厚い膜厚を容易に実現することができるため、絶縁部46の耐性を高くすることができる。さらに、上部電極層44及び下部電極層45も溶射によって形成されるため、マスキングテープ等を用いることによって所望の形状を呈する電極層を容易に実現することができる。
The
上部電極層44及び下部電極層45にはそれぞれ上部直流電源47及び下部直流電源48が電気的に接続される。したがって、下部電極層45に印加される電圧は上部電極層44に印加される電圧と独立して制御することができる。
An upper
この基板処理装置10のチャンバ11内では、上述したように、サセプタ12及びガス導入シャワーヘッド34に高周波電力を供給して処理空間Sに高周波電力を印加することにより、該処理空間Sにおいてガス導入シャワーヘッド34から供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオン等によってウエハWにエッチング処理を施す。
In the
なお、上述した基板処理装置10の各構成部品の動作は、基板処理装置10が備える制御部(図示しない)のCPUがエッチング処理に対応するプログラムに応じて制御する。
The operation of each component of the
基板処理装置10では、ウエハWにエッチング処理を施す際にイオン等がウエハの表面に存在する物質と反応して反応生成物が生成される。反応生成物は反応室17の内壁に付着し、付着した反応生成物は次のエッチング処理中等に剥離してパーティクルとなる。これらのパーティクルは反応室17内、特に処理空間Sを浮遊してウエハWの表面に付着する。付着したパーティクルはウエハWから製造される半導体デバイスの欠陥の要因となるため、浮遊するパーティクルを処理空間Sから除去する必要がある。この基板処理装置10では、以下に説明するパーティクル除去方法でパーティクルを処理空間Sから除去する。
In the
図2は、本実施の形態に係る基板処理装置におけるパーティクル除去方法を説明するための図である。 FIG. 2 is a diagram for explaining a particle removal method in the substrate processing apparatus according to the present embodiment.
図2において、処理空間Sに浮遊するパーティクルPの大部分が負に帯電する場合、上部電極層44及び下部電極層45に正の直流電圧を印加する。このとき、下部電極層45に印加される正の直流電圧の値は上部電極層44に印加される正の直流電圧の値以上である。
In FIG. 2, when most of the particles P floating in the processing space S are negatively charged, a positive DC voltage is applied to the
ここで、処理空間Sに浮遊するパーティクルPは、上部電極層44に印加された直流電圧に起因するクーロン力(以下、「上部電極層44からのクーロン力」という。)によってデポシールド43へ引きつけられて該デポシールド43と弾性衝突し、さらに、処理空間S(若しくはサセプタ12)の方へ跳ね返る。しかしながら、跳ね返ったパーティクルPに上部電極層44からのクーロン力が作用し続けるため、パーティクルPは再びデポシールド43へ引きつけられる。したがって、パーティクルPはデポシールド43と弾性衝突を繰り返す。このとき、下部電極層45に印加される正の直流電圧の値は上部電極層44に印加される正の直流電圧の値以上であるため、下部電極層45に印加された直流電圧に起因するクーロン力(以下、「下部電極層45からのクーロン力」という。)が上部電極層44からのクーロン力以上となる。その結果、帯電しているパーティクルPは、側方排気路13において、上部電極層44近傍から下部電極層45近傍へ向けて加速して移動する。側方排気路13には反応室17からマニホールド18へ向けての気体の流れ、例えば、粘性流が生じるため、下部電極層45近傍へ移動してきたパーティクルPは、バッフル板14の穴を通過してマニホールド18へと導かれる。マニホールド18に導かれたパーティクルPは粗引き排気管15及び本排気管16によってチャンバ11の外部へ排出される。
Here, the particles P floating in the processing space S are attracted to the
なお、処理空間Sに浮遊するパーティクルPの大部分が正に帯電する場合、上部電極層44及び下部電極層45には負の直流電圧を印加するのが好ましい。このとき、下部電極層45に印加される負の直流電圧の値は上部電極層44に印加される負の直流電圧の値以下に設定するのがより好ましい。
When most of the particles P floating in the processing space S are positively charged, it is preferable to apply a negative DC voltage to the
ところで、先行技術文献1に記載の基板処理装置では、ウエハに対向するガス導入シャワーヘッドの表面にもパーティクルの挙動を制御するための電極層が設けられる。ここで、例えば、処理空間に負に帯電するパーティクルのみが存在している場合には、ガス導入シャワーヘッドの表面の電極層に正の直流電圧を印加することによってパーティクルをガス導入シャワーヘッドに引きつけてウエハの表面から遠ざけることができるが、処理空間に負に帯電するパーティクルのみでなく、正に帯電するパーティクルも存在する場合には、ガス導入シャワーヘッドの表面の電極層に正の直流電圧を印加することにより、正に帯電するパーティクルをウエハの表面に向けて移動させることになる。その結果、パーティクルがウエハの表面に付着するのを防止することができない。 By the way, in the substrate processing apparatus described in Prior Art Document 1, an electrode layer for controlling the behavior of particles is also provided on the surface of the gas introduction shower head facing the wafer. Here, for example, when only negatively charged particles exist in the processing space, the particles are attracted to the gas introduction shower head by applying a positive DC voltage to the electrode layer on the surface of the gas introduction shower head. However, if not only negatively charged particles but also positively charged particles exist in the processing space, a positive DC voltage is applied to the electrode layer on the surface of the gas introduction showerhead. By applying the voltage, positively charged particles are moved toward the surface of the wafer. As a result, it is impossible to prevent particles from adhering to the surface of the wafer.
これに鑑みて、基板処理装置10では、上部電極層44及び下部電極層45がいずれもサセプタ12に載置されたウエハWの表面と対向することがない。したがって、例えば、上部電極層44や下部電極層45に正の直流電圧を印加した場合、正に帯電するパーティクルは処理空間Sやサセプタ12に向けて移動するのみであり、サセプタ12に載置されているウエハWの表面に向けて移動することがない。その結果、パーティクルがウエハWの表面に付着するのを防止することができる。
In view of this, in the
また、デポシールド43では、上部電極層44は処理空間Sと対向するように配置されるため、上部電極層44に印加する直流電圧の値を変化することによってデポシールド43の表面におけるポテンシャル電位と処理空間Sとの電位差(以下、「デポシールド−処理空間電位差」という。)を制御することができる。しかしながら、デポシールド−処理空間電位差の制御方法はこれに限られない。
Further, in the
例えば、デポシールド43の表面のポテンシャル電位は、上部電極層44及び処理空間Sの間に介在する絶縁部46(以下、「被膜絶縁部」という。)の容量に応じて変化する。したがって、被膜絶縁部の容量を変化させることにより、デポシールド−処理空間電位差を制御することができる。具体的には、被膜絶縁部の厚さを小さくすると、デポシールド−処理空間電位差を大きくすることができる。デポシールド−処理空間電位差は処理空間Sにおけるプラズマの分布やパーティクルの挙動に影響を与える。その結果、被膜絶縁部の容量を変化させることにより、処理空間Sにおけるプラズマの分布やパーティクルの挙動を制御することができる。
For example, the potential potential of the surface of the
図3は、図1におけるデポシールドの上部電極層及び下部電極層へ直流電圧を印加するタイミングを示すシーケンス図であり、図3(A)は直流電圧印加のタイミングの一例を示し、図3(B)は直流電圧印加のタイミングの他例を示す。 FIG. 3 is a sequence diagram showing the timing of applying a DC voltage to the upper electrode layer and the lower electrode layer of the deposition shield in FIG. 1. FIG. 3A shows an example of the timing of applying the DC voltage. B) shows another example of the timing of DC voltage application.
図3(A)では、まず、下部高周波電源20及び上部高周波電源36によって処理空間Sに比較的低い高周波電力(図中の「RF」)が印加される。その後、上部直流電源47及び下部直流電源48がそれぞれ上部電極層44及び下部電極層45に直流電圧(図中の「DC」)を印加する。このとき、高周波電力の印加に起因して処理空間Sにプラズマが生じるが、該プラズマ中を浮遊するパーティクルはデポシールド43へ引きつけられる。
In FIG. 3A, first, a relatively low high frequency power (“RF” in the figure) is applied to the processing space S by the lower high
次いで、処理空間Sに比較的高い高周波電力を印加することによって処理空間Sに高密度のプラズマを生じさせる。これにより、ウエハWにエッチング処理を施す。ここで、ウエハWにエッチング処理が施されている間、上部電極層44及び下部電極層45への直流電圧の印加は継続される。したがって、ウエハWにエッチング処理が施されている間もパーティクルはデポシールド43へ引きつけられる。
Next, by applying a relatively high high-frequency power to the processing space S, high-density plasma is generated in the processing space S. As a result, the wafer W is etched. Here, while the etching process is performed on the wafer W, the application of the DC voltage to the
次いで、所定の時間経過後、処理空間Sに比較的低い高周波電力を印加することによって処理空間Sにおけるプラズマの密度を低下させ、その後、上部電極層44及び下部電極層45への直流電圧の印加を停止する。そして、処理空間Sへの高周波電力の印加を停止する。
Next, after a predetermined time has elapsed, the plasma density in the processing space S is reduced by applying a relatively low high-frequency power to the processing space S, and then a DC voltage is applied to the
また、図3(B)では、最初から、下部高周波電源20及び上部高周波電源36によって処理空間Sに比較的高い高周波電力が印加される。その後、上部直流電源47及び下部直流電源48がそれぞれ上部電極層44及び下部電極層45に直流電圧を印加する。また、ウエハWにエッチング処理が施されている間、上部電極層44及び下部電極層45への直流電圧の印加は継続される。したがって、ウエハWにエッチング処理が施されている間においてパーティクルはデポシールド43へ引きつけられる。
In FIG. 3B, a relatively high high frequency power is applied to the processing space S by the lower high
次いで、所定の時間経過後、上部電極層44及び下部電極層45への直流電圧の印加を停止する。その後、処理空間Sへの高周波電力の印加を停止する。
Next, after a predetermined time has elapsed, the application of DC voltage to the
図3(A)及び図3(B)のいずれの場合においても、処理空間Sにプラズマが発生しているときに、該プラズマ中を浮遊するパーティクルがデポシールド43に引きつけられる。その結果、パーティクルがウエハWの表面に付着するのを防止することができる。
3A and 3B, when plasma is generated in the processing space S, particles floating in the plasma are attracted to the
なお、デポシールド43の上部電極層44及び下部電極層45への直流電圧印加のタイミングのシーケンスは上述したものに限られず、処理空間Sに高周波電力を印加している間に、直流電圧の印加が開始され且つ終了するシーケンスであればよい。
Note that the sequence of the timing of applying the DC voltage to the
ところで、デポシールド43の表面には上述した反応生成物が堆積物(デポジット)として付着することがある。また、デポシールド43はパーティクルを引きつけるため、デポシールド43の表面にパーティクルが付着することがある。
By the way, the reaction product mentioned above may adhere to the surface of the
これに鑑みて、基板処理装置10では、以下に説明する堆積物除去方法で堆積物等をデポシールド43の表面から除去する。
In view of this, the
図4は、図1の基板処理装置で実行される堆積物除去方法を説明するためのシーケンス図である。 FIG. 4 is a sequence diagram for explaining the deposit removing method executed in the substrate processing apparatus of FIG.
堆積物除去方法では、図4に示すように、まず、ガス導入シャワーヘッド34から所定流量のN2ガス(所定のガス)を反応室17内に導入する。このとき、N2ガスに起因して反応室17からマニホールド18へ向けての粘性流が生じる。
In the deposit removing method, as shown in FIG. 4, first, a predetermined flow rate of N 2 gas (predetermined gas) is introduced into the
次いで、反応室17内へのN2ガスの導入を継続したまま、上部直流電源47及び下部直流電源48がそれぞれ上部電極層44及び下部電極層45に正及び負に変動する直流電圧(図中の「DC」)を印加する。このとき、ガス導入シャワーヘッド34の表面に付着する堆積物等には、変動する直流電圧に起因して電磁応力が繰り返して作用する。その結果、堆積物等の付着力が弱まり、一部の堆積物はデポシールド43から剥離する。付着力が弱まった堆積物等は粘性流によってデポシールド43から剥離し、剥離した堆積物等は粘性流によってマニホールド18へ導かれ、さらに、粗引き排気管15及び本排気管16によってチャンバ11の外部へ排出される。これにより、基板処理装置10においてデポシールド43の表面における堆積物やパーティクルを効率的に除去することができる。
Next, while the introduction of the N 2 gas into the
なお、堆積物除去方法は上述した変動する直流電圧を利用する方法に限られず、以下に説明する熱応力を利用する方法であってもよい。具体的には、上部電極層44や下部電極層45のそれぞれに少なくとも2つの端子(図示しない)を設け、一の端子(第1の端子)に印加される直流電圧と他の端子(第2の端子)に印加される直流電圧との間に所定の差を設定する。例えば、一の端子に10Vの直流電圧を印加し、他の端子に5Vの直流電圧を印加する。このとき、一の端子及び他の端子の電位差に応じて上部電極層44や下部電極層45には電流が流れるが、上部電極層44や下部電極層45はタングステン等によって形成されているため、ヒータとして機能し、電流に起因して発熱する。その結果、デポシールド43が加熱される。デポシールド43が加熱されると、堆積物及び絶縁部46の熱膨張差に起因する熱応力が堆積物に作用し、堆積物等の付着力が弱まる。付着力が弱まった堆積物等は粘性流によってデポシールド43から剥離してマニホールド18へ導かれ、さらに、チャンバ11の外部へ排出される。これによっても、基板処理装置10においてデポシールド43の表面における堆積物やパーティクルを効率的に除去することができる。
The deposit removing method is not limited to the above-described method using a varying DC voltage, and may be a method using thermal stress described below. Specifically, at least two terminals (not shown) are provided in each of the
また、上部電極層44や下部電極層45をヒータとして機能させると同時に、パーティクルにクーロン力を作用させる電極として機能させるには、例えば、一の端子に105Vの直流電圧を印加すると共に、他の端子に100Vの直流電圧を印加すればよい。これにより、上部電極層44や下部電極層45には電流が流れると共に、上部電極層44や下部電極層45の電位を約100Vとすることができる。
In order to allow the
上述した基板処理装置10によれば、デポシールド43において、絶縁部46は、イットリアの溶射によって形成されるので、デポシールド43において絶縁部46の薄膜部が発生することがなく、異常放電の発生を防止することができると共に、薄膜部に作業者が触れることによる感電の発生を防止することができる。また、溶射によって形成された絶縁部46は耐性が高いため、上部電極層44や下部電極層45の剥き出し部が発生することがなく、金属汚染の発生を防止することができる。
According to the
基板処理装置10では、デポシールド43の上部電極層44及び下部電極層45がいずれもサセプタ12に載置されたウエハWの表面と対向しないように配置されるので、上部電極層44及び下部電極層45に印加される直流電圧に応じて挙動するパーティクルがウエハWの表面に向かうことが無く、もって、ウエハWの表面にパーティクルが付着するのを防止することができる。
In the
また、基板処理装置10では、デポシールド43の電極層は上部電極層44及び下部電極層45からなり、上部電極層44及びマニホールド18の間に配置される下部電極層45に印加される直流電圧の絶対値は上部電極層44に印加される直流電圧の絶対値以上であるので、パーティクルは上部電極層44近傍から下部電極層45近傍へ向けて加速されてマニホールド18へと導かれる。その結果、パーティクルを反応室17内から効果的に除去することができる。
In the
さらに、基板処理装置10では、上部電極層44や下部電極層45の一の端子に印加される直流電圧と、該上部電極層44や下部電極層45の他の端子に印加される直流電圧との間には所定の差が設定されるので、上部電極層44や下部電極層45において電流が流れて上部電極層44や下部電極層45が発熱する。これにより、デポシールド43に付着した堆積物等を熱応力によって効率的に除去することができる。
Further, in the
また、通常、側壁を加熱するにはデポシールド43とは別体のヒータを準備する必要があるが、基板処理装置10では、デポシールド43の上部電極層44等がヒータとして機能する。したがって、別体のヒータを準備する必要がなく、基板処理装置10の構成を簡素にすることができる。さらに、基板処理装置10では、デポシールド43の表面に近い上部電極層44や下部電極層45がヒータとして機能するため、デポシールド43の表面に付着した堆積物等を迅速に加熱することができると共に、加熱に必要な熱量を低減することができる。
In general, it is necessary to prepare a separate heater from the
また、基板処理装置10では、反応室17内にN2ガスが導入される間、上部電極層44及び下部電極層45に正及び負に変動する直流電圧が印加される。これにより、デポシールド43に付着した堆積物等を電磁応力によって効率的に除去することができる。また、除去されたパーティクルはN2ガスによって生じる粘性流によってチャンバ11の外部へ効率的に排出される。
In the
さらに、基板処理装置10では、上部電極層44及び下部電極層45はタングステン等の導電材の溶射によって形成されるので、所望の形状の電極層を容易に実現することができ、もって、デポシールド43の表面において所望の電位分布を容易に実現することができる。その結果、処理空間Sにおける理想的なプラズマの分布の制御やパーティクルの挙動を実現することができる。
Further, in the
なお、上述した基板処理装置10におけるデポシールド43が有する電極層は上部電極層44及び下部電極層45であったが、デポシールド43が有する電極層の数はこれに限られず、1つであってもよいし、3つ以上であってもよい。
The electrode layers included in the
次に、本発明の第2の実施の形態に係る基板処理装置について説明する。 Next, a substrate processing apparatus according to a second embodiment of the present invention will be described.
本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、デポシールドの形状が上述した第1の実施の形態と異なる。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。 This embodiment is basically the same in configuration and operation as the first embodiment described above, and the shape of the deposit shield is different from that in the first embodiment described above. Therefore, the description of the duplicated configuration and operation is omitted, and the description of the different configuration and operation is given below.
図5は、本実施の形態に係る基板処理装置の概略構成を示す断面図である。 FIG. 5 is a cross-sectional view showing a schematic configuration of the substrate processing apparatus according to the present embodiment.
図5において、基板処理装置50では、チャンバ11の側壁42に、該側壁42を覆い且つ処理空間Sに対向する側壁部品としてのデポシールド51が配置されている。デポシールド51は、電極層52と、電極層52を包むように成形された絶縁部53とを有する。
In FIG. 5, in the
デポシールド51は円筒状の部品であり、サセプタ12を囲うように配置される。また、電極層52も円筒状を呈し、サセプタ12を囲うように配置される。したがって、電極層52はサセプタ12に載置されたウエハWの表面と対向することがない。
The
また、デポシールド51では、絶縁部53が電極層52及び処理空間Sの間に介在する。したがって、電極層52は反応室17に露出することがない。なお、電極層52には直流電源54が電気的に接続される。
Further, in the
デポシールド51は、チャンバ11の側壁42にイットリアを溶射して絶縁性の下地層を形成し、該下地層上にセラミックとの密着性がよい導電材、例えば、タングステン、ニクロム又はニオブを溶射して電極層52を形成し、その後、電極層52にイットリアを溶射して被膜を形成することによって製造される。なお、イットリアの下地層及び被膜が絶縁部53を構成する。
The
デポシールド51では、電極層52及び処理空間Sの間に介在する絶縁部53の厚さは一定ではなく、処理空間S近傍からマニホールド18近傍(図中上方から下方)にかけて小さくなる。ここで、電極層52に直流電圧を印加した際にデポシールド51の表面に生じるポテンシャル電位(以下、「表面電位」という。)は絶縁部53の厚さに応じて変化する。具体的には、絶縁部53の厚さが小さくなるほど表面電位の絶対値が大きくなり、デポシールド51では処理空間S近傍からマニホールド18近傍に向けて表面電位の絶対値が大きくなる。したがって、マニホールド18近傍の表面電位に起因するクーロン力が処理空間S近傍の表面電位に起因するクーロン力以上となる。その結果、帯電しているパーティクルは、側方排気路13において、処理空間S近傍からマニホールド18近傍へ向けて加速して移動する。側方排気路13には反応室17からマニホールド18へ向けての粘性流が生じるため、マニホールド18近傍へ移動してきたパーティクルPは、バッフル板14の穴を通過してマニホールド18へと導かれる。マニホールド18に導かれたパーティクルPは粗引き排気管15及び本排気管16によってチャンバ11の外部へ排出される。
In the
上述した基板処理装置50によれば、デポシールド51において電極層52及び処理空間Sの間に介在する絶縁部53の厚さは処理空間S近傍からマニホールド18近傍にかけて小さくなる。当該絶縁部53の厚さが小さくなると表面電位の絶対値は大きくなるため、デポシールド51の表面では処理空間S近傍からマニホールド18近傍に向けて表面電位の絶対値が大きくなる。したがって、帯電しているパーティクルはマニホールド18へと加速されて導かれる。その結果、パーティクルを反応室17内から効果的に除去することができる。
According to the
また、上述した各実施の形態における基板処理装置はエッチング処理装置であったが、本発明を適用可能な基板処理装置はエッチング処理装置に限られず、プラズマを使用する基板処理装置、例えば、CVD処理装置やアッシング処理装置が該当する。 Further, the substrate processing apparatus in each of the above-described embodiments is an etching processing apparatus. However, the substrate processing apparatus to which the present invention is applicable is not limited to the etching processing apparatus, and a substrate processing apparatus using plasma, for example, a CVD process. This corresponds to a device or an ashing processing device.
また、上述した各実施の形態における基板処理装置においてエッチング処理が施される基板は半導体ウエハに限られず、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。 In addition, the substrate subjected to the etching process in the substrate processing apparatus in each of the above-described embodiments is not limited to a semiconductor wafer, and various substrates used for LCD (Liquid Crystal Display), FPD (Flat Panel Display), etc., photomasks, A CD substrate, a printed circuit board, etc. may be sufficient.
W ウエハ
S 処理空間
10,50 基板処理装置
11 チャンバ
12 サセプタ
13 側方排気路
17 反応室
18 マニホールド
20 下部高周波電源
34 ガス導入シャワーヘッド
36 上部高周波電源
38 天井電極板
42 側壁
43,51 デポシールド
44 上部電極層
45 下部電極層
46,53 絶縁部
47 上部直流電源
48 下部直流電源
52 電極層
W Wafer
Claims (9)
前記側壁部品は、
前記サセプタと前記排気部の間の処理空間と対向するように配置され、直流電圧が印加される上部電極層と、
前記上部電極層と前記排気部との間に配置され、直流電圧が印加される下部電極層と、
前記上部電極層及び前記下部電極層を覆うように絶縁材の溶射によって形成される絶縁部とを有し、
前記側壁部品はまた、前記下部電極として機能するサセプタに載置された前記基板の表面と対向しないように配置され、前記上部電極層と前記下部電極層への直流電圧の印加が独立に制御されることを特徴とする基板処理装置。 A processing chamber for performing a predetermined plasma process by accommodating the substrate, are disposed in the processing chamber, the substrate is placed, the susceptor functions as a lower electrode, are disposed on the ceiling portion of the processing chamber, as an upper electrode A substrate processing apparatus comprising: a functioning showerhead; a side wall component disposed so as to cover a side wall of the processing chamber; and an exhaust unit that exhausts gas in the processing chamber .
The side wall component is
An upper electrode layer that is disposed so as to face a processing space between the susceptor and the exhaust unit, and to which a DC voltage is applied;
A lower electrode layer disposed between the upper electrode layer and the exhaust part, to which a DC voltage is applied;
As before SL to cover the upper electrode layer and the lower electrode layer and an insulating portion formed by thermal spraying of insulating material,
The side wall component is also disposed so as not to face the surface of the substrate placed on the susceptor functioning as the lower electrode, and application of a DC voltage to the upper electrode layer and the lower electrode layer is independently controlled. a substrate processing apparatus, characterized in that that.
前記サセプタと前記排気部の間の処理空間と対向するように配置され、直流電圧が印加される上部電極層と、
前記上部電極層と前記排気部との間に配置され、直流電圧が印加される下部電極層と、
前記上部電極層及び下部電極層を覆うように絶縁材の溶射によって形成された絶縁部とを有し、
前記上部電極層と前記下部電極層への直流電圧の印加は独立に制御されることを特徴とする側壁部品。 A processing chamber for performing a predetermined plasma process by accommodating the substrate, are disposed in the processing chamber, the substrate is placed, the susceptor functions as a lower electrode, are disposed on the ceiling portion of the processing chamber, as an upper electrode a showerhead to function, the surface of the substrate placed on the susceptor that functions as and the lower electrode side wall covering the Migihitsuji of the processing chamber of a substrate processing apparatus and an exhaust portion for exhausting the processing chamber of a gas a side wall part arranged so as not to face the,
An upper electrode layer that is disposed so as to face a processing space between the susceptor and the exhaust unit, and to which a DC voltage is applied;
A lower electrode layer disposed between the upper electrode layer and the exhaust part, to which a DC voltage is applied;
An insulating part formed by thermal spraying of an insulating material so as to cover the upper electrode layer and the lower electrode layer ;
The side wall component , wherein application of a DC voltage to the upper electrode layer and the lower electrode layer is controlled independently .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089164A JP4709047B2 (en) | 2006-03-28 | 2006-03-28 | Substrate processing apparatus and side wall parts |
US11/691,863 US20070227663A1 (en) | 2006-03-28 | 2007-03-27 | Substrate processing apparatus and side wall component |
US13/278,765 US20120037314A1 (en) | 2006-03-28 | 2011-10-21 | Substrate processing apparatus and side wall component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089164A JP4709047B2 (en) | 2006-03-28 | 2006-03-28 | Substrate processing apparatus and side wall parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266296A JP2007266296A (en) | 2007-10-11 |
JP4709047B2 true JP4709047B2 (en) | 2011-06-22 |
Family
ID=38638994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089164A Expired - Fee Related JP4709047B2 (en) | 2006-03-28 | 2006-03-28 | Substrate processing apparatus and side wall parts |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4709047B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5317509B2 (en) * | 2008-03-27 | 2013-10-16 | 東京エレクトロン株式会社 | Plasma processing apparatus and method |
JP5395405B2 (en) * | 2008-10-27 | 2014-01-22 | 東京エレクトロン株式会社 | Substrate cleaning method and apparatus |
JP2010114362A (en) * | 2008-11-10 | 2010-05-20 | Tokyo Electron Ltd | Particle attachment preventing method and substrate processing apparatus |
JP5677482B2 (en) * | 2013-02-28 | 2015-02-25 | 東京エレクトロン株式会社 | Particle adhesion suppressing method and substrate processing apparatus |
JP6357436B2 (en) | 2014-07-25 | 2018-07-11 | 株式会社日立ハイテクノロジーズ | Plasma processing equipment |
JP6407694B2 (en) * | 2014-12-16 | 2018-10-17 | 株式会社日立ハイテクノロジーズ | Plasma processing equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007674A (en) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2005072175A (en) * | 2003-08-22 | 2005-03-17 | Tokyo Electron Ltd | Particle stripping, particle-removing method, and plasma processing apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321604A (en) * | 1997-05-22 | 1998-12-04 | Nec Kyushu Ltd | Plasma treatment device |
-
2006
- 2006-03-28 JP JP2006089164A patent/JP4709047B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007674A (en) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2005072175A (en) * | 2003-08-22 | 2005-03-17 | Tokyo Electron Ltd | Particle stripping, particle-removing method, and plasma processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007266296A (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120037314A1 (en) | Substrate processing apparatus and side wall component | |
KR102569911B1 (en) | Focus ring and substrate processing apparatus | |
JP4709047B2 (en) | Substrate processing apparatus and side wall parts | |
JP7153574B2 (en) | Top electrode structure, plasma processing apparatus, and method of assembling top electrode structure | |
JP5503503B2 (en) | Plasma processing equipment | |
EP2879166A1 (en) | Plasma processing method and plasma processing device | |
JP2007123796A (en) | Structure for plasma treatment chamber, plasma treatment chamber, and plasma treatment device | |
JP5432629B2 (en) | Baffle plate and plasma processing apparatus | |
US20220093407A1 (en) | Method for Controlling Electrostatic Attractor and Plasma Processing Apparatus | |
US10867778B2 (en) | Cleaning method and processing apparatus | |
JP2017010993A (en) | Plasma processing method | |
JP5336968B2 (en) | Electrode for plasma processing apparatus and plasma processing apparatus | |
US10991551B2 (en) | Cleaning method and plasma processing apparatus | |
US11594398B2 (en) | Apparatus and method for plasma processing | |
TWI826565B (en) | Plasma processing apparatus and plasma processing method | |
JP4885586B2 (en) | Plasma processing equipment | |
TW202032715A (en) | Placing table and substrate processing apparatus | |
JP4972327B2 (en) | Plasma processing equipment | |
JP5302813B2 (en) | Deposit control cover and plasma processing apparatus | |
JP7204564B2 (en) | Plasma processing equipment | |
TW202129827A (en) | Substrate processing method and substrate processing apparatus | |
US20070221332A1 (en) | Plasma processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4709047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |