JP2003007674A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JP2003007674A JP2003007674A JP2001184581A JP2001184581A JP2003007674A JP 2003007674 A JP2003007674 A JP 2003007674A JP 2001184581 A JP2001184581 A JP 2001184581A JP 2001184581 A JP2001184581 A JP 2001184581A JP 2003007674 A JP2003007674 A JP 2003007674A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- wall
- polymer film
- semiconductor device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】半導体デバイスサイズの縮小に伴い、配
線寸法やコンタクト寸法は小さくなっている。しかしな
がらコンタクト形成工程を例にとれば、コンタクト寸法
は小さくなっているにかかわらず、層間絶縁膜の厚さは
薄くならない。したがってコンタクト寸法に対する絶縁
膜厚の比（アスペクト比）は大きくなる。2. Description of the Related Art As the size of semiconductor devices is reduced, wiring dimensions and contact dimensions are becoming smaller. However, if the contact formation process is taken as an example, the thickness of the interlayer insulating film does not become thin even though the contact dimension becomes small. Therefore, the ratio of the insulating film thickness to the contact size (aspect ratio) becomes large.
【０００３】そこで高集積デバイスを実現するためには
高アスペクト比コンタクトホールのエッチング技術の確
立が重要となっている。高アスペクト比コンタクトホー
ルエッチングを実現するには、層間絶縁膜に対するレジ
スト膜との選択比を高くすることが必須であり、Ｃ4Ｆ6
ガス，Ｃ4Ｆ8ガスやＣ5Ｆ8ガスなどのカーボン含有率の
高いガスを用いることが多くなっている。Therefore, in order to realize a highly integrated device, it is important to establish a technique for etching a high aspect ratio contact hole. In order to realize high aspect ratio contact hole etching, it is necessary to increase the selection ratio of the resist film to the interlayer insulating film, and C 4 F 6
Gas, gas having a high carbon content such as C 4 F 8 gas and C 5 F 8 gas is often used.
【０００４】[0004]
【発明が解決しようとする課題】しかし、このようなガ
スを用いると、反応室内壁には強固なポリマー膜が厚く
堆積し、半導体基板のエッチング処理を繰り返し行うと
ともにその厚みが増して、やがてこのポリマー膜がはが
れて半導体基板上に落下し、パーティクルの原因とな
る。このパーティクルを未然に防止するため、エッチン
グ装置を一定時間運転する度にメンテナンスする必要が
あるが、ポリマー膜の堆積量が多いと、このメンテナン
スのサイクルが短くなり、その結果、半導体装置の製造
コストを上昇させていた。However, when such a gas is used, a strong polymer film is thickly deposited on the inner wall of the reaction chamber, and the etching process of the semiconductor substrate is repeatedly performed, and the thickness thereof is increased. The polymer film peels off and falls onto the semiconductor substrate, which causes particles. In order to prevent these particles, it is necessary to perform maintenance every time the etching device is operated for a certain period of time, but if the amount of polymer film deposited is large, this maintenance cycle becomes short, and as a result, the manufacturing cost of semiconductor devices is reduced. Was rising.
【０００５】以上のような課題を解決するため、本発明
は、反応室内壁に付着するポリマー膜の堆積量を制御し
て、メンテナンスサイクルの長期化と半導体装置の製造
コストを低減できる半導体装置の製造方法を提供するこ
とを目的とする。In order to solve the above problems, the present invention provides a semiconductor device in which the amount of polymer film deposited on the inner wall of the reaction chamber is controlled to prolong the maintenance cycle and reduce the manufacturing cost of the semiconductor device. It is intended to provide a manufacturing method.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の半導体装置の製造方法は、パターニ
ングしたフォトレジストを酸化膜上に形成し、フォトレ
ジストを形成した酸化膜を備えた第１のシリコン基板を
半導体製造装置の反応室内に搬入する第１工程と、フル
オロカーボンガスを主成分とするガスから生成したプラ
ズマを用いて酸化膜をエッチングする第２工程と、反応
室内から第１のシリコン基板を搬出する第３工程と、反
応室内に第２のシリコン基板を搬入した後に酸素プラズ
マを生成して、反応室の内壁に付着したポリマー膜の一
部を除去する第４工程とを含んでいる。In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to a first aspect of the present invention comprises forming a patterned photoresist on an oxide film and providing the oxide film on which the photoresist is formed. A first step of loading the first silicon substrate into the reaction chamber of the semiconductor manufacturing apparatus, a second step of etching an oxide film using plasma generated from a gas containing a fluorocarbon gas as a main component, and a first step from the reaction chamber. The third step of carrying out the silicon substrate and the fourth step of carrying out the second silicon substrate into the reaction chamber and then generating oxygen plasma to remove a part of the polymer film attached to the inner wall of the reaction chamber. Contains.
【０００７】請求項１記載の発明によれば、酸素プラズ
マを生成して、反応室内壁に付着したポリマー膜の一部
を除去するため、ポリマー膜の堆積量がメンテナンスを
行う必要がある量になるまでの周期を長くできる。これ
によって、次のメンテナンスを行うまでの半導体装置の
生産数を多くできる。したがって、半導体装置の製造コ
ストを下げることができる。According to the first aspect of the present invention, since oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, the deposition amount of the polymer film is reduced to the amount that requires maintenance. You can lengthen the cycle until. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【０００８】請求項２記載の半導体装置の製造方法は、
請求項１記載の発明において、エッチングは、反応室内
壁の温度を制御しつつ行うことを特徴とする。A method of manufacturing a semiconductor device according to claim 2 is
The invention according to claim 1 is characterized in that the etching is performed while controlling the temperature of the inner wall of the reaction chamber.
【０００９】請求項２記載の発明によれば、請求項１記
載の発明において反応室内壁の温度を制御するため、エ
ッチングによって反応室内壁に堆積するポリマー膜の堆
積速度を制御することができる。これによって、ポリマ
ー膜の堆積量がメンテナンスを行う必要がある量になる
までの周期をより長くすることが可能となる。したがっ
て、次のメンテナンスを行うまでの半導体装置の生産数
をより多くすることが可能となり、その結果、半導体装
置の製造コストを下げることが可能となる。According to the second aspect of the present invention, since the temperature of the inner wall of the reaction chamber is controlled in the first aspect of the invention, the deposition rate of the polymer film deposited on the inner wall of the reaction chamber by etching can be controlled. This makes it possible to extend the cycle until the amount of polymer film deposited reaches the amount that requires maintenance. Therefore, it is possible to increase the number of semiconductor devices produced until the next maintenance, and as a result, it is possible to reduce the manufacturing cost of the semiconductor devices.
【００１０】請求項３記載の半導体装置の製造方法は、
請求項１または２記載の発明において、反応室は、その
内壁に窒化アルミニウムを溶射したものを用いることを
特徴とする。A method of manufacturing a semiconductor device according to claim 3 is
In the invention according to claim 1 or 2, the reaction chamber is characterized in that the inner wall of the reaction chamber is sprayed with aluminum nitride.
【００１１】請求項３記載の発明によれば、請求項１ま
たは２記載の発明において反応室の内壁に窒化アルミニ
ウムを溶射したものを用いるため、エッチングの際に反
応室内壁が同時にエッチングされることがなく、また、
窒化アルミニウムの熱伝導性が良いため、反応室内壁の
温度制御を行う際に温度制御が容易となる。これによっ
て、ポリマー膜の堆積量を精度よく制御することができ
る。したがって、メンテナンスの周期を正確に把握する
ことができる。その結果、半導体装置の製造コストを下
げることが可能となる。According to the third aspect of the invention, since the inner wall of the reaction chamber is sprayed with aluminum nitride in the invention of the first or second aspect, the inner wall of the reaction chamber is simultaneously etched at the time of etching. And again,
Since the thermal conductivity of aluminum nitride is good, the temperature control becomes easy when controlling the temperature of the inner wall of the reaction chamber. This makes it possible to accurately control the amount of polymer film deposited. Therefore, the maintenance cycle can be accurately grasped. As a result, it is possible to reduce the manufacturing cost of the semiconductor device.
【００１２】請求項４記載の半導体装置の製造方法は、
請求項１，２または３記載の発明において、第２のシリ
コン基板を載置した電極に高周波電力を印加しつつ第４
工程を行うことを特徴とする。A method of manufacturing a semiconductor device according to claim 4 is
In the invention according to claim 1, 2 or 3, while applying high frequency power to the electrode on which the second silicon substrate is mounted,
It is characterized by performing the process.
【００１３】請求項４記載の発明によれば、請求項１，
２または３記載の発明において第２のシリコン基板を載
置した電極に高周波電力を印加するため、第２のシリコ
ン基板を載置した電極に堆積したポリマー膜をも除去す
ることができる。According to the invention described in claim 4,
In the invention described in 2 or 3, since high-frequency power is applied to the electrode on which the second silicon substrate is placed, the polymer film deposited on the electrode on which the second silicon substrate is placed can also be removed.
【００１４】請求項５記載の半導体装置の製造方法は、
請求項３または４記載の発明において、反応室内壁の温
度を１７０℃以上に制御することを特徴とする。A method of manufacturing a semiconductor device according to claim 5 is
The invention according to claim 3 or 4 is characterized in that the temperature of the inner wall of the reaction chamber is controlled to 170 ° C or higher.
【００１５】請求項５記載の発明によれば、反応室内壁
温度を１７０℃以上に制御しているため、ポリマー膜の
堆積速度を遅くできる。したがって、メンテナンスを行
う周期をより長くでき、すなわち、次のメンテナンスを
行うまでの生産数をより多くできる。これによって、半
導体装置の製造コストをより下げることができる。According to the fifth aspect of the invention, since the temperature of the inner wall of the reaction chamber is controlled to 170 ° C. or higher, the deposition rate of the polymer film can be slowed down. Therefore, the maintenance cycle can be made longer, that is, the number of products manufactured until the next maintenance can be increased. This can further reduce the manufacturing cost of the semiconductor device.
【００１６】請求項６記載の半導体装置の製造方法は、
請求項１，２，３，４または５記載の発明において、一
定枚数のシリコン基板を処理するまでは、第１工程、第
２工程、第３工程を繰り返し行うことを特徴とする。A method of manufacturing a semiconductor device according to claim 6 is
The invention according to any one of claims 1, 2, 3, 4 or 5 is characterized in that the first step, the second step and the third step are repeated until a predetermined number of silicon substrates are processed.
【００１７】請求項６記載の発明によれば、請求項１，
２，３，４または５記載の発明において一定枚数のシリ
コン基板を処理するまでは、エッチングを繰り返すた
め、一枚毎にポリマー膜を除去するよりも生産効率が良
い。これによって半導体装置の製造コストを下げること
ができる。According to the invention of claim 6,
In the invention described in 2, 3, 4 or 5, the etching is repeated until a certain number of silicon substrates are processed, and therefore the production efficiency is better than removing the polymer film for each silicon substrate. This can reduce the manufacturing cost of the semiconductor device.
【００１８】請求項７記載の半導体装置の製造方法は、
パターニングしたフォトレジストを酸化膜上に形成し、
フォトレジストを形成した酸化膜を備えたシリコン基板
を半導体製造装置の反応室内に搬入する工程と、フルオ
ロカーボンガスを主成分として生成したプラズマを用い
て酸化膜をエッチングする工程と、反応室内に酸素ガス
を主成分として生成したプラズマを用いて反応室の内壁
に付着したポリマー膜の一部を除去する工程と、反応室
内からシリコン基板を搬出する工程とを含んでいる。A method of manufacturing a semiconductor device according to claim 7 is
Forming a patterned photoresist on the oxide film,
A step of loading a silicon substrate having an oxide film on which a photoresist is formed into a reaction chamber of a semiconductor manufacturing apparatus, a step of etching the oxide film by using plasma generated with fluorocarbon gas as a main component, and an oxygen gas inside the reaction chamber. It includes a step of removing a part of the polymer film attached to the inner wall of the reaction chamber by using plasma generated as a main component, and a step of unloading the silicon substrate from the reaction chamber.
【００１９】請求項７記載の発明によれば、酸素プラズ
マを生成して、反応室内壁に付着したポリマー膜の一部
を除去するため、ポリマー膜の堆積量がメンテナンスを
行う必要がある量になるまでの周期を長くできる。これ
によって、次のメンテナンスを行うまでの半導体装置の
生産数を多くできる。したがって、半導体装置の製造コ
ストを下げることができる。According to the seventh aspect of the present invention, since oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, the deposition amount of the polymer film is reduced to the amount that requires maintenance. You can lengthen the cycle until. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００２０】請求項８記載の半導体装置の製造方法は、
請求項７記載の発明において、反応室内に酸素ガスを主
成分として生成したプラズマを用いて反応室の内壁に付
着したポリマー膜の一部を除去するとともに、シリコン
基板上のフォトレジストならびにポリマー膜を除去する
ことを特徴とする。A method of manufacturing a semiconductor device according to claim 8 is
In the invention according to claim 7, a part of the polymer film attached to the inner wall of the reaction chamber is removed by using plasma generated with oxygen gas as a main component in the reaction chamber, and the photoresist and the polymer film on the silicon substrate are removed. It is characterized by removing.
【００２１】請求項８記載の発明によれば、請求項７記
載の発明において、反応室内に酸素ガスを主成分として
生成したプラズマを用いて反応室の内壁に付着したポリ
マー膜の一部を除去するとともに、シリコン基板上のフ
ォトレジストとポリマー膜も除去するため、メンテナン
スを行う周期を長くできるとともに、半導体装置の生産
効率を上げ、かつ歩留りも向上する。したがって、半導
体装置の製造コストを下げることができる。According to the invention described in claim 8, in the invention described in claim 7, a part of the polymer film adhered to the inner wall of the reaction chamber is removed by using plasma generated with oxygen gas as a main component in the reaction chamber. In addition, since the photoresist and the polymer film on the silicon substrate are also removed, the maintenance cycle can be extended, the production efficiency of the semiconductor device can be improved, and the yield can be improved. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００２２】請求項９記載の半導体装置の製造方法は、
パターニングしたフォトレジストを酸化膜上に形成し、
フォトレジストを形成した酸化膜を備えたシリコン基板
を半導体製造装置の反応室内に搬入する工程と、フルオ
ロカーボンガスを主成分として生成したプラズマを用い
て酸化膜をエッチングする工程と、アルゴンガスと酸素
を含むガスから生成したプラズマを用いて、反応室の内
壁に付着したポリマー膜の一部を除去するとともに、シ
リコン基板表面の電荷の中和を行う工程と、反応室から
シリコン基板を搬出する工程とを含んでいる。A method of manufacturing a semiconductor device according to a ninth aspect is
Forming a patterned photoresist on the oxide film,
A step of loading a silicon substrate provided with an oxide film on which a photoresist is formed into a reaction chamber of a semiconductor manufacturing apparatus, a step of etching the oxide film by using plasma generated with fluorocarbon gas as a main component, and argon gas and oxygen. Using the plasma generated from the containing gas, a step of removing a part of the polymer film attached to the inner wall of the reaction chamber, neutralizing the charge on the surface of the silicon substrate, and a step of unloading the silicon substrate from the reaction chamber. Is included.
【００２３】請求項９記載の発明によれば、酸素プラズ
マを生成して、反応室内壁に付着したポリマー膜の一部
を除去するため、ポリマー膜の堆積量がメンテナンスを
行う必要がある量になるまでの周期を長くできる。これ
によって、次のメンテナンスを行うまでの半導体装置の
生産数を多くできる。したがって、半導体装置の製造コ
ストを下げることができる。そのうえ、アルゴンガスプ
ラズマによってシリコン基板表面の電荷の中和を行うた
め、シリコン基板を剥離する際、容易に剥離することが
できる。According to the ninth aspect of the present invention, oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, so that the deposition amount of the polymer film is reduced to the amount that requires maintenance. You can lengthen the cycle until. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced. In addition, since the charge on the surface of the silicon substrate is neutralized by the argon gas plasma, the silicon substrate can be easily peeled off.
【００２４】請求項１０記載の半導体装置の製造方法
は、請求項８または９記載の発明において、エッチング
は、反応室内壁の温度を制御しつつ行うことを特徴とす
る。According to a tenth aspect of the present invention, in the method of manufacturing the semiconductor device according to the eighth or ninth aspect, the etching is performed while controlling the temperature of the inner wall of the reaction chamber.
【００２５】請求項１０記載の発明によれば、請求項８
または９記載の発明において反応室内壁の温度を制御す
るため、エッチングによって反応室内壁に堆積するポリ
マー膜の堆積速度を制御することができる。これによっ
て、ポリマー膜の堆積量がメンテナンスを行う必要があ
る量になるまでの周期をより長くすることが可能とな
る。したがって、次のメンテナンスを行うまでの半導体
装置の生産数をより多くすることが可能となり、その結
果、半導体装置の製造コストを下げることが可能とな
る。According to the invention of claim 10, claim 8
Alternatively, in the invention described in Item 9, since the temperature of the inner wall of the reaction chamber is controlled, the deposition rate of the polymer film deposited on the inner wall of the reaction chamber by etching can be controlled. This makes it possible to extend the cycle until the amount of polymer film deposited reaches the amount that requires maintenance. Therefore, it is possible to increase the number of semiconductor devices produced until the next maintenance, and as a result, it is possible to reduce the manufacturing cost of the semiconductor devices.
【００２６】請求項１１記載の半導体装置の製造方法
は、請求項８，９または１０記載の発明において、反応
室は、その内壁に窒化アルミニウムを溶射したものを用
いることを特徴とする。According to the eleventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the eighth, ninth or tenth aspect, wherein the reaction chamber is formed by spraying aluminum nitride on its inner wall.
【００２７】請求項１１記載の発明によれば、請求項
８，９または１０記載の発明において反応室の内壁に窒
化アルミニウムを溶射したものを用いるため、エッチン
グの際に反応室内壁が同時にエッチングされることがな
く、また、窒化アルミニウムの熱伝導性が良いため、反
応室内壁の温度制御を行う際に温度制御が容易となる。
これによって、ポリマー膜の堆積量を精度よく制御する
ことができる。したがって、メンテナンスの周期を正確
に把握することができる。その結果、半導体装置の製造
コストを下げることが可能となる。According to the eleventh aspect of the present invention, since the inner wall of the reaction chamber is sprayed with aluminum nitride in the invention of the eighth, ninth or tenth aspect, the inner wall of the reaction chamber is simultaneously etched during etching. In addition, since the aluminum nitride has good thermal conductivity, the temperature control becomes easy when controlling the temperature of the inner wall of the reaction chamber.
This makes it possible to accurately control the amount of polymer film deposited. Therefore, the maintenance cycle can be accurately grasped. As a result, it is possible to reduce the manufacturing cost of the semiconductor device.
【００２８】請求項１２記載の半導体装置の製造方法
は、請求項１，２，３，４，５，６，７，８，９，１０
または１１記載の発明において、プラズマは、容量結合
プラズマ，二周波型容量結合プラズマ，誘導結合プラズ
マ，マイクロ波プラズマまたはＶＨＦプラズマであるこ
とを特徴とする。A method for manufacturing a semiconductor device according to claim 12 is the method for manufacturing a semiconductor device according to claim 1, 2, 3, 4, 5, 6, 7, 8, 9, 10.
Alternatively, in the invention described in 11, the plasma is capacitively coupled plasma, dual frequency capacitively coupled plasma, inductively coupled plasma, microwave plasma or VHF plasma.
【００２９】請求項１２記載の発明によれば、請求項
１，２，３，４，５，６，７，８，９，１０または１１
記載の発明と同様の効果を発揮する。According to the invention of claim 12, claim 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 or 11
The same effect as the described invention is exhibited.
【００３０】請求項１３記載の半導体装置の製造方法
は、請求項１，２，３，４，５，６，７，８，９，１
０，１１または１２記載の発明において、フルオロカー
ボンガスは、ＣＨ2Ｆ2，ＣＨ3Ｆ，Ｃ2Ｆ6，Ｃ3Ｆ8，Ｃ4
Ｆ6，Ｃ4Ｆ8またはＣ5Ｆ8のうち少なくとも一つを主成
分として含むことを特徴とする。A method of manufacturing a semiconductor device according to a thirteenth aspect is the method for producing a semiconductor device according to the first aspect.
In the invention described in 0, 11 or 12, the fluorocarbon gas is CH 2 F 2 , CH 3 F, C 2 F 6 , C 3 F 8 , C 4
It is characterized by containing at least one of F 6 , C 4 F 8 and C 5 F 8 as a main component.
【００３１】請求項１３記載の発明によれば、請求項
１，２，３，４，５，６，７，８，９，１０，１１また
は１２記載の発明と同様の効果を発揮する。According to the thirteenth aspect of the present invention, the same effect as that of the first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, tenth, eleventh or twelfth aspect is exhibited.
【００３２】[0032]
【発明の実施の形態】本発明の実施の形態に用いる半導
体装置の製造装置を図面を用いて説明する。図１に本発
明の実施の形態に用いる半導体装置の製造装置の概略構
成図を示す。この半導体装置の製造装置は二周波型容量
結合プラズマを用いたエッチング装置である。図１にお
いて、１はプラズマ生成手段である上部電極、２は上部
電極に印加する高周波電源、３はシリコン基板５を保持
するための下部電極、４は下部電極３に印加する高周波
電源、６はシリコン基板５のエッチングを行う反応室、
７は反応室６内を減圧にするためのターボ分子ポンプ、
８はドライポンプ、９はガス導入口、１０はシールドリ
ング、１１はフォーカスリング（石英製）、１２はアル
ミニウムを材料とした反応室内壁母材、１３は反応室内
壁母材１２上に溶射された窒化アルミニウム膜、１４は
反応室内壁を加熱するためのヒータ、１５はヒータ１４
の電源、１６は直流電源である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing apparatus used in an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a schematic configuration diagram of a semiconductor device manufacturing apparatus used in an embodiment of the present invention. This semiconductor device manufacturing apparatus is an etching apparatus using dual frequency capacitively coupled plasma. In FIG. 1, 1 is an upper electrode which is a plasma generating means, 2 is a high frequency power source applied to the upper electrode, 3 is a lower electrode for holding a silicon substrate 5, 4 is a high frequency power source applied to the lower electrode 3, and 6 is A reaction chamber for etching the silicon substrate 5,
7 is a turbo molecular pump for reducing the pressure in the reaction chamber 6,
8 is a dry pump, 9 is a gas inlet, 10 is a shield ring, 11 is a focus ring (made of quartz), 12 is a reaction chamber inner wall base material made of aluminum, and 13 is sprayed on the reaction chamber inner wall base material 12. Aluminum nitride film, 14 a heater for heating the inner wall of the reaction chamber, 15 a heater 14
, 16 is a DC power supply.
【００３３】以下にこの半導体装置の製造装置の動作を
説明する。まず、シリコン基板５を反応室６内の下部電
極３上に設置する。次にターボ分子ポンプ７、ドライポ
ンプ８により反応室６内部を減圧し、真空に保持する。The operation of the semiconductor device manufacturing apparatus will be described below. First, the silicon substrate 5 is placed on the lower electrode 3 in the reaction chamber 6. Next, the inside of the reaction chamber 6 is decompressed by the turbo molecular pump 7 and the dry pump 8 and is kept vacuum.
【００３４】反応室内壁母材１２上には窒化アルミニウ
ム膜１３が溶射され、反応室内壁母材１２と窒化アルミ
ニウム膜１３との間に板状のヒータ１４が巻かれてい
る。このヒータ１４を加熱電源１５により制御すること
で、窒化アルミニウム膜１３表面の温度を制御する。An aluminum nitride film 13 is sprayed on the reaction chamber inner wall base material 12, and a plate-shaped heater 14 is wound between the reaction chamber inner wall base material 12 and the aluminum nitride film 13. By controlling the heater 14 with the heating power supply 15, the temperature of the surface of the aluminum nitride film 13 is controlled.
【００３５】その後、真空に保持された反応室６にガス
導入口９からエッチングガスを導入し、上部電極１に高
周波電源２により高周波電力を印加してプラズマを生成
する。次に直流電源１６により下部電極３表面に直流電
圧を印加して、シリコン基板５と下部電極３とを静電吸
着させる。高周波電源４により高周波電力を下部電極３
に印加して、シリコン基板５上に高周波電圧を発生さ
せ、エッチングを行うイオンを引き込み、シリコン基板
５上の被エッチング膜をエッチングする。After that, an etching gas is introduced into the reaction chamber 6 held in vacuum from the gas inlet 9 and high frequency power is applied to the upper electrode 1 by the high frequency power source 2 to generate plasma. Next, a DC voltage is applied to the surface of the lower electrode 3 by the DC power supply 16 to electrostatically attract the silicon substrate 5 and the lower electrode 3. High frequency power is supplied from the high frequency power source 4 to the lower electrode 3
Is applied to generate a high frequency voltage on the silicon substrate 5 to draw in ions for etching, and the film to be etched on the silicon substrate 5 is etched.
【００３６】通常、ヒータ１４はアルミニウム１２の外
に巻かれているが、この方法では実際の真空に面した、
窒化アルミニウム膜１３の表面の温度を精密に温度制御
することができない。これに対して、この半導体装置の
製造装置では、窒化アルミニウム膜１３裏面に直接ヒー
タ１４が接しているため、窒化アルミニウム膜１３表面
の温度を精密に制御することができる。Normally, the heater 14 is wrapped around the aluminum 12, but in this method the actual vacuum was encountered,
The temperature of the surface of the aluminum nitride film 13 cannot be precisely controlled. On the other hand, in this semiconductor device manufacturing apparatus, since the heater 14 is in direct contact with the back surface of the aluminum nitride film 13, the temperature of the front surface of the aluminum nitride film 13 can be precisely controlled.
【００３７】また、通常、反応室６の内壁にはアルミニ
ウムが用いられるが、アルミニウムはエッチングされる
ため、シリコン基板５上に降り注ぎ、半導体装置の不良
の原因となっていた。これを防ぐために最近は、反応室
６の内壁に酸化アルミニウムを溶射したものが用いられ
るが、その熱伝導率は０．４と低いため、ヒータ１４の
設定温度を変えたときに酸化アルミニウム表面がすぐに
設定温度にならない。これに対して、この半導体装置の
製造装置では、熱伝導率が０．６〜２．５と高い窒化ア
ルミニウムを反応室６の内壁に溶射しているため、ヒー
タ１４の設定温度変化に対してすぐに窒化アルミニウム
膜１３表面の温度が変化して、反応室６内壁の温度が制
御しやすい。Further, usually, aluminum is used for the inner wall of the reaction chamber 6, but since aluminum is etched, it pours onto the silicon substrate 5, causing a defect of the semiconductor device. In order to prevent this, recently, the one in which aluminum oxide is sprayed on the inner wall of the reaction chamber 6 is used, but its thermal conductivity is as low as 0.4. Therefore, when the set temperature of the heater 14 is changed, the surface of the aluminum oxide is changed. It does not reach the set temperature immediately. On the other hand, in this semiconductor device manufacturing apparatus, since aluminum nitride having a high thermal conductivity of 0.6 to 2.5 is sprayed onto the inner wall of the reaction chamber 6, the temperature change of the heater 14 with respect to the set temperature changes. Immediately, the temperature of the surface of the aluminum nitride film 13 changes, and it is easy to control the temperature of the inner wall of the reaction chamber 6.
【００３８】さらに、高周波電源２を上部電極１に印加
してプラズマを生成した瞬間は、反応室６内壁の温度は
ヒータ１４の設定温度であるが、時間が経過するにつ
れ、反応室６内壁の温度はプラズマの放射熱によって、
ヒータ１４の設定温度よりも１０〜１００℃ほど高くな
り、やがて反応室内壁温度が飽和する。酸化アルミニウ
ムを反応室内壁とした反応室では、酸化アルミニウムの
熱伝導率が０.４と低いため、この飽和するまでの時間
が長くなり、エッチング特性のばらつきが大きくなる。
しかし、この製造装置を用いると、窒化アルミニウム膜
の熱伝導率が０.６〜２.５と高いため、反応室内壁温度
が飽和するまでの時間が短くなり、エッチング特性が安
定する。例えば、エッチング中に反応室６内壁の窒化ア
ルミニウム膜１３にポリマー膜が堆積するが、飽和する
までの時間が短く、また飽和状態の時間が長いので、１
枚目のシリコン基板５のエッチング処理時に窒化アルミ
ニウム膜１３表面に堆積するポリマー膜の膜厚と、２枚
目の処理時のポリマー膜の膜厚とがほとんど同じにな
り、常に安定した膜厚が得られる。したがって、エッチ
ングを終了した後の酸素プラズマによるポリマー膜除去
の時間設定を正確に設定できる。Further, the temperature of the inner wall of the reaction chamber 6 is the set temperature of the heater 14 at the moment when the high-frequency power source 2 is applied to the upper electrode 1 to generate plasma. The temperature depends on the radiant heat of the plasma,
The temperature becomes higher than the set temperature of the heater 14 by about 10 to 100 ° C., and eventually the temperature of the inner wall of the reaction chamber becomes saturated. In a reaction chamber having aluminum oxide as the inner wall of the reaction chamber, the thermal conductivity of aluminum oxide is as low as 0.4. Therefore, the time until saturation is long, and the variation in etching characteristics is large.
However, when this manufacturing apparatus is used, since the thermal conductivity of the aluminum nitride film is as high as 0.6 to 2.5, the time until the temperature of the inner wall of the reaction chamber is saturated is shortened and the etching characteristics are stabilized. For example, a polymer film is deposited on the aluminum nitride film 13 on the inner wall of the reaction chamber 6 during etching. However, since the time until saturation is short and the time in the saturation state is long, 1
The film thickness of the polymer film deposited on the surface of the aluminum nitride film 13 during the etching process of the first silicon substrate 5 is almost the same as the film thickness of the polymer film during the second process, and a stable film thickness is always obtained. can get. Therefore, it is possible to accurately set the time for removing the polymer film by oxygen plasma after etching is completed.
【００３９】この半導体装置の製造装置を用いれば、窒
化アルミニウム膜裏面に直接ヒータが接しているので、
窒化アルミニウム膜表面の温度を精密に温度制御するこ
とができ、ヒータの設定温度の変化に対して、すぐに反
応室温度を変えることができ、反応室温度が飽和するま
での時間を短縮できるので、安定したエッチング特性を
得ることができる。When this semiconductor device manufacturing apparatus is used, since the heater is in direct contact with the back surface of the aluminum nitride film,
Since the temperature of the aluminum nitride film surface can be precisely controlled, the reaction chamber temperature can be changed immediately in response to changes in the heater setting temperature, and the time until the reaction chamber temperature saturates can be shortened. It is possible to obtain stable etching characteristics.
【００４０】（第１の実施の形態）本発明の第１の実施
の形態である半導体装置の製造方法について、図１およ
び図２を参照しながら説明する。図２に第１の実施の形
態である半導体装置の製造方法の処理手順図を示す。図
２において、ステップＳ１でシリコン基板５上にＢＰＳ
Ｇ膜を形成し、そのＢＰＳＧ膜上に無数の穴形状のパタ
ーニングを施したフォトレジストを有するシリコン基板
５を、エッチングによって反応室６の内壁に堆積するポ
リマー膜の膜厚を制御するために温度制御された反応室
６内に搬入し、下部電極３上に設置する。(First Embodiment) A method of manufacturing a semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 2 shows a processing procedure diagram of the semiconductor device manufacturing method according to the first embodiment. In FIG. 2, BPS is performed on the silicon substrate 5 in step S1.
In order to control the film thickness of the polymer film deposited on the inner wall of the reaction chamber 6 by etching, the silicon substrate 5 having the G film formed thereon and having the photoresist having the pattern of innumerable holes formed on the BPSG film is etched. It is carried into the controlled reaction chamber 6 and installed on the lower electrode 3.
【００４１】ステップS２で反応室６内にガス導入口９
から例えばＣ4Ｆ8／Ａｒ／ＣＯ／Ｏ2混合ガスのような
フルオロカーボンガスを主成分としたエッチングガスを
導入し、上部電極１に高周波電源２により高周波電力を
印加してエッチングガスプラズマを生成する。直流電源
１６から下部電極３表面に直流電圧を印加し、シリコン
基板５と下部電極３を静電吸着させる。高周波電源４か
ら高周波電力を下部電極３に印加して、シリコン基板５
上に高周波電圧を発生させ、シリコン基板５上のＢＰＳ
Ｇ膜を、フォトレジストをマスクとしてエッチングし、
ＢＰＳＧ膜にコンタクトホールを形成する。またこの
際、反応室６内壁やシールドリング１０やフォーカスリ
ング１１には強固なポリマー膜が堆積する。In step S2, the gas inlet 9 is introduced into the reaction chamber 6.
From the above, an etching gas containing a fluorocarbon gas as a main component such as a C 4 F 8 / Ar / CO / O 2 mixed gas is introduced, and high frequency power is applied to the upper electrode 1 by a high frequency power source 2 to generate an etching gas plasma. To do. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High-frequency power is applied from the high-frequency power source 4 to the lower electrode 3, and the silicon substrate 5
A high frequency voltage is generated on the BPS on the silicon substrate 5.
Etching the G film using the photoresist as a mask,
A contact hole is formed in the BPSG film. At this time, a strong polymer film is deposited on the inner wall of the reaction chamber 6, the shield ring 10 and the focus ring 11.
【００４２】ステップS３で反応室６からシリコン基板
５を搬出し、ステップS４において、シリコン基板５を
２５枚分（１ロット）エッチング処理してなければ次の
シリコン基板５に対してステップS１からS３を行う。In step S3, the silicon substrate 5 is unloaded from the reaction chamber 6, and in step S4, unless the 25 silicon substrates 5 (one lot) have been etched, steps S1 to S3 are performed on the next silicon substrate 5. I do.
【００４３】２５枚分（１ロット）のエッチング処理が
終了すれば、ステップＳ５で、下部電極３（図１）にポ
リマー膜が落下するのを防ぎ、次の処理時にウェハ吸着
不良を防止するため、保護用シリコン基板を反応室６に
搬入し、下部電極３に設置する。When the etching process for 25 sheets (1 lot) is completed, in step S5, the polymer film is prevented from dropping on the lower electrode 3 (FIG. 1) and the wafer adsorption failure is prevented in the next process. The protective silicon substrate is loaded into the reaction chamber 6 and placed on the lower electrode 3.
【００４４】ステップS６で反応室６内にガス導入口９
から酸素ガスを導入し、上部電極１に高周波電源２から
高周波電力を印加して酸素プラズマを生成する。この際
シリコン基板５のエッチングによって反応室６内壁に堆
積したポリマー膜（堆積膜厚ａ）が、酸素プラズマにさ
らされるので、ポリマー膜が除去され始める。ポリマー
膜の膜厚が一部(除去膜厚ｂ、ただしｂ＜ａ)だけ減少し
たら、高周波電源２の出力電力を０Ｗに設定し、酸素プ
ラズマを消滅させ、酸素ガスの供給を止める。In step S6, the gas inlet 9 is introduced into the reaction chamber 6.
Oxygen gas is introduced from above, and high frequency power is applied from the high frequency power source 2 to the upper electrode 1 to generate oxygen plasma. At this time, the polymer film (deposition thickness a) deposited on the inner wall of the reaction chamber 6 by the etching of the silicon substrate 5 is exposed to oxygen plasma, so that the polymer film starts to be removed. When the film thickness of the polymer film is partially reduced (removed film thickness b, where b <a), the output power of the high frequency power supply 2 is set to 0 W, the oxygen plasma is extinguished, and the supply of oxygen gas is stopped.
【００４５】ステップＳ７で反応室６からシリコン基板
５を搬出する。次にステップS１に戻り、次のロットに
ついて同様の工程の処理を行う。In step S7, the silicon substrate 5 is unloaded from the reaction chamber 6. Next, returning to step S1, the same process is performed for the next lot.
【００４６】以上のような処理工程において、ステップ
S１からステップS４の工程における２５枚エッチング
（１ロット処理）後の反応室内壁のポリマー膜の厚みを
ａとする。その後ステップS６における酸素クリーニン
グを行うと、膜厚ｂのポリマー膜が除去され、結局、２
５枚エッチング（１ロット処理）後の反応室内壁のポリ
マー膜の膜厚はａ−ｂとなる。ただし、ｂ＜ａである。
さらにステップS１からステップS４における２５枚エッ
チング（２ロット処理）後の反応室内壁のポリマー膜は
２ａ−ｂとなり、ステップS６における酸素クリーニン
グを行うと、膜厚ｂのポリマー膜が除去され、結局、５
０枚エッチング（２ロット処理）後の反応室内壁のポリ
マー膜の膜厚は２ａ−２ｂとなる。すなわち、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘ（ａ−ｂ）
ただし、a＞b
a:堆積速度（堆積膜厚/1ロット）、b:除去速度（除去膜
厚/1ロット）
となる。In the above processing steps, steps
The thickness of the polymer film on the inner wall of the reaction chamber after etching 25 sheets (1 lot process) in steps S1 to S4 is a. After that, when oxygen cleaning is performed in step S6, the polymer film of the film thickness b is removed, and as a result, 2
The film thickness of the polymer film on the inner wall of the reaction chamber after etching 5 sheets (1 lot processing) is ab. However, b <a.
Further, the polymer film on the inner wall of the reaction chamber after etching 25 sheets (2 lots processing) in steps S1 to S4 becomes 2a-b, and when oxygen cleaning is performed in step S6, the polymer film of film thickness b is removed. 5
The thickness of the polymer film on the inner wall of the reaction chamber after etching 0 sheets (2 lots processing) is 2a-2b. That is, deposited film thickness after x lot processing (25x sheets) = x (ab), where a> ba: deposition rate (deposited film thickness / lot), b: removal rate (removed film thickness / 1 lot) Becomes
【００４７】従来の技術では、ステップS６における酸
素クリーニングを行わないので、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘａ
となり、第１の実施の形態における酸素クリーニングを
行うことで、従来の技術のｘロット処理(２５ｘ枚)後の
堆積膜厚よりもｘｂ分の膜厚が薄くなる。In the conventional technique, since oxygen cleaning in step S6 is not carried out, the deposited film thickness after x lot processing (25 × sheets) = xa, and the oxygen cleaning in the first embodiment is performed, so that The film thickness for xb becomes smaller than the deposited film thickness after x lot processing (25x sheets) of the technology.
【００４８】反応室内壁に付着したポリマー膜が厚くな
ると、突然ポリマー膜が剥がれ始め、パーティクルとな
り、基板上の半導体装置の不良の原因となる。本発明の
第１の実施の形態によると、１ロット（２５枚）エッチ
ング処理を行った後に、酸素プラズマによる反応室内の
クリーニングを行い、反応室内壁のポリマー膜の膜厚を
減少させることで、従来の技術と同じロット数（処理枚
数）処理した時に、反応室内壁に付着したポリマー膜が
薄くなるので、ポリマー膜が剥がれ始めるまでの処理ロ
ット数を従来の技術と比べて多くできる。ポリマー膜が
剥がれ始めると反応室を大気開放し、メンテナンスを行
うが、第１の実施の形態を用いると、反応室内壁に付着
したポリマー膜が薄くなるので、このメンテナンスサイ
クルを長く設定することができる。When the polymer film attached to the inner wall of the reaction chamber becomes thick, the polymer film suddenly begins to peel off and become particles, which causes a defect of the semiconductor device on the substrate. According to the first embodiment of the present invention, after performing one lot (25 sheets) etching treatment, cleaning the reaction chamber with oxygen plasma to reduce the thickness of the polymer film on the inner wall of the reaction chamber, When the same number of lots (the number of treated sheets) as in the conventional technique is processed, the polymer film attached to the inner wall of the reaction chamber becomes thin, and therefore the number of treated lots until the polymer film starts to peel off can be increased as compared with the conventional technique. When the polymer film starts to peel off, the reaction chamber is opened to the atmosphere for maintenance. However, when the first embodiment is used, the polymer film attached to the inner wall of the reaction chamber becomes thin, so this maintenance cycle can be set long. it can.
【００４９】以上のように本発明の第１の実施の形態に
よると、１ロット（２５枚）エッチング処理を行った後
に、酸素プラズマによる反応室内のクリーニングを行
い、反応室内壁のポリマー膜の膜厚の一部を減少させる
ことで、従来の技術と同じロット数（処理枚数）処理し
た時に、反応室内壁に付着したポリマー膜が従来技術に
比べて薄くなる。その結果、ポリマー膜が剥がれ始める
までの処理ロット数を従来技術と比べて多くでき、すな
わち、メンテナンスサイクルを従来技術に比べて長くす
ることができる。したがって、半導体装置の製造コスト
を下げることができる。As described above, according to the first embodiment of the present invention, after one lot (25 sheets) of etching treatment is performed, the inside of the reaction chamber is cleaned by oxygen plasma to form a polymer film on the inner wall of the reaction chamber. By reducing a part of the thickness, the polymer film adhered to the inner wall of the reaction chamber becomes thinner as compared with the conventional technique when the same number of lots (the number of processed sheets) as in the conventional technique is processed. As a result, the number of processing lots until the polymer film starts to peel off can be increased as compared with the conventional technique, that is, the maintenance cycle can be lengthened as compared with the conventional technique. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００５０】（第２の実施の形態）本発明の第２の実施
の形態である半導体装置の製造方法について、図１およ
び図３を参照しながら説明する。図３に第２の実施の形
態である半導体装置の製造方法の処理手順図を示す。図
３において、ステップS１でシリコン基板５上にＢＰＳ
Ｇ膜を形成し、そのＢＰＳＧ膜上に無数の穴形状のパタ
ーニングを施したフォトレジストを有するシリコン基板
５を、エッチングによって反応室６の内壁に堆積するポ
リマー膜の膜厚を制御するために温度制御された反応室
６内に搬入し、下部電極３上に設置する。(Second Embodiment) A method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows a processing procedure diagram of the method for manufacturing a semiconductor device according to the second embodiment. In FIG. 3, in step S1, BPS is performed on the silicon substrate 5.
In order to control the film thickness of the polymer film deposited on the inner wall of the reaction chamber 6 by etching, the silicon substrate 5 having the G film formed thereon and having the photoresist having the pattern of innumerable holes formed on the BPSG film is etched. It is carried into the controlled reaction chamber 6 and installed on the lower electrode 3.
【００５１】ステップS２で反応室６内にガス導入口９
から例えばＣ4Ｆ8／Ａｒ／ＣＯ／Ｏ2混合ガスのような
フルオロカーボンガスを主成分としたエッチングガスを
導入し、上部電極１に高周波電源２により高周波電力を
印加してエッチングガスプラズマを生成する。直流電源
１６から下部電極３表面に直流電圧を印加し、シリコン
基板５と下部電極３を静電吸着させる。高周波電源４か
ら高周波電力を下部電極３に印加して、シリコン基板５
上に高周波電圧を発生させ、シリコン基板５上のＢＰＳ
Ｇ膜を、フォトレジストをマスクとしてエッチングし、
ＢＰＳＧ膜にコンタクトホールを形成する。またこの
際、反応室６内壁やシールドリング１０やフォーカスリ
ング１１には強固なポリマー膜が堆積する。In step S2, the gas inlet 9 is introduced into the reaction chamber 6.
From the above, an etching gas containing a fluorocarbon gas as a main component such as a C 4 F 8 / Ar / CO / O 2 mixed gas is introduced, and high frequency power is applied to the upper electrode 1 by a high frequency power source 2 to generate an etching gas plasma. To do. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High-frequency power is applied from the high-frequency power source 4 to the lower electrode 3, and the silicon substrate 5
A high frequency voltage is generated on the BPS on the silicon substrate 5.
Etching the G film using the photoresist as a mask,
A contact hole is formed in the BPSG film. At this time, a strong polymer film is deposited on the inner wall of the reaction chamber 6, the shield ring 10 and the focus ring 11.
【００５２】ステップS３で反応室６からシリコン基板
５を搬出し、ステップS４において、シリコン基板５を
２５枚分（１ロット）エッチング処理してなければ次の
シリコン基板５に対してステップS１からS３を行う。In step S3, the silicon substrate 5 is unloaded from the reaction chamber 6, and in step S4, if the silicon substrate 5 has not been subjected to the etching process for 25 silicon wafers (1 lot), the next silicon substrate 5 is processed in steps S1 to S3. I do.
【００５３】２５枚分（１ロット）のエッチング処理が
終了すれば、ステップＳ５で、下部電極３（図１）にポ
リマー膜が落下するのを防ぎ、次の処理時にウェハ吸着
不良を防止するため、保護用シリコン基板を反応室６に
搬入し、下部電極３に設置する。When the etching process for 25 sheets (1 lot) is completed, in step S5, the polymer film is prevented from dropping on the lower electrode 3 (FIG. 1) and the wafer adsorption failure is prevented in the next process. The protective silicon substrate is loaded into the reaction chamber 6 and placed on the lower electrode 3.
【００５４】ステップＳ６で反応室６内にガス導入口９
から酸素ガスを導入し、上部電極１に高周波電源２から
高周波電力を印加して酸素プラズマを生成する。直流電
源１６から下部電極３表面に直流電圧を印加し、シリコ
ン基板５と下部電極３を静電吸着させる。高周波電源４
から高周波電力を下部電極３に印加して、シリコン基板
５上に高周波電圧を発生させ、酸素イオンをシリコン基
板５とフォーカスリング１１上に引き込む。この際シリ
コン基板５のエッチングによって反応室６内壁に堆積し
たポリマー膜（堆積膜厚ａ）が、酸素プラズマにさらさ
れるので、反応室６内壁に堆積したポリマー膜が除去さ
れ始める。また、下部電極３に高周波電源４により高周
波電力を印加することで、下部電極３周辺のフォーカス
リング１１上に酸素イオンが衝突するので、フォーカス
リング１１に付着したポリマー膜も除去される。ポリマ
ー膜の膜厚が一部 (除去膜厚ｂ、ただしｂ＜ａ)だけ減
少したら、高周波電源２の出力電力を０Ｗに設定し、酸
素プラズマを消滅させ、酸素ガスの供給を止める。In step S6, the gas inlet 9 is introduced into the reaction chamber 6.
Oxygen gas is introduced from above, and high frequency power is applied from the high frequency power source 2 to the upper electrode 1 to generate oxygen plasma. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High frequency power supply 4
To apply a high frequency power to the lower electrode 3 to generate a high frequency voltage on the silicon substrate 5 to draw oxygen ions onto the silicon substrate 5 and the focus ring 11. At this time, the polymer film (deposited film thickness a) deposited on the inner wall of the reaction chamber 6 by the etching of the silicon substrate 5 is exposed to oxygen plasma, so that the polymer film deposited on the inner wall of the reaction chamber 6 begins to be removed. Further, by applying high-frequency power to the lower electrode 3 by the high-frequency power source 4, oxygen ions collide with the focus ring 11 around the lower electrode 3, so that the polymer film attached to the focus ring 11 is also removed. When the film thickness of the polymer film is partially reduced (removed film thickness b, where b <a), the output power of the high frequency power supply 2 is set to 0 W, the oxygen plasma is extinguished, and the supply of oxygen gas is stopped.
【００５５】ステップＳ７で反応室６（図１）からシリ
コン基板５（図１）を搬出する。次にステップS１に戻
り、次のロットについて同様の工程の処理を行う。In step S7, the silicon substrate 5 (FIG. 1) is unloaded from the reaction chamber 6 (FIG. 1). Next, returning to step S1, the same process is performed for the next lot.
【００５６】以上のような処理工程において、ステップ
S１からステップS４における２５枚エッチング（１ロッ
ト処理）後の反応室内壁のポリマー膜の厚みをａとす
る。その後ステップS６における酸素クリーニングを行
うと、膜厚ｂのポリマー膜が除去され、結局、２５枚エ
ッチング（１ロット処理）後の反応室内壁のポリマー膜
の膜厚はａ−ｂとなる。ただし、ｂ＜ａである。さらに
ステップS１からステップS４における２５枚エッチング
（２ロット処理）後の反応室内壁のポリマー膜は２ａ−
ｂとなり、ステップS６における酸素クリーニングを行
うと、膜厚ｂのポリマー膜が除去され、結局、５０枚エ
ッチング（２ロット処理）後の反応室内壁のポリマー膜
の膜厚は２ａ−２ｂとなる。すなわち、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘ（ａ−ｂ）
ただし、a＞b
a:堆積速度（堆積膜厚/1ロット）、b:除去速度（除去膜
厚/1ロット）
となる。In the processing steps as described above, steps
The thickness of the polymer film on the inner wall of the reaction chamber after etching 25 sheets (1 lot process) in S1 to S4 is a. After that, when oxygen cleaning is performed in step S6, the polymer film having the film thickness b is removed, and after all, the film thickness of the polymer film on the inner wall of the reaction chamber after etching 25 sheets (1 lot process) becomes ab. However, b <a. Furthermore, the polymer film on the inner wall of the reaction chamber after etching 25 sheets (2 lots) in steps S1 to S4 is 2a-
Then, when the oxygen cleaning is performed in step S6, the polymer film having the film thickness b is removed, and after all, the film thickness of the polymer film on the inner wall of the reaction chamber after etching 50 sheets (2 lots processing) becomes 2a-2b. That is, deposited film thickness after x lot processing (25x sheets) = x (ab), where a> ba: deposition rate (deposited film thickness / lot), b: removal rate (removed film thickness / 1 lot) Becomes
【００５７】従来の技術では、ステップS６における酸
素クリーニングを行わないので、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘａ
となり、第２の実施の形態において酸素クリーニングを
行うことで、従来の技術のｘロット処理(２５ｘ枚)後の
堆積膜厚よりもｘｂ分の膜厚が薄くなる。In the conventional technique, since oxygen cleaning in step S6 is not performed, the deposited film thickness after x lot processing (25 × sheets) = xa, and the oxygen cleaning is performed in the second embodiment to obtain the conventional The film thickness for xb becomes smaller than the deposited film thickness after x lot processing (25x sheets) of the technology.
【００５８】反応室内壁に付着したポリマー膜が厚くな
ると、突然ポリマー膜が剥がれ始め、パーティクルとな
り、基板上の半導体装置の不良の原因となる。本発明の
第２の実施の形態によると、１ロット（２５枚）エッチ
ング処理を行った後に、酸素プラズマによる反応室６内
のクリーニングを行い、反応室内壁のポリマー膜の膜厚
を減少させることで、従来の技術と同じロット数（処理
枚数）処理した時に、反応室６内壁に付着したポリマー
膜が従来技術に比べて薄くなる。その結果、ポリマー膜
が剥がれ始めるまでの処理ロット数を従来技術に比べて
多くできる。また、クリーニング時に下部電極３に高周
波電力を印加することで、下部電極周辺のフォーカスリ
ング１１表面のポリマー膜も除去できる。ポリマー膜が
剥がれ始めると反応室６を大気開放し、メンテナンスを
行うが、第２の実施の形態を用いると、反応室６内壁に
付着したポリマー膜が従来技術に比べて薄くなる。その
結果、メンテナンスサイクルを長く設定することができ
る。When the polymer film attached to the inner wall of the reaction chamber becomes thick, the polymer film suddenly begins to peel off and become particles, which causes a defect of the semiconductor device on the substrate. According to the second embodiment of the present invention, after one lot (25 sheets) is etched, the inside of the reaction chamber 6 is cleaned with oxygen plasma to reduce the thickness of the polymer film on the inner wall of the reaction chamber. Then, when the same number of lots (the number of processed sheets) as in the conventional technique is processed, the polymer film attached to the inner wall of the reaction chamber 6 becomes thinner than in the conventional technique. As a result, the number of processing lots until the polymer film starts to peel off can be increased as compared with the conventional technique. Further, by applying high-frequency power to the lower electrode 3 during cleaning, the polymer film on the surface of the focus ring 11 around the lower electrode can also be removed. When the polymer film starts to peel off, the reaction chamber 6 is opened to the atmosphere for maintenance, but when the second embodiment is used, the polymer film attached to the inner wall of the reaction chamber 6 becomes thinner than in the prior art. As a result, the maintenance cycle can be set longer.
【００５９】以上のように本発明の第２の実施の形態に
よると、１ロット（２５枚）エッチング処理を行った後
に、酸素プラズマによる反応室内のクリーニングを行
い、反応室内壁のポリマー膜の膜厚の一部を減少させる
ことで、従来の技術と同じロット数（処理枚数）処理し
た時に、反応室内壁に付着したポリマー膜が従来技術に
比べて薄くなる。その結果、ポリマー膜が剥がれ始める
までの処理ロット数を従来技術に比べて多くでき、メン
テナンスサイクル長くすることができる。したがって、
半導体装置の製造コストを下げることができる。また下
部電極に高周波電力を印加することで、下部電極周辺の
フォーカスリング表面のポリマー膜も除去できる。As described above, according to the second embodiment of the present invention, after one lot (25 sheets) of etching treatment is performed, the inside of the reaction chamber is cleaned with oxygen plasma to form a polymer film on the inner wall of the reaction chamber. By reducing a part of the thickness, the polymer film adhered to the inner wall of the reaction chamber becomes thinner as compared with the conventional technique when the same number of lots (the number of processed sheets) as in the conventional technique is processed. As a result, the number of processing lots until the polymer film starts to peel off can be increased as compared with the conventional technique, and the maintenance cycle can be lengthened. Therefore,
The manufacturing cost of the semiconductor device can be reduced. Further, by applying high frequency power to the lower electrode, the polymer film on the surface of the focus ring around the lower electrode can also be removed.
【００６０】（第３の実施の形態）本発明の第３の実施
の形態である半導体装置の製造方法について、図１およ
び図４を参照しながら説明する。図４に第３の実施の形
態である半導体装置の製造方法の処理手順図を示す。図
４において、ステップS１でシリコン基板上にＢＰＳＧ
膜を形成し、そのＢＰＳＧ膜上に無数の穴形状のパター
ンニングを施したフォトレジストを有する基板５を反応
室６側壁を１７０℃以上に設定した反応室６内に搬入
し、下部電極３上に設置する。(Third Embodiment) A method of manufacturing a semiconductor device according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 4 shows a processing procedure diagram of the method for manufacturing a semiconductor device according to the third embodiment. In FIG. 4, in step S1, BPSG is formed on the silicon substrate.
A substrate 5 having a film formed thereon and having a photoresist in which numerous hole-shaped patterns are formed on the BPSG film is carried into the reaction chamber 6 in which the side wall of the reaction chamber 6 is set to 170 ° C. or higher, and the upper electrode 3 is formed. To install.
【００６１】ステップS２で反応室６内にガス導入口９
から例えばＣ4Ｆ8／Ａｒ／ＣＯ／Ｏ2混合ガスのような
フルオロカーボンガスを主成分としたエッチングガスを
導入し、上部電極１に高周波電源２により高周波電力を
印加してエッチングガスプラズマを生成する。直流電源
１６から下部電極３表面に直流電圧を印加し、シリコン
基板５と下部電極３を静電吸着させる。高周波電源４か
ら高周波電力を下部電極３に印加して、シリコン基板５
上に高周波電圧を発生させ、シリコン基板５上のＢＰＳ
Ｇ膜を、フォトレジストをマスクとしてエッチングし、
ＢＰＳＧ膜にコンタクトホールを形成する。またこの
際、反応室６内壁やシールドリング１０やフォーカスリ
ング１１には強固なポリマー膜が堆積する。In step S2, the gas inlet 9 is introduced into the reaction chamber 6.
From the above, an etching gas containing a fluorocarbon gas as a main component such as a C 4 F 8 / Ar / CO / O 2 mixed gas is introduced, and high frequency power is applied to the upper electrode 1 by a high frequency power source 2 to generate an etching gas plasma. To do. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High-frequency power is applied from the high-frequency power source 4 to the lower electrode 3, and the silicon substrate 5
A high frequency voltage is generated on the BPS on the silicon substrate 5.
Etching the G film using the photoresist as a mask,
A contact hole is formed in the BPSG film. At this time, a strong polymer film is deposited on the inner wall of the reaction chamber 6, the shield ring 10 and the focus ring 11.
【００６２】ステップS３で反応室６からシリコン基板
５を搬出し、ステップS４において、シリコン基板５を
２５枚分（１ロット）エッチング処理してなければ次の
シリコン基板５に対してステップS１からS３を行う。In step S3, the silicon substrate 5 is unloaded from the reaction chamber 6, and in step S4, unless the silicon substrate 5 is etched by 25 (1 lot), the next silicon substrate 5 is processed in steps S1 to S3. I do.
【００６３】２５枚分（１ロット）のエッチング処理が
終了すれば、ステップＳ５で、下部電極３（図１）にポ
リマー膜が落下するのを防ぎ、次の処理時にウェハ吸着
不良を防止するため、保護用シリコン基板を反応室６に
搬入し、下部電極３に設置する。When the etching process for 25 sheets (1 lot) is completed, in step S5, the polymer film is prevented from dropping on the lower electrode 3 (FIG. 1) and the wafer adsorption failure is prevented in the next process. The protective silicon substrate is loaded into the reaction chamber 6 and placed on the lower electrode 3.
【００６４】ステップS６で反応室６内にガス導入口９
から酸素ガスを導入し、上部電極１に高周波電源２から
高周波電力を印加して酸素プラズマを生成する。この際
シリコン基板５のエッチングによって反応室６内壁に堆
積したポリマー膜（堆積膜厚ａ）が、酸素プラズマにさ
らされるので、ポリマー膜が除去され始める。ポリマー
膜の膜厚が一部 (除去膜厚ｂ、ただしｂ＜ａ)だけ減少
したら、高周波電源２の出力電力を０Ｗに設定し、酸素
プラズマを消滅させ、酸素ガスの供給を止める。In step S6, the gas inlet 9 is introduced into the reaction chamber 6.
Oxygen gas is introduced from above, and high frequency power is applied from the high frequency power source 2 to the upper electrode 1 to generate oxygen plasma. At this time, the polymer film (deposition thickness a) deposited on the inner wall of the reaction chamber 6 by the etching of the silicon substrate 5 is exposed to oxygen plasma, so that the polymer film starts to be removed. When the film thickness of the polymer film is partially reduced (removed film thickness b, where b <a), the output power of the high frequency power supply 2 is set to 0 W, the oxygen plasma is extinguished, and the supply of oxygen gas is stopped.
【００６５】ステップＳ７で反応室６からシリコン基板
を搬出する。次にステップS１に戻り、次のロットにつ
いて同様の工程の処理を行う。In step S7, the silicon substrate is unloaded from the reaction chamber 6. Next, returning to step S1, the same process is performed for the next lot.
【００６６】以上のような処理工程において、ステップ
S１からステップS４における２５枚エッチング（１ロッ
ト処理）後の反応室内壁のポリマー膜の厚みをａとす
る。その後ステップS６における酸素クリーニングを行
うと、膜厚ｂのポリマー膜が除去され、結局、２５枚エ
ッチング（１ロット処理）後の反応室内壁のポリマー膜
の膜厚はａ−ｂとなる。ただし、ｂ＜ａである。さらに
ステップS１からステップS４における２５枚エッチング
（２ロット処理）後の反応室内壁のポリマー膜は２ａ−
ｂとなり、ステップS６における酸素クリーニングを行
うと、膜厚ｂのポリマー膜が除去され、結局、５０枚エ
ッチング（２ロット処理）後の反応室内壁のポリマー膜
の膜厚は膜厚は２ａ−２ｂとなる。すなわち、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘ（ａ−ｂ）
ただし、a＞b
a:堆積速度（堆積膜厚/1ロット）、b:除去速度（除去膜
厚/1ロット）
となる。In the processing steps as described above, steps
The thickness of the polymer film on the inner wall of the reaction chamber after etching 25 sheets (1 lot process) in S1 to S4 is a. After that, when oxygen cleaning is performed in step S6, the polymer film having the film thickness b is removed, and after all, the film thickness of the polymer film on the inner wall of the reaction chamber after etching 25 sheets (1 lot process) becomes ab. However, b <a. Furthermore, the polymer film on the inner wall of the reaction chamber after etching 25 sheets (2 lots) in steps S1 to S4 is 2a-
b, the oxygen cleaning in step S6 removes the polymer film having the film thickness b, and the film thickness of the polymer film on the inner wall of the reaction chamber after etching 50 sheets (2 lots processing) is 2a-2b. Becomes That is, deposited film thickness after x lot processing (25x sheets) = x (ab), where a> ba: deposition rate (deposited film thickness / lot), b: removal rate (removed film thickness / 1 lot) Becomes
【００６７】従来の技術では、ステップS６における酸
素クリーニングを行わないので、
ｘロット処理(２５ｘ枚)後の堆積膜厚＝ｘａ
となり、第３の実施の形態において酸素クリーニングを
行うことで、従来の技術の１ロット処理(２５枚)後の堆
積膜厚よりも膜厚が薄くなる。In the conventional technique, since oxygen cleaning in step S6 is not carried out, the deposited film thickness after x lot processing (25 × sheets) = xa, and the oxygen cleaning in the third embodiment is performed. The film thickness becomes smaller than the deposited film thickness after one lot processing (25 sheets) of the technology.
【００６８】また、第３の実施の形態では、反応室側壁
温度を１７０℃に設定する。堆積速度ａは反応室温度ｃ
の関数で表され、
ａ＝（３００−ｃ）ｄ
c:反応室温度（℃、ただしｃ＜３００℃）
d:堆積速度/反応室温度に依存する堆積速度係数
の関係がある。したがって、反応室温度ｃが高ければ高
いほど、堆積速度ａは遅くなる。Further, in the third embodiment, the side wall temperature of the reaction chamber is set to 170.degree. The deposition rate a is the reaction chamber temperature c
A = (300−c) d c: reaction chamber temperature (° C., but c <300 ° C.) d: deposition rate / deposition rate coefficient dependent on reaction chamber temperature. Therefore, the higher the reaction chamber temperature c, the slower the deposition rate a.
【００６９】反応室内壁に付着したポリマー膜が厚くな
ると、突然ポリマー膜が剥がれ始め、パーティクルとな
り、基板上の半導体装置の不良の原因となる。本発明の
第３の実施の形態によると、１ロット（２５枚）エッチ
ング処理を行った後に、酸素プラズマによる反応室６内
のクリーニングを行い、反応室６内壁のポリマー膜の膜
厚を減少させることで、従来の技術と同じロット数（処
理枚数）処理した時に、反応室内壁に付着したポリマー
膜が従来技術に比べて薄くなるので、ポリマー膜が剥が
れ始めるまでの処理ロット数を従来技術に比べて多くで
きる。ポリマー膜が剥がれ始めると反応室を大気開放
し、メンテナンスを行うが、第３の実施の形態を用いる
と、反応室内壁温度を１７０℃の高温に設定しているの
で、ポリマー膜の堆積速度を遅くでき、反応室内壁に付
着したポリマー膜が従来技術に比べて薄くなるので、こ
のメンテナンスサイクルを長く設定することができる。When the polymer film attached to the inner wall of the reaction chamber becomes thick, the polymer film suddenly begins to peel off and become particles, which causes a defect of the semiconductor device on the substrate. According to the third embodiment of the present invention, after one lot (25 sheets) is etched, the inside of the reaction chamber 6 is cleaned with oxygen plasma to reduce the thickness of the polymer film on the inner wall of the reaction chamber 6. As a result, when processing the same number of lots (the number of processed sheets) as in the conventional technology, the polymer film attached to the inner wall of the reaction chamber becomes thinner than in the conventional technology. You can do more than you can. When the polymer film starts to peel off, the reaction chamber is opened to the atmosphere and maintenance is performed. However, when the third embodiment is used, the reaction chamber inner wall temperature is set to a high temperature of 170 ° C. The maintenance cycle can be set longer because the polymer film attached to the inner wall of the reaction chamber can be made slower and thinner than that in the conventional technique.
【００７０】以上のように本発明の第３の実施の形態に
よると、１ロット（２５枚）エッチング処理を行った後
に、酸素プラズマによる反応室内のクリーニングを行
い、反応室内壁のポリマー膜の膜厚の一部を減少させる
ことで、従来の技術と同じロット数（処理枚数）処理し
た時に、反応室内壁に付着したポリマー膜が従来技術に
比べて薄くなる。その結果、ポリマー膜が剥がれ始める
までの処理ロット数を従来技術に比べて多くでき、メン
テナンスサイクル長くすることができる。したがって、
半導体装置の製造コストを下げることができる。また反
応室内壁温度を１７０℃以上の高温に設定しているの
で、ポリマー膜の堆積速度を遅くできるので、ポリマー
膜を薄くでき、その結果、メンテナンスサイクルをより
長くすることができる。As described above, according to the third embodiment of the present invention, after one lot (25 wafers) has been etched, the inside of the reaction chamber is cleaned with oxygen plasma to form a polymer film on the inner wall of the reaction chamber. By reducing a part of the thickness, the polymer film adhered to the inner wall of the reaction chamber becomes thinner as compared with the conventional technique when the same number of lots (the number of processed sheets) as in the conventional technique is processed. As a result, the number of processing lots until the polymer film starts to peel off can be increased as compared with the conventional technique, and the maintenance cycle can be lengthened. Therefore,
The manufacturing cost of the semiconductor device can be reduced. Further, since the temperature of the inner wall of the reaction chamber is set to a high temperature of 170 ° C. or higher, the deposition rate of the polymer film can be slowed down, so that the polymer film can be made thin, and as a result, the maintenance cycle can be lengthened.
【００７１】（第４の実施の形態）本発明の第４の実施
の形態である半導体装置の製造方法について、図１およ
び図５を参照しながら説明する。図５に第４の実施の形
態である半導体装置の製造方法の処理手順図を示す。図
５において、ステップS１でシリコン基板上にＢＰＳＧ
膜を形成し、そのＢＰＳＧ膜上に無数の穴形状のパター
ンニングを施したフォトレジストを有する基板５を、エ
ッチングによって反応室６の内壁に堆積するポリマー膜
の膜厚を制御するために温度制御された反応室６内に搬
入し、下部電極３上に設置する。(Fourth Embodiment) A method of manufacturing a semiconductor device according to a fourth embodiment of the present invention will be described with reference to FIGS. 1 and 5. FIG. 5 shows a process flow chart of the method for manufacturing a semiconductor device according to the fourth embodiment. In FIG. 5, BPSG is formed on the silicon substrate in step S1.
A substrate 5 having a photoresist formed by forming a film and patterning a myriad of hole shapes on the BPSG film is temperature controlled to control the film thickness of the polymer film deposited on the inner wall of the reaction chamber 6 by etching. It is carried into the reaction chamber 6 and placed on the lower electrode 3.
【００７２】ステップS２で反応室６内にガス導入口９
から例えばＣ4Ｆ8／Ａｒ／ＣＯ／Ｏ2混合ガスのような
フルオロカーボンガスを主成分としたエッチングガスを
導入し、上部電極１に高周波電源２により高周波電力を
印加してエッチングガスプラズマを生成する。直流電源
１６から下部電極３表面に直流電圧を印加し、シリコン
基板５と下部電極３を静電吸着させる。高周波電源４か
ら高周波電力を下部電極３に印加して、シリコン基板５
上に高周波電圧を発生させ、シリコン基板５上のＢＰＳ
Ｇ膜を、フォトレジストをマスクとしてエッチングし、
ＢＰＳＧ膜にコンタクトホールを形成する。またこの
際、反応室６内壁やシールドリング１０やフォーカスリ
ング１１には強固なポリマー膜が堆積する。In step S2, the gas inlet 9 is introduced into the reaction chamber 6.
From the above, an etching gas containing a fluorocarbon gas as a main component such as a C 4 F 8 / Ar / CO / O 2 mixed gas is introduced, and high frequency power is applied to the upper electrode 1 by a high frequency power source 2 to generate an etching gas plasma. To do. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High-frequency power is applied from the high-frequency power source 4 to the lower electrode 3, and the silicon substrate 5
A high frequency voltage is generated on the BPS on the silicon substrate 5.
Etching the G film using the photoresist as a mask,
A contact hole is formed in the BPSG film. At this time, a strong polymer film is deposited on the inner wall of the reaction chamber 6, the shield ring 10 and the focus ring 11.
【００７３】ステップS３で反応室６内にガス導入口９
から酸素ガスを導入し、上部電極１に高周波電源２から
高周波電力を印加して酸素プラズマを生成する。直流電
源１６から下部電極３表面に直流電圧を印加し、シリコ
ン基板５と下部電極３を静電吸着させる。高周波電源４
から高周波電力を下部電極３に印加する。この際シリコ
ン基板５のエッチングによって反応室６内壁に堆積した
ポリマー膜（堆積膜厚ｅ）が、酸素プラズマにさらされ
るので、ポリマー膜が除去され始める。さらに下部電極
３に高周波電源４から高周波電力を印加することによ
り、下部電極３周辺のフォーカスリング１１上に酸素イ
オンが衝突するので、その表面のポリマー膜を除去する
ことができるとともに、シリコン基板５上にも酸素イオ
ンが衝突するので、シリコン基板５上のフォトレジスト
およびコンタクトホール内に堆積したポリマー膜をも除
去できる。ポリマー膜の膜厚が一部(除去膜厚ｆ、ただ
しｆ＜ｅ)だけ減少したら、高周波電源２の出力電力を
０Ｗに設定し、酸素プラズマを消滅させ、酸素ガスの供
給を止める。In step S3, the gas inlet 9 is introduced into the reaction chamber 6.
Oxygen gas is introduced from above, and high frequency power is applied from the high frequency power source 2 to the upper electrode 1 to generate oxygen plasma. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High frequency power supply 4
Applies high frequency power to the lower electrode 3. At this time, the polymer film (deposited film thickness e) deposited on the inner wall of the reaction chamber 6 by the etching of the silicon substrate 5 is exposed to oxygen plasma, so that the polymer film starts to be removed. Further, by applying high-frequency power from the high-frequency power source 4 to the lower electrode 3, oxygen ions collide with the focus ring 11 around the lower electrode 3, so that the polymer film on the surface can be removed and the silicon substrate 5 can be removed. Since oxygen ions also collide with the top surface, the photoresist on the silicon substrate 5 and the polymer film deposited in the contact holes can be removed. When the film thickness of the polymer film is partially reduced (removed film thickness f, but f <e), the output power of the high frequency power supply 2 is set to 0 W, the oxygen plasma is extinguished, and the supply of oxygen gas is stopped.
【００７４】ステップS４で反応室６からシリコン基板
５を搬出する。次にステップS１に戻り、次のシリコン
基板５に対して同様の工程の処理を行う。In step S4, the silicon substrate 5 is unloaded from the reaction chamber 6. Next, returning to step S1, the next silicon substrate 5 is subjected to the same process.
【００７５】以上のような処理工程において、ステップ
S１からステップS２における１枚エッチング後の反応室
内壁のポリマー膜の厚みをｅとする。その後ステップS
３における酸素クリーニングを行うと、膜厚ｆのポリマ
ー膜が除去され、結局、１枚エッチング後の反応室内壁
のポリマー膜の膜厚はｅ−ｆとなる。ただし、ｆ＜ｅで
ある。さらに次のステップS１からステップS２における
１枚エッチング後の反応室内壁のポリマー膜は２ｅ−ｆ
となり、ステップS３における酸素クリーニングを行う
と、膜厚ｆのポリマー膜が除去され、結局、２枚エッチ
ング後の反応室内壁のポリマー膜の膜厚は２ｅ−２ｆと
なる。すなわち、
ｘ枚処理後の堆積膜厚＝ｘ（ｅ−ｆ）
ただし、e＞f
e:堆積速度（堆積膜厚/１枚）、f:除去速度（除去膜厚/
１枚）
となる。In the processing steps as described above, steps
The thickness of the polymer film on the inner wall of the reaction chamber after etching one sheet from S1 to step S2 is e. Then step S
When the oxygen cleaning in 3 is performed, the polymer film having the film thickness f is removed, and the film thickness of the polymer film on the inner wall of the reaction chamber after etching one sheet becomes ef. However, f <e. Further, in the next step S1 to step S2, the polymer film on the inner wall of the reaction chamber after etching one sheet is 2e-f.
When the oxygen cleaning is performed in step S3, the polymer film having the film thickness f is removed, and the film thickness of the polymer film on the inner wall of the reaction chamber after etching two sheets becomes 2e-2f. That is, deposited film thickness after x sheets are processed = x (ef), where e> fe: deposition rate (deposited film thickness / one sheet), f: removal rate (removed film thickness /
1 sheet).
【００７６】従来の技術では、ステップS３の酸素クリ
ーニングを行わないので、
ｘ枚処理後の堆積膜厚=ｘｅ
となり、第４の実施の形態において酸素クリーニングを
行うことで、従来の技術の１枚処理後の堆積膜厚よりも
膜厚が薄くなる。In the conventional technique, since the oxygen cleaning in step S3 is not performed, the deposition film thickness after x sheets are processed = xe, and the oxygen cleaning in the fourth embodiment is performed to obtain one of the conventional techniques. The film thickness becomes smaller than the deposited film thickness after the treatment.
【００７７】反応室内壁に付着したポリマー膜が厚くな
ると、突然ポリマー膜が剥がれ始め、パーティクルとな
り、基板上の半導体装置の不良の原因となる。本発明の
第４の実施の形態によると、１枚ごとにエッチング処理
を行った後に、酸素プラズマによる反応室内のクリーニ
ングを行い、反応室内壁のポリマー膜の膜厚を減少させ
ることで、従来の技術と同じロット数（処理枚数）処理
した時に、反応室内壁に付着したポリマー膜が従来技術
に比べて薄くなるので、ポリマー膜が剥がれ始めるまで
の処理ロット数を従来技術に比べて多くできる。また、
下部電極に高周波電源から高周波電力を印加すること
で、シリコン基板上のフォトレジストおよびコンタクト
ホール内のポリマー膜を除去することができる。ポリマ
ー膜が剥がれ始めると反応室を大気開放し、メンテナン
スを行うが、第４の実施の形態を用いると、反応室内壁
に付着したポリマー膜が薄くなるので、このメンテナン
スサイクルを長く設定することができる。When the polymer film attached to the inner wall of the reaction chamber becomes thick, the polymer film suddenly begins to peel off and become particles, which causes a defect of the semiconductor device on the substrate. According to the fourth embodiment of the present invention, after the etching process is performed on each sheet, the reaction chamber is cleaned with oxygen plasma to reduce the thickness of the polymer film on the inner wall of the reaction chamber. When the same number of lots (the number of treated sheets) as in the technique is processed, the polymer film attached to the inner wall of the reaction chamber becomes thinner than that in the conventional technique, so that the number of treated lots until the polymer film starts to peel off can be increased as compared with the conventional technique. Also,
By applying high-frequency power from the high-frequency power source to the lower electrode, the photoresist on the silicon substrate and the polymer film in the contact hole can be removed. When the polymer film begins to peel off, the reaction chamber is opened to the atmosphere for maintenance, but when the fourth embodiment is used, the polymer film attached to the inner wall of the reaction chamber becomes thin, so this maintenance cycle can be set long. it can.
【００７８】以上のように本発明の第４の実施の形態に
よると、１枚エッチング処理を行った後に、高周波電力
を印加することにより発生させた酸素プラズマによる反
応室内のクリーニングを行い、反応室内壁のポリマー膜
の膜厚の一部を減少させることで、従来の技術と同じロ
ット数（処理枚数）処理した時に、反応室内壁に付着し
たポリマー膜が従来技術に比べて薄くなる。その結果、
ポリマー膜が剥がれ始めるまでの処理ロット数を従来技
術に比べて多くでき、メンテナンスサイクル長くするこ
とができる。したがって、半導体装置の製造コストを下
げることができる。さらにクリーニング時に下部電極に
高周波電源から高周波電力を印加することにより、下部
電極周辺のフォーカスリング上に酸素イオンが衝突する
ので、その表面のポリマー膜を除去することができると
ともに、シリコン基板上にも酸素イオンが衝突するの
で、シリコン基板上のフォトレジストおよびコンタクト
ホール内に堆積したポリマー膜をも除去できる。As described above, according to the fourth embodiment of the present invention, after the etching process is performed on one sheet, the inside of the reaction chamber is cleaned by the oxygen plasma generated by applying the high frequency power, and the reaction chamber is cleaned. By reducing a part of the film thickness of the polymer film on the wall, the polymer film attached to the inner wall of the reaction chamber becomes thinner than that in the conventional technique when the same number of lots (the number of treatments) as in the conventional technique is processed. as a result,
The number of processing lots until the polymer film starts to peel off can be increased and the maintenance cycle can be lengthened as compared with the conventional technique. Therefore, the manufacturing cost of the semiconductor device can be reduced. Furthermore, by applying high-frequency power from the high-frequency power source to the lower electrode during cleaning, oxygen ions collide with the focus ring around the lower electrode, so that the polymer film on the surface can be removed and also on the silicon substrate. Since the oxygen ions collide, the photoresist on the silicon substrate and the polymer film deposited in the contact holes can also be removed.
【００７９】（第５の実施の形態）本発明の第５の実施
の形態である半導体装置の製造方法について、図１およ
び図６を参照しながら説明する。図６に第５の実施の形
態である半導体装置の製造方法の処理手順図を示す。図
６において、ステップS１でシリコン基板上にＢＰＳＧ
膜を形成し、そのＢＰＳＧ膜上に無数の穴形状のパター
ンニングを施したフォトレジストを有する基板５を、エ
ッチングによって反応室６の内壁に堆積するポリマー膜
の膜厚を制御するために温度制御された反応室６内に搬
入し、下部電極３上に設置する。(Fifth Embodiment) A method of manufacturing a semiconductor device according to a fifth embodiment of the present invention will be described with reference to FIGS. FIG. 6 shows a processing procedure diagram of the method for manufacturing a semiconductor device according to the fifth embodiment. In FIG. 6, BPSG is formed on the silicon substrate in step S1.
A substrate 5 having a photoresist formed by forming a film and patterning a myriad of hole shapes on the BPSG film is temperature controlled to control the film thickness of the polymer film deposited on the inner wall of the reaction chamber 6 by etching. It is carried into the reaction chamber 6 and placed on the lower electrode 3.
【００８０】ステップS２で反応室６内にガス導入口９
から例えばＣ4Ｆ8／Ａｒ／ＣＯ／Ｏ2混合ガスのような
フルオロカーボンガスを主成分としたエッチングガスを
導入し、上部電極１に高周波電源２により高周波電力を
印加してエッチングガスプラズマを生成する。直流電源
１６から下部電極３表面に直流電圧を印加し、シリコン
基板５と下部電極３を静電吸着させる。高周波電源４か
ら高周波電力を下部電極３に印加して、シリコン基板５
上のＢＰＳＧ膜を、フォトレジストをマスクとしてエッ
チングし、ＢＰＳＧ膜にコンタクトホールを形成する。
またこの際、反応室６内壁やシールドリング１０やフォ
ーカスリング１１には強固なポリマー膜が堆積する。In step S2, the gas inlet 9 is introduced into the reaction chamber 6.
From the above, an etching gas containing a fluorocarbon gas as a main component such as a C 4 F 8 / Ar / CO / O 2 mixed gas is introduced, and high frequency power is applied to the upper electrode 1 by a high frequency power source 2 to generate an etching gas plasma. To do. A DC voltage is applied from the DC power supply 16 to the surface of the lower electrode 3 to electrostatically adsorb the silicon substrate 5 and the lower electrode 3. High-frequency power is applied from the high-frequency power source 4 to the lower electrode 3, and the silicon substrate 5
The upper BPSG film is etched using a photoresist as a mask to form a contact hole in the BPSG film.
At this time, a strong polymer film is deposited on the inner wall of the reaction chamber 6, the shield ring 10 and the focus ring 11.
【００８１】ステップS３で反応室６内にガス導入口９
からアルゴンガスと酸素ガスを導入し、上部電極１に高
周波電源２により高周波電力を印加してアルゴンガスプ
ラズマ，酸素プラズマを生成する。下部電極３内部に設
置された突き上げピン（図示せず）を上昇させ、シリコ
ン基板５の裏面に突き上げピンを押し付け、下部電極３
に吸着されていたシリコン基板５を押し剥がす。この際
シリコン基板５のエッチングによって反応室６内壁に堆
積したポリマー膜（堆積膜厚ｅ）が、酸素を含んだプラ
ズマにさらされるので、ポリマー膜が除去され始める。
またアルゴンを含んだプラズマにより、シリコン基板５
上の電荷を除去し、シリコン基板５と下部電極３の静電
吸着力を弱め、基板５を下部電極３からはがしやすくす
る。ポリマー膜の膜厚が一部 (除去膜厚ｇ、ただしｇ＜
ｅ)だけ減少したら、高周波電源２の出力電力を０Ｗに
設定し、アルゴンガスプラズマと酸素プラズマを消滅さ
せ、アルゴンガスと酸素ガスの供給を止める。In step S3, the gas inlet 9 is introduced into the reaction chamber 6.
Argon gas and oxygen gas are introduced from above, and high frequency power is applied to the upper electrode 1 by the high frequency power source 2 to generate argon gas plasma and oxygen plasma. The push-up pin (not shown) installed inside the lower electrode 3 is raised to press the push-up pin against the back surface of the silicon substrate 5,
The silicon substrate 5 adsorbed on the substrate is pushed off. At this time, the polymer film (deposited film thickness e) deposited on the inner wall of the reaction chamber 6 by the etching of the silicon substrate 5 is exposed to the plasma containing oxygen, so that the polymer film starts to be removed.
In addition, the silicon substrate 5 is formed by the plasma containing argon.
The upper charges are removed, and the electrostatic attraction force between the silicon substrate 5 and the lower electrode 3 is weakened so that the substrate 5 can be easily peeled off from the lower electrode 3. Part of the polymer film thickness (removed film thickness g, where g <
When only e) is reduced, the output power of the high frequency power supply 2 is set to 0 W, the argon gas plasma and the oxygen plasma are extinguished, and the supply of the argon gas and the oxygen gas is stopped.
【００８２】ステップS４で反応室６（図１）からシリ
コン基板５（図１）を搬出する。次にステップS１に戻
り、次のシリコン基板５に対して同様の工程の処理を行
う。In step S4, the silicon substrate 5 (FIG. 1) is unloaded from the reaction chamber 6 (FIG. 1). Next, returning to step S1, the next silicon substrate 5 is subjected to the same process.
【００８３】以上のような処理工程において、ステップ
S１からステップS２の１枚エッチング後の反応室内壁の
ポリマー膜の厚みをｅとする。その後ステップS３の酸
素クリーニングを行うと、膜厚ｇのポリマー膜が除去さ
れ、結局、１枚エッチング後の反応室内壁のポリマー膜
の膜厚はｅ−ｇとなる。ただし、ｇ＜ｅである。さらに
次のステップS１からステップS２の１枚エッチング後の
反応室内壁のポリマー膜は２ｅ−ｇとなり、ステップS
３の酸素クリーニングを行うと、膜厚ｇのポリマー膜が
除去され、結局、２枚エッチング後の反応室内壁のポリ
マー膜の膜厚は２ｅ−２ｇとなる。すなわち、
ｘ枚処理後の堆積膜厚＝ｘ（ｅ−ｇ)
ただし、e＞ｇ
e:堆積速度（堆積膜厚/１枚）、ｇ:除去速度（除去膜厚
/１枚）
となる。In the above processing steps, steps
The thickness of the polymer film on the inner wall of the reaction chamber after etching one sheet from S1 to step S2 is e. After that, when oxygen cleaning is performed in step S3, the polymer film having a film thickness g is removed, so that the film thickness of the polymer film on the inner wall of the reaction chamber after etching one sheet becomes e−g. However, g <e. Further, the polymer film on the inner wall of the reaction chamber after etching one sheet in the next step S1 to step S2 becomes 2e-g.
When the oxygen cleaning of No. 3 is performed, the polymer film having the film thickness g is removed, and the film thickness of the polymer film on the inner wall of the reaction chamber after etching two sheets becomes 2e-2g. That is, deposited film thickness after processing x sheets = x (e−g), where e> ge: deposition rate (deposited film thickness / one sheet), g: removal rate (removed film thickness)
/ 1).
【００８４】従来の技術では、ステップS３における酸
素クリーニングを行わないので、
ｘ枚処理後の堆積膜厚＝ｘｅ
となり、第５の実施の形態において酸素クリーニングを
行うことで、従来の技術の１枚処理後の堆積膜厚よりも
膜厚が薄くなる。また同時にアルゴンを含んだプラズマ
に基板をさらすことになるので、エッチング中に蓄積さ
れた基板上の電荷を除去し、基板と下部電極の静電吸着
力を弱め、基板を下部電極からはがしやすくする。In the conventional technique, since oxygen cleaning in step S3 is not performed, the deposited film thickness after x sheets are processed = xe, and the oxygen cleaning in the fifth embodiment is performed to obtain one of the conventional techniques. The film thickness becomes smaller than the deposited film thickness after the treatment. At the same time, since the substrate is exposed to plasma containing argon, the electric charges accumulated on the substrate during etching are removed, the electrostatic adsorption force between the substrate and the lower electrode is weakened, and the substrate is easily peeled from the lower electrode. .
【００８５】反応室内壁に付着したポリマー膜が厚くな
ると、突然ポリマー膜が剥がれ始め、パーティクルとな
り、基板上の半導体装置の不良の原因となる。本発明の
第５の実施の形態によると、１枚ごとにエッチング処理
を行った後に、酸素とアルゴンプラズマによる反応室内
のクリーニングを行い、反応室内壁のポリマー膜の膜厚
をxｇ減少させることで、従来の技術と同じロット数
（処理枚数）処理した時に、反応室内壁に付着したポリ
マー膜が薄くなるので、ポリマー膜が剥がれ始めるまで
の処理ロット数を多くできる。ポリマー膜が剥がれ始め
ると反応室を大気開放し、メンテナンスを行うが、第５
の実施の形態を用いると、反応室内壁に付着したポリマ
ー膜が薄くなるので、このメンテナンスサイクルを長く
設定することができる。When the polymer film attached to the inner wall of the reaction chamber becomes thick, the polymer film suddenly starts to peel off and become particles, which causes a defect of the semiconductor device on the substrate. According to the fifth embodiment of the present invention, after the etching process is performed for each sheet, the inside of the reaction chamber is cleaned with oxygen and argon plasma to reduce the thickness of the polymer film on the inner wall of the reaction chamber by xg. When the same lot number (the number of processed sheets) as in the conventional technique is processed, the polymer film attached to the inner wall of the reaction chamber becomes thin, so that the number of processed lots until the polymer film starts to peel off can be increased. When the polymer film begins to peel off, the reaction chamber is opened to the atmosphere and maintenance is performed.
According to the embodiment, since the polymer film attached to the inner wall of the reaction chamber becomes thin, this maintenance cycle can be set long.
【００８６】以上のように本発明の第５の実施の形態に
よると、１枚エッチング処理を行った後に、酸素プラズ
マによる反応室内のクリーニングを行い、反応室内壁の
ポリマー膜の膜厚の一部を減少させることで、従来の技
術と同じロット数（処理枚数）処理した時に、反応室内
壁に付着したポリマー膜が従来技術に比べて薄くなる。
その結果、ポリマー膜が剥がれ始めるまでの処理ロット
数を多くでき、メンテナンスサイクル長くすることがで
きる。したがって、半導体装置の製造コストを下げるこ
とができる。またポリマー膜除去と同時にシリコン基板
上の電荷を除去し、シリコン基板と下部電極の静電吸着
力を弱めることができる。したがって、シリコン基板を
下部電極から剥がしやすくすることができるのでスルー
プットを早くできる。As described above, according to the fifth embodiment of the present invention, after one sheet of etching treatment is performed, the inside of the reaction chamber is cleaned with oxygen plasma, and a part of the thickness of the polymer film on the inner wall of the reaction chamber is reduced. When the number of lots (the number of processed sheets) is the same as that of the conventional technique, the polymer film attached to the inner wall of the reaction chamber becomes thinner than that of the conventional technique by reducing.
As a result, the number of processing lots until the polymer film starts to peel off can be increased, and the maintenance cycle can be lengthened. Therefore, the manufacturing cost of the semiconductor device can be reduced. Further, the electric charge on the silicon substrate can be removed simultaneously with the removal of the polymer film, and the electrostatic attraction force between the silicon substrate and the lower electrode can be weakened. Therefore, the silicon substrate can be easily peeled off from the lower electrode, and the throughput can be increased.
【００８７】なお、本実施の形態では、二周波型容量結
合プラズマを用いたが、容量結合プラズマ，誘導結合プ
ラズマ，マイクロ波プラズマ，ＶＨＦプラズマを用いて
も差し支えない。Although the dual frequency capacitively coupled plasma is used in the present embodiment, capacitively coupled plasma, inductively coupled plasma, microwave plasma, or VHF plasma may be used.
【００８８】また、本実施の形態では、Ｃ4Ｆ8を主成分
としたフルオロカーボンガスを用いたが、ＣＨ2Ｆ2，Ｃ
Ｈ3Ｆ，Ｃ2Ｆ6，Ｃ3Ｆ8，Ｃ4Ｆ6またはＣ5Ｆ8を主成分
としたフルオロカーボンガスを用いても差し支えない。Further, in this embodiment, the fluorocarbon gas containing C 4 F 8 as the main component was used, but CH 2 F 2 , C
H 3 F, no problem even with C 2 F 6, C 3 F 8, C 4 F 6 or fluorocarbon gas mainly composed of C 5 F 8.
【００８９】[0089]
【発明の効果】請求項１記載の発明によれば、酸素プラ
ズマを生成して、反応室内壁に付着したポリマー膜の一
部を除去するため、ポリマー膜の堆積量がメンテナンス
を行う必要がある量になるまでの周期を長くできる。こ
れによって、次のメンテナンスを行うまでの半導体装置
の生産数を多くできる。したがって、半導体装置の製造
コストを下げることができる。According to the first aspect of the present invention, since oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, the amount of the polymer film deposited needs to be maintained. The cycle to reach the quantity can be lengthened. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００９０】請求項２記載の発明によれば、請求項１記
載の発明において反応室内壁の温度を制御するため、エ
ッチングによって反応室内壁に堆積するポリマー膜の堆
積速度を制御することができる。これによって、ポリマ
ー膜の堆積量がメンテナンスを行う必要がある量になる
までの周期をより長くすることが可能となる。したがっ
て、次のメンテナンスを行うまでの半導体装置の生産数
をより多くすることが可能となり、その結果、半導体装
置の製造コストを下げることが可能となる。According to the second aspect of the invention, since the temperature of the inner wall of the reaction chamber is controlled in the first aspect of the invention, the deposition rate of the polymer film deposited on the inner wall of the reaction chamber by etching can be controlled. This makes it possible to extend the cycle until the amount of polymer film deposited reaches the amount that requires maintenance. Therefore, it is possible to increase the number of semiconductor devices produced until the next maintenance, and as a result, it is possible to reduce the manufacturing cost of the semiconductor devices.
【００９１】請求項３記載の発明によれば、請求項１ま
たは２記載の発明において反応室の内壁に窒化アルミニ
ウムを溶射したものを用いるため、エッチングの際に反
応室内壁が同時にエッチングされることがなく、また、
窒化アルミニウムの熱伝導性が良いため、反応室内壁の
温度制御を行う際に温度制御が容易となる。これによっ
て、ポリマー膜の堆積量を精度よく制御することができ
る。したがって、メンテナンスの周期を正確に把握する
ことができる。その結果、半導体装置の製造コストを下
げることが可能となる。According to the invention of claim 3, in the invention of claim 1 or 2, since the inner wall of the reaction chamber is sprayed with aluminum nitride, the inner wall of the reaction chamber is simultaneously etched during etching. And again,
Since the thermal conductivity of aluminum nitride is good, the temperature control becomes easy when controlling the temperature of the inner wall of the reaction chamber. This makes it possible to accurately control the amount of polymer film deposited. Therefore, the maintenance cycle can be accurately grasped. As a result, it is possible to reduce the manufacturing cost of the semiconductor device.
【００９２】請求項４記載の発明によれば、請求項１，
２または３記載の発明において第２のシリコン基板を載
置した電極に高周波電力を印加するため、第２のシリコ
ン基板を載置した電極に堆積したポリマー膜をも除去す
ることができる。According to the invention of claim 4, claim 1,
In the invention described in 2 or 3, since high-frequency power is applied to the electrode on which the second silicon substrate is placed, the polymer film deposited on the electrode on which the second silicon substrate is placed can also be removed.
【００９３】請求項５記載の発明によれば、反応室内壁
温度を１７０℃以上に制御しているため、ポリマー膜の
堆積速度を遅くできる。したがって、メンテナンスを行
う周期をより長くでき、すなわち、次のメンテナンスを
行うまでの生産数をより多くできる。これによって、半
導体装置の製造コストをより下げることができる。According to the fifth aspect of the invention, since the temperature of the inner wall of the reaction chamber is controlled to 170 ° C. or higher, the deposition rate of the polymer film can be slowed down. Therefore, the maintenance cycle can be made longer, that is, the number of products manufactured until the next maintenance can be increased. This can further reduce the manufacturing cost of the semiconductor device.
【００９４】請求項６記載の発明によれば、請求項１，
２，３，４または５記載の発明において一定枚数のシリ
コン基板を処理するまでは、エッチングを繰り返すた
め、一枚毎にポリマー膜を除去するよりも生産効率が良
い。これによって半導体装置の製造コストを下げること
ができる。According to the invention described in claim 6,
In the invention described in 2, 3, 4 or 5, the etching is repeated until a certain number of silicon substrates are processed, and therefore the production efficiency is better than removing the polymer film for each silicon substrate. This can reduce the manufacturing cost of the semiconductor device.
【００９５】請求項７記載の発明によれば、酸素プラズ
マを生成して、反応室内壁に付着したポリマー膜の一部
を除去するため、ポリマー膜の堆積量がメンテナンスを
行う必要がある量になるまでの周期を長くできる。これ
によって、次のメンテナンスを行うまでの半導体装置の
生産数を多くできる。したがって、半導体装置の製造コ
ストを下げることができる。According to the invention described in claim 7, since oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, the deposition amount of the polymer film is reduced to the amount that requires maintenance. You can lengthen the cycle until. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００９６】請求項８記載の発明によれば、請求項７記
載の発明において、反応室内に酸素ガスを主成分として
生成したプラズマを用いて反応室の内壁に付着したポリ
マー膜の一部を除去するとともに、シリコン基板上のフ
ォトレジストとポリマー膜も除去するため、メンテナン
スを行う周期を長くできるとともに、半導体装置の生産
効率を上げ、かつ歩留りも向上する。したがって、半導
体装置の製造コストを下げることができる。According to the invention described in claim 8, in the invention described in claim 7, a part of the polymer film adhered to the inner wall of the reaction chamber is removed by using plasma generated with oxygen gas as a main component in the reaction chamber. In addition, since the photoresist and the polymer film on the silicon substrate are also removed, the maintenance cycle can be extended, the production efficiency of the semiconductor device can be improved, and the yield can be improved. Therefore, the manufacturing cost of the semiconductor device can be reduced.
【００９７】請求項９記載の発明によれば、酸素プラズ
マを生成して、反応室内壁に付着したポリマー膜の一部
を除去するため、ポリマー膜の堆積量がメンテナンスを
行う必要がある量になるまでの周期を長くできる。これ
によって、次のメンテナンスを行うまでの半導体装置の
生産数を多くできる。したがって、半導体装置の製造コ
ストを下げることができる。そのうえ、アルゴンガスプ
ラズマによってシリコン基板表面の電荷の中和を行うた
め、シリコン基板を剥離する際、容易に剥離することが
できる。According to the ninth aspect of the present invention, since oxygen plasma is generated to remove a part of the polymer film adhering to the inner wall of the reaction chamber, the deposition amount of the polymer film is reduced to the amount that requires maintenance. You can lengthen the cycle until. As a result, it is possible to increase the number of semiconductor devices produced until the next maintenance. Therefore, the manufacturing cost of the semiconductor device can be reduced. In addition, since the charge on the surface of the silicon substrate is neutralized by the argon gas plasma, the silicon substrate can be easily peeled off.
【００９８】請求項１０記載の発明によれば、請求項８
または９記載の発明において反応室内壁の温度を制御す
るため、エッチングによって反応室内壁に堆積するポリ
マー膜の堆積速度を制御することができる。これによっ
て、ポリマー膜の堆積量がメンテナンスを行う必要があ
る量になるまでの周期をより長くすることが可能とな
る。したがって、次のメンテナンスを行うまでの半導体
装置の生産数をより多くすることが可能となり、その結
果、半導体装置の製造コストを下げることが可能とな
る。According to the invention of claim 10, claim 8 is provided.
Alternatively, in the invention described in Item 9, since the temperature of the inner wall of the reaction chamber is controlled, the deposition rate of the polymer film deposited on the inner wall of the reaction chamber by etching can be controlled. This makes it possible to extend the cycle until the amount of polymer film deposited reaches the amount that requires maintenance. Therefore, it is possible to increase the number of semiconductor devices produced until the next maintenance, and as a result, it is possible to reduce the manufacturing cost of the semiconductor devices.
【００９９】請求項１１記載の発明によれば、請求項
８，９または１０記載の発明において反応室の内壁に窒
化アルミニウムを溶射したものを用いるため、エッチン
グの際に反応室内壁が同時にエッチングされることがな
く、また、窒化アルミニウムの熱伝導性が良いため、反
応室内壁の温度制御を行う際に温度制御が容易となる。
これによって、ポリマー膜の堆積量を精度よく制御する
ことができる。したがって、メンテナンスの周期を正確
に把握することができる。その結果、半導体装置の製造
コストを下げることが可能となる。According to the eleventh aspect of the invention, in the invention of the eighth, ninth or tenth aspect, the inner wall of the reaction chamber is sprayed with aluminum nitride, so that the inner wall of the reaction chamber is simultaneously etched during etching. In addition, since the aluminum nitride has good thermal conductivity, the temperature control becomes easy when controlling the temperature of the inner wall of the reaction chamber.
This makes it possible to accurately control the amount of polymer film deposited. Therefore, the maintenance cycle can be accurately grasped. As a result, it is possible to reduce the manufacturing cost of the semiconductor device.
【０１００】請求項１２記載の発明によれば、請求項
１，２，３，４，５，６，７，８，９，１０または１１
記載の発明と同様の効果を発揮する。According to the invention of claim 12, claim 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 or 11 is obtained.
The same effect as the described invention is exhibited.
【０１０１】請求項１３記載の発明によれば、請求項
１，２，３，４，５，６，７，８，９，１０，１１また
は１２記載の発明と同様の効果を発揮する。According to the invention of claim 13, the same effect as that of the invention of claim 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 or 12 can be obtained.
【図１】本発明の実施の形態に用いる半導体装置の製造
装置の概略断面図FIG. 1 is a schematic cross-sectional view of a semiconductor device manufacturing apparatus used in an embodiment of the present invention.
【図２】本発明の第１の実施の形態である半導体装置の
製造方法の処理工程図FIG. 2 is a process step diagram of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第２の実施の形態である半導体装置の
製造方法の処理工程図FIG. 3 is a process step diagram of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図４】本発明の第３の実施の形態である半導体装置の
製造方法の処理工程図FIG. 4 is a process step diagram of a semiconductor device manufacturing method according to a third embodiment of the present invention.
【図５】本発明の第４の実施の形態である半導体装置の
製造方法の処理工程図FIG. 5 is a process step diagram of a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
【図６】本発明の第５の実施の形態である半導体装置の
製造方法の処理工程図FIG. 6 is a process step diagram of a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.
１ 上部電極 ２ 高周波電源 ３ 下部電極 ４ 高周波電源 ５ シリコン基板 ６ 反応室 ７ ターボ分子ポンプ ８ ドライポンプ ９ ガス導入口 １０ シールドリング １１ フォーカスリング １２ アルミニウム １３ 窒化アルミニウム １４ ヒータ １５ 加熱電源 １６ 直流電源 1 Upper electrode 2 high frequency power supply 3 Lower electrode 4 high frequency power supply 5 Silicon substrate 6 Reaction chamber 7 Turbo molecular pump 8 Dry pump 9 gas inlet 10 Shield ring 11 Focus ring 12 aluminum 13 Aluminum nitride 14 heater 15 Heating power supply 16 DC power supply
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA15 BA04 BA20 BB29 BB32 DA00 DA02 DA03 DA15 DA23 DA26 DB03 EB01 EB03 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5F004 AA15 BA04 BA20 BB29 BB32 DA00 DA02 DA03 DA15 DA23 DA26 DB03 EB01 EB03
Claims (13)
膜上に形成し、前記フォトレジストを形成した前記酸化
膜を備えた第１のシリコン基板を半導体製造装置の反応
室内に搬入する第１工程と、フルオロカーボンガスを主
成分とするガスから生成したプラズマを用いて前記酸化
膜をエッチングする第２工程と、前記反応室内から前記
第１のシリコン基板を搬出する第３工程と、前記反応室
内に第２のシリコン基板を搬入した後に酸素プラズマを
生成して、前記反応室の内壁に付着したポリマー膜の一
部を除去する第４工程とを含む半導体装置の製造方法。1. A first step of forming a patterned photoresist on an oxide film, and carrying in a first silicon substrate having the photoresist-formed oxide film into a reaction chamber of a semiconductor manufacturing apparatus; and fluorocarbon. A second step of etching the oxide film using plasma generated from gas containing gas as a main component, a third step of unloading the first silicon substrate from the reaction chamber, and a second step of moving the reaction chamber into the reaction chamber. And a fourth step of removing a part of the polymer film attached to the inner wall of the reaction chamber by generating oxygen plasma after the silicon substrate is loaded.
を溶射したものを用いることを特徴とする請求項１記載
の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the reaction chamber has an inner wall having aluminum nitride sprayed thereon.
しつつ行うことを特徴とする請求項１または２記載の半
導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the etching is performed while controlling the temperature of the inner wall of the reaction chamber.
高周波電力を印加しつつ第４工程を行うことを特徴とす
る請求項１，２または３記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the fourth step is performed while applying high-frequency power to the electrode on which the second silicon substrate is placed.
することを特徴とする請求項３または４記載の半導体装
置の製造方法。5. The method of manufacturing a semiconductor device according to claim 3, wherein the temperature of the inner wall of the reaction chamber is controlled to 170 ° C. or higher.
は、第１工程、第２工程、第３工程を繰り返し行うこと
を特徴とする請求項１，２，３，４または５記載の半導
体装置の製造方法。6. The semiconductor device according to claim 1, wherein the first step, the second step and the third step are repeated until a predetermined number of silicon substrates are processed. Manufacturing method.
膜上に形成し、前記フォトレジストを形成した前記酸化
膜を備えたシリコン基板を半導体製造装置の反応室内に
搬入する工程と、フルオロカーボンガスを主成分として
生成したプラズマを用いて前記酸化膜をエッチングする
工程と、前記反応室内に酸素ガスを主成分として生成し
たプラズマを用いて前記反応室の内壁に付着したポリマ
ー膜の一部を除去する工程と、前記反応室内から前記シ
リコン基板を搬出する工程とを含む半導体装置の製造方
法。7. A step of forming a patterned photoresist on an oxide film and carrying in a silicon substrate having the oxide film on which the photoresist is formed into a reaction chamber of a semiconductor manufacturing apparatus, and using fluorocarbon gas as a main component. Etching the oxide film using the generated plasma, and removing a part of the polymer film adhered to the inner wall of the reaction chamber by using the plasma generated oxygen gas as the main component in the reaction chamber, And a step of unloading the silicon substrate from the reaction chamber.
したプラズマを用いて前記反応室の内壁に付着したポリ
マー膜の一部を除去するとともに、シリコン基板上のフ
ォトレジストならびに前記ポリマー膜を除去することを
特徴とする請求項７記載の半導体装置の製造方法。8. A part of the polymer film adhering to the inner wall of the reaction chamber is removed by using plasma generated with oxygen gas as a main component in the reaction chamber, and the photoresist on the silicon substrate and the polymer film are removed. The method for manufacturing a semiconductor device according to claim 7, wherein
膜上に形成し、前記フォトレジストを形成した前記酸化
膜を備えたシリコン基板を半導体製造装置の反応室内に
搬入する工程と、フルオロカーボンガスを主成分として
生成したプラズマを用いて前記酸化膜をエッチングする
工程と、アルゴンガスと酸素を含むガスから生成したプ
ラズマを用いて、前記反応室の内壁に付着したポリマー
膜の一部を除去するとともに、シリコン基板表面の電荷
の中和を行う工程と、前記反応室から前記シリコン基板
を搬出する工程とを含む半導体装置の製造方法。9. A step of forming a patterned photoresist on an oxide film, and carrying in a silicon substrate having the oxide film on which the photoresist is formed into a reaction chamber of a semiconductor manufacturing apparatus, and using fluorocarbon gas as a main component. A step of etching the oxide film using the generated plasma, and a part of the polymer film attached to the inner wall of the reaction chamber is removed by using the plasma generated from a gas containing argon gas and oxygen, and a silicon substrate A method of manufacturing a semiconductor device, comprising: a step of neutralizing surface charges; and a step of unloading the silicon substrate from the reaction chamber.
ムを溶射したものを用いることを特徴とする請求項８ま
たは９記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 8, wherein the reaction chamber is formed by spraying aluminum nitride on its inner wall.
御しつつ行うことを特徴とする請求項８，９または１０
記載の半導体装置の製造方法。11. The etching is performed while controlling the temperature of the inner wall of the reaction chamber.
A method for manufacturing a semiconductor device as described above.
波型容量結合プラズマ，誘導結合プラズマ，マイクロ波
プラズマまたはＶＨＦプラズマであることを特徴とする
請求項１，２，３，４，５，６，７，８，９，１０また
は１１記載の半導体装置の製造方法。12. The plasma is a capacitively coupled plasma, a dual frequency capacitively coupled plasma, an inductively coupled plasma, a microwave plasma or a VHF plasma, and the plasma is characterized in that: 7. A method for manufacturing a semiconductor device according to 7, 8, 9, 10 or 11.
Ｈ3Ｆ，Ｃ2Ｆ6，Ｃ3Ｆ 8，Ｃ4Ｆ6，Ｃ4Ｆ8およびＣ5Ｆ8
のうち少なくとも一つを主成分として含むことを特徴と
する請求項１，２，３，４，５，６，７，８，９，１
０，１１または１２記載の半導体装置の製造方法。13. The fluorocarbon gas is CH.2F2, C
H3F, C2F6, C3F 8, CFourF6, CFourF8And CFiveF8
Characterized by containing at least one of the
Claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
A method of manufacturing a semiconductor device according to 0, 11 or 12.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184581A JP2003007674A (en) | 2001-06-19 | 2001-06-19 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184581A JP2003007674A (en) | 2001-06-19 | 2001-06-19 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007674A true JP2003007674A (en) | 2003-01-10 |
Family
ID=19024319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184581A Pending JP2003007674A (en) | 2001-06-19 | 2001-06-19 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007674A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342869A (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | Plasma processing apparatus and its controlling method |
| JP2007266296A (en) * | 2006-03-28 | 2007-10-11 | Tokyo Electron Ltd | Substrate processing apparatus and sidewall part |
| JP2008519431A (en) * | 2004-10-29 | 2008-06-05 | ラム リサーチ コーポレーション | Method for protecting silicon or silicon carbide electrode surface from morphology modification during plasma etching process |
| JP2008199010A (en) * | 2007-01-30 | 2008-08-28 | Applied Materials Inc | Process for wafer backside polymer removal with wafer front side gas purge |
| JP2008227466A (en) * | 2007-01-30 | 2008-09-25 | Applied Materials Inc | Process for wafer backside polymer removal, and wafer front side scavenger plasma |
| WO2019189763A1 (en) * | 2018-03-30 | 2019-10-03 | ホヤ レンズ タイランド リミテッド | Eyeglass lens, eyeglass, and method for producing eyeglass lens |
| WO2023120412A1 (en) * | 2021-12-22 | 2023-06-29 | 東京エレクトロン株式会社 | Maintenance method for substrate processing device and substrate processing device |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335626A (en) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | Plasma processing device and method |
| WO1998001894A1 (en) * | 1996-07-03 | 1998-01-15 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JPH1070112A (en) * | 1996-06-11 | 1998-03-10 | Applied Materials Inc | Apparatus and method for cleaning semiconductor treating chamber surface |
| JPH10116822A (en) * | 1996-10-14 | 1998-05-06 | Sony Corp | Method and device for dry-etching |
| JPH10233387A (en) * | 1996-12-17 | 1998-09-02 | Denso Corp | Dry etching of semiconductor |
| JPH1161448A (en) * | 1997-08-18 | 1999-03-05 | Sony Corp | Dry etching |
| JPH1180961A (en) * | 1997-09-05 | 1999-03-26 | Sony Corp | Plasma treatment apparatus and plasma treatment |
| JPH11135482A (en) * | 1997-10-29 | 1999-05-21 | Matsushita Electron Corp | Manufacture of semiconductor device and reaction room environment control method for dry etching device |
| JPH11220021A (en) * | 1998-01-30 | 1999-08-10 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2000306883A (en) * | 1999-04-19 | 2000-11-02 | Hitachi Ltd | System and method for plasma treatment |
-
2001
- 2001-06-19 JP JP2001184581A patent/JP2003007674A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335626A (en) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | Plasma processing device and method |
| JPH1070112A (en) * | 1996-06-11 | 1998-03-10 | Applied Materials Inc | Apparatus and method for cleaning semiconductor treating chamber surface |
| WO1998001894A1 (en) * | 1996-07-03 | 1998-01-15 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JPH10116822A (en) * | 1996-10-14 | 1998-05-06 | Sony Corp | Method and device for dry-etching |
| JPH10233387A (en) * | 1996-12-17 | 1998-09-02 | Denso Corp | Dry etching of semiconductor |
| JPH1161448A (en) * | 1997-08-18 | 1999-03-05 | Sony Corp | Dry etching |
| JPH1180961A (en) * | 1997-09-05 | 1999-03-26 | Sony Corp | Plasma treatment apparatus and plasma treatment |
| JPH11135482A (en) * | 1997-10-29 | 1999-05-21 | Matsushita Electron Corp | Manufacture of semiconductor device and reaction room environment control method for dry etching device |
| JPH11220021A (en) * | 1998-01-30 | 1999-08-10 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2000306883A (en) * | 1999-04-19 | 2000-11-02 | Hitachi Ltd | System and method for plasma treatment |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048327B2 (en) | 2003-05-16 | 2011-11-01 | Tokyo Electron Limited | Plasma processing apparatus and control method thereof |
| JP2004342869A (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | Plasma processing apparatus and its controlling method |
| JP2008519431A (en) * | 2004-10-29 | 2008-06-05 | ラム リサーチ コーポレーション | Method for protecting silicon or silicon carbide electrode surface from morphology modification during plasma etching process |
| KR101191696B1 (en) | 2004-10-29 | 2012-10-16 | 램 리써치 코포레이션 | Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing |
| JP2007266296A (en) * | 2006-03-28 | 2007-10-11 | Tokyo Electron Ltd | Substrate processing apparatus and sidewall part |
| JP4709047B2 (en) * | 2006-03-28 | 2011-06-22 | 東京エレクトロン株式会社 | Substrate processing apparatus and side wall parts |
| JP2008199010A (en) * | 2007-01-30 | 2008-08-28 | Applied Materials Inc | Process for wafer backside polymer removal with wafer front side gas purge |
| JP2008227466A (en) * | 2007-01-30 | 2008-09-25 | Applied Materials Inc | Process for wafer backside polymer removal, and wafer front side scavenger plasma |
| WO2019189763A1 (en) * | 2018-03-30 | 2019-10-03 | ホヤ レンズ タイランド リミテッド | Eyeglass lens, eyeglass, and method for producing eyeglass lens |
| JP2019179135A (en) * | 2018-03-30 | 2019-10-17 | ホヤ レンズ タイランド リミテッドＨＯＹＡ Ｌｅｎｓ Ｔｈａｉｌａｎｄ Ｌｔｄ | Spectacle lens, spectacles, and method of fabricating spectacle lens |
| CN111295616A (en) * | 2018-03-30 | 2020-06-16 | 豪雅镜片泰国有限公司 | Eyeglass lens, eyeglass, and method for manufacturing eyeglass lens |
| CN111295616B (en) * | 2018-03-30 | 2022-07-19 | 豪雅镜片泰国有限公司 | Eyeglass lens, eyeglass, and method for manufacturing eyeglass lens |
| US11422387B2 (en) * | 2018-03-30 | 2022-08-23 | Hoya Lens Thailand Ltd. | Eyeglass lens, eyeglass, and method for producing eyeglass lens |
| WO2023120412A1 (en) * | 2021-12-22 | 2023-06-29 | 東京エレクトロン株式会社 | Maintenance method for substrate processing device and substrate processing device |
| JP7357182B1 (en) | 2021-12-22 | 2023-10-05 | 東京エレクトロン株式会社 | Maintenance method for substrate processing equipment and substrate processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7079686B2 (en) | Film formation method and film formation equipment | |
| CN109075030B (en) | Plasma processing process for in-situ chamber cleaning efficiency enhancement in a plasma processing chamber | |
| JP6854600B2 (en) | Plasma etching method, plasma etching equipment, and substrate mount | |
| TWI628711B (en) | Method of processing target object | |
| CN100414672C (en) | Plasma processing method and plasma processing device | |
| US9177781B2 (en) | Plasma processing method and manufacturing method of semiconductor device | |
| JP2005039015A (en) | Method and apparatus for plasma processing | |
| WO2007052534A1 (en) | Etching method and etching apparatus | |
| JP2010199475A (en) | Cleaning method of plasma processing apparatus and storage medium | |
| JP4702938B2 (en) | Surface treatment method and surface treatment apparatus | |
| JP2003007674A (en) | Method of manufacturing semiconductor device | |
| KR100593826B1 (en) | Dry etching method | |
| JP4755963B2 (en) | Manufacturing method of semiconductor device | |
| TW201909272A (en) | Method of cleaning plasma processing | |
| KR100867174B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium | |
| JP4381694B2 (en) | Sample surface treatment method | |
| KR20040096380A (en) | Method for cleaning of chamber for depositing metal oxide and apparatus for depositing to performing the same | |
| CN111725062B (en) | Film etching method and plasma processing apparatus | |
| JP2002319569A (en) | Dry etching method | |
| TWI244696B (en) | Process for reducing particle formation during etching | |
| JP2003017475A (en) | Dry etching method | |
| JP2000012521A (en) | Plasma ashing method | |
| JP7232135B2 (en) | Dry etching method and device manufacturing method | |
| JPH02270320A (en) | Method and device of surface treatment | |
| JP3235095B2 (en) | Method of forming silicon oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |