JP4698387B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4698387B2
JP4698387B2 JP2005320303A JP2005320303A JP4698387B2 JP 4698387 B2 JP4698387 B2 JP 4698387B2 JP 2005320303 A JP2005320303 A JP 2005320303A JP 2005320303 A JP2005320303 A JP 2005320303A JP 4698387 B2 JP4698387 B2 JP 4698387B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
tape
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005320303A
Other languages
English (en)
Other versions
JP2007129057A (ja
Inventor
俊彦 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005320303A priority Critical patent/JP4698387B2/ja
Publication of JP2007129057A publication Critical patent/JP2007129057A/ja
Application granted granted Critical
Publication of JP4698387B2 publication Critical patent/JP4698387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に係わり、特に、LGA(Land Grid Array)型及びBGA(Ball Grid Array)型等グリッドアレイ型の半導体装置を製造する技術に適用して有効な技術に関する。
半導体装置の小型化を図る製品構造として、パッケージが半導体チップの大きさと一致または近似する半導体装置、いわゆるチップサイズパッケージ(以下、CSPと呼称)が知られている。
また、CSP製品において、配線基板(回路基板)を用いたBGA(Ball Grid Array)製品にあっては、高価な回路基板に代えて安価な金属製のリードフレームを使用してBGA製品を製造する方法が提案されている(例えば、特許文献1)。
特開平10−50922号公報
半導体装置は高機能化等に伴い、外部電極端子(ピン)の数はより増大の傾向にある。リードフレームを使用したBGA型の半導体装置は、その製造の最終段階で、リードフレームの封止体の内外に亘って延在するリードを封止体の外周縁で切断する。従って、BGA型の半導体装置の外部電極端子の数は、封止体の周縁から延在するリードの数によって決まる。
従って、ピン数の増大を図るには、リード本数の増大を図る必要があり、製品サイズが大きくなってしまう。
そこで、本発明者は、封止体の周縁から延在するリードの本数を増大させることなくピン数の増大を図ることを検討し、本発明をなした。
本発明の目的は、外部電極端子数を増大できる半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、薄型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、小型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、安価な半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着され、前記第1の面の反対面となる第2の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の複数本の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする。
また、前記メッキ膜の露出する面に重ねて突起電極が形成されている。前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっている。前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられている。前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記突出する部分以外のリード部分に接続されている。前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっている。前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されている。前記リードは階段状に一段屈曲し、前記リードの第2の面の一部が他のリード部分の第2の面よりも前記封止体の下面寄りになっている。前記封止体の下面寄りでない面に前記ワイヤが接続されている。
このような半導体装置は、以下の工程を有する製造方法で製造される。
半導体装置は、
(a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
(b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部は前記第2の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
(c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
(d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
(e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
(f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
(g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
(h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
(i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程を経て製造される。
また、前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成する。前記工程(b)では、前記連結部を前記枠の中央に設ける。前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断する。前記工程(b)では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させる。
(2)上記(1)の構成において、前記メッキ膜は前記封止体内に位置することなく、前記メッキ膜は前記封止体の下面から突出した構造になっている。このような半導体装置は、前記工程(b)において前記リードの第2の面の突出した面にはメッキ膜を設けず、前記工程(h)において前記リードの前記突出する面を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆い、前記工程(i)を行う前に前記樹脂層の表面に露出する前記リードの突出した面にメッキ膜を形成することによって製造される。
(3)上記(1)の構成において、半導体装置にあっては、前記リードは前記第2の面を部分的に突出させることなくリードを平坦な構造(平板状)とし、前記リードの第2の面に部分的に前記メッキ膜を形成した構造になっている。
このような半導体装置は、上記(1)の構成の半導体装置の製造方法において、前記工程(b)にあっては、矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の外部電極端子が形成される部分にはメッキ膜が設けられている平板状のリードフレームを準備することによって製造される。
また、前記工程(g)の前記接続体による前記リードと前記電極との接続において、接続体としてワイヤを使用する場合には、上記(1)の構成の半導体装置の製造方法と同様に、前記工程(b)にあっては前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、前記工程(g)にあっては前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断する。また、前記ワイヤが封止体の表面に露出しないように、前記工程(b)にあっては前記メッキ膜の厚さを厚く形成しておく。
(4)上記(1)乃至(3)の構成において、半導体装置は、前記リードと前記電極をワイヤで接続することなく、代りに前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されている構造になっている。例えば、前記接続体は圧接材料で形成されている構造になっている。また、前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接する構造になっている。
このような半導体装置は、上記(1)乃至(3)の構成の半導体装置の製造方法において、前記工程(g)にあっては前記ワイヤ接続に代えて前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することによって製造される。前記接続体として圧接材料を用いる。前記開口部における前記リードと前記半導体チップの前記電極との間隔が大きい場合には、前記工程(b)にあっては前記開口部に位置する前記リード部分を前記第1の面側に一段階段状に突出するように屈曲させることによって製造される。
(5)上記(1)及び(2)の構成において、半導体装置にあっては、前記リードは階段状に屈曲する構造ではなく、前記リードの一部の第2の面が所定厚さエッチングされ、エッチングされない前記リードの第2の面が前記封止体の下面寄りになる構造になっている。
このような半導体装置は、上記(1)及び(2)の構成の半導体装置の製造方法において、前記工程(b)にあっては前記リードの第2の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることによって製造される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)半導体装置の製造方法においては、製品形成部の枠の内側から枠の中央側に延在する複数のリードと、枠の中央に設けられる連結部から枠側に延在する複数のリードを有するリードフレームが準備される。その後、このリードフレームに、半導体チップの電極に対応する部分及び連結部に対応する部分に開口部を有するテープが接着される。さらに、前記開口部に露出する連結部は切除される。この切除によって連結部によって一体となっていたリードは分離されるが、テープに支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置を製造する結果、封止体の周縁から内側に亘って延在するリードに外部電極端子(ピン)が形成されるばかりではなく、開口部から延在しテープに支持されるリードにも外部電極端子(ピン)を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体のサイズとの関係において、封止体の周縁に並ぶリードの配置が最大限の本数となっている状態においても、封止体の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリードにも外部電極端子(ピン)を形成することができるため、ピン数の増大を図ることができる。即ち、封止体のサイズを大きくすることなくピン数の増大を図ることができる。
(b)半導体装置においては、ワイヤは半導体チップの電極に最初に接続され(第1ボンディング)、その後リードに接続(第2ボンディング)された構造になっている。また、ワイヤは階段状に一段屈曲したリードの低い面(第2の面)に接続(第2ボンディング)される。第2ボンディングは接続部からの高さが第1ボンディング部分に比較して充分低くできるため、リードの低い面(第2の面)からメッキ膜の露出する表面側に至る深さに形成される封止体を構成する樹脂内に入り、ワイヤは所定の厚さの樹脂で確実に覆われることになる。この結果、ワイヤの封止体による封止性能が低下しなくなる。例えば、0.1mmの厚さのリードに直径が20μmのワイヤを使用してネイルヘッドワイヤボンディングを行った場合、リードを階段状に一段屈曲する段差を0.1mmとすれば、第2ボンディング部からワイヤのループの頂点までの高さが20マイクロm程度となるワイヤは充分な厚さの樹脂で覆われることになる。
(c)半導体装置は、電極を有する半導体チップの第1の面とリードの第1の面を電極に対応する開口部を有するテープで接着し、かつ電極とリードの第2の面を前記開口部を貫通するワイヤで接続する構造となっている。従って、半導体チップの第2の面を覆う封止体を構成する樹脂の厚さを薄くすることができる。また、リードの第2の面に接続されるワイヤも上記(b)に記載したようにリードの段差内に納まることから、封止体を薄くでき、半導体装置の薄型化を図ることができる。
(d)半導体装置の製造方法において、樹脂層及びリードフレームの切断時、切断位置を樹脂層内に位置する半導体チップの周縁に近接する位置にすることによって、封止体のサイズを半導体チップのサイズに近づけることができ、半導体装置のCSP化、即ち、小型化が達成できる。
(e)半導体装置の製造方法において、樹脂層の形成の後、樹脂層から露出するメッキ膜に突起電極を形成して外部電極端子を形成することから、BGA型の半導体装置が製造される。この製造方法において、突起電極を形成せずに樹脂層からメッキ膜を露出させるだけの構造とすることによって、LGA型の半導体装置を製造することができる。LGA型の半導体装置はBGA型の半導体装置に比較して薄型となる。
(f)半導体装置の製造方法において、リードフレームに設ける連結部は枠の中央に設けられる。この結果、中央から周辺の枠に向かって均一にリードを延在させることができ、連結部から延在するリードの数を多くすることができ、半導体装置のピン数の増大を図ることができる。
前記(2)の手段によれば、上記(1)の手段による効果に加え、メッキ膜が封止体の外(下面)に突出することから、外部電極端子の高さ(厚さ)が高くなり、半導体装置の実装特性が向上するという効果がある。また、メッキ膜に突起電極を形成しない場合に形成されるLGA型の半導体装置では、封止体の下面に外部電極端子となるメッキ膜が突出することから、LGA型の半導体装置の実装特性が向上する。
前記(3)の手段によれば、上記(1)の手段による効果に加え、リードが平坦な構造(平板状)となっていることから、半導体装置の薄型化を図ることができるという効果がある。前記(3)の手段では、メッキ膜の厚さが上記(1)の手段による場合に比較して厚くしても(例えば、10μm)、この厚さはリードを階段状に段差(例えば、100μm)を付ける場合よりも小さくなることから封止体の厚さを薄くでき、半導体装置の薄型化を図ることができる。
前記(4)の手段によれば、(a)リードと電極は開口部内において接続体を介して重ねて接続される構造(半導体チップのフェイスダウンボンディング構造)となっていることから、封止体によるリードと電極との封止性能が高くなる。また、リードと電極をワイヤで接続する場合は、ワイヤのループ高さを低くするように注意を払ってワイヤボンディングを行わなければならないが、フェイスダウンボンディングではこのような注意は不要となり、半導体装置の生産性が向上する。接続体として圧接材料を使用する場合は、圧接処理によってリードの接続用メッキ膜と電極が電気的に接続されるため、さらに生産性が高い。
(b)開口部に位置するリード部分を一段階段状に屈曲させてテープ上に位置するリード部分に比較して半導体チップ(電極)に近接させる構造の場合、接続体によるリードと電極の接続がさらに確実となる。この構造は、テープが厚い場合はさらに有効である。
前記(5)の手段によれば、リードの上下面のそれぞれ所定部分を所定厚さエッチングして段差構造のリードを形成するため、プレスで屈曲させて段差構造のリードを形成する場合に比較して精密に形成することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図21は本発明の実施例1の半導体装置及びその製造方法に係わる図であり、図1乃至図5は半導体装置の構造に係わる図である。図1は半導体装置の外観を示す斜視図、図2は図1のA−A線に沿う断面図、図3は図2の一部を示す拡大断面図、図4は半導体装置の底面図である。また、図5は半導体装置における半導体チップ、半導体チップの電極、リード及びワイヤの位置関係を示す模式図である。
実施例1の半導体装置1は、図1及び図4に示すように、外観的には偏平な四角形の封止体2と、前記封止体2の下面にグリッドアレイ状に設けられた複数の外部電極端子3とからなっている。封止体2は上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する構造になっている。外部電極端子3は、突起電極となり、例えば、直径0.3mmの半田ボールで形成したバンプ電極となっている。外部電極端子3は、特に限定はされないが、図4に示すように、枠状に3列並んで配置されている。外部電極端子3のピッチは、例えば、500μmである。
封止体2の内部には、図2及び図3に示すように、四角形の半導体チップ4が封止されている。半導体チップ4は、複数の電極5を有する第1の面4a及び第1の面4aの反対側になる第2の面4bを有し、第1の面4aが封止体2の下面側に位置する状態で封止体2内に位置している。第2の面4bは半導体(例えば、シリコン)からなる平坦な面になっている。半導体チップ4は、例えば、150μm程度の厚さになっている。また、電極5は、例えば、一辺が80μmの正方形になっている。半導体チップ4の周縁と封止体2の周縁との間隔は、例えば、50μm程度となり、半導体装置1の耐湿性を維持するに必要にして最小限の厚さとなっている。これによって、半導体装置1の外形は半導体チップ4の大きさに近似させることができ、半導体装置1の小型化を図ることができる。
半導体チップ4の第1の面4aに設けられる複数の電極5は、特に限定はされないが、図5に示すように、半導体チップ4の周縁に近接した位置に、かつ各辺に沿って1列に配置されている。半導体チップ4は、半導体装置1を実装基板等に実装する際の状態において、図2に示すように、第1の面4aを下面とし、第2の面4bを上面とする状態で封止体2内に封止されている。
半導体チップ4の第1の面4aには、図2に示すように、テープ6が接着されている。テープ6は絶縁性の樹脂製のテープ(心材)からなり、両面に図示しない絶縁性の接着層を有する構造になっている。テープ6には、半導体チップ4の電極5に対応する部分に開口部7を有するとともに、所定部に開口部8を有している。図5に示すように、電極5に対応する開口部7は、半導体チップ4にテープ6を貼り合わせた際、半導体チップ4の各辺に一列に並ぶ電極5の一列全体が開口部7内に位置するように四角形のテープ6の各辺に沿ってそれぞれ設けられている。また、前記所定部に設けられる開口部8の一例として、図5に示すように、四角形のテープ6の中央部に四角形の開口部8が設けられている。開口部8はテープ6の四角形の外周に対して相似形の関係にある。一例を挙げるならば、テープ6の厚さは全体で100μm程度となる。この内訳は心材が50μmで、その心材の両面に設けられる接着層の厚さが25μm程度となる。心材はポリイミド系樹脂で形成され、接着層は熱硬化性樹脂で形成されている。
封止体2内において、テープ6の半導体チップ4が接着される面の反対面となる面に導電性のリード9が複数接着されている。リード9はテープ6の図示しない接着層によって接着される。リード9は、後述する金属板をパターニングしたリードフレームの各部を切断することによって形成される。リードフレームは第1の面と、この第1の面の反対面になる第2の面を有している。従って、リード9となった状態でもリードフレームの第1の面をリードの第1の面とし、リードフレームの第2の面をリードの第2の面とすることになる。リードフレームは、鉄−ニッケル系の合金板、銅合金板等、半導体装置の製造で一般に用いる0.1〜0.125mmの厚さの金属板で形成される。実施例では、リードフレームは,0.1mmの厚さの42アロイで形成されている。
リード9は、図3及び図2に示すように、第2の面9bの一部が他の部分よりも突出して封止体2の下面寄りになる構造となっている。即ち、リード9は階段状に一段屈曲して突出し、この突出したリード部分の第2の面9bの一部が他のリード部分の第2の面9bよりも封止体2の下面寄りになっている。そして、リード9の突出した部分の突出面(突出端面)には封止体2の下面に露出する導電性のメッキ膜10が形成されている。実施例1では、メッキ膜10に重ねて突起電極11が形成されて外部電極端子3が形成されて、BGA型の半導体装置1が形成されている。前記メッキ膜10は、例えば、2層構造となっている。下層は厚さ15μmの銅層であり、上層は厚さ5μmのニッケル層である。また、図2及び図3に示すように、突出部分が形成されないリード部分の第1の面9aがテープ6に接着されている。
図5はテープ6の開口部7,8と、リード9及び半導体チップ4の電極5との位置関係が分かるように封止体2を部分的に除去して示す模式図である。従って、図5はリード9の第2の面9bが表れる図である。図5に示す図の最外郭線は四角形(正方形)になっているが、この四角形は封止体2の外郭線であり、かつテープ6の外郭線でもある。これは、後述するが、半導体装置の製造において、テープ6を封止する樹脂層を縦横に切断して封止体2を形成するためである。テープ6にはリード9が接着されていることから、リード9もこの切断によって切断される。
四角形の封止体2及びテープ6の外郭線の僅か内側に二点鎖線で示す四角形が半導体チップ4の外郭線である。半導体チップ4の4辺(外郭線)の内側には、テープ6に形成された細長い開口部7がそれぞれ位置している。これら4本の開口部7のそれぞれの中央に沿って電極5が一列に並んで配列されている。
テープ6の外郭線である4辺からそれぞれ中央に向かって細いリード9が複数延在している。リード9は平面において必要に応じて屈曲させられている。また、リード9の内端あるいはその途中部分は膨らんだパターン9dとなっている。実施例では膨らんだパターン9dは円形となっている。この膨らんだパターン9d部分が階段状に突出する部分であり、前述のように膨らんだパターン9dの第2の面9bには、メッキ膜10が形成され、かつ突起電極11が形成されて外部電極端子3が形成される(図3参照)。
一方、これが本発明の特徴の一つであるが、図5及び図2に示すように、四角形のテープ6の中央には開口部8が設けられている。そして、この開口部8の僅か内側からテープ6の表面に沿ってリード9が延在している。これら開口部8部分から延在するリード9も平面において必要に応じて屈曲させられている。開口部8部分から延在するリード9の一部は、その先端をテープ6の外郭線まで延在させることなくテープ6の途中の位置までとなっている。テープ6の途中で止まるリード9においてもメッキ膜10を形成するための膨らんだパターン(円形)9dが設けられている。これら膨らんだパターン9dは四角形枠状に3列に配置されている。また、開口部8部分から延在するリード9の一部は、テープ6の外郭線まで延在している。特に限定はされないが、開口部8部分からテープ6の外郭線まで延在するリード9は、図5では四角形の左の上下の角部近傍と右の上の角部近傍の3箇所から延びている。
前記開口部8部分から延在するリード9は、図5には示されないが、開口部8の内側に位置し、既に切断除去された連結部から延在していたものである。そして、開口部8部分からテープ6の外郭線まで延在する前記3本のリード9は、連結部が除去される前は連結部を支持する支持リード9fを構成していたものである。リードフレームにテープ6を接着した後、連結部は除去される。
このように連結部から延在するリードにも外部電極端子を形成することによって、封止体の各辺から延在するリードの数よりも多くの外部電極端子を形成することができる。封止体の各辺に最大限の本数のリードを配置した場合においても、連結部からリードを延在させる構造を採用することによってさらに外部電極端子(ピン)の数を増大させることができる。図5では、3本の支持リード9fを設けられているが、四角形の対角線に沿うように4本の支持リード9fを配置してさらに連結部を安定支持するようにしてもよい。
図5に示すリード9は、換言するならば、一部のリード9は一端が封止体2の側面に露出し他の一端がテープ6面上に位置し、一部のリード9は一端が封止体2の側面に露出し他の一端が開口部8に位置し、残りのリード9は一端が開口部8に位置し他の一端がテープ6面上に位置している構造になっている。
また、図5に示すように、開口部7に露出する各電極5と、所定のリード9の前記突出する部分以外のリード部分は曲線を描いて延在する導電性のワイヤ12で接続されている。ワイヤ12は、開口部8を貫通し、一端が電極5に接続され、他の一端がリード9に接続される構造になっている。
また、実施例では、リード9に接続されるワイヤ12の高さを低くするため、ワイヤ12は電極5に最初に接続(第1ボンディング)され、その後リード9に接続(第2ボンディング)される。一般に、金線を用いる超音波振動を伴う熱圧着法では、第1ボンディング部分のワイヤループ高さは高くなる。第2ボンディングでは、引き回したワイヤをボンディングツールの先端で押し潰すことになるため、第2ボンディング部分のワイヤの高さは低くできる。ワイヤボンディング時は、リード9の第2の面9bが上面となる状態でワイヤボンディングが行われる。この結果、ワイヤボンディング時はリード9を接続するリード面はリード9の突出面(突出端面)よりも一段低い位置になる。従って、一段低い高さ(段差)のテープ6に接続されるワイヤ12は、リード9の表面に沿って極めて小さい傾斜角度で延在し、その先端がリード9に接続されることになる。この結果、第2ボンディング部分でのワイヤ12の表面と、一段高く突出したリード9の表面との間の間隔は、リード9の段差を0.1mm、ワイヤ12の直径を20μm、ワイヤのループ高さ(第1ボンディング位置からの高さ)を220μmとした場合、80μm程度となる。そして、この400μmにメッキ膜10の厚さを加える厚さが封止体2を構成する樹脂の厚さとなる。従って、ワイヤ12は充分な厚さの樹脂で覆われることになり、封止体2による半導体装置1の耐湿性は充分なものとなる。なお、電極5とリード9を電気的に接続する接続体はワイヤ12に限定されるものではない。
このような半導体装置1を実装基板に実装した図を図6に示す。半導体装置1の実装においては、所定の電子装置を構成する実装基板15の上面に半導体装置1の外部電極端子3に対応して導電性のランド16を設けておく。そして、半導体装置1をその外部電極端子3が前記ランド16上に重なるように実装基板15上に載置した後、半田のバンプ電極からなる外部電極端子3を一次的に加熱処理(リフロー)して、外部電極端子3でランド16にメッキ膜10を電気的に接続する。
つぎに、半導体装置1の製造方法について、図7乃至図21を参照して説明する。半導体装置1は、図7に示すフローチャートのように、リードフレーム・テープ等準備(S01)、テープ貼り付け(接着)(S02)、リードフレーム部分的除去(S03)、チップボンディング(S04)、ワイヤボンディング(S05)、モールディング(S06)、バンプ電極(突起電極)形成(S07)、切断(個片化:S08)の各工程を経て製造される。
S01工程では、リードフレーム、テープ及び半導体チップがそれぞれ準備される。半導体チップ4は、既に説明したとおり、図5に示すように、第1の面4aに複数の電極5を有する。四角形の半導体チップ4の各辺に沿う第1の面4aには、一列に複数の電極5が配列されている。半導体チップ4の第2の面4bは、図2に示すように、平坦な半導体面になっている。
リードフレーム20は、図8に示すように、厚さ0.1mmの42アロイ板を所定パターンに形成した四角形(正方形)の製品形成部21を複数有する構造になっている。図8のリードフレーム20では、製品形成部21が2列3行にマトリックス状に配置された構造になっている。
製品形成部21は、矩形状の枠22と、この枠22の内側に形成される複数のリード等からなっている。図9は枠22を省略した製品形成部21を示す図である。以後の説明においても、単独の製品形成部21の説明部分では図から枠22を省略した図で説明することが多い。リードフレーム20の状態では、図8に示すように、隣接する製品形成部21は枠22を共有している。また、リードフレーム20の外周部分の枠は隣接する製品形成部21の枠部分よりも太くなっている。これはリードフレーム20の強度向上のためである。また、図示しないが、リードフレーム20の移送やリードフレーム20の位置決めに使用する円形孔や長孔等によるガイド孔を、リードフレーム20の外周部分の枠に設けてある。
製品形成部21は、図8に示すように、矩形状の枠22と、枠22の内側から枠内に片持ち梁状に延在する複数のリード9と、枠内の所定部(中央部)に設けられる連結部23と、この連結部23を支持する枠22から延在するリード9(支持リード9f)と、連結部23から枠側に延在する片持ち梁構造の複数のリード9とからなっている。この製品形成部21には、製品形成部21よりも僅かに小さい半導体チップ4が重ねられて固定されるようになっている。四角形(正方形)の半導体チップ4の中心は四角形(正方形)の製品形成部21の中心と一致するようになっている。連結部23は製品形成部21の中央に設けられている。図9は製品形成部21の拡大図であり、支持リード9fは、四角形の左の上下の角部近傍と、四角形の右の下部分の角部近傍から延在して連結部23を支持している。枠22及び連結部23から延在するリード9の途中部分は所定箇所に膨らんだパターン9dが設けられている。実施例では、膨らんだパターン9dは円形となっている。この膨らんだパターン9dは円形以外のパターンであってもよい。例えば、膨らんだパターン9dは、半導体チップ4の電極5に対応するように四角形であってもよい。膨らんだパターン9d部分は、図10に示すように、リード9の第2の面9b側に一段階段状に突出した部分である。階段状に一段突出させるための段差は、例えば、0.1mmである。また、突出した部分の面(先端面)には、メッキ膜10が形成されている。メッキ膜10は、例えば、2層構造となっている。下の層は厚さ15μmの銅層であり、上層は厚さ5μmのニッケル層である。リード9に段差を設けることは、メッキ膜10の表面が封止体2の下面に露出させ、外部電極端子を形成するためである。
また、リード9には導電性のワイヤが接続される。このワイヤが接続されるリード表面には、ワイヤとの接続性を良好とするためのメッキ膜が形成されている。このメッキ膜は図では省略する。ワイヤとして金線を用いる場合、メッキ膜は5μm程度の厚さが使用される。
また、リード9の幅は60〜65μm幅が望ましい。実施例ではリード9の幅は60μmとなっている。また、枠22から延在するリード9の狭い箇所のリードピッチは130μmである。
S01工程で準備するテープ6は、絶縁性の樹脂製のテープ(心材)からなり、両面に図示しない絶縁性の接着層を有する構造になっている。テープ6は、図11に示すように、リードフレーム20の製品形成部21に対応して単位テープ部26を有している。テープ6は半導体装置の製造工程で樹脂層及びリードフレーム共々切断されて、単位テープ部26は、図2及び図3で説明したテープ形状になる。従って、単位テープ部26には、半導体チップ4の電極5に対応する部分に開口部7を有するとともに、四角形(正方形)の単位テープ部26の所定部、即ち、中央部に開口部8を有している。開口部8は四角形の単位テープ部26の外周に対して相似形の関係にある。また、一例を挙げるならば、テープ6の厚さは全体で100μm程度となる。この内訳は心材が50μmで、その心材の両面に設けられる接着層の厚さが25μm程度となる。心材はポリイミド系樹脂で形成され、接着層は熱硬化性樹脂で形成されている。
半導体チップ4を単位テープ部26に位置決めして接着(貼り合わせ)した場合、半導体チップ4の各辺に沿って一列に並ぶ電極5が各開口部7の中央に沿って配列されるように単位テープ部26のパターンが形成されている。また、リードフレーム20にテープ6を位置決めして接着(貼り合わせ)すると、図12に示すように、リードフレーム20の連結部23が開口部8内に位置し、連結部23の周縁から延在するリード9の付け根部分が開口部8内に露出し、各開口部7にリード9が並んで露出するように単位テープ部26のパターンが形成されている。
S01工程で半導体チップ4、リードフレーム20及びテープ6を準備した後、図12に示すように、リードフレーム20にテープ6を位置決めして、テープ6の接着層を使用してリードフレーム20とテープ6を接着する(S02)。図13は接着された単位テープ部26と製品形成部21を示す拡大図である。この接着によって、図12及び図13に示すように、リードフレーム20の連結部23が開口部8内に位置し、連結部23の周縁から延在するリード9の付け根部分が開口部8内に露出する。また、各開口部7にはリード9が並んで露出する。
つぎに、図14に示すように、リードフレームの部分的除去を行い、各単位テープ部26の開口部8内に位置する連結部23を除去する(S03)。この連結部23の除去によって、連結部23から延在する各リード9は分離される。除去は、プレス切断またはエッチングによって行う。連結部23から延在するリード9の付け根部分の切断またはエッチングによって連結部23が除去される。これにより、図14及び図15に示すように、開口部8の周囲にリード9の一端(内端)が突出延在することになる。図15は単位テープ部26と製品形成部21を示す拡大図である。プレス切断及びエッチングによってリード9の内端を開口部8の縁に合わせることができる。また、エッチングの場合、テープ6の表面に形成するエッチング用マスクのパターンによって、リード9の内端を開口部8の外側であるテープ上に位置させることができる。
つぎに、テープ6のリードフレーム20が接着された面と反対となるテープ面において、製品形成部21(単位テープ部26)に対して半導体チップ4を位置決めし、半導体チップ4の電極5を有する第1の面4aをテープ6に接着する(チップボンディング:S04)。このチップボンディングによって、図16に示すように、単位テープ部26の各開口部7の中央に沿って一列に電極5が位置する。また、電極5は開口部7を横切るリード9に接触することなく、リード9とリード9の間、あるいはリード9から外れた位置に位置する。
つぎに、開口部7内に露出する電極5とリード9を導電性の接続体で接続する。接続体として、例えば、直径20μmの金線からなるワイヤを使用して接続を行う(ワイヤボンディング:S05)。図17及び図18に電極5とリード9をワイヤ12で接続した状態を示す。図17は平面的な図であり、図18は断面図である。また、図18(a)はリード9と電極5の接続を説明するための模式的な断面図であり、図18(b)は図18(a)の一部を拡大し、かつリード9の表面部分に接続用メッキ膜30を設け、この接続用メッキ膜30上にワイヤ12を接続した例を示す。
実施例では、超音波振動を伴う熱圧着法でワイヤボンディングを行う。ワイヤボンディング時、リードフレーム20はリード9の第2の面9bが上面となる状態でワイヤボンディングが行われる。この際、前述のように、リード9に接続されるワイヤ12部分の高さを低くするため、開口部7に露出する電極5に最初にワイヤ12の一端を接続(第1ボンディング)し、その後リード9にワイヤの途中部分を接続(第2ボンディング)する。接続後、ワイヤを第2ボンディング部分から切断させる。これにより、ワイヤ12は一端を電極5に接続し、開口部7を貫通してループを描いてリード9に接続されることになる。この接続方法によって、第2ボンディング部分でのワイヤ12の表面(上面)と、一段高く突出したリード9の表面(上面)との間の間隔は、リード9の段差を0.1mm、ワイヤ12の直径を20μm、ワイヤのループ高さ(第1ボンディング位置からの高さ)を220μmとした場合、80μm程度とすることができる。この結果、ワイヤ12の上面と、一段高く突出したリード9の上面との間の間隔(80μm)と、この間隔の寸法にメッキ膜10の厚さ(10μm)を加える厚さが、後述するモールディング時に形成される樹脂層を構成する樹脂の厚さとなり、最終的には封止体2を構成するワイヤ12を覆う樹脂の厚さとなる。
つぎに、ワイヤボンディングが終了したリードフレーム20の上下面をモールディングによって絶縁性樹脂で覆って一定厚さの樹脂層32を形成する(S06)。図19はトランスファモールディング装置における成形金型の下型34と上型35との間にワイヤボンディングが終了したリードフレーム20等を型締めしてトランスファモールディングを行った状態を示す一部の断面図である。下型34と上型35とによって形成されるキャビティ38に図示しないゲートから溶けた絶縁性の樹脂を圧入することによって、キャビティ38部分に樹脂層32が形成される。このモールディング時、リードフレーム20が下側となり、半導体チップ4が上側となる状態で下型34及び上型35の型締めが行われる。リードフレーム20のリード9の突出した部分の先端面に形成されたメッキ膜10の表面が下型34に接触するようになる。
しかし、実施例では、被モールディング体(リードフレーム20等)と下型34及び上型35との間に弾性体からなるシート36,37を介在させてモールディングを行う。下型34にメッキ膜10が直接接触するようにした場合、下型34とメッキ膜10との間に隙間が発生すると、樹脂層を形成する樹脂が入り込み、メッキ膜10の表面に付着してしまう。下型34とメッキ膜10の間に弾力的に作用するシート36を介在させることによって、メッキ膜10の表面は保護されるため、メッキ膜10のシート36に接触する表面に樹脂が付着しなくなる。
つぎに、図20に示すように、メッキ膜10に半田ボールを重ねて供給した後、リフロー処理して半田ボールによって突起電極(バンプ電極)11を形成して外部電極端子3を形成する。半田ボールは直径0.3mmとなり、リフロー処理後には、高さ0.25mmの外部電極端子3が形成される(バンプ電極形成:S07)。
つぎに、図21に示すように、2枚ブレード構造のダイシングブレード40によって樹脂層32を縦横に切断する。この切断において、樹脂層32によって覆われるリードフレーム20及びテープ6も同時に切断される。2枚ブレードのダイシングブレード40を用いることによって、切断幅aは広くなる。また、2枚ブレードのダイシングブレード40を用いることによって、枠22を直接切断することなく、枠22から突出するリード9を横切るように切断することができ、製品形成部21(単位テープ部26)の個片化が達成できる(切断(個片化):S08)。この切断によって樹脂層32は封止体2になる。また、この切断によって、封止体2の側面にリード9及びテープ6の切断端が露出する。
これにより、図1に示すBGA型の半導体装置1を複数製造することができる。なお、樹脂層32の形成後、突起電極11の形成を行わずに樹脂層32の切断を行うことによって、図22に示すように、LGA(Land Grid Array)型の半導体装置1を製造することができる。図22の半導体装置1は、封止体2の下面にメッキ膜10が露出し、平板状のメッキ膜10が外部電極端子3を構成することになる。
本実施例1によれば以下の効果を有する。
(1)半導体装置1の製造方法においては、製品形成部21の枠22の内側から枠22の中央側に延在する複数のリード9と、枠22の中央に設けられる連結部23から枠側に延在する複数のリード9を有するリードフレーム20が準備される。その後、このリードフレーム20に、半導体チップ4の電極5に対応する部分及び連結部23に対応する部分に開口部7,8を有するテープ6が接着される。さらに、前記開口部8に露出する連結部23は切除される。この切除によって連結部23によって一体となっていたリード9は分離されるが、テープ6に支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置1を製造する結果、封止体2の周縁から内側に亘って延在するリード9に外部電極端子(ピン)3が形成されるばかりではなく、開口部8から延在しテープ6に支持されるリード9にも外部電極端子(ピン)3を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体2のサイズとの関係において、封止体2の周縁に並ぶリード9の配置が最大限の本数となっている状態においても、封止体2の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリード9にも外部電極端子(ピン)3を形成することができるため、ピン数の増大を図ることができる。即ち、封止体2のサイズを大きくすることなくピン数の増大を図ることができる。
(2)半導体装置1においては、ワイヤ12は半導体チップ4の電極5に最初に接続され(第1ボンディング)、その後リード9に接続(第2ボンディング)された構造になっている。また、ワイヤ12は階段状に一段屈曲したリード9の低い面(第2の面)に接続(第2ボンディング)される。第2ボンディングは接続部からの高さが第1ボンディング部分に比較して充分低くできるため、リード9の低い面(第2の面)からメッキ膜10の露出する表面側に至る深さに形成される封止体2を構成する樹脂内に入り、ワイヤ12は所定の厚さの樹脂で確実に覆われることになる。この結果、ワイヤ12の封止体2による封止性能が低下しなくなる。例えば、0.1mmの厚さのリードに直径が20μmのワイヤを使用してネイルヘッドワイヤボンディングを行った場合、リードを階段状に一段屈曲する段差を0.1mmとすれば、第2ボンディング部からワイヤのループの頂点までの高さが20μm程度となるワイヤは充分な厚さの樹脂で覆われることになる。
(3)半導体装置1は、電極5を有する半導体チップ4の第1の面4aと、リード9の第1の面9aを電極5に対応する開口部7を有するテープ6で接着し、かつ電極5とリード9の第2の面9bを前記開口部7を貫通するう12で接続する構造となっている。従って、半導体チップ4の第2の面4bを覆う封止体2を構成する樹脂の厚さを薄くすることができる。また、リード9の第2の面9bに接続されるワイヤ12も上記(2)に記載したようにリード9の段差内に納まることから、封止体2を薄くでき、半導体装置1の薄型化を図ることができる。
(4)半導体装置1の製造方法において、樹脂層32及びリードフレーム20の切断時、切断位置を樹脂層内に位置する半導体チップ4の周縁に近接する位置にすることによって、封止体2のサイズを半導体チップ4のサイズに近づけることができ、半導体装置1のCSP化、即ち、小型化が達成できる。
(5)半導体装置1の製造方法において、樹脂層32の形成の後、樹脂層32から露出するメッキ膜10に突起電極11を形成して外部電極端子3を形成することから、BGA型の半導体装置1が製造される。この製造方法において、突起電極を形成せずに樹脂層32からメッキ膜10を露出させるだけの構造とすることによって、LGA型の半導体装置1を製造することができる。LGA型の半導体装置はBGA型の半導体装置に比較して薄型となる。
(6)半導体装置1の製造方法において、リードフレーム20に設ける連結部23は枠22の中央に設けられる。この結果、中央から周辺の枠に向かって均一にリード9を延在させることができ、連結部23から延在するリード9の数を多くすることができ、半導体装置1のピン数の増大を図ることができる。
図23乃至図29は本発明の実施例2である半導体装置及びその製造方法に係わる図である。図23は実施例2である半導体装置の断面図、図24は図23の一部を示す拡大断面図である。図25は実施例2の半導体装置の製造方法を示すフローチャート、図26乃至図29は実施例2の半導体装置の製造方法に係わる図である。
実施例1の半導体装置1は、封止体2の下面とメッキ膜10の下面が略同じ平面上に位置した構造になっているが、実施例2の半導体装置は、図23及び図24に示すように、階段状に突出したリード9の突出した面(突出端面)と封止体2の下面が略同じ平面上に位置し、メッキ膜10は封止体2の下面から突出した構造になっている。即ち、リード9の突出端面は封止体2の下面に露出している。
実施例2の半導体装置1の他の各部分は実施例1の半導体装置1と同じである。従って、図23及び図24に示すように、BGA型の半導体装置1にした場合、封止体2の下面から突出する外部電極端子3の突出長さが、メッキ膜10の厚さに突起電極11の厚さを加えた長さとなり、実装基板に対する実装性能が高くなる。
実施例2の半導体装置1は、図25のフローチャートに示す工程を経て製造される。即ち、実施例2の半導体装置1は、リードフレーム・テープ等準備(S11)、テープ貼り付け(接着)(S12)、リードフレーム部分的除去(S13)、チップボンディング(S14)、ワイヤボンディング(S15)、モールディング(S16)、メッキ処理(S17)、バンプ電極(突起電極)形成(S18)、切断(個片化:S19)の各工程を経て製造される。
実施例2の半導体装置1の製造においては、リードフレームを準備するS11工程では、リードフレーム20のリード9の第2の面9b側に階段状に突出した突出面にメッキ膜を設けないリードフレーム20を準備する。そして、実施例1の場合のモールディング(S06)とバンプ電極(突起電極)形成(S07)との間にメッキ処理を行って、リード9の突出面にメッキ膜を設けることを特徴とする。
実施例2の半導体装置1の製造においては、リード9の突出面にメッキ膜を設けないリードフレーム20を準備した後、実施例1の場合と同様にテープ貼り付け(S12)、リードフレーム部分的除去(S13)、チップボンディング(S14)、ワイヤボンディング(S15)、モールディング(S16)を順次行う。
このモールディング時、図示はしないが、リード9の第2の面9b側に突出した突出面(突出端面)は、トランスファモールディング装置の下型34上に配置されたシート36によって覆われる。この結果、図26に示すように、リード9の突出端面9gは樹脂層32の下面と略同一面となり、樹脂層32の表面に露出する。
つぎに、メッキ処理(S17)を行い、図27に示すように、樹脂層32の表面に露出するリード9の突出端面9gにメッキ膜10を形成する。このメッキ膜10は、特に限定はされないが、実施例1の場合と同様に下層は厚さ15μmの銅層であり、上層は厚さ5μmのニッケル層である。メッキ膜10は樹脂層32の下面から突出する。
つぎに、実施例1と同様に、図28に示すように、樹脂層32の表面に突出するメッキ膜10に重ねて突起電極11を形成して外部電極端子3を形成する(バンプ電極形成:S18)。
つぎに、実施例1と同様に、図29に示すように、ダイシングブレード41によって樹脂層32を縦横に切断(切断:S19)して複数の半導体装置1を製造する。実施例2では、広い切断幅aを得るため、ダイシングブレード41の幅は切断幅aよりも僅かに狭い幅広のダイシングブレード41を使用する。
これにより、図23に示すBGA型の半導体装置1を複数製造することができる。なお、メッキ膜10の形成後、突起電極11の形成を行わずに樹脂層32の切断を行うことによって、図30に示すように、LGA型の半導体装置1を製造することができる。図30の半導体装置1は、封止体2の下面に平板状のメッキ膜10が突出し、このメッキ膜10が外部電極端子3を構成することになる。外部電極端子3は突起電極11の厚さ分封止体2の下面から突出するため、実装基板への実装性能は良好になる。
図31乃至図37は本発明の実施例3である半導体装置及びその製造方法に係わる図である。図31及び図32は半導体装置の構造を示す図であり、図33乃至図37は半導体装置の製造方法を示す断面図である。
実施例3の半導体装置1は図31に示す断面構造になっている。図32は図31の一部を示す拡大断面図である。図32に示すように、実施例3の半導体装置1は、リード9を階段状に屈曲させた実施例1の半導体装置1とは異なり、リード9は平坦な平板状構造となっている。そして、リード9の第2の面9bを所定深さ部分的にエッチングして除去し、エッチングしないリード部分(メッキ膜10を形成する予定の部分)の第2の面9bをエッチングしたリード部分の第2の面9bよりも突出させてある。これにより、実施例1の場合と同様に突出部分が形成される。従って、この突出した部分の突出端面9gに実施例1の半導体装置1と同様にメッキ膜10を重ねて形成し、さらにメッキ膜10に重ねて突起電極11を形成して外部電極端子3を形成する構造になっている。実施例3の半導体装置1の他の各部分は実施例1の半導体装置1と同じである。
実施例3の半導体装置1は、図7のフローチャートで示す実施例1の半導体装置1の製造工程と同じ工程で製造される。実施例3の半導体装置1の製造において、実施例1と異なる点は、使用するリードフレーム20が異なるだけである。リードフレーム20の製品形成部21のリードパターンは実施例1と同じである。しかし、リード9の断面構造が実施例1の場合とは異なる。
実施例3の半導体装置1は、図33で示すようなリードフレーム20を用いて製造される。図33で示すリードフレーム20はテープ6に第1の面が接着されたリードフレーム20の製品形成部21を示すものである。図33のリードフレーム20は、既に連結部が除去された状態のものである。製品形成部21のリードパターンは実施例1と同様である。従って、図33で示すリード9の各断面は図31と同じ断面となる。しかし、図33では、リード9とリード9に接続するワイヤ12との接続が明瞭となるように簡略に表示した模式図としてある。従って、図34乃至図37の半導体装置1の製造方法を示す断面図も図33に対応した図としてある。
図33に示すリードフレーム20の製品形成部21において、リード9は第2の面9bが部分的に所定深さエッチングされて薄くなっている。リード9は、実施例1と同様に0.1mmの厚さとなり、前記エッチングはハーフエッチングとなり、エッチングされた部分は0.05mmの厚さになっている。従って、エッチングされない部分の第2の面9bと、エッチングされて現れた第2の面9bとの段差は0.05mmとなる。これにより、実施例3で用いるリードフレーム20におけるリード9の第2の面9bに選択的に突出部分を形成することができる。この突出部分は実施例1の場合と同じである。そして、この突出した部分の突出端面9gには実施例1の場合と同様に20μmの厚さのメッキ膜10が形成されている。
実施例3の半導体装置1の製造においては、実施例1の場合と同様にリードフレーム・テープ等準備(S01)、テープ貼り付け(S02)、リードフレーム部分的除去(S03)と作業が進む。図33はS01〜S03が終了したリードフレーム20の製品形成部21を示す。
つぎに、実施例1と同様にチップボンディング(S04)、ワイヤボンディング(S05)を行う。図34はS04、S05が終了したリードフレーム20の製品形成部21を示す。半導体チップ4の電極5とリード9を接続するワイヤ12において、ワイヤ12のループ高さを120μm以下と低くする。半導体チップ4の電極5の表面からメッキ膜10の表面までの高さは、電極5の表面が半導体チップ4の表面と同じとした場合、テープ6の厚さが100μm、リード9の厚さが0.1mm、メッキ膜10の厚さが10μmとなることから、210μmとなる。封止体2を構成する樹脂はメッキ膜10の表面まで形成されることから、ワイヤ12のループ高さをできるだけ低くし、所定厚さ(例えば、50μm)の樹脂でワイヤ12が覆われるようにする。
つぎに、実施例1と同様に、モールディング(S06)を行う。このモールディングによって、図35に示すように、リード9の突出した部分に形成されたメッキ膜10の表面は樹脂層32の表面と略同一面となり、樹脂層32の表面に露出する。
つぎに、実施例1と同様に、図36に示すように、樹脂層32の表面に露出するメッキ膜10に重ねて突起電極11を形成して外部電極端子3を形成する(バンプ電極形成:S07)。
つぎに、実施例1と同様に、図示しないダイシングブレード40によって樹脂層32を縦横に切断(切断:S08)して複数のBGA型の半導体装置1を製造する。図37は製造された半導体装置1を示す。図37のリード9の断面は模式的であり、実施例1に対応する半導体装置1は図31に示す断面構造になる。
なお、上記半導体装置の製造方法において、樹脂層32の形成後、突起電極11の形成を行わずに樹脂層32の切断を行うことによって、図38に示すように、LGA型の半導体装置1を製造することができる。図38は図31のBGA型半導体装置1に対応するLGA型半導体装置1を示す図である。
実施例3の半導体装置1及びその製造方法においては、実施例1と同様な効果を有する。また、実施例3においては、リード9の上下面のそれぞれ所定部分を所定厚さエッチングして段差構造のリード9を形成するため、プレスで屈曲させて段差構造のリード9を形成する場合に比較して精密に形成することができる。
図39は本発明の実施例4である半導体装置の封止体の端部分のリード及び半導体チップの電極並びにワイヤの相関を示す模式図である。
図39は実施例4の半導体装置1の一部を示す図である。この図は四角形の半導体装置1の1辺部分を示すものであり、かつ封止体2を構成する樹脂を部分的に除去してリード9及び半導体チップ4の電極5並びに電極5とリード9を接続するワイヤ12の関係を示す模式図である。
実施例1の半導体装置1は、図5に示すように、一列に並ぶ電極5の列の外側のリード9部分(封止体2の縁側)にワイヤ12を接続する構造となっている。これに対して、実施例4の半導体装置1は、電極5よりも半導体チップ4の中央寄りのリード9部分にワイヤ12を接続する構造としてある。これにより、実施例1の半導体装置1に比較して、実施例4の半導体装置1では、一列に並ぶ電極5の列の外側のリード9部分はワイヤ12を接続するための領域(ボンディング部分)が不要となり、電極列の外側に延在するリード部分を短く(例えば、長さj)することができる。従って、実施例4によれば半導体装置1の小型化が達成できる。図39には、電極5の外側のリード部分にワイヤ12を接続する半導体装置の封止体2の外郭線を二点鎖線で示してある。そして、電極5の外側のリード部分に接続するワイヤ12を、図の左下に1本点線で示してある。なお、図39では開口部7は省略する。
図40乃至図47は本発明の実施例4である半導体装置及びその製造方法に係わる図である。図40乃至図42は半導体装置の構造を示す図であり、図40は半導体チップの電極とリードとの接続状態を示す模式図、図41は図40のC−C線に沿う完成品状態の半導体装置の断面図、図42は図41の一部の拡大断面図である。また、図43乃至図47は半導体装置の製造方法を示す図である。
実施例5の半導体装置1は、リード9と電極5を接続する導電性の接続体はワイヤでなく、図41及び図42に示すように、代りにテープ6の開口部7内にそれぞれ位置するテープ6と電極5を導電性の接続体45を介して重ねて接続する構造になっている。即ち、図42に示すように、半導体チップ4の電極5をリード9の表面に設けた導電性の接続用メッキ膜46にフェイスダウンボンディング(フリップ・チップ接続)する構造になっている。従って、実施例5の半導体装置1は、実施例1の半導体装置1においてフェイスダウンボンディングに対応するように改造を加えてあるが、その他の部分は実施例1と同様である。図40では、接続体45の位置が分かるように四角形を黒く塗り潰して示してある。実際には接続体45はリード9の下に位置するため、図40では見ることができない。また、図41、図46及び図47の断面図でも接続体45は四角形を黒く塗り潰して示してある。
実施例5の半導体装置1は、図41に示すように、リード9の断面構造は実施例3の構造(エッチングによるリード構造)を採用している。また、実施例5の半導体装置1は、図40及び図45に示すように、開口部7内に位置する電極5に、開口部7を横切るリード9が重なるようにリードパターン及び半導体チップ4の電極配列パターンを変更してある。さらに、図40、図41、図44乃至図47に示すように、開口部8から延在する片持ち梁状のリード9を電極5に接続するため、テープ6には開口部8の周囲に新たな開口部7を設け、これら新たな開口部7内での電極5とリード9の接続を可能とする変更もなされている。
実施例5の半導体装置1におけるリードパターンは、図44に示すように、基本的には実施例1の場合のパターンに近似したパターンとなっている。実施例1のリードパターンの場合、ワイヤ12を接続するため、開口部8から延在するリード9は途中部分に設けた円形の膨らんだパターン9dからさらに延び,この延びた部分にワイヤ12を接続するパターンになっている。しかし、実施例5の場合は、ワイヤを接続する部分は不要となることから、開口部8から片持ち梁状に延在するリード9においては、膨らんだパターン9dから先端は設けないパターンとなっている。開口部8から延在し封止体2の縁に至る支持リード9fは膨らんだパターン9dの両側にリード部分が延在する構造となっている。さらに、実施例5では、開口部8から延在するリード9及び一部の支持リード9fと電極5を接続するために、開口部8の各4辺の外側に帯状の開口部7が設けられている。
四角形の半導体チップ4の第1の面4aには、実施例1と同様に各辺の近傍に各辺に沿って電極5が1列配置されているが、さらに前記開口部8の周囲の開口部7に位置するように新たに電極5が配置されている。これら電極5は、テープ6を介して半導体チップ4及びリードフレーム20(リード9)が接着された場合、各電極5は各開口部7内において、各開口部7を横切るリード9に対面するようになっている。半導体チップ4の電極5は、図42でのみ示してある。図42から分かるように、電極5は接続体45に覆われる。従って、各図で示す黒く塗り潰した四角形部分(接続体45)内に電極5が存在することになる。
図42は実施例5の半導体装置1の半導体チップ4の電極5とリード9を接続する部分を示す一部の拡大断面図である。テープ6の開口部7を横切るリード9は、半導体チップ4の電極5に対面している。また、電極5に対面するリード9の第1の面9aには接続用メッキ膜46が形成されている。そして、開口部7内において、電極5と接続用メッキ膜46は圧接材料45で電気的に接続されている。接続用メッキ膜46は、例えば、Sn/Ag/Cuからなっている。半導体チップ4の電極5は一辺が80μmとなる正方形となり、幅65μmのリード9の表面に形成される接続用メッキ膜46の厚さは30μmとなっている。
実施例5では、接続体として圧接材料を用いる。圧接材料としては、ペースト系のACP(Anisotropic Conductive Paste)、NCP(Non Conductive Resin Paste)と、フィルム系のACF(Anisotropic Conductive Film)、NCF(Non Conductive Resin Film)がある。実施例5ではいずれのタイプの圧接材料も使用できるが、実施例5では、厚さが100μm程度のNCFを使用する。なお、接続体45として圧接材料を使用せず、電極5に金バンプ電極を形成しておき、この金バンプ電極を接続用メッキ膜46にフリップ・チップ接続するようにしてもよい。
つぎに、半導体装置1の製造方法について、図43乃至図47を参照して説明する。半導体装置1は、図43に示すフローチャートのように、リードフレーム・テープ等準備(S21)、テープ貼り付け(接着)(S22)、リードフレーム部分的除去(S23)、フェイスダウンボンディング(S24)、モールディング(S25)、バンプ電極形成(S26)、切断(個片化:S27)の各工程を経て製造される。工程的には、実施例1の半導体装置の製造方法において行うチップボンディングとワイヤボンディングを、実施例5の半導体装置の製造方法では一回のフェイスダウンボンディングで行うものである。
図44は、リードフレーム・テープ等準備(S21)、テープ貼り付け(接着)(S22)、リードフレーム部分的除去(S23)が終了した製品形成部21(単位テープ部26)を示す図である。リードパターンにおいて、テープ6の中央部に設けた開口部8に一端を配し開口部8の周囲に設けた開口部7を横切るリード9、製品形成部21(単位テープ部26)の縁に一端を配し製品形成部21の周縁に沿って延在する開口部7を横切るリード9が設けられている。
このようなリードフレーム20にテープ6を介して半導体チップ4を接着する(フェイスダウンボンディング:S24)。この接着によって、半導体チップ4の第1の面4aに設けた電極5は、テープ6の開口部7に位置し、開口部7を横切るリード9の接続用メッキ膜46に圧接材料からなる接続体45を介して重なり、電極5と接続用メッキ膜46は電気的に接続される。この接着は半導体チップ4のフェイスダウンボンディングとなる。開口部7を横切るリード部分の真下に接続体45が位置する。
なお、フェイスダウンボンディングに先立って、開口部7に露出するリード9の第1の面9aに帯状の接続体45を配置し、この接続体45に半導体チップ4の電極5が重なるようにし、さらに所定の温度で所定時間加圧して接続体45によって電極5とリード9の接続用メッキ膜46を電気的に接続する。
つぎに、図46に示すように、実施例1と同様に、半導体チップ4及びリードフレーム20を樹脂層32で覆う(モールディング:S25)。この際、メッキ膜10の表面が樹脂層32の表面に露出する。
つぎに、図47に示すように、実施例1と同様に、リードフレーム20の外部電極端子形成箇所に突起電極(バンプ電極)11を形成して外部電極端子3を形成する(バンプ電極形成:S26)。
つぎに、樹脂層32をリードフレーム20及びテープ6共々縦横に切断して、図41に示すようなBGAの半導体装置1を複数製造する(切断(個片化):S27)。
図48は実施例5の変形例である半導体装置の一部を示す拡大断面図である。図48は図42に対応する図であり、半導体チップ4の電極5とリード9を接続する部分を示す図である。この変形例では、開口部7に位置するリード9部分を半導体チップ4の電極5が設けられる第1の面4a側に一段階段状に突出するように屈曲させた構造になっている。この突出部50の表面(突出面)には接続用メッキ膜46が設けられている。そして、接続用メッキ膜46と半導体チップ4の電極5は圧接材料からなる接続体45で電気的に接続される。
この変形例は、リード9と半導体チップ4の電極5との間隔が大きい場合、例えば、テープ6が厚い場合には有効であり、接続用メッキ膜46と電極5との距離を短くできる(近接)ため、圧接材料からなる接続体45によってリード9と電極5を確実に接続することができる。この変形例では圧接材料による接続の信頼性が高くなる。
図49は実施例5の半導体装置の製造において、モールディング工程の後、バンプ電極を形成しないで切断工程を行う結果製造される半導体装置1の一部を示す図であり、LGA型の半導体装置1となる。リード9の突出端面9gに形成された平坦なメッキ膜10の表面が封止体2の下面に露出して外部電極端子3となる。
実施例5によれば、リード9と電極5は、開口部7内において接続体45を介して重ねて接続される構造(半導体チップのフェイスダウンボンディング構造)となっていることから、封止体2によるリード9と電極5との封止性能が高くなる。また、リード9と電極5をワイヤ12で接続する場合は、ワイヤ12のループ高さを低くするように注意を払ってワイヤボンディングを行わなければならないが、フェイスダウンボンディングではこのような注意は不要となり、半導体装置1の生産性が向上する。接続体45として圧接材料を使用する場合は、圧接処理によってリード9の接続用メッキ膜46と電極5が電気的に接続されるため、さらに生産性が高くなる。
図50は本発明の実施例6である半導体装置の断面図、図51は図50の一部の拡大断面図である。
実施例6は実施例1の半導体装置1において、リード9を階段状に屈曲させたり、リードの表面をハーフエッチングしたりせず、リードを平坦とする構造の半導体装置1である。厚さが一定のリード9を使用することから、リード9の第2の面9bに設けるメッキ膜10の厚さを全体で30μmと厚くし、メッキ膜10を設けないリード部分の第2の面9bにワイヤ12を接続させる構造である。メッキ膜10が30μmと厚く、ワイヤ12のループ高さを210μmと低くし、リード9にはワイヤ12を第2ボンディングによって接続することによって、ワイヤ12は封止体2内に位置し、封止体2を構成する樹脂は20μm程度の厚さでワイヤ12を覆うため、半導体装置1の耐湿性は良好となる。
実施例6によれば、リードを階段状に屈曲する作業及びリード表面をエッチングする作業が不要となり、リードフレームの製造コストを安価にできることから、半導体装置1の製造コストの低減が可能になる。
図52は本発明の実施例7である半導体装置の断面図、図53は図52の一部の拡大断面図である。
実施例7の半導体装置1は、実施例6の半導体装置1において、ワイヤを使用しないで実施例5の場合と同様に、図52及び図53に示すように、リード9と半導体チップ4の電極5の接続を開口部7内において接続体45で電気的に接続する構造である。図53に示すように、テープ6の開口部7を横切るリード9の半導体チップ4に対面する面(第1の面9a)には、前記電極5に対応して接続用メッキ膜46が設けられている。そして、この接続用メッキ膜46と電極5は圧接材料からなる接続体45によって電気的に接続されている。
実施例7の半導体装置1は、半導体チップ4をフェイスダウンボンディングによってリード9に接続する構造であることから、実施例6のようにワイヤを使用しない。従って、リード9の第2の面9b側に設けられるメッキ膜10の厚さは、実施例6の半導体装置1に比較して薄くすることができる。メッキ膜10の厚さはリード9の第2の面9bを覆う樹脂の厚さとなることから、例えば、メッキ膜10の厚さは30μm程度が採用される。実施例7の半導体装置1は、メッキ膜10の表面を封止体2の下面に露出させて外部電極端子3とするLGA型の半導体装置となっている。
実施例7の半導体装置1は、リードは平坦なものを使用し、メッキ膜10も薄くなることから半導体装置1の薄型化が達成できる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例1である半導体装置の外観を示す斜視図である。 図1のA−A線に沿う断面図である。 図2の一部を示す拡大断面図である。 実施例1の半導体装置の底面図である。 実施例1の半導体装置において、半導体チップ、半導体チップの電極、リード及びワイヤの位置関係を示す模式図である。 実施例1の半導体装置の実装状態を示す断面図である。 実施例1の半導体装置の製造方法を示すフローチャートである。 実施例1の半導体装置の製造に用いるリードフレームの平面図である。 前記リードフレームの一部を示す拡大平面図である。 図9のB−B線に沿う断面図である。 実施例1の半導体装置の製造に用いるテープの平面図である。 前記テープを貼り付けた前記リードフレームの平面図である。 前記テープとリードフレームによって形成される製品形成部を示す拡大平面図である。 前記製品形成部の中央のリードフレームによる連結部を除去した平面図である。 前記連結部を除去した製品形成部を示す拡大平面図である。 実施例1の半導体装置の製造において、リードフレームに半導体チップを貼り付けた状態を示す製品形成部の模式図である。 実施例1の半導体装置の製造において、半導体チップの電極とリードをワイヤで接続した状態の製品形成部を示す模式図である。 実施例1の半導体装置の製造において、チップボンディング及びワイヤボンディングが終了した製品形成部の断面図である。 実施例1の半導体装置の製造において、トランスファモールディングによって製品形成部を樹脂層で封止する状態を示す断面図である。 実施例1の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す製品形成部の断面図である。 実施例1の半導体装置の製造において、樹脂層を切断して半導体装置を形成する状態を示す製品形成部の断面図である。 実施例1の半導体装置の製造において、バンプ電極を形成しない場合に製造されるLGA型の半導体装置を示す断面図である。樹脂層を切断して半導体装置を形成する状態を示す製品形成部の断面図である。 本発明の実施例2である半導体装置の断面図である。 図23の一部を示す拡大断面図である。 実施例2の半導体装置の製造方法を示すフローチャートである。 実施例2の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す一部の断面図である。 実施例2の半導体装置の製造において、樹脂層の表面に露出するリードフレーム部分にメッキ膜を形成した状態を示す断面図である。 実施例2の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す断面図である。 実施例2の半導体装置の製造において、樹脂層を切断して半導体装置を形成する状態を示す断面図である。 実施例2の半導体装置の製造において、バンプ電極を形成しない場合に製造されるLGA型の半導体装置を示す断面図である。 本発明の実施例3である半導体装置の断面図である。 図31の一部を示す拡大断面図である。 実施例3の半導体装置の製造において、テープを貼り付けたリードフレームの製品形成部分を示す断面図である。 実施例3の半導体装置の製造において、リードフレームに半導体チップを貼り付け、かつワイヤボンディングを行った状態の製品形成部を示す断面図である。 実施例3の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す製品形成部の断面図である。 実施例3の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す製品形成部の断面図である。 実施例3の半導体装置の製造において製造された半導体装置の断面図である。 実施例3の半導体装置の製造において、バンプ電極を形成しない場合に製造されるLGA型の半導体装置を示す断面図である。 本発明の実施例4である半導体装置の封止体の端部分のリード及び半導体チップの電極並びにワイヤの相関を示す模式図である。 本発明の実施例5である半導体装置において、半導体チップの電極とリードとの接続状態を示す模式図である。 図40のC−C線に沿う完成品状態の半導体装置の断面図である。 図41の一部の拡大断面図である。 実施例5の半導体装置の製造方法を示すフローチャートである。 実施例5の半導体装置の製造において、リードフレームにテープを貼り付けて形成された製品形成部を示す模式図である。 実施例5の半導体装置の製造において、リードフレームに半導体チップをフリップ・チップ接続した状態を示す模式図である。 実施例5の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す断面図である。 実施例5の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す断面図である。 実施例5の変形例である半導体装置の一部を示す拡大断面図である。 実施例5の半導体装置の製造において、バンプ電極を形成しない場合に製造されるLGA型の半導体装置を示す断面図である。 本発明の実施例6である半導体装置の断面図である。 図50の一部の拡大断面図である。 本発明の実施例7である半導体装置の断面図である。 図52の一部の拡大断面図である。
符号の説明
1…半導体装置、2…封止体、3…外部電極端子、4…半導体チップ、4a…第1の面、4b…第2の面、5…電極、6…テープ、7,8…開口部、9…リード、9a…第1の面、9b…第2の面、9f…支持リード、9g…突出端面、10…メッキ膜、11…突起電極、12…ワイヤ、15…実装基板、16…ランド、20…リードフレーム、21…製品形成部、22…枠、23…連結部、26…単位テープ部、30…接続用メッキ膜、32…樹脂層、34…下型、35…上型、36,37…シート、38…キャビティ、40,41…ダイシングブレード、45…接続体、46…接続用メッキ膜、50…突出部

Claims (45)

  1. 上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
    複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
    前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着され、前記第1の面の反対面となる第2の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
    前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
    前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
    一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。
  2. 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記メッキ膜は前記封止体の下面から突出していることを特徴とする請求項1に記載の半導体装置。
  4. 前記リードの前記突出した部分の突出端面は前記封止体の下面に露出していることを特徴とする請求項1に記載の半導体装置。
  5. 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項1に記載の半導体装置。
  6. 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項1に記載の半導体装置。
  7. 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記突出する部分以外のリード部分に接続されていることを特徴とする請求項1に記載の半導体装置。
  8. 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項7に記載の半導体装置。
  9. 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項7に記載の半導体装置。
  10. 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項7に記載の半導体装置。
  11. 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項1に記載の半導体装置。
  12. 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項11に記載の半導体装置。
  13. 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項11に記載の半導体装置。
  14. 前記リードは階段状に一段屈曲し、前記リードの第2の面の一部が他のリード部分の第2の面よりも前記封止体の下面寄りになっていることを特徴とする請求項1に記載の半導体装置。
  15. 前記リードはリードの一部の第2の面が所定厚さエッチングされた構造となり、エッチングされない前記リードの第2の面が前記封止体の下面寄りになっていることを特徴とする請求項1に記載の半導体装置。
  16. 上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
    複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
    前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
    前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着される複数の導電性のリードと、
    前記リードの前記第1の面の反対面となる第2の面に部分的に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
    前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
    一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。
  17. 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項16に記載の半導体装置。
  18. 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項16に記載の半導体装置。
  19. 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項16に記載の半導体装置。
  20. 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記メッキ膜が設けられない面に接続されていることを特徴とする請求項16に記載の半導体装置。
  21. 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項20に記載の半導体装置。
  22. 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項20に記載の半導体装置。
  23. 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項20に記載の半導体装置。
  24. 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項16に記載の半導体装置。
  25. 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項24に記載の半導体装置。
  26. 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項24に記載の半導体装置。
  27. (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
    (b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部は前記第2の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
    (c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
    (d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
    (e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
    (f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
    (g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
    (h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
    (i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
    とを有することを特徴とする半導体装置の製造方法。
  28. 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項27に記載の半導体装置の製造方法。
  29. 前記工程(b)では、前記連結部を前記枠の中央に設けることを特徴とする請求項27に記載の半導体装置の製造方法。
  30. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項27に記載の半導体装置の製造方法。
  31. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項27に記載の半導体装置の製造方法。
  32. 前記工程(b)では、前記開口部に位置する前記リード部分を前記第1の面側に一段階段状に突出するように屈曲させることを特徴とする請求項31に記載の半導体装置の製造方法。
  33. 前記接続体として圧接材料を用いることを特徴とする請求項31に記載の半導体装置の製造方法。
  34. 前記工程(b)では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項27に記載の半導体装置の製造方法。
  35. 前記工程(b)では、前記リードの第2の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項27に記載の半導体装置の製造方法。
  36. (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
    (b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部が前記第2の面側に突出しているリードフレームを準備する工程、
    (c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
    (d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
    (e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
    (f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
    (g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
    (h)前記リードフレームの前記リードの前記突出する部分を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
    (i)前記樹脂層の表面に露出する前記リードの前記突出部分にメッキ膜を形成する工程、
    (j)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
    とを有することを特徴とする半導体装置の製造方法。
  37. 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項36に記載の半導体装置の製造方法。
  38. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項37に記載の半導体装置の製造方法。
  39. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項36に記載の半導体装置の製造方法。
  40. 前記工程(b)では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項36に記載の半導体装置の製造方法。
  41. 前記工程(b)では、前記リードの第2の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項36に記載の半導体装置の製造方法。
  42. (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
    (b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の外部電極端子が形成される部分にはメッキ膜が設けられている平板状のリードフレームを準備する工程、
    (c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
    (d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
    (e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
    (f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
    (g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
    (h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
    (i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
    とを有することを特徴とする半導体装置の製造方法。
  43. 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項42に記載の半導体装置の製造方法。
  44. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項42に記載の半導体装置の製造方法。
  45. 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
    前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項42に記載の半導体装置の製造方法。
JP2005320303A 2005-11-04 2005-11-04 半導体装置及びその製造方法 Expired - Fee Related JP4698387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005320303A JP4698387B2 (ja) 2005-11-04 2005-11-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320303A JP4698387B2 (ja) 2005-11-04 2005-11-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007129057A JP2007129057A (ja) 2007-05-24
JP4698387B2 true JP4698387B2 (ja) 2011-06-08

Family

ID=38151452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320303A Expired - Fee Related JP4698387B2 (ja) 2005-11-04 2005-11-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4698387B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098206A (ja) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびbgaタイプの樹脂封止型半導体装置
JPH10261753A (ja) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JP2000183229A (ja) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd チップスケ―ルパッケ―ジ
JP2002076232A (ja) * 2000-08-31 2002-03-15 Toppan Printing Co Ltd リードフレーム
JP2003156200A (ja) * 2001-11-26 2003-05-30 Miura Co Ltd 流体使用機器における流体供給手段の能力判定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098206A (ja) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびbgaタイプの樹脂封止型半導体装置
JPH10261753A (ja) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JP2000183229A (ja) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd チップスケ―ルパッケ―ジ
JP2002076232A (ja) * 2000-08-31 2002-03-15 Toppan Printing Co Ltd リードフレーム
JP2003156200A (ja) * 2001-11-26 2003-05-30 Miura Co Ltd 流体使用機器における流体供給手段の能力判定方法

Also Published As

Publication number Publication date
JP2007129057A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
US7132733B2 (en) Semiconductor device
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2001015679A (ja) 半導体装置及びその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2000100843A (ja) 半導体パッケージおよびその製造方法
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3659133B2 (ja) 半導体装置の製造方法
JP3972182B2 (ja) 半導体装置の製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4698387B2 (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP4072693B2 (ja) 半導体装置の製造方法
US20200176365A1 (en) Integrated circuit package with lead lock
US6977443B2 (en) Substrate for carrying a semiconductor chip and semiconductor device using same
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP5266371B2 (ja) 半導体装置及びその製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP2726648B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees