JP4698387B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4698387B2 JP4698387B2 JP2005320303A JP2005320303A JP4698387B2 JP 4698387 B2 JP4698387 B2 JP 4698387B2 JP 2005320303 A JP2005320303 A JP 2005320303A JP 2005320303 A JP2005320303 A JP 2005320303A JP 4698387 B2 JP4698387 B2 JP 4698387B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- tape
- electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
また、CSP製品において、配線基板(回路基板)を用いたBGA(Ball Grid Array)製品にあっては、高価な回路基板に代えて安価な金属製のリードフレームを使用してBGA製品を製造する方法が提案されている(例えば、特許文献1)。
そこで、本発明者は、封止体の周縁から延在するリードの本数を増大させることなくピン数の増大を図ることを検討し、本発明をなした。
本発明の他の目的は、薄型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、小型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、安価な半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着され、前記第1の面の反対面となる第2の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の複数本の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする。
半導体装置は、
(a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
(b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部は前記第2の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
(c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
(d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
(e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
(f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
(g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
(h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
(i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程を経て製造される。
前記(1)の手段によれば、(a)半導体装置の製造方法においては、製品形成部の枠の内側から枠の中央側に延在する複数のリードと、枠の中央に設けられる連結部から枠側に延在する複数のリードを有するリードフレームが準備される。その後、このリードフレームに、半導体チップの電極に対応する部分及び連結部に対応する部分に開口部を有するテープが接着される。さらに、前記開口部に露出する連結部は切除される。この切除によって連結部によって一体となっていたリードは分離されるが、テープに支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置を製造する結果、封止体の周縁から内側に亘って延在するリードに外部電極端子(ピン)が形成されるばかりではなく、開口部から延在しテープに支持されるリードにも外部電極端子(ピン)を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体のサイズとの関係において、封止体の周縁に並ぶリードの配置が最大限の本数となっている状態においても、封止体の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリードにも外部電極端子(ピン)を形成することができるため、ピン数の増大を図ることができる。即ち、封止体のサイズを大きくすることなくピン数の増大を図ることができる。
(1)半導体装置1の製造方法においては、製品形成部21の枠22の内側から枠22の中央側に延在する複数のリード9と、枠22の中央に設けられる連結部23から枠側に延在する複数のリード9を有するリードフレーム20が準備される。その後、このリードフレーム20に、半導体チップ4の電極5に対応する部分及び連結部23に対応する部分に開口部7,8を有するテープ6が接着される。さらに、前記開口部8に露出する連結部23は切除される。この切除によって連結部23によって一体となっていたリード9は分離されるが、テープ6に支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置1を製造する結果、封止体2の周縁から内側に亘って延在するリード9に外部電極端子(ピン)3が形成されるばかりではなく、開口部8から延在しテープ6に支持されるリード9にも外部電極端子(ピン)3を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体2のサイズとの関係において、封止体2の周縁に並ぶリード9の配置が最大限の本数となっている状態においても、封止体2の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリード9にも外部電極端子(ピン)3を形成することができるため、ピン数の増大を図ることができる。即ち、封止体2のサイズを大きくすることなくピン数の増大を図ることができる。
図39は実施例4の半導体装置1の一部を示す図である。この図は四角形の半導体装置1の1辺部分を示すものであり、かつ封止体2を構成する樹脂を部分的に除去してリード9及び半導体チップ4の電極5並びに電極5とリード9を接続するワイヤ12の関係を示す模式図である。
つぎに、図47に示すように、実施例1と同様に、リードフレーム20の外部電極端子形成箇所に突起電極(バンプ電極)11を形成して外部電極端子3を形成する(バンプ電極形成:S26)。
つぎに、樹脂層32をリードフレーム20及びテープ6共々縦横に切断して、図41に示すようなBGAの半導体装置1を複数製造する(切断(個片化):S27)。
実施例6は実施例1の半導体装置1において、リード9を階段状に屈曲させたり、リードの表面をハーフエッチングしたりせず、リードを平坦とする構造の半導体装置1である。厚さが一定のリード9を使用することから、リード9の第2の面9bに設けるメッキ膜10の厚さを全体で30μmと厚くし、メッキ膜10を設けないリード部分の第2の面9bにワイヤ12を接続させる構造である。メッキ膜10が30μmと厚く、ワイヤ12のループ高さを210μmと低くし、リード9にはワイヤ12を第2ボンディングによって接続することによって、ワイヤ12は封止体2内に位置し、封止体2を構成する樹脂は20μm程度の厚さでワイヤ12を覆うため、半導体装置1の耐湿性は良好となる。
実施例7の半導体装置1は、実施例6の半導体装置1において、ワイヤを使用しないで実施例5の場合と同様に、図52及び図53に示すように、リード9と半導体チップ4の電極5の接続を開口部7内において接続体45で電気的に接続する構造である。図53に示すように、テープ6の開口部7を横切るリード9の半導体チップ4に対面する面(第1の面9a)には、前記電極5に対応して接続用メッキ膜46が設けられている。そして、この接続用メッキ膜46と電極5は圧接材料からなる接続体45によって電気的に接続されている。
Claims (45)
- 上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着され、前記第1の面の反対面となる第2の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。 - 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記メッキ膜は前記封止体の下面から突出していることを特徴とする請求項1に記載の半導体装置。
- 前記リードの前記突出した部分の突出端面は前記封止体の下面に露出していることを特徴とする請求項1に記載の半導体装置。
- 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項1に記載の半導体装置。
- 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記突出する部分以外のリード部分に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項7に記載の半導体装置。
- 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項7に記載の半導体装置。
- 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項7に記載の半導体装置。
- 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項11に記載の半導体装置。
- 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項11に記載の半導体装置。
- 前記リードは階段状に一段屈曲し、前記リードの第2の面の一部が他のリード部分の第2の面よりも前記封止体の下面寄りになっていることを特徴とする請求項1に記載の半導体装置。
- 前記リードはリードの一部の第2の面が所定厚さエッチングされた構造となり、エッチングされない前記リードの第2の面が前記封止体の下面寄りになっていることを特徴とする請求項1に記載の半導体装置。
- 上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有し、前記第1の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
前記半導体チップの前記第1の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第1の面を介して接着される複数の導電性のリードと、
前記リードの前記第1の面の反対面となる第2の面に部分的に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。 - 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項16に記載の半導体装置。
- 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項16に記載の半導体装置。
- 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項16に記載の半導体装置。
- 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記メッキ膜が設けられない面に接続されていることを特徴とする請求項16に記載の半導体装置。
- 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項20に記載の半導体装置。
- 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項20に記載の半導体装置。
- 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項20に記載の半導体装置。
- 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項16に記載の半導体装置。
- 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項24に記載の半導体装置。
- 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項24に記載の半導体装置。
- (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
(b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部は前記第2の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
(c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
(d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
(e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
(f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
(g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
(h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
(i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 - 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項27に記載の半導体装置の製造方法。
- 前記工程(b)では、前記連結部を前記枠の中央に設けることを特徴とする請求項27に記載の半導体装置の製造方法。
- 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項27に記載の半導体装置の製造方法。 - 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項27に記載の半導体装置の製造方法。 - 前記工程(b)では、前記開口部に位置する前記リード部分を前記第1の面側に一段階段状に突出するように屈曲させることを特徴とする請求項31に記載の半導体装置の製造方法。
- 前記接続体として圧接材料を用いることを特徴とする請求項31に記載の半導体装置の製造方法。
- 前記工程(b)では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項27に記載の半導体装置の製造方法。
- 前記工程(b)では、前記リードの第2の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項27に記載の半導体装置の製造方法。
- (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
(b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の一部が前記第2の面側に突出しているリードフレームを準備する工程、
(c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
(d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
(e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
(f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
(g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
(h)前記リードフレームの前記リードの前記突出する部分を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
(i)前記樹脂層の表面に露出する前記リードの前記突出部分にメッキ膜を形成する工程、
(j)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 - 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項36に記載の半導体装置の製造方法。
- 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項37に記載の半導体装置の製造方法。 - 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項36に記載の半導体装置の製造方法。 - 前記工程(b)では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項36に記載の半導体装置の製造方法。
- 前記工程(b)では、前記リードの第2の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第2の面を他のリード部分の第2の面よりも突出させることを特徴とする請求項36に記載の半導体装置の製造方法。
- (a)複数の電極を有する第1の面及び前記第1の面の反対側になる第2の面を有する半導体チップを準備する工程、
(b)矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第2の面の外部電極端子が形成される部分にはメッキ膜が設けられている平板状のリードフレームを準備する工程、
(c)前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
(d)前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第2の面の反対面となる第1の面に前記テープを接着する工程、
(e)前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
(f)前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第1の面を介して前記テープに接着する工程、
(g)前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
(h)前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
(i)前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 - 前記工程(h)の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項42に記載の半導体装置の製造方法。
- 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項42に記載の半導体装置の製造方法。 - 前記工程(b)では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程(g)では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項42に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005320303A JP4698387B2 (ja) | 2005-11-04 | 2005-11-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005320303A JP4698387B2 (ja) | 2005-11-04 | 2005-11-04 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007129057A JP2007129057A (ja) | 2007-05-24 |
JP4698387B2 true JP4698387B2 (ja) | 2011-06-08 |
Family
ID=38151452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005320303A Expired - Fee Related JP4698387B2 (ja) | 2005-11-04 | 2005-11-04 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4698387B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098206A (ja) * | 1995-06-19 | 1997-01-10 | Dainippon Printing Co Ltd | リードフレームおよびbgaタイプの樹脂封止型半導体装置 |
JPH10261753A (ja) * | 1997-01-20 | 1998-09-29 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
JP2002076232A (ja) * | 2000-08-31 | 2002-03-15 | Toppan Printing Co Ltd | リードフレーム |
JP2003156200A (ja) * | 2001-11-26 | 2003-05-30 | Miura Co Ltd | 流体使用機器における流体供給手段の能力判定方法 |
-
2005
- 2005-11-04 JP JP2005320303A patent/JP4698387B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098206A (ja) * | 1995-06-19 | 1997-01-10 | Dainippon Printing Co Ltd | リードフレームおよびbgaタイプの樹脂封止型半導体装置 |
JPH10261753A (ja) * | 1997-01-20 | 1998-09-29 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2000183229A (ja) * | 1998-12-16 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | チップスケ―ルパッケ―ジ |
JP2002076232A (ja) * | 2000-08-31 | 2002-03-15 | Toppan Printing Co Ltd | リードフレーム |
JP2003156200A (ja) * | 2001-11-26 | 2003-05-30 | Miura Co Ltd | 流体使用機器における流体供給手段の能力判定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007129057A (ja) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7132733B2 (en) | Semiconductor device | |
KR101286874B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20080164586A1 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2000100843A (ja) | 半導体パッケージおよびその製造方法 | |
JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3659133B2 (ja) | 半導体装置の製造方法 | |
JP3972182B2 (ja) | 半導体装置の製造方法 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4698387B2 (ja) | 半導体装置及びその製造方法 | |
JP4737995B2 (ja) | 半導体装置 | |
JP4072693B2 (ja) | 半導体装置の製造方法 | |
US20200176365A1 (en) | Integrated circuit package with lead lock | |
US6977443B2 (en) | Substrate for carrying a semiconductor chip and semiconductor device using same | |
JP2001077283A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP5266371B2 (ja) | 半導体装置及びその製造方法 | |
JP3823651B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2726648B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |