JP4698387B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4698387B2
JP4698387B2 JP2005320303A JP2005320303A JP4698387B2 JP 4698387 B2 JP4698387 B2 JP 4698387B2 JP 2005320303 A JP2005320303 A JP 2005320303A JP 2005320303 A JP2005320303 A JP 2005320303A JP 4698387 B2 JP4698387 B2 JP 4698387B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
tape
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005320303A
Other languages
Japanese (ja)
Other versions
JP2007129057A (en
Inventor
俊彦 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005320303A priority Critical patent/JP4698387B2/en
Publication of JP2007129057A publication Critical patent/JP2007129057A/en
Application granted granted Critical
Publication of JP4698387B2 publication Critical patent/JP4698387B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に係わり、特に、ＬＧＡ（Land Grid Array）型及びＢＧＡ（Ball Grid Array）型等グリッドアレイ型の半導体装置を製造する技術に適用して有効な技術に関する。   The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a technology effective when applied to a technology for manufacturing a grid array type semiconductor device such as an LGA (Land Grid Array) type and a BGA (Ball Grid Array) type.

半導体装置の小型化を図る製品構造として、パッケージが半導体チップの大きさと一致または近似する半導体装置、いわゆるチップサイズパッケージ（以下、ＣＳＰと呼称）が知られている。
また、ＣＳＰ製品において、配線基板（回路基板）を用いたＢＧＡ（Ball Grid Array）製品にあっては、高価な回路基板に代えて安価な金属製のリードフレームを使用してＢＧＡ製品を製造する方法が提案されている（例えば、特許文献１）。 As a product structure for reducing the size of a semiconductor device, a semiconductor device whose package matches or approximates the size of a semiconductor chip, a so-called chip size package (hereinafter referred to as CSP) is known.
In addition, in a CSP product, a BGA (Ball Grid Array) product using a wiring board (circuit board) is manufactured using an inexpensive metal lead frame instead of an expensive circuit board. A method has been proposed (for example, Patent Document 1).

特開平１０−５０９２２号公報Japanese Patent Laid-Open No. 10-50922

半導体装置は高機能化等に伴い、外部電極端子（ピン）の数はより増大の傾向にある。リードフレームを使用したＢＧＡ型の半導体装置は、その製造の最終段階で、リードフレームの封止体の内外に亘って延在するリードを封止体の外周縁で切断する。従って、ＢＧＡ型の半導体装置の外部電極端子の数は、封止体の周縁から延在するリードの数によって決まる。   As the functionality of semiconductor devices increases, the number of external electrode terminals (pins) tends to increase. A BGA type semiconductor device using a lead frame is cut at the outer peripheral edge of the sealing body at the final stage of its manufacture, and the lead extending over the inside and outside of the sealing body of the lead frame. Therefore, the number of external electrode terminals of the BGA type semiconductor device is determined by the number of leads extending from the periphery of the sealing body.

従って、ピン数の増大を図るには、リード本数の増大を図る必要があり、製品サイズが大きくなってしまう。
そこで、本発明者は、封止体の周縁から延在するリードの本数を増大させることなくピン数の増大を図ることを検討し、本発明をなした。 Therefore, in order to increase the number of pins, it is necessary to increase the number of leads, which increases the product size.
Therefore, the present inventor studied to increase the number of pins without increasing the number of leads extending from the peripheral edge of the sealing body, and made the present invention.

本発明の目的は、外部電極端子数を増大できる半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、薄型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、小型の半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、安価な半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。 An object of the present invention is to provide a semiconductor device capable of increasing the number of external electrode terminals and a manufacturing method thereof.
Another object of the present invention is to provide a thin semiconductor device and a method for manufacturing the same.
Another object of the present invention is to provide a small semiconductor device and a method for manufacturing the same.
Another object of the present invention is to provide an inexpensive semiconductor device and a manufacturing method thereof.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。   The outline of a typical invention among the inventions disclosed in the present application will be briefly described as follows.

（１）半導体装置は、
上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有し、前記第１の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
前記半導体チップの前記第１の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第１の面を介して接着され、前記第１の面の反対面となる第２の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の複数本の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする。 (1) The semiconductor device
A sealing body made of an insulating resin having upper and lower surfaces and side surfaces connecting the upper surface and the lower surface;
A first surface having a plurality of electrodes, and a second surface opposite to the first surface, wherein the first surface is located on a lower surface side of the sealing body. A semiconductor chip located in
A tape that is bonded to the first surface of the semiconductor chip and has an adhesive layer on both surfaces corresponding to the electrode and a predetermined portion serving as an opening;
The semiconductor chip is bonded via the first surface on the opposite side with Do that surface of the surface to be bonded, the part of the other portion of the second surface on the opposite side of the first surface of the tape A plurality of conductive leads that protrude more than the lower surface of the sealing body,
A conductive plating film formed on the protruding surface of the lead and exposed on the lower surface of the sealing body;
A conductive connection body located in the sealing body, penetrating through the opening, connected to the electrode at one end, and connected to the lead at the other end;
Some of the leads have one end exposed on the side surface of the sealing body, the other end is positioned on the tape surface, and some of the plurality of leads have one end exposed on the side surface of the sealing body. The other end is located in the opening portion of the predetermined portion, and the other lead is located in the opening portion of the predetermined portion and the other end is located on the tape surface.

また、前記メッキ膜の露出する面に重ねて突起電極が形成されている。前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっている。前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられている。前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記突出する部分以外のリード部分に接続されている。前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっている。前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されている。前記リードは階段状に一段屈曲し、前記リードの第２の面の一部が他のリード部分の第２の面よりも前記封止体の下面寄りになっている。前記封止体の下面寄りでない面に前記ワイヤが接続されている。   A protruding electrode is formed on the exposed surface of the plating film. The remaining leads have a structure in which the one end projects into the opening of the predetermined portion. The opening of the predetermined portion provided in the tape is provided in the center of the tape. The connection body includes a wire extending in a curved line, and the wire is connected to a lead portion other than the protruding portion of the lead. The wire is connected to the electrode first and then connected to the lead. A connecting plating film is formed on the surface of the lead to which the wire is connected. The lead is bent stepwise, and a part of the second surface of the lead is closer to the lower surface of the sealing body than the second surface of the other lead part. The wire is connected to a surface that is not near the lower surface of the sealing body.

このような半導体装置は、以下の工程を有する製造方法で製造される。
半導体装置は、
（ａ）複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有する半導体チップを準備する工程、
（ｂ）矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第２の面の一部は前記第２の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
（ｃ）前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
（ｄ）前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第２の面の反対面となる第１の面に前記テープを接着する工程、
（ｅ）前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
（ｆ）前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第１の面を介して前記テープに接着する工程、
（ｇ）前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
（ｈ）前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
（ｉ）前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程を経て製造される。 Such a semiconductor device is manufactured by a manufacturing method having the following steps.
Semiconductor devices
(A) preparing a semiconductor chip having a first surface having a plurality of electrodes and a second surface opposite to the first surface;
(B) a rectangular frame, a plurality of leads extending from the inside of the frame into the frame, a connecting portion provided at a predetermined portion of the frame and supported by some of the leads, and the connecting portion A product forming portion comprising a plurality of leads extending from the frame to the frame side, the semiconductor chip being stacked on the product forming portion, and a part of the second surface of the lead is the second A step of preparing a lead frame that protrudes to the surface side of the substrate and is provided with a plating film on the protruding surface;
(C) An insulating tape having an adhesive layer on both sides having a unit tape portion corresponding to the product forming portion, wherein the unit tape portion corresponds to a portion corresponding to the electrode of the semiconductor chip and the connecting portion. A step of preparing a tape having an opening in a portion to be
(D) bonding the tape to a first surface that is opposite to the second surface of the lead frame in a state in which a peripheral edge of the connection portion is exposed in the opening corresponding to the connection portion;
(E) removing the connecting part in the opening and separating the leads connected by the connecting part;
(F) a step of bonding the semiconductor chip to the tape through a first surface so that the electrode of the semiconductor chip is located in the opening;
(G) connecting each electrode located in the opening and a predetermined portion of the lead bonded to the tape with a conductive connector;
(H) a step of covering the lead frame, the semiconductor chip, and the connection body with a resin layer made of an insulating resin in a state where the plating film of the lead frame is exposed;
(I) Cutting the resin layer and the lead frame vertically and horizontally and removing the frame to form a plurality of semiconductor devices in which the cut ends of the leads are exposed on the side surfaces of the sealing body formed by the resin layer. It is manufactured through a process.

また、前記工程（ｈ）の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成する。前記工程（ｂ）では、前記連結部を前記枠の中央に設ける。前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、前記工程（ｇ）では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断する。前記工程（ｂ）では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させる。   Further, after the step (h), a protruding electrode is formed on the plating film exposed from the resin layer. In the step (b), the connecting portion is provided at the center of the frame. In the step (b), a plating film for connection is formed on the surface of the lead connecting the connection body, and in the step (g), a wire is used as the connection body, and one end of the wire is connected to the end of the wire. Connect to the electrode, then connect the middle part of the wire to the lead, and cut the wire from the connected part of the lead. In the step (b), the lead is partially bent in one step, and the second surface of the lead on which the plating film is formed is protruded from the second surface of the other lead portion.

（２）上記（１）の構成において、前記メッキ膜は前記封止体内に位置することなく、前記メッキ膜は前記封止体の下面から突出した構造になっている。このような半導体装置は、前記工程（ｂ）において前記リードの第２の面の突出した面にはメッキ膜を設けず、前記工程（ｈ）において前記リードの前記突出する面を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆い、前記工程（ｉ）を行う前に前記樹脂層の表面に露出する前記リードの突出した面にメッキ膜を形成することによって製造される。   (2) In the configuration of (1) above, the plating film protrudes from the lower surface of the sealing body without being located in the sealing body. In such a semiconductor device, a plating film is not provided on the protruding surface of the second surface of the lead in the step (b), and the protruding surface of the lead is exposed in the step (h). The lead frame, the semiconductor chip, and the connection body are covered with a resin layer made of an insulating resin, and a plating film is formed on the protruding surface of the lead exposed on the surface of the resin layer before performing the step (i). Manufactured by forming.

（３）上記（１）の構成において、半導体装置にあっては、前記リードは前記第２の面を部分的に突出させることなくリードを平坦な構造（平板状）とし、前記リードの第２の面に部分的に前記メッキ膜を形成した構造になっている。   (3) In the configuration of (1), in the semiconductor device, the lead has a flat structure (flat plate shape) without partially projecting the second surface, and the second of the lead The plating film is partially formed on the surface.

このような半導体装置は、上記（１）の構成の半導体装置の製造方法において、前記工程（ｂ）にあっては、矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第２の面の外部電極端子が形成される部分にはメッキ膜が設けられている平板状のリードフレームを準備することによって製造される。   In the method of manufacturing a semiconductor device having the configuration (1), such a semiconductor device includes a rectangular frame and a plurality of extending from the inside of the frame into the frame in the step (b). A product forming portion comprising: a lead; a connecting portion provided in a predetermined portion of the frame and supported by a part of the leads; and a plurality of leads extending from the connecting portion toward the frame; Manufactured by preparing a flat lead frame having a structure in which the semiconductor chip is stacked on the product forming portion and a plating film is provided on a portion where the external electrode terminal on the second surface of the lead is formed Is done.

また、前記工程（ｇ）の前記接続体による前記リードと前記電極との接続において、接続体としてワイヤを使用する場合には、上記（１）の構成の半導体装置の製造方法と同様に、前記工程（ｂ）にあっては前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、前記工程（ｇ）にあっては前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断する。また、前記ワイヤが封止体の表面に露出しないように、前記工程（ｂ）にあっては前記メッキ膜の厚さを厚く形成しておく。   Further, in the case of using a wire as a connection body in the connection between the lead and the electrode by the connection body in the step (g), as in the method of manufacturing the semiconductor device having the configuration of the above (1), In the step (b), a connecting plating film is formed on the surface of the lead to which the connection body is connected. In the step (g), one end of the wire is connected to the electrode, and then An intermediate portion of the wire is connected to the lead, and the wire is cut from the connecting portion of the lead. Further, in the step (b), the plating film is formed thick so that the wire is not exposed on the surface of the sealing body.

（４）上記（１）乃至（３）の構成において、半導体装置は、前記リードと前記電極をワイヤで接続することなく、代りに前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されている構造になっている。例えば、前記接続体は圧接材料で形成されている構造になっている。また、前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接する構造になっている。   (4) In the configurations of (1) to (3) above, the semiconductor device does not connect the lead and the electrode with a wire, but instead has the lead and the electrode respectively positioned in the opening of the tape. It is the structure connected through the said connection body in piles. For example, the connection body has a structure formed of a pressure contact material. In addition, the lead portion located in the opening is bent in one step and is closer to the semiconductor chip than the lead portion located on the tape.

このような半導体装置は、上記（１）乃至（３）の構成の半導体装置の製造方法において、前記工程（ｇ）にあっては前記ワイヤ接続に代えて前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することによって製造される。前記接続体として圧接材料を用いる。前記開口部における前記リードと前記半導体チップの前記電極との間隔が大きい場合には、前記工程（ｂ）にあっては前記開口部に位置する前記リード部分を前記第１の面側に一段階段状に突出するように屈曲させることによって製造される。   Such a semiconductor device is located in the opening of the tape in place of the wire connection in the step (g) in the method of manufacturing a semiconductor device having the above-described configuration (1) to (3). The electrode and the lead are manufactured by overlapping and connecting via the connection body. A pressure contact material is used as the connection body. When the gap between the lead in the opening and the electrode of the semiconductor chip is large, in the step (b), the lead portion positioned in the opening is one step on the first surface side. It is manufactured by bending so as to protrude into a shape.

（５）上記（１）及び（２）の構成において、半導体装置にあっては、前記リードは階段状に屈曲する構造ではなく、前記リードの一部の第２の面が所定厚さエッチングされ、エッチングされない前記リードの第２の面が前記封止体の下面寄りになる構造になっている。   (5) In the configurations of (1) and (2) above, in the semiconductor device, the lead is not structured to be bent stepwise, and a part of the second surface of the lead is etched to a predetermined thickness. The second surface of the lead that is not etched is close to the lower surface of the sealing body.

このような半導体装置は、上記（１）及び（２）の構成の半導体装置の製造方法において、前記工程（ｂ）にあっては前記リードの第２の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させることによって製造される。   In such a method of manufacturing a semiconductor device having the above configurations (1) and (2), in the step (b), the second surface of the lead is partially etched away, The second surface of the lead on which the plating film is formed is manufactured by protruding from the second surface of the other lead portion.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）半導体装置の製造方法においては、製品形成部の枠の内側から枠の中央側に延在する複数のリードと、枠の中央に設けられる連結部から枠側に延在する複数のリードを有するリードフレームが準備される。その後、このリードフレームに、半導体チップの電極に対応する部分及び連結部に対応する部分に開口部を有するテープが接着される。さらに、前記開口部に露出する連結部は切除される。この切除によって連結部によって一体となっていたリードは分離されるが、テープに支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置を製造する結果、封止体の周縁から内側に亘って延在するリードに外部電極端子（ピン）が形成されるばかりではなく、開口部から延在しテープに支持されるリードにも外部電極端子（ピン）を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体のサイズとの関係において、封止体の周縁に並ぶリードの配置が最大限の本数となっている状態においても、封止体の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリードにも外部電極端子（ピン）を形成することができるため、ピン数の増大を図ることができる。即ち、封止体のサイズを大きくすることなくピン数の増大を図ることができる。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the means of (1), (a) in the method of manufacturing a semiconductor device, a plurality of leads extending from the inner side of the frame of the product forming portion to the center side of the frame, and a connecting portion provided at the center of the frame A lead frame having a plurality of leads extending from the frame to the frame side is prepared. Thereafter, a tape having an opening is bonded to the lead frame at a portion corresponding to the electrode of the semiconductor chip and a portion corresponding to the connecting portion. Further, the connecting portion exposed at the opening is cut off. By this excision, the lead integrated by the connecting portion is separated, but the lead is supported by the tape. And as a result of manufacturing a semiconductor device using such a lead frame with a tape, not only external electrode terminals (pins) are formed on leads extending from the periphery to the inside of the sealing body, External electrode terminals (pins) can also be formed on the leads extending from the openings and supported by the tape, and the number of pins can be increased. Therefore, the number of pins can be increased without increasing the number of leads extending from the periphery of the sealing body. In other words, in relation to the size of the sealing body, even when the number of leads arranged on the periphery of the sealing body is the maximum number, the end of the tape faces the center of the sealing body. Since the external electrode terminal (pin) can be formed on the lead extending so that the other end is located in the middle portion, the number of pins can be increased. That is, the number of pins can be increased without increasing the size of the sealing body.

（ｂ）半導体装置においては、ワイヤは半導体チップの電極に最初に接続され（第１ボンディング）、その後リードに接続（第２ボンディング）された構造になっている。また、ワイヤは階段状に一段屈曲したリードの低い面（第２の面）に接続（第２ボンディング）される。第２ボンディングは接続部からの高さが第１ボンディング部分に比較して充分低くできるため、リードの低い面（第２の面）からメッキ膜の露出する表面側に至る深さに形成される封止体を構成する樹脂内に入り、ワイヤは所定の厚さの樹脂で確実に覆われることになる。この結果、ワイヤの封止体による封止性能が低下しなくなる。例えば、０．１ｍｍの厚さのリードに直径が２０μｍのワイヤを使用してネイルヘッドワイヤボンディングを行った場合、リードを階段状に一段屈曲する段差を０．１ｍｍとすれば、第２ボンディング部からワイヤのループの頂点までの高さが２０マイクロｍ程度となるワイヤは充分な厚さの樹脂で覆われることになる。   (B) The semiconductor device has a structure in which the wire is first connected to the electrode of the semiconductor chip (first bonding) and then connected to the lead (second bonding). Further, the wire is connected (second bonding) to the lower surface (second surface) of the lead bent in a stepped manner. In the second bonding, the height from the connecting portion can be made sufficiently lower than that of the first bonding portion, so that the second bonding is formed to a depth from the lower surface (second surface) of the lead to the exposed surface side of the plating film. The resin enters the resin constituting the sealing body, and the wire is surely covered with the resin having a predetermined thickness. As a result, the sealing performance of the wire sealing body does not deteriorate. For example, when nail head wire bonding is performed using a wire having a diameter of 20 μm on a lead having a thickness of 0.1 mm, if the step for bending the lead in a step shape is 0.1 mm, the second bonding portion The wire whose height from the top of the wire to the top of the loop of the wire is about 20 μm is covered with a sufficiently thick resin.

（ｃ）半導体装置は、電極を有する半導体チップの第１の面とリードの第１の面を電極に対応する開口部を有するテープで接着し、かつ電極とリードの第２の面を前記開口部を貫通するワイヤで接続する構造となっている。従って、半導体チップの第２の面を覆う封止体を構成する樹脂の厚さを薄くすることができる。また、リードの第２の面に接続されるワイヤも上記（ｂ）に記載したようにリードの段差内に納まることから、封止体を薄くでき、半導体装置の薄型化を図ることができる。   (C) In the semiconductor device, the first surface of the semiconductor chip having the electrode and the first surface of the lead are bonded with a tape having an opening corresponding to the electrode, and the second surface of the electrode and the lead is opened. It has a structure of connecting with a wire penetrating the part. Therefore, the thickness of the resin constituting the sealing body that covers the second surface of the semiconductor chip can be reduced. Further, since the wire connected to the second surface of the lead is also accommodated in the step of the lead as described in (b) above, the sealing body can be made thin, and the semiconductor device can be made thin.

（ｄ）半導体装置の製造方法において、樹脂層及びリードフレームの切断時、切断位置を樹脂層内に位置する半導体チップの周縁に近接する位置にすることによって、封止体のサイズを半導体チップのサイズに近づけることができ、半導体装置のＣＳＰ化、即ち、小型化が達成できる。   (D) In the method of manufacturing a semiconductor device, when the resin layer and the lead frame are cut, the cutting position is set to a position close to the periphery of the semiconductor chip located in the resin layer, thereby reducing the size of the sealing body of the semiconductor chip. The size of the semiconductor device can be made close to the CSP, that is, downsizing of the semiconductor device can be achieved.

（ｅ）半導体装置の製造方法において、樹脂層の形成の後、樹脂層から露出するメッキ膜に突起電極を形成して外部電極端子を形成することから、ＢＧＡ型の半導体装置が製造される。この製造方法において、突起電極を形成せずに樹脂層からメッキ膜を露出させるだけの構造とすることによって、ＬＧＡ型の半導体装置を製造することができる。ＬＧＡ型の半導体装置はＢＧＡ型の半導体装置に比較して薄型となる。   (E) In the method of manufacturing a semiconductor device, after forming the resin layer, the protruding electrode is formed on the plating film exposed from the resin layer to form the external electrode terminal, so that the BGA type semiconductor device is manufactured. In this manufacturing method, an LGA type semiconductor device can be manufactured by forming a structure that only exposes the plating film from the resin layer without forming the protruding electrode. The LGA type semiconductor device is thinner than the BGA type semiconductor device.

（ｆ）半導体装置の製造方法において、リードフレームに設ける連結部は枠の中央に設けられる。この結果、中央から周辺の枠に向かって均一にリードを延在させることができ、連結部から延在するリードの数を多くすることができ、半導体装置のピン数の増大を図ることができる。   (F) In the method for manufacturing a semiconductor device, the connecting portion provided in the lead frame is provided in the center of the frame. As a result, the leads can be uniformly extended from the center toward the peripheral frame, the number of leads extending from the connecting portion can be increased, and the number of pins of the semiconductor device can be increased. .

前記（２）の手段によれば、上記（１）の手段による効果に加え、メッキ膜が封止体の外（下面）に突出することから、外部電極端子の高さ（厚さ）が高くなり、半導体装置の実装特性が向上するという効果がある。また、メッキ膜に突起電極を形成しない場合に形成されるＬＧＡ型の半導体装置では、封止体の下面に外部電極端子となるメッキ膜が突出することから、ＬＧＡ型の半導体装置の実装特性が向上する。   According to the means (2), in addition to the effect of the means (1) above, the plating film protrudes to the outside (lower surface) of the sealing body, so that the height (thickness) of the external electrode terminal is high. Thus, there is an effect that the mounting characteristics of the semiconductor device are improved. In addition, in the LGA type semiconductor device formed when the protruding electrode is not formed on the plating film, since the plating film serving as the external electrode terminal protrudes from the lower surface of the sealing body, the mounting characteristics of the LGA type semiconductor device are improves.

前記（３）の手段によれば、上記（１）の手段による効果に加え、リードが平坦な構造（平板状）となっていることから、半導体装置の薄型化を図ることができるという効果がある。前記（３）の手段では、メッキ膜の厚さが上記（１）の手段による場合に比較して厚くしても（例えば、１０μｍ）、この厚さはリードを階段状に段差（例えば、１００μｍ）を付ける場合よりも小さくなることから封止体の厚さを薄くでき、半導体装置の薄型化を図ることができる。   According to the means (3), in addition to the effect of the means (1), the lead has a flat structure (flat plate shape), so that the semiconductor device can be thinned. is there. In the means (3), even if the thickness of the plating film is thicker than that in the means (1) (for example, 10 μm), the thickness of the lead is stepped (for example, 100 μm). ), The thickness of the sealing body can be reduced, and the semiconductor device can be made thinner.

前記（４）の手段によれば、（ａ）リードと電極は開口部内において接続体を介して重ねて接続される構造（半導体チップのフェイスダウンボンディング構造）となっていることから、封止体によるリードと電極との封止性能が高くなる。また、リードと電極をワイヤで接続する場合は、ワイヤのループ高さを低くするように注意を払ってワイヤボンディングを行わなければならないが、フェイスダウンボンディングではこのような注意は不要となり、半導体装置の生産性が向上する。接続体として圧接材料を使用する場合は、圧接処理によってリードの接続用メッキ膜と電極が電気的に接続されるため、さらに生産性が高い。   According to the means of (4), (a) since the lead and the electrode are overlapped and connected via the connecting body in the opening (semiconductor chip face-down bonding structure), the sealing body Therefore, the sealing performance between the lead and the electrode is increased. Also, when connecting leads and electrodes with wires, care must be taken to reduce the loop height of the wires, but wire bonding must be performed, but such attention is not necessary with face-down bonding, and semiconductor devices Productivity is improved. When a pressure contact material is used as the connection body, the plating film for connecting the lead and the electrode are electrically connected by pressure contact processing, so that the productivity is further increased.

（ｂ）開口部に位置するリード部分を一段階段状に屈曲させてテープ上に位置するリード部分に比較して半導体チップ（電極）に近接させる構造の場合、接続体によるリードと電極の接続がさらに確実となる。この構造は、テープが厚い場合はさらに有効である。   (B) In the case of a structure in which the lead portion located at the opening is bent in a stepped manner so as to be closer to the semiconductor chip (electrode) than the lead portion located on the tape, the connection between the lead and the electrode by the connecting body It will be even more certain. This structure is more effective when the tape is thick.

前記（５）の手段によれば、リードの上下面のそれぞれ所定部分を所定厚さエッチングして段差構造のリードを形成するため、プレスで屈曲させて段差構造のリードを形成する場合に比較して精密に形成することができる。   According to the above means (5), the lead of the step structure is formed by etching the predetermined portions of the upper and lower surfaces of the lead to the predetermined thickness, so that the lead of the step structure is formed by bending with a press. Can be formed precisely.

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.

図１乃至図２１は本発明の実施例１の半導体装置及びその製造方法に係わる図であり、図１乃至図５は半導体装置の構造に係わる図である。図１は半導体装置の外観を示す斜視図、図２は図１のＡ−Ａ線に沿う断面図、図３は図２の一部を示す拡大断面図、図４は半導体装置の底面図である。また、図５は半導体装置における半導体チップ、半導体チップの電極、リード及びワイヤの位置関係を示す模式図である。   1 to 21 are diagrams relating to a semiconductor device and a manufacturing method thereof according to Embodiment 1 of the present invention, and FIGS. 1 to 5 are diagrams relating to the structure of the semiconductor device. 1 is a perspective view showing the appearance of the semiconductor device, FIG. 2 is a cross-sectional view taken along line AA of FIG. 1, FIG. 3 is an enlarged cross-sectional view showing a part of FIG. 2, and FIG. is there. FIG. 5 is a schematic diagram showing the positional relationship among a semiconductor chip, electrodes of the semiconductor chip, leads, and wires in the semiconductor device.

実施例１の半導体装置１は、図１及び図４に示すように、外観的には偏平な四角形の封止体２と、前記封止体２の下面にグリッドアレイ状に設けられた複数の外部電極端子３とからなっている。封止体２は上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する構造になっている。外部電極端子３は、突起電極となり、例えば、直径０.３ｍｍの半田ボールで形成したバンプ電極となっている。外部電極端子３は、特に限定はされないが、図４に示すように、枠状に３列並んで配置されている。外部電極端子３のピッチは、例えば、５００μｍである。   As shown in FIGS. 1 and 4, the semiconductor device 1 according to the first embodiment includes a flat rectangular sealing body 2 in appearance and a plurality of grid arrays provided on the lower surface of the sealing body 2. It consists of external electrode terminals 3. The sealing body 2 has a structure having an upper surface and a lower surface and side surfaces connecting the upper surface and the lower surface. The external electrode terminal 3 is a protruding electrode, for example, a bump electrode formed of a solder ball having a diameter of 0.3 mm. The external electrode terminals 3 are not particularly limited, but are arranged in three rows in a frame shape as shown in FIG. The pitch of the external electrode terminals 3 is, for example, 500 μm.

封止体２の内部には、図２及び図３に示すように、四角形の半導体チップ４が封止されている。半導体チップ４は、複数の電極５を有する第１の面４ａ及び第１の面４ａの反対側になる第２の面４ｂを有し、第１の面４ａが封止体２の下面側に位置する状態で封止体２内に位置している。第２の面４ｂは半導体（例えば、シリコン）からなる平坦な面になっている。半導体チップ４は、例えば、１５０μｍ程度の厚さになっている。また、電極５は、例えば、一辺が８０μｍの正方形になっている。半導体チップ４の周縁と封止体２の周縁との間隔は、例えば、５０μｍ程度となり、半導体装置１の耐湿性を維持するに必要にして最小限の厚さとなっている。これによって、半導体装置１の外形は半導体チップ４の大きさに近似させることができ、半導体装置１の小型化を図ることができる。   As shown in FIGS. 2 and 3, a rectangular semiconductor chip 4 is sealed inside the sealing body 2. The semiconductor chip 4 has a first surface 4 a having a plurality of electrodes 5 and a second surface 4 b that is opposite to the first surface 4 a, and the first surface 4 a is on the lower surface side of the sealing body 2. It is located in the sealing body 2 in a positioned state. The second surface 4b is a flat surface made of a semiconductor (for example, silicon). The semiconductor chip 4 has a thickness of about 150 μm, for example. The electrode 5 is, for example, a square having a side of 80 μm. The distance between the periphery of the semiconductor chip 4 and the periphery of the sealing body 2 is, for example, about 50 μm, which is a minimum thickness necessary to maintain the moisture resistance of the semiconductor device 1. Thereby, the outer shape of the semiconductor device 1 can be approximated to the size of the semiconductor chip 4, and the semiconductor device 1 can be downsized.

半導体チップ４の第１の面４ａに設けられる複数の電極５は、特に限定はされないが、図５に示すように、半導体チップ４の周縁に近接した位置に、かつ各辺に沿って１列に配置されている。半導体チップ４は、半導体装置１を実装基板等に実装する際の状態において、図２に示すように、第１の面４ａを下面とし、第２の面４ｂを上面とする状態で封止体２内に封止されている。   The plurality of electrodes 5 provided on the first surface 4a of the semiconductor chip 4 are not particularly limited. As shown in FIG. 5, one row along each side is located near the periphery of the semiconductor chip 4 as shown in FIG. Is arranged. As shown in FIG. 2, the semiconductor chip 4 is sealed in a state where the first surface 4a is a lower surface and the second surface 4b is an upper surface in a state where the semiconductor device 1 is mounted on a mounting substrate or the like. 2 is sealed.

半導体チップ４の第１の面４ａには、図２に示すように、テープ６が接着されている。テープ６は絶縁性の樹脂製のテープ（心材）からなり、両面に図示しない絶縁性の接着層を有する構造になっている。テープ６には、半導体チップ４の電極５に対応する部分に開口部７を有するとともに、所定部に開口部８を有している。図５に示すように、電極５に対応する開口部７は、半導体チップ４にテープ６を貼り合わせた際、半導体チップ４の各辺に一列に並ぶ電極５の一列全体が開口部７内に位置するように四角形のテープ６の各辺に沿ってそれぞれ設けられている。また、前記所定部に設けられる開口部８の一例として、図５に示すように、四角形のテープ６の中央部に四角形の開口部８が設けられている。開口部８はテープ６の四角形の外周に対して相似形の関係にある。一例を挙げるならば、テープ６の厚さは全体で１００μｍ程度となる。この内訳は心材が５０μｍで、その心材の両面に設けられる接着層の厚さが２５μｍ程度となる。心材はポリイミド系樹脂で形成され、接着層は熱硬化性樹脂で形成されている。   As shown in FIG. 2, a tape 6 is bonded to the first surface 4 a of the semiconductor chip 4. The tape 6 is made of an insulating resin tape (core material) and has a structure having insulating adhesive layers (not shown) on both sides. The tape 6 has an opening 7 at a portion corresponding to the electrode 5 of the semiconductor chip 4 and an opening 8 at a predetermined portion. As shown in FIG. 5, the openings 7 corresponding to the electrodes 5 are formed so that the entire row of the electrodes 5 arranged in a row on each side of the semiconductor chip 4 is in the openings 7 when the tape 6 is bonded to the semiconductor chip 4. It is provided along each side of the square tape 6 so as to be positioned. As an example of the opening 8 provided in the predetermined portion, as shown in FIG. 5, a square opening 8 is provided in the center of the square tape 6. The opening 8 has a similar relationship with the square outer periphery of the tape 6. For example, the thickness of the tape 6 is about 100 μm as a whole. The breakdown is that the core material is 50 μm, and the thickness of the adhesive layer provided on both sides of the core material is about 25 μm. The core material is formed of a polyimide resin, and the adhesive layer is formed of a thermosetting resin.

封止体２内において、テープ６の半導体チップ４が接着される面の反対面となる面に導電性のリード９が複数接着されている。リード９はテープ６の図示しない接着層によって接着される。リード９は、後述する金属板をパターニングしたリードフレームの各部を切断することによって形成される。リードフレームは第１の面と、この第１の面の反対面になる第２の面を有している。従って、リード９となった状態でもリードフレームの第１の面をリードの第１の面とし、リードフレームの第２の面をリードの第２の面とすることになる。リードフレームは、鉄−ニッケル系の合金板、銅合金板等、半導体装置の製造で一般に用いる０．１〜０．１２５ｍｍの厚さの金属板で形成される。実施例では、リードフレームは，０．１ｍｍの厚さの４２アロイで形成されている。   In the sealing body 2, a plurality of conductive leads 9 are bonded to the surface opposite to the surface to which the semiconductor chip 4 of the tape 6 is bonded. The lead 9 is bonded by an adhesive layer (not shown) of the tape 6. The lead 9 is formed by cutting each part of a lead frame obtained by patterning a metal plate described later. The lead frame has a first surface and a second surface that is the opposite surface of the first surface. Accordingly, even when the lead 9 is formed, the first surface of the lead frame is used as the first surface of the lead, and the second surface of the lead frame is used as the second surface of the lead. The lead frame is formed of a metal plate having a thickness of 0.1 to 0.125 mm, which is generally used in manufacturing a semiconductor device, such as an iron-nickel alloy plate or a copper alloy plate. In the embodiment, the lead frame is formed of 42 alloy having a thickness of 0.1 mm.

リード９は、図３及び図２に示すように、第２の面９ｂの一部が他の部分よりも突出して封止体２の下面寄りになる構造となっている。即ち、リード９は階段状に一段屈曲して突出し、この突出したリード部分の第２の面９ｂの一部が他のリード部分の第２の面９ｂよりも封止体２の下面寄りになっている。そして、リード９の突出した部分の突出面（突出端面）には封止体２の下面に露出する導電性のメッキ膜１０が形成されている。実施例１では、メッキ膜１０に重ねて突起電極１１が形成されて外部電極端子３が形成されて、ＢＧＡ型の半導体装置１が形成されている。前記メッキ膜１０は、例えば、２層構造となっている。下層は厚さ１５μｍの銅層であり、上層は厚さ５μｍのニッケル層である。また、図２及び図３に示すように、突出部分が形成されないリード部分の第１の面９ａがテープ６に接着されている。   As shown in FIGS. 3 and 2, the lead 9 has a structure in which a part of the second surface 9 b protrudes from the other part and is closer to the lower surface of the sealing body 2. That is, the lead 9 bends and projects in a stepped manner, and a part of the second surface 9b of the projecting lead portion is closer to the lower surface of the sealing body 2 than the second surface 9b of the other lead portion. ing. A conductive plating film 10 exposed on the lower surface of the sealing body 2 is formed on the protruding surface (protruding end surface) of the protruding portion of the lead 9. In the first embodiment, the protruding electrode 11 is formed over the plating film 10 to form the external electrode terminal 3, and the BGA type semiconductor device 1 is formed. The plating film 10 has, for example, a two-layer structure. The lower layer is a copper layer having a thickness of 15 μm, and the upper layer is a nickel layer having a thickness of 5 μm. As shown in FIGS. 2 and 3, the first surface 9 a of the lead portion where the protruding portion is not formed is bonded to the tape 6.

図５はテープ６の開口部７，８と、リード９及び半導体チップ４の電極５との位置関係が分かるように封止体２を部分的に除去して示す模式図である。従って、図５はリード９の第２の面９ｂが表れる図である。図５に示す図の最外郭線は四角形（正方形）になっているが、この四角形は封止体２の外郭線であり、かつテープ６の外郭線でもある。これは、後述するが、半導体装置の製造において、テープ６を封止する樹脂層を縦横に切断して封止体２を形成するためである。テープ６にはリード９が接着されていることから、リード９もこの切断によって切断される。   FIG. 5 is a schematic view showing the sealing body 2 partially removed so that the positional relationship between the openings 7 and 8 of the tape 6 and the leads 9 and the electrodes 5 of the semiconductor chip 4 can be understood. Accordingly, FIG. 5 is a diagram showing the second surface 9b of the lead 9. FIG. The outermost line in the drawing shown in FIG. 5 is a quadrangle (square), and this quadrangle is the outer line of the sealing body 2 and also the outer line of the tape 6. As will be described later, this is because, in the manufacture of a semiconductor device, the resin layer for sealing the tape 6 is cut vertically and horizontally to form the sealing body 2. Since the lead 9 is bonded to the tape 6, the lead 9 is also cut by this cutting.

四角形の封止体２及びテープ６の外郭線の僅か内側に二点鎖線で示す四角形が半導体チップ４の外郭線である。半導体チップ４の４辺（外郭線）の内側には、テープ６に形成された細長い開口部７がそれぞれ位置している。これら４本の開口部７のそれぞれの中央に沿って電極５が一列に並んで配列されている。   A quadrangle indicated by a two-dot chain line slightly inside the outline of the quadrangular sealing body 2 and the tape 6 is an outline of the semiconductor chip 4. Inside the four sides (outline) of the semiconductor chip 4, elongated openings 7 formed in the tape 6 are respectively positioned. The electrodes 5 are arranged in a line along the center of each of the four openings 7.

テープ６の外郭線である４辺からそれぞれ中央に向かって細いリード９が複数延在している。リード９は平面において必要に応じて屈曲させられている。また、リード９の内端あるいはその途中部分は膨らんだパターン９ｄとなっている。実施例では膨らんだパターン９ｄは円形となっている。この膨らんだパターン９ｄ部分が階段状に突出する部分であり、前述のように膨らんだパターン９ｄの第２の面９ｂには、メッキ膜１０が形成され、かつ突起電極１１が形成されて外部電極端子３が形成される（図３参照）。   A plurality of thin leads 9 extend from the four sides that are the outline of the tape 6 toward the center. The lead 9 is bent on a plane as necessary. Further, the inner end of the lead 9 or the middle part thereof is a swelled pattern 9d. In the embodiment, the swollen pattern 9d is circular. This swollen pattern 9d portion is a portion protruding stepwise, and the plating film 10 is formed on the second surface 9b of the swollen pattern 9d as described above, and the protruding electrode 11 is formed to form the external electrode. Terminal 3 is formed (see FIG. 3).

一方、これが本発明の特徴の一つであるが、図５及び図２に示すように、四角形のテープ６の中央には開口部８が設けられている。そして、この開口部８の僅か内側からテープ６の表面に沿ってリード９が延在している。これら開口部８部分から延在するリード９も平面において必要に応じて屈曲させられている。開口部８部分から延在するリード９の一部は、その先端をテープ６の外郭線まで延在させることなくテープ６の途中の位置までとなっている。テープ６の途中で止まるリード９においてもメッキ膜１０を形成するための膨らんだパターン（円形）９ｄが設けられている。これら膨らんだパターン９ｄは四角形枠状に３列に配置されている。また、開口部８部分から延在するリード９の一部は、テープ６の外郭線まで延在している。特に限定はされないが、開口部８部分からテープ６の外郭線まで延在するリード９は、図５では四角形の左の上下の角部近傍と右の上の角部近傍の３箇所から延びている。   On the other hand, this is one of the features of the present invention. As shown in FIGS. 5 and 2, an opening 8 is provided at the center of the square tape 6. A lead 9 extends along the surface of the tape 6 from slightly inside the opening 8. Leads 9 extending from these openings 8 are also bent on a plane as necessary. A portion of the lead 9 extending from the opening 8 portion extends to a position in the middle of the tape 6 without extending its tip to the outline of the tape 6. A swelled pattern (circular) 9 d for forming the plating film 10 is also provided on the lead 9 that stops in the middle of the tape 6. These swollen patterns 9d are arranged in three rows in a rectangular frame shape. In addition, a part of the lead 9 extending from the opening 8 portion extends to the outline of the tape 6. Although not particularly limited, the lead 9 extending from the opening 8 portion to the outline of the tape 6 extends from three locations in the vicinity of the upper left and upper corners of the square and the upper corner of the right in FIG. Yes.

前記開口部８部分から延在するリード９は、図５には示されないが、開口部８の内側に位置し、既に切断除去された連結部から延在していたものである。そして、開口部８部分からテープ６の外郭線まで延在する前記３本のリード９は、連結部が除去される前は連結部を支持する支持リード９ｆを構成していたものである。リードフレームにテープ６を接着した後、連結部は除去される。   Although not shown in FIG. 5, the lead 9 extending from the opening 8 portion is located inside the opening 8 and extends from the connection portion that has already been cut and removed. The three leads 9 extending from the opening 8 to the outline of the tape 6 constitute support leads 9f that support the connecting portion before the connecting portion is removed. After the tape 6 is bonded to the lead frame, the connecting portion is removed.

このように連結部から延在するリードにも外部電極端子を形成することによって、封止体の各辺から延在するリードの数よりも多くの外部電極端子を形成することができる。封止体の各辺に最大限の本数のリードを配置した場合においても、連結部からリードを延在させる構造を採用することによってさらに外部電極端子（ピン）の数を増大させることができる。図５では、３本の支持リード９ｆを設けられているが、四角形の対角線に沿うように４本の支持リード９ｆを配置してさらに連結部を安定支持するようにしてもよい。   By forming external electrode terminals on the leads extending from the connecting portion in this way, it is possible to form more external electrode terminals than the number of leads extending from each side of the sealing body. Even when the maximum number of leads are arranged on each side of the sealing body, the number of external electrode terminals (pins) can be further increased by adopting a structure in which the leads are extended from the connecting portion. Although three support leads 9f are provided in FIG. 5, four support leads 9f may be arranged along a rectangular diagonal to further stably support the connecting portion.

図５に示すリード９は、換言するならば、一部のリード９は一端が封止体２の側面に露出し他の一端がテープ６面上に位置し、一部のリード９は一端が封止体２の側面に露出し他の一端が開口部８に位置し、残りのリード９は一端が開口部８に位置し他の一端がテープ６面上に位置している構造になっている。   In other words, some of the leads 9 shown in FIG. 5 have one end exposed on the side surface of the sealing body 2 and the other end located on the surface of the tape 6, and some of the leads 9 have one end. The other end of the lead 9 exposed at the side surface of the sealing body 2 is positioned at the opening 8, and the other lead 9 is positioned at the opening 8 and the other end is positioned on the surface of the tape 6. Yes.

また、図５に示すように、開口部７に露出する各電極５と、所定のリード９の前記突出する部分以外のリード部分は曲線を描いて延在する導電性のワイヤ１２で接続されている。ワイヤ１２は、開口部８を貫通し、一端が電極５に接続され、他の一端がリード９に接続される構造になっている。   Further, as shown in FIG. 5, each electrode 5 exposed in the opening 7 is connected to a lead portion other than the protruding portion of a predetermined lead 9 by a conductive wire 12 extending in a curved line. Yes. The wire 12 passes through the opening 8, has one end connected to the electrode 5, and the other end connected to the lead 9.

また、実施例では、リード９に接続されるワイヤ１２の高さを低くするため、ワイヤ１２は電極５に最初に接続（第１ボンディング）され、その後リード９に接続（第２ボンディング）される。一般に、金線を用いる超音波振動を伴う熱圧着法では、第１ボンディング部分のワイヤループ高さは高くなる。第２ボンディングでは、引き回したワイヤをボンディングツールの先端で押し潰すことになるため、第２ボンディング部分のワイヤの高さは低くできる。ワイヤボンディング時は、リード９の第２の面９ｂが上面となる状態でワイヤボンディングが行われる。この結果、ワイヤボンディング時はリード９を接続するリード面はリード９の突出面（突出端面）よりも一段低い位置になる。従って、一段低い高さ（段差）のテープ６に接続されるワイヤ１２は、リード９の表面に沿って極めて小さい傾斜角度で延在し、その先端がリード９に接続されることになる。この結果、第２ボンディング部分でのワイヤ１２の表面と、一段高く突出したリード９の表面との間の間隔は、リード９の段差を０.１ｍｍ、ワイヤ１２の直径を２０μｍ、ワイヤのループ高さ（第１ボンディング位置からの高さ）を２２０μｍとした場合、８０μｍ程度となる。そして、この４００μｍにメッキ膜１０の厚さを加える厚さが封止体２を構成する樹脂の厚さとなる。従って、ワイヤ１２は充分な厚さの樹脂で覆われることになり、封止体２による半導体装置１の耐湿性は充分なものとなる。なお、電極５とリード９を電気的に接続する接続体はワイヤ１２に限定されるものではない。   In the embodiment, in order to reduce the height of the wire 12 connected to the lead 9, the wire 12 is first connected to the electrode 5 (first bonding) and then connected to the lead 9 (second bonding). . In general, in the thermocompression bonding method using ultrasonic vibration using a gold wire, the wire loop height of the first bonding portion is increased. In the second bonding, since the drawn wire is crushed by the tip of the bonding tool, the height of the wire in the second bonding portion can be reduced. During wire bonding, wire bonding is performed with the second surface 9b of the lead 9 being the upper surface. As a result, at the time of wire bonding, the lead surface to which the lead 9 is connected is positioned one step lower than the projecting surface (projecting end surface) of the lead 9. Therefore, the wire 12 connected to the tape 6 having a lower height (step) extends along the surface of the lead 9 with a very small inclination angle, and the tip thereof is connected to the lead 9. As a result, the distance between the surface of the wire 12 at the second bonding portion and the surface of the lead 9 protruding one step higher is 0.1 mm for the step of the lead 9, 20 μm for the diameter of the wire 12, and the loop height of the wire. When the height (height from the first bonding position) is 220 μm, it is about 80 μm. The thickness obtained by adding the thickness of the plating film 10 to 400 μm is the thickness of the resin constituting the sealing body 2. Therefore, the wire 12 is covered with a sufficiently thick resin, and the moisture resistance of the semiconductor device 1 by the sealing body 2 is sufficient. The connection body that electrically connects the electrode 5 and the lead 9 is not limited to the wire 12.

このような半導体装置１を実装基板に実装した図を図６に示す。半導体装置１の実装においては、所定の電子装置を構成する実装基板１５の上面に半導体装置１の外部電極端子３に対応して導電性のランド１６を設けておく。そして、半導体装置１をその外部電極端子３が前記ランド１６上に重なるように実装基板１５上に載置した後、半田のバンプ電極からなる外部電極端子３を一次的に加熱処理（リフロー）して、外部電極端子３でランド１６にメッキ膜１０を電気的に接続する。   FIG. 6 shows a diagram in which such a semiconductor device 1 is mounted on a mounting substrate. In mounting the semiconductor device 1, conductive lands 16 are provided corresponding to the external electrode terminals 3 of the semiconductor device 1 on the upper surface of the mounting substrate 15 constituting a predetermined electronic device. Then, after placing the semiconductor device 1 on the mounting substrate 15 so that the external electrode terminals 3 overlap the lands 16, the external electrode terminals 3 made of solder bump electrodes are primarily subjected to heat treatment (reflow). Then, the plating film 10 is electrically connected to the land 16 by the external electrode terminal 3.

つぎに、半導体装置１の製造方法について、図７乃至図２１を参照して説明する。半導体装置１は、図７に示すフローチャートのように、リードフレーム・テープ等準備（Ｓ０１）、テープ貼り付け（接着）（Ｓ０２）、リードフレーム部分的除去（Ｓ０３）、チップボンディング（Ｓ０４）、ワイヤボンディング（Ｓ０５）、モールディング（Ｓ０６）、バンプ電極（突起電極）形成（Ｓ０７）、切断（個片化：Ｓ０８）の各工程を経て製造される。   Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. As shown in the flowchart of FIG. 7, the semiconductor device 1 includes preparation of a lead frame and a tape (S01), tape application (adhesion) (S02), partial removal of the lead frame (S03), chip bonding (S04), wire It is manufactured through steps of bonding (S05), molding (S06), bump electrode (projection electrode) formation (S07), and cutting (dividing into pieces: S08).

Ｓ０１工程では、リードフレーム、テープ及び半導体チップがそれぞれ準備される。半導体チップ４は、既に説明したとおり、図５に示すように、第１の面４ａに複数の電極５を有する。四角形の半導体チップ４の各辺に沿う第１の面４ａには、一列に複数の電極５が配列されている。半導体チップ４の第２の面４ｂは、図２に示すように、平坦な半導体面になっている。   In step S01, a lead frame, a tape, and a semiconductor chip are prepared. As already described, the semiconductor chip 4 has a plurality of electrodes 5 on the first surface 4a as shown in FIG. A plurality of electrodes 5 are arranged in a row on the first surface 4 a along each side of the rectangular semiconductor chip 4. The second surface 4b of the semiconductor chip 4 is a flat semiconductor surface as shown in FIG.

リードフレーム２０は、図８に示すように、厚さ０．１ｍｍの４２アロイ板を所定パターンに形成した四角形（正方形）の製品形成部２１を複数有する構造になっている。図８のリードフレーム２０では、製品形成部２１が２列３行にマトリックス状に配置された構造になっている。   As shown in FIG. 8, the lead frame 20 has a structure having a plurality of square (square) product forming portions 21 in which a 42 alloy plate having a thickness of 0.1 mm is formed in a predetermined pattern. The lead frame 20 of FIG. 8 has a structure in which the product forming portions 21 are arranged in a matrix in 2 columns and 3 rows.

製品形成部２１は、矩形状の枠２２と、この枠２２の内側に形成される複数のリード等からなっている。図９は枠２２を省略した製品形成部２１を示す図である。以後の説明においても、単独の製品形成部２１の説明部分では図から枠２２を省略した図で説明することが多い。リードフレーム２０の状態では、図８に示すように、隣接する製品形成部２１は枠２２を共有している。また、リードフレーム２０の外周部分の枠は隣接する製品形成部２１の枠部分よりも太くなっている。これはリードフレーム２０の強度向上のためである。また、図示しないが、リードフレーム２０の移送やリードフレーム２０の位置決めに使用する円形孔や長孔等によるガイド孔を、リードフレーム２０の外周部分の枠に設けてある。   The product forming unit 21 includes a rectangular frame 22 and a plurality of leads formed inside the frame 22. FIG. 9 is a diagram illustrating the product forming unit 21 in which the frame 22 is omitted. Also in the following description, in the explanation part of the single product forming part 21, explanation is often made with a figure in which the frame 22 is omitted from the figure. In the state of the lead frame 20, adjacent product forming portions 21 share a frame 22 as shown in FIG. 8. Further, the outer peripheral portion of the lead frame 20 is thicker than the adjacent product forming portion 21. This is to improve the strength of the lead frame 20. Although not shown, guide holes such as circular holes and long holes used for transferring the lead frame 20 and positioning the lead frame 20 are provided in the frame of the outer peripheral portion of the lead frame 20.

製品形成部２１は、図８に示すように、矩形状の枠２２と、枠２２の内側から枠内に片持ち梁状に延在する複数のリード９と、枠内の所定部（中央部）に設けられる連結部２３と、この連結部２３を支持する枠２２から延在するリード９（支持リード９ｆ）と、連結部２３から枠側に延在する片持ち梁構造の複数のリード９とからなっている。この製品形成部２１には、製品形成部２１よりも僅かに小さい半導体チップ４が重ねられて固定されるようになっている。四角形（正方形）の半導体チップ４の中心は四角形（正方形）の製品形成部２１の中心と一致するようになっている。連結部２３は製品形成部２１の中央に設けられている。図９は製品形成部２１の拡大図であり、支持リード９ｆは、四角形の左の上下の角部近傍と、四角形の右の下部分の角部近傍から延在して連結部２３を支持している。枠２２及び連結部２３から延在するリード９の途中部分は所定箇所に膨らんだパターン９ｄが設けられている。実施例では、膨らんだパターン９ｄは円形となっている。この膨らんだパターン９ｄは円形以外のパターンであってもよい。例えば、膨らんだパターン９ｄは、半導体チップ４の電極５に対応するように四角形であってもよい。膨らんだパターン９ｄ部分は、図１０に示すように、リード９の第２の面９ｂ側に一段階段状に突出した部分である。階段状に一段突出させるための段差は、例えば、０.１ｍｍである。また、突出した部分の面（先端面）には、メッキ膜１０が形成されている。メッキ膜１０は、例えば、２層構造となっている。下の層は厚さ１５μｍの銅層であり、上層は厚さ５μｍのニッケル層である。リード９に段差を設けることは、メッキ膜１０の表面が封止体２の下面に露出させ、外部電極端子を形成するためである。   As shown in FIG. 8, the product forming unit 21 includes a rectangular frame 22, a plurality of leads 9 extending in a cantilever shape from the inside of the frame 22 into the frame, and a predetermined portion (center portion) in the frame. ), A lead 9 (support lead 9f) extending from the frame 22 that supports the connection portion 23, and a plurality of leads 9 having a cantilever structure extending from the connection portion 23 to the frame side. It is made up of. A semiconductor chip 4 slightly smaller than the product forming portion 21 is stacked and fixed on the product forming portion 21. The center of the square (square) semiconductor chip 4 is aligned with the center of the square (square) product forming portion 21. The connecting portion 23 is provided at the center of the product forming portion 21. FIG. 9 is an enlarged view of the product forming part 21, and the support lead 9 f extends from the vicinity of the upper left and upper corners of the quadrangle and the corner of the lower right part of the quadrangle to support the connecting part 23. ing. An intermediate portion of the lead 9 extending from the frame 22 and the connecting portion 23 is provided with a pattern 9d that swells at a predetermined location. In the embodiment, the swollen pattern 9d is circular. The swollen pattern 9d may be a pattern other than a circle. For example, the swollen pattern 9 d may be a quadrangle so as to correspond to the electrode 5 of the semiconductor chip 4. As shown in FIG. 10, the swollen pattern 9d portion is a portion that protrudes in a stepped manner on the second surface 9b side of the lead 9. The step for projecting one step in a step shape is, for example, 0.1 mm. A plating film 10 is formed on the surface (tip surface) of the protruding portion. The plating film 10 has, for example, a two-layer structure. The lower layer is a copper layer having a thickness of 15 μm, and the upper layer is a nickel layer having a thickness of 5 μm. The reason why the lead 9 is provided with a step is that the surface of the plating film 10 is exposed on the lower surface of the sealing body 2 to form an external electrode terminal.

また、リード９には導電性のワイヤが接続される。このワイヤが接続されるリード表面には、ワイヤとの接続性を良好とするためのメッキ膜が形成されている。このメッキ膜は図では省略する。ワイヤとして金線を用いる場合、メッキ膜は５μｍ程度の厚さが使用される。   In addition, a conductive wire is connected to the lead 9. On the lead surface to which the wire is connected, a plating film for improving the connection with the wire is formed. This plating film is omitted in the figure. When a gold wire is used as the wire, the plating film has a thickness of about 5 μm.

また、リード９の幅は６０〜６５μｍ幅が望ましい。実施例ではリード９の幅は６０μｍとなっている。また、枠２２から延在するリード９の狭い箇所のリードピッチは１３０μｍである。   The width of the lead 9 is desirably 60 to 65 μm. In the embodiment, the width of the lead 9 is 60 μm. The lead pitch of the narrow portion of the lead 9 extending from the frame 22 is 130 μm.

Ｓ０１工程で準備するテープ６は、絶縁性の樹脂製のテープ（心材）からなり、両面に図示しない絶縁性の接着層を有する構造になっている。テープ６は、図１１に示すように、リードフレーム２０の製品形成部２１に対応して単位テープ部２６を有している。テープ６は半導体装置の製造工程で樹脂層及びリードフレーム共々切断されて、単位テープ部２６は、図２及び図３で説明したテープ形状になる。従って、単位テープ部２６には、半導体チップ４の電極５に対応する部分に開口部７を有するとともに、四角形（正方形）の単位テープ部２６の所定部、即ち、中央部に開口部８を有している。開口部８は四角形の単位テープ部２６の外周に対して相似形の関係にある。また、一例を挙げるならば、テープ６の厚さは全体で１００μｍ程度となる。この内訳は心材が５０μｍで、その心材の両面に設けられる接着層の厚さが２５μｍ程度となる。心材はポリイミド系樹脂で形成され、接着層は熱硬化性樹脂で形成されている。   The tape 6 prepared in step S01 is made of an insulating resin tape (core material) and has a structure having an insulating adhesive layer (not shown) on both surfaces. As shown in FIG. 11, the tape 6 has a unit tape portion 26 corresponding to the product forming portion 21 of the lead frame 20. The tape 6 is cut together with the resin layer and the lead frame in the manufacturing process of the semiconductor device, and the unit tape portion 26 has the tape shape described with reference to FIGS. Therefore, the unit tape portion 26 has the opening 7 in a portion corresponding to the electrode 5 of the semiconductor chip 4 and the opening 8 in a predetermined portion of the square (square) unit tape portion 26, that is, in the central portion. is doing. The opening 8 has a similar relationship with respect to the outer periphery of the rectangular unit tape portion 26. For example, the thickness of the tape 6 is about 100 μm as a whole. The breakdown is that the core material is 50 μm, and the thickness of the adhesive layer provided on both sides of the core material is about 25 μm. The core material is formed of a polyimide resin, and the adhesive layer is formed of a thermosetting resin.

半導体チップ４を単位テープ部２６に位置決めして接着（貼り合わせ）した場合、半導体チップ４の各辺に沿って一列に並ぶ電極５が各開口部７の中央に沿って配列されるように単位テープ部２６のパターンが形成されている。また、リードフレーム２０にテープ６を位置決めして接着（貼り合わせ）すると、図１２に示すように、リードフレーム２０の連結部２３が開口部８内に位置し、連結部２３の周縁から延在するリード９の付け根部分が開口部８内に露出し、各開口部７にリード９が並んで露出するように単位テープ部２６のパターンが形成されている。   When the semiconductor chip 4 is positioned and bonded (bonded) to the unit tape portion 26, the unit is arranged so that the electrodes 5 arranged in a line along each side of the semiconductor chip 4 are arranged along the center of each opening 7. A pattern of the tape portion 26 is formed. Further, when the tape 6 is positioned and bonded (bonded) to the lead frame 20, the connecting portion 23 of the lead frame 20 is located in the opening 8 and extends from the periphery of the connecting portion 23 as shown in FIG. The pattern of the unit tape portion 26 is formed so that the base portion of the lead 9 to be exposed is exposed in the opening portion 8 and the leads 9 are exposed in each opening portion 7 side by side.

Ｓ０１工程で半導体チップ４、リードフレーム２０及びテープ６を準備した後、図１２に示すように、リードフレーム２０にテープ６を位置決めして、テープ６の接着層を使用してリードフレーム２０とテープ６を接着する（Ｓ０２）。図１３は接着された単位テープ部２６と製品形成部２１を示す拡大図である。この接着によって、図１２及び図１３に示すように、リードフレーム２０の連結部２３が開口部８内に位置し、連結部２３の周縁から延在するリード９の付け根部分が開口部８内に露出する。また、各開口部７にはリード９が並んで露出する。   After preparing the semiconductor chip 4, the lead frame 20 and the tape 6 in the step S01, as shown in FIG. 12, the tape 6 is positioned on the lead frame 20, and the lead frame 20 and the tape are used using the adhesive layer of the tape 6. 6 is bonded (S02). FIG. 13 is an enlarged view showing the unit tape portion 26 and the product forming portion 21 that are bonded together. As shown in FIGS. 12 and 13, the bonding portion 23 of the lead frame 20 is positioned in the opening portion 8, and the root portion of the lead 9 extending from the peripheral edge of the connecting portion 23 is in the opening portion 8. Exposed. In addition, the leads 9 are exposed side by side in the openings 7.

つぎに、図１４に示すように、リードフレームの部分的除去を行い、各単位テープ部２６の開口部８内に位置する連結部２３を除去する（Ｓ０３）。この連結部２３の除去によって、連結部２３から延在する各リード９は分離される。除去は、プレス切断またはエッチングによって行う。連結部２３から延在するリード９の付け根部分の切断またはエッチングによって連結部２３が除去される。これにより、図１４及び図１５に示すように、開口部８の周囲にリード９の一端（内端）が突出延在することになる。図１５は単位テープ部２６と製品形成部２１を示す拡大図である。プレス切断及びエッチングによってリード９の内端を開口部８の縁に合わせることができる。また、エッチングの場合、テープ６の表面に形成するエッチング用マスクのパターンによって、リード９の内端を開口部８の外側であるテープ上に位置させることができる。   Next, as shown in FIG. 14, the lead frame is partially removed, and the connecting portion 23 located in the opening 8 of each unit tape portion 26 is removed (S03). By removing the connecting portion 23, each lead 9 extending from the connecting portion 23 is separated. Removal is performed by press cutting or etching. The connecting portion 23 is removed by cutting or etching the base portion of the lead 9 extending from the connecting portion 23. As a result, as shown in FIGS. 14 and 15, one end (inner end) of the lead 9 projects and extends around the opening 8. FIG. 15 is an enlarged view showing the unit tape portion 26 and the product forming portion 21. The inner end of the lead 9 can be aligned with the edge of the opening 8 by press cutting and etching. In the case of etching, the inner end of the lead 9 can be positioned on the tape outside the opening 8 by the pattern of the etching mask formed on the surface of the tape 6.

つぎに、テープ６のリードフレーム２０が接着された面と反対となるテープ面において、製品形成部２１（単位テープ部２６）に対して半導体チップ４を位置決めし、半導体チップ４の電極５を有する第１の面４ａをテープ６に接着する（チップボンディング：Ｓ０４）。このチップボンディングによって、図１６に示すように、単位テープ部２６の各開口部７の中央に沿って一列に電極５が位置する。また、電極５は開口部７を横切るリード９に接触することなく、リード９とリード９の間、あるいはリード９から外れた位置に位置する。   Next, the semiconductor chip 4 is positioned with respect to the product forming portion 21 (unit tape portion 26) on the tape surface opposite to the surface to which the lead frame 20 of the tape 6 is bonded, and the electrode 5 of the semiconductor chip 4 is provided. The first surface 4a is bonded to the tape 6 (chip bonding: S04). With this chip bonding, as shown in FIG. 16, the electrodes 5 are positioned in a line along the center of each opening 7 of the unit tape portion 26. Further, the electrode 5 is positioned between the lead 9 and the lead 9 or at a position away from the lead 9 without contacting the lead 9 crossing the opening 7.

つぎに、開口部７内に露出する電極５とリード９を導電性の接続体で接続する。接続体として、例えば、直径２０μｍの金線からなるワイヤを使用して接続を行う（ワイヤボンディング：Ｓ０５）。図１７及び図１８に電極５とリード９をワイヤ１２で接続した状態を示す。図１７は平面的な図であり、図１８は断面図である。また、図１８（ａ）はリード９と電極５の接続を説明するための模式的な断面図であり、図１８（ｂ）は図１８（ａ）の一部を拡大し、かつリード９の表面部分に接続用メッキ膜３０を設け、この接続用メッキ膜３０上にワイヤ１２を接続した例を示す。   Next, the electrode 5 exposed in the opening 7 and the lead 9 are connected by a conductive connector. For example, a wire made of a gold wire having a diameter of 20 μm is used as the connection body (wire bonding: S05). 17 and 18 show a state in which the electrode 5 and the lead 9 are connected by the wire 12. FIG. 17 is a plan view, and FIG. 18 is a cross-sectional view. 18A is a schematic cross-sectional view for explaining the connection between the lead 9 and the electrode 5. FIG. 18B is an enlarged view of a part of FIG. An example in which a connection plating film 30 is provided on the surface portion and the wire 12 is connected on the connection plating film 30 is shown.

実施例では、超音波振動を伴う熱圧着法でワイヤボンディングを行う。ワイヤボンディング時、リードフレーム２０はリード９の第２の面９ｂが上面となる状態でワイヤボンディングが行われる。この際、前述のように、リード９に接続されるワイヤ１２部分の高さを低くするため、開口部７に露出する電極５に最初にワイヤ１２の一端を接続（第１ボンディング）し、その後リード９にワイヤの途中部分を接続（第２ボンディング）する。接続後、ワイヤを第２ボンディング部分から切断させる。これにより、ワイヤ１２は一端を電極５に接続し、開口部７を貫通してループを描いてリード９に接続されることになる。この接続方法によって、第２ボンディング部分でのワイヤ１２の表面（上面）と、一段高く突出したリード９の表面（上面）との間の間隔は、リード９の段差を０.１ｍｍ、ワイヤ１２の直径を２０μｍ、ワイヤのループ高さ（第１ボンディング位置からの高さ）を２２０μｍとした場合、８０μｍ程度とすることができる。この結果、ワイヤ１２の上面と、一段高く突出したリード９の上面との間の間隔（８０μｍ）と、この間隔の寸法にメッキ膜１０の厚さ（１０μｍ）を加える厚さが、後述するモールディング時に形成される樹脂層を構成する樹脂の厚さとなり、最終的には封止体２を構成するワイヤ１２を覆う樹脂の厚さとなる。   In the embodiment, wire bonding is performed by a thermocompression bonding method with ultrasonic vibration. At the time of wire bonding, the lead frame 20 is wire bonded with the second surface 9b of the lead 9 being the upper surface. At this time, as described above, in order to reduce the height of the portion of the wire 12 connected to the lead 9, one end of the wire 12 is first connected (first bonding) to the electrode 5 exposed to the opening 7, and thereafter The middle part of the wire is connected to the lead 9 (second bonding). After the connection, the wire is cut from the second bonding portion. As a result, one end of the wire 12 is connected to the electrode 5, passes through the opening 7, is connected to the lead 9 in a loop. With this connection method, the distance between the surface (upper surface) of the wire 12 at the second bonding portion and the surface (upper surface) of the lead 9 protruding higher by one step is 0.1 mm, and the step of the lead 12 is 0.1 mm. When the diameter is 20 μm and the wire loop height (height from the first bonding position) is 220 μm, it can be about 80 μm. As a result, the distance (80 μm) between the upper surface of the wire 12 and the upper surface of the lead 9 that protrudes one step higher, and the thickness that adds the thickness (10 μm) of the plating film 10 to the dimension of this distance The thickness of the resin that forms the resin layer that is sometimes formed becomes the thickness of the resin that covers the wire 12 that forms the sealing body 2.

つぎに、ワイヤボンディングが終了したリードフレーム２０の上下面をモールディングによって絶縁性樹脂で覆って一定厚さの樹脂層３２を形成する（Ｓ０６）。図１９はトランスファモールディング装置における成形金型の下型３４と上型３５との間にワイヤボンディングが終了したリードフレーム２０等を型締めしてトランスファモールディングを行った状態を示す一部の断面図である。下型３４と上型３５とによって形成されるキャビティ３８に図示しないゲートから溶けた絶縁性の樹脂を圧入することによって、キャビティ３８部分に樹脂層３２が形成される。このモールディング時、リードフレーム２０が下側となり、半導体チップ４が上側となる状態で下型３４及び上型３５の型締めが行われる。リードフレーム２０のリード９の突出した部分の先端面に形成されたメッキ膜１０の表面が下型３４に接触するようになる。   Next, the upper and lower surfaces of the lead frame 20 after wire bonding is covered with an insulating resin by molding to form a resin layer 32 having a certain thickness (S06). FIG. 19 is a partial cross-sectional view showing a state where transfer molding is performed by clamping the lead frame 20 and the like after wire bonding between the lower mold 34 and the upper mold 35 of the molding die in the transfer molding apparatus. is there. By injecting an insulating resin melted from a gate (not shown) into the cavity 38 formed by the lower mold 34 and the upper mold 35, the resin layer 32 is formed in the cavity 38 portion. During this molding, the lower die 34 and the upper die 35 are clamped with the lead frame 20 on the lower side and the semiconductor chip 4 on the upper side. The surface of the plating film 10 formed on the leading end surface of the protruding portion of the lead 9 of the lead frame 20 comes into contact with the lower die 34.

しかし、実施例では、被モールディング体（リードフレーム２０等）と下型３４及び上型３５との間に弾性体からなるシート３６，３７を介在させてモールディングを行う。下型３４にメッキ膜１０が直接接触するようにした場合、下型３４とメッキ膜１０との間に隙間が発生すると、樹脂層を形成する樹脂が入り込み、メッキ膜１０の表面に付着してしまう。下型３４とメッキ膜１０の間に弾力的に作用するシート３６を介在させることによって、メッキ膜１０の表面は保護されるため、メッキ膜１０のシート３６に接触する表面に樹脂が付着しなくなる。   However, in the embodiment, molding is performed by interposing the sheets 36 and 37 made of an elastic body between the molding target (the lead frame 20 and the like) and the lower mold 34 and the upper mold 35. When the plating film 10 is in direct contact with the lower mold 34, if a gap is generated between the lower mold 34 and the plating film 10, the resin forming the resin layer enters and adheres to the surface of the plating film 10. End up. Since the surface of the plating film 10 is protected by interposing the elastically acting sheet 36 between the lower mold 34 and the plating film 10, the resin does not adhere to the surface of the plating film 10 that contacts the sheet 36. .

つぎに、図２０に示すように、メッキ膜１０に半田ボールを重ねて供給した後、リフロー処理して半田ボールによって突起電極（バンプ電極）１１を形成して外部電極端子３を形成する。半田ボールは直径０.３ｍｍとなり、リフロー処理後には、高さ０.２５ｍｍの外部電極端子３が形成される（バンプ電極形成：Ｓ０７）。   Next, as shown in FIG. 20, the solder balls are supplied to the plating film 10 in an overlapping manner, and then reflow processing is performed to form the protruding electrodes (bump electrodes) 11 with the solder balls, thereby forming the external electrode terminals 3. The solder ball has a diameter of 0.3 mm. After the reflow process, the external electrode terminal 3 having a height of 0.25 mm is formed (bump electrode formation: S07).

つぎに、図２１に示すように、２枚ブレード構造のダイシングブレード４０によって樹脂層３２を縦横に切断する。この切断において、樹脂層３２によって覆われるリードフレーム２０及びテープ６も同時に切断される。２枚ブレードのダイシングブレード４０を用いることによって、切断幅ａは広くなる。また、２枚ブレードのダイシングブレード４０を用いることによって、枠２２を直接切断することなく、枠２２から突出するリード９を横切るように切断することができ、製品形成部２１（単位テープ部２６）の個片化が達成できる（切断（個片化）：Ｓ０８）。この切断によって樹脂層３２は封止体２になる。また、この切断によって、封止体２の側面にリード９及びテープ６の切断端が露出する。   Next, as shown in FIG. 21, the resin layer 32 is cut vertically and horizontally by a dicing blade 40 having a two-blade structure. In this cutting, the lead frame 20 and the tape 6 covered with the resin layer 32 are also cut at the same time. By using the two-blade dicing blade 40, the cutting width a is widened. Further, by using the two-blade dicing blade 40, the lead 22 protruding from the frame 22 can be cut across the frame 22 without directly cutting the frame 22, and the product forming portion 21 (unit tape portion 26). Can be achieved (cutting (separation): S08). By this cutting, the resin layer 32 becomes the sealing body 2. Further, the cutting ends of the leads 9 and the tape 6 are exposed on the side surfaces of the sealing body 2 by this cutting.

これにより、図１に示すＢＧＡ型の半導体装置１を複数製造することができる。なお、樹脂層３２の形成後、突起電極１１の形成を行わずに樹脂層３２の切断を行うことによって、図２２に示すように、ＬＧＡ（Land Grid Array）型の半導体装置１を製造することができる。図２２の半導体装置１は、封止体２の下面にメッキ膜１０が露出し、平板状のメッキ膜１０が外部電極端子３を構成することになる。   Thereby, a plurality of BGA type semiconductor devices 1 shown in FIG. 1 can be manufactured. Note that, after forming the resin layer 32, the resin layer 32 is cut without forming the protruding electrodes 11, thereby manufacturing the LGA (Land Grid Array) type semiconductor device 1 as shown in FIG. Can do. In the semiconductor device 1 of FIG. 22, the plating film 10 is exposed on the lower surface of the sealing body 2, and the plate-like plating film 10 constitutes the external electrode terminal 3.

本実施例１によれば以下の効果を有する。
（１）半導体装置１の製造方法においては、製品形成部２１の枠２２の内側から枠２２の中央側に延在する複数のリード９と、枠２２の中央に設けられる連結部２３から枠側に延在する複数のリード９を有するリードフレーム２０が準備される。その後、このリードフレーム２０に、半導体チップ４の電極５に対応する部分及び連結部２３に対応する部分に開口部７，８を有するテープ６が接着される。さらに、前記開口部８に露出する連結部２３は切除される。この切除によって連結部２３によって一体となっていたリード９は分離されるが、テープ６に支持される状態になる。そして、このようなテープ付きのリードフレームを使用して半導体装置１を製造する結果、封止体２の周縁から内側に亘って延在するリード９に外部電極端子（ピン）３が形成されるばかりではなく、開口部８から延在しテープ６に支持されるリード９にも外部電極端子（ピン）３を形成することができ、ピン数の増大を図ることができる。従って、封止体の周縁から延在するリードの本数を増大させなくともピン数の増大を図ることができる。換言するならば、封止体２のサイズとの関係において、封止体２の周縁に並ぶリード９の配置が最大限の本数となっている状態においても、封止体２の中央に一端を臨ませテープの途中部分に他の一端を位置するように延在するリード９にも外部電極端子（ピン）３を形成することができるため、ピン数の増大を図ることができる。即ち、封止体２のサイズを大きくすることなくピン数の増大を図ることができる。 The first embodiment has the following effects.
(1) In the manufacturing method of the semiconductor device 1, the plurality of leads 9 extending from the inner side of the frame 22 of the product forming unit 21 to the center side of the frame 22 and the connecting portion 23 provided at the center of the frame 22 to the frame side A lead frame 20 having a plurality of leads 9 extending in the direction is prepared. Thereafter, a tape 6 having openings 7 and 8 is bonded to the lead frame 20 at a portion corresponding to the electrode 5 of the semiconductor chip 4 and a portion corresponding to the connecting portion 23. Further, the connecting portion 23 exposed to the opening 8 is cut off. By this cutting, the lead 9 integrated with the connecting portion 23 is separated, but is supported by the tape 6. As a result of manufacturing the semiconductor device 1 using such a lead frame with a tape, external electrode terminals (pins) 3 are formed on the leads 9 extending from the periphery of the sealing body 2 to the inside. Not only can the external electrode terminals (pins) 3 be formed on the leads 9 extending from the openings 8 and supported by the tape 6, and the number of pins can be increased. Therefore, the number of pins can be increased without increasing the number of leads extending from the periphery of the sealing body. In other words, in relation to the size of the sealing body 2, one end is placed at the center of the sealing body 2 even when the maximum number of leads 9 are arranged on the periphery of the sealing body 2. Since the external electrode terminals (pins) 3 can also be formed on the leads 9 that extend so that the other end is located in the middle of the facing tape, the number of pins can be increased. That is, the number of pins can be increased without increasing the size of the sealing body 2.

（２）半導体装置１においては、ワイヤ１２は半導体チップ４の電極５に最初に接続され（第１ボンディング）、その後リード９に接続（第２ボンディング）された構造になっている。また、ワイヤ１２は階段状に一段屈曲したリード９の低い面（第２の面）に接続（第２ボンディング）される。第２ボンディングは接続部からの高さが第１ボンディング部分に比較して充分低くできるため、リード９の低い面（第２の面）からメッキ膜１０の露出する表面側に至る深さに形成される封止体２を構成する樹脂内に入り、ワイヤ１２は所定の厚さの樹脂で確実に覆われることになる。この結果、ワイヤ１２の封止体２による封止性能が低下しなくなる。例えば、０．１ｍｍの厚さのリードに直径が２０μｍのワイヤを使用してネイルヘッドワイヤボンディングを行った場合、リードを階段状に一段屈曲する段差を０．１ｍｍとすれば、第２ボンディング部からワイヤのループの頂点までの高さが２０μｍ程度となるワイヤは充分な厚さの樹脂で覆われることになる。   (2) The semiconductor device 1 has a structure in which the wire 12 is first connected to the electrode 5 of the semiconductor chip 4 (first bonding) and then connected to the lead 9 (second bonding). Further, the wire 12 is connected (second bonding) to the lower surface (second surface) of the lead 9 bent in one step. In the second bonding, the height from the connecting portion can be made sufficiently lower than that of the first bonding portion. Therefore, the second bonding is formed to a depth from the lower surface (second surface) of the lead 9 to the exposed surface side of the plating film 10. Thus, the wire 12 is surely covered with a resin having a predetermined thickness. As a result, the sealing performance of the wire 12 by the sealing body 2 does not deteriorate. For example, when nail head wire bonding is performed using a wire having a diameter of 20 μm on a lead having a thickness of 0.1 mm, if the step for bending the lead in a step shape is 0.1 mm, the second bonding portion The wire whose height from the wire to the top of the wire loop is about 20 μm is covered with a sufficiently thick resin.

（３）半導体装置１は、電極５を有する半導体チップ４の第１の面４ａと、リード９の第１の面９ａを電極５に対応する開口部７を有するテープ６で接着し、かつ電極５とリード９の第２の面９ｂを前記開口部７を貫通するう１２で接続する構造となっている。従って、半導体チップ４の第２の面４ｂを覆う封止体２を構成する樹脂の厚さを薄くすることができる。また、リード９の第２の面９ｂに接続されるワイヤ１２も上記（２）に記載したようにリード９の段差内に納まることから、封止体２を薄くでき、半導体装置１の薄型化を図ることができる。   (3) In the semiconductor device 1, the first surface 4 a of the semiconductor chip 4 having the electrode 5 and the first surface 9 a of the lead 9 are bonded with the tape 6 having the opening 7 corresponding to the electrode 5, and the electrode 5 and the second surface 9b of the lead 9 are connected to each other through the opening 12 passing through the opening 7. Therefore, the thickness of the resin that constitutes the sealing body 2 that covers the second surface 4b of the semiconductor chip 4 can be reduced. Further, since the wire 12 connected to the second surface 9b of the lead 9 is also accommodated in the step of the lead 9 as described in the above (2), the sealing body 2 can be made thin and the semiconductor device 1 can be made thin. Can be achieved.

（４）半導体装置１の製造方法において、樹脂層３２及びリードフレーム２０の切断時、切断位置を樹脂層内に位置する半導体チップ４の周縁に近接する位置にすることによって、封止体２のサイズを半導体チップ４のサイズに近づけることができ、半導体装置１のＣＳＰ化、即ち、小型化が達成できる。   (4) In the manufacturing method of the semiconductor device 1, when the resin layer 32 and the lead frame 20 are cut, the cutting position is set to a position close to the periphery of the semiconductor chip 4 located in the resin layer. The size can be brought close to the size of the semiconductor chip 4, and the CSP of the semiconductor device 1, that is, the miniaturization can be achieved.

（５）半導体装置１の製造方法において、樹脂層３２の形成の後、樹脂層３２から露出するメッキ膜１０に突起電極１１を形成して外部電極端子３を形成することから、ＢＧＡ型の半導体装置１が製造される。この製造方法において、突起電極を形成せずに樹脂層３２からメッキ膜１０を露出させるだけの構造とすることによって、ＬＧＡ型の半導体装置１を製造することができる。ＬＧＡ型の半導体装置はＢＧＡ型の半導体装置に比較して薄型となる。   (5) In the manufacturing method of the semiconductor device 1, after forming the resin layer 32, the protruding electrode 11 is formed on the plating film 10 exposed from the resin layer 32 to form the external electrode terminal 3. The device 1 is manufactured. In this manufacturing method, the LGA type semiconductor device 1 can be manufactured by forming the structure in which only the plating film 10 is exposed from the resin layer 32 without forming the protruding electrode. The LGA type semiconductor device is thinner than the BGA type semiconductor device.

（６）半導体装置１の製造方法において、リードフレーム２０に設ける連結部２３は枠２２の中央に設けられる。この結果、中央から周辺の枠に向かって均一にリード９を延在させることができ、連結部２３から延在するリード９の数を多くすることができ、半導体装置１のピン数の増大を図ることができる。   (6) In the method for manufacturing the semiconductor device 1, the connecting portion 23 provided in the lead frame 20 is provided in the center of the frame 22. As a result, the leads 9 can be uniformly extended from the center toward the peripheral frame, the number of leads 9 extending from the connecting portion 23 can be increased, and the number of pins of the semiconductor device 1 can be increased. Can be planned.

図２３乃至図２９は本発明の実施例２である半導体装置及びその製造方法に係わる図である。図２３は実施例２である半導体装置の断面図、図２４は図２３の一部を示す拡大断面図である。図２５は実施例２の半導体装置の製造方法を示すフローチャート、図２６乃至図２９は実施例２の半導体装置の製造方法に係わる図である。   23 to 29 are diagrams relating to a semiconductor device which is a second embodiment of the present invention and a method for manufacturing the same. FIG. 23 is a sectional view of a semiconductor device according to the second embodiment, and FIG. 24 is an enlarged sectional view showing a part of FIG. FIG. 25 is a flowchart showing a method for manufacturing a semiconductor device according to the second embodiment. FIGS. 26 to 29 are diagrams relating to a method for manufacturing a semiconductor device according to the second embodiment.

実施例１の半導体装置１は、封止体２の下面とメッキ膜１０の下面が略同じ平面上に位置した構造になっているが、実施例２の半導体装置は、図２３及び図２４に示すように、階段状に突出したリード９の突出した面（突出端面）と封止体２の下面が略同じ平面上に位置し、メッキ膜１０は封止体２の下面から突出した構造になっている。即ち、リード９の突出端面は封止体２の下面に露出している。   The semiconductor device 1 of the first embodiment has a structure in which the lower surface of the sealing body 2 and the lower surface of the plating film 10 are located on substantially the same plane, but the semiconductor device of the second embodiment is shown in FIGS. As shown, the protruding surface (protruding end surface) of the lead 9 protruding stepwise and the lower surface of the sealing body 2 are located on substantially the same plane, and the plating film 10 has a structure protruding from the lower surface of the sealing body 2. It has become. That is, the protruding end surface of the lead 9 is exposed on the lower surface of the sealing body 2.

実施例２の半導体装置１の他の各部分は実施例１の半導体装置１と同じである。従って、図２３及び図２４に示すように、ＢＧＡ型の半導体装置１にした場合、封止体２の下面から突出する外部電極端子３の突出長さが、メッキ膜１０の厚さに突起電極１１の厚さを加えた長さとなり、実装基板に対する実装性能が高くなる。   Other portions of the semiconductor device 1 of the second embodiment are the same as those of the semiconductor device 1 of the first embodiment. Therefore, as shown in FIGS. 23 and 24, in the case of the BGA type semiconductor device 1, the protruding length of the external electrode terminal 3 protruding from the lower surface of the sealing body 2 is equal to the thickness of the plating film 10. Therefore, the mounting performance with respect to the mounting board is improved.

実施例２の半導体装置１は、図２５のフローチャートに示す工程を経て製造される。即ち、実施例２の半導体装置１は、リードフレーム・テープ等準備（Ｓ１１）、テープ貼り付け（接着）（Ｓ１２）、リードフレーム部分的除去（Ｓ１３）、チップボンディング（Ｓ１４）、ワイヤボンディング（Ｓ１５）、モールディング（Ｓ１６）、メッキ処理（Ｓ１７）、バンプ電極（突起電極）形成（Ｓ１８）、切断（個片化：Ｓ１９）の各工程を経て製造される。   The semiconductor device 1 of Example 2 is manufactured through the steps shown in the flowchart of FIG. That is, the semiconductor device 1 according to the second embodiment has a lead frame / tape preparation (S11), tape affixing (adhesion) (S12), lead frame partial removal (S13), chip bonding (S14), and wire bonding (S15). ), Molding (S16), plating (S17), bump electrode (projection electrode) formation (S18), and cutting (dividing into pieces: S19).

実施例２の半導体装置１の製造においては、リードフレームを準備するＳ１１工程では、リードフレーム２０のリード９の第２の面９ｂ側に階段状に突出した突出面にメッキ膜を設けないリードフレーム２０を準備する。そして、実施例１の場合のモールディング（Ｓ０６）とバンプ電極（突起電極）形成（Ｓ０７）との間にメッキ処理を行って、リード９の突出面にメッキ膜を設けることを特徴とする。   In the manufacture of the semiconductor device 1 according to the second embodiment, in the step S11 of preparing the lead frame, the lead frame in which the plating film is not provided on the projecting surface projecting stepwise on the second surface 9b side of the lead 9 of the lead frame 20. Prepare 20. A plating process is performed between the molding (S06) and the bump electrode (projection electrode) formation (S07) in the first embodiment, and a plating film is provided on the protruding surface of the lead 9.

実施例２の半導体装置１の製造においては、リード９の突出面にメッキ膜を設けないリードフレーム２０を準備した後、実施例１の場合と同様にテープ貼り付け（Ｓ１２）、リードフレーム部分的除去（Ｓ１３）、チップボンディング（Ｓ１４）、ワイヤボンディング（Ｓ１５）、モールディング（Ｓ１６）を順次行う。   In the manufacture of the semiconductor device 1 of the second embodiment, after preparing the lead frame 20 having no plating film on the projecting surface of the lead 9, the tape is attached (S12) as in the case of the first embodiment, and the lead frame partially Removal (S13), chip bonding (S14), wire bonding (S15), and molding (S16) are sequentially performed.

このモールディング時、図示はしないが、リード９の第２の面９ｂ側に突出した突出面（突出端面）は、トランスファモールディング装置の下型３４上に配置されたシート３６によって覆われる。この結果、図２６に示すように、リード９の突出端面９ｇは樹脂層３２の下面と略同一面となり、樹脂層３２の表面に露出する。   At the time of this molding, although not shown, the protruding surface (protruding end surface) protruding to the second surface 9b side of the lead 9 is covered by a sheet 36 disposed on the lower mold 34 of the transfer molding device. As a result, as shown in FIG. 26, the protruding end surface 9 g of the lead 9 is substantially flush with the lower surface of the resin layer 32 and is exposed on the surface of the resin layer 32.

つぎに、メッキ処理（Ｓ１７）を行い、図２７に示すように、樹脂層３２の表面に露出するリード９の突出端面９ｇにメッキ膜１０を形成する。このメッキ膜１０は、特に限定はされないが、実施例１の場合と同様に下層は厚さ１５μｍの銅層であり、上層は厚さ５μｍのニッケル層である。メッキ膜１０は樹脂層３２の下面から突出する。   Next, a plating process (S17) is performed, and the plating film 10 is formed on the protruding end face 9g of the lead 9 exposed on the surface of the resin layer 32 as shown in FIG. The plating film 10 is not particularly limited, but the lower layer is a copper layer having a thickness of 15 μm and the upper layer is a nickel layer having a thickness of 5 μm as in the case of the first embodiment. The plating film 10 protrudes from the lower surface of the resin layer 32.

つぎに、実施例１と同様に、図２８に示すように、樹脂層３２の表面に突出するメッキ膜１０に重ねて突起電極１１を形成して外部電極端子３を形成する（バンプ電極形成：Ｓ１８）。   Next, as in Example 1, as shown in FIG. 28, the protruding electrode 11 is formed on the plating film 10 protruding on the surface of the resin layer 32 to form the external electrode terminal 3 (bump electrode formation: S18).

つぎに、実施例１と同様に、図２９に示すように、ダイシングブレード４１によって樹脂層３２を縦横に切断（切断：Ｓ１９）して複数の半導体装置１を製造する。実施例２では、広い切断幅ａを得るため、ダイシングブレード４１の幅は切断幅ａよりも僅かに狭い幅広のダイシングブレード４１を使用する。   Next, as in the first embodiment, as shown in FIG. 29, the resin layer 32 is cut vertically and horizontally by a dicing blade 41 (cut: S19) to manufacture a plurality of semiconductor devices 1. In the second embodiment, in order to obtain a wide cutting width a, the dicing blade 41 having a width that is slightly narrower than the cutting width a is used.

これにより、図２３に示すＢＧＡ型の半導体装置１を複数製造することができる。なお、メッキ膜１０の形成後、突起電極１１の形成を行わずに樹脂層３２の切断を行うことによって、図３０に示すように、ＬＧＡ型の半導体装置１を製造することができる。図３０の半導体装置１は、封止体２の下面に平板状のメッキ膜１０が突出し、このメッキ膜１０が外部電極端子３を構成することになる。外部電極端子３は突起電極１１の厚さ分封止体２の下面から突出するため、実装基板への実装性能は良好になる。   Thereby, a plurality of BGA type semiconductor devices 1 shown in FIG. 23 can be manufactured. Note that, after the plating film 10 is formed, the resin layer 32 is cut without forming the protruding electrodes 11, whereby the LGA type semiconductor device 1 can be manufactured as shown in FIG. 30. In the semiconductor device 1 of FIG. 30, a flat plate-like plating film 10 projects from the lower surface of the sealing body 2, and this plating film 10 constitutes the external electrode terminal 3. Since the external electrode terminal 3 protrudes from the lower surface of the sealing body 2 by the thickness of the protruding electrode 11, the mounting performance on the mounting substrate is improved.

図３１乃至図３７は本発明の実施例３である半導体装置及びその製造方法に係わる図である。図３１及び図３２は半導体装置の構造を示す図であり、図３３乃至図３７は半導体装置の製造方法を示す断面図である。   31 to 37 are diagrams relating to a semiconductor device and a method for manufacturing the same according to a third embodiment of the present invention. 31 and 32 are views showing the structure of the semiconductor device, and FIGS. 33 to 37 are cross-sectional views showing a method for manufacturing the semiconductor device.

実施例３の半導体装置１は図３１に示す断面構造になっている。図３２は図３１の一部を示す拡大断面図である。図３２に示すように、実施例３の半導体装置１は、リード９を階段状に屈曲させた実施例１の半導体装置１とは異なり、リード９は平坦な平板状構造となっている。そして、リード９の第２の面９ｂを所定深さ部分的にエッチングして除去し、エッチングしないリード部分（メッキ膜１０を形成する予定の部分）の第２の面９ｂをエッチングしたリード部分の第２の面９ｂよりも突出させてある。これにより、実施例１の場合と同様に突出部分が形成される。従って、この突出した部分の突出端面９ｇに実施例１の半導体装置１と同様にメッキ膜１０を重ねて形成し、さらにメッキ膜１０に重ねて突起電極１１を形成して外部電極端子３を形成する構造になっている。実施例３の半導体装置１の他の各部分は実施例１の半導体装置１と同じである。   The semiconductor device 1 of Example 3 has a cross-sectional structure shown in FIG. 32 is an enlarged cross-sectional view showing a part of FIG. As shown in FIG. 32, the semiconductor device 1 of the third embodiment differs from the semiconductor device 1 of the first embodiment in which the leads 9 are bent stepwise, and the leads 9 have a flat plate-like structure. Then, the second surface 9b of the lead 9 is partially etched away to a predetermined depth, and the lead portion where the second surface 9b of the lead portion not to be etched (the portion where the plating film 10 is to be formed) is etched is etched. It protrudes from the second surface 9b. Thereby, the protruding portion is formed as in the case of the first embodiment. Therefore, the plating film 10 is formed on the protruding end surface 9g of the protruding portion so as to overlap with the semiconductor device 1 of the first embodiment, and the protruding electrode 11 is formed on the plating film 10 to form the external electrode terminal 3. It has a structure to do. Other parts of the semiconductor device 1 of the third embodiment are the same as those of the semiconductor device 1 of the first embodiment.

実施例３の半導体装置１は、図７のフローチャートで示す実施例１の半導体装置１の製造工程と同じ工程で製造される。実施例３の半導体装置１の製造において、実施例１と異なる点は、使用するリードフレーム２０が異なるだけである。リードフレーム２０の製品形成部２１のリードパターンは実施例１と同じである。しかし、リード９の断面構造が実施例１の場合とは異なる。   The semiconductor device 1 of the third embodiment is manufactured by the same process as the manufacturing process of the semiconductor device 1 of the first embodiment shown in the flowchart of FIG. In the manufacture of the semiconductor device 1 of the third embodiment, the difference from the first embodiment is only the lead frame 20 used. The lead pattern of the product forming portion 21 of the lead frame 20 is the same as that of the first embodiment. However, the cross-sectional structure of the lead 9 is different from that in the first embodiment.

実施例３の半導体装置１は、図３３で示すようなリードフレーム２０を用いて製造される。図３３で示すリードフレーム２０はテープ６に第１の面が接着されたリードフレーム２０の製品形成部２１を示すものである。図３３のリードフレーム２０は、既に連結部が除去された状態のものである。製品形成部２１のリードパターンは実施例１と同様である。従って、図３３で示すリード９の各断面は図３１と同じ断面となる。しかし、図３３では、リード９とリード９に接続するワイヤ１２との接続が明瞭となるように簡略に表示した模式図としてある。従って、図３４乃至図３７の半導体装置１の製造方法を示す断面図も図３３に対応した図としてある。   The semiconductor device 1 of Example 3 is manufactured using a lead frame 20 as shown in FIG. A lead frame 20 shown in FIG. 33 shows the product forming portion 21 of the lead frame 20 in which the first surface is bonded to the tape 6. The lead frame 20 in FIG. 33 is in a state where the connecting portion has already been removed. The lead pattern of the product forming portion 21 is the same as that of the first embodiment. Therefore, each cross section of the lead 9 shown in FIG. 33 is the same cross section as FIG. However, FIG. 33 is a schematic diagram that is simply displayed so that the connection between the lead 9 and the wire 12 connected to the lead 9 is clear. Therefore, the cross-sectional view showing the method for manufacturing the semiconductor device 1 of FIGS. 34 to 37 is also a diagram corresponding to FIG.

図３３に示すリードフレーム２０の製品形成部２１において、リード９は第２の面９ｂが部分的に所定深さエッチングされて薄くなっている。リード９は、実施例１と同様に０．１ｍｍの厚さとなり、前記エッチングはハーフエッチングとなり、エッチングされた部分は０．０５ｍｍの厚さになっている。従って、エッチングされない部分の第２の面９ｂと、エッチングされて現れた第２の面９ｂとの段差は０．０５ｍｍとなる。これにより、実施例３で用いるリードフレーム２０におけるリード９の第２の面９ｂに選択的に突出部分を形成することができる。この突出部分は実施例１の場合と同じである。そして、この突出した部分の突出端面９ｇには実施例１の場合と同様に２０μｍの厚さのメッキ膜１０が形成されている。   In the product forming portion 21 of the lead frame 20 shown in FIG. 33, the lead 9 is thinned by partially etching the second surface 9b to a predetermined depth. The lead 9 has a thickness of 0.1 mm as in the first embodiment, the etching is half-etched, and the etched portion has a thickness of 0.05 mm. Therefore, the step between the second surface 9b that is not etched and the second surface 9b that appears after etching is 0.05 mm. Thereby, it is possible to selectively form a protruding portion on the second surface 9b of the lead 9 in the lead frame 20 used in the third embodiment. This protruding portion is the same as in the first embodiment. A plated film 10 having a thickness of 20 μm is formed on the protruding end surface 9g of the protruding portion, as in the case of the first embodiment.

実施例３の半導体装置１の製造においては、実施例１の場合と同様にリードフレーム・テープ等準備（Ｓ０１）、テープ貼り付け（Ｓ０２）、リードフレーム部分的除去（Ｓ０３）と作業が進む。図３３はＳ０１〜Ｓ０３が終了したリードフレーム２０の製品形成部２１を示す。   In the manufacture of the semiconductor device 1 according to the third embodiment, the work proceeds as in the case of the first embodiment, such as preparation of a lead frame and a tape (S01), tape application (S02), and partial removal of the lead frame (S03). FIG. 33 shows the product forming part 21 of the lead frame 20 in which S01 to S03 have been completed.

つぎに、実施例１と同様にチップボンディング（Ｓ０４）、ワイヤボンディング（Ｓ０５）を行う。図３４はＳ０４、Ｓ０５が終了したリードフレーム２０の製品形成部２１を示す。半導体チップ４の電極５とリード９を接続するワイヤ１２において、ワイヤ１２のループ高さを１２０μｍ以下と低くする。半導体チップ４の電極５の表面からメッキ膜１０の表面までの高さは、電極５の表面が半導体チップ４の表面と同じとした場合、テープ６の厚さが１００μｍ、リード９の厚さが０．１ｍｍ、メッキ膜１０の厚さが１０μｍとなることから、２１０μｍとなる。封止体２を構成する樹脂はメッキ膜１０の表面まで形成されることから、ワイヤ１２のループ高さをできるだけ低くし、所定厚さ（例えば、５０μｍ）の樹脂でワイヤ１２が覆われるようにする。   Next, chip bonding (S04) and wire bonding (S05) are performed as in the first embodiment. FIG. 34 shows the product forming part 21 of the lead frame 20 after S04 and S05. In the wire 12 connecting the electrode 5 of the semiconductor chip 4 and the lead 9, the loop height of the wire 12 is lowered to 120 μm or less. The height from the surface of the electrode 5 of the semiconductor chip 4 to the surface of the plating film 10 is such that when the surface of the electrode 5 is the same as the surface of the semiconductor chip 4, the thickness of the tape 6 is 100 μm and the thickness of the lead 9 is Since the thickness of the plating film 10 is 0.1 mm and 10 μm, it is 210 μm. Since the resin constituting the sealing body 2 is formed up to the surface of the plating film 10, the loop height of the wire 12 is made as low as possible so that the wire 12 is covered with a resin having a predetermined thickness (for example, 50 μm). To do.

つぎに、実施例１と同様に、モールディング（Ｓ０６）を行う。このモールディングによって、図３５に示すように、リード９の突出した部分に形成されたメッキ膜１０の表面は樹脂層３２の表面と略同一面となり、樹脂層３２の表面に露出する。   Next, molding (S06) is performed as in the first embodiment. 35, the surface of the plating film 10 formed on the protruding portion of the lead 9 is substantially flush with the surface of the resin layer 32 and is exposed on the surface of the resin layer 32.

つぎに、実施例１と同様に、図３６に示すように、樹脂層３２の表面に露出するメッキ膜１０に重ねて突起電極１１を形成して外部電極端子３を形成する（バンプ電極形成：Ｓ０７）。   Next, as in Example 1, as shown in FIG. 36, the protruding electrode 11 is formed on the plating film 10 exposed on the surface of the resin layer 32 to form the external electrode terminal 3 (bump electrode formation: S07).

つぎに、実施例１と同様に、図示しないダイシングブレード４０によって樹脂層３２を縦横に切断（切断：Ｓ０８）して複数のＢＧＡ型の半導体装置１を製造する。図３７は製造された半導体装置１を示す。図３７のリード９の断面は模式的であり、実施例１に対応する半導体装置１は図３１に示す断面構造になる。   Next, similarly to the first embodiment, the resin layer 32 is cut vertically and horizontally by a dicing blade 40 (not shown) (cut: S08) to manufacture a plurality of BGA type semiconductor devices 1. FIG. 37 shows the manufactured semiconductor device 1. The cross section of the lead 9 in FIG. 37 is schematic, and the semiconductor device 1 corresponding to Example 1 has the cross sectional structure shown in FIG.

なお、上記半導体装置の製造方法において、樹脂層３２の形成後、突起電極１１の形成を行わずに樹脂層３２の切断を行うことによって、図３８に示すように、ＬＧＡ型の半導体装置１を製造することができる。図３８は図３１のＢＧＡ型半導体装置１に対応するＬＧＡ型半導体装置１を示す図である。   In the semiconductor device manufacturing method, after the resin layer 32 is formed, the resin layer 32 is cut without forming the protruding electrodes 11, thereby forming the LGA type semiconductor device 1 as shown in FIG. 38. Can be manufactured. FIG. 38 is a diagram showing an LGA type semiconductor device 1 corresponding to the BGA type semiconductor device 1 of FIG.

実施例３の半導体装置１及びその製造方法においては、実施例１と同様な効果を有する。また、実施例３においては、リード９の上下面のそれぞれ所定部分を所定厚さエッチングして段差構造のリード９を形成するため、プレスで屈曲させて段差構造のリード９を形成する場合に比較して精密に形成することができる。   The semiconductor device 1 and the manufacturing method thereof according to the third embodiment have the same effects as the first embodiment. Further, in Example 3, the lead 9 having a step structure is formed by etching predetermined portions of the upper and lower surfaces of the lead 9 to a predetermined thickness, so that the lead 9 having the step structure is formed by bending with a press. And can be precisely formed.

図３９は本発明の実施例４である半導体装置の封止体の端部分のリード及び半導体チップの電極並びにワイヤの相関を示す模式図である。
図３９は実施例４の半導体装置１の一部を示す図である。この図は四角形の半導体装置１の１辺部分を示すものであり、かつ封止体２を構成する樹脂を部分的に除去してリード９及び半導体チップ４の電極５並びに電極５とリード９を接続するワイヤ１２の関係を示す模式図である。 FIG. 39 is a schematic diagram showing the correlation between the leads of the end portion of the sealing body of the semiconductor device that is Embodiment 4 of the present invention, the electrodes of the semiconductor chip, and the wires.
FIG. 39 is a diagram illustrating a part of the semiconductor device 1 according to the fourth embodiment. This figure shows one side portion of the rectangular semiconductor device 1, and the resin constituting the sealing body 2 is partially removed to replace the lead 9 and the electrode 5 of the semiconductor chip 4 and the electrode 5 and the lead 9. It is a schematic diagram which shows the relationship of the wire 12 to connect.

実施例１の半導体装置１は、図５に示すように、一列に並ぶ電極５の列の外側のリード９部分（封止体２の縁側）にワイヤ１２を接続する構造となっている。これに対して、実施例４の半導体装置１は、電極５よりも半導体チップ４の中央寄りのリード９部分にワイヤ１２を接続する構造としてある。これにより、実施例１の半導体装置１に比較して、実施例４の半導体装置１では、一列に並ぶ電極５の列の外側のリード９部分はワイヤ１２を接続するための領域（ボンディング部分）が不要となり、電極列の外側に延在するリード部分を短く（例えば、長さｊ）することができる。従って、実施例４によれば半導体装置１の小型化が達成できる。図３９には、電極５の外側のリード部分にワイヤ１２を接続する半導体装置の封止体２の外郭線を二点鎖線で示してある。そして、電極５の外側のリード部分に接続するワイヤ１２を、図の左下に１本点線で示してある。なお、図３９では開口部７は省略する。   As shown in FIG. 5, the semiconductor device 1 according to the first embodiment has a structure in which a wire 12 is connected to a lead 9 portion (an edge side of the sealing body 2) outside the row of electrodes 5 arranged in a row. On the other hand, the semiconductor device 1 according to the fourth embodiment has a structure in which the wire 12 is connected to the lead 9 portion closer to the center of the semiconductor chip 4 than the electrode 5. Thereby, compared with the semiconductor device 1 of the first embodiment, in the semiconductor device 1 of the fourth embodiment, the lead 9 portion outside the row of the electrodes 5 arranged in a row is a region (bonding portion) for connecting the wires 12. Is eliminated, and the lead portion extending outside the electrode array can be shortened (for example, length j). Therefore, according to the fourth embodiment, the miniaturization of the semiconductor device 1 can be achieved. 39, the outline of the sealing body 2 of the semiconductor device that connects the wire 12 to the lead portion outside the electrode 5 is indicated by a two-dot chain line. The wire 12 connected to the lead portion outside the electrode 5 is indicated by a single dotted line in the lower left of the figure. In FIG. 39, the opening 7 is omitted.

図４０乃至図４７は本発明の実施例４である半導体装置及びその製造方法に係わる図である。図４０乃至図４２は半導体装置の構造を示す図であり、図４０は半導体チップの電極とリードとの接続状態を示す模式図、図４１は図４０のＣ−Ｃ線に沿う完成品状態の半導体装置の断面図、図４２は図４１の一部の拡大断面図である。また、図４３乃至図４７は半導体装置の製造方法を示す図である。   40 to 47 are diagrams relating to a semiconductor device that is a fourth embodiment of the present invention and a method for manufacturing the same. 40 to 42 are views showing the structure of the semiconductor device. FIG. 40 is a schematic view showing the connection state between the electrodes of the semiconductor chip and the leads, and FIG. 41 is a state of the finished product along the line CC in FIG. FIG. 42 is an enlarged cross-sectional view of a part of FIG. 43 to 47 are views showing a method for manufacturing a semiconductor device.

実施例５の半導体装置１は、リード９と電極５を接続する導電性の接続体はワイヤでなく、図４１及び図４２に示すように、代りにテープ６の開口部７内にそれぞれ位置するテープ６と電極５を導電性の接続体４５を介して重ねて接続する構造になっている。即ち、図４２に示すように、半導体チップ４の電極５をリード９の表面に設けた導電性の接続用メッキ膜４６にフェイスダウンボンディング（フリップ・チップ接続）する構造になっている。従って、実施例５の半導体装置１は、実施例１の半導体装置１においてフェイスダウンボンディングに対応するように改造を加えてあるが、その他の部分は実施例１と同様である。図４０では、接続体４５の位置が分かるように四角形を黒く塗り潰して示してある。実際には接続体４５はリード９の下に位置するため、図４０では見ることができない。また、図４１、図４６及び図４７の断面図でも接続体４５は四角形を黒く塗り潰して示してある。   In the semiconductor device 1 according to the fifth embodiment, the conductive connection body connecting the lead 9 and the electrode 5 is not a wire, but instead is located in the opening 7 of the tape 6 as shown in FIGS. 41 and 42. The tape 6 and the electrode 5 are overlapped and connected via a conductive connection body 45. That is, as shown in FIG. 42, the structure is such that the electrode 5 of the semiconductor chip 4 is face-down bonded (flip chip connection) to the conductive connection plating film 46 provided on the surface of the lead 9. Therefore, the semiconductor device 1 according to the fifth embodiment is modified so as to correspond to the face-down bonding in the semiconductor device 1 according to the first embodiment, but other parts are the same as those in the first embodiment. In FIG. 40, the square is blacked out so that the position of the connection body 45 can be seen. Actually, since the connecting body 45 is located under the lead 9, it cannot be seen in FIG. Also, in the cross-sectional views of FIGS. 41, 46, and 47, the connection body 45 is shown with a square filled in black.

実施例５の半導体装置１は、図４１に示すように、リード９の断面構造は実施例３の構造（エッチングによるリード構造）を採用している。また、実施例５の半導体装置１は、図４０及び図４５に示すように、開口部７内に位置する電極５に、開口部７を横切るリード９が重なるようにリードパターン及び半導体チップ４の電極配列パターンを変更してある。さらに、図４０、図４１、図４４乃至図４７に示すように、開口部８から延在する片持ち梁状のリード９を電極５に接続するため、テープ６には開口部８の周囲に新たな開口部７を設け、これら新たな開口部７内での電極５とリード９の接続を可能とする変更もなされている。   In the semiconductor device 1 according to the fifth embodiment, as shown in FIG. 41, the cross-sectional structure of the lead 9 employs the structure of the third embodiment (lead structure by etching). In addition, as shown in FIGS. 40 and 45, the semiconductor device 1 of Example 5 includes the lead pattern and the semiconductor chip 4 so that the leads 9 crossing the opening 7 overlap the electrodes 5 located in the opening 7. The electrode arrangement pattern has been changed. Further, as shown in FIGS. 40, 41, 44 to 47, in order to connect the cantilever-shaped lead 9 extending from the opening 8 to the electrode 5, the tape 6 is provided around the opening 8. New openings 7 are provided, and changes have been made to enable connection between the electrodes 5 and the leads 9 in the new openings 7.

実施例５の半導体装置１におけるリードパターンは、図４４に示すように、基本的には実施例１の場合のパターンに近似したパターンとなっている。実施例１のリードパターンの場合、ワイヤ１２を接続するため、開口部８から延在するリード９は途中部分に設けた円形の膨らんだパターン９ｄからさらに延び，この延びた部分にワイヤ１２を接続するパターンになっている。しかし、実施例５の場合は、ワイヤを接続する部分は不要となることから、開口部８から片持ち梁状に延在するリード９においては、膨らんだパターン９ｄから先端は設けないパターンとなっている。開口部８から延在し封止体２の縁に至る支持リード９ｆは膨らんだパターン９ｄの両側にリード部分が延在する構造となっている。さらに、実施例５では、開口部８から延在するリード９及び一部の支持リード９ｆと電極５を接続するために、開口部８の各４辺の外側に帯状の開口部７が設けられている。   As shown in FIG. 44, the lead pattern in the semiconductor device 1 of the fifth embodiment is basically a pattern approximate to the pattern in the first embodiment. In the case of the lead pattern of Example 1, in order to connect the wire 12, the lead 9 extending from the opening 8 further extends from the circular bulged pattern 9d provided in the middle portion, and the wire 12 is connected to the extended portion. It is a pattern to do. However, in the case of the fifth embodiment, since the wire connecting portion is not necessary, the lead 9 extending in a cantilever shape from the opening 8 has a pattern in which the tip is not provided from the swollen pattern 9d. ing. The support lead 9f extending from the opening 8 and reaching the edge of the sealing body 2 has a structure in which the lead portions extend on both sides of the swollen pattern 9d. Furthermore, in Example 5, in order to connect the lead 9 extending from the opening 8 and a part of the support leads 9f and the electrode 5, the band-like opening 7 is provided outside the four sides of the opening 8. ing.

四角形の半導体チップ４の第１の面４ａには、実施例１と同様に各辺の近傍に各辺に沿って電極５が１列配置されているが、さらに前記開口部８の周囲の開口部７に位置するように新たに電極５が配置されている。これら電極５は、テープ６を介して半導体チップ４及びリードフレーム２０（リード９）が接着された場合、各電極５は各開口部７内において、各開口部７を横切るリード９に対面するようになっている。半導体チップ４の電極５は、図４２でのみ示してある。図４２から分かるように、電極５は接続体４５に覆われる。従って、各図で示す黒く塗り潰した四角形部分（接続体４５）内に電極５が存在することになる。   On the first surface 4 a of the rectangular semiconductor chip 4, one row of electrodes 5 is arranged along each side in the vicinity of each side in the same manner as in the first embodiment. The electrode 5 is newly arranged so as to be located in the portion 7. When the semiconductor chip 4 and the lead frame 20 (lead 9) are bonded via the tape 6, the electrodes 5 face the leads 9 that cross the openings 7 in the openings 7. It has become. The electrode 5 of the semiconductor chip 4 is shown only in FIG. As can be seen from FIG. 42, the electrode 5 is covered with the connection body 45. Therefore, the electrode 5 exists in the square part (connecting body 45) painted black shown in each figure.

図４２は実施例５の半導体装置１の半導体チップ４の電極５とリード９を接続する部分を示す一部の拡大断面図である。テープ６の開口部７を横切るリード９は、半導体チップ４の電極５に対面している。また、電極５に対面するリード９の第１の面９ａには接続用メッキ膜４６が形成されている。そして、開口部７内において、電極５と接続用メッキ膜４６は圧接材料４５で電気的に接続されている。接続用メッキ膜４６は、例えば、Ｓｎ／Ａｇ／Ｃｕからなっている。半導体チップ４の電極５は一辺が８０μｍとなる正方形となり、幅６５μｍのリード９の表面に形成される接続用メッキ膜４６の厚さは３０μmとなっている。   FIG. 42 is a partial enlarged cross-sectional view showing a portion connecting the electrode 5 and the lead 9 of the semiconductor chip 4 of the semiconductor device 1 of the fifth embodiment. A lead 9 crossing the opening 7 of the tape 6 faces the electrode 5 of the semiconductor chip 4. A connection plating film 46 is formed on the first surface 9 a of the lead 9 facing the electrode 5. In the opening 7, the electrode 5 and the connection plating film 46 are electrically connected by a pressure contact material 45. The connection plating film 46 is made of, for example, Sn / Ag / Cu. The electrode 5 of the semiconductor chip 4 is a square having a side of 80 μm, and the thickness of the connecting plating film 46 formed on the surface of the lead 9 having a width of 65 μm is 30 μm.

実施例５では、接続体として圧接材料を用いる。圧接材料としては、ペースト系のＡＣＰ（Anisotropic Conductive Paste）、ＮＣＰ（Non Conductive Resin Paste）と、フィルム系のＡＣＦ（Anisotropic Conductive Film）、ＮＣＦ（Non Conductive Resin Film）がある。実施例５ではいずれのタイプの圧接材料も使用できるが、実施例５では、厚さが１００μｍ程度のＮＣＦを使用する。なお、接続体４５として圧接材料を使用せず、電極５に金バンプ電極を形成しておき、この金バンプ電極を接続用メッキ膜４６にフリップ・チップ接続するようにしてもよい。   In Example 5, a pressure contact material is used as a connection body. Examples of the pressure contact material include paste-type ACP (Anisotropic Conductive Paste) and NCP (Non Conductive Resin Paste), and film-type ACF (Anisotropic Conductive Film) and NCF (Non Conductive Resin Film). In Example 5, any type of pressure contact material can be used. In Example 5, NCF having a thickness of about 100 μm is used. Note that a gold bump electrode may be formed on the electrode 5 without using a pressure contact material as the connection body 45, and the gold bump electrode may be flip-chip connected to the connection plating film 46.

つぎに、半導体装置１の製造方法について、図４３乃至図４７を参照して説明する。半導体装置１は、図４３に示すフローチャートのように、リードフレーム・テープ等準備（Ｓ２１）、テープ貼り付け（接着）（Ｓ２２）、リードフレーム部分的除去（Ｓ２３）、フェイスダウンボンディング（Ｓ２４）、モールディング（Ｓ２５）、バンプ電極形成（Ｓ２６）、切断（個片化：Ｓ２７）の各工程を経て製造される。工程的には、実施例１の半導体装置の製造方法において行うチップボンディングとワイヤボンディングを、実施例５の半導体装置の製造方法では一回のフェイスダウンボンディングで行うものである。   Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. As shown in the flowchart of FIG. 43, the semiconductor device 1 is prepared as lead frame / tape (S21), tape affixed (adhesion) (S22), lead frame partial removal (S23), face down bonding (S24), It is manufactured through each process of molding (S25), bump electrode formation (S26), and cutting (dividing into pieces: S27). In terms of process, chip bonding and wire bonding performed in the semiconductor device manufacturing method of the first embodiment are performed by one face-down bonding in the semiconductor device manufacturing method of the fifth embodiment.

図４４は、リードフレーム・テープ等準備（Ｓ２１）、テープ貼り付け（接着）（Ｓ２２）、リードフレーム部分的除去（Ｓ２３）が終了した製品形成部２１（単位テープ部２６）を示す図である。リードパターンにおいて、テープ６の中央部に設けた開口部８に一端を配し開口部８の周囲に設けた開口部７を横切るリード９、製品形成部２１（単位テープ部２６）の縁に一端を配し製品形成部２１の周縁に沿って延在する開口部７を横切るリード９が設けられている。   FIG. 44 is a diagram showing the product forming portion 21 (unit tape portion 26) after completion of lead frame / tape preparation (S21), tape application (adhesion) (S22), and lead frame partial removal (S23). . In the lead pattern, one end is arranged at the opening 8 provided in the center of the tape 6 and crosses the opening 7 provided around the opening 8, and one end at the edge of the product forming part 21 (unit tape part 26). A lead 9 is provided across the opening 7 extending along the periphery of the product forming portion 21.

このようなリードフレーム２０にテープ６を介して半導体チップ４を接着する（フェイスダウンボンディング：Ｓ２４）。この接着によって、半導体チップ４の第１の面４ａに設けた電極５は、テープ６の開口部７に位置し、開口部７を横切るリード９の接続用メッキ膜４６に圧接材料からなる接続体４５を介して重なり、電極５と接続用メッキ膜４６は電気的に接続される。この接着は半導体チップ４のフェイスダウンボンディングとなる。開口部７を横切るリード部分の真下に接続体４５が位置する。   The semiconductor chip 4 is bonded to such a lead frame 20 via the tape 6 (face down bonding: S24). By this adhesion, the electrode 5 provided on the first surface 4a of the semiconductor chip 4 is located in the opening 7 of the tape 6 and is connected to the connecting plating film 46 of the lead 9 across the opening 7 and made of a pressure contact material. The electrode 5 and the connecting plating film 46 are electrically connected with each other via 45. This adhesion is face-down bonding of the semiconductor chip 4. The connecting body 45 is located directly below the lead portion that crosses the opening 7.

なお、フェイスダウンボンディングに先立って、開口部７に露出するリード９の第１の面９ａに帯状の接続体４５を配置し、この接続体４５に半導体チップ４の電極５が重なるようにし、さらに所定の温度で所定時間加圧して接続体４５によって電極５とリード９の接続用メッキ膜４６を電気的に接続する。   Prior to face-down bonding, a strip-shaped connection body 45 is disposed on the first surface 9a of the lead 9 exposed in the opening 7, and the electrode 5 of the semiconductor chip 4 overlaps the connection body 45. The electrode 5 and the plating film 46 for connection of the lead 9 are electrically connected by the connecting body 45 after being pressurized at a predetermined temperature for a predetermined time.

つぎに、図４６に示すように、実施例１と同様に、半導体チップ４及びリードフレーム２０を樹脂層３２で覆う（モールディング：Ｓ２５）。この際、メッキ膜１０の表面が樹脂層３２の表面に露出する。
つぎに、図４７に示すように、実施例１と同様に、リードフレーム２０の外部電極端子形成箇所に突起電極（バンプ電極）１１を形成して外部電極端子３を形成する（バンプ電極形成：Ｓ２６）。
つぎに、樹脂層３２をリードフレーム２０及びテープ６共々縦横に切断して、図４１に示すようなＢＧＡの半導体装置１を複数製造する（切断（個片化）：Ｓ２７）。 Next, as shown in FIG. 46, as in the first embodiment, the semiconductor chip 4 and the lead frame 20 are covered with the resin layer 32 (molding: S25). At this time, the surface of the plating film 10 is exposed on the surface of the resin layer 32.
Next, as shown in FIG. 47, similarly to the first embodiment, the protruding electrode (bump electrode) 11 is formed at the external electrode terminal forming portion of the lead frame 20 to form the external electrode terminal 3 (bump electrode formation: S26).
Next, the resin layer 32 is cut longitudinally and laterally together with the lead frame 20 and the tape 6 to produce a plurality of BGA semiconductor devices 1 as shown in FIG. 41 (cutting (separation): S27).

図４８は実施例５の変形例である半導体装置の一部を示す拡大断面図である。図４８は図４２に対応する図であり、半導体チップ４の電極５とリード９を接続する部分を示す図である。この変形例では、開口部７に位置するリード９部分を半導体チップ４の電極５が設けられる第１の面４ａ側に一段階段状に突出するように屈曲させた構造になっている。この突出部５０の表面（突出面）には接続用メッキ膜４６が設けられている。そして、接続用メッキ膜４６と半導体チップ４の電極５は圧接材料からなる接続体４５で電気的に接続される。   FIG. 48 is an enlarged sectional view showing a part of a semiconductor device which is a modification of the fifth embodiment. FIG. 48 is a view corresponding to FIG. 42, and shows a portion where the electrode 5 and the lead 9 of the semiconductor chip 4 are connected. In this modification, the lead 9 portion located in the opening 7 is bent so as to protrude in a stepped manner toward the first surface 4a side where the electrode 5 of the semiconductor chip 4 is provided. A connection plating film 46 is provided on the surface (projection surface) of the projection 50. The connection plating film 46 and the electrode 5 of the semiconductor chip 4 are electrically connected by a connection body 45 made of a pressure contact material.

この変形例は、リード９と半導体チップ４の電極５との間隔が大きい場合、例えば、テープ６が厚い場合には有効であり、接続用メッキ膜４６と電極５との距離を短くできる（近接）ため、圧接材料からなる接続体４５によってリード９と電極５を確実に接続することができる。この変形例では圧接材料による接続の信頼性が高くなる。   This modification is effective when the distance between the lead 9 and the electrode 5 of the semiconductor chip 4 is large, for example, when the tape 6 is thick, and the distance between the connection plating film 46 and the electrode 5 can be shortened (proximity). Therefore, the lead 9 and the electrode 5 can be reliably connected by the connecting body 45 made of the pressure contact material. In this modification, the reliability of the connection by the pressure contact material is increased.

図４９は実施例５の半導体装置の製造において、モールディング工程の後、バンプ電極を形成しないで切断工程を行う結果製造される半導体装置１の一部を示す図であり、ＬＧＡ型の半導体装置１となる。リード９の突出端面９ｇに形成された平坦なメッキ膜１０の表面が封止体２の下面に露出して外部電極端子３となる。   FIG. 49 is a diagram showing a part of the semiconductor device 1 manufactured as a result of performing the cutting step without forming the bump electrode after the molding step in the manufacture of the semiconductor device of Example 5, and the LGA type semiconductor device 1 It becomes. The surface of the flat plating film 10 formed on the protruding end surface 9 g of the lead 9 is exposed on the lower surface of the sealing body 2 and becomes the external electrode terminal 3.

実施例５によれば、リード９と電極５は、開口部７内において接続体４５を介して重ねて接続される構造（半導体チップのフェイスダウンボンディング構造）となっていることから、封止体２によるリード９と電極５との封止性能が高くなる。また、リード９と電極５をワイヤ１２で接続する場合は、ワイヤ１２のループ高さを低くするように注意を払ってワイヤボンディングを行わなければならないが、フェイスダウンボンディングではこのような注意は不要となり、半導体装置１の生産性が向上する。接続体４５として圧接材料を使用する場合は、圧接処理によってリード９の接続用メッキ膜４６と電極５が電気的に接続されるため、さらに生産性が高くなる。   According to the fifth embodiment, the lead 9 and the electrode 5 have a structure (a semiconductor chip face-down bonding structure) in which the lead 9 and the electrode 5 are overlapped and connected via the connection body 45 in the opening 7. 2, the sealing performance between the lead 9 and the electrode 5 is improved. Further, when the lead 9 and the electrode 5 are connected by the wire 12, care must be taken to lower the loop height of the wire 12, but wire bonding must be performed, but such attention is unnecessary in face-down bonding. Thus, the productivity of the semiconductor device 1 is improved. When a pressure contact material is used as the connection body 45, the plating film 46 for connection of the lead 9 and the electrode 5 are electrically connected by the pressure contact process, so that the productivity is further increased.

図５０は本発明の実施例６である半導体装置の断面図、図５１は図５０の一部の拡大断面図である。
実施例６は実施例１の半導体装置１において、リード９を階段状に屈曲させたり、リードの表面をハーフエッチングしたりせず、リードを平坦とする構造の半導体装置１である。厚さが一定のリード９を使用することから、リード９の第２の面９ｂに設けるメッキ膜１０の厚さを全体で３０μｍと厚くし、メッキ膜１０を設けないリード部分の第２の面９ｂにワイヤ１２を接続させる構造である。メッキ膜１０が３０μｍと厚く、ワイヤ１２のループ高さを２１０μｍと低くし、リード９にはワイヤ１２を第２ボンディングによって接続することによって、ワイヤ１２は封止体２内に位置し、封止体２を構成する樹脂は２０μｍ程度の厚さでワイヤ１２を覆うため、半導体装置１の耐湿性は良好となる。 50 is a cross-sectional view of a semiconductor device that is Embodiment 6 of the present invention, and FIG. 51 is a partially enlarged cross-sectional view of FIG.
Example 6 is a semiconductor device 1 having a structure in which the lead 9 is flattened without bending the lead 9 stepwise or half-etching the surface of the lead in the semiconductor device 1 of Example 1. Since the lead 9 having a constant thickness is used, the thickness of the plating film 10 provided on the second surface 9b of the lead 9 is increased to 30 μm as a whole, and the second surface of the lead portion where the plating film 10 is not provided. In this structure, the wire 12 is connected to 9b. The plating film 10 is as thick as 30 μm, the loop height of the wire 12 is as low as 210 μm, and the wire 12 is connected to the lead 9 by the second bonding, so that the wire 12 is positioned in the sealing body 2 and sealed. Since the resin constituting the body 2 covers the wire 12 with a thickness of about 20 μm, the moisture resistance of the semiconductor device 1 is good.

実施例６によれば、リードを階段状に屈曲する作業及びリード表面をエッチングする作業が不要となり、リードフレームの製造コストを安価にできることから、半導体装置１の製造コストの低減が可能になる。   According to the sixth embodiment, the work of bending the leads stepwise and the work of etching the lead surface are not required, and the manufacturing cost of the lead frame can be reduced. Therefore, the manufacturing cost of the semiconductor device 1 can be reduced.

図５２は本発明の実施例７である半導体装置の断面図、図５３は図５２の一部の拡大断面図である。
実施例７の半導体装置１は、実施例６の半導体装置１において、ワイヤを使用しないで実施例５の場合と同様に、図５２及び図５３に示すように、リード９と半導体チップ４の電極５の接続を開口部７内において接続体４５で電気的に接続する構造である。図５３に示すように、テープ６の開口部７を横切るリード９の半導体チップ４に対面する面（第１の面９ａ）には、前記電極５に対応して接続用メッキ膜４６が設けられている。そして、この接続用メッキ膜４６と電極５は圧接材料からなる接続体４５によって電気的に接続されている。 52 is a cross-sectional view of a semiconductor device that is Embodiment 7 of the present invention, and FIG. 53 is an enlarged cross-sectional view of a part of FIG.
As shown in FIGS. 52 and 53, the semiconductor device 1 according to the seventh embodiment is similar to the semiconductor device 1 according to the sixth embodiment in which the wires are not used and the electrodes of the lead 9 and the semiconductor chip 4 are used. The connection 5 is electrically connected by the connecting body 45 in the opening 7. As shown in FIG. 53, a connection plating film 46 corresponding to the electrode 5 is provided on the surface (first surface 9 a) of the lead 9 that faces the semiconductor chip 4 across the opening 7 of the tape 6. ing. The connection plating film 46 and the electrode 5 are electrically connected by a connection body 45 made of a pressure contact material.

実施例７の半導体装置１は、半導体チップ４をフェイスダウンボンディングによってリード９に接続する構造であることから、実施例６のようにワイヤを使用しない。従って、リード９の第２の面９ｂ側に設けられるメッキ膜１０の厚さは、実施例６の半導体装置１に比較して薄くすることができる。メッキ膜１０の厚さはリード９の第２の面９ｂを覆う樹脂の厚さとなることから、例えば、メッキ膜１０の厚さは３０μｍ程度が採用される。実施例７の半導体装置１は、メッキ膜１０の表面を封止体２の下面に露出させて外部電極端子３とするＬＧＡ型の半導体装置となっている。   Since the semiconductor device 1 according to the seventh embodiment has a structure in which the semiconductor chip 4 is connected to the lead 9 by face-down bonding, a wire is not used as in the sixth embodiment. Therefore, the thickness of the plating film 10 provided on the second surface 9b side of the lead 9 can be made thinner than that of the semiconductor device 1 of the sixth embodiment. Since the thickness of the plating film 10 is the thickness of the resin covering the second surface 9b of the lead 9, for example, the thickness of the plating film 10 is about 30 μm. The semiconductor device 1 according to the seventh embodiment is an LGA type semiconductor device in which the surface of the plating film 10 is exposed to the lower surface of the sealing body 2 to form the external electrode terminal 3.

実施例７の半導体装置１は、リードは平坦なものを使用し、メッキ膜１０も薄くなることから半導体装置１の薄型化が達成できる。   The semiconductor device 1 according to the seventh embodiment uses a flat lead, and the plating film 10 is also thinned, so that the semiconductor device 1 can be thinned.

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.

本発明の実施例１である半導体装置の外観を示す斜視図である。1 is a perspective view showing an appearance of a semiconductor device that is Embodiment 1 of the present invention. 図１のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 図２の一部を示す拡大断面図である。It is an expanded sectional view which shows a part of FIG. 実施例１の半導体装置の底面図である。2 is a bottom view of the semiconductor device of Example 1. FIG. 実施例１の半導体装置において、半導体チップ、半導体チップの電極、リード及びワイヤの位置関係を示す模式図である。In the semiconductor device of Example 1, it is a schematic diagram which shows the positional relationship of a semiconductor chip, the electrode of a semiconductor chip, a lead | read | reed, and a wire. 実施例１の半導体装置の実装状態を示す断面図である。FIG. 3 is a cross-sectional view showing a mounted state of the semiconductor device of Example 1. 実施例１の半導体装置の製造方法を示すフローチャートである。3 is a flowchart illustrating a method for manufacturing the semiconductor device according to the first embodiment. 実施例１の半導体装置の製造に用いるリードフレームの平面図である。3 is a plan view of a lead frame used for manufacturing the semiconductor device of Example 1. FIG. 前記リードフレームの一部を示す拡大平面図である。FIG. 3 is an enlarged plan view showing a part of the lead frame. 図９のＢ−Ｂ線に沿う断面図である。It is sectional drawing which follows the BB line of FIG. 実施例１の半導体装置の製造に用いるテープの平面図である。2 is a plan view of a tape used for manufacturing the semiconductor device of Example 1. FIG. 前記テープを貼り付けた前記リードフレームの平面図である。It is a top view of the lead frame which stuck the tape. 前記テープとリードフレームによって形成される製品形成部を示す拡大平面図である。It is an enlarged plan view which shows the product formation part formed with the said tape and lead frame. 前記製品形成部の中央のリードフレームによる連結部を除去した平面図である。It is the top view which removed the connection part by the lead frame of the center of the said product formation part. 前記連結部を除去した製品形成部を示す拡大平面図である。It is an enlarged plan view which shows the product formation part which removed the said connection part. 実施例１の半導体装置の製造において、リードフレームに半導体チップを貼り付けた状態を示す製品形成部の模式図である。FIG. 3 is a schematic diagram of a product forming portion showing a state in which a semiconductor chip is attached to a lead frame in the manufacture of the semiconductor device of Example 1. 実施例１の半導体装置の製造において、半導体チップの電極とリードをワイヤで接続した状態の製品形成部を示す模式図である。In the manufacture of the semiconductor device of Example 1, it is a schematic diagram showing a product forming portion in a state where the electrodes of the semiconductor chip and the leads are connected by wires. 実施例１の半導体装置の製造において、チップボンディング及びワイヤボンディングが終了した製品形成部の断面図である。In the manufacture of the semiconductor device of Example 1, it is a cross-sectional view of a product forming portion after chip bonding and wire bonding are completed. 実施例１の半導体装置の製造において、トランスファモールディングによって製品形成部を樹脂層で封止する状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state where a product forming portion is sealed with a resin layer by transfer molding in manufacturing the semiconductor device of Example 1. 実施例１の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す製品形成部の断面図である。FIG. 5 is a cross-sectional view of a product forming portion showing a state in which bump electrodes are formed at locations where external electrode terminals are formed on a lead frame in manufacturing the semiconductor device of Example 1; 実施例１の半導体装置の製造において、樹脂層を切断して半導体装置を形成する状態を示す製品形成部の断面図である。In manufacture of the semiconductor device of Example 1, it is sectional drawing of the product formation part which shows the state which cut | disconnects a resin layer and forms a semiconductor device. 実施例１の半導体装置の製造において、バンプ電極を形成しない場合に製造されるＬＧＡ型の半導体装置を示す断面図である。樹脂層を切断して半導体装置を形成する状態を示す製品形成部の断面図である。In the manufacture of the semiconductor device of Example 1, it is a cross-sectional view showing an LGA type semiconductor device manufactured when a bump electrode is not formed. It is sectional drawing of the product formation part which shows the state which cut | disconnects a resin layer and forms a semiconductor device. 本発明の実施例２である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 2 of this invention. 図２３の一部を示す拡大断面図である。It is an expanded sectional view which shows a part of FIG. 実施例２の半導体装置の製造方法を示すフローチャートである。6 is a flowchart illustrating a method for manufacturing a semiconductor device according to a second embodiment. 実施例２の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す一部の断面図である。FIG. 10 is a partial cross-sectional view illustrating a state in which the semiconductor chip and the lead frame are covered with a resin layer in the manufacture of the semiconductor device of Example 2. 実施例２の半導体装置の製造において、樹脂層の表面に露出するリードフレーム部分にメッキ膜を形成した状態を示す断面図である。In the manufacture of the semiconductor device of Example 2, it is a cross-sectional view showing a state in which a plating film is formed on a lead frame portion exposed on the surface of a resin layer. 実施例２の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す断面図である。In the manufacture of the semiconductor device of Example 2, it is a cross-sectional view showing a state in which a bump electrode is formed at an external electrode terminal formation portion of a lead frame. 実施例２の半導体装置の製造において、樹脂層を切断して半導体装置を形成する状態を示す断面図である。In the manufacture of the semiconductor device of Example 2, it is a cross-sectional view showing a state in which a resin layer is cut to form a semiconductor device. 実施例２の半導体装置の製造において、バンプ電極を形成しない場合に製造されるＬＧＡ型の半導体装置を示す断面図である。In the manufacture of the semiconductor device of Example 2, it is a cross-sectional view showing an LGA type semiconductor device manufactured when a bump electrode is not formed. 本発明の実施例３である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 3 of this invention. 図３１の一部を示す拡大断面図である。It is an expanded sectional view which shows a part of FIG. 実施例３の半導体装置の製造において、テープを貼り付けたリードフレームの製品形成部分を示す断面図である。In the manufacture of the semiconductor device of Example 3, it is a cross-sectional view showing a product formation portion of a lead frame attached with a tape. 実施例３の半導体装置の製造において、リードフレームに半導体チップを貼り付け、かつワイヤボンディングを行った状態の製品形成部を示す断面図である。FIG. 10 is a cross-sectional view illustrating a product forming portion in a state where a semiconductor chip is attached to a lead frame and wire bonding is performed in the manufacture of the semiconductor device of Example 3. 実施例３の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す製品形成部の断面図である。FIG. 10 is a cross-sectional view of a product forming portion showing a state where a semiconductor chip and a lead frame are covered with a resin layer in the manufacture of a semiconductor device of Example 3. 実施例３の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す製品形成部の断面図である。In the manufacture of the semiconductor device of Example 3, it is a cross-sectional view of a product forming portion showing a state in which a bump electrode is formed at an external electrode terminal formation portion of a lead frame. 実施例３の半導体装置の製造において製造された半導体装置の断面図である。6 is a sectional view of a semiconductor device manufactured in the manufacture of a semiconductor device of Example 3. FIG. 実施例３の半導体装置の製造において、バンプ電極を形成しない場合に製造されるＬＧＡ型の半導体装置を示す断面図である。In the manufacture of the semiconductor device of Example 3, it is a cross-sectional view showing an LGA type semiconductor device manufactured when a bump electrode is not formed. 本発明の実施例４である半導体装置の封止体の端部分のリード及び半導体チップの電極並びにワイヤの相関を示す模式図である。It is a schematic diagram which shows the correlation of the lead of the edge part of the sealing body of the semiconductor device which is Example 4 of this invention, the electrode of a semiconductor chip, and a wire. 本発明の実施例５である半導体装置において、半導体チップの電極とリードとの接続状態を示す模式図である。In the semiconductor device which is Example 5 of this invention, it is a schematic diagram which shows the connection state of the electrode and lead | read | reed of a semiconductor chip. 図４０のＣ−Ｃ線に沿う完成品状態の半導体装置の断面図である。FIG. 41 is a cross-sectional view of the semiconductor device in a finished product state taken along line CC in FIG. 40. 図４１の一部の拡大断面図である。It is a partial expanded sectional view of FIG. 実施例５の半導体装置の製造方法を示すフローチャートである。10 is a flowchart showing a method for manufacturing a semiconductor device of Example 5. 実施例５の半導体装置の製造において、リードフレームにテープを貼り付けて形成された製品形成部を示す模式図である。FIG. 10 is a schematic diagram showing a product forming portion formed by sticking a tape to a lead frame in manufacturing the semiconductor device of Example 5. 実施例５の半導体装置の製造において、リードフレームに半導体チップをフリップ・チップ接続した状態を示す模式図である。FIG. 10 is a schematic diagram showing a state in which a semiconductor chip is flip-chip connected to a lead frame in manufacturing a semiconductor device of Example 5. 実施例５の半導体装置の製造において、半導体チップ及びリードフレームを樹脂層で覆った状態を示す断面図である。In the manufacture of the semiconductor device of Example 5, it is a cross-sectional view showing a state where the semiconductor chip and the lead frame are covered with a resin layer. 実施例５の半導体装置の製造において、リードフレームの外部電極端子形成箇所にバンプ電極を形成した状態を示す断面図である。In the manufacture of the semiconductor device of Example 5, it is a cross-sectional view showing a state in which a bump electrode is formed at an external electrode terminal formation portion of a lead frame. 実施例５の変形例である半導体装置の一部を示す拡大断面図である。FIG. 10 is an enlarged cross-sectional view showing a part of a semiconductor device that is a modification of Example 5; 実施例５の半導体装置の製造において、バンプ電極を形成しない場合に製造されるＬＧＡ型の半導体装置を示す断面図である。In the manufacture of the semiconductor device of Example 5, it is a cross-sectional view showing an LGA type semiconductor device manufactured when no bump electrode is formed. 本発明の実施例６である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 6 of this invention. 図５０の一部の拡大断面図である。It is a partial expanded sectional view of FIG. 本発明の実施例７である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is Example 7 of this invention. 図５２の一部の拡大断面図である。FIG. 53 is an enlarged sectional view of a part of FIG. 52.

符号の説明Explanation of symbols

１…半導体装置、２…封止体、３…外部電極端子、４…半導体チップ、４ａ…第１の面、４ｂ…第２の面、５…電極、６…テープ、７，８…開口部、９…リード、９ａ…第１の面、９ｂ…第２の面、９ｆ…支持リード、９ｇ…突出端面、１０…メッキ膜、１１…突起電極、１２…ワイヤ、１５…実装基板、１６…ランド、２０…リードフレーム、２１…製品形成部、２２…枠、２３…連結部、２６…単位テープ部、３０…接続用メッキ膜、３２…樹脂層、３４…下型、３５…上型、３６，３７…シート、３８…キャビティ、４０，４１…ダイシングブレード、４５…接続体、４６…接続用メッキ膜、５０…突出部   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Sealing body, 3 ... External electrode terminal, 4 ... Semiconductor chip, 4a ... 1st surface, 4b ... 2nd surface, 5 ... Electrode, 6 ... Tape, 7, 8 ... Opening part 9 ... Lead, 9a ... First surface, 9b ... Second surface, 9f ... Support lead, 9g ... Projecting end surface, 10 ... Plating film, 11 ... Projection electrode, 12 ... Wire, 15 ... Mounting substrate, 16 ... Land, 20 ... Lead frame, 21 ... Product forming part, 22 ... Frame, 23 ... Connecting part, 26 ... Unit tape part, 30 ... Plating film for connection, 32 ... Resin layer, 34 ... Lower mold, 35 ... Upper mold, 36, 37 ... sheet, 38 ... cavity, 40,41 ... dicing blade, 45 ... connector, 46 ... plating film for connection, 50 ... projection

Claims (45)

上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有し、前記第１の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、前記半導体チップの前記第１の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第１の面を介して接着され、前記第１の面の反対面となる第２の面の一部が他の部分よりも突出して前記封止体の下面寄りになる複数の導電性のリードと、
前記リードの前記突出した面に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。 A sealing body made of an insulating resin having upper and lower surfaces and side surfaces connecting the upper surface and the lower surface;
A first surface having a plurality of electrodes, and a second surface opposite to the first surface, wherein the first surface is located on a lower surface side of the sealing body. A semiconductor chip located on the first surface of the semiconductor chip, and a tape having an adhesive layer on both surfaces corresponding to the electrode and a predetermined portion serving as an opening;
The semiconductor chip is bonded via the first surface on the opposite side with Do that surface of the surface to be bonded, the part of the other portion of the second surface on the opposite side of the first surface of the tape A plurality of conductive leads that protrude more than the lower surface of the sealing body,
A conductive plating film formed on the protruding surface of the lead and exposed on the lower surface of the sealing body;
A conductive connection body located in the sealing body, penetrating through the opening, connected to the electrode at one end, and connected to the lead at the other end;
Some of the leads have one end exposed on the side surface of the sealing body and the other end is located on the tape surface, and some of the leads have one end exposed on the side surface of the sealing body. One end is located in the opening part of the said predetermined part, and the said other lead is located in the opening part of the said predetermined part, and the other end is located on the said tape surface, The semiconductor device characterized by the above-mentioned. 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a protruding electrode is formed so as to overlap the exposed surface of the plating film. 前記メッキ膜は前記封止体の下面から突出していることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the plating film protrudes from a lower surface of the sealing body. 前記リードの前記突出した部分の突出端面は前記封止体の下面に露出していることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a protruding end surface of the protruding portion of the lead is exposed on a lower surface of the sealing body. 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the remaining lead has a structure in which the one end projects into the opening of the predetermined portion. 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the opening of the predetermined portion provided in the tape is provided in the center of the tape. 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記突出する部分以外のリード部分に接続されていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection body is formed of a wire extending in a curved line, and the wire is connected to a lead portion other than the protruding portion of the lead. 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein the wire is connected to the electrode first and then connected to the lead. 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein a position of the wire connecting the electrode and the lead is connected to the lead closer to the center of the semiconductor chip than the electrode. 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein a plating film for connection is formed on a surface of the lead to which the wire is connected. 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the lead and the electrode respectively positioned in the opening of the tape are overlapped and connected via the connection body. 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項１１に記載の半導体装置。   The semiconductor device according to claim 11, wherein a plating film for connection is formed on a surface of the lead to which the connection body is connected. 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項１１に記載の半導体装置。   12. The semiconductor device according to claim 11, wherein the lead portion located in the opening is bent in one step and is closer to the semiconductor chip than the lead portion located on the tape. . 前記リードは階段状に一段屈曲し、前記リードの第２の面の一部が他のリード部分の第２の面よりも前記封止体の下面寄りになっていることを特徴とする請求項１に記載の半導体装置。   The lead is bent stepwise in a step shape, and a part of the second surface of the lead is closer to the lower surface of the sealing body than the second surface of the other lead part. 2. The semiconductor device according to 1. 前記リードはリードの一部の第２の面が所定厚さエッチングされた構造となり、エッチングされない前記リードの第２の面が前記封止体の下面寄りになっていることを特徴とする請求項１に記載の半導体装置。   The lead has a structure in which a second surface of a part of the lead is etched to a predetermined thickness, and the second surface of the lead that is not etched is closer to the lower surface of the sealing body. 2. The semiconductor device according to 1. 上面及び下面並びに前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有し、前記第１の面が前記封止体の下面側に位置する状態で前記封止体内に位置する半導体チップと、
前記半導体チップの前記第１の面に接着され、前記電極に対応する部分及び所定部が開口部となる両面に接着層を有するテープと、
前記テープの前記半導体チップが接着される面の反対面となる面に第１の面を介して接着される複数の導電性のリードと、
前記リードの前記第１の面の反対面となる第２の面に部分的に形成され、前記封止体の下面に露出する導電性のメッキ膜と、
前記封止体内に位置し、前記開口部を貫通し、一端が前記電極に接続され、他の一端が前記リードに接続される導電性の接続体とを有し、
一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記テープ面上に位置し、一部の前記リードは一端が前記封止体の前記側面に露出し他の一端が前記所定部の開口部分に位置し、残りの前記リードは一端が前記所定部の開口部分に位置し他の一端が前記テープ面上に位置していることを特徴とする半導体装置。 A sealing body made of an insulating resin having upper and lower surfaces and side surfaces connecting the upper surface and the lower surface;
A first surface having a plurality of electrodes, and a second surface opposite to the first surface, wherein the first surface is located on a lower surface side of the sealing body. A semiconductor chip located in
A tape that is bonded to the first surface of the semiconductor chip and has an adhesive layer on both surfaces corresponding to the electrode and a predetermined portion serving as an opening;
A plurality of conductive leads on which the semiconductor chip of the tape is bonded via the first surface on the opposite side with Do that surface of the surface to be bonded,
A conductive plating film partially formed on a second surface opposite to the first surface of the lead and exposed on a lower surface of the sealing body;
A conductive connection body located in the sealing body, penetrating through the opening, connected to the electrode at one end, and connected to the lead at the other end;
Some of the leads have one end exposed on the side surface of the sealing body and the other end is located on the tape surface, and some of the leads have one end exposed on the side surface of the sealing body. One end is located in the opening part of the said predetermined part, and the said other lead is located in the opening part of the said predetermined part, and the other end is located on the said tape surface, The semiconductor device characterized by the above-mentioned. 前記メッキ膜の露出する面に重ねて突起電極が形成されていることを特徴とする請求項１６に記載の半導体装置。   The semiconductor device according to claim 16, wherein a protruding electrode is formed so as to overlap the exposed surface of the plating film. 前記残りのリードは前記一端が前記所定部の前記開口部に突出した構造になっていることを特徴とする請求項１６に記載の半導体装置。   The semiconductor device according to claim 16, wherein the remaining lead has a structure in which the one end projects into the opening of the predetermined portion. 前記テープに設けられる前記所定部の前記開口部は前記テープの中央に設けられていることを特徴とする請求項１６に記載の半導体装置。   The semiconductor device according to claim 16, wherein the opening of the predetermined portion provided in the tape is provided in the center of the tape. 前記接続体は曲線を描いて延在するワイヤからなり、前記ワイヤは前記リードの前記メッキ膜が設けられない面に接続されていることを特徴とする請求項１６に記載の半導体装置。   The semiconductor device according to claim 16, wherein the connection body includes a wire extending in a curved line, and the wire is connected to a surface of the lead on which the plating film is not provided. 前記ワイヤは前記電極に最初に接続され、その後前記リードに接続された構造になっていることを特徴とする請求項２０に記載の半導体装置。   21. The semiconductor device according to claim 20, wherein the wire is connected to the electrode first and then connected to the lead. 前記電極と前記リードを接続する前記ワイヤの前記リードに接続される位置は、前記電極よりも前記半導体チップの中央寄りの位置であることを特徴とする請求項２０に記載の半導体装置。   21. The semiconductor device according to claim 20, wherein a position of the wire connecting the electrode and the lead is connected to the lead closer to the center of the semiconductor chip than the electrode. 前記ワイヤが接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項２０に記載の半導体装置。   21. The semiconductor device according to claim 20, wherein a plating film for connection is formed on a surface of the lead to which the wire is connected. 前記テープの前記開口部内にそれぞれ位置する前記リードと前記電極が前記接続体を介して重ねて接続されていることを特徴とする請求項１６に記載の半導体装置。   17. The semiconductor device according to claim 16, wherein the lead and the electrode respectively positioned in the opening of the tape are overlapped and connected via the connection body. 前記接続体が接続される前記リードの表面には接続用メッキ膜が形成されていることを特徴とする請求項２４に記載の半導体装置。   25. The semiconductor device according to claim 24, wherein a plating film for connection is formed on a surface of the lead to which the connection body is connected. 前記開口部に位置する前記リード部分は一段階段状に屈曲して前記テープ上に位置するリード部分に比較して前記半導体チップに近接していることを特徴とする請求項２４に記載の半導体装置。   25. The semiconductor device according to claim 24, wherein the lead portion located in the opening is bent in one step and is closer to the semiconductor chip than the lead portion located on the tape. . （ａ）複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有する半導体チップを準備する工程、
（ｂ）矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第２の面の一部は前記第２の面側に突出し、前記突出した面にはメッキ膜が設けられているリードフレームを準備する工程、
（ｃ）前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
（ｄ）前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第２の面の反対面となる第１の面に前記テープを接着する工程、
（ｅ）前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
（ｆ）前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第１の面を介して前記テープに接着する工程、
（ｇ）前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
（ｈ）前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
（ｉ）前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 (A) preparing a semiconductor chip having a first surface having a plurality of electrodes and a second surface opposite to the first surface;
(B) a rectangular frame, a plurality of leads extending from the inside of the frame into the frame, a connecting portion provided at a predetermined portion of the frame and supported by some of the leads, and the connecting portion A product forming portion comprising a plurality of leads extending from the frame to the frame side, the semiconductor chip being stacked on the product forming portion, and a part of the second surface of the lead is the second A step of preparing a lead frame that protrudes to the surface side of the substrate and is provided with a plating film on the protruding surface;
(C) An insulating tape having an adhesive layer on both sides having a unit tape portion corresponding to the product forming portion, wherein the unit tape portion corresponds to a portion corresponding to the electrode of the semiconductor chip and the connecting portion. A step of preparing a tape having an opening in a portion to be
(D) bonding the tape to a first surface that is opposite to the second surface of the lead frame in a state in which a peripheral edge of the connection portion is exposed in the opening corresponding to the connection portion;
(E) removing the connecting part in the opening and separating the leads connected by the connecting part;
(F) a step of bonding the semiconductor chip to the tape through a first surface so that the electrode of the semiconductor chip is located in the opening;
(G) connecting each electrode located in the opening and a predetermined portion of the lead bonded to the tape with a conductive connector;
(H) a step of covering the lead frame, the semiconductor chip, and the connection body with a resin layer made of an insulating resin in a state where the plating film of the lead frame is exposed;
(I) Cutting the resin layer and the lead frame vertically and horizontally and removing the frame to form a plurality of semiconductor devices in which the cut ends of the leads are exposed on the side surfaces of the sealing body formed by the resin layer. Process,
A method for manufacturing a semiconductor device, comprising: 前記工程（ｈ）の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項２７に記載の半導体装置の製造方法。   28. The method of manufacturing a semiconductor device according to claim 27, wherein a protruding electrode is formed on the plating film exposed from the resin layer after the step (h). 前記工程（ｂ）では、前記連結部を前記枠の中央に設けることを特徴とする請求項２７に記載の半導体装置の製造方法。   28. The method of manufacturing a semiconductor device according to claim 27, wherein in the step (b), the connecting portion is provided at the center of the frame. 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項２７に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
In the step (g), a wire is used as the connection body, one end of the wire is connected to the electrode, a middle portion of the wire is connected to the lead, and the wire is connected to the connection portion of the lead. 28. The method of manufacturing a semiconductor device according to claim 27, wherein the semiconductor device is cut. 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項２７に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
28. The method of manufacturing a semiconductor device according to claim 27, wherein, in the step (g), the electrodes and the leads respectively positioned in the opening of the tape are overlapped and connected via the connection body. 前記工程（ｂ）では、前記開口部に位置する前記リード部分を前記第１の面側に一段階段状に突出するように屈曲させることを特徴とする請求項３１に記載の半導体装置の製造方法。   32. The method of manufacturing a semiconductor device according to claim 31, wherein, in the step (b), the lead portion positioned in the opening is bent so as to protrude in a stepped manner toward the first surface. . 前記接続体として圧接材料を用いることを特徴とする請求項３１に記載の半導体装置の製造方法。   32. The method of manufacturing a semiconductor device according to claim 31, wherein a pressure contact material is used as the connection body. 前記工程（ｂ）では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させることを特徴とする請求項２７に記載の半導体装置の製造方法。   In the step (b), the lead is partially bent in one step, and the second surface of the lead on which the plating film is formed protrudes from the second surface of the other lead portion. 28. A method of manufacturing a semiconductor device according to claim 27, wherein: 前記工程（ｂ）では、前記リードの第２の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させることを特徴とする請求項２７に記載の半導体装置の製造方法。   In the step (b), the second surface of the lead is partially removed by etching so that the second surface of the lead on which the plating film is formed protrudes from the second surface of the other lead portion. 28. A method of manufacturing a semiconductor device according to claim 27. （ａ）複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有する半導体チップを準備する工程、
（ｂ）矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第２の面の一部が前記第２の面側に突出しているリードフレームを準備する工程、
（ｃ）前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
（ｄ）前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第２の面の反対面となる第１の面に前記テープを接着する工程、
（ｅ）前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
（ｆ）前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第１の面を介して前記テープに接着する工程、
（ｇ）前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
（ｈ）前記リードフレームの前記リードの前記突出する部分を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
（ｉ）前記樹脂層の表面に露出する前記リードの前記突出部分にメッキ膜を形成する工程、
（ｊ）前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 (A) preparing a semiconductor chip having a first surface having a plurality of electrodes and a second surface opposite to the first surface;
(B) a rectangular frame, a plurality of leads extending from the inside of the frame into the frame, a connecting portion provided at a predetermined portion of the frame and supported by some of the leads, and the connecting portion A product forming portion comprising a plurality of leads extending from the frame to the frame side, the semiconductor chip being stacked on the product forming portion, and a part of the second surface of the lead is the second Preparing a lead frame protruding on the surface side of
(C) An insulating tape having an adhesive layer on both sides having a unit tape portion corresponding to the product forming portion, wherein the unit tape portion corresponds to a portion corresponding to the electrode of the semiconductor chip and the connecting portion. A step of preparing a tape having an opening in a portion to be
(D) bonding the tape to a first surface that is opposite to the second surface of the lead frame in a state in which a peripheral edge of the connection portion is exposed in the opening corresponding to the connection portion;
(E) removing the connecting part in the opening and separating the leads connected by the connecting part;
(F) a step of bonding the semiconductor chip to the tape through a first surface so that the electrode of the semiconductor chip is located in the opening;
(G) connecting each electrode located in the opening and a predetermined portion of the lead bonded to the tape with a conductive connector;
(H) a step of covering the lead frame, the semiconductor chip and the connection body with a resin layer made of an insulating resin in a state where the protruding portion of the lead of the lead frame is exposed;
(I) forming a plating film on the protruding portion of the lead exposed on the surface of the resin layer;
(J) The resin layer and the lead frame are cut vertically and horizontally, and the frame is removed to form a plurality of semiconductor devices in which the cut ends of the leads are exposed on the side surfaces of the sealing body formed by the resin layer. Process,
A method for manufacturing a semiconductor device, comprising: 前記工程（ｈ）の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項３６に記載の半導体装置の製造方法。   37. The method of manufacturing a semiconductor device according to claim 36, wherein a protruding electrode is formed on the plating film exposed from the resin layer after the step (h). 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項３７に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
In the step (g), a wire is used as the connection body, one end of the wire is connected to the electrode, a middle portion of the wire is connected to the lead, and the wire is connected to the connection portion of the lead. 38. The method of manufacturing a semiconductor device according to claim 37, wherein the semiconductor device is cut. 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項３６に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
37. The method of manufacturing a semiconductor device according to claim 36, wherein, in the step (g), the electrodes and the leads respectively positioned in the openings of the tape are overlapped and connected via the connection body. 前記工程（ｂ）では、前記リードを部分的に一段階段状に屈曲させ、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させることを特徴とする請求項３６に記載の半導体装置の製造方法。   In the step (b), the lead is partially bent in one step, and the second surface of the lead on which the plating film is formed protrudes from the second surface of the other lead portion. 37. A method of manufacturing a semiconductor device according to claim 36, wherein: 前記工程（ｂ）では、前記リードの第２の面を部分的にエッチング除去し、前記メッキ膜が形成される前記リードの第２の面を他のリード部分の第２の面よりも突出させることを特徴とする請求項３６に記載の半導体装置の製造方法。   In the step (b), the second surface of the lead is partially removed by etching so that the second surface of the lead on which the plating film is formed protrudes from the second surface of the other lead portion. 37. A method of manufacturing a semiconductor device according to claim 36. （ａ）複数の電極を有する第１の面及び前記第１の面の反対側になる第２の面を有する半導体チップを準備する工程、
（ｂ）矩形状の枠と、前記枠の内側から前記枠内に延在する複数のリードと、前記枠の所定部に設けられ一部の前記リードに支持される連結部と、前記連結部から前記枠側に延在する複数のリードとからなる製品形成部を有し、前記製品形成部には前記半導体チップが重ねられる構造となり、前記リードの第２の面の外部電極端子が形成される部分にはメッキ膜が設けられている平板状のリードフレームを準備する工程、
（ｃ）前記製品形成部に対応する単位テープ部を有する両面に接着層を有する絶縁性のテープであり、前記単位テープ部には前記半導体チップの前記電極に対応する部分及び前記連結部に対応する部分に開口部を有するテープを準備する工程、
（ｄ）前記連結部に対応する前記開口部に前記連結部の周縁が露出する状態で前記リードフレームの前記第２の面の反対面となる第１の面に前記テープを接着する工程、
（ｅ）前記開口部内の前記連結部を除去して前記連結部で繋がる前記リードを分離する工程、
（ｆ）前記半導体チップの前記電極が前記開口部内に位置するように前記半導体チップが第１の面を介して前記テープに接着する工程、
（ｇ）前記開口部に位置する各電極と前記テープに接着された前記リードの所定部分を導電性の接続体で接続する工程、
（ｈ）前記リードフレームの前記メッキ膜を露出させる状態で前記リードフレーム、前記半導体チップ及び前記接続体を絶縁性の樹脂からなる樹脂層で覆う工程、
（ｉ）前記樹脂層及び前記リードフレームを縦横に切断するとともに前記枠を除去して前記樹脂層によって形成される封止体の側面に前記リードの切断端が露出する複数の半導体装置を形成する工程、
とを有することを特徴とする半導体装置の製造方法。 (A) preparing a semiconductor chip having a first surface having a plurality of electrodes and a second surface opposite to the first surface;
(B) a rectangular frame, a plurality of leads extending from the inside of the frame into the frame, a connecting portion provided at a predetermined portion of the frame and supported by some of the leads, and the connecting portion A product forming portion comprising a plurality of leads extending from the frame to the frame side, the semiconductor chip being stacked on the product forming portion, and external electrode terminals on the second surface of the leads are formed. Preparing a flat lead frame in which a plating film is provided on
(C) An insulating tape having an adhesive layer on both sides having a unit tape portion corresponding to the product forming portion, wherein the unit tape portion corresponds to a portion corresponding to the electrode of the semiconductor chip and the connecting portion. A step of preparing a tape having an opening in a portion to be
(D) bonding the tape to a first surface that is opposite to the second surface of the lead frame in a state in which a peripheral edge of the connection portion is exposed in the opening corresponding to the connection portion;
(E) removing the connecting part in the opening and separating the leads connected by the connecting part;
(F) a step of bonding the semiconductor chip to the tape through a first surface so that the electrode of the semiconductor chip is located in the opening;
(G) connecting each electrode located in the opening and a predetermined portion of the lead bonded to the tape with a conductive connector;
(H) a step of covering the lead frame, the semiconductor chip, and the connection body with a resin layer made of an insulating resin in a state where the plating film of the lead frame is exposed;
(I) Cutting the resin layer and the lead frame vertically and horizontally and removing the frame to form a plurality of semiconductor devices in which the cut ends of the leads are exposed on the side surfaces of the sealing body formed by the resin layer. Process,
A method for manufacturing a semiconductor device, comprising: 前記工程（ｈ）の後、前記樹脂層から露出する前記メッキ膜に突起電極を形成することを特徴とする請求項４２に記載の半導体装置の製造方法。   43. The method of manufacturing a semiconductor device according to claim 42, wherein a protruding electrode is formed on the plating film exposed from the resin layer after the step (h). 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記接続体としてワイヤを使用し、前記ワイヤの一端を前記電極に接続し、その後前記ワイヤの途中部分を前記リードに接続し、かつ前記ワイヤを前記リードの接続部分から切断することを特徴とする請求項４２に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
In the step (g), a wire is used as the connection body, one end of the wire is connected to the electrode, a middle portion of the wire is connected to the lead, and the wire is connected to the connection portion of the lead. 43. The method of manufacturing a semiconductor device according to claim 42, wherein the semiconductor device is cut. 前記工程（ｂ）では、前記接続体を接続する前記リードの表面に接続用メッキ膜を形成しておき、
前記工程（ｇ）では、前記テープの前記開口部内にそれぞれ位置する前記電極と前記リードを前記接続体を介して重ねて接続することを特徴とする請求項４２に記載の半導体装置の製造方法。 In the step (b), a connection plating film is formed on the surface of the lead connecting the connection body,
43. The method of manufacturing a semiconductor device according to claim 42, wherein, in the step (g), the electrodes and the leads respectively positioned in the opening of the tape are overlapped and connected via the connection body.
JP2005320303A 2005-11-04 2005-11-04 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4698387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005320303A JP4698387B2 (en) 2005-11-04 2005-11-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320303A JP4698387B2 (en) 2005-11-04 2005-11-04 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007129057A JP2007129057A (en) 2007-05-24
JP4698387B2 true JP4698387B2 (en) 2011-06-08

Family

ID=38151452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320303A Expired - Fee Related JP4698387B2 (en) 2005-11-04 2005-11-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4698387B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098206A (en) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd Lead frame and bga resin sealed semiconductor device
JPH10261753A (en) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd Resin sealed type semiconductor device
JP2000183229A (en) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd Chip scale package
JP2002076232A (en) * 2000-08-31 2002-03-15 Toppan Printing Co Ltd Lead frame
JP2003156200A (en) * 2001-11-26 2003-05-30 Miura Co Ltd Capacity determining method of fluid supply means in fluid using apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098206A (en) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd Lead frame and bga resin sealed semiconductor device
JPH10261753A (en) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd Resin sealed type semiconductor device
JP2000183229A (en) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd Chip scale package
JP2002076232A (en) * 2000-08-31 2002-03-15 Toppan Printing Co Ltd Lead frame
JP2003156200A (en) * 2001-11-26 2003-05-30 Miura Co Ltd Capacity determining method of fluid supply means in fluid using apparatus

Also Published As

Publication number Publication date
JP2007129057A (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP3062192B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
KR100606945B1 (en) The semiconducutor device and the method of manufacturing the same
US7132733B2 (en) Semiconductor device
KR101286874B1 (en) A semiconductor device and a method of manufacturing the same
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2001015679A (en) Semiconductor device and manufacture thereof
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
JP2000100843A (en) Semiconductor package and manufacture thereof
JP3972183B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3659133B2 (en) Manufacturing method of semiconductor device
JP3972182B2 (en) Manufacturing method of semiconductor device
JP5378643B2 (en) Semiconductor device and manufacturing method thereof
JP2001024133A (en) Lead frame, resin sealed semiconductor device employing it and manufacture thereof
JP4698387B2 (en) Semiconductor device and manufacturing method thereof
JP4737995B2 (en) Semiconductor device
JP4072693B2 (en) Manufacturing method of semiconductor device
US20200176365A1 (en) Integrated circuit package with lead lock
US6977443B2 (en) Substrate for carrying a semiconductor chip and semiconductor device using same
JP2001077283A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP5266371B2 (en) Semiconductor device and manufacturing method thereof
JP3823651B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2003007954A (en) Manufacturing method for resin-sealing semiconductor device
JP2726648B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees