JP4696989B2 - 信号処理方法及び信号処理装置 - Google Patents
信号処理方法及び信号処理装置 Download PDFInfo
- Publication number
- JP4696989B2 JP4696989B2 JP2006077007A JP2006077007A JP4696989B2 JP 4696989 B2 JP4696989 B2 JP 4696989B2 JP 2006077007 A JP2006077007 A JP 2006077007A JP 2006077007 A JP2006077007 A JP 2006077007A JP 4696989 B2 JP4696989 B2 JP 4696989B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- unit
- steps
- signal processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 44
- 238000013500 data storage Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/045—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H2017/0298—DSP implementation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
- Complex Calculations (AREA)
Description
本発明は、楽音信号や映像信号等の周期的にサンプリングされた信号を信号処理の対象とする信号処理方法及び信号処理装置に関する。
従来のこの種の信号処理として、楽音信号の信号処理がある。例えば、サンプリング周波数fsを48kHzにしてサンプリングされた楽音のディジタルデータをダウンサンプリングする処理を行う場合について考える。(1)サンプリング周波数を48kHzから24kHzにダウンサンプリングする時、ダウンサンプリングするために必要なLow Pass Filter(LPF)処理には、50ステップの演算処理が必要であるが、出力には2fs(1fs=48kHz)に1回でよい。
また、(2)サンプリング周波数を48kHzから8kHzにダウンサンプリングする時、ダウンサンプリングするために必要なLPF処理には200ステップの演算処理が必要であるが、出力は6fs(1fs=48kHz)に1回でよい。というように、条件(ダウンサンプリング周波数)に応じて、データの処理量や出力タイミングが変化する。
このようにダウンサンプリング周波数によって処理ステップ数が変化するのは、低い周波数ほどカットオフ周波数を低いところに設定しなければならないためである。
このようにダウンサンプリング周波数によって処理ステップ数が変化するのは、低い周波数ほどカットオフ周波数を低いところに設定しなければならないためである。
上述した処理をDSP(Digital Signal Processor)で実現する場合、次のような方法が考えられる。すなわち第1には、1fs当たりのダウンサンプリングのためのデータ処理量を最大処理ステップ数(上記例では200ステップ)とし、この200ステップの演算処理を2fsに分散するのではなく、1fsで演算してしまう方法である。この処理方法を図5に示す。同図に示すように、この処理方法は、1fsあたりのデータ処理量を250ステップとした場合に、処理Aは、毎fsに行われる同内容の処理であり、例えば、楽音処理のうちのエフェクト処理がこれに該当する。また、ダウンサンプリング処理は、6fsに1回、200ステップ分の演算処理を行う。
現時点(「図5では現在と表記している」)において、ダウンサンプリング処理は、200ステップ分を確保されているため、1fs〜5fsのところではこのダウンサンプリング用に確保された処理負荷については、fs毎に行う処理を割り当てることができない状態にある。
この方法は、分散処理等の複雑な処理をしなくてもよいというメリットがあるが、毎fsで200ステップ分の処理ステップを確保しなければならないので、ほかの処理に割り当てることができる処理ステップが減少するという、問題が有る。
この方法は、分散処理等の複雑な処理をしなくてもよいというメリットがあるが、毎fsで200ステップ分の処理ステップを確保しなければならないので、ほかの処理に割り当てることができる処理ステップが減少するという、問題が有る。
また、第2には、出力タイミングに応じて処理ステップ数を分散させる方法がある(特許文献1参照)。例えば、48kHzから8kHzにダウンサンプリングするのに200処理ステップ分の処理を6fsに1回出力するのであれば、毎fsで約33ステップの処理を行う。この方法では、アキュムレータ内に保持された演算の途中結果を別の処理と切り替えるたびにメモリ等に退避させなければならず、待避させるための処理ステップ数や、ハードウェアに専用パスを用意しなければならない、という問題が有る。
従来のDSPの構成例を図4に示す。同図において、DSP30は、入力セレクタ300と、Work RAM301と、プログラムRAM302と、乗算器303と、係数RAM304と、加・減算器305と、セレクタ306と、レジスタ307とを有している。
上記構成において、プログラムRAM302から出力される命令により音声等のディジタル化されたデータが入力セレクタ300を介して取り込まれ、Work RAM301の所定のアドレスのエリアに書き込まれる。
このデータはWork RAM301から読み出され、乗算器303に出力される。
このデータはWork RAM301から読み出され、乗算器303に出力される。
一方、係数RAM304から処理に使用する係数が読み出され、乗算器303に出力される。乗算器303は、Work RAM301から読み出されたデータと係数RAM304から読み出された係数とを乗算し、加・減算器305の一方の入力端Xに出力する。最初は加・減算演算の対象がないので、セレクタ306を介して乗算器303の演算結果、すなわち加・減算器305の出力がレジスタ307に書き込まれる。レジスタ307の出力は、外部に出力されると共に、加・減算器305の他方の入力端Yに入力される。
次いで、次の入力データが入力セレクタ300を介してWork RAM301に書き込まれ、所定のタイミングでこの入力データはWork RAM301より読み出され、乗算器303に入力される。
また、係数RAM304からは処理に使用する係数が読み出され、乗算器303に入力される。この係数とWork RAM301から読み出された上記入力データとが乗算され、その出力は、加・減算器305の一方の入力端Xに入力される。
また、係数RAM304からは処理に使用する係数が読み出され、乗算器303に入力される。この係数とWork RAM301から読み出された上記入力データとが乗算され、その出力は、加・減算器305の一方の入力端Xに入力される。
加・減算器305では、レジスタ307から入力されたデータと、乗算器303から直接入力された演算結果とがプログラムRAM302から出力される命令に基づいて加算または減算のいずれかの演算を行い、その演算結果はセレクタ306を介してレジスタ307に書き込まれ、外部に出力されると共に、加・減算器305の入力端子Yに入力される。
このように入力データが入力セレクタ300より入力される毎に上述した一連の動作により、演算処理が行われ、ダウンサンプリングを含む、各種の処理が実行される。
このように入力データが入力セレクタ300より入力される毎に上述した一連の動作により、演算処理が行われ、ダウンサンプリングを含む、各種の処理が実行される。
上記構成のDPSでは、アキュムレータレジスタ(レジスタ307)が1つしかないので、複数の処理を時分割で処理する時にはダウンサンプリング処理の1fs分の処理が終るたびにアキュムレータレジスタ内のデータをWork RAM等に待避させたり、処理の再開時にはアキュムレータに戻す必要があるという問題が有る.
特開平9−81542号公報
上述したように、周期的にサンプリングされたデータを処理する際に、処理負荷の高い処理を単位周期で、一度に処理する方法では、分散処理等の複雑な処理をしなくてもよいというメリットがあるが、単位周期(fs)毎に上記高負荷の処理を行うための処理ステップ数を確保しなければならないので、他の処理に割り当てることができる処理ステップ数が減少するという問題が有る。
また、出力タイミングに応じて処理ステップ数を各単位周期毎に分散させる方法では、アキュムレータ内に保持された演算の途中結果を別の処理と切り替えるたびにメモリ等に退避させなければならず、待避させるための処理ステップ数や、ハードウェアに専用パスを用意しなければならない、という問題が有る。
本発明は、このような事情に鑑みてなされたものであり、周期的にサンプリングされたデータを処理する際に、処理負荷の高い処理を単位周期で平坦化することができ、かつアキュムレータ内のデータ待避が不要となる信号処理方法及び信号処理装置を提供することを目的とする。
上記目的を達成するために請求項1に記載の発明は、周期的にサンプリングされたディジタルデータを処理する信号処理方法において、複数の処理ステップを有する処理負荷の大きい処理を出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ上記処理負荷の高い処理専用のアキュムレータレジスタにより演算の途中結果を保持することを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の信号処理方法において、前記単位周期毎に定期的に処理が行われている他の処理以外の不定期に行われる処理の割り込みに応じて、前記単位周期毎に分散して割り当てられた前記処理負荷の大きい処理の処理ステップ数を、単位周期内で可変させることを特徴とする。
また、請求項3に記載の発明は、請求項1または2のいずれかに記載の信号処理方法において、前記複数の処理ステップを有する処理は、所定数の単位周期内に実行される必要が有り、前記所定数の各単位周期内で最小限、実行される処理ステップ数を決定することを特徴とする。
また、請求項4に記載の発明は、請求項3に記載の信号処理方法において、前記所定数の単位周期における最終の単位周期の期間においては、他の割り込みが生じても、前記処理負荷の大きい処理を優先させることを特徴とする。
また、請求項5に記載の発明は、入力されたディジタルデータを一時的に記憶する入力データ記憶手段と、各種処理に必要な係数データを記憶する係数データ記憶手段と、前記入力データ記憶手段及び係数データ記憶手段から、それぞれ読み出された入力データ及び係数データに基づいて演算処理する演算手段と、前記演算手段の演算結果を保持する第1のアキュムレータレジスタと、演算処理のための各種命令及び、データの書き込み及び読み出しのためのアドレスデータ及び制御信号を生成し、出力する制御手段とを有し、周期的にサンプリングされたディジタルデータを処理する信号処理装置において、複数の処理ステップを有する処理負荷の高い処理専用の第2のアキュムレータレジスタを別設し、前記制御手段は、前記複数の処理ステップを有する処理負荷の大きい処理に対して出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ前記第2のアキュムレータレジスタにより前記処理負荷の大きい処理に関する演算の途中結果を保持するように制御することを特徴とする。
また、請求項6に記載の発明は、請求項5に記載の信号処理装置において、前記制御手段は、前記単位周期毎に定期的に処理が行われている他の処理以外の不定期に行われる処理の割り込みに応じて、前記単位周期毎に分散して割り当てられた前記処理負荷の大きい処理の処理ステップ数を、単位周期内で可変させることを特徴とする。
また、請求項7に記載の発明は、請求項5または6のいずれかに記載の信号処理装置において、前記制御手段は、前記複数の処理ステップを有する処理は、所定数の単位周期内に実行される必要が有り、前記所定数の各単位周期内で最小限、実行される処理ステップ数を決定することを特徴とする。
また、請求項8に記載の発明は、請求項7に記載の信号処理装置において、前記制御手段は、前記所定数の単位周期における最終の単位周期の期間においては、他の割り込みが生じても、前記処理負荷の大きい処理を優先させることを特徴とする。
以上説明したように、本発明によれば、周期的にサンプリングされたディジタルデータを処理する信号処理方法、または信号処理装置において、複数の処理ステップを有する処理負荷の大きい処理を出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ上記処理負荷の高い処理専用のアキュムレータレジスタにより演算の途中結果を保持するようにしたので、処理負荷の高い処理に割り当てられた複数の処理ステップを複数の単位周期に分散させることにより上記処理負荷の高い処理、例えばダウンサンプリング処理の処理負荷を平坦化でき、単位周期毎に処理が必要な処理を追加することができ、信号処理装置の効率的な使用が可能となる。
さらに、本発明によれば、処理負荷の高い処理専用のアキュムレータレジスタを設けることにより、データ待避が不要となる。また、演算の途中結果を特に何の操作もなく保持できるので、メモリ待避等に必要な処理ステップ数が不要となる。
以下、本発明の実施形態を、図面を参照して詳細に説明する。図1に本発明が適用される携帯電話装置の構成を示す。同図において、本発明が適用される携帯電話装置は、信号処理部1と、アンテナ2と、無線送受信部3と、ベースバンドLSI4と、ディスプレイ5と、アプリケーションプロセッサ6と、スピーカ20と、マイクロフォン21と、FM音声入力部22と、CD/MD信号入力部23と、TV音声入力部24とを有している。
信号処理部1はDSP10と、D/A変換器11と、A/D変換器12とを有している。DSP10は、周期的にサンプリングされた音声等のディジタルデータを信号処理する機能を有している。
また、D/A変換器11はDSP10で信号処理されたディジタル信号をアナログ信号に変換してスピーカ20に出力する。
A/D変換器12は、マイクロフォン21、FM音声入力部22、CD/MD信号入力部23、TV音声入力部24のいずれかのアナログ信号をディジタル信号に変換し、DSP10に入力する機能を有している。
また、D/A変換器11はDSP10で信号処理されたディジタル信号をアナログ信号に変換してスピーカ20に出力する。
A/D変換器12は、マイクロフォン21、FM音声入力部22、CD/MD信号入力部23、TV音声入力部24のいずれかのアナログ信号をディジタル信号に変換し、DSP10に入力する機能を有している。
無線送受信部3は、アンテナを介して電話通信、データ通信のための無線信号の送受信、テレビ画像、テレビ音声の受信、FM音声の受信等を行う機能を有している。
ベースバンドLSI4は、無線送受信部3から出力された高周波信号をベースバンド信号に復調処理を行う機能を有している。
アプリケーションプロセッサ6は、DSP10で信号処理された信号を取り込み、3D(音源定位)、エフェクト処理、ディレイ処理等の音響効果を付加するための処理を行い、処理したデータをDSP10に受け渡す機能を有している。
ベースバンドLSI4は、無線送受信部3から出力された高周波信号をベースバンド信号に復調処理を行う機能を有している。
アプリケーションプロセッサ6は、DSP10で信号処理された信号を取り込み、3D(音源定位)、エフェクト処理、ディレイ処理等の音響効果を付加するための処理を行い、処理したデータをDSP10に受け渡す機能を有している。
DSP10の具体的構成を図2に示す。同図において、DSP10の構成例を図4に示す。同図において、DSP10は、入力セレクタ100と、Work RAM101と、プログラムRAM102と、乗算器103と、係数RAM104と、加・減算器105と、レジスタ(0)106、レジスタ(1)107と、セレクタ108と、を有している。
Work RAM101は、入力されたディジタルデータを一時的に記憶する機能を有している。係数RAM104は、各種処理に必要な係数データを記憶する機能を有している。乗算器103は、Work RAM101から読み出された入力データと、係数RAM104から読み出された係数データとを乗算する機能を有している。
また、加・減算器105は、乗算器103の出力と、レジスタ(0)106またはレジスタ(1)107の出力とを加算または減算する機能を有している。
また、加・減算器105は、乗算器103の出力と、レジスタ(0)106またはレジスタ(1)107の出力とを加算または減算する機能を有している。
レジスタ(0)106は、本実施形態では、処理負荷の高い処理であるダウンサンプリング処理専用の演算の途中結果を保持するアキュムレータレジスタであり、レジスタ(1)107はその他の処理、例えば、各単位周期(fs)毎に定期的に処理すべき処理、あるいは不定期に割り込みにより生じる処理等の演算の途中結果を保持するアキュムレータレジスタである。
プログラムRAM102は、演算処理のための各種命令及び、データの書き込み及び読み出しのためのアドレスデータ及び制御信号を生成し、出力する。
プログラムRAM102は、演算処理のための各種命令及び、データの書き込み及び読み出しのためのアドレスデータ及び制御信号を生成し、出力する。
プログラムRAM102は、前記複数の処理ステップを有する処理負荷の大きい処理を出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ前記第2のアキュムレータレジスタにより前記処理負荷の大きい処理に関する演算の途中結果を保持するように制御する。
Work RAM101は本発明の入力データ記憶手段に、プログラムRAM102は本発明の制御手段に、係数RAM104は本発明の係数データ記憶手段に、乗算器103及び加・減算器105は本発明の演算手段に、レジスタ(1)107は第1のアキュムレータレジスタに、レジスタ(0)106は第2のアキュムレータレジスタに、プログラムRAM102は本発明の制御手段に、それぞれ相当する。
上記構成において、プログラムRAM102から出力される命令により音声等のディジタル化されたデータが入力セレクタ100を介して取り込まれ、Work RAM101における所定のアドレスのエリアに書き込まれる。
このデータはWork RAM101から読み出され、乗算器103に出力される。
このデータはWork RAM101から読み出され、乗算器103に出力される。
一方、係数RAM104から処理に使用する係数が読み出され、乗算器103に出力される。乗算器103では、Work RAM101から読み出されたデータと係数RAM104から読み出された係数とを乗算し、加・減算器105の一方の入力端Xに出力する。最初は加・減算演算の対象がないので、乗算器103の演算結果、すなわち加・減算器105の出力が処理対象に応じて、すなわち処理負荷の高い処理か、それ以外の処理かによりレジスタ106またはレジスタ107に書き込まれる。レジスタ106またはレジスタ107の出力は、外部に出力されると共に、加・減算器105の他方の入力端Yに入力される。
次いで、次の入力データが入力セレクタ100を介してWork RAM101に書き込まれ、所定のタイミングでこの入力データはWork RAM101より読み出され、乗算器103に入力される。
また、係数RAM104からは処理に使用する係数データが読み出され、乗算器103に入力される。この係数データとWork RAM101から読み出された上記入力データとが乗算され、その出力は、加・減算器105の一方の入力端Xに入力される。
また、係数RAM104からは処理に使用する係数データが読み出され、乗算器103に入力される。この係数データとWork RAM101から読み出された上記入力データとが乗算され、その出力は、加・減算器105の一方の入力端Xに入力される。
加・減算器105では、レジスタ106またはレジスタ107から入力されたデータと、乗算器103から直接入力された演算結果とがプログラムRAM102から出力される命令に基づいて加算または減算のいずれかの演算を行い、その演算結果はレジスタ106またはレジスタ107に書き込まれ、セレクタ108を介して外部に出力されると共に、加・減算器105の入力端子Yに入力される。
このように入力データが入力セレクタ100より入力される毎に上述した一連の動作により、演算処理が行われ、ダウンサンプリングを含む、各種の処理が実行される。
このように入力データが入力セレクタ100より入力される毎に上述した一連の動作により、演算処理が行われ、ダウンサンプリングを含む、各種の処理が実行される。
DSP10で具体的に実行される処理の状態を、図3を参照して説明する。一例として、処理負荷の高い処理は、ダウンサンプリング処理であり、サンプリング周波数が48kHzから8kHzにダウンサンプリングするのに200処理ステップ分を必要であるとする。
また、DSP10の単位周期(fs)、すなわち1fsあたりの処理量を250処理ステップとする。
図3において、処理A,Bは、毎fs同一内容の処理を行うものであり、例えば、エフェクト処理である。処理C,D,Eは割り込みにより不定期に発生し、実行するものである。
また、DSP10の単位周期(fs)、すなわち1fsあたりの処理量を250処理ステップとする。
図3において、処理A,Bは、毎fs同一内容の処理を行うものであり、例えば、エフェクト処理である。処理C,D,Eは割り込みにより不定期に発生し、実行するものである。
本実施形態では、ダウンサンプリング処理は、サンプリング周波数が48kHzから8kHzにダウンサンプリングすることになるので、6fsに均等に分散して処理する場合、200ステップを約33ステップ単位で実行する。
正確に毎fsでダウンサンプリング処理の処理ステップ数が1/6である必要はない。図3に示したように、200ステップを35ステップ×5回と、25ステップ×1回となるように6fsの期間でfs毎に分散させてもよい。
本実施形態によれば、処理負荷の高いダウンサンプリング処理を、複数fsに分散することで該ダウンサンプリング処理の処理負荷を平坦化でき、単位周期毎に処理が必要な処理を追加することができ、信号処理装置の効率的な使用が可能となる。
正確に毎fsでダウンサンプリング処理の処理ステップ数が1/6である必要はない。図3に示したように、200ステップを35ステップ×5回と、25ステップ×1回となるように6fsの期間でfs毎に分散させてもよい。
本実施形態によれば、処理負荷の高いダウンサンプリング処理を、複数fsに分散することで該ダウンサンプリング処理の処理負荷を平坦化でき、単位周期毎に処理が必要な処理を追加することができ、信号処理装置の効率的な使用が可能となる。
本実施形態では、処理負荷の高いダウンサンプリング処理専用のレジスタ(アキュムレータレジスタ)106を設けている。これにより、従来のようにアキュムレータレジスタが1つしかない場合には、複数の処理を時分割で処理する時には、ダウンサンプリング処理の1fs分の処理が終るたびにアキュムレータレジスタ内のデータをWork RAM等に待避させたり、処理の再開時にはアキュムレータレジスタに戻す必要があるが、処理負荷の高い処理専用のアキュムレータレジスタを設けたので、データ待避が不要となる。また、演算の途中結果を特に何の操作もなく保持できるので、メモリ待避等に必要な処理ステップ数が不要となる。
また、ダウンサンプリングの分散処理を、上述したように各fsで固定的に決定するのではなく、fs毎に定期的に行われている処理(図3における処理A,B)以外の不定期な処理(図3における処理C,D,E)の割り込みに応じて、1fsの期間中に処理する処理ステップ数を可変させることを可能にする。例えば、多くの処理ステップ数の必要な処理が割り込み、かつ1fsの期間中にその処理を終えてしまわなければならない場合には、ダウンサンプリング処理の当該fsでの処理ステップ数を35ステップよりも減らしたり、当該fsでの処理を見送り、未処理分は、次のfs以降の期間で挽回するように処理ステップ数を各fsで可変にしてもよい。
ただし、ダウンサンプリング処理は、上記例では必ず6fsの期間内で行わなければならないので、1fs毎に最小限実行される処理ステップ数を確保したり、最終の6fs目では、他の割り込みが生じても、ダウンサンプリング処理を優先させるようにしてもよい。
また、図3の例では、各fsの期間に空きステップが存在するが、空きステップを無駄にしないように空きステップが存在する限り、ダウンサンプリング処理を先行して実行するようにしてもよい。
なお、本実施形態では、処理負荷が高い処理としてダウンサンプリング処理を例に挙げているが、ダウンサンプリング処理に限定されない。
また、図3の例では、各fsの期間に空きステップが存在するが、空きステップを無駄にしないように空きステップが存在する限り、ダウンサンプリング処理を先行して実行するようにしてもよい。
なお、本実施形態では、処理負荷が高い処理としてダウンサンプリング処理を例に挙げているが、ダウンサンプリング処理に限定されない。
1…信号処理部、2…アンテナ、3…無線送受信部、4…ベースバンドLSI、5…ディスプレイ、6…アプリケーションプロセッサ、10…DSP、11…D/A変換器、12…A/D変換器、20…スピーカ、21…マイクロフォン(
MIC)、22…FM音声入力部、23…CD/MD信号入力部、24…TV音声入力部
MIC)、22…FM音声入力部、23…CD/MD信号入力部、24…TV音声入力部
Claims (8)
- 周期的にサンプリングされたディジタルデータを処理する信号処理方法において、
複数の処理ステップを有する処理負荷の大きい処理を出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ上記処理負荷の高い処理専用のアキュムレータレジスタにより演算の途中結果を保持することを特徴とする信号処理方法。 - 前記単位周期毎に定期的に処理が行われている他の処理以外の不定期に行われる処理の割り込みに応じて、前記単位周期毎に分散して割り当てられた前記処理負荷の大きい処理の処理ステップ数を、単位周期内で可変させることを特徴とする請求項1に記載の信号処理方法。
- 前記複数の処理ステップを有する処理は、所定数の単位周期内に実行される必要が有り、前記所定数の各単位周期内で最小限、実行される処理ステップ数を決定することを特徴とする請求項1または2のいずれかに記載の信号処理方法。
- 前記所定数の単位周期における最終の単位周期の期間においては、他の割り込みが生じても、前記処理負荷の大きい処理を優先させることを特徴とする請求項3に記載の信号処理方法。
- 入力されたディジタルデータを一時的に記憶する入力データ記憶手段と、
各種処理に必要な係数データを記憶する係数データ記憶手段と、
前記入力データ記憶手段及び係数データ記憶手段から、それぞれ読み出された入力データ及び係数データに基づいて演算処理する演算手段と、
前記演算手段の演算結果を保持する第1のアキュムレータレジスタと、
演算処理のための各種命令及び、データの書き込み及び読み出しのためのアドレスデータ及び制御信号を生成し、出力する制御手段とを有し、周期的にサンプリングされたディジタルデータを処理する信号処理装置において、
複数の処理ステップを有する処理負荷の高い処理専用の第2のアキュムレータレジスタを別設し、
前記制御手段は、前記複数の処理ステップを有する処理負荷の大きい処理に対して出力タイミングに応じて単位周期毎に前記複数の処理ステップ数を分散して割り当て、かつ前記第2のアキュムレータレジスタにより前記処理負荷の大きい処理に関する演算の途中結果を保持するように制御することを特徴とする信号処理装置。 - 前記制御手段は、前記単位周期毎に定期的に処理が行われている他の処理以外の不定期に行われる処理の割り込みに応じて、前記単位周期毎に分散して割り当てられた前記処理負荷の大きい処理の処理ステップ数を、単位周期内で可変させることを特徴とする請求項5に記載の信号処理装置。
- 前記制御手段は、前記複数の処理ステップを有する処理は、所定数の単位周期内に実行される必要が有り、前記所定数の各単位周期内で最小限、実行される処理ステップ数を決定することを特徴とする請求項5または6のいずれかに記載の信号処理装置。
- 前記制御手段は、前記所定数の単位周期における最終の単位周期の期間においては、他の割り込みが生じても、前記処理負荷の大きい処理を優先させることを特徴とする請求項7に記載の信号処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006077007A JP4696989B2 (ja) | 2006-03-20 | 2006-03-20 | 信号処理方法及び信号処理装置 |
US11/687,207 US7492289B2 (en) | 2006-03-20 | 2007-03-16 | Signal processing method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006077007A JP4696989B2 (ja) | 2006-03-20 | 2006-03-20 | 信号処理方法及び信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257033A JP2007257033A (ja) | 2007-10-04 |
JP4696989B2 true JP4696989B2 (ja) | 2011-06-08 |
Family
ID=38517217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006077007A Expired - Fee Related JP4696989B2 (ja) | 2006-03-20 | 2006-03-20 | 信号処理方法及び信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7492289B2 (ja) |
JP (1) | JP4696989B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6388516B2 (ja) * | 2014-10-01 | 2018-09-12 | 株式会社小野測器 | 噴射量計測装置及び方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013519A (ja) * | 2002-06-06 | 2004-01-15 | Oki Electric Ind Co Ltd | 演算方法および演算回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60229142A (ja) * | 1984-04-25 | 1985-11-14 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
JPS61183737A (ja) * | 1985-02-08 | 1986-08-16 | Sharp Corp | 信号処理回路 |
JPS63318670A (ja) * | 1987-06-23 | 1988-12-27 | Oki Electric Ind Co Ltd | ディジタル信号処理用プロセッサ |
US5315699A (en) * | 1991-03-20 | 1994-05-24 | Research Development Corporation Of Japan | Filtering operation method for very high-speed image processing system |
JPH07160498A (ja) * | 1993-12-13 | 1995-06-23 | Nippondenso Co Ltd | マイクロプロセッサ |
JPH0981542A (ja) | 1995-09-14 | 1997-03-28 | Fujitsu Ltd | 信号処理方式 |
US5923273A (en) * | 1996-11-18 | 1999-07-13 | Crystal Semiconductor Corporation | Reduced power FIR filter |
US6260053B1 (en) * | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
US6470365B1 (en) * | 1999-08-23 | 2002-10-22 | Motorola, Inc. | Method and architecture for complex datapath decimation and channel filtering |
US7039627B1 (en) * | 2000-12-22 | 2006-05-02 | Nortel Networks Limited | Method and apparatus for performing a radix search by selecting one of a valid table and a transition table |
US6693576B2 (en) * | 2002-05-23 | 2004-02-17 | Tektronix, Inc. | Methods and apparatus providing multiple concurrent acquisition modes in a digitizing measurement instrument |
-
2006
- 2006-03-20 JP JP2006077007A patent/JP4696989B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-16 US US11/687,207 patent/US7492289B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013519A (ja) * | 2002-06-06 | 2004-01-15 | Oki Electric Ind Co Ltd | 演算方法および演算回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007257033A (ja) | 2007-10-04 |
US7492289B2 (en) | 2009-02-17 |
US20070216550A1 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210185441A1 (en) | Digital signal routing circuit | |
CN111951819B (zh) | 回声消除方法、装置及存储介质 | |
US7773743B2 (en) | Integration of a microphone array with acoustic echo cancellation and residual echo suppression | |
US20070263849A1 (en) | Integration of a microphone array with acoustic echo cancellation and center clipping | |
US11438694B2 (en) | Digital signal routing circuit | |
CN111355548B (zh) | 集成电路及电子设备 | |
US5091951A (en) | Audio signal data processing system | |
JP4696989B2 (ja) | 信号処理方法及び信号処理装置 | |
US5065433A (en) | Audio signal data processing system | |
JP2007116585A (ja) | ノイズキャンセル装置およびノイズキャンセル方法 | |
CN109584898B (zh) | 一种语音信号的处理方法、装置、存储介质及电子设备 | |
CN111613235A (zh) | 一种回声消除方法及装置 | |
JPH03266896A (ja) | Ramアドレス生成回路 | |
US7590460B2 (en) | Audio signal processor | |
JP4499240B2 (ja) | 信号処理フィルタシステム | |
KR0147758B1 (ko) | Mpeg-2 오디오 복호화기의 합성 필터 | |
EP4138406B1 (en) | Noise cancellation method for audio signal, audio signal processing apparatus, and electronic device | |
Kerber et al. | On the impact of next generation of automotive radio tuners on Active Noise Cancellation and Engine Sound Enhancement system capabilities | |
JP4400373B2 (ja) | データ処理回路 | |
GB2491264A (en) | Digital mixing of audio data samples with a data clock whose frequency is based upon the number of paths defined through the mixer | |
JP2003124850A (ja) | エコーキャンセラ装置及びマイクロコンピュータ | |
JP5003070B2 (ja) | デジタル信号処理装置 | |
CN117389506A (zh) | 音频数据处理方法、装置、***、电子设备及存储介质 | |
CN115547355A (zh) | 信号处理方法、装置及*** | |
JPH08328562A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4696989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |