JP4695360B2 - 電子素子の製造方法 - Google Patents
電子素子の製造方法 Download PDFInfo
- Publication number
- JP4695360B2 JP4695360B2 JP2004229274A JP2004229274A JP4695360B2 JP 4695360 B2 JP4695360 B2 JP 4695360B2 JP 2004229274 A JP2004229274 A JP 2004229274A JP 2004229274 A JP2004229274 A JP 2004229274A JP 4695360 B2 JP4695360 B2 JP 4695360B2
- Authority
- JP
- Japan
- Prior art keywords
- stencil
- substrate
- manufacturing
- electronic device
- coating liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Thin Film Transistor (AREA)
Description
(1) 薄膜層を有する基板上にフォトレジスト層を塗布する(レジスト塗布)。
(2) 加熱により溶剤を除去する(プリベーク)。
(3) パターンデータに従ってレーザ或いは電子線を用いて描画されたハードマスクを
通して紫外光を照射する(露光)。
(4) アルカリ溶液で露光部のレジストを除去する(現像)。
(5) 加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)。
(6) エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する(エッチング)。
(7) アルカリ溶液又は酸素ラジカルでレジストを除去する(レジスト剥離)。
(1)ポリイミドプリカーサーを塗布し焼成する(ポリイミド膜形成)
(2)フォトレジスト層を塗布する(レジスト塗布)
(3)加熱により溶剤を除去する(プリベーク)
(4)マスクを通して紫外光を照射する(露光)
(5)アルカリ溶液で露光部のレジストを除去する(現像)
(6)加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)
(7)酸素プラズマによりレジストのない部分のポリイミド膜を除去する(エッチング)
(8)溶剤でレジストを除去する(レジスト剥離)
を必要とするためインクジェット法の利点を損なっている。
本実施の形態は、例えば、トランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、EL、液晶、FED等の表示素子のような微細パターニングによる薄膜構成を含む電子素子の製造方法に関するものである。
ここで、γSは固体10の表面張力、γSLは固体10と液体(液滴11)の界面張力、γLは液体(液滴11)の表面張力である。
る。
している半導体層との界面特性を良好なものとすることができる。半導体層が有機半導体
からなる場合、その効果がより顕著である。界面特性が良好であるとは、
(1)半導体が結晶質である場合には結晶粒が大きくなり、移動度が増大する、
(2)半導体が非晶質(高分子)である場合には、界面準位密度が減少し、移動度が増大する、
(3)半導体が高分子であり、長鎖アルキル基等の側鎖を有する場合には、その配向が規制されることによりπ共役主鎖の分子軸を概ね一方向に配列させることができ、移動度が増大する、
等の現象が出現することを指す。
A;孔版の穴
B;孔版同士の界面
C;孔版と基板との界面
の3つの部位が考えられる。この時、Cに塗工液が流入するとドットゲインが発生し高精細なパターニングができなくなる一方、Aに塗工液が流入しないとパターニングそのものが不可能となる。よって、これらのA,B,Cのサイズの大小関係は、AorB>Cとなっている必要がある。好ましくは、A>B>Cの関係が成立していることが望ましい。
[その1]
本実施の形態の製造方法を実施する上で、孔版を基板上に密着固定させることが必要であるが、そのための方法の一例として、孔版を磁力で吸着される材料製とし、基板密着手段として永久磁石又は電磁石を用いることにより、孔版を基板に密着させる方法を挙げることができる。この方法によれば、孔版全面を確実かつ簡単に基板上に密着固定させることが可能となる。電磁石の場合、磁力をOFFにして孔版と基板とを位置合わせさせた後、磁力をONにして孔版と基板とを密着させることが可能となるため、ハンドリング面で好適である。一方、永久磁石の場合、小型で強力な希土類磁石等を使用可能であるため、孔版と基板とをより確実に密着させることが可能となる。
本実施の形態の製造方法を実施する上で、孔版を基板上に密着固定させる方法の他例として、孔版を静電気で吸着される帯電性部材製とし、基板密着手段として静電気を用いることにより、孔版を基板に密着させる方法を挙げることができる。この方法によっても、孔版全面を確実かつ簡単に基板上に密着固定させることが可能となる。
前述した孔版に関しては、塗工液と孔版との静的接触角が基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように、当該孔版に対して表面処理を行うことが好ましい。このような表面処理を行なっておけば、基板と孔版との界面に塗工液が流入することを防ぐことができ、高精細なパターニングが実現可能となる。
(2)CH2=CROCORf,
(3)CH2=CRC(O)Rf,
(4)CH2=CRORf,
(5)CH2=CRCONHRf,
(6)CH2=C(CH2R)COORf,
(7)CH2=CR(CH2)nRf
本実施の形態においては、表面性変化層(基板)表面に対して孔版を密着させたまま対象となる電子構成材料の少なくとも一つの塗工液を付与してパターニングを行うわけであるが、この塗工液の塗布方式としては、各種方式を適用できる。
塗工液の塗布方式として、スプレー塗工法を用いれば、少量の塗工液で高精細のパターニングが短時間で可能となる。
塗工液の塗布方式として、インクジェット塗工法を用いれば、他の塗工手段と比較して最も少量の塗工液で高精細なパターニングが可能となる。インクジェット塗工法の場合、他の方法と比較してパターニングに時間がかかる欠点はあるが、塗工時において、孔版と基板とに対し応力を加えることが殆どないため、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる上に、薄膜を形成しようとする部位近傍のみに塗工液を供給することが可能となるため、非常に少量の塗工液でパターニングが可能となる。
塗工液の塗布方式として、ディッピング塗工法を用いれば、塗工時において、孔版と基板とに対し応力を加えることが殆どないため、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる上に、スプレー塗工法やインクジェット塗工法のように塗工液を基板間に飛翔させることなく塗工を行うため、塗工液の溶媒としてアセトン、THF、ジクロロメタン等の揮発性溶媒も適用可能となり、溶媒の選択性が広がる。
塗工液の塗布方式として、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いて行うようにしてもよい。これらの方式は、塗工液を基板間に飛翔させることなく塗工を行うため、塗工液の溶媒として揮発性溶媒も適用可能となり、溶媒の選択性が広がり、また、高精細なパターニングが短時間で完了可能となる。
本実施の形態では、塗工液の塗布に先立ち孔版を利用するわけであり、最終的にはこの孔版を基板から取り外す必要があるが、そのプロセスとしては、塗工液を塗布した後、所定の方法(例えば、加熱、室温放置等、溶媒を蒸発させる上昇手段)で当該塗工液の粘度を上昇させてから孔版を基板から取り外すことが望ましい。これによれば、孔版取り外し後に塗工液が基板表面を流れることなく、所定の部位にパターニングを行うことが可能となる。
基板1上に表面性変化層2を形成するためのエネルギー付与方式としては、前述したように種々の方式を採り得るが、本実施の形態の場合、特に、紫外線照射法やプラズマ照射法が好適である。紫外線照射法によれば、表面性変化層を高精細に加工可能である。この紫外線の照射方法としては、フォトマスクを用いて全面露光を行う方法や、レーザ光をスキャンする方法等が用いられる。また、プラズマ照射法によれば、表面性変化層に大きなエネルギーを付与することが可能となり、濡れ性だけでなく表面形状の変化も短時間で容易に行うことが可能となるため、成膜部の塗工液付着性を大きく向上させることが可能となる。
A.電子素子
本実施の形態の製造方法は、前述したようなトランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、EL、液晶、FED等の表示素子のような微細パターニングによる薄膜構成を含む各種の電子素子に適用できるわけであるが、その一例として、図9に示すようなMOS型FET構造のトランジスタ21を挙げることができる。このトランジスタ21はゲート電極22上にゲート絶縁膜23を介してソース電極24とドレイン電極25とをチャネル部26部分の間隔をあけて形成し、かつ、このチャネル部26部分を含むソース電極24及びドレイン電極15上に半導体層27を形成したものである。
上述の製造方法により製造された電子素子、例えば、MOS型FET構造のトランジスタ21を備える液晶表示装置(表示装置)の構成例を図10に示す。この液晶表示装置31は、各画素毎にコンデンサ32とともに設けられた液晶セル33をスイッチングするためのMOS型FET構造のトランジスタ21を、走査線と諧調信号線との交点毎(画素毎)に接続配置し、液晶セル33を個別にオン・オフさせることで所望の画像を表示させるものである。
上述の製造方法により製造された電子素子、例えば、各々正孔輸送材を用いたトランジスタp-chと電子輸送材を用いたトランジスタn-chとを備えるインバータ回路(演算装置)41の構成例を図11に示す。
図1のプロセスを用い、以下の条件にて、印刷を行い塗工後の塗膜の表面形状を評価した。
(2) 紫外線:波長250nm、出力:9J/cm2
(3) 濡れ性変化層2:焼成後に、化1、化2の構造式となる材料の前駆体を塗布し成膜後、加熱。
(5) 塗工液4溶媒、濃度:水、4wt%
(6) 塗工液4の塗布手段:キスコータ
Y方向に孔版3と基板1とをスキャンし、塗布直後、孔版3を基板1から引き剥がし加熱乾燥した。
(8) 評価方法:アルバック社製、触針式表面形状測定器DEKTAK3
得られた薄膜の表面粗さ、X方向、Y方向の長さを8箇所測定し、その平均を算出した。
以上の結果を表1に示す。
実施例1の(1)の孔版3を2枚積層し、(4)の塗工液4の材料を化3
実施例2の(1)の2枚の孔版3間に直径20μmの球状のギャップ材を散布し、パターンを位置合せした以外は実施例2と同様に実験を行った。結果を表1に示す。
実施例3の印刷プロセスにおいて、塗工液4の塗布後、30秒室温にて放置した後、孔版3を基板1から引き剥がし、加熱乾燥した以外は実施例3と同様に実験を行った。結果を表1に示す。
実施例4の孔版3の断面形状を図13に示す寸法関係のテーパ形状とし、テーパの広い方を基板1側に密着させた以外は実施例4と同様に実験を行った。結果を表1に示す。
実施例4の孔版3の表面にフッ素系材料(旭硝子社製、アサヒガードAG7000)をコーティングした以外は実施例4と同様に実験を行った。結果を表1に示す。なお、この時の孔版3の表面と塗工液4との静的接触角は43度であった。
実施例6の塗工液塗布手段として、スプレーコータとした以外は実施例5と同様に実験を行った。結果を表1に示す。
実施例2の(1)を1枚だけ用いて印刷を行った以外は実施例2と同様に実験を行った。結果を表1に示す。表1中、*印は塗膜が隣接する成膜部同士でつながってしまったため、測定不可であることを示す。
2 表面性変化層
3,3A,3B 孔版
4 塗工液
6 永久磁石、基板密着手段
21 電子素子
31 表示装置
41 演算装置
Claims (22)
- 基板上にエネルギー付与により臨界表面張力、若しくは、臨界表面張力及び表面形状が変化する絶縁材料からなる表面性変化層を形成し、この表面性変化層上に電子素子を微細パターニングする電子素子の製造方法であって、
電子素子構成材料の形成に先立ち、所望のパターン形状の孔版を前記基板に形成された前記表面性変化層上に密着させる工程と、
前記孔版が密着された前記表面性変化層に対するエネルギー付与により当該表面性変化層の濡れ性を変化させる工程と、
濡れ性を変化させた前記表面性変化層に対して前記孔版を密着させたまま前記電子素子構成材料の少なくとも一つの塗工液を前記基板上に付与してパターニングを行う工程と、
を備える電子素子の製造方法。 - 前記表面性変化層は、側鎖に疎水性基を有する高分子材料からなる、請求項1記載の電子素子の製造方法。
- 前記孔版として、略同一パターンを有する複数枚の孔版を前記基板に形成された前記表面性変化層上に密着させて積層させる、請求項1又は2記載の電子素子の製造方法。
- 前記表面性変化層と前記孔版との界面距離よりも前記孔版同士の界面距離を大きくした、請求項3記載の電子素子の製造方法。
- 前記孔版の前記表面性変化層に接触する面の表面粗さに対して、前記孔版同士が接触する面の表面粗さを大きくした、請求項4記載の電子素子の製造方法。
- 前記孔版同士が接触する界面にギャップ材を介在させた、請求項4記載の電子素子の製造方法。
- 前記孔版は、磁力で吸着される材料からなり、
基板密着手段として磁石又は電磁石を用いて前記孔版を前記基板上に密着させる、請求項1ないし6の何れか一記載の電子素子の製造方法。 - 前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して磁力で吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む、請求項7記載の電子素子の製造方法。
- 前記孔版に対する前記基板密着手段の磁気的吸引力よりも前記メッシュ版に対する前記基板密着手段の磁気的吸引力の方が大きい、請求項8記載の電子素子の製造方法。
- 前記孔版は、静電気で吸着される材料からなり、
基板密着手段として静電気を用いて前記孔版を前記基板上に密着させる、請求項1ないし6の何れか一記載の電子素子の製造方法。 - 前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して静電気吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む、請求項10記載の電子素子の製造方法。
- 前記孔版に対する前記基板密着手段の静電気吸着力よりも前記メッシュ版に対する前記基板密着手段の静電気吸着力の方が大きい、請求項11記載の電子素子の製造方法。
- 前記孔版表面に、塗工液と前記孔版との静的接触角が、基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように表面処理を行う工程を含む、請求項1ないし12の何れか一記載の電子素子製造方法。
- 前記表面処理に、フッ素若しくはシリコーン化合物を用いる、請求項13記載の電子素子の製造方法。
- 塗工液の付与をスプレー塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
- 塗工液の付与をインクジェット塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
- 塗工液の付与をディッビング塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
- 塗工液の付与を、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いて行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
- 塗工液を塗布した後、所定の方法で当該塗工液の粘度を上昇させてから前記孔版を前記基板から取り外す工程を含む、請求項1ないし18の何れか一記載の電子素子の製造方法。
- 前記基板と直接接触している前記孔版の穴の断面形状は、前記基板側が拡開するテーパ形状とされている、請求項19記載の電子素子の製造方法。
- 前記表面性変化層の濡れ性を変化させるためのエネルギー付与を紫外線照射により行なう、請求項1ないし20の何れか一記載の電子素子の製造方法。
- 前記表面性変化層の濡れ性を変化させるためのエネルギー付与をプラズマ照射により行なう、請求項1ないし20の何れか一記載の電子素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004229274A JP4695360B2 (ja) | 2004-08-05 | 2004-08-05 | 電子素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004229274A JP4695360B2 (ja) | 2004-08-05 | 2004-08-05 | 電子素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049617A JP2006049617A (ja) | 2006-02-16 |
JP4695360B2 true JP4695360B2 (ja) | 2011-06-08 |
Family
ID=36027823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004229274A Expired - Fee Related JP4695360B2 (ja) | 2004-08-05 | 2004-08-05 | 電子素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4695360B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811252B2 (en) | 2018-02-22 | 2020-10-20 | Toshiba Memory Corporation | Pattern-forming method |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7838195B2 (en) * | 2006-06-08 | 2010-11-23 | E. I. Du Pont De Nemours And Company | Planar test substrate for non-contact printing |
JP5145666B2 (ja) * | 2006-07-31 | 2013-02-20 | 株式会社リコー | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 |
JP2008073911A (ja) * | 2006-09-20 | 2008-04-03 | Konica Minolta Holdings Inc | スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法 |
US8309376B2 (en) | 2007-10-26 | 2012-11-13 | E I Du Pont De Nemours And Company | Process and materials for making contained layers and devices made with same |
KR100946374B1 (ko) * | 2008-04-29 | 2010-03-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR100999506B1 (ko) * | 2008-09-09 | 2010-12-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
KR100997185B1 (ko) * | 2008-09-17 | 2010-11-29 | 삼성전기주식회사 | 인쇄회로기판 수지의 표면 처리 방법 및 상기 방법에 의해처리된 인쇄회로기판 수지 |
JP2011171453A (ja) * | 2010-02-17 | 2011-09-01 | Dic Corp | 描画パターンの形成方法及び電子デバイス |
JP5887881B2 (ja) * | 2011-11-28 | 2016-03-16 | 株式会社リコー | 配線の形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003076004A (ja) * | 2001-09-04 | 2003-03-14 | Fuji Photo Film Co Ltd | パターン形成方法 |
JP2003234522A (ja) * | 2001-10-10 | 2003-08-22 | Seiko Epson Corp | 薄膜形成方法、電子デバイスの形成方法 |
-
2004
- 2004-08-05 JP JP2004229274A patent/JP4695360B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003076004A (ja) * | 2001-09-04 | 2003-03-14 | Fuji Photo Film Co Ltd | パターン形成方法 |
JP2003234522A (ja) * | 2001-10-10 | 2003-08-22 | Seiko Epson Corp | 薄膜形成方法、電子デバイスの形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811252B2 (en) | 2018-02-22 | 2020-10-20 | Toshiba Memory Corporation | Pattern-forming method |
Also Published As
Publication number | Publication date |
---|---|
JP2006049617A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629997B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ | |
JP4865999B2 (ja) | 電界効果トランジスタの作製方法 | |
JP5194468B2 (ja) | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ | |
JP4636921B2 (ja) | 表示装置の製造方法、表示装置および電子機器 | |
JP5428128B2 (ja) | 電子素子、電流制御装置、演算装置及び表示装置 | |
US8576211B2 (en) | Electronic element, current control device, arithmetic device, and display device | |
JP5145666B2 (ja) | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 | |
US8253137B2 (en) | Laminate structure, electronic device, and display device | |
JP2007142305A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2006352083A (ja) | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 | |
JP4695360B2 (ja) | 電子素子の製造方法 | |
JP5924342B2 (ja) | トランジスタの製造方法 | |
KR101235699B1 (ko) | 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법 | |
JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
JPWO2005098927A1 (ja) | Tftシートおよびその製造方法 | |
JP2006060113A5 (ja) | ||
JP2005191416A (ja) | 電子素子の製造方法 | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP5200377B2 (ja) | 有機半導体素子 | |
JP2006261535A (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法 | |
JP4575725B2 (ja) | 電子素子、及びその製造方法 | |
JP2013021189A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
JP2004266197A (ja) | 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート | |
JP4691545B2 (ja) | 半導体装置の製造方法 | |
JP4906934B2 (ja) | 電子素子、電子素子アレイ及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |