JP4695360B2 - 電子素子の製造方法 - Google Patents

電子素子の製造方法 Download PDF

Info

Publication number
JP4695360B2
JP4695360B2 JP2004229274A JP2004229274A JP4695360B2 JP 4695360 B2 JP4695360 B2 JP 4695360B2 JP 2004229274 A JP2004229274 A JP 2004229274A JP 2004229274 A JP2004229274 A JP 2004229274A JP 4695360 B2 JP4695360 B2 JP 4695360B2
Authority
JP
Japan
Prior art keywords
stencil
substrate
manufacturing
electronic device
coating liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004229274A
Other languages
English (en)
Other versions
JP2006049617A (ja
Inventor
浩 近藤
均 近藤
隆徳 田野
英紀 友野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004229274A priority Critical patent/JP4695360B2/ja
Publication of JP2006049617A publication Critical patent/JP2006049617A/ja
Application granted granted Critical
Publication of JP4695360B2 publication Critical patent/JP4695360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、TFT(薄膜トランジスタ:Thin Film Transistor)等の電子素子、その製造方法、このような電子素子を備える表示装置及び演算装置に関する。
液晶表示装置、PDP(プラズマディスプレイパネル)、有機EL(Electro-luminescence)ディスプレイ等のフラットパネルディスプレイ(表示装置)は、MIM(Metal-Insulator-Metal)素子やTFT等の能動素子、或いは発光素子など薄膜層をパターニングして構成される部位を具備している。これらの能動素子、発光素子は電極材料、絶縁材料、半導体材料の少なくとも一つからなる。
特に、近年その一部若しくは全部に有機材料を用いた素子が、低コスト化や大面積化容易性等の製造上のメリットや無機材料にない機能発現の可能性から注目されている。例えば、特許文献1では光や熱などの物理的外部刺激によりキャリア移動度が変化する有機半導体材料を用いた電界効果型トランジスタが提案されている。
ところで、薄膜層をパターニングする方法としては、フォトリソグラフィー法が一般に使用される。その工程は以下の通りである。
(1) 薄膜層を有する基板上にフォトレジスト層を塗布する(レジスト塗布)。
(2) 加熱により溶剤を除去する(プリベーク)。
(3) パターンデータに従ってレーザ或いは電子線を用いて描画されたハードマスクを
通して紫外光を照射する(露光)。
(4) アルカリ溶液で露光部のレジストを除去する(現像)。
(5) 加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)。
(6) エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する(エッチング)。
(7) アルカリ溶液又は酸素ラジカルでレジストを除去する(レジスト剥離)。
各薄膜層を形成後、上記の工程を繰返すことによって能動素子が完成するが、高価な設備と工程の長さがコストを上昇させる原因となっている。
近年、製造コストを低減するために印刷法によるパターン形成が試みられている。特許文献2では、TFTを構成する薄膜層のパターニング工程の一部を、フォトリソグラフィー法の代わりに例えば凹版オフセット印刷法で行う方法が開示されている。この方法を示す図14を参照すれば、凹部にレジスト102が入った印刷版101の上を転写体103が回転することによってレジスト102を転写体103に転写し、これを被転写層(薄膜層)105が形成された基板104上に印刷することによって被転写層(薄膜層)105上にレジストパターンが形成されるようにしたものである。
また、非特許文献1によれば、ナノパーティクルインクを使ったインクジェット法で幅50μm、ピッチ400μm程度の金属配線を形成する方法が記載されている。
非特許文献2によれば、図15に示すように、全ての層が有機材料で構成されるTFTの電極層(110はゲート電極層、111はソース電極層、112はドレイン電極層)をインクジェット法でパターン形成する方法が記載されている。ここでは、疎水性の材料(ポリイミド)からなるリブ113をガラス基板114上に設けて、電極間ギャップ(チャネル長)が5〜10μmのソース・ドレイン電極層111,112を形成している。なお、115は半導体層、116はポリマー絶縁体層である。
特許文献3によれば、図16に示すように、基板121上の有機分子膜122を用いて紫外線等によりその一部を分解、除去することにより親液部121aと撥液部121bとからなるパターンを形成し、導電性微粒子を含有した液体123を親液部121aに選択的に塗布した後、熱処理することによって導電膜パターンを形成する方法が開示されている。
この方法によれば、有機分子膜122にフォトマスクを介して紫外光を照射するだけで親液部121aと撥液部121bとからなるパターンを形成することができるため大幅に工程を短縮することができる。
特開平7−86600号公報 特開2002−268585公報 特開2002−164635公報 特開2001−185352公報 SOCIETY FOR INFORMATION DISPLAY 2002 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPER・VolumeXXXIII,p.753〜755 SOCIETY FOR INFORMATION DISPLAY 2002 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPER・VolumeXXXIII,p.1017〜1019、Siencce 290,p.2123〜2126(2000)
ところが、特許文献1のようなオフセット印刷法では、極めて高精度なものを用いてもパターン寸法精度及び位置合わせ精度を合わせたパターン誤差は±10μmで、汎用的なものでは±50μmにも及ぶため、微細なパターン形成には適さない。
また、非特許文献1では、プリンタに使用されるレベルの通常のインクジェットヘッドを用いた場合、解像度30μm、位置合わせ精度±15μm程度であるため、やはり微細なパターン形成は困難である。
非特許文献2では、表面エネルギーを制御することによってインクに対する濡れ性をコントロールして、インクジェット法の解像度を超えたパターン形成を可能にしている点で優れているが、ポリイミドからなるリブを作製するために以下のような長い工程
(1)ポリイミドプリカーサーを塗布し焼成する(ポリイミド膜形成)
(2)フォトレジスト層を塗布する(レジスト塗布)
(3)加熱により溶剤を除去する(プリベーク)
(4)マスクを通して紫外光を照射する(露光)
(5)アルカリ溶液で露光部のレジストを除去する(現像)
(6)加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)
(7)酸素プラズマによりレジストのない部分のポリイミド膜を除去する(エッチング)
(8)溶剤でレジストを除去する(レジスト剥離)
を必要とするためインクジェット法の利点を損なっている。
また、一般に電子素子の製造には高いクリーン度のクリーンルームで行われる。これは、例えば図9に示すようなTFTのチャネル部の場合、原子レベルの導電性不純物であっても素子の特性に悪影響を及ぼすからであり、これはTFT以外の電子素子であっても同様である。しかしながら、特許文献3に開示されている方法では、電極材料をパターニングする際、濡れ性が制御されているためパターニングの最終段階においては成膜部に電極材料が形成されるが、塗工途中で一旦非成膜部に電極材料が付着する場合があり、その殆どは成膜部へと移行するが、極微量の電極材料が非成膜部に残存する場合がある。この非成膜部が例えばTFTのチャネル部であった場合、その特性は劣化する可能性が非常に高いものとなってしまう。
一方、他のパターニング手段として孔版印刷法も広く検討されている。孔版の場合、成膜部のみが開口部となっているため、基板全面に塗工液を塗布しても、非成膜部に塗工液が付着しないため、電子素子の特性を劣化させることなく高精細なパターニングを短時間で完了させることを可能にするという大きな長所を持つ。図17に一般的な孔版印刷のプロセスを示す。即ち、図17(a)に示すように基板131上に孔版132を密着させてインク供給ローラ133によりインク134を全面に塗布し、この後、図17(b)に示すように孔版132を剥がすことにより孔版132の孔に従ってインク134が基板131上に残存するようにしたものである。
しかし、例えば孔版印刷として一般的に行われているスクリーン印刷法は、数μm以上の厚膜を形成する技術である。従って、塗工液の固形分濃度は、前述のインクジェットによる塗工と比較すると非常に高く、粘性の大きな塗工液を用いるのが一般的である。しかし、薄膜形成においては塗工液を希釈し固形分濃度を下げる必要があるが、塗工液を希釈すると、一般に粘性が小さくなるため基板と孔版との界面に塗工液が流出しやすくなり、この場合、高精細なパターニングができなくなるといった不具合が生じてしまう。
これに対し、特許文献4にはスクリーン印刷法による薄膜のパターニング方法が開示されている。これは、基板上の成膜しようとする部位に予め隔壁層を形成し、そこに塗工液をスクリーン印刷版を通して流す方法である。この場合は、隔壁層形成工程が必要となるため、成膜プロセス全体の所要時間が大きくかかってしまう問題がある。
さらに、例えばエネルギー付与手段として紫外光を用い、フォトマスク又はレーザにて露光を行い基板表面の濡れ性の制御を行った場合、露光プロセス後の塗工液塗布は、インクジェット法で塗布を行う場合、塗工液吐出位置と濡れ性の変化した部位とを位置合わせする必要が生ずる。また、インクジェット法に代えて孔版を基板に密着させ塗工液を付与する場合も、孔版のパターンと濡れ性の変化した部位とを位置合わせする必要が生ずる。濡れ性が変化した部位は、一般的に、顕微鏡等で観察することが困難であり、インクジェット・印刷版の何れを用いる場合も位置合わせ工程によってパターニング時間のロスが生じてしまう。
また、以上のような薄膜形成に関する従来技術が共通に有している大きな欠点として、パターニングしようとする材料が限定されるという点が挙げられる。これは、パターニングしようとする材料の塗工液が一般的な有機溶剤の様に表面張力の小さい溶媒であった場合、濡れ性の異なる部位を設けたとしても、塗工液はその部位にほとんど沿うことなく基板表面を流れるため、溶媒は表面張力の大きな水をベースとする必要があるためである。一つのデバイスは複数の材料から構成されるのが一般的であり、その中に低表面張力の溶媒を使用せざるを得ない材料がある場合は、スピンコート等の方法で基板全面に塗布した後、フォトリソ等他のパターニング手段を用いる必要があり、この場合、製造コストの増加といった問題を有している。特に、有機TFT等に用いられる有機半導体材料は、有機溶剤に溶解し塗布する材料が多く、かつ、電子素子を構成する主要な材料であるため、その低コストパターニング技術の開発が急務となっている。
本発明の目的は、印刷法のような低コストかつ材料使用効率の高い方法が適用でき、簡便に微細なパターンの形成が可能であって、かつ、パターン形成以外に高付加価値機能を有する電子素子及びその製造方法、このような電子素子を備える表示装置、演算装置を提供することである。
請求項1記載の発明は、基板上にエネルギー付与により臨界表面張力若しくは、臨界表面張力及び表面形状が変化する絶縁材料からなる表面性変化層を形成し、この表面性変化層上に電子素子を微細パターニングする電子素子の製造方法であって、電子素子構成材料の形成に先立ち、所望のパターン形状の孔版を前記基板に形成された前記表面性変化層上に密着させる工程と、前記孔版が密着された前記表面性変化層に対するエネルギー付与により当該表面性変化層の濡れ性を変化させる工程と、濡れ性を変化させた前記表面性変化層に対して前記孔版を密着させたまま前記電子素子構成材料の少なくとも一つの塗工液を前記基板上に付与してパターニングを行う工程と、を備える。
本発明及び以下の各発明において、「電子素子」としては、例えば、トランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、EL、液晶、FED等の表示素子を指す。また、本発明及び以下の各発明において、「電子素子構成材料」とは、導電性材料、半導体材料、絶縁性材料、磁性材料、誘電体材料等、対象となる電子素子の製造に必要な材料を指す。
請求項2記載の発明は、請求項1記載の電子素子の製造方法において、前記表面性変化層は、側鎖に疎水性基を有する高分子材料からなる。
請求項3記載の発明は、請求項1又は2記載の電子素子の製造方法において、前記孔版として、略同一パターンを有する複数枚の孔版を前記基板に形成された前記表面性変化層上に密着させて積層させる。
請求項4記載の発明は、請求項3記載の電子素子の製造方法において、前記表面性変化層と前記孔版との界面距離よりも前記孔版同士の界面距離を大きくした。
請求項5記載の発明は、請求項4記載の電子素子の製造方法において、前記孔版の前記表面性変化層に接触する面の表面粗さに対して、前記孔版同士が接触する面の表面粗さを大きくした。
請求項6記載の発明は、請求項4記載の電子素子の製造方法において、前記孔版同士が接触する界面にギャップ材を介在させた。
請求項7記載の発明は、請求項1ないし6の何れか一記載の電子素子の製造方法において、前記孔版は、磁力で吸着される材料からなり、基板密着手段として磁石又は電磁石を用いて前記孔版を前記基板上に密着させる。
請求項8記載の発明は、請求項7記載の電子素子の製造方法において、前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して磁力で吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む。
請求項9記載の発明は、請求項8記載の電子素子の製造方法において、前記孔版に対する前記基板密着手段の磁気的吸引力よりも前記メッシュ版に対する前記基板密着手段の磁気的吸引力の方が大きい。
請求項10記載の発明は、請求項1ないし6の何れか一記載の電子素子の製造方法において、前記孔版は、静電気で吸着される材料からなり、基板密着手段として静電気を用いて前記孔版を前記基板上に密着させる。
請求項11記載の発明は、請求項10記載の電子素子の製造方法において、前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して静電気吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む。
請求項12記載の発明は、請求項11記載の電子素子の製造方法において、前記孔版に対する前記基板密着手段の静電気吸着力よりも前記メッシュ版に対する前記基板密着手段の静電気吸着力の方が大きい。
請求項13記載の発明は、請求項1ないし12の何れか一記載の電子素子製造方法において、前記孔版表面に、塗工液と前記孔版との静的接触角が、基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように表面処理を行う工程を含む。
請求項14記載の発明は、請求項13記載の電子素子の製造方法において、前記表面処理に、フッ素若しくはシリコーン化合物を用いる。
請求項15記載の発明は、請求項1ないし14の何れか一記載の電子素子の製造方法において、塗工液の付与をスプレー塗工法により行なう。
請求項16記載の発明は、請求項1ないし14の何れか一記載の電子素子の製造方法において、塗工液の付与をインクジェット塗工法により行なう。
請求項17記載の発明は、請求項1ないし14の何れか一記載の電子素子の製造方法において、塗工液の付与をディッビング塗工法により行なう。
請求項18記載の発明は、請求項1ないし14の何れか一記載の電子素子の製造方法において、塗工液の付与を、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いて行なう。
請求項19記載の発明は、請求項1ないし18の何れか一記載の電子素子の製造方法において、塗工液を塗布した後、所定の方法で当該塗工液の粘度を上昇させてから前記孔版を前記基板から取り外す工程を含む。
請求項20記載の発明は、請求項19記載の電子素子の製造方法において、前記基板と直接接触している前記孔版の穴の断面形状は、前記基板側が拡開するテーパ形状とされている。
請求項21記載の発明は、請求項1ないし20の何れか一記載の電子素子の製造方法において、前記表面性変化層の濡れ性を変化させるためのエネルギー付与を紫外線照射により行なう。
請求項22記載の発明は、請求項1ないし20の何れか一記載の電子素子の製造方法において、前記表面性変化層の濡れ性を変化させるためのエネルギー付与をプラズマ照射により行なう。
請求項1記載の発明によれば、粘性の低い塗工液を用いた場合においても、表面性変化層上における孔版の成膜部のみの濡れ性を向上させており、さらに孔版と基板とが密着しているため、基板全面に塗工液を付与しても、非成膜部への塗工液付着、基板と孔版間への塗工液流出といった問題が発生せず、よって、高精細かつ膜厚1μm程度以下の薄膜パターニングを、簡単なプロセスにて短時間で実現することが可能となる。また、濡れ性を変化させた部位に塗工液を塗布する際においても、孔版によって濡れ性を変化させているので、改めて他のパターニング手段を用い濡れ性の変化した部位とパターニング手段とを位置合わせする必要がなく、パターニング時間の短縮化が可能となる。
請求項2記載の発明によれば、エネルギー付与部(成膜部)とエネルギー非付与部(非成膜部)表面の臨界表面張力の差を大きくすることが可能となり、高精細な薄膜形成を簡単なプロセスにて短時間で実現することが可能となる。
請求項3記載の発明によれば、孔版として略同一パターンを有する複数枚の孔版を基板上に積層させてパターニングを行うので、粘性が低く、かつ、表面張力の小さな塗工液を用いた場合においても、余分な塗工液が孔版間のギャップへ逃げるため、基板と孔版との界面への塗工液流出を防ぐことがより確実に可能となり、よって、塗工溶媒選択の自由度が広がり、様々な材料について高精細かつ膜厚1μm程度以下の薄膜形成を、簡単なプロセスにて短時間で実現することが可能となる。
請求項4記載の発明によれば、基板と孔版との間の界面距離よりも孔版同士の界面距離を大きくしているので、孔版を積層させた基板全面に塗工液を塗布した場合、余分な塗工液が孔版同士の界面のみに流入し、基板と孔版との界面に塗工液が流入することがなくなり、よって、パターン再現性が向上し、高精細なパターニングが可能となる。
請求項5記載の発明によれば、孔版の基板接触面側の表面粗さと比較して、孔版同士が接触する面の表面粗さを大きくしているので、基板と孔版との界面距離よりも孔版同士の界面距離を容易に大きくすることが可能となる。
請求項6記載の発明によれば、孔版同士が接触する界面にギャップ材を介在させているので、基板と孔版との界面距離よりも孔版同士の界面距離を容易に大きくすることが可能となる。
請求項7記載の発明によれば、孔版が磁力で吸着される材料からなり、基板密着手段として永久磁石又は電磁石を用いて孔版を密着させているので、後半全面を確実かつ簡単に基板上に密着固定させることが可能となり、特に、電磁石の場合、磁力をOFFにして孔版と基板とを位置合わせした後、磁力をONにして孔版と基板とを密着させることが可能となるため、ハンドリング面で好適であり、一方、永久磁石の場合、小型で強力な希土類磁石等を使用可能であるため、より確実に孔版と基板とを密着させることが可能となる。
請求項8記載の発明によれば、磁力で吸着される材料からなり、微細な連続パターンを有するメッシュを、基板から見て孔版上に積層させて配置しているので、より確実に孔版を固定することができる。
請求項9記載の発明によれば、孔版の磁石吸着力よりもメッシュ版の磁石吸着力が大きいので、孔版が浮き上がろうとする力と比較して、メッシュ版に対する吸着力が大きくなるため、孔版を基板上により確実に密着固定させることができる。
請求項10記載の発明によれば、孔版が静電気により吸着される帯電性部材からなり、基板密着手段として静電気を用いて基板上に密着させるので、孔版全面を確実かつ簡単に基板上に密着固定させることができる。
請求項11記載の発明によれば、静電気により吸着される帯電性部材からなり、微細な連続パターンを有するメッシュ版を、基板から見て孔版上に積層させて配置しているので、より確実に孔版を固定することができる。
請求項12記載の発明によれば、孔版の静電気吸着力よりもメッシュ版側の静電気吸着力が大きいので、孔版が浮き上がろうとする力と比較して、メッシュ版による吸着力が大きくなるため、より確実に孔版を基板上に固定させることができる。
請求項13記載の発明によれば、孔版表面に、塗工液と孔版との静的接触角が基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように、孔版に表面処理を行うことにより、基板と孔版との界面に対して塗工液が流入することを防ぎ、高精細なパターニングが実現可能となる。
請求項14記載の発明によれば、表面処理としてフッ素系若しくはシリコーン系化合物を用いており、一般にフッ素系及びシリコーン系化合物は撥水性の高い材料であるので、塗工液と孔版との静的接触角を基板表面と塗工液との接触角と比較して格段に大きくすることが可能となり、従って、高精細かつ平滑な薄膜のパターニングが可能となる。
請求項15記載の発明によれば、塗工液の付与にスプレー塗工法を用いることにより、少量の塗工液で高精細なパターニングが短時間で可能となる。
請求項16記載の発明によれば、塗工液の付与にインクジェット塗工法を用いることにより、他の塗工法と比較して最も少量の塗工液で高精細なパターニングが可能となる。
請求項17記載の発明によれば、塗工液の付与にディッピング塗工法を用いることにより、塗工時において、孔版と基板に対し応力を加えることが殆どないため、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる上に、スプレー法やインクジェット塗工法のように塗工液を基板間に飛翔させることなく塗工を行うため、塗工液の溶媒としてアセトン、THF、ジクロロメタン等の揮発性溶媒も適用可能となり、溶媒の選択性を広げることもできる。
請求項18記載の発明によれば、塗工液の付与に、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いることにより、塗工液を基板間に飛翔させることなく塗工を行うことができ、塗工液の溶媒として揮発性溶媒も適用可能となり、溶媒の選択性を広げることができ、かつ、高精細なパターニングを短時間で完了させることもできる。
請求項19記載の発明によれば、塗工液を塗布し、塗工液粘度を上昇させた後に孔版を基板から取り外すようにしたので、孔版取り外し後に塗工液が基板表面を流れることはなく、所定の部位に対してパターニングを行うことが可能となる。
請求項20記載の発明によれば、基板と直接接触している孔版の穴の断面形状が基板側が拡開するテーパ形状とされているので、孔版取り外し時における塗工液の跳ね上げを防止し、塗膜表面均一性の高い薄膜を形成することができる。
請求項21記載の発明によれば、エネルギー付与に紫外線照射を用いるので、表面性変化層を高精細に加工することができる。
請求項22記載の発明によれば、エネルギー付与にプラズマ照射を用いるので、表面性変化層に大きなエネルギーを付与することが可能となり、濡れ性だけでなく表面形状の変化も短時間で容易に行うことが可能となり、成膜部の塗工液付着性を大きく向上させることが可能となる。
本発明を実施するための最良の形態について図面に基づいて説明する。
[電子素子の製造方法]
本実施の形態は、例えば、トランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、EL、液晶、FED等の表示素子のような微細パターニングによる薄膜構成を含む電子素子の製造方法に関するものである。
まず、本実施の形態の電子素子の製造方法について、その概略を説明する。即ち、基板上にエネルギー付与により臨界表面張力若しくは表面形状が変化する絶縁材料からなる表面性変化層を形成し、この表面性変化層上に対象となる電子素子を微細パターニングする電子素子の製造方法であって、電子素子構成材料の形成に先立ち、所望のパターン形状の孔版を基板に形成された表面性変化層上に密着させる工程と、孔版が密着された表面性変化層に対するエネルギー付与により当該表面性変化層の濡れ性を変化させる工程と、濡れ性を変化させた表面性変化層に対して孔版を密着させたまま電子素子構成材料の少なくとも一つの塗工液を基板上に付与してパターニングを行う工程と、を備える。
本実施の形態における孔版としては、メタルマスクのようにパターニングしようとする部位が完全に開口しているもの、或いは、スクリーン印刷版のようにパターニングしようとする部位がメッシュとなっているものが適用可能である。電鋳法で作製されたメタルマスクは、容易に10μmピッチ以下の高精細なものが作製可能であるため、高精細なパターニングを行う際に好適である。また、エネルギー付与部と成膜部が完全に一致するため、成膜部へ塗工液が均一に付着し良好な成膜性が得られる。スクリーン印刷版は、開口部が非常に細かいメッシュパターンによって支えられているため、耐久性が高く、繰り返し使用においてもパターンの変形等がなく、成膜プロセスのコスト低減を実現する。
本実施の形態では、電子素子構成材料としては、例えば、導電性材料、半導体材料、絶縁性材料、磁性材料、誘電体材料等、対象となる電子素子の製造に必要な材料が用いられる。
ここに、「導電性材料」としては、クロム(Cr)、タンタル(Ta)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)等の金属、或いは、(1)ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、(2)ポリピロール及びその誘導体、ポリチオフェン、ポリエチレンジオキシチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、(3)ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子を溶媒に分散又は溶解した塗工液が用いられる。
また、「半導体材料」としては、CdS等の無機半導体材料、フルオレン、ポリフルオレン誘導体、ポリフルオレノン、フルオレノン誘導体及び、ポリ−N−ビニルカルバゾール誘導体、ポリ−γ−カルバゾリルエチルグルタメート誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体、α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体、エナミン誘導体、ポリアルキルチオフェン等のチオフェン誘導体よりなる群から選ばれる少なくとも1種の有機半導体材料、或いは、ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素、及び、銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素よりなる群から選ばれる少なくとも1種の有機半導体材料を溶媒に分散又は溶解した塗工液が用いられる。
さらに、「絶縁性材料」としては、ポリイミド樹脂、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、PFA、PTFE、PVDF等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂、及び一般式M(OR)n、又は、MR(OR’)n-1[式中、R、R’は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA〜VIIA族、VIII族又はIB〜VIB族に属する金属である。]で示される金属アルコキシドを溶媒に溶解又は分散した塗工液が用いられる。
「磁性材料」としては、Sm−Co−系、Nd−Fe−B系、Sm−Fe−N系等の希土類磁性材料、フェライト系、アルニコ系等の磁性材料も適用可能である。
また、「表面性変化層」は、熱、紫外線、電子線、プラズマ等のエネルギーを与えることによって、臨界表面張力が変化する材料からなる層で、エネルギー付与前後での臨界表面張力の変化量が大きいものが好ましい。そのような場合、表面性変化層の一部分にエネルギーを付与し、高表面エネルギー部と低表面エネルギー部からなるパターンを形成することにより、例えば、導電性材料を含有する液体の場合、高表面エネルギー部にはこれが付着しやすく(親液性)、低表面エネルギー部には付着しにくく(疎液性)なるため、パターン形状に従って導電性材料を含有する液体が親液性である高表面エネルギー部に選択的に付着し、それを固化することにより導電層が形成される。
図1に本実施の形態の電子素子の製造方法に関するプロセス例を示す。まず、図1(a)に示すように、ガラスやポリカーボネート、ポリアリレート、ポリエーテルスルフォン、ポリイミド等のプラスチック、シリコンウェハ、金属等からなる基板1上に表面性変化層2を形成する。表面性変化層2は、例えば、エネルギー付与として紫外線照射によって臨界表面張力が増加し、低表面エネルギー(疎液性)から高表面エネルギー(親液性)へ変化する材料からなる。このような材料を含有するポリマー又はその前駆体を有機溶媒等に溶解又は分散した溶液をスピンコート法、ディップコート法、ワイヤーバーコート法、キャスト法等で基板1上に塗布し、加熱することにより、表面性変化層2が形成される。
次に、図1(b)に示すように、表面性変化層2の表面に所定のパターン形状の孔版3を密着させ(密着工程)、この孔版3が密着された表面性変化層2の表面に対して紫外線を照射する。これにより、表面性変化層2には、低表面エネルギー部(疎液性部)2aと高表面エネルギー部(親液性部)2bからなる濡れ性を変化させたパターンが形成される。紫外線としては100nmから300nmの比較的短い波長の光が含まれるのが望ましい。
次に、図1(c)に示すように、このような濡れ性を変化させたパターンが形成された表面性変化層2(基板1全面)上に半導体材料、導電性材料、絶縁性材料、磁性材料、誘電体材料等を真空成膜するか、これらの材料を含有する溶液(電子部品構成材料の少なくとも一つの塗工液)4を付与し、図1(d)に示すように孔版3を取り外すことによりパターニングが完了する。5はパターニングされた塗工液を示す。
よって、本実施の形態によれば、基本的に、粘性の低い塗工液(溶液4)を用いた場合においても、表面性変化層2上における孔版3の成膜部(高表面エネルギー部2b)のみの濡れ性を向上させており、さらに孔版3と基板1とが密着しているため、基板1全面に塗工液を付与しても、非成膜部(低表面エネルギー部2a)への塗工液付着、基板1と孔版3間への塗工液流出といった問題が発生せず、よって、高精細かつ膜厚1μm程度以下の薄膜パターニングを、簡単なプロセスにて短時間で実現することが可能となる。また、濡れ性を変化させた部位に塗工液を塗布する際においても、孔版3によって濡れ性を変化させているので、改めて他のパターニング手段を用い濡れ性の変化した部位とパターニング手段とを位置合わせする必要がなく、パターニング時間の短縮化が可能となる。
ところで、本実施の形態の場合の表面性変化層2としては、側鎖に疎水性基を有する高分子材料からなることが好ましい。このような高分子材料によれば、エネルギー付与部(成膜部)とエネルギー非付与部(非成膜部)表面との臨界表面張力の差を大きくすることが可能となり、高精細な薄膜形成を簡単なプロセスにて短時間で実現できるからである。
これは、以下に説明する固体表面に対する液体の濡れ性(付着性)によるものと考えられる。図2は固体10表面上で液滴11が接触角θで平衡状態にある時の模式図で、ヤングの式(1)が成立する。
γS=γSL+γL cosθ (1)
ここで、γSは固体10の表面張力、γSLは固体10と液体(液滴11)の界面張力、γは液体(液滴11)の表面張力である。
表面張力は表面エネルギーと実質的に同義であり、全く同じ値となる。cosθ=1の時、θ=0°となり、液体は完全に濡れる。この時のγLの値はγS−γSLとなり、これをその固体の臨界表面張力γCと呼ぶ。臨界表面張力γCは表面張力の判っている何種類かの液体を用いて、液体の表面張力と接触角の関係をプロットし、θ=0°(cosθ=1)となる表面張力を求めることにより容易に決定できる(Zismanプロット)。臨界表面張力γCの大きい固体表面には液体が濡れやすく(親液性)、臨界表面張力γCの小さい固体表面には液体が濡れにくい(疎液性)。本実施の形態においては、特に導電層を形成しない部位において、導電性材料を含有する液体をはじき易くすることが重要である。表面性変化層2の疎液性部分2aの臨界表面張力を例えば30mN/m以下であるようにすることで、水の接触角を80°以上とすることができ、水ベースの溶液をはじき易くすることができる。より望ましくは臨界表面張力が25mN/m以下であるようにすると、水の接触角を90°以上とすることができ、水ベースの溶液であればより確実にはじくことができる。
このような表面性変化層2には、側鎖に疎水性基を有する高分子材料を用いるのが望ましい。具体的には、ポリイミドやアクリレート等の骨格を有する主鎖にアルキル基(-(CH2)xCH3)等の凝集力の強い側鎖が結合しているもの等が挙げられる。このアルキル基はハロゲン原子、シアノ基、フェニル基、ヒドロキシル基、カルボキシル基又は炭素数1〜12の直鎖、分岐鎖もしくは環状のアルキル基やアルコキシ基で置換されたフェニル基を含有していてもよい。側鎖の結合部位が多いほど表面エネルギーが低く(臨界表面張力が小さく)、疎液性となると考えられる。エネルギー付与によって、結合の一部が切断される、あるいは配向状態が変化するために臨界表面張力が増加し、親液性になるものと推察され
る。
長鎖アルキル基等の凝集性の強い側鎖が表面に配列している他の効果として、それに接
している半導体層との界面特性を良好なものとすることができる。半導体層が有機半導体
からなる場合、その効果がより顕著である。界面特性が良好であるとは、
(1)半導体が結晶質である場合には結晶粒が大きくなり、移動度が増大する、
(2)半導体が非晶質(高分子)である場合には、界面準位密度が減少し、移動度が増大する、
(3)半導体が高分子であり、長鎖アルキル基等の側鎖を有する場合には、その配向が規制されることによりπ共役主鎖の分子軸を概ね一方向に配列させることができ、移動度が増大する、
等の現象が出現することを指す。
前述の説明では、孔版の枚数については言及しなかったが、より好ましい一形態としては、略同一パターンを有する複数枚の孔版を基板上に密着させて積層し、パターニングを行うことが望ましい。複数枚の孔版を積層させることにより、粘性が低く、かつ、表面張力の小さな塗工液を用いた場合においても、これらの孔版間のギャップへ余分な塗工液が逃げるため、上述の基本方式以上に基板と孔版との界面への塗工液流出を防ぐことが可能となる。このことは、塗工溶媒選択の自由度が広がることを意味し、様々な材料について高精細かつ膜厚1μm程度以下の薄膜形成を、簡単なプロセスにて短時間で実現することが可能となる。
本実施の形態では、上述したような原理で高精細に薄膜のパターニングを行うため、塗工液の粘性は100cp以下とすることが望ましい。一般の印刷用インクのように粘調な塗工液を用いた場合、孔版間に塗工液が逃げにくく、孔版を積層させた効果が得難いからである。
本実施の形態の場合、略同一パターンを有する孔版を複数用いるわけであるが、全く同一パターンであっても問題ない。また、略同一パターンの場合、基板と密着している基板側孔版のパターンと、基板とは密着していない表面側孔版のパターンとの大小関係は図3(a)(b)に示すように、何れの場合も使用可能であり、塗工液の粘性、塗布量に応じて適宜使用される。図3(a)は基板側孔版3Aの孔パターンが表面側孔版3Bの孔パターンよりも小さい場合を示しており、塗工液の粘性が高い場合又は塗付量が少ない場合に好適である。一方、図3(b)は基板側孔版3Aの孔パターンが表面側孔版3Bの孔パターンよりも大きい場合を示しており、塗工液の粘性が低い場合又は塗付量が多い場合に好適である。また、使用する孔版の枚数を増やすと、基板と孔版との界面への塗工液の流出防止効果がより向上する。
また、このように複数の孔版を使用する場合、基板と孔版との間の界面距離よりも孔版同士の界面距離を大きくすることが好ましい。これによれば、孔版を積層した基板全面に塗工液を塗布した場合、余分な塗工液が孔版同士の界面のみに流入し、基板と孔版との界面には塗工液が流入することがなくなり、パターン再現性が向上し、高精細なパターニングが可能となるからである。
例えば、2枚の孔版を基板上に積層させる場合、塗工液の流入する部位として、
A;孔版の穴
B;孔版同士の界面
C;孔版と基板との界面
の3つの部位が考えられる。この時、Cに塗工液が流入するとドットゲインが発生し高精細なパターニングができなくなる一方、Aに塗工液が流入しないとパターニングそのものが不可能となる。よって、これらのA,B,Cのサイズの大小関係は、AorB>Cとなっている必要がある。好ましくは、A>B>Cの関係が成立していることが望ましい。
ここに、このような界面距離を異ならせる方法としては、孔版の基板接触面側の表面粗さと比較して、孔版同士が接触する面の表面粗さを大きくすることが好ましい。これによれば、基板と孔版との界面距離よりも孔版同士の界面距離を容易に大きくすることが可能となる。
なお、本実施の形態における表面粗さとは、JIS B0601-2001に規定されるRaの測定を、図4に示す孔版3のパターン形成部位近傍3aにて測定した時の値を指す。
また、界面距離を異ならせる別の方法としては、孔版同士が接触する界面にギャップ材を介在させることも好適である。この方法によっても、基板と孔版との界面距離よりも孔版同士の界面距離を容易に大きくすることが可能となる。
この場合のギャップ材としては、その形状が球状、平板状のもの、平板に微細な穴が形成されたメッシュ状のもの等、孔版同士の界面距離を所定の値に維持することが可能であり、かつ、塗工液が流入するように適宜設計される。ギャップ材の材質は塗工液によって損傷を受けない材質が用いられる。金属材料の場合は、塗工液が水系、有機溶媒系の何れにおいても損傷されない。ギャップ材が樹脂材料の場合、有機溶媒に溶解する場合があるが、孔版が樹脂材料のように金属と比較して柔軟な材料からなる場合、ギャップ材と擦れることによる孔版の損傷を防ぐことが可能となる。
[孔版の密着固定方法]
[その1]
本実施の形態の製造方法を実施する上で、孔版を基板上に密着固定させることが必要であるが、そのための方法の一例として、孔版を磁力で吸着される材料製とし、基板密着手段として永久磁石又は電磁石を用いることにより、孔版を基板に密着させる方法を挙げることができる。この方法によれば、孔版全面を確実かつ簡単に基板上に密着固定させることが可能となる。電磁石の場合、磁力をOFFにして孔版と基板とを位置合わせさせた後、磁力をONにして孔版と基板とを密着させることが可能となるため、ハンドリング面で好適である。一方、永久磁石の場合、小型で強力な希土類磁石等を使用可能であるため、孔版と基板とをより確実に密着させることが可能となる。
図5は孔版3A,3Bとして磁力で吸着される材料製とし、基板密着手段として永久磁石6を基板1の裏面側に配設させて例を示している。
この基板密着方法の場合、孔版と同様に、磁力で吸着される材料からなり、形成しようとするパターンよりも微細な連続パターンを有するメッシュ版を、基板から見て孔版上に積層させて配置するようにすれば、孔版をより確実に固定させることが可能となる。
これは、磁石に吸着し、微細な形状で一つ一つが自由に動くことが可能なもの、例えば砂鉄の場合、磁石表面に均一に付着せず、通常磁力線に沿って磁石表面に立ち上がろうとする。孔版の場合も、メタルマスクのようにパターニングしようとする部位が完全に開口している孔版は、そのパターン形状によっては、パターンが磁力線の影響で基板から浮き上がる。この場合、基板と孔版との間に塗工液が流入し、高精細なパターニングができなくなってしまう。例えば、図6に基板1から浮き上がりやすい孔版3のパターン例を示す(平面図)。7で示す部分が浮き上がりやすいパターン部分である。しかし、このような場合であっても、孔版3上に連続的なパターンのメッシュ版をかぶせることにより、確実に孔版を基板上に固定させることができる。従って、孔版であっても、成膜部が完全に開口していないスクリーン印刷版の場合は、図5のようなパターンであっても浮き上がり難い。
この場合、特に、孔版の磁石吸着力よりもメッシュ版の磁石吸着力が大きくなるように吸着力の大小関係を設定すれば、孔版が浮き上がろうとする力と比較して、メッシュ版による基板吸着力が大きくなるため、より確実に版画を基板上に固定させることが可能となる。
[その2]
本実施の形態の製造方法を実施する上で、孔版を基板上に密着固定させる方法の他例として、孔版を静電気で吸着される帯電性部材製とし、基板密着手段として静電気を用いることにより、孔版を基板に密着させる方法を挙げることができる。この方法によっても、孔版全面を確実かつ簡単に基板上に密着固定させることが可能となる。
この場合も、孔版と同様に、静電気で吸着される帯電性部材からなり、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有するメッシュ版を、基板から見て孔版上に積層させて配置するようにすれば、孔版をより確実に固定させることが可能となる。
これは帯電性部材で、微細な形状で一つ一つが自由に動くことが可能なもの、例えば無数の穴が空いていて、その体積に対して非常に軽く細長い形状の樹脂フィラーの場合、帯電面に均一に付着せず、電気力線に沿って帯電面に立ち上がろうとする場合がある。孔版の場合も、パターニングしようとする部位が完全に開口している孔版は、そのパターン形状によっては、パターンが電気力線の影響で基板から浮き上がる。この場合、基板と孔版との間に塗工液が流入し、高精細なパターニングができなくなってしまう。しかし、このような場合であっても、孔版上に連続的なパターンのメッシュ版をかぶせることにより、確実に孔版を基板上に固定させることができる。
この場合、特に、孔版の静電気吸着力よりもメッシュ版の静電気吸着力を大きくなるように吸着力の大小関係を設定すれば、孔版が浮き上がろうとする力と比較して、メッシュ版による基板吸着力が大きくなるため、より確実に孔版を基板上に固定させることができる。
[孔版の表面処理]
前述した孔版に関しては、塗工液と孔版との静的接触角が基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように、当該孔版に対して表面処理を行うことが好ましい。このような表面処理を行なっておけば、基板と孔版との界面に塗工液が流入することを防ぐことができ、高精細なパターニングが実現可能となる。
特に、図7(a)に示すような孔版3のパターン形成部位の断面において、版断面が基板1から立ち上がっている面(部位8)に、接触角が大きくなるように表面処理を行うことにより、塗工液の立ち上がりを防止し、成膜後の塗膜表面形状を図7(b)に示すような平滑な薄膜9形成を実現可能となる。ちなみに、塗工液の立ち上がりが発生し、そのままの形状で溶媒が蒸発した場合は、図7(c)に示す形状の薄膜Aとなる場合がある。
この場合の孔版3の表面処理としてフッ素系若しくはシリコーン系化合物を用いることが望ましい。一般にフッ素系、及びシリコーン系化合物は撥水性の高い材料でありこれを表面処理剤としてコーティングすることにより、塗工液と孔版の静的接触角を基板表面と塗工液の接触角と比較して格段に大きくする事が可能となる。従って、高精細かつ平滑な薄膜のパターニングが可能となる。
本実施の形態の孔版の表面処理に適用可能なフッ素系化合物として、PTFE(ポリテトラフルオロエチレン)、PFA(テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体)、FEP(テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体)、ETFE(テトラフルオロエチレン・エチレン共重合体)、PVDF(ポリビニリデンフルオライド)、PCTFE(ポリクロロトリフルオロエチレン)等が適用可能である。
また、下記(1)〜(7)の化合物(モノマー)の重合単位を含む共重合体も適用可能であり、特に(1)の化合物を重合した材料が好適である(式中のRは水素原子、メチル基、又はフッ素原子、Rfはフッ素原子含有有機基)。
(1)CH2=CRCOORf,
(2)CH2=CROCORf,
(3)CH2=CRC(O)Rf,
(4)CH2=CRORf,
(5)CH2=CRCONHRf,
(6)CH2=C(CH2R)COORf,
(7)CH2=CR(CH2)nRf
また、本実施の形態の孔版の表面処理に適用可能なシリコーン系化合物として、ポリアルキルシロキサン、ポリアリルシロキサン等の化合物及びその誘導体が用いられ、特にポリジメチルシロキサン、ポリフェニルメチルシロキサン、3,3,3トリフルオロプロピルメチルシロキサン、ポリジフェニルシロキサンが好適である。
また、ヘキサメチルジシラザンのようなシラザン、メチルトリクロロシランのようなハロゲン化シラン、テトラメトキシシランのようなアルコキシシランに代表されるようなシラン系化合物も適用可能である。
[塗工液の塗布方式]
本実施の形態においては、表面性変化層(基板)表面に対して孔版を密着させたまま対象となる電子構成材料の少なくとも一つの塗工液を付与してパターニングを行うわけであるが、この塗工液の塗布方式としては、各種方式を適用できる。
A.スプレー塗工法
塗工液の塗布方式として、スプレー塗工法を用いれば、少量の塗工液で高精細のパターニングが短時間で可能となる。
バーコータやグラビアコータ等、塗工装置と基板とが接触する塗工手段の場合、塗工液塗布時において孔版と基板に応力がかかり易く、孔版と基板とがずれたり浮いたりする場合があり、このような場合は版と基板との間に塗工液が流出し、高精細なパターニングができなくなる。スプレー塗工法の場合、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる。従って、孔版であっても、成膜部が完全に開口していないスクリーン印刷版の場合は、図6の様なパターンであっても浮き上がり難い。
B.インクジェット塗工法
塗工液の塗布方式として、インクジェット塗工法を用いれば、他の塗工手段と比較して最も少量の塗工液で高精細なパターニングが可能となる。インクジェット塗工法の場合、他の方法と比較してパターニングに時間がかかる欠点はあるが、塗工時において、孔版と基板とに対し応力を加えることが殆どないため、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる上に、薄膜を形成しようとする部位近傍のみに塗工液を供給することが可能となるため、非常に少量の塗工液でパターニングが可能となる。
C.ディッピング塗工法
塗工液の塗布方式として、ディッピング塗工法を用いれば、塗工時において、孔版と基板とに対し応力を加えることが殆どないため、孔版と基板とがずれたり浮いたりすることが殆どなく、高精細なパターニングが可能となる上に、スプレー塗工法やインクジェット塗工法のように塗工液を基板間に飛翔させることなく塗工を行うため、塗工液の溶媒としてアセトン、THF、ジクロロメタン等の揮発性溶媒も適用可能となり、溶媒の選択性が広がる。
なお、この方式の場合、塗工液をキャストさせる(液滴を孔版上に落下させる)方法も含まれる。塗工液の塗付量が多すぎた場合は、孔版と基板とを密着させたまま回転又はエアーブロー等の方法により所望の塗布量に制御する方法も適用される。
D.その他
塗工液の塗布方式として、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いて行うようにしてもよい。これらの方式は、塗工液を基板間に飛翔させることなく塗工を行うため、塗工液の溶媒として揮発性溶媒も適用可能となり、溶媒の選択性が広がり、また、高精細なパターニングが短時間で完了可能となる。
[取り外し工程]
本実施の形態では、塗工液の塗布に先立ち孔版を利用するわけであり、最終的にはこの孔版を基板から取り外す必要があるが、そのプロセスとしては、塗工液を塗布した後、所定の方法(例えば、加熱、室温放置等、溶媒を蒸発させる上昇手段)で当該塗工液の粘度を上昇させてから孔版を基板から取り外すことが望ましい。これによれば、孔版取り外し後に塗工液が基板表面を流れることなく、所定の部位にパターニングを行うことが可能となる。
このような工程を採る上で、基板1と直接接触している孔版3の穴の断面形状としては、図8に示すように、基板1側が拡開するテーパ形状とするのが望ましい。即ち、塗工液の粘性が大きく上昇した状態で、孔版3を取り外すと孔版3のエッジで塗工液を基板1から跳ね上げ、この部位の塗膜均一性を損ねる場合があるが、図8に示すように、孔版3の穴の断面形状を基板1側が拡開するテーパ形状とすることにより、孔版3取り外し時における孔版3のエッジ部での塗工液の跳ね上げを防止し、塗膜表面均一性の高い薄膜を形成することができる。
[表面性変化層を形成するためのエネルギー付与方式]
基板1上に表面性変化層2を形成するためのエネルギー付与方式としては、前述したように種々の方式を採り得るが、本実施の形態の場合、特に、紫外線照射法やプラズマ照射法が好適である。紫外線照射法によれば、表面性変化層を高精細に加工可能である。この紫外線の照射方法としては、フォトマスクを用いて全面露光を行う方法や、レーザ光をスキャンする方法等が用いられる。また、プラズマ照射法によれば、表面性変化層に大きなエネルギーを付与することが可能となり、濡れ性だけでなく表面形状の変化も短時間で容易に行うことが可能となるため、成膜部の塗工液付着性を大きく向上させることが可能となる。
[適用される電子素子等の例]
A.電子素子
本実施の形態の製造方法は、前述したようなトランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、EL、液晶、FED等の表示素子のような微細パターニングによる薄膜構成を含む各種の電子素子に適用できるわけであるが、その一例として、図9に示すようなMOS型FET構造のトランジスタ21を挙げることができる。このトランジスタ21はゲート電極22上にゲート絶縁膜23を介してソース電極24とドレイン電極25とをチャネル部26部分の間隔をあけて形成し、かつ、このチャネル部26部分を含むソース電極24及びドレイン電極15上に半導体層27を形成したものである。
この他にも、例えばMIM型、PN接合型ダイオードに代表されるダイオード、有機EL発光素子、コンデンサ等の電子素子の製造に適用することで、微細パターニングしたものが低コストで製造可能となる。
B.表示装置
上述の製造方法により製造された電子素子、例えば、MOS型FET構造のトランジスタ21を備える液晶表示装置(表示装置)の構成例を図10に示す。この液晶表示装置31は、各画素毎にコンデンサ32とともに設けられた液晶セル33をスイッチングするためのMOS型FET構造のトランジスタ21を、走査線と諧調信号線との交点毎(画素毎)に接続配置し、液晶セル33を個別にオン・オフさせることで所望の画像を表示させるものである。
このような構成において、階調信号線からは各々の画素の階調に従って電圧が印加されている。走査線からは1ライン毎順次オン・オフの信号電圧が印加され、1画面の走査が終了した後、次画面の走査が開始される。動画対応の場合、この間隔は50Hz以上(1/50sec以下)であることが望ましい。コンデンサ32は、1画面から次画面の走査に移るまでの時間、階調信号の電圧を充電する機能を有する。
この表示装置31は、前述の製造方法により製造された電子素子であるMOS型FET構造のトランジスタ21を備える構成であるので、低価格かつ高精細な表示装置が提供される。
C.演算装置
上述の製造方法により製造された電子素子、例えば、各々正孔輸送材を用いたトランジスタp-chと電子輸送材を用いたトランジスタn-chとを備えるインバータ回路(演算装置)41の構成例を図11に示す。
ここに、トランジスタn-chのソース側は+5Vの電源VDD側に接続され、トランジスタn-chのドレイン側は接地に接続され、トランジスタp-ch,n-chのゲート側には入力電圧Vinが入力され、トランジスタn-chのドレイン側とトランジスタn-chのソース側との接続点から出力電圧Voutが取り出されるように構成されている。
ここで、入力電圧Vinに+5Vを印加した場合、トランジスタn-chはオンとなるものの、トランジスタp-chはオフとなり、出力電圧Voutは0Vとなる。一方、入力電圧Vinが0Vの時は、トランジスタn-chはオフとなり、また電源VDDが+5Vであるためトランジスタp-chのゲート・ソース間の電位差が5Vとなり、出力電圧Voutとしては+5Vが出力される。このように、入力電圧Vinと出力電圧Voutとの電位関係が反転するため、図11に示す回路はインバータ回路として適用可能である。
この演算装置41は、前述の製造方法により製造された電子素子であるトランジスタp-ch,n-chを備える構成であるので、集積度が高く、低コストな演算装置が提供される。
以下、本発明の実施例を比較例とともに数例挙げて説明する。
[実施例1]
図1のプロセスを用い、以下の条件にて、印刷を行い塗工後の塗膜の表面形状を評価した。
(1)孔版3:図12に示すような100μm間隔で100μm平方の成膜部が複数個開口形成されたニッケル製の孔版
(2) 紫外線:波長250nm、出力:9J/cm
(3) 濡れ性変化層2:焼成後に、化1、化2の構造式となる材料の前駆体を塗布し成膜後、加熱。
Figure 0004695360
Figure 0004695360
ガラス基板1上にスピンコート法にて塗布し210℃で焼成した後、(1)の孔版3を密着し、(2)の条件で紫外線を照射した。
(4) 塗工液4の材料:オルメコン社製ポリアニリン
(5) 塗工液4溶媒、濃度:水、4wt%
(6) 塗工液4の塗布手段:キスコータ
Y方向に孔版3と基板1とをスキャンし、塗布直後、孔版3を基板1から引き剥がし加熱乾燥した。
(7) 印刷版固定手段:永久磁石6(図5参照)(基板1:0.5mm厚無アルカリガラス)
(8) 評価方法:アルバック社製、触針式表面形状測定器DEKTAK3
得られた薄膜の表面粗さ、X方向、Y方向の長さを8箇所測定し、その平均を算出した。
以上の結果を表1に示す。
[実施例2]
実施例1の(1)の孔版3を2枚積層し、(4)の塗工液4の材料を化3
Figure 0004695360
に示す有機半導体材料、(5)の塗工液4の溶媒、濃度をトルエン、0.5wt%とした以外は実施例1と同様に実験を行った。結果を表1に示す。なお、この時の孔版3と塗工液4との静的接触角、基板1表面のエネルギー付与部と塗工液4の静的接触角は共に10度以下であった。
[実施例3]
実施例2の(1)の2枚の孔版3間に直径20μmの球状のギャップ材を散布し、パターンを位置合せした以外は実施例2と同様に実験を行った。結果を表1に示す。
[実施例4]
実施例3の印刷プロセスにおいて、塗工液4の塗布後、30秒室温にて放置した後、孔版3を基板1から引き剥がし、加熱乾燥した以外は実施例3と同様に実験を行った。結果を表1に示す。
[実施例5]
実施例4の孔版3の断面形状を図13に示す寸法関係のテーパ形状とし、テーパの広い方を基板1側に密着させた以外は実施例4と同様に実験を行った。結果を表1に示す。
[実施例6]
実施例4の孔版3の表面にフッ素系材料(旭硝子社製、アサヒガードAG7000)をコーティングした以外は実施例4と同様に実験を行った。結果を表1に示す。なお、この時の孔版3の表面と塗工液4との静的接触角は43度であった。
[実施例7]
実施例6の塗工液塗布手段として、スプレーコータとした以外は実施例5と同様に実験を行った。結果を表1に示す。
[比較例1]
実施例2の(1)を1枚だけ用いて印刷を行った以外は実施例2と同様に実験を行った。結果を表1に示す。表1中、*印は塗膜が隣接する成膜部同士でつながってしまったため、測定不可であることを示す。
Figure 0004695360
本発明の一実施の形態の製造方法を工程順に示す概略断面図である。 液体の濡れ性に関する説明図である。 2枚の孔版の積層関係を示す概略断面図である。 表面粗さの測定箇所を示す概略断面図である。 基板密着手段に永久磁石を用いた例を示す概略断面図である。 浮き上がりやすいパターンを含む孔版のパターン例を示す概略平面図である。 表面処理の有無による塗工液の立ち上がりの有無に関する説明図である。 断面形状がテーパ状の孔版の例を示す概略断面図である。 電子素子としてFETトランジスタの構造例を示す原理的な断面図である。 液晶表示装置の構成例を示す概略回路図である。 演算装置の構成例を示す概略回路図である。 実施例に用いる孔版の寸法関係を示す平面図である。 実施例に用いる断面形状がテーパ状の孔版の寸法関係を示す概略断面図である。 特許文献2の凹版オフセット印刷法を工程順に示す断面図である。 非特許文献2のTFT構成例を示す断面図である。 特許文献3の導電膜パターン形成方法を工程順に示す断面図である。 一般的な孔版印刷プロセスを工程順に示す断面図である。
符号の説明
1 基板
2 表面性変化層
3,3A,3B 孔版
4 塗工液
6 永久磁石、基板密着手段
21 電子素子
31 表示装置
41 演算装置

Claims (22)

  1. 基板上にエネルギー付与により臨界表面張力若しくは、臨界表面張力及び表面形状が変化する絶縁材料からなる表面性変化層を形成し、この表面性変化層上に電子素子を微細パターニングする電子素子の製造方法であって、
    電子素子構成材料の形成に先立ち、所望のパターン形状の孔版を前記基板に形成された前記表面性変化層上に密着させる工程と、
    前記孔版が密着された前記表面性変化層に対するエネルギー付与により当該表面性変化層の濡れ性を変化させる工程と、
    濡れ性を変化させた前記表面性変化層に対して前記孔版を密着させたまま前記電子素子構成材料の少なくとも一つの塗工液を前記基板上に付与してパターニングを行う工程と、
    を備える電子素子の製造方法。
  2. 前記表面性変化層は、側鎖に疎水性基を有する高分子材料からなる、請求項1記載の電子素子の製造方法。
  3. 前記孔版として、略同一パターンを有する複数枚の孔版を前記基板に形成された前記表面性変化層上に密着させて積層させる、請求項1又は2記載の電子素子の製造方法。
  4. 前記表面性変化層と前記孔版との界面距離よりも前記孔版同士の界面距離を大きくした、請求項3記載の電子素子の製造方法。
  5. 前記孔版の前記表面性変化層に接触する面の表面粗さに対して、前記孔版同士が接触する面の表面粗さを大きくした、請求項4記載の電子素子の製造方法。
  6. 前記孔版同士が接触する界面にギャップ材を介在させた、請求項4記載の電子素子の製造方法。
  7. 前記孔版は、磁力で吸着される材料からなり、
    基板密着手段として磁石又は電磁石を用いて前記孔版を前記基板上に密着させる、請求項1ないし6の何れか一記載の電子素子の製造方法。
  8. 前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して磁力で吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む、請求項7記載の電子素子の製造方法。
  9. 前記孔版に対する前記基板密着手段の磁気的吸引力よりも前記メッシュ版に対する前記基板密着手段の磁気的吸引力の方が大きい、請求項8記載の電子素子の製造方法。
  10. 前記孔版は、静電気で吸着される材料からなり、
    基板密着手段として静電気を用いて前記孔版を前記基板上に密着させる、請求項1ないし6の何れか一記載の電子素子の製造方法。
  11. 前記表面性変化層の濡れ性を変化させるためにエネルギーを付与した後の前記孔版上に、形成しようとする電子素子の微細パターンよりも微細な連続パターンを有して静電気吸着されるメッシュ版を積層させて前記基板上に配置させる工程を含む、請求項10記載の電子素子の製造方法。
  12. 前記孔版に対する前記基板密着手段の静電気吸着力よりも前記メッシュ版に対する前記基板密着手段の静電気吸着力の方が大きい、請求項11記載の電子素子の製造方法。
  13. 前記孔版表面に、塗工液と前記孔版との静的接触角が、基板表面のエネルギー付与部と塗工液との接触角と比較して大きくなるように表面処理を行う工程を含む、請求項1ないし12の何れか一記載の電子素子製造方法。
  14. 前記表面処理に、フッ素若しくはシリコーン化合物を用いる、請求項13記載の電子素子の製造方法。
  15. 塗工液の付与をスプレー塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
  16. 塗工液の付与をインクジェット塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
  17. 塗工液の付与をディッビング塗工法により行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
  18. 塗工液の付与を、ブレードコータ、バーコータ、キスコータ、グラビアコータ、フレキソコータ、ナイフコータ、カーテンコータ、スピンコータのうちの少なくとも一つの手段を用いて行なう、請求項1ないし14の何れか一記載の電子素子の製造方法。
  19. 塗工液を塗布した後、所定の方法で当該塗工液の粘度を上昇させてから前記孔版を前記基板から取り外す工程を含む、請求項1ないし18の何れか一記載の電子素子の製造方法。
  20. 前記基板と直接接触している前記孔版の穴の断面形状は、前記基板側が拡開するテーパ形状とされている、請求項19記載の電子素子の製造方法。
  21. 前記表面性変化層の濡れ性を変化させるためのエネルギー付与を紫外線照射により行なう、請求項1ないし20の何れか一記載の電子素子の製造方法。
  22. 前記表面性変化層の濡れ性を変化させるためのエネルギー付与をプラズマ照射により行なう、請求項1ないし20の何れか一記載の電子素子の製造方法。
JP2004229274A 2004-08-05 2004-08-05 電子素子の製造方法 Expired - Fee Related JP4695360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004229274A JP4695360B2 (ja) 2004-08-05 2004-08-05 電子素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004229274A JP4695360B2 (ja) 2004-08-05 2004-08-05 電子素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006049617A JP2006049617A (ja) 2006-02-16
JP4695360B2 true JP4695360B2 (ja) 2011-06-08

Family

ID=36027823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229274A Expired - Fee Related JP4695360B2 (ja) 2004-08-05 2004-08-05 電子素子の製造方法

Country Status (1)

Country Link
JP (1) JP4695360B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811252B2 (en) 2018-02-22 2020-10-20 Toshiba Memory Corporation Pattern-forming method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838195B2 (en) * 2006-06-08 2010-11-23 E. I. Du Pont De Nemours And Company Planar test substrate for non-contact printing
JP5145666B2 (ja) * 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008073911A (ja) * 2006-09-20 2008-04-03 Konica Minolta Holdings Inc スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
US8309376B2 (en) 2007-10-26 2012-11-13 E I Du Pont De Nemours And Company Process and materials for making contained layers and devices made with same
KR100946374B1 (ko) * 2008-04-29 2010-03-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100999506B1 (ko) * 2008-09-09 2010-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR100997185B1 (ko) * 2008-09-17 2010-11-29 삼성전기주식회사 인쇄회로기판 수지의 표면 처리 방법 및 상기 방법에 의해처리된 인쇄회로기판 수지
JP2011171453A (ja) * 2010-02-17 2011-09-01 Dic Corp 描画パターンの形成方法及び電子デバイス
JP5887881B2 (ja) * 2011-11-28 2016-03-16 株式会社リコー 配線の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076004A (ja) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd パターン形成方法
JP2003234522A (ja) * 2001-10-10 2003-08-22 Seiko Epson Corp 薄膜形成方法、電子デバイスの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076004A (ja) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd パターン形成方法
JP2003234522A (ja) * 2001-10-10 2003-08-22 Seiko Epson Corp 薄膜形成方法、電子デバイスの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811252B2 (en) 2018-02-22 2020-10-20 Toshiba Memory Corporation Pattern-forming method

Also Published As

Publication number Publication date
JP2006049617A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
JP4629997B2 (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4865999B2 (ja) 電界効果トランジスタの作製方法
JP5194468B2 (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
JP5428128B2 (ja) 電子素子、電流制御装置、演算装置及び表示装置
US8576211B2 (en) Electronic element, current control device, arithmetic device, and display device
JP5145666B2 (ja) 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
US8253137B2 (en) Laminate structure, electronic device, and display device
JP2007142305A (ja) 電界効果トランジスタ及びその製造方法
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
JP4695360B2 (ja) 電子素子の製造方法
JP5924342B2 (ja) トランジスタの製造方法
KR101235699B1 (ko) 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
JP4678574B2 (ja) 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JPWO2005098927A1 (ja) Tftシートおよびその製造方法
JP2006060113A5 (ja)
JP2005191416A (ja) 電子素子の製造方法
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP5200377B2 (ja) 有機半導体素子
JP2006261535A (ja) 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4575725B2 (ja) 電子素子、及びその製造方法
JP2013021189A (ja) 有機半導体素子の製造方法および有機半導体素子
JP2004266197A (ja) 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
JP4691545B2 (ja) 半導体装置の製造方法
JP4906934B2 (ja) 電子素子、電子素子アレイ及び表示装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees