以下、図面を参照して、本発明に係る撮像装置の実施形態について説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る撮像装置の機能ブロック図である。図1に示すように撮像装置100は、主として撮像部110と、アナログ信号からデジタル変換への処理を行うアナログ信号処理部120と、得られたデジタル信号を信号処理するデジタル信号処理部130と、その信号処理されたデジタル信号に基づき撮像装置100全体の制御を実行する制御部140と、画像を外部へ出力する画信信号出力端子150とから構成されている。
撮像装置100は被写体像を撮像部110により撮像し、画像信号(アナログ信号)を生成する。生成されたアナログ画像信号は、アナログ信号処理部120においてアナログ信号からデジタル信号に変換(以下、A/D変換とする)された後、デジタル画像信号として出力される。このデジタル画像信号は、2つに分岐され、一方がデジタル信号処理部130に入力され、信号処理される。信号処理後のデジタル画像信号はデジタル信号からアナログ信号に変換(以下、D/A変換とする)され、画像信号出力端子150から出力される。
また、アナログ信号処理部120から出力された画像信号の他方は、制御部140に入力される。制御部140は制御信号を生成し、撮像部110、アナログ信号処理部120およびデジタル信号処理部130の制御を行う。制御部140のこれらの制御により、撮像装置100は広範囲な輝度差を有する被写体であっても広い輝度領域(広ダイナミックレンジ)を表現可能とした撮像が可能となる。
撮像部110は被写体からの光を集光する撮像レンズ111と、撮像素子、例えばCCD112とを備える。
撮像部110においては、被写体からの光を撮像レンズ111により集光し、CCD112の受光面に結像する。CCD112の露光条件は、電子シャッタ速度を調節することにより決定される。CCD112は光電変換を行い、画像光量に応じた量の電荷をCCD112に蓄積する。この蓄積された蓄積電荷の電荷量に応じた画像信号がCCD112から出力される。
被写体の撮像時において、撮像部110に備えられるCCD112の電子シャッタは、異なる2つのシャッタ速度により撮像を交互に繰り返す。すなわち、低速シャッタ速度と、高速シャッタ速度とで撮像される。CCD112から交互に出力される画像信号は、撮像部110から出力され、アナログ信号処理部120に入力される。
アナログ信号処理部120は、交互に入力された低速シャッタ速度と、高速シャッタ速度とによって撮像されたアナログ画像信号のゲインの設定を行うAGC回路121と、アナログ信号からデジタル信号への変換を行うA/D変換回路122とを備える。
アナログ信号処理部120に入力されたアナログ画像信号は、AGC回路121と、A/D変換回路122とに順次伝送され、信号処理される。制御部140からの制御信号により、AGC回路121はアナログ画像信号毎にゲインを可変させることができる。
A/D変換回路121はアナログ画像信号をデジタル画像信号に変換する。変換後の画像信号、すなわち、低速シャッタ速度と、高速シャッタ速度とによって撮像されたデジタル画像信号は、アナログ信号処理部120から交互に出力され、デジタル信号処理部130に交互に入力される。
デジタル信号処理部130は、画像信号処理実行部131と、加算回路132と、合成されたデジタル画像信号からアナログ画像信号への変換を行うD/A変換回路133とを備える。
画像信号処理実行部131は、低速シャッタで撮像されたデジタル画像信号を信号処理する低速シャッタ用信号処理部131aと、高速シャッタ速度で撮像されたデジタル画像信号を処理する高速シャッタ用信号処理部131bとを備える。そして、低速シャッタ用信号処理部131aおよび高速シャッタ用信号処理部131bは、各々、メモリ回路と、切換回路と、特性変換回路とを有する。すなわち、低速シャッタ用信号処理部131aは、低速シャッタ用メモリ回路131a1と、低速シャッタ用切換回路131a2と、低速シャッタ用特性変換回路131a3とを有し、一方、高速シャッタ用信号処理部131bは、高速シャッタ用メモリ回路131b1と、高速シャッタ用切換回路131b2と、高速シャッタ用特性変換回路131b3とを有する。
次に、画像信号処理実行部131で行われる画像信号処理について、図2及び図3を参照して説明する。
図2は、撮像装置100の動作について説明した動作説明図である。
図2(A)は、垂直同期信号であり、撮像装置100は、この周期に同期して動作する。CCD112で撮像し、画像信号を出力する期間(1垂直同期期間)は、A01が低速シャッタ側の画像信号出力期間(以下、低速シャッタ期間とする)、A02が高速シャッタ側の画像信号出力期間(以下、高速シャッタ期間とする)、A03が低速シャッタ期間、A04が高速シャッタ期間、A05が低速シャッタ期間である。
図2(B)にCCD112の電子シャッタ動作を示す。CCD112の電子シャッタ動作は、CCD112の電荷蓄積と読出し時間の関係で1垂直期間の遅れを生じる。従って、図2(A)のような垂直同期信号に対して、電子シャッタ動作は、B01が高速シャッタ動作期間、B02が低速シャッタ動作期間となり、以下同様に高速シャッタ動作期間、低速シャッタ動作期間の繰り返しで、B03、B04、B05の動作期間となる。
図2(C)にAGC回路121の動作を示す。AGC回路121は、低速シャッタ動作期間と、高速シャッタ動作期間とで、独立で動作する。C01が低速シャッタ用動作期間、C02が高速シャッタ用動作期間となり、以下同様に繰り返し、C03、C04、C05の動作期間となる。
図2(D)は、CCD112から出力される画像信号で、D01が低速シャッタ画像信号、D02が高速シャッタ画像信号となり、以下同様な繰り返しで、D03、D04、D05となる。
図2(D)のCCD112から出力される低速シャッタ画像信号および高速シャッタ画像信号の出力特性について、図3を用いて補足する。
図3は、CCD112の撮像特性を示した説明図である。横軸は輝度(明るさ)、縦軸は映像出力、すなわち、低速シャッタと高速シャッタの入射光量に対する画像信号の出力レベルを示している。図3において、低速シャッタによる画像信号の出力特性は3aであり、低速シャッタ出力の飽和点は3bである。一方、高速シャッタの画像出力特性は3cであり、高速シャッタ出力の飽和点は3dである。
図3を参照すれば、低速シャッタ画像信号は飽和に達する入射光量が小さく、飽和に達するのが早い。一方、高速シャッタ画像信号は飽和に達する入射光量が大きく、飽和に達するのが遅い。このことから、図2(D)の画像出力信号の特性において、D01(低速シャッタ画像信号)では、1垂直同期期間内に飽和して、出力が頭打ちとなっている。一方、D02(高速シャッタ画像信号)では、1垂直同期期間内に飽和がなく、緩やかに出力が増加している。
図2(E)は、図2(D)の信号入力による図1に示されるアナログ信号処理部120のA/D変換回路122からの出力である。即ち、図2(E)は、図2(D)のデジタル信号である。
図2(E)において、E01が低速シャッタ画像信号、E02が高速シャッタ画像信号で、以下、同様の繰り返しで、E03、E04、E05と画像信号が出力される。図2(E)によれば、低速シャッタ画像信号および高速シャッタ画像信号は両者とも間欠信号である。図示のように、低速シャッタ画像信号はE01、E03およびE05とで形成され、高速シャッタ画像信号はE02およびE04とで形成されている。
図1に示されるアナログ信号処理部120のA/D変換回路122から出力された低速シャッタ画像信号は、一方が、低速シャッタ用メモリ回路131a1を経由して、低速シャッタ用切換回路131a2に入力され、他方は、低速シャッタ用切換回路131a2に直接入力される。低速シャッタ用切換回路131a2は、画像信号を1垂直期間毎に低速シャッタ用メモリ回路131a1側からの入力と、アナログ信号処理部120のA/D変換回路122側からの入力とを切り換えることで、間欠信号を連続信号とする。
図2(F)は、連続信号となった低速シャッタ画像信号を示す。尚、図2(F)において符号Mが付されている信号は、低速シャッタ用メモリ回路131a1から入力された画像信号を示している。この図2(F)は、図2(E)において、間欠となっているE02およびE04の期間に低速シャッタ用メモリ回路131a1側からの入力に切り換え、低速シャッタ用メモリ回路131a1のメモリに蓄積された低速シャッタ画像信号を入力することで生成される。
一方、高速シャッタ画像信号については、図2(G)に示す。高速シャッタ画像信号においても連続信号とするプロセスは低速シャッタ画像信号の場合と同様である。したがって、高速シャッタ画像信号については、その説明を省略する。
図1に示される低速シャッタ用切換回路131a2および高速シャッタ用切換回路131b2で連続信号となった低速シャッタ画像信号および高速シャッタ画像信号は、低速シャッタ用特性変換回路131a3および高速シャッタ用特性変換回路131b3において、例えば、ガンマ特性を得る特性変換がなされる。特性変換後の低速シャッタ画像信号および高速シャッタ画像信号は、それぞれ、図2(H)および図2(I)に対応する。
図1に示される画像合成部としての加算回路132は、画像信号処理実行部131に備えられる低速シャッタ用特性変換回路131a3および高速シャッタ用特性変換回路131b3において特性変換された低速シャッタ画像信号および高速シャッタ画像信号を、所定の条件の下加算し、1つの合成デジタル画像信号を得る。なお後述するように、この加算が行われるのは、低速シャッタ速度と光速シャッタ速度の差が所定の閾値より大となる場合である。また、画像合成は必ずしも必要なく、使い方によっては別々に出力することも可能である。
図2(J)および図2(K)は、特性変換後の低速シャッタ画像信号及び高速シャッタ画像信号を加算することを示す説明図である。図2(K)は、図2の(J)をアナログ的に示したものである。この図2(K)のK01〜K05の期間の各期間における、出力特性信号の詳細を示したものが図3の符号3eである。この画像信号の出力特性3eは、低速シャッタ画像信号特性3aと、高速シャッタ画像信号特性3cとを合成し、それらの中間の信号特性を持つ。すなわち、画像の輝度出力が最適に調整されたものである。なお、この合成比率は、後述するマイクロコンピュータ回路142に含まれる合成比率制御信号生成部526において決定される。
図1に示されるD/A変換回路133は、加算回路132において合成された画像信号のデジタル信号からアナログ信号への変換を行い、アナログ画像信号を出力する。D/A変換回路133により出力されたアナログ画像信号は、画像信号出力端子150より撮像装置100の出力として出力される。
制御部140は、画像信号情報から輝度を算出する画像信号情報取得部141と、マイクロコンピュータ回路(以下、マイコン回路とする)142と、CCDのシャッタ速度を制御及び駆動させる電子シャッタ回路143とを備える。
制御部140は、画像信号情報取得部141により低速シャッタ画像信号及び高速シャッタ画像信号から画像信号情報を取得し、取得した画像信号情報に基づき、撮像装置100を制御する制御信号(低速/高速シャッタ速度制御信号)をマイコン回路142により生成する。マイコン回路142により生成された制御信号のうち、撮像部110を制御する制御信号は電子シャッタ回路143に入力され、撮像部110に備えられるCCD112の電子シャッタを制御する制御信号を出力する。
画像信号情報取得部141は、まず、画像信号情報を取得するために、撮像した1画面分の画像信号を分割する。画像信号情報取得部141は、分割した画像信号に対して、画像信号情報である輝度を積算する輝度積算値回路141aと、輝度のピーク値を検出する輝度ピーク値検出回路141bと、撮像した1画面分の画像信号を分割するゲート波形発生回路141cとを備える。
画像信号情報取得部141は、まず、分割画像輝度積算値および分割画像輝度ピーク値を算出するために、撮像により得た1画面分の画像信号を分割する。
図4は1画面分の画像信号を分割し、画面分割した説明図である。図4においては、撮像した全体画面11の1画面分の画像信号を、例えば、25分割等、複数のエリアに分割し、25個の分割画面12の画像信号の集合とする。この画面分割は、画像信号情報取得部141に備えられるゲート波形発生回路141cで生成したゲート信号を用いて実行される。
ゲート波形発生回路141cは、水平同期パルス(以下、HDパルスとする)、垂直同期パルス(以下、VDパルスとする)、クロックパルス(以下、CLKパルスとする)を用いてゲート信号を生成する。このゲート信号は輝度を積算する輝度積算値回路141aと、輝度のピーク値を検出する輝度ピーク値検出回路141bとに伝送され、撮像した全体画面11の1画面分の画像信号を25個の分割画面12に分割する。
図5は、画像信号情報取得部141に備えられる輝度積算値回路141aの機能ブロック図である。
図5に示される輝度積算値回路141aは、分割画面12の1画面分の画像信号毎に輝度積算値を算出する。輝度積算値回路141aは、アナログ信号処理部120から出力された画像信号およびゲート波形発生回路141cで発生したゲート信号をゲート回路201に入力し、設定された分割画面12の画面範囲の画像信号をゲートする。ゲートされた画像信号は、積算処理部202で輝度の積算が実行され、積算出力制御回路203で図1に示されるマイコン回路142からの出力制御信号により、輝度積算値が出力される。出力された輝度積算値はマイコン回路142に入力される。
積算処理部202で実行される輝度積算は、ゲートされた画像信号内の各画素に対して行われ、積算処理部202が備える積算回路202aおよび1画素保持回路202bでなされる。積算回路202aは入力された1画素分の画像信号の輝度値と既に積算処理が完了した画素分の画像信号の輝度値とを加算し、加算した輝度値を1画素保持回路202bに入力する。1画素保持回路202bは入力された輝度値を記憶し、記憶した輝度値を積算回路202aにフィードバックし、積算回路202aに入力された画像信号の輝度値との加算を繰り返し、ゲートされた画像信号の輝度の積算値を算出する。算出された輝度の積算値は、図1に示されるマイコン回路142からの出力制御信号により、積算出力制御回路203により1画素保持回路202bからの出力を受け付ける。受け付けられた輝度の積算値は、積算出力制御回路203から出力され、マイコン回路142に伝送される。
図6は、画像信号情報取得部141に備えられる輝度ピーク値検出回路141bの機能ブロック図である。
図6に示される輝度ピーク値検出回路141bは、分割画面12の1画面分の画像信号毎の輝度値のピーク値を検出する。輝度ピーク値検出回路141bは、輝度積算値回路141aと同様にして、アナログ信号処理部120から出力された画像信号およびゲート波形発生回路141cで発生したゲート信号を輝度ピーク値検出用ゲート回路301に入力し、設定された分割画面12の画面範囲の画像信号をゲートする。輝度ピーク値検出用ゲート回路301はゲートした画像信号を1画素ずつ出力する。
輝度ピーク値検出回路141bは、ゲートした画像信号の輝度ピーク値を検出する。輝度ピーク値の検出は、連続する2画素分の輝度を加算してから行う。これは、CCD112の光学色フィルタが補色モザイクの場合、信号の大きさが画素単位で変化するためである。2画素分の輝度を加算することにより、色フィルタの違いによる影響が無くなる。
2画素分の輝度を加算するには、入力された現信号と、輝度ピーク値検出用1画素保持回路302で1画素分遅らせた信号、すなわち、現信号に対して1画素前の信号とを輝度加算回路303において加算する。加算された2画素分の輝度値は1単位としてピーク値の検出処理がなされ、2画素保持回路304に入力される。2画素保持回路304は、2画素保持信号発生回路305から信号を受けて、2画素分の輝度値を1単位とした輝度値信号を生成する。
2画素保持回路304から出力された現信号を含む輝度値信号は、比較回路306に入力され、現信号に対して2画素前の信号を含む輝度値信号と比較される。比較回路306は、2つの輝度値信号を比較し、輝度値の大きい方を選択する選択信号を生成して、切換回路307に供給する。切換回路307は、比較回路306からの選択信号に基づき、現信号と、現信号に対して2画素前の信号を含む輝度値信号とのうち、輝度値の大きい一方を選択する。この選択された信号は、輝度値信号保持回路308に入力され保持される。
輝度値信号保持回路308で保持された輝度値信号は、比較回路306にフィードバックされ、2画素保持回路304からの輝度値信号との比較処理を繰り返す。この比較処理は、輝度ピーク値検出用ゲート回路301から出力される画像信号の出力が終了するまで行われる。比較処理完了後、ピーク値出力制御回路309は、図1に示されるマイコン回路142からの出力制御信号により、輝度値信号保持回路308の出力すなわち、輝度ピーク値信号の出力を受け付ける。出力を受け付けられた輝度ピーク値信号は、ピーク値出力制御回路309から出力され、マイコン回路142に伝送される。
図7は、画像信号情報取得部141に備えられるゲート波形発生回路141cの機能ブロック図である。
図7に示されるように、ゲート波形発生回路141cは、ゲートする範囲を設定する垂直方向設定部401および水平方向設定部402、並びにゲート信号を生成する合成回路403を備える。ゲート波形発生回路141cは、入力されたVDパルス,HDパルス,CLKパルスの3つの信号からゲートするエリアを設定したゲート信号を生成し、出力する。
垂直方向のゲート範囲の設定は、垂直方向設定部401で行われる。垂直方向設定部401に入力されたVDパルスは、まず垂直同期リセット信号発生回路401aに入力される。垂直同期リセット信号発生回路401aはリセット信号を生成し、生成されたリセット信号は、垂直方向スタート位置設定回路401bに入力される。垂直方向スタート位置設定回路401bは、HDパルスをカウントし、垂直方向のスタート点を決める。垂直方向のスタート点が決まれば、このスタート点より、垂直方向幅設定回路401cで、HDパルスをカウントし、垂直方向の幅を設定することができる。垂直方向幅設定回路401cで設定された垂直方向の幅は、垂直幅信号として合成回路403に入力される。
一方、水平方向のゲート範囲の設定は、水平方向設定部402で行われる。水平方向設定部402に入力されたHDパルスは、まず水平同期リセット信号発生回路402aに入力される。水平同期リセット信号発生回路402aはリセット信号を生成し、生成されたリセット信号は、水平方向スタート位置設定回路402bに入力される。水平方向スタート位置設定回路402bは、CLKパルスをカウントし、水平方向のスタート点を決定する。水平方向のスタート点が決まれば、このスタート点より、水平方向幅設定回路402cで、CLKパルスをカウントし、水平方向の幅を決めることができる。水平方向幅設定回路402cで設定された水平方向の幅は、水平幅信号として出力され、合成回路403に入力される。
垂直方向幅設定回路401c及び水平方向幅設定回路402cから得られた垂直幅信号及び水平幅信号は、合成回路403で合成される。この合成された信号がゲート信号となって、ゲート波形発生回路141cから出力される。
図8は、制御部140が備えるマイコン回路142の回路ブロック図である。
マイコン回路142は、主に、輝度積算値及び輝度ピーク値に基づき輝度平均値を算出する輝度平均値算出部510と、その輝度平均値に基づきシャッタ速度制御信号を出力する制御信号生成部520とから構成されている。
マイコン回路142には、画像信号情報として、画像信号情報取得部141が備える輝度積算値回路141aおよび輝度ピーク値検出回路141bから輝度の積算値およびピーク値が入力される。入力された輝度の積算値およびピーク値は輝度平均値算出部510に入力され、輝度平均値が算出される。算出された輝度平均値は、制御信号生成部520に入力され、まず、電子シャッタ速度が計算される。次に、電子シャッタ速度の計算結果から適切な撮像画像が得られるように撮像装置100の各部を制御する制御信号を生成する。
マイコン回路142が参照するデータを視覚的に表した例を図9に示す。この図9を用いて、マイコン回路142が備える輝度平均値算出部510の輝度平均値算出処理について説明する。
輝度平均値算出部510は、輝度積算値回路141aから得られた低速シャッタ画像信号の輝度積算値(以下、低速輝度積算値とする)と、輝度ピーク値検出回路141bから得られた低速シャッタ画像信号の輝度ピーク値(以下、低速輝度ピーク値)とに基づいて、分割画面12を輝度飽和しているエリア(以下、輝度飽和エリアとする)13と、輝度飽和していないエリア(以下、輝度不飽和エリアとする)14とに分割する。
輝度飽和エリア13と輝度不飽和エリア14の分別は、まず、分割画面12毎の低速輝度積算値から低速シャッタ画像信号の輝度平均値(以下、低速輝度平均値とする)を求めることにより行われる。
図9(A)は低速輝度積算値を示す分割画面12の説明図である。この場合、例えば、輝度レベルが8Bit幅において、低速輝度平均値が200とする。そして、低速輝度平均値が200以上のエリアを抽出する。抽出された低速輝度平均値以上のエリアは図9(A)の破線で囲まれたエリアである。
次に、同じ低速シャッタ画像信号から得られる輝度ピーク値が8Bit幅の最大値となるエリアを抽出する。図9(B)は低速輝度ピーク値を示す分割画面12の説明図である。この図9(B)において、抽出された低速輝度ピーク値が最大値となるエリアは図9(B)の破線で囲まれたエリアである。
次に、低速輝度平均値が200以上、かつ、低速輝度ピーク値が8Bit幅の最大値のエリアを抽出する。図9(C)は、低速輝度積算値を示す分割画面12において、低速輝度積算値および低速輝度ピーク値から輝度飽和エリア13を算出する説明図である。低速輝度平均値が200以上、かつ、低速輝度ピーク値が8Bit幅の最大値として抽出されたエリアは、図9(A)および図9(B)の破線で囲まれたエリアの重なるエリアであり、図9(C)においては、破線で囲まれたエリアである。図9(C)の破線で囲まれたエリアを輝度飽和エリア13とし、その他のエリアを輝度不飽和エリア14としている。輝度飽和エリア13は、高速シャッタによる撮像対象とされる。
輝度飽和エリア13と輝度不飽和エリア14とに低速シャッタ画像信号が分けられた後、低速シャッタ画像信号の輝度不飽和エリア14から低速輝度平均値が算出される。
また、高速シャッタ画像信号については、低速シャッタ画像信号と同様にして、輝度飽和エリア13から高速シャッタ画像信号の輝度平均値(以下、高速輝度平均値とする)を算出する。図9(D)は高速シャッタ画像信号の輝度積算値の輝度不飽和エリア14から高速輝度平均値を算出する説明図を示している。
制御信号生成部520はシャッタ速度およびシャッタ速度比の演算を行う計算処理部521を備える。この計算処理部521は、低速輝度平均値を処理する低速シャッタ用計算処理部522と、高速輝度平均値を処理する高速シャッタ用計算処理部523とを備える。低速シャッタ用計算処理部522および高速シャッタ用計算処理部523により、低速シャッタ画像および高速シャッタ画像に対して、電子シャッタ回路143と、AGC回路121とを制御し、電子シャッタ速度と画像信号のゲインを可変させることにより、適切な撮像画像が得られる。
また、制御信号生成部520は、計算処理部521の他に低速シャッタ速度と高速シャッタ速度を比較し、それぞれのシャッタ速度に補正を加える比較部524と、画像信号の特性変換を制御する特性変換制御信号生成部525と、2つの画像信号の画像合成比率を制御する合成比率制御信号生成部526とを備える。
計算処理部521が備える低速シャッタ用計算処理部522は、低速シャッタ速度制御信号生成部522aと、低速用AGC回路制御信号生成部522bと、低速シャッタ微調整処理部522cとを備え、低速シャッタ速度制御信号およびAGC制御信号とを生成する。
低速シャッタ速度制御信号生成部522aは入力された低速輝度平均値から図1に示されるCCD112の電子シャッタ速度を変化させる低速シャッタ制御信号を生成する。入力された低速輝度平均値が適正範囲を超えている場合は大きな幅で粗く電子シャッタ速度を変化させる(以下、粗調整とする)。また、入力された低速輝度平均値が適正範囲内の場合は小さな幅で細かく電子シャッタ速度を変化させる(以下、微調整とする)。すなわち、電子シャッタ速度は、2段階に調整される。この制御結果により次第に低速輝度平均値が適正範囲の中心になるように低速シャッタ速度制御信号を生成する。生成された低速シャッタ速度制御信号は電子シャッタ回路143に入力され、CCD112のシャッタを駆動させる信号が出力される。
低速用AGC回路制御信号生成部522bは図1に示されるAGC回路121を制御するAGC制御信号を生成する。生成されたAGC制御信号はAGC回路121へ伝送され、AGC回路121の制御がなされる。
低速シャッタ微調整処理部522cは、長周期の画面輝度変動を補償するための処理を行う。照明光源の輝度変動、例えば、蛍光灯フリッカの周波数と、CCD112のフレーム周波数とが自然数倍で極めて近接している場合、折り返し歪による極めて長周期の画面輝度変動を生じる。この画面輝度変動を低速シャッタ微調整処理部522cで検出し、当該変動を抑圧するように処理を行う。
また、計算処理部521が備える高速シャッタ用計算処理部523は、高速シャッタ速度制御信号生成部523aと、高速用AGC回路制御信号生成部523bと、高速シャッタ微調整処理部523cとを備え、高速シャッタ速度制御信号およびAGC制御信号とを生成する。なお、これら高速シャッタ用計算処理部523の構成要素は、低速シャッタ用計算処理部523の低速シャッタ用の機能を高速シャッタ用に置き換えただけのものであるので、その説明は省略する。
比較部524は、低速シャッタ速度制御信号生成部522a及び高速シャッタ速度制御信号生成部523aから入力される低速シャッタ速度制御信号及び高速シャッタ速度制御信号に基づき高速シャッタ速度tH及びtLを比較する。シャッタ速度tH及びtLの比較は、高速シャッタ速度tHと低速シャッタ速度tLの差を算出し、その差が所定の閾値δ以下であるか否かで比較を実行する。その差が、所定の閾値δ以下であれば、高速シャッタ速度tHと低速シャッタ速度tLを同一の速度に補正するよう低速シャッタ速度制御信号及び高速シャッタ速度制御信号を変更し、閾値δより大であれば、高速シャッタ速度tHと低速シャッタ速度tLの補正を行うことなく、低速シャッタ速度制御信号及び高速シャッタ速度制御信号を電子シャッタ回路143にそのまま出力する。
特性変換制御信号生成部525には、比較部524で補正がなされた低速シャッタ速度制御信号および高速シャッタ速度制御信号が入力される。特性変換制御信号生成部525は入力されたシャッタ速度制御信号から特性変換制御信号を生成する。特性変換制御信号生成部525に低速シャッタ速度制御信号が入力された場合は、図1に示される低速シャッタ用特性変換回路131a3を制御する低速特性変換制御信号が得られる。
一方、高速シャッタ速度制御信号が入力された場合は、図1に示される高速シャッタ用特性変換回路131b3を制御する高速特性変換制御信号が得られる。生成された低速特性変換制御信号および高速特性変換制御信号は、低速シャッタ用特性変換回路131a3および高速シャッタ用特性変換回路131b3に伝送される。
低速特性変換制御信号および高速特性変換制御信号は、低速シャッタの画像と高速シャッタ画像を合成して、低輝度〜高輝度まで表現された、所謂ダイナミックレンジ拡大画像を構築する際、合成画像の最適化を図るための制御信号である。低速特性変換制御信号および高速特性変換制御信号は、低速シャッタ用特性変換回路131a3および高速シャッタ用特性変換回路131b3の制御に用いる。
画像合成の際に生ずる問題点として、2枚の画像を単純に加算しただけでは、拡大率が増大すると共に合成画面の階調特性に非直線歪みを生じ、コントラストのとれない画像となる問題点がある。従って、2枚の画像を加算する前に後述するダイナミックレンジ拡大率に応じて映像信号の特性を変換し、非直線歪みを抑えてコントラスト低下の改善を図るものである。
低速シャッタ用特性変換回路131a3および高速シャッタ用特性変換回路131b3の特性変換制御について説明する。
まず、ダイナミックレンジ拡大率を以下の式より演算する。
ダイナミックレンジ拡大率=低速シャッタ制御信号/高速シャッタ制御信号
ここで演算されるダイナミックレンジ拡大率は、露光条件を設定した後のダイナミックレンジ拡大率である。
このダイナミックレンジ拡大率の値は、計算処理部521で演算され、演算結果は、低速特性変換制御信号および高速特性変換制御信号として出力される。
低速シャッタ用特性変換回路131a3及び高速シャッタ用特性変換回路131b3は、入力X−出力Yの特性としてX1〜X0.7とlog101〜10のテーブルを持っており、ダイナミックレンジ拡大率に応じてテーブルを切り換え、画像信号に対する非直線歪みの改善を行う、以下にダイナミックレンジ拡大率に対するテーブル選択の関係を示す。
ダイナミックレンジ拡大率<16の場合……X1のテーブルを選択
16≦ダイナミックレンジ拡大率≦64の場合……X0.7のテーブルを選択
64<ダイナミックレンジ拡大率の場合……X1のテーブルを選択
特性変換制御信号生成部525は、上記条件の結果を低速特性変換制御信号及び高速特性変換制御信号として生成し、低速シャッタ用特性変換回路131a3及び高速シャッタ用特性変換回路131b3のテーブル切換を自動制御で行う。
合成比率制御信号生成部526は、比較部524において補正がなされた低速シャッタ速度制御信号及び高速シャッタ信号制御信号に基づき、それら2つの画像信号の合成比率を制御する合成比率制御信号を生成する。生成された合成比率制御信号は図1に示される加算回路132に伝送される。
合成比率制御の目的は、特性変換制御と同様に低速シャッタの画像と高速シャッタ画像の合成を最適化し、合成画像のコントラストを高めるものである。画像合成の際の問題点としては、ダイナミックレンジを大きくしていった場合、白浮きした画像となりコントラストの劣化が大きくなる問題点がある。
このコントラストの劣化の原因は、低速シャッタ画像のほとんどが飽和エリアとなり、飽和信号に高速シャッタ画像の信号が乗るためである。コントラストの劣化を改善するために、拡大率の増加と共に高速シャッタ画像の合成割合を大きくしていき、画像の白浮きを抑圧することでコントラスト低下の補正を図る。特に、合成画像のコントラスト向上には、特性変換制御と同時にこの合成比率制御を行うと効果が高い。
合成比率制御信号生成部526の動作は、特性変換制御信号生成部525と同様にダイナミックレンジ拡大率を演算し、演算結果から低速シャッタと高速シャッタの画像合成比率を切り換えるための合成比率制御信号を生成する。この合成比率制御信号は図1に示される画像信号合成部としての加算回路132へ送られ、2枚の画像の合成配分、すなわち合成比率を自動制御する。
このダイナミックレンジ拡大率による合成比率制御の関係は以下の通りである。
ダイナミックレンジ拡大率=1のとき……L100%:H0%
1<ダイナミックレンジ拡大率<6のとき……L94%:H6%
6≦ダイナミックレンジ拡大率≦8のとき……L88%:H12%
8<ダイナミックレンジ拡大率のとき……L75%:H25%
ただし、上記の合成比率は一例であって、必要に応じて変えても良い。
次に、図10を参照して、本発明の第1実施形態に係る撮像装置の画像出力までの制御をフローチャートによって説明する。なお、以下、図10及び図11における「S」は「STEP」の意である。
まず、CCD112により被検知体からの光を受光し、前述のようにして、輝度飽和エリア13と輝度不飽和エリア14とに分割後、各々のエリア13,14の画像の輝度を検出する(STEP101)。そして、マイコン回路142内の輝度平均値算出部510により、分割した各エリア13、14における輝度信号の平均振幅値を算出する(STEP102)。そして、計算処理部521により、輝度信号の平均振幅値に基づいて高速シャッタ速度tH及び低速シャッタ速度tLが決定される(STEP103)。
次に、計算処理部521により算出された高速シャッタ速度tH及び低速シャッタ速度tLは、比較部524に入力される。この比較部524において、高速シャッタ速度tHと低速シャッタ速度tLとの差が、所定の閾値δ以下であるか否かが判断される(STEP104)。以下、符号tH’は、補正後の高速シャッタ速度を表し、符号tL’は、補正後の低速シャッタ速度を表す。所定の閾値δより高速シャッタ速度tH及び低速シャッタ速度tLのシャッタ速度の差が大きければ(STEP104,No)、tHとtLが補正されることなくtH’、tL’として決定される。これを符号で表すと、tH’=tH、tL’=tLとなる(STEP105)。なお、計算処理部521により算出されるシャッタ速度tH,tLは絶えず変動しているが、補正後、電子シャッタ回路143に送られるシャッタ速度tH’,tL’は一定値とされる。
一方、被写体に高輝度と低輝度の対象物が混在せず、対象物の輝度差が小さくなると、高速シャッタ速度tHと低速シャッタ速度tLが近い値となる。そして、そのシャッタ速度の差が閾値δ以下になると(STEP104,Yes)、tH’、tL’それぞれに対して高速シャッタ速度tHと低速シャッタ速度tLとの平均値となるように補正がなされる。即ち、シャッタ速度tH’=tL’=(tH+tL)/2とされる(STEP106)。なお、シャッタ速度tH、tLの差が小さい場合の補正値は、このように高速シャッタ速度tHと低速シャッタ速度tLとを平均した平均値を用いても良いし、高速シャッタtHまたは低速シャッタtLのどちらか一方の値を用いても良い。
以上のようにして、被写体の輝度差が小さい場合は連続してtH’=tL’の状態を維持していく。しかしながら、被写体の状況が変化して分割画像の間の輝度差が開いてくると高速シャッタ速度tHと低速シャッタ速度tLの差が大きくなってくる。このような場合、比較部524において閾値δを越えるようになると、同一シャッタ速度をやめて、補正をすることなく別々のシャッタ速度tH’、tL’を出力するようにする。
そして、被写体の輝度差が大きい場合、高速シャッタ速度tH’で高速シャッタ画像を、低速シャッタ速度tL’で低速シャッタ画像をそれぞれCCD112により撮像し(STEP107)、それらの画像を合成比率制御信号生成部526からの出力に基づき加算回路132において加算(画像合成)し(STEP109)、ダイナミックレンジの広い画像が出力される(STEP110)。一方、被写体の輝度差が小さくなり、高速シャッタ速度tHと低速シャッタ速度tLが同一シャッタ速度に補正された場合においては、撮像(STEP110)により得られた画像は、加算(合成)されることなく、そのまま出力される(STEP109)。
すなわち、被写体の輝度差が小さくなると、高速シャッタ速度tHで撮影された高速シャッタ画像tHと低速シャッタ速度tLで撮影された低速シャッタ画像は殆ど差がなくなっているので、加算してもそれほどダイナミックレンジ向上の効果が期待できない。むしろ、画像の加算によって時間的なLPFがかかり、高速で動いている被写体がぼけるという弊害が生じる。
本実施の形態ではこのように、高速シャッタ速度tHと低速シャッタ速度tLの輝度差が小さくなった場合には、2つのシャッタ速度tH,tLを比較部524により同一シャッタ速度tH’,tL’に補正して、撮像により得られた画像を加算回路132で加算(合成)することなく出力するので、高速で動いている被写体がぼけるという弊害を生じさせないという大きな効果を持つ。
(第2実施形態)
次に、本発明に係る第2実施形態の撮像装置を説明する。なお、第2実施形態の撮像装置の構成は図1及び図5〜図8と同様であり、その比較部524において行われる処理が異なるものである。
上記第1実施形態では、補正により決定された同一シャッタ速度tH’=tL’=(tH+tL)/2を解除する条件は、閾値δを超える場合とされている。しかしながら、第1実施形態では、被写体の輝度差が閾値δに近い値で変化した場合に、同一シャッタ速度tH’=tL’=(tH+tL)/2と、別々のシャッタ速度tH’=tH,tL’=tLとに小刻みに変動し、画像の連続性が保てずに、見にくい画像となる虞がある。そこで、第2の実施形態においては、上記のような虞を解消する対処策として、閾値δより大きな閾値δ1(δ<δ1)を同一シャッタ速度の解除条件として設定している。すなわち、tH’、tL’が同一シャッタ速度に補正された後において、高速シャッタ速度tHと低速シャッタ速度tLとの差が閾値δ1より大きくなった場合、同一シャッタ速度への補正(tH’=tL’)を解除するように設定している。これにより、所定のヒステリシス効果が生じ、上記の問題を解決している。
この処理を詳細に説明すると、図11に示すフローチャートとなる。まず、第1実施形態と同様の工程を経て(STEP201〜STEP202)、高速シャッタ時間tH及び低速シャッタ時間tLを算出する(STEP203)。続いて、同一シャッタ速度に補正されているか否かが判定される(STEP204)。同一シャッタ速度に補正がなされていない(tH’≠tL’)と判断されると(STEP204,No)、次に、(tH−tL)≦δであるか否かが判断される(STEP205)。一方、同一シャッタ速度に補正がなされている(tH’=tL’)と判断されると(STEP204,Yes)、次に、tH−tL>δ1であるか否かが判断される(STEP206)。
STEP205は、第1実施形態のSTEP104と同意であり、その後の工程STEP207〜STEP212も第1実施形態のSTEP105〜STEP110と同意であるため、その説明は省略する。STEP206において、高速シャッタ速度tHと低速シャッタ速度tLとの差が閾値δ1よりも大きい場合、STEP207において、同一シャッタ速度の補正が解除される。一方、高速シャッタ速度tHと低速シャッタ速度tLの差が閾値δ1以下である場合、STEP208において同一シャッタ速度に補正されたままの状態とされる。
上記のように、第2実施形態は、第1実施形態に備わっていないSTEP204とSTEP206の処理工程を備えており、画像の連続性を保つことが可能となり、自然な画像が得られる。また、同一シャッタ速度tH’=tL’=(tH+tL)/2に統一するように説明してきたが、低速シャッタ速度tLに統一することもできる。このようにすれば、低速シャッタ画像は、不連続が生じず自然な画像となる。また同様に、高速シャッタ速度tHに統一することも可能である。
このように本発明の第1及び第2実施形態に係る撮像装置によれば、図12に示すように、例えば、屋内と屋外とのように被写体の輝度差が大きい状況においては、図12(a)に示すように、主に人物が被写体とされる輝度の低い屋内1000に対してシャッタ速度を合わせた画像(低速シャッタ画像)を撮像し、図12(b)に示すように、輝度の高い屋外2000に対してシャッタ速度を合わせた画像(高速シャッタ画像)を撮像すれば、それらを図12(c)に示すように画像合成し、ダイナミックレンジの広い最適な画像を出力することが可能である。したがって、明るい部分或いは暗い部分が共に含まれているシーンであっても、鮮明な画像が得られる。一方、被写体の輝度差が小さい状況においては、1つのシャッタ速度で撮像が行われるので、高速に移動する物体があった場合にも、二重像になる、或いは動きが不自然になるという欠点がなく、違和感のない自然な画像が得られるという大きな効果がある。そして、この画像信号をダイレクトにモニタ上に表示して観測に使う場合には、自然な見やすい画像が得られる。なお、この場合、モニタ上に表示するのでなければ必ずしも画像合成は必要なく、別々に出力することも可能である。これらの信号を用いて、画像処理を行う場合には、信号を合成しないで、別々に出力したほうが処理がしやすくなるというメリットがある。
また、この画像信号を信号処理回路に通して、各種の画像処理を施そうとする場合には精度よく正確な処理ができるため、処理が容易であり、ミスのない処理が可能になるという効果がある。
また、輝度差が小さい状況においては、同一シャッタ速度になるために、フレームごとに画像の変化が小さくなり、自然な画像が得られるという大きな効果がある。また、被写体に時間経過による変化が無ければ、2種類の画像信号に変化が無いため、信号処理の制度が向上する。
さらにまた、時間経過により、被写体の輝度差が大きくなった場合には、直ちに、ダイナミックレンジの広い画像が得られるという効果がある。また、シャッタ速度が接近したかどうかの判断は、高速シャッタ速度tHと低速シャッタ速度tLを比較してこの差を例えばtH−tL≦δ=1/250sとして判定する。しかし、この付近で細かく変化すると合成画像が得られたり、単一の画像になったり、チャッタリングのように変化する場合がある。これを回避するために、合成画像から単一画像に変える際はδ1=1/250s、単一画像から合成画像に戻る際にはδ12=1/100sのように閾値を変えてヒステリシス特性を持たせることにより、細かくチャッタリングして変化することなく、一層、自然な画像を得ることが可能になる。
以上、発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。例えば、各ブロックの組み合わせは任意であり、撮像素子として、CCD112の代わりにCMOSセンサを使用することも可能である。また、上記画像装置は、単体の装置で構成する必要はなく、複数の装置の組み合わせであってもよく、例えば、制御部140を汎用のパーソナルコンピュータとする構成であってもよい。
100…撮像装置、110…撮像部、111…撮像レンズ、112…CCD、120…アナログ信号処理部、121…AGC回路、122…A/D変換回路、130…デジタル信号処理部、131…画像信号処理実行部、131a…低速シャッタ用信号処理部、131a1…低速シャッタ用メモリ回路、131a2…低速シャッタ用切換回路、131a3…低速シャッタ用特性変換回路、131b…高速シャッタ用信号処理部、131b1…高速シャッタ用メモリ回路、131b2…高速シャッタ用切換回路、131b3…高速シャッタ用特性変換回路、132…加算回路、133…D/A変換回路、140…制御部、141…画像信号情報取得部、141a…輝度積算値回路、141b…輝度ピーク値検出回路、141c…ゲート波形発生回路、142…マイコン回路、143…電子シャッタ回路、150…画像信号出力端子。