JP4688021B2 - AC-AC direct conversion power converter - Google Patents
AC-AC direct conversion power converter Download PDFInfo
- Publication number
- JP4688021B2 JP4688021B2 JP2005006143A JP2005006143A JP4688021B2 JP 4688021 B2 JP4688021 B2 JP 4688021B2 JP 2005006143 A JP2005006143 A JP 2005006143A JP 2005006143 A JP2005006143 A JP 2005006143A JP 4688021 B2 JP4688021 B2 JP 4688021B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- switch
- voltage phase
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
本発明は、コンデンサ等の大形のエネルギーバッファを用いることなく、半導体スイッチング素子を用いて多相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流−交流直接変換形電力変換装置（以下、単に直接変換装置ともいう）に関し、特に、電源の短絡や負荷端の開放を防止するための転流方法に特徴を有する直接変換装置に関するものである。 The present invention provides an AC-AC direct conversion type that directly converts a polyphase AC voltage into a polyphase AC voltage having an arbitrary magnitude and frequency using a semiconductor switching element without using a large energy buffer such as a capacitor. More particularly, the present invention relates to a direct conversion device characterized by a commutation method for preventing a short circuit of a power source and an opening of a load end.
図６は、この種の直接変換装置として周知であるマトリクスコンバータの概念的な回路図である。なお、図６では、入力相のＲ，Ｓ，Ｔ相と出力相のＵ相との間に接続される交流スイッチを示してあるが、入力相のＲ，Ｓ，Ｔ相と他の出力相であるＶ相、Ｗ相との間に接続される交流スイッチも同様の接続構成であり、三相交流電源と負荷との間に合計９個の交流スイッチが接続されることになる。
図６において、マトリクスコンバータの出力相（Ｕ相）一相分は、交流入力端子Ｒ，Ｓ，Ｔ及び交流出力端子Ｕの間に接続されるＩＧＢＴ等の単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕにより、双方向性の交流スイッチＳＡ，ＳＢ，ＳＣが構成される。
FIG. 6 is a conceptual circuit diagram of a matrix converter known as this type of direct conversion device. 6 shows an AC switch connected between the R, S, and T phases of the input phase and the U phase of the output phase. However, the R, S, and T phases of the input phase and other output phases are shown. The AC switch connected between the V-phase and the W-phase has the same connection configuration, and a total of nine AC switches are connected between the three-phase AC power supply and the load.
In FIG. 6, one phase of the output phase (U phase) of the matrix converter is an unidirectional switch S ru , S ur , S such as an IGBT connected between the AC input terminals R, S, T and the AC output terminal U. us, S su, S ut, by S tu, bidirectional AC switch S a, S B, S C is formed.
上記マトリクスコンバータでは、電源の短絡及び負荷端の開放を防止するため、転流時間を設ける必要がある。すなわち、電源の短絡は過大な短絡電流によってスイッチを破壊する原因となり、また、負荷が誘導性の場合には負荷端の開放により誘導性エネルギーの還流経路が消失し、過大なサージ電圧がスイッチに印加されてスイッチを破壊するため、これらを防止することが必要である。 In the matrix converter, it is necessary to provide a commutation time in order to prevent a short circuit of the power source and the opening of the load end. That is, the short circuit of the power supply causes the switch to be destroyed due to an excessive short circuit current, and when the load is inductive, the return path of inductive energy disappears by opening the load end, and an excessive surge voltage is applied to the switch. In order to destroy the switch when applied, it is necessary to prevent these.
例えば、図６のＲ相に接続されている交流スイッチＳＡからＳ相に接続されている交流スイッチＳＢに転流させる場合、まずＳ相の交流スイッチＳＢのうち逆バイアスが印加されている単方向スイッチＳｓｕをオンし、Ｒ相の交流スイッチＳＡからＳ相の交流スイッチＳＢに転流した後に一定時間（転流時間）が経過してから、Ｓ相の交流スイッチＳＢのうち順バイアスが印加される単方向スイッチＳｒｕをオフする必要がある。 For example, when the commutation in the AC switch S B, which is connected to the S-phase from the AC switch S A which is connected to the R-phase in Fig. 6, the reverse bias of the AC switch S B of first S-phase is applied The unidirectional switch S su is turned on, and after a certain time (commutation time) has elapsed after commutation from the R-phase AC switch S A to the S-phase AC switch S B , the S-phase AC switch S B It is necessary to turn off the unidirectional switch S ru to which the forward bias is applied.
この種の技術は、例えば後述の特許文献１に記載されており、各相の交流スイッチＳＡ，ＳＢ，ＳＣに印加されている電源電圧の大きさを検出し、電源電圧の大きな相から小さな相への転流モードであるか電源電圧の小さな相から大きな相への転流モードであるかを判別し、各モードに応じて転流パターンを生成する。また、各交流スイッチＳＡ，ＳＢ，ＳＣの両端の電圧を検出し、同一出力相内の単方向スイッチを駆動する他のゲートパルスに基づいて、多相の交流スイッチ内の単方向スイッチのオンオフ順序を切り替えて転流パターンを発生する必要がある。
Such techniques are described, for example, in
ここで、図７は、図６における各相の交流スイッチＳＡ，ＳＢ，ＳＣを、Ｒ相、Ｓ相、Ｔ相の電圧の大きさに応じて最大電圧相ｖｍａｘ、中間電圧相ｖｍｉｄ、最小電圧相ｖｍｉｎにそれぞれ接続される交流スイッチＳ１，Ｓ２，Ｓ３に置き換えて表したものである。従って、図７の交流スイッチＳ１，Ｓ２，Ｓ３及び単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂは、図６に示した交流スイッチＳＡ，ＳＢ，ＳＣ及び単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕと物理的に一致するものではなく、例えば図７における交流スイッチＳ１は図６の交流スイッチＳＡ，ＳＢ，ＳＣの何れかになり得る。 Here, FIG. 7 shows that the AC switches S A , S B , and S C of each phase in FIG. 6 are set to the maximum voltage phase v max and the intermediate voltage phase according to the magnitudes of the R-phase, S-phase, and T-phase voltages. This is shown by replacing the AC switches S 1 , S 2 , and S 3 connected to v mid and the minimum voltage phase v min , respectively. Accordingly, the AC switches S 1 , S 2 , S 3 and the unidirectional switches S 1a , S 1b , S 2a / b , S 2b / a , S 3a , S 3b in FIG. 7 are the same as the AC switch S shown in FIG. a, S B, S C and unidirectional switches S ru, S ur, S us , S su, S ut, not physically coincide with S tu, for example AC switch S 1 in FIG. 7 in FIG. 6 AC switch S a, S B, may be either of S C.
また、図７において、最大電圧相ｖｍａｘ、中間電圧相ｖｍｉｄ、最小電圧相ｖｍｉｎとの接続関係に起因する印加電圧の極性から、サフィックスａを付した単方向スイッチＳ１ａ，Ｓ３ａはＩＧＢＴモードで動作するスイッチ、サフィックスｂを付した単方向スイッチＳ１ｂ，Ｓ３ｂは還流ダイオードモードで動作するスイッチをそれぞれ示している。
ここで、ＩＧＢＴモードとは、コレクタ−エミッタ間に順電圧が印加されている（コレクタ電圧がエミッタ電圧より高い）状態の動作モードをいい、ゲートオンと同時に電流が流れる動作モードである。また、還流ダイオードモードとは、コレクタ−エミッタ間に逆電圧が印加されている（コレクタ電圧がエミッタ電圧より低い）状態の動作モードをいい、この場合には、順電圧が印加されてゲートオンしないと電流が流れず、インバータにおける還流ダイオードとほぼ同様の作用になることから、還流ダイオードモードと称している。
In FIG. 7, the unidirectional switches S 1a and S 3a with a suffix a are given by the polarity of the applied voltage resulting from the connection relationship with the maximum voltage phase v max , the intermediate voltage phase v mid , and the minimum voltage phase v min. The switches that operate in the IGBT mode and the unidirectional switches S 1b and S 3b with the suffix b indicate switches that operate in the freewheeling diode mode, respectively.
Here, the IGBT mode refers to an operation mode in which a forward voltage is applied between the collector and the emitter (the collector voltage is higher than the emitter voltage), and is an operation mode in which a current flows at the same time as the gate is turned on. The freewheeling diode mode is an operation mode in which a reverse voltage is applied between the collector and the emitter (the collector voltage is lower than the emitter voltage). In this case, the forward voltage is applied and the gate is not turned on. Since no current flows and the operation is almost the same as that of a freewheeling diode in an inverter, it is called a freewheeling diode mode.
一方、中間電圧相ｖｍｉｄに接続される交流スイッチＳ２の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａについては、最大電圧相ｖｍａｘ及び中間電圧相ｖｍｉｄ間でスイッチングする場合（交流スイッチＳ２が下アームとして動作する場合）と、中間電圧相ｖｍｉｄ及び最小電圧相ｖｍｉｎ間でスイッチングする場合（交流スイッチＳ２が上アームとして動作する場合）とで、ＩＧＢＴモード、還流ダイオードモードになるスイッチが何れも入れ替わることになる。このため、サフィックスを２ａ／ｂ，２ｂ／ａとしてある。
例えば、最大電圧相ｖｍａｘ及び中間電圧相ｖｍｉｄ間の交流スイッチＳ１，Ｓ２でスイッチングする場合には、スイッチＳ２ａ／ｂがＩＧＢＴモード、スイッチＳ２ｂ／ａが還流ダイオードモードとなり、中間電圧相ｖｍｉｄ及び最小電圧相ｖｍｉｎ間の交流スイッチＳ２，Ｓ３でスイッチングする場合には、スイッチＳ２ａ／ｂが還流ダイオードモード、スイッチＳ２ｂ／ａがＩＧＢＴモードとなる。
On the other hand,
For example, when switching is performed with the AC switches S 1 and S 2 between the maximum voltage phase v max and the intermediate voltage phase v mid , the switch S 2a / b is in the IGBT mode, the switch S 2b / a is in the freewheeling diode mode, When switching is performed using the AC switches S 2 and S 3 between the voltage phase v mid and the minimum voltage phase v min , the switch S 2a / b is in the freewheeling diode mode and the switch S 2b / a is in the IGBT mode.
次に、図８は、図７の交流スイッチＳ１，Ｓ２，Ｓ３及び単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂのパルスパターンの一例を示す図であり、Ｓ１ ＊，Ｓ２ ＊，Ｓ３ ＊は各交流スイッチＳ１，Ｓ２，Ｓ３に対するゲートパルスである。なお、何れも“High”レベルがオン状態である。
ここでは、図８の時刻ｔ１〜ｔ４において交流スイッチＳ１，Ｓ２の単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａがオン、オフし、時刻ｔ５〜ｔ８において交流スイッチＳ２，Ｓ３の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂがオン、オフするものとする。
Next, FIG. 8 shows an example of pulse patterns of the AC switches S 1 , S 2 , S 3 and unidirectional switches S 1a , S 1b , S 2a / b , S 2b / a , S 3a , S 3b in FIG. S 1 * , S 2 * , S 3 * are gate pulses for the AC switches S 1 , S 2 , S 3 . In all cases, the “High” level is in the on state.
Here, the unidirectional switches S 1a , S 1b , S 2a / b and S 2b / a of the AC switches S 1 and S 2 are turned on and off at times t 1 to t 4 in FIG. 8, and times t 5 to t 8 , the unidirectional switches S 2a / b , S 2b / a , S 3a , S 3b of the AC switches S 2 , S 3 are turned on and off.
時刻ｔ１〜ｔ４における交流スイッチＳ１，Ｓ２間の転流は、時刻ｔ１において、転流先の還流ダイオードモードの単方向スイッチＳ２ｂ／ａをオンさせ、時刻ｔ２において、転流元のＩＧＢＴモードの単方向スイッチＳ１ａをオフさせ、時刻ｔ３において、転流先のＩＧＢＴモードの単方向スイッチＳ２ａ／ｂをオンさせ、時刻ｔ４において、転流元の還流ダイオードモードの単方向スイッチＳ１ｂをオフさせる合計４ステップにより実行させる。
ここで、時刻ｔ２〜ｔ３では単方向スイッチＳ１ａ，Ｓ２ａ／ｂが何れもオフされるので電源短絡が防止され、時刻ｔ１，ｔ４では単方向スイッチＳ１ａ，Ｓ１ｂまたはＳ２ａ／ｂ，Ｓ２ｂ／ａを共にオンさせることによって負荷端の開放が防止される。
詳述はしないが、時刻ｔ５〜ｔ８における交流スイッチＳ２，Ｓ３間の転流動作も同様に考えることができ、時刻ｔ６〜ｔ７により電源短絡が防止され、時刻ｔ５，ｔ８で負荷端の開放が防止されている。
The commutation between the AC switches S 1 and S 2 at time t 1 to t 4 turns on the unidirectional switch S 2b / a in the return diode mode at the commutation destination at time t 1 , and at time t 2 , The unidirectional switch S 1a in the current IGBT mode is turned off, and the unidirectional switch S 2a / b in the IGBT mode that is the commutation destination is turned on at time t 3 , and the free-wheeling diode mode that is the commutation source in time t 4 The unidirectional switch S1b is turned off for a total of four steps.
Here, since the unidirectional switches S 1a and S 2a / b are both turned off at times t 2 to t 3 , a power supply short circuit is prevented, and at the times t 1 and t 4 , the unidirectional switches S 1a , S 1b or S By opening both 2a / b and S2b / a , opening of the load end is prevented.
Although not described in detail, the commutation operation between the AC switches S 2 and S 3 at the time t 5 to t 8 can be considered in the same manner, and the power supply short circuit is prevented at the time t 6 to t 7 , and the time t 5 , the opening of the load end is prevented by t 8.
しかしながら、上述した転流方法では、中間電圧相ｖｍｉｄに接続されている交流スイッチＳ２に対するオン幅が短いときに、この交流スイッチＳ２を構成する両方の単方向スイッチが同時にスイッチングする場合がある。
以下に、この場合の動作を図９を参照しつつ説明する。
However, in the above-described commutation method, when the ON width with respect to the AC switch S 2 connected to the intermediate voltage phase v mid is short, both unidirectional switches constituting the AC switch S 2 may be switched simultaneously. is there.
The operation in this case will be described below with reference to FIG.
図９は、時刻ｔ１’〜ｔ４’において交流スイッチＳ１，Ｓ２間の転流が行われ、時刻ｔ５’〜ｔ８’において交流スイッチＳ２，Ｓ３間の転流が行われる場合であって、中間電圧相ｖｍｉｄに接続された交流スイッチＳ２のゲートパルスＳ２ ＊のオン幅が短い場合の動作を示している。
図９に示すように、交流スイッチＳ１，Ｓ２のスイッチングによる転流発生期間中に交流スイッチＳ２，Ｓ３によるスイッチングが始まると、交流スイッチＳ２における還流ダイオードモードの単方向スイッチをＳ２ｂ／ａからＳ２ａ／ｂに切り替える必要が生じる。
In FIG. 9, commutation between AC switches S 1 and S 2 is performed at times t 1 ′ to t 4 ′, and commutation between AC switches S 2 and S 3 is performed at times t 5 ′ to t 8 ′. The operation when the ON width of the gate pulse S 2 * of the AC switch S 2 connected to the intermediate voltage phase v mid is short is shown.
As shown in FIG. 9, when the switching by the AC switches S 2 and S 3 starts during the commutation generation period due to the switching of the AC switches S 1 and S 2 , the free-wheeling diode mode unidirectional switch in the AC switch S 2 is changed to S. It is necessary to switch from 2b / a to S2a / b .
つまり、交流スイッチＳ１，Ｓ２のスイッチング期間中に還流ダイオードモードであった単方向スイッチＳ２ｂ／ａが時刻ｔ５’でオフし、同時に、交流スイッチＳ２，Ｓ３のスイッチング期間が開始することによって単方向スイッチＳ２ａ／ｂを還流ダイオードモードで動作させる必要があり、図９に楕円ｃとして示すように、時刻ｔ５’では単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａが同時にスイッチングすることになる。 That is, the unidirectional switch S 2b / a that was in the freewheeling diode mode during the switching period of the AC switches S 1 and S 2 is turned off at time t 5 ′, and at the same time, the switching period of the AC switches S 2 and S 3 is started. Accordingly, the unidirectional switch S 2a / b needs to be operated in the freewheeling diode mode. As shown by an ellipse c in FIG. 9, the unidirectional switches S 2a / b and S 2b / a are simultaneously operated at time t 5 ′. Will be switched.
しかし、スイッチングには遅れ時間があるため、時刻ｔ５’で瞬間的に単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａが共にオフする期間が生じて負荷端が開放され、大きなサージ電圧が出力線間電圧に発生する恐れがある。
この問題は、交流スイッチＳ２，Ｓ３によるスイッチング期間中に交流スイッチＳ１，Ｓ２によるスイッチングが開始される場合も同様であり、負荷端の開放や電源の短絡などの転流失敗が発生する。その結果、サージ電圧や短絡電流によりスイッチング素子を破壊する恐れがある。
However, since there is a delay time in switching, a period in which both unidirectional switches S 2a / b and S 2b / a are turned off instantaneously occurs at time t 5 ′, the load end is opened, and a large surge voltage is output. May occur in line voltage.
This problem is the same when switching by the AC switches S 1 and S 2 is started during the switching period by the AC switches S 2 and S 3 , and commutation failure such as opening of the load end or shorting of the power supply occurs. To do. As a result, the switching element may be destroyed by a surge voltage or a short-circuit current.
上記の問題点に鑑み、先願に係る特願２００３−１６３４３５号（本出願時において、未だ出願公開されていない）の請求項２には、三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源モード判定手段と、前記交流スイッチ群に対する駆動パルスを、前記電源モード判定手段による判定結果に従って並び替える駆動パルス並び替え手段と、この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源モード判定手段による判定結果とに従って各単方向スイッチに駆動パルスを分配する手段と、前記中間電圧相に接続されている前記交流スイッチ内の単方向スイッチを同時にスイッチングする手段と、前記最大電圧相及び最小電圧相に接続されている各交流スイッチ内の還流ダイオードモードで動作する各単方向スイッチを、前記中間電圧相に接続されている交流スイッチがスイッチングしない期間でもオンさせる手段と、を備えた交流−交流直接変換形電力変換装置が開示されている。
In view of the above problems,
図１０は、上記先願の図４に記載されているパルスパターンである。
中間電圧相の単方向スイッチに対するゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａは、還流経路さえ確保されていれば、同時にオンしてもよい。そこで、上記先願では、ゲートパルスＳ１ｂ，Ｓ３ｂを常時オンにして還流経路を確保し、その一方で、楕円ａのように単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａを積極的に同時スイッチングさせている。
FIG. 10 shows a pulse pattern described in FIG. 4 of the prior application.
The gate pulses S 2a / b and S 2b / a for the unidirectional switch in the intermediate voltage phase may be simultaneously turned on as long as the return path is secured. Therefore, in the above-mentioned prior application, the gate pulses S 1b and S 3b are always turned on to secure a return path, while the unidirectional switches S 2a / b and S 2b / a are actively set as shown by an ellipse a. Simultaneous switching is performed.
この結果、転流方法としては、電源短絡を防止するためにデッドタイム（ＩＧＢＴモードで動作する二つの単方向スイッチのオフの重なり時間）が単方向スイッチＳ１ａ，Ｓ３ａ，Ｓ２ａ／ｂ（Ｓ２ｂ／ａ）の間で確保されればよいので、ゲートパルスＳ１ ＊，Ｓ２ ＊，Ｓ３ ＊に対して、転流期間ｔｃだけオンが遅れたオンディレイパルスを生成するだけでよい。
図１０では、楕円ａに示す如く、ゲートパルスＳ２ ＊に対して転流期間ｔｃだけオンが遅れたゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａが生成され、また、楕円ｂに示す如く、ゲートパルスＳ３ ＊に対して転流期間ｔｃだけオンが遅れたゲートパルスＳ３ａが生成されている。
As a result, as a commutation method, in order to prevent a power supply short circuit, the dead time (the overlap time between two unidirectional switches operating in the IGBT mode) is unidirectional switches S 1a , S 3a , S 2a / b ( S 2b / a ), it is only necessary to generate an on-delay pulse delayed on for the commutation period t c with respect to the gate pulses S 1 * , S 2 * , S 3 * . Good.
In FIG. 10, gate pulses S 2a / b , S 2b / a, which are delayed from the gate pulse S 2 * by the commutation period t c, are generated as indicated by an ellipse a, and as indicated by an ellipse b. Thus, a gate pulse S 3a is generated that is delayed in ON by the commutation period t c with respect to the gate pulse S 3 * .
上記先願発明によれば、中間電圧相に接続されている交流スイッチのオン幅が短い場合でも、転流失敗による負荷端の開放や電源の短絡を発生させることがないと共に、転流時には、
１）転流元のＩＧＢＴモードの単方向スイッチをオフする、
２）転流先のＩＧＢＴモードの単方向スイッチをオンする、
というように２ステップで済むため、転流時間も短くなり、転流により発生する電圧誤差が少なくなる。この結果、オフディレイなどの対策が不要になり、転流発生回路の構成を簡略化することができると共に、単方向スイッチＳ１ｂ，Ｓ３ｂを常時オンさせるため、スイッチング回数の低減によりスイッチング損失を低減できるという利点が得られる。
According to the prior application invention, even when the ON width of the AC switch connected to the intermediate voltage phase is short, the load end is not opened due to the commutation failure and the power supply is not short-circuited.
1) Turn off the unidirectional switch of the IGBT mode of the commutation source,
2) Turn on the IGBT mode unidirectional switch of the commutation destination,
Since two steps are required, the commutation time is shortened, and the voltage error caused by the commutation is reduced. As a result, countermeasures such as off-delay are not required, the configuration of the commutation generation circuit can be simplified, and the unidirectional switches S 1b and S 3b are always turned on. The advantage that it can be reduced is obtained.
上記先願発明によれば、特許文献１の問題点を解決することは可能であるが、三相交流電圧の中間電圧相を全ての領域で負荷に接続させることになる。例えば、三相交流電圧の中間電圧相が０Ｖである場合、中間電圧相を負荷に接続するのは不要な動作となり、結果としてスイッチング損失の増加を招き、冷却用の放熱フィンの体積が増加する。更には、不要なスイッチングに伴う発生ノイズが増加し、ノイズフィルタ等の大型化を招くという問題がある。
According to the above prior application invention, it is possible to solve the problem of
そこで本発明の解決課題は、三相交流電圧の最大電圧相に常時接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとをオンさせ、三相交流電圧の中間電圧相に接続されている交流スイッチのスイッチングを除去することにより、スイッチング損失や発生ノイズを低減し、装置の高効率化及び小型化を可能にした交流−交流直接変換形電力変換装置を提供することにある。 Therefore, the problem to be solved by the present invention is that the AC switch that is always connected to the maximum voltage phase of the three-phase AC voltage is connected to the unidirectional switch that allows current to flow from the load side to the power supply side and to the minimum voltage phase. By switching on the unidirectional switch that allows current to flow from the power supply side to the load side among the AC switches, switching loss and generation are eliminated by removing the switching of the AC switch connected to the intermediate voltage phase of the three-phase AC voltage An object of the present invention is to provide an AC-AC direct conversion type power conversion device that reduces noise and enables high efficiency and miniaturization of the device.
上記課題を解決するため、請求項１に記載した発明は、単方向の電流を制御可能な少なくとも二つの単方向スイッチからなる双方向性の交流スイッチを複数設けて交流スイッチ群を構成し、三相交流電源の各相に接続される前記交流スイッチ群により三相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流−交流直接変換形電力変換装置であって、
三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源大小判別手段と、
前記交流スイッチ群に対する駆動パルスを、前記電源大小判別手段による判別結果に従って並び替えるパルス並び替え手段と、
この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源大小判別手段による判別結果とに従って各単方向スイッチの駆動パルスを生成する手段と、を備えた交流−交流直接変換形電力変換装置において、
前記最大電圧相に接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、前記最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとを常時オンさせる手段と、
前記中間電圧相の実際の電圧が０［Ｖ］±電源電圧の振幅の１０％の領域にある期間は前記中間電圧相に接続されている交流スイッチのスイッチングを除去する手段と、
を有するものである。
In order to solve the above-mentioned problem, the invention described in
A power supply size discrimination means for judging the maximum voltage phase, intermediate voltage phase, and minimum voltage phase from the magnitude relationship of each phase of the three-phase AC voltage,
Pulse rearrangement means for rearranging the drive pulses for the AC switch group according to the determination result by the power supply size determination means;
AC-- comprising: means for generating a pulse pattern from the drive pulses rearranged by the rearrangement means, and generating a drive pulse for each unidirectional switch according to the pulse pattern and the determination result by the power supply magnitude determination means In AC direct conversion type power converter,
Among the AC switches connected to the maximum voltage phase, a unidirectional switch that allows current to flow from the load side to the power source side, and among the AC switches connected to the minimum voltage phase, current is supplied from the power source side to the load side. Means for always turning on the unidirectional switch that flows;
Means for removing switching of the AC switch connected to the intermediate voltage phase during a period in which the actual voltage of the intermediate voltage phase is in the region of 0 [V] ± 10% of the amplitude of the power supply voltage ;
It is what has.
請求項２に記載した発明は、請求項１において、請求項１に記載した交流−交流直接変換形電力変換装置において、前記並び替え手段により並び替えられた駆動パルスに対し、前記中間電圧相が本来、負荷に接続されるべき期間であって前記中間電圧相の実際の電圧が０［Ｖ］±電源電圧の振幅の１０％の領域にあることにより交流スイッチのスイッチングを除去した期間を、前記最大電圧相及び最小電圧相の駆動パルスに均等に振り分けて分配するパルス均等化手段を設けたものである。
The invention described in
本発明によれば、マトリックスコンバータ等の直接変換装置において、三相交流電圧の中間電圧相が負荷に接続されない場合、請求項１の発明では、中間電圧相の交流スイッチをオフすることで、転流パターンを簡略化でき、スイッチング損失やノイズの低減を図って装置の高効率化及び小型化が可能になる。
また、請求項２の発明によれば、請求項１の発明により万が一、電源側または負荷側の電圧や電流に悪影響を及ぼす場合に、本来、中間電圧相のゲートパルスが出力される期間を最大電圧相及び最小電圧相に均等に割り付けてこれらの電圧相のスイッチングを行わせることにより、請求項１の発明の利点を生かしたままで電源側及び負荷側の電圧、電流を補償することができる。
According to the present invention, in the direct conversion device such as a matrix converter, when the intermediate voltage phase of the three-phase AC voltage is not connected to the load, the invention according to
According to the second aspect of the present invention, in the unlikely event that the first aspect of the invention adversely affects the voltage or current on the power source side or the load side, the period during which the gate pulse of the intermediate voltage phase is originally output is maximized. By equally allocating to the voltage phase and the minimum voltage phase and switching these voltage phases, it is possible to compensate the voltage and current on the power source side and the load side while taking advantage of the invention of
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示すブロック図であり、交流−交流直接変換形電力変換装置の出力相一相（例えば図６におけるＵ相）分の制御回路の構成を示したものである。
図１において、２０は電源電圧としての三相交流電圧ＶＲ，ＶＳ，ＶＴの大小関係を判別する電源大小判別手段であり、この判別手段２０により判別した三相交流電圧ＶＲ，ＶＳ，ＶＴの大小関係はパルス並び替え手段１０に入力されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 is a block diagram showing a first embodiment of the present invention, showing the configuration of a control circuit for one output phase (for example, U phase in FIG. 6) of an AC-AC direct conversion type power converter. Is.
In Figure 1, 20 is a three-phase AC voltage V R as a power supply voltage, V S, a power magnitude determining means for determining the magnitude relation between V T, the three-phase AC voltage V R is determined by the determination means 20, V The magnitude relationship between S and V T is input to the pulse rearranging means 10.
パルス並び替え手段１０は、三相交流電圧の各相にそれぞれ接続される交流スイッチ（図６における交流スイッチＳＡ，ＳＢ，ＳＣに相当）のゲートパルス指令ＳＲＵＲ，ＳＳＵＳ，ＳＴＵＴを並び替え、前述した図７のように最大電圧相ｖｍａｘに接続される交流スイッチＳ１に対するゲートパルスをＳ１ ＊、中間電圧相ｖｍｉｄに接続される交流スイッチＳ２に対するゲートパルスをＳ２ ＊、最小電圧相ｖｍｉｎに接続される交流スイッチＳ３に対するゲートパルスをＳ３ ＊として出力する。
ここで、前記ゲートパルス指令ＳＲＵＲ，ＳＳＵＳ，ＳＴＵＴは、図示されていないＰＷＭ回路から出力されるＰＷＭパルスである。
The pulse rearranging means 10 is a gate pulse command S RUR , S SUS , S TUT of an AC switch (corresponding to AC switches S A , S B , S C in FIG. 6) connected to each phase of the three-phase AC voltage. As shown in FIG. 7, the gate pulse for the AC switch S 1 connected to the maximum voltage phase v max is S 1 * , and the gate pulse for the AC switch S 2 connected to the intermediate voltage phase v mid is S 2 *, and outputs a gate pulse as S 3 * for AC switch S 3 is connected to a minimum voltage phase v min.
Here, the gate pulse commands S RUR , S SUS , and S TUT are PWM pulses output from a PWM circuit (not shown).
上記のように、ゲートパルスＳ１ ＊は常に最大電圧相、ゲートパルスＳ２ ＊は中間電圧相、ゲートパルスＳ３ ＊は最小電圧相にそれぞれ接続される交流スイッチのゲートパルスであり、例えば電源大小判別手段２０によりＶＴ＞ＶＲ＞ＶＳと判別された場合にはゲートパルス指令ＳＴＵＴをＳ１ ＊に、同じくＳＳＵＳをＳ３ ＊に、同じくＳＲＵＲをＳ２ ＊に振り分けて並び替えが行われ、また、ＶＲ＞ＶＴ＞ＶＳと判別された場合にはゲートパルス指令ＳＲＵＲをＳ１ ＊に、同じくＳＳＵＳをＳ３ ＊に、同じくＳＴＵＴをＳ２ ＊に振り分けて並び替えが行われる。 As described above, the gate pulse S 1 * is always the maximum voltage phase, the gate pulse S 2 * is the intermediate voltage phase, and the gate pulse S 3 * is the gate pulse of the AC switch connected to the minimum voltage phase. When the magnitude discrimination means 20 discriminates that V T > V R > V S , the gate pulse command S TUT is assigned to S 1 * , S SUS is assigned to S 3 * , and S RUR is also assigned to S 2 *. When rearrangement is performed and it is determined that V R > V T > V S , the gate pulse command S RUR is set to S 1 * , S SUS is set to S 3 * , and S TUT is set to S 2 *. Sorting is performed by sorting.
上記ゲートパルスＳ１ ＊，Ｓ２ ＊，Ｓ３ ＊はパルス遅延手段３０に入力され、入力パルスに対してある一定期間だけ遅延させたパルスを生成し、単方向スイッチＳ１ａ，Ｓ３ａのゲートパルスＳ１ａ，Ｓ３ａとする（なお、図１では、単方向スイッチと同一の符号でゲートパルスを示している）。
また、単方向スイッチＳ１ｂ，Ｓ３ｂのゲートパルスＳ１ｂ，Ｓ３ｂは常時オン状態（“High”レベル）として還流経路を確保し、単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａを積極的に同時スイッチングさせることを可能としている。
The gate pulses S 1 * , S 2 * , S 3 * are input to the pulse delay means 30 to generate a pulse delayed by a certain period with respect to the input pulse, and the gates of the unidirectional switches S 1a , S 3a The pulses are S 1a and S 3a (in FIG. 1, gate pulses are indicated by the same reference numerals as those of the unidirectional switch).
Further, the gate pulses S 1b and S 3b of the unidirectional switches S 1b and S 3b are always turned on (“High” level) to secure a return path, and the unidirectional switches S 2a / b and S 2b / a are positively activated. Can be switched simultaneously.
一方、中間電圧相検出手段４０には三相交流電圧ＶＲ，ＶＳ，ＶＴが入力されており、図３に示すように、中間電圧相のある領域（例えば、０［Ｖ］±電源電圧振幅の１０％）において“Low”レベルになる検出パルスを出力するように構成されている。なお、上記の領域を広くとるほど検出パルスが“Low”レベルとなる期間が長くなることは明らかである。 On the other hand, three-phase AC voltages V R , V S , and V T are input to the intermediate voltage phase detection means 40, and as shown in FIG. 3, a region having an intermediate voltage phase (for example, 0 [V] ± power supply) The detection pulse is set to “Low” level at 10% of the voltage amplitude). It is obvious that the period during which the detection pulse is at the “Low” level becomes longer as the above-described region is made wider.
この検出パルスと、前記パルス遅延手段３０から出力されるゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａとを論理積ゲート５０に入力してそれぞれ論理積をとることにより、中間電圧相に接続される単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａに対するゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａが除去された信号がパルス分配手段６０に入力される。
パルス分配手段６０では、入力された各ゲートパルスを図６の単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕに対するゲートパルスＳＲＵ，ＳＵＲ，ＳＵＳ，ＳＳＵ，ＳＵＴ，ＳＴＵとして分配し、出力する。
The detection pulse and the gate pulses S2 a / b and S2b / a output from the pulse delay means 30 are input to the
The pulse distribution means 60, unidirectional switches S ru 6 each gate pulse input, S ur, S us, S su, S ut, gate pulse S RU for S tu, S UR, S US , S SU , S UT , S TU are distributed and output.
上記のように、本実施形態では、三相交流電圧の最大電圧相に常時接続されている交流スイッチＳ１のうち負荷側から電源側に電流を通流する単方向スイッチＳ１ｂと、最小電圧相に接続されている交流スイッチＳ３のうち電源側から負荷側に電流を通流する単方向スイッチＳ３ｂとをオンさせ、図２に楕円Ａとして示す如く、三相交流電圧の中間電圧相に接続されている交流スイッチＳ２の単方向スイッチ２ａ／ｂ，Ｓ２ｂ／ａのスイッチングをなくすことにより、中間電圧相の電源短絡や負荷の開放を抑制した状態でスイッチング損失及び発生ノイズを低減させることができる。
As described above, in this embodiment, the unidirectional switch S 1b flowing through the current source side from the load side of the AC switch S 1, which is constantly connected to the maximum voltage phase of the three-phase AC voltage, minimum voltage turns on the unidirectional switch S 3b flowing through the current to the load side from the power supply side of the AC switch S 3 which is connected to the phase, as shown in FIG. 2 as an ellipse a, the intermediate voltage phase of the three-phase AC voltage By eliminating the switching of the
一方、上述した第１実施形態では、中間電圧相に負荷が接続されていないが、場合によっては、中間電圧相を負荷に接続しないと装置の制御性能が損なわれるおそれがある。この問題を解決するため、本発明の第２実施形態では、スイッチング損失の増加を防ぎつつ、制御性能を損なわせないようにした。 On the other hand, in the first embodiment described above, the load is not connected to the intermediate voltage phase, but in some cases, the control performance of the apparatus may be impaired unless the intermediate voltage phase is connected to the load. In order to solve this problem, in the second embodiment of the present invention, the control performance is not impaired while preventing an increase in switching loss.
図４は、この第２実施形態を示すブロック図である。
この実施形態では、第１実施形態におけるパルス並び替え手段１０とパルス遅延手段３０との間に、パルス均等化手段７０を付加してある。
すなわち、三相交流電圧の中間電圧相に対するゲートパルスＳ２ ＊をパルス均等化手段７０により最大電圧相と最小電圧相とに均等に割り付けることで、第１実施形態の利点を損ねずに、本来的に中間電圧相を負荷に接続することにより出力される電圧ベクトルと同様の電圧ベクトルを出力可能としたものである。
FIG. 4 is a block diagram showing the second embodiment.
In this embodiment, a pulse equalizing means 70 is added between the pulse rearranging means 10 and the pulse delay means 30 in the first embodiment.
In other words, the gate pulse S 2 * for the intermediate voltage phase of the three-phase AC voltage is evenly assigned to the maximum voltage phase and the minimum voltage phase by the pulse equalizing means 70, so that the advantages of the first embodiment are not impaired. In particular, a voltage vector similar to the voltage vector output by connecting the intermediate voltage phase to the load can be output.
図５は、この実施形態におけるパルスパターンを示している。
図３に示したように、例えば、三相交流電圧の中間電圧相の電圧が０Ｖの時に、最大電圧相及び最小電圧相の電圧振幅が正負で対称となる。このため、図４の中間電圧相検出手段４０から出力される検出パルスをパルス均等化手段７０に取り込み、中間電圧相の電圧が０Ｖのタイミングで、中間電圧相が負荷に接続される期間（図５におけるΔＴ）を最大電圧相と最小電圧相とで１／２ずつ均等化し、ゲートパルスＳ２ ＊を最大電圧相に接続される交流スイッチと最小電圧相に接続される交流スイッチとに振り分ければ良い。
FIG. 5 shows a pulse pattern in this embodiment.
As shown in FIG. 3, for example, when the voltage of the intermediate voltage phase of the three-phase AC voltage is 0V, the voltage amplitudes of the maximum voltage phase and the minimum voltage phase are positive and negative and symmetrical. For this reason, the detection pulse output from the intermediate voltage phase detection means 40 of FIG. 4 is taken into the pulse equalization means 70, and the intermediate voltage phase is connected to the load at the timing when the voltage of the intermediate voltage phase is 0V (see FIG. ΔT) in FIG. 5 is equalized by 1/2 in the maximum voltage phase and the minimum voltage phase, and the gate pulse S 2 * is distributed to the AC switch connected to the maximum voltage phase and the AC switch connected to the minimum voltage phase. It ’s fine.
このようにして、中間電圧相のスイッチングをなくした期間を最大電圧相と最小電圧相とに均等に割り付けることにより、ゲートパルスＳ１ ＊＊，Ｓ３ ＊＊を発生させる。よって、図５に示すように、パルス均等化手段７０から出力されるゲートパルスはＳ１ ＊＊，Ｓ２ ＊＊，Ｓ３ ＊＊となり、中間電圧相の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａに対するゲートパルスが除去された信号がパルス遅延手段３０に入力される。
この結果、中間電圧相における電源短絡や負荷の開放を抑制した状態でスイッチング回数を従来に比べて低減しながら、中間電圧相のスイッチングが除去された期間を、最大電圧相及び最小電圧相の単方向スイッチによるスイッチングに均等に割り付けることが可能となり、電源側及び負荷側の電圧や電流を所望の値に補償することができる。
In this way, the gate pulses S 1 ** and S 3 ** are generated by equally allocating the period in which the switching of the intermediate voltage phase is eliminated to the maximum voltage phase and the minimum voltage phase. Therefore, as shown in FIG. 5, the gate pulses output from the pulse equalizing means 70 are S 1 ** , S 2 ** , S 3 ** , and the intermediate voltage phase unidirectional switches S 2a / b , S A signal from which the gate pulse for 2b / a has been removed is input to the pulse delay means 30.
As a result, while the number of switching operations is reduced compared to the conventional method in a state in which the power supply short circuit and the load opening are suppressed in the intermediate voltage phase, the period in which the switching of the intermediate voltage phase is removed is reduced to a single value for the maximum voltage phase and the minimum voltage phase. It becomes possible to assign equally to the switching by the direction switch, and the voltage and current on the power source side and the load side can be compensated to desired values.
１０：パルス並び替え手段
２０：電源大小判別手段
３０：パルス遅延手段
４０：中間電圧相検出手段
５０：論理積ゲート
６０：パルス分配手段
７０：パルス均等化手段
Ｓ１，Ｓ２，Ｓ３，ＳＡ，ＳＢ，ＳＣ：交流スイッチ
Ｓ１ａ,Ｓ１ｂ,Ｓ２ａ／ｂ,Ｓ２ｂ／ａ,Ｓ３ａ,Ｓ３ｂ,Ｓｒｕ,Ｓｕｒ,Ｓｓｕ,Ｓｕｓ,Ｓｔｕ,Ｓｕｔ：単方向スイッチ
10: Pulse rearrangement means 20: Power supply magnitude discrimination means 30: Pulse delay means 40: Intermediate voltage phase detection means 50: AND gate 60: Pulse distribution means 70: Pulse equalization means S 1 , S 2 , S 3 , S A , S B , S C : AC switches S 1a , S 1b , S 2a / b , S 2b / a , S 3a , S 3b , S ru , S ur , S su , S us , S tu , S ut : Unidirectional switch
Claims (2)
三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源大小判別手段と、
前記交流スイッチ群に対する駆動パルスを、前記電源大小判別手段による判別結果に従って並び替えるパルス並び替え手段と、
この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源大小判別手段による判別結果とに従って各単方向スイッチの駆動パルスを生成する手段と、を備えた交流−交流直接変換形電力変換装置において、
前記最大電圧相に接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、前記最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとを常時オンさせる手段と、
前記中間電圧相の実際の電圧が０［Ｖ］±電源電圧の振幅の１０％の領域にある期間は前記中間電圧相に接続されている交流スイッチのスイッチングを除去する手段と、
を有することを特徴とする交流−交流直接変換形電力変換装置。 A plurality of bidirectional AC switches composed of at least two unidirectional switches capable of controlling a unidirectional current are provided to form an AC switch group, and three AC switches are connected to each phase of the three-phase AC power source. An AC-AC direct conversion power converter that directly converts a phase AC voltage into a multiphase AC voltage having an arbitrary magnitude and frequency,
A power supply size discrimination means for judging the maximum voltage phase, intermediate voltage phase, and minimum voltage phase from the magnitude relationship of each phase of the three-phase AC voltage,
Pulse rearrangement means for rearranging the drive pulses for the AC switch group according to the determination result by the power supply size determination means;
AC-- comprising: means for generating a pulse pattern from the drive pulses rearranged by the rearrangement means, and generating a drive pulse for each unidirectional switch according to the pulse pattern and the determination result by the power supply magnitude determination means In AC direct conversion type power converter,
Among the AC switches connected to the maximum voltage phase, a unidirectional switch that allows current to flow from the load side to the power source side, and among the AC switches connected to the minimum voltage phase, current is supplied from the power source side to the load side. Means for always turning on the unidirectional switch that flows;
Means for removing switching of the AC switch connected to the intermediate voltage phase during a period in which the actual voltage of the intermediate voltage phase is in the region of 0 [V] ± 10% of the amplitude of the power supply voltage ;
The AC-AC direct conversion type power converter characterized by having.
前記並び替え手段により並び替えられた駆動パルスに対し、前記中間電圧相が本来、負荷に接続されるべき期間であって前記中間電圧相の実際の電圧が０［Ｖ］±電源電圧の振幅の１０％の領域にあることにより交流スイッチのスイッチングを除去した期間を、前記最大電圧相及び最小電圧相の駆動パルスに均等に振り分けて分配するパルス均等化手段を設けたことを特徴とする交流−交流直接変換形電力変換装置。 In the AC-AC direct conversion type power converter according to claim 1,
With respect to the drive pulses rearranged by the rearranging means, the intermediate voltage phase is originally to be connected to a load, and the actual voltage of the intermediate voltage phase is 0 [V] ± the amplitude of the power supply voltage. the period obtained by removing the switching of the AC switches by some 10% of the area, characterized in that a pulse equalization means for distributing distributes evenly to the drive pulse of the maximum voltage phase and the minimum voltage phase AC - AC direct conversion power converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005006143A JP4688021B2 (en) | 2005-01-13 | 2005-01-13 | AC-AC direct conversion power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005006143A JP4688021B2 (en) | 2005-01-13 | 2005-01-13 | AC-AC direct conversion power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006197714A JP2006197714A (en) | 2006-07-27 |
| JP4688021B2 true JP4688021B2 (en) | 2011-05-25 |
Family
ID=36803327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005006143A Expired - Fee Related JP4688021B2 (en) | 2005-01-13 | 2005-01-13 | AC-AC direct conversion power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4688021B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102674708B1 (en) * | 2014-11-19 | 2024-06-12 | 도요보 가부시키가이샤 | Biaxially oriented polyester film |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001061276A (en) * | 1999-08-20 | 2001-03-06 | Yaskawa Electric Corp | Pwm cyclo-converter, and breaker circuit and method |
| JP2003333851A (en) * | 2002-05-14 | 2003-11-21 | Fuji Electric Co Ltd | Commutation method for direct power converter |
| JP2004312912A (en) * | 2003-04-09 | 2004-11-04 | Fuji Electric Holdings Co Ltd | Ac-ac direct conversion power converter |
| JP2004364477A (en) * | 2003-06-09 | 2004-12-24 | Fuji Electric Holdings Co Ltd | Ac-ac direct conversion type power conversion apparatus |
| JP2005210805A (en) * | 2004-01-21 | 2005-08-04 | Fuji Electric Holdings Co Ltd | Ac/ac direct conversion device |
-
2005
- 2005-01-13 JP JP2005006143A patent/JP4688021B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001061276A (en) * | 1999-08-20 | 2001-03-06 | Yaskawa Electric Corp | Pwm cyclo-converter, and breaker circuit and method |
| JP2003333851A (en) * | 2002-05-14 | 2003-11-21 | Fuji Electric Co Ltd | Commutation method for direct power converter |
| JP2004312912A (en) * | 2003-04-09 | 2004-11-04 | Fuji Electric Holdings Co Ltd | Ac-ac direct conversion power converter |
| JP2004364477A (en) * | 2003-06-09 | 2004-12-24 | Fuji Electric Holdings Co Ltd | Ac-ac direct conversion type power conversion apparatus |
| JP2005210805A (en) * | 2004-01-21 | 2005-08-04 | Fuji Electric Holdings Co Ltd | Ac/ac direct conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006197714A (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2018158807A1 (en) | Semiconductor device and power conversion system | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| JPH11220886A (en) | Multilevel-type power converter | |
| US11901805B2 (en) | Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit | |
| US11855553B1 (en) | Multi-level inverter with mixed device types | |
| JP4204534B2 (en) | Power converter | |
| JP3960125B2 (en) | Commutation method of direct power converter | |
| JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
| JP2006340410A (en) | Ac direct converter unit | |
| JP4839794B2 (en) | PWM pulse generator for AC direct converter | |
| JP4688021B2 (en) | AC-AC direct conversion power converter | |
| JP4946103B2 (en) | Power converter | |
| JP4466830B2 (en) | AC / AC direct conversion device | |
| JP4168842B2 (en) | AC-AC direct conversion power converter | |
| JP2008043003A (en) | Gate drive unit of voltage-driven type semiconductor element | |
| JP4491718B2 (en) | 3-level converter | |
| JP2004180390A (en) | Direct ac/ac power conversion apparatus | |
| JP2017228912A (en) | Semiconductor device | |
| JP2022521802A (en) | Method for current limiting when transient voltage fluctuation occurs in AC output of multi-level inverter and multi-level inverter | |
| JP4074991B2 (en) | AC-AC power converter | |
| JP4780305B2 (en) | Inverter device | |
| JP4839943B2 (en) | Control method of direct power converter | |
| JP2006230042A (en) | Bidirectional switching circuit | |
| WO2023195041A1 (en) | Power conversion device and flying object | |
| JP4396287B2 (en) | Power control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |