JP4378293B2 - 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法 - Google Patents

歪みＳｉＭＯＳＦＥＴを形成するための構造および方法 Download PDF

Info

Publication number
JP4378293B2
JP4378293B2 JP2005000206A JP2005000206A JP4378293B2 JP 4378293 B2 JP4378293 B2 JP 4378293B2 JP 2005000206 A JP2005000206 A JP 2005000206A JP 2005000206 A JP2005000206 A JP 2005000206A JP 4378293 B2 JP4378293 B2 JP 4378293B2
Authority
JP
Japan
Prior art keywords
layer
strained
film
oxide
relaxed sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005000206A
Other languages
English (en)
Other versions
JP2005197734A (ja
Inventor
スティーブン・ダブリュー・ベデル
ブルース・ビー・ドリス
イン・ツァン
フイロン・チュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005197734A publication Critical patent/JP2005197734A/ja
Application granted granted Critical
Publication of JP4378293B2 publication Critical patent/JP4378293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、歪みシリコン（Ｓｉ）の垂直ゲートを有するＭＯＳＦＥＴを形成することに関し、より詳細には、歪みＳｉの垂直ゲートを有する単一ゲートおよび二重ゲートＭＯＳＦＥＴおよびフィン型（fin）ＦＥＴを作ることに関する。
半導体デバイスが小さくなるにつれて、従来のデバイス製造技術はサイズ・スケーリングの実際的な限界に近づいている。例えば、チャネル長が約５０ｎｍよりも小さくなるとき、デバイスは、チャネル長の短縮に対する閾値電圧の減少を含んだ短チャネル効果（short channel effect）を示し始める。望ましくない短チャネル効果は、ドーピング濃度を高くすることで軽減することができるが、ドーピング濃度を高くすると、キャリア移動度の低下、寄生接合キャパシタンスの増加、およびドーピング濃度が高くなりすぎた場合にはサブスレッショルド変動の増加につながる。
短チャネル効果および逆（reverse）短チャネル効果を最小限にする１つの方法に、良好に制御されたイオン注入（implantation）およびアニール（annealing）によって最適ドーピング・プロファイルを作り出すことがある。しかし、注意深くイオン注入およびアニールを制御することは、製造プロセスのコストを増し、また、チャネル長がさらに短くなるとき効果が極端に制限される。ゲート酸化物の厚さおよびソース／ドレイン接合の深さの制限によって課せられるスケーリングの限界が生じることで、より小さなデバイスの機能を害する可能性もある。
さらなる寸法の縮小を達成する他の方法には、チャネルのプロファイル（profile）を形成する難しさがある。そのようなプロファイルには、二重ゲート、三重ゲート、四重ゲート、オメガ・ゲート、パイ・ゲート、およびｆｉｎＦＥＴのＭＯＳＦＥＴ設計が含まれる。これらの設計のいくつかは、寄生キャパシタンスの増加につながるゲート位置合わせエラーのような設計問題で苦しめられる。
いくつかのスケーリング問題を回避する他の可能な方法は、材料性能を改善することでデバイス性能を改善することである。例えば、歪み（strained）Ｓｉはより高いキャリア移動度を生成し、それにより、より高速なデバイスまたはより低電力消費のデバイスあるいはその両方をもたらす。歪みＳｉ結晶構造の変化（すなわち、歪み状態によって対称性および格子定数が異なる）によって、歪みＳｉ膜はバルクＳｉに優る電子特性を有する。具体的には、歪みＳｉはより大きな電子移動度および正孔移動度を有する可能性があり、このことは、それぞれｎ型トランジスタおよびｐ型トランジスタのより大きな電流駆動能力につながる。したがって、歪みＳｉを組み込んだデバイスは、必ずしもデバイス・サイズを減少しないでも、改善された性能を有することができる。しかし、歪みＳｉでさらなるスケーリングが可能であるならば、性能改善はさらに向上する。
しかし、留意すべきことであるが、歪みＳｉを利用して高性能デバイスを可能にすることでの重要な要件は、低欠陥密度の歪みＳｉ膜を形成することである。特に、歪みＳｉ膜中の転位（dislocation）の数を減らすことが、漏れ（リーク）電流を減らしかつキャリア移動度を高めるために特に重要である。
Ｓｉと違った格子（lattice）パラメータを有する基板上にＳｉ層を成長することで、歪みＳｉ膜を形成する。したがって、歪みＳｉ膜中の欠陥の数は、膜が成長する下の基板の欠陥数に比例する可能性がある。Ｓｉチャネル中の転位数が増加すると、「オフ」段階中にデバイスの漏れ電流が増加することがある。適切に形成されないとき、歪みＳｉ膜は多数の欠陥を含むことがあり、そのとき、その後の歪みＳｉ膜は不満足な性能特性を示し、歪みＳｉ膜を使用する利益は実質的に帳消しになる。
したがって、転位のような欠陥を最小限に抑えた歪みＳｉ膜を製造することが、半導体デバイスのサイズおよび電力要求のさらなる低減のために望ましい。ほとんど欠陥のない薄い歪みＳｉ膜は、半導体デバイス性能の改善をもたらすことができる。
本発明の一態様による方法は、緩和（relaxed）ＳｉＧｅブロックを基板上に形成すること、および緩和ＳｉＧｅブロックの少なくとも１つの側面に近接した基板上に歪みＳｉ膜を形成することを含む。この方法は、さらに、歪みＳｉ膜の側面にゲート酸化物を形成して歪みチャネル領域を形成することを含む。
他の態様では、本発明は、酸化物基板上に緩和ＳｉＧｅブロックを形成すること、および緩和ＳｉＧｅブロックの上面に第１の窒化物スペーサを形成することを備える方法を含む。第２の窒化物スペーサが、緩和ＳｉＧｅブロックの第１の側面および第１の窒化物スペーサの側面に近接した酸化物基板上に形成され、歪みＳｉ膜が緩和ＳｉＧｅブロックの第２の側面にエピタキシャルで形成される。
さらに他の態様では、本発明は、非導電性基板上に垂直方向に配設される歪みＳｉのフィンを備える半導体デバイスのチャネルを含む。
本発明は、歪みＳｉのチャネルを有するＭＯＳＦＥＴを形成することに関する。本発明では、歪みＳｉの薄膜を形成することで、トランジスタ性能が高められる。歪みＳｉの寸法が小さいために、例えばエピタキシャル成長技術などで歪みＳｉが形成されるとき、その欠陥密度（すなわち、転位）は一般に非常に低い。そのような低欠陥の膜は、緩和ＳｉＧｅオン・オキサイド・ウェハ（SiGe-on-oxide：酸化膜上のＳｉＧｅ）上に垂直ＳｉＧｅバー（bar）またはブロック（block）を形成することで生成することができる。ＳｉＧｅバーまたはブロックの一方の側面は、窒化物で覆うことができる。垂直ＳｉＧｅバーまたはブロックの他方の側面は、選択的エピタキシャル成長プロセスを使用して小さな寸法のＳｉ膜で覆うことができる。このＳｉ膜は、ＳｉＧｅ基板との格子定数不整合のために歪んでいる。Ｓｉ膜の小さな寸法およびＳｉＧｅ基板の緩和構造によって、転位形成の傾向は減少する。完成後、歪みＳｉをさらに他の処理にかけて、単一ゲート、二重ゲート、またはより多くのゲートを有するｆｉｎＦＥＴのような様々な型のＭＯＳＦＥＴを形成することができる。
図１は、酸化物ウェハ１０上の緩和ＳｉＧｅ層１２を示す。この例では酸化物ウェハが使用されるが、半導体デバイス製造に適した任意の非導電性基板を使用することができる。ウェハ結合または酸素注入アニールのような当技術分野で知られている適切な方法のいずれかによって、緩和ＳｉＧｅ層１２を酸化物ウェハ１０の上に形成することができる。一実施例では、ＳｉＧｅ層１２は、厚さを３０ｎｍから８０ｎｍまでの範囲とできるが、本発明では他の厚さも意図されている。
図２は、緩和ＳｉＧｅ層１２の上に堆積された薄い酸化物層１４を示す。酸化物層１４上に第１のポリシリコン層１６を形成する。次に、第１のポリシリコン層１６上にフォトレジスト１８を堆積し、それから、第１のポリシリコン層１６の一部がフォトレジスト１８で覆われかつ第１のポリシリコン層１６の一部が露出されるように、フォトレジスト１８をパターン形成する。薄い酸化物層１４の一般的な厚さは、約５ｎｍから２０ｎｍまでの範囲にあり、第１のポリシリコン層１６の厚さは４０ｎｍから１００ｎｍの範囲にある。各層は、当技術分野でよく知られている方法で形成される。
図３は、第１のポリシリコン層１６および下にある薄い酸化物層１４の露出部分をエッチング除去して第１のポリシリコン１６の一部を残すエッチング・プロセスの結果を示す。エッチング・プロセスでは、ポリシリコンおよび酸化物を選択的エッチングする知られている方法が使用される。また、第１のポリシリコン１６および酸化物層１４をエッチングした後で、フォトレジスト層１８も除去されている。したがって、ＳｉＧｅ層１２の第１の部分は露出し、ＳｉＧｅ層１２の第２の部分は、薄い酸化物層１４および第１のポリシリコン層１６で覆われている。次に、当技術分野でよく知られている窒化物形成プロセスのいずれかを使用して、薄い酸化物層１４および第１のポリシリコン層１６の縁に境を接してＳｉＧｅ層１２の上面に、第１の窒化物スペーサ２０を形成する。
図４は、図３を参照して説明したものと同様なエッチング・プロセスを使用して、露出ＳｉＧｅ層１２を選択的にエッチングするさらなるエッチング・ステップを示す。図４において、第１の窒化物スペーサ２０と、薄い酸化物層１４および第１のポリシリコン層１６で覆われていない緩和ＳｉＧｅ層１２の部分は、エッチング除去されて、下の酸化物ウェハ１０の一部が露出される。次に、エッチングされた緩和ＳｉＧｅ層１２の縁に境を接して酸化物ウェハ１０の露出部分上に、第２の窒化物スペーサ２２を形成する。第１の窒化物スペーサ２０は、第２のより大きな窒化物スペーサ２２に隣接している。
図５は、第１のポリシリコン層１６および薄い酸化物層１４の残存部分を選択的にエッチングした結果を示す。薄い酸化物層１４および第１のポリシリコン層１６の下にある緩和ＳｉＧｅ層１２の部分が、このプロセスでエッチング除去される。結果として、ＳｉＧｅブロック２４として形成された緩和ＳｉＧｅが、元の緩和ＳｉＧｅ層１２から酸化物ウェハ１０の上面に残る。ＳｉＧｅブロック２４は、１つの側面を第２の窒化物層２２で囲われ、また上面を第１の窒化物スペーサ２０で囲われ、ＳｉＧｅブロック２４の１つの側面が露出された状態になっている。
図６は、ＳｉＧｅブロック２４の露出された側面にエピタキシャル成長された「歪み」Ｓｉ膜２６を示す。Ｓｉ膜２６がＳｉＧｅブロック２４の露出部分だけに形成されるように、選択成長プロセスが使用される。このプロセスでは、Ｓｉ膜２６は、それの厚みよりも大きな高さを有し、かつ酸化物ウェハ１０の表面で垂直方向に配設されている。Ｓｉ膜２６は、１より大きいものを含んで実質的に任意のアスペクト比（高さを厚さで割ったもの）で形成することができるので、Ｓｉ膜２６は酸化物ウェハ１０上で垂直方向に配設された「フィン（fin）」として特徴づけることができる。
さらに、Ｓｉ膜２６は、ＳｉＧｅブロック２４とほぼ同じ高さであり得る。したがって、Ｓｉ膜２６の高さは、緩和ＳｉＧｅ層１２の層の高さを調整することで制御することができる。ＳｉＧｅ層１２の高さは、当技術分野でよく知られている方法で、形成中に制御することができる。さらに、Ｓｉ膜２６の厚さは、デバイス製造の技術分野でよく知られている適切な方法で、成長プロセス中に制御することができる。Ｓｉ膜２６は、厚さが約５０Å（オングストローム）から２００Åの範囲であり得るが、必要な場合に他の厚さを使用することができる。
Ｓｉ膜２６は、減少した欠陥数または小さな寸法あるいはその両方を有するチャネルから利益を受けるほとんど任意の型のデバイスにおいて、半導体デバイスのチャネルとして使用することができる。したがって、少なくとも１つのゲート酸化物をソース／ドレイン領域がゲート酸化物の両側のＳｉ膜２６に形成されるＳｉチャネルの一部に形成することができる。結果として得られる構造では、その構造が垂直方向に配設されているので、基板の上からチャネルの両側面および上面にアクセスすることが可能になる。この形状によって、ゲート酸化物はチャネルを取り囲むことができ、そして、オフ状態でほとんど完全な空乏のチャネルが可能になる。また、この形状によって、より適切なドーピングおよびより適切なリード接続性のために、ソース／ドレイン領域の両側にアクセスすることができるようになる。
緩和ＳｉＧｅブロック２４の表面にＳｉ膜２６を成長させることによって、結果として得られるＳｉ膜２６中の転位のような欠陥の数は減少する。小さなサイズの薄い膜だけが成長されるので、Ｓｉ膜２６の転位もまた最小限になる。その上、歪みＳｉ膜の結晶格子がＳｉＧｅ結晶格子上に形成されることによって、歪みＳｉ膜は内部歪みを受ける。すなわち、Ｓｉ材料の格子定数はＳｉＧｅの格子定数に一致しないので、ＳｉＧｅブロック２４はＳｉ膜の結晶格子定数とは違った結晶格子定数（異なった原子間寸法）を有する。すなわち孤立している（standing alone）Ｓｉは、通常、ＳｉＧｅよりも小さな格子定数を有する。しかし、本発明の構造では、Ｓｉ層の格子構造はＳｉＧｅの格子構造に一致する傾向にある。ＳｉＧｅマスクに対するＳｉ（通常、より小さい）の格子整合のために、Ｓｉ層は引っ張り応力を受けた状態に置かれている。すなわち、ＳｉＧｅマスクは平衡状態を得ようとし、結果として、ＳｉＧｅ上に形成されたＳｉ側壁層に応力を生じさせる。応力のかかったＳｉのこの体積（volume）は、歪みチャネルとして作用することができる。したがって、Ｓｉ膜２６は、低欠陥歪みＳｉフィンまたはチャネルとして説明することができる。
図７は、Ｓｉ膜２６の露出された側面へのイオン注入（ion implantation）を使用したゲート酸化物２８の形成を示す。例えば、Ｖｔ（閾値電圧）イオン注入技術を使用することができ、注入角は、側面のゲート酸化物２８に対して傾けることができる。ゲート酸化物２８の厚さの例は、約９Åから約２０Åの範囲にあるが、必要に応じて他の厚さを形成することができる。また、ゲート誘電体として酸化物の代わりに、ＨｆＯ２のような高「ｋ」材料を使用することもできる。
図８は、第１および第２の窒化物スペーサ２０および２２、ＳｉＧｅブロック２４、Ｓｉ膜２６およびゲート酸化物２８の上に堆積された第２のポリシリコン層３０を示す。第２のポリシリコン層３０は、共形層（conformal layer）として示されているが、デバイス形成のその後のステップの必要に応じて、非共形層または、共形と非共形の間のある形状を有する層を形成することができる。例として、ポリシリコン層３０は、約７００Åから約１５００Åまでの範囲であり得る。
図８に示す構成から、例えば単一歪みゲートを有するｆｉｎＦＥＴまたは歪み二重ゲートを有するｆｉｎＦＥＴのような歪みＳｉＭＯＳＦＥＴを例えば含み、様々なデバイスを製造することができる。図９〜１４は、単一ゲート・デバイスの製造例を示し、図１５〜１９は、二重ゲートｆｉｎＦＥＴ型デバイスの製造例を示す。さらに、ゲート誘電体が歪みＳｉ膜の上面および２側面のまわりに巻き付いている三重ゲート・デバイスを、図８に示す構造から形成することもできる。単一ゲート・デバイスおよび二重ゲートｆｉｎＦＥＴ型デバイスの例を示すが、転位が減少した垂直歪みＳｉ膜から利益を受ける可能性のある任意の型のデバイスを、図８に示す例示の構造から形成することができる。
図９を参照して、形成されるデバイスの上面図を示し、第２のポリシリコン層３０の上にフォトレジスト１０２が堆積されかつパターン形成されている。図９に示すように、フォトレジスト１０２は、結果として得られるデバイスのゲートを形成することになるＳｉ膜２６の領域内にある第２のポリシリコン層３０の上に堆積される。図１０は、図９の構造の側面図を示し、フォトレジスト１０２が第２のポリシリコン層３０の上にある。
図１１は、ウェット・エッチングのような当技術分野で知られているエッチング・プロセスを使用して、図９のフォトレジスト１０２をエッチングした後で、結果として得られる構造の上面図を示す。特に、エッチング・ステップで、２つのソース／ドレイン領域１０４になるものが、ゲート領域１０６の両方の側に１つ残っている。ソース／ドレイン領域１０４では、酸化物ウェハ１０、下にあるＳｉ膜２６の側面と上面のゲート酸化物２８、および第２の窒化物スペーサ２２が露出している。Ｓｉ膜２６は図１１では見えない。
図１２は、図１１に示すデバイスの断面を示す。図１２に示すように、ソース／ドレイン領域１０４にイオン注入が行われて、ゲート領域１０６の両側にエクステンション（extention：延長部分）が形成される。形成されるデバイスのソース／ドレイン注入として適切なイオン注入プロセスはどんなものでも、当技術分野でよく知られているように使用することができる。例えばホウ素（boron）注入の場合に約０．２〜１ｋｅＶ、またはヒ素（arsenic）注入の場合に１〜２ｋｅＶのエネルギー・レベルで、大きな傾斜角のイオン注入をさらに使用することができる。
図１３は、第２のポリシリコン層３０に隣接して酸化物ウェハ１０の上に窒化物を堆積し、さらにその後エッチングして、窒化物スペーサ１０８が形成された後に形成されるデバイスの上面図を示す。図１４は、ゲート酸化物２８および第２の窒化物スペーサ２２の上にある窒化物スペーサ１０８を示す。窒化物スペーサ１０８を形成した後で、ソース／ドレイン注入およびアニールを含んださらに他の処理ステップを、形成されるデバイスに適切なように行うことができる。
図８に示す構造から始まって、図１５は歪みＳｉ二重ゲートｆｉｎＦＥＴ形成のその後のステップを示す。この歪みＳｉ二重ゲートｆｉｎＦＥＴは、本発明に含まれる歪みＳｉ膜が実現される可能性のある他の型のデバイスの例である。図１５に示すように、酸化膜２０２が堆積され、そして例えばＣＭＰ（化学機械的平坦化）を使用して平坦化される。次に、残存する酸化膜２０２をエッチングして、第２のポリシリコン層３０の一部が酸化膜２０２の上に露出された状態にする。酸化膜２０２は例えば指向性（directional）ＨＤＰ（high density plasma：高密度プラズマ）を使用して堆積して、好ましくは、酸化物の大部分を平らな表面に堆積させ、かつ窒化物スペーサ２０および２２の上の領域のポリシリコン３０の上部にあまり酸化物を堆積させないようにすることができる。
図１６は、第１および第２の窒化物層２０および２２を露出された状態にするように、第２のポリシリコン層３０の一部をエッチングすることを示す。適切なエッチング・プロセスには、ポリシリコンを選択的にエッチングする任意のプロセス、および酸化物を選択的にエッチングするウェット・エッチングのような任意のエッチング・プロセスがあり得る。エッチング後、第１および第２の窒化物スペーサ２０および２２が露出され、ポリシリコン層３０の上に突き出ている。第２のポリシリコン層３０は、第１および第２の窒化物スペーサ２０および２２およびゲート酸化物２８の基部（base）の近くに一段高い領域を形成する。
図１７は、２つの窒化物スペーサ２０および２２のウェット選択エッチングおよびＳｉＧｅブロック２４のウェット・エッチングの結果を示す。形成プロセス全体を通して、窒化物をエッチングするために使用することができる一般的なエッチング液は、例えば、フッ素および塩素を含む。ＳｉＯ２に対するＳｉ３Ｎ４の選択エッチングは、沸騰Ｈ３ＰＯ４溶液（例えば、１８０℃の８５％Ｈ３ＰＯ４）で行うことができる。というのは、この溶液によるＳｉＯ２の侵食は非常に遅いからである。エッチング速度は、Ｓｉ３Ｎ４に対しては〜１０ｎｍ／ｍｉｎであるが、ＳｉＯ２に対しては１ｎｍ／ｍｉｎよりも遅い。Ｓｉ３Ｎ４は、濃（concentrated）ＨＦまたは緩衝（buffered）ＨＦを使って室温でエッチングすることができる。しかし、ＨＦはＳｉＯ２もエッチングする。反応性イオン・プラズマ・エッチング・プロセスを使用して、次のエッチング化学作用をＳｉ３Ｎ４に使用することができる。すなわち、ＣＨＦ３／Ｏ２、ＣＨ２Ｆ２、ＣＨ２ＣＨＦ２の化学作用である。ＳｉＧｅブロック２４および第１および第２の窒化物スペーサ２０および２２を除去することで、歪みＳｉ膜２６は、例えば他のゲート酸化物を付け加えるようなさらに他の処理にさらされる側面を有する。
図１８は、ゲート酸化プロセスによる第２のゲート酸化物２０８の形成を示し、このゲート酸化プロセスで、デバイスおよびＳｉ膜２６の露出部分の上にそれぞれ薄い酸化物層２０４および２０５が形成される。特に、Ｓｉ膜２６の上に形成された薄い酸化物層２０５の部分は、ゲート酸化物２０５の第２のゲート酸化物２０８部分を構成する。ゲート酸化物２０５は、また、以前のステップで形成された第１のゲート酸化物２０７も含む。第２のゲート酸化物２０８は、高品質の酸化物を生成するように、例えば熱酸化物成長プロセスによって形成することができる。
また、図１８に、デバイスの表面の上に堆積された薄いポリシリコン層を示す。次に、この構造は、薄い酸化物層２０４の側面に薄いポリシリコン・スペーサ２０６を形成するための直接エッチング（direct etch）にかけられる。特に、薄いポリシリコン・スペーサ２０６は、第２のゲート酸化物２０８に隣接して形成される。ポリシリコン・スペーサ２０６は、ゲート酸化物２０８をさらなるエッチング・プロセスから保護することができる。薄いポリシリコン・スペーサ２０６は、厚さが例えば約１００Åであり得る。その上、第２のポリシリコン層３０の上面部分で薄い酸化物層２０４の部分が露出された状態になるように、薄いポリシリコン・スペーサ２０６が形成される。
図１９は、薄い酸化物層２０４の露出部分のエッチングを示す。酸化物層を選択的にエッチングする任意のプロセスを使用して、薄い酸化物層２０４の露出部分を除去することができる。酸化物のエッチングが完了した後で、ポリシリコンを堆積して基板の上に第３のポリシリコン層２１０を形成する。結果として得られる構造は、その側面および上面をゲート酸化物２０５で囲まれ酸化物ウェハ１０に対して垂直に立っている歪みＳｉ膜２６のフィンを含む。歪みＳｉ膜２６の垂直フィンの両側面は、酸化物ウェハ１０の表面の上からアクセスすることができる。さらに、歪みＳｉ膜２６の垂直フィンは、また、ソース／ドレイン領域を含み、そのソース／ドレイン領域の両側面および上面は酸化物ウェハ１０の上からアクセスすることができる。
当技術分野でよく知られている製造ステップを用いて、歪みＳｉ膜を有する完成された二重ゲートｆｉｎＦＥＴデバイスを形成するように、図１９に示すデバイスの処理を続けることができる。
本発明は実施例に関して説明したが、本発明は添付の特許請求の範囲の精神および範囲内で修正して実施できることを当業者は認めるであろう。例えば、本発明はバルク基板に容易に応用することができる。
本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従った実施例を形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従ったデバイスを形成する際のステップを示す図である。 本発明に従った実施例を形成する際のさらなるステップを示す図である。 本発明に従った実施例を形成する際のさらなるステップを示す図である。 本発明に従った実施例を形成する際のさらなるステップを示す図である。 本発明に従った実施例を形成する際のさらなるステップを示す図である。 本発明に従った実施例を形成する際のさらなるステップを示す図である。
符号の説明
１０ 酸化物ウェハ
１２ 緩和ＳｉＧｅ層
１４ 薄い酸化物層
１６ 第１のポリシリコン層
１８ フォトレジスト
２０ 第１の窒化物スペーサ
２２ 第２の窒化物スペーサ
２４ ＳｉＧｅブロック
２６ 歪みＳｉ膜
２８ ゲート酸化物
３０ 第２のポリシリコン層
１０２ フォトレジスト
１０４ ソース／ドレイン領域
１０６ ゲート領域
１０８ 窒化物スペーサ
２０４ 薄い酸化物層
２０５ ゲート酸化物
２０６ 薄いポリシリコン・スペーサ
２０７ 第１のゲート酸化物
２０８ 第２のゲート酸化物
２１０ 第３のポリシリコン層

Claims (10)

  1. （１）埋め込み酸化物層を有する基板上に緩和ＳｉＧｅ層を形成するステップと、
    （２）前記緩和ＳｉＧｅ層の上側に第１のポリシリコン層を形成するステップと、
    （３）前記第１のポリシリコン層をパターニングして、前記第１のポリシリコン層の一部を残すステップと、
    （４）前記第１のポリシリコン層の前記一部の側面であって前記緩和ＳｉＧｅ層の上面に、第１の窒化物スペーサを形成するステップと、
    （５）前記第１のポリシリコン層の前記一部及び前記第１の窒化物スペーサのいずれによっても覆われていない前記緩和ＳｉＧｅ層を除去するステップと、
    （６）前記第１の窒化物スペーサで覆われた前記緩和ＳｉＧｅ層の側面であって前記緩和ＳｉＧｅ層の前記除去により露出された前記埋め込み酸化物層の上に、第２の窒化物スペーサを形成するステップと、
    （７）前記第１のポリシリコン層の前記一部及びその下側の前記緩和ＳｉＧｅ層を除去して、一の側面が前記第２の窒化物スペーサで、上面が前記第１の窒化物スペーサで夫々覆われ、且つ、前記第２の窒化物スペーサと反対側の一の側面が露出された緩和ＳｉＧｅブロックを形成するステップと、
    （８）前記緩和ＳｉＧｅブロックの露出された側面に歪みＳｉ膜をエピタキシャル成長させるステップと、
    を備える方法。
  2. （９）酸化物および高誘電率（ｋ）材料のうちの少なくとも１つを備えるゲート絶縁膜を、前記歪みＳｉ膜の少なくとも１つの側面に形成するステップをさらに備える、請求項１に記載の方法。
  3. （１０）前記第２の窒化物スペーサ、前記第１の窒化物スペーサ及び前記緩和ＳｉＧｅブロックを除去して前記歪みＳｉ膜の側面を露出させ、該露出されたＳｉ膜の側面に酸化物および高誘電率（ｋ）材料のうちの少なくとも１つを備えるゲート絶縁膜を形成するステップをさらに備える、請求項２に記載の方法。
  4. 前記歪みＳｉ膜は、厚さが５０Å〜２００Åであり、さらに前記ゲート絶縁膜は、厚さが９Å〜２０Åである、請求項２または３に記載の方法。
  5. 前記歪みＳｉ膜が、基板に対して垂直方向に配設されたフィンを構成する、請求項１〜４のいずれか１項に記載の方法。
  6. ステップ（１）と（２）の間に前記緩和ＳｉＧｅ層の上に酸化物層を形成するステップをさらに含み、ステップ（２）において、前記第１のポリシリコン層が該酸化物層上に形成される請求項１〜５のいずれか１項に記載の方法。
  7. ステップ（３）のパターニングが、
    （ｉ）前記第１のポリシリコン層の上にフォトレジストを付してパターン形成するステップと、
    （ｉｉ）前記フォトレジストで覆われていない前記第１のポリシリコン層及びその下の前記酸化物層をエッチング除去するステップと、
    を含む、請求項６記載の方法。
  8. 前記歪みＳｉ膜の高さが、前記ＳｉＧｅブロックの高さに実質的に等しい、請求項１〜７のいずれか１項に記載の方法。
  9. ステップ（２）において形成される第１のポリシリコン層の厚みが、４０ｎｍ〜１００ｎｍである、請求項１〜８のいずれか１項記載の方法。
  10. ソース及びドレインを備える歪Ｓｉフィン、該歪Ｓｉフィンの少なくとも一の面上に設けられたゲート酸化膜、及び該ゲート酸化膜上に備えられたポリシリコンを備えるフィン型ＦＥＴにおいて、
    前記歪Ｓｉフィンが、埋め込み酸化物を備える基板上に形成された緩和ＳｉＧｅブロックの一の側面上に備えられ、該緩和ＳｉＧｅブロックは、その上面が第１の窒化物スペーサで、一の側面が第２の窒化物スペーサで夫々覆われていることを特徴とするフィン型ＦＥＴ。
JP2005000206A 2004-01-05 2005-01-04 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法 Expired - Fee Related JP4378293B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/707,690 US7247912B2 (en) 2004-01-05 2004-01-05 Structures and methods for making strained MOSFETs

Publications (2)

Publication Number Publication Date
JP2005197734A JP2005197734A (ja) 2005-07-21
JP4378293B2 true JP4378293B2 (ja) 2009-12-02

Family

ID=34710359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000206A Expired - Fee Related JP4378293B2 (ja) 2004-01-05 2005-01-04 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法

Country Status (3)

Country Link
US (2) US7247912B2 (ja)
JP (1) JP4378293B2 (ja)
CN (1) CN100342507C (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410846B2 (en) * 2003-09-09 2008-08-12 International Business Machines Corporation Method for reduced N+ diffusion in strained Si on SiGe substrate
US6887751B2 (en) 2003-09-12 2005-05-03 International Business Machines Corporation MOSFET performance improvement using deformation in SOI structure
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density
US7119403B2 (en) * 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7129126B2 (en) * 2003-11-05 2006-10-31 International Business Machines Corporation Method and structure for forming strained Si for CMOS devices
US7015082B2 (en) * 2003-11-06 2006-03-21 International Business Machines Corporation High mobility CMOS circuits
US7029964B2 (en) 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US7122849B2 (en) 2003-11-14 2006-10-17 International Business Machines Corporation Stressed semiconductor device structures having granular semiconductor material
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7049662B2 (en) * 2003-11-26 2006-05-23 International Business Machines Corporation Structure and method to fabricate FinFET devices
US7198995B2 (en) * 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US7247912B2 (en) * 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7381609B2 (en) * 2004-01-16 2008-06-03 International Business Machines Corporation Method and structure for controlling stress in a transistor channel
US7202132B2 (en) 2004-01-16 2007-04-10 International Business Machines Corporation Protecting silicon germanium sidewall with silicon for strained silicon/silicon germanium MOSFETs
US7118999B2 (en) * 2004-01-16 2006-10-10 International Business Machines Corporation Method and apparatus to increase strain effect in a transistor channel
US7205206B2 (en) * 2004-03-03 2007-04-17 International Business Machines Corporation Method of fabricating mobility enhanced CMOS devices
US7223994B2 (en) * 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
TWI463526B (zh) * 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
US7288443B2 (en) * 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7173312B2 (en) * 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US20060160317A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US7256081B2 (en) * 2005-02-01 2007-08-14 International Business Machines Corporation Structure and method to induce strain in a semiconductor device channel with stressed film under the gate
US7545004B2 (en) * 2005-04-12 2009-06-09 International Business Machines Corporation Method and structure for forming strained devices
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7655511B2 (en) 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7564081B2 (en) 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US7635620B2 (en) 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US20070158743A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners
US7691698B2 (en) 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers
US7608489B2 (en) * 2006-04-28 2009-10-27 International Business Machines Corporation High performance stress-enhance MOSFET and method of manufacture
US7615418B2 (en) * 2006-04-28 2009-11-10 International Business Machines Corporation High performance stress-enhance MOSFET and method of manufacture
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US8227316B2 (en) * 2006-06-29 2012-07-24 International Business Machines Corporation Method for manufacturing double gate finFET with asymmetric halo
US8853746B2 (en) 2006-06-29 2014-10-07 International Business Machines Corporation CMOS devices with stressed channel regions, and methods for fabricating the same
US7790540B2 (en) 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
US8754446B2 (en) * 2006-08-30 2014-06-17 International Business Machines Corporation Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material
US7462522B2 (en) * 2006-08-30 2008-12-09 International Business Machines Corporation Method and structure for improving device performance variation in dual stress liner technology
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7615435B2 (en) * 2007-07-31 2009-11-10 International Business Machines Corporation Semiconductor device and method of manufacture
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
CN101939830A (zh) * 2008-02-11 2011-01-05 Nxp股份有限公司 具有分立栅极的FinFET及其制造方法
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010118621A (ja) * 2008-11-14 2010-05-27 Nec Electronics Corp 半導体装置及びその製造方法
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8598006B2 (en) * 2010-03-16 2013-12-03 International Business Machines Corporation Strain preserving ion implantation methods
CN102315269B (zh) * 2010-07-01 2013-12-25 中国科学院微电子研究所 一种半导体器件及其形成方法
US8796085B2 (en) * 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
CN103915344B (zh) * 2013-01-08 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103928330B (zh) * 2013-01-11 2017-05-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US8951870B2 (en) * 2013-03-14 2015-02-10 International Business Machines Corporation Forming strained and relaxed silicon and silicon germanium fins on the same wafer
US9178045B2 (en) 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
US9583590B2 (en) 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
US9536900B2 (en) 2014-05-22 2017-01-03 Globalfoundries Inc. Forming fins of different semiconductor materials on the same substrate
CN104022152B (zh) * 2014-06-04 2017-03-01 重庆大学 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
JP6629312B2 (ja) * 2014-07-03 2020-01-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 選択的堆積のための方法及び装置
US9196479B1 (en) 2014-07-03 2015-11-24 International Business Machines Corporation Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9472575B2 (en) 2015-02-06 2016-10-18 International Business Machines Corporation Formation of strained fins in a finFET device
KR102269415B1 (ko) 2015-03-16 2021-06-24 삼성전자주식회사 반도체 장치
US9922975B2 (en) 2015-10-05 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having field-effect trasistors with dielectric fin sidewall structures and manufacturing method thereof
US9704990B1 (en) 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US10600695B2 (en) * 2018-05-22 2020-03-24 International Business Machines Corporation Channel strain formation in vertical transport FETS with dummy stressor materials

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602841A (en) 1970-06-18 1971-08-31 Ibm High frequency bulk semiconductor amplifiers and oscillators
US4853076A (en) 1983-12-29 1989-08-01 Massachusetts Institute Of Technology Semiconductor thin films
US4665415A (en) 1985-04-24 1987-05-12 International Business Machines Corporation Semiconductor device with hole conduction via strained lattice
EP0219641B1 (de) 1985-09-13 1991-01-09 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US4958213A (en) 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5459346A (en) 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5006913A (en) 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
US5108843A (en) 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
US4952524A (en) 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5060030A (en) 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
US5081513A (en) 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
US5371399A (en) 1991-06-14 1994-12-06 International Business Machines Corporation Compound semiconductor having metallic inclusions and devices fabricated therefrom
US5134085A (en) 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US5391510A (en) 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
US6008126A (en) 1992-04-08 1999-12-28 Elm Technology Corporation Membrane dielectric isolation IC fabrication
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5557122A (en) 1995-05-12 1996-09-17 Alliance Semiconductors Corporation Semiconductor electrode having improved grain structure and oxide growth properties
KR100213196B1 (ko) 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
US6403975B1 (en) 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US5880040A (en) 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
US5861651A (en) 1997-02-28 1999-01-19 Lucent Technologies Inc. Field effect devices and capacitors with improved thin film dielectrics and method for making same
US5940736A (en) 1997-03-11 1999-08-17 Lucent Technologies Inc. Method for forming a high quality ultrathin gate oxide layer
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US6025280A (en) 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US5960297A (en) 1997-07-02 1999-09-28 Kabushiki Kaisha Toshiba Shallow trench isolation structure and method of forming the same
US5981356A (en) 1997-07-28 1999-11-09 Integrated Device Technology, Inc. Isolation trenches with protected corners
JP3139426B2 (ja) 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
US6066545A (en) 1997-12-09 2000-05-23 Texas Instruments Incorporated Birdsbeak encroachment using combination of wet and dry etch for isolation nitride
US6274421B1 (en) 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
KR100275908B1 (ko) 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
US6165383A (en) 1998-04-10 2000-12-26 Organic Display Technology Useful precursors for organic electroluminescent materials and devices made from such materials
US6361885B1 (en) 1998-04-10 2002-03-26 Organic Display Technology Organic electroluminescent materials and device made from such materials
US5989978A (en) 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JP4592837B2 (ja) 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6319794B1 (en) 1998-10-14 2001-11-20 International Business Machines Corporation Structure and method for producing low leakage isolation devices
US6235598B1 (en) 1998-11-13 2001-05-22 Intel Corporation Method of using thick first spacers to improve salicide resistance on polysilicon gates
US6080637A (en) 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6117722A (en) 1999-02-18 2000-09-12 Taiwan Semiconductor Manufacturing Company SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof
US6255169B1 (en) 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
US6093621A (en) 1999-04-05 2000-07-25 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
US6284626B1 (en) 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
DE19917365A1 (de) * 1999-04-16 2000-10-19 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Verfahren zum Abgleich mindestens eines Betriebsparameters eines Betriebsgerätes für elektrische Lampen
US6228694B1 (en) 1999-06-28 2001-05-08 Intel Corporation Method of increasing the mobility of MOS transistors by use of localized stress regions
US6656822B2 (en) 1999-06-28 2003-12-02 Intel Corporation Method for reduced capacitance interconnect system using gaseous implants into the ILD
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
US6281532B1 (en) 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
TW426940B (en) 1999-07-30 2001-03-21 United Microelectronics Corp Manufacturing method of MOS field effect transistor
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6284623B1 (en) 1999-10-25 2001-09-04 Peng-Fei Zhang Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect
US6476462B2 (en) 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6221735B1 (en) 2000-02-15 2001-04-24 Philips Semiconductors, Inc. Method for eliminating stress induced dislocations in CMOS devices
US6531369B1 (en) 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US6368931B1 (en) 2000-03-27 2002-04-09 Intel Corporation Thin tensile layers in shallow trench isolation and method of making same
US6969875B2 (en) * 2000-05-26 2005-11-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
US6940716B1 (en) * 2000-07-13 2005-09-06 Intel Corporation Method and apparatus for dissipating heat from an electronic device
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US7312485B2 (en) 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
US6563152B2 (en) 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US20020086497A1 (en) 2000-12-30 2002-07-04 Kwok Siang Ping Beaker shape trench with nitride pull-back for STI
US6265317B1 (en) 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6403486B1 (en) 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation
US6583060B2 (en) 2001-07-13 2003-06-24 Micron Technology, Inc. Dual depth trench isolation
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6908810B2 (en) 2001-08-08 2005-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation
JP2003060076A (ja) 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
US20030057184A1 (en) 2001-09-22 2003-03-27 Shiuh-Sheng Yu Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US6656798B2 (en) 2001-09-28 2003-12-02 Infineon Technologies, Ag Gate processing method with reduced gate oxide corner and edge thinning
US6461936B1 (en) 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US7388259B2 (en) * 2002-11-25 2008-06-17 International Business Machines Corporation Strained finFET CMOS device structures
US6717216B1 (en) 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6825529B2 (en) 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US6974981B2 (en) 2002-12-12 2005-12-13 International Business Machines Corporation Isolation structures for imposing stress patterns
US6815738B2 (en) * 2003-02-28 2004-11-09 International Business Machines Corporation Multiple gate MOSFET structure with strained Si Fin body
US6887798B2 (en) 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US7279746B2 (en) 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US7078299B2 (en) * 2003-09-03 2006-07-18 Advanced Micro Devices, Inc. Formation of finFET using a sidewall epitaxial layer
US7119403B2 (en) * 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US8008724B2 (en) 2003-10-30 2011-08-30 International Business Machines Corporation Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers
US6977194B2 (en) * 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US7015082B2 (en) 2003-11-06 2006-03-21 International Business Machines Corporation High mobility CMOS circuits
US7122849B2 (en) 2003-11-14 2006-10-17 International Business Machines Corporation Stressed semiconductor device structures having granular semiconductor material
US7247912B2 (en) 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7205206B2 (en) * 2004-03-03 2007-04-17 International Business Machines Corporation Method of fabricating mobility enhanced CMOS devices
US7504693B2 (en) * 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US7354806B2 (en) * 2004-09-17 2008-04-08 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods

Also Published As

Publication number Publication date
US20050145954A1 (en) 2005-07-07
JP2005197734A (ja) 2005-07-21
US7247912B2 (en) 2007-07-24
CN1638067A (zh) 2005-07-13
CN100342507C (zh) 2007-10-10
US7749842B2 (en) 2010-07-06
US20070218620A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4378293B2 (ja) 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法
US10741453B2 (en) FinFET device
US7326634B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR101637679B1 (ko) Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법
KR100499159B1 (ko) 리세스 채널을 갖는 반도체장치 및 그 제조방법
TWI509736B (zh) 半導體結構及其形成方法
KR100444095B1 (ko) 전계 효과 트랜지스터 형성 방법 및 2중 게이트 전계 효과 트랜지스터 형성 방법
US7423321B2 (en) Double gate MOSFET device
US7326608B2 (en) Fin field effect transistor and method of manufacturing the same
US7265418B2 (en) Semiconductor devices having field effect transistors
JP4777987B2 (ja) 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法
US8164137B2 (en) Multiple-gate MOS transistor using Si substrate and method of manufacturing the same
US7419857B2 (en) Method for manufacturing field effect transistor having channel consisting of silicon fins and silicon body and transistor structure manufactured thereby
KR102069257B1 (ko) 반도체 디바이스의 소정 형상의 소스/드레인 에피택셜 층을 형성하는 방법
JP5184831B2 (ja) フィン型トランジスタの形成方法
KR100639971B1 (ko) 리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법
JP2006269975A (ja) 半導体装置及びその製造方法
US20050101069A1 (en) Confined spacers for double gate transistor semiconductor fabrication process
US7982269B2 (en) Transistors having asymmetric strained source/drain portions
TW202240900A (zh) 半導體裝置及其製造方法
WO2007054844A2 (en) Vertical insulated gate field-effect transistor and method of manufacturing the same
JP2005228781A (ja) 半導体装置およびその製造方法
KR20060005041A (ko) 핀 전계 효과 트랜지스터의 제조방법
CN103137671A (zh) 多栅极场效应晶体管及其制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080502

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20080502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080507

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090108

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090115

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090521

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090728

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees