JP4675588B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents
薄膜トランジスタ表示板及びその製造方法 Download PDFInfo
- Publication number
- JP4675588B2 JP4675588B2 JP2004196782A JP2004196782A JP4675588B2 JP 4675588 B2 JP4675588 B2 JP 4675588B2 JP 2004196782 A JP2004196782 A JP 2004196782A JP 2004196782 A JP2004196782 A JP 2004196782A JP 4675588 B2 JP4675588 B2 JP 4675588B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- gate line
- conductive film
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 377
- 239000004065 semiconductor Substances 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 117
- 230000001681 protective effect Effects 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 35
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 12
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 3
- 238000000206 photolithography Methods 0.000 claims 2
- 238000002161 passivation Methods 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 description 31
- 239000004020 conductor Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 239000011651 chromium Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く使用されている平板表示装置の１つであり、電界生成電極が形成されている２枚の表示板と、その間に注入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって液晶層を通過する光の透過率を調節する表示装置である。
現在主に使われている液晶表示装置は、電界生成電極が２つの表示板に各々具備されているものである。この中でも一方の表示板には複数の画素電極が行列状に配列されており、もう一方の表示板には１つの共通電極が表示板の前面を覆っている構造の液晶表示装置が主流である。この液晶表示装置における画像表示は、各画素電極に別途の電圧を印加することによって行われる。このため、画素電極に印加される電圧をスイッチングするための三端子素子の薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線を表示板に設ける。
このような液晶表示装置用表示板は、いくつかの導電層及び絶縁層が積層された層状構造を有する。ゲート線、データ線、及び画素電極は、互いに異なる導電層（以下、各々ゲート導電体、データ導電体及び画素導電体という）からなり、絶縁層に分離されており、下方から順に配置されるのが一般的である。
このような層状構造の薄膜トランジスタ表示板において、薄膜の成膜及び写真エッチングは数回の工程で成されるものであり、如何に少ない回数の写真エッチング工程で如何に安定した素子を形成するかが製造コストを決める重要な要素である。
本発明の技術的課題は、少ない回数の写真工程で薄膜トランジスタ表示板を製造する方法を提供し、液晶注入を容易に行えるように間隔材柱の密度を調節した薄膜トランジスタ表示板及びその製造方法を提供することである。また、半導体層の露出された部分と間隔材柱間の接触によるしきい電圧の変動を防止することができる、薄膜トランジスタ表示板及びその製造方法を提供するのが目的がある。
本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階、前記ゲート線上にゲート絶縁膜及び半導体層を連続積層する段階、前記半導体層上に下部導電膜及び上部導電膜を蒸着する段階、前記上部導電膜、前記下部導電膜、及び前記半導体層を写真エッチングする段階、保護膜を蒸着する段階、前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階、前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階、前記下部導電膜の第１部分を覆う画素電極を形成する段階、前記下部導電膜の前記第２部分を除去して前記半導体層の一部を露出する段階、そして前記半導体層の露出された部分の上に間隔材柱を形成する段階を含むのが好ましい。
そして、前記保護膜写真エッチング段階で、前記上部導電膜の第１部分と、これに隣接したゲート絶縁膜を共に露出するのが好ましい。前記画素電極を形成する段階で、前記下部導電膜の第１部分と、露出された前記ゲート絶縁膜を共に覆い画素電極を形成するのが好ましい。
前記保護膜写真エッチング段階で、前記上部導電膜の第３部分を露出するのが好ましい。
前記上部導電膜除去段階で、前記上部導電膜の第３部分を除去して前記下部導電膜の第３部分を露出するのが好ましい。また、前記ゲート線は下部膜と上部膜を含むのが好ましい。
前記保護膜写真エッチング段階で、前記ゲート絶縁膜を共にエッチングして前記ゲート線の上部膜の一部を露出させるのが好ましい。
前記上部導電膜の除去段階で、前記ゲート線の上部膜の露出された部分を共に除去して前記ゲート線の下部膜の一部を露出するのが好ましい。また、前記下部導電膜の第３部分と、前記ゲート線下部膜の露出された部分を覆う接触補助部材を形成する段階をさらに含むのが好ましい。また、前記ゲート線の上部膜及び前記上部導電膜は同一の物質で形成されるのが好ましい。
また、前記ゲート線の上部膜及び前記上部導電膜はCrからなり、前記ゲート線の下部膜及び前記下部導電膜はAlまたはAl-Nd合金からなるのが好ましい。また、前記半導体層は真性半導体膜及び不純物半導体膜を含み、前記下部導電膜の除去後に前記不純物半導体膜の露出された部分を除去する段階をさらに含むのが好ましい。
本発明による薄膜トランジスタ表示板は、基板、前記基板上に形成され、下部膜と上部膜を含むゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成されている抵抗性接触部材、前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極、前記ソース電極及び前記ドレーン電極上に形成され、前記ドレーン電極の下部膜の一部を露出させる第１接触孔、及び前記半導体層の第１部分を露出させる開口部を有する保護膜、前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜と接触する画素電極、そして前記半導体層の露出された部分上に形成されている間隔材柱を含むのが好ましい。
前記開口部の少なくとも一部の境界は、前記半導体層の第１部分の一部の境界と一致するのが好ましい。前記ドレーン電極の上部膜の少なくとも一部の境界は前記第１接触孔の一部の境界と一致するのが好ましい。
前記ゲート線の下部膜の第１部分は上部膜の外側に露出され、前記保護膜は前記ゲート線下部膜の第１部分を露出する第２接触孔をさらに有し、前記第１部分の境界は前記第２接触孔の境界と一致するのが好ましい。
前記ゲート線の下部膜の第１部分を覆う接触補助部材をさらに含むのが好ましい。
前記ゲート線及び前記データ線の下部膜はCrからなり、前記ゲート線及び前記データ線の上部膜はAlからなるのが好ましい。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階、前記ゲート線上にゲート絶縁膜及び半導体層を連続積層する段階、前記半導体層上に下部導電膜及び上部導電膜を蒸着する段階、前記上部導電膜、前記下部導電膜、及び前記半導体層を写真エッチングする段階、保護膜を蒸着する段階、前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階、前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階、前記下部導電膜の第１部分を覆う画素電極を形成する段階、そして前記下部導電膜の前記第２部分を除去して前記半導体層の一部を露出させる段階を含み、ゲート線及びデータ線で定義される複数の画素のうちいずれかの画素の半導体層の露出された部分上にはスリット露光で第１間隔材柱を形成し、その他の画素の半導体層の露出された部分上には完全露光で第２間隔材柱を形成するのが好ましい。
さらに、本発明による薄膜トランジスタ表示板は、基板、前記基板上に形成され、下部膜と上部膜を含むゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成されている抵抗性接触部材、前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極、前記ソース電極及び前記ドレーン電極上に形成され、前記ドレーン電極の下部膜の一部を露出させる第１接触孔、及び前記半導体層の第１部分を露出させる開口部を有する保護膜、そして前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜と接触する画素電極を含み、ゲート線とデータ線で定義される複数の画素のうちいずれかの画素の前記半導体層の露出された部分上には第１間隔材柱が形成され、その他の画素の前記半導体層の露出された部分上には第２間隔材柱が形成されるのが好ましい。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階、前記ゲート線上にゲート絶縁膜及び半導体層を連続積層する段階、前記半導体層上に下部導電膜及び上部導電膜を蒸着する段階、前記上部導電膜と、前記下部導電膜、及び前記半導体層を写真エッチングする段階、保護膜を蒸着する段階、前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階、前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階、前記下部導電膜の第１部分を覆う画素電極を形成する段階、前記下部導電膜の前記第２部分を除去して前記半導体層の一部を露出させる段階、窒化膜を蒸着して前記半導体層の露出された部分を覆う段階、そして前記半導体層の露出された部分を覆う窒化膜上に間隔材柱を形成する段階を含むのが好ましい。
前記間隔材柱をエッチング防止膜として前記窒化膜をエッチングすることによって前記半導体層の露出された部分を覆う窒化膜のみを残すのが好ましい。
また、本発明による薄膜トランジスタ表示板は、基板、前記基板上に形成され、下部膜と上部膜を含むゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成されている抵抗性接触部材、前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極、前記ソース電極及び前記ドレーン電極上に形成され、前記ドレーン電極の下部膜の一部を露出させる第１接触孔、及び前記半導体層の第１部分を露出させる開口部を有する保護膜、前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜と接触する画素電極、前記半導体層の露出された部分上に形成されている間隔材柱、そして前記半導体層の露出された部分と前記間隔材柱の間に形成されている窒化膜を含むのが好ましい。
本発明による薄膜トランジスタ表示板の製造方法は、保護膜及び画素電極、接触補助部材を利用してソース電極及びドレーン電極を分離することによって写真工程の回数を減らし工程を単純化して製造コストを節減し、収率も向上できる。
また、ドレーン電極及び画素電極が連結される接触孔をゲート絶縁膜が形成されている部分まで拡大させることにより、ドレーン電極の上部膜がアンダーカットされ画素電極との接触不良が生じるのを防止し、ドレーン電極及び画素電極が連結される接触孔を形成するために該当部位の保護膜をスリット露光することによって該当部位のゲート絶縁膜がエッチングされるのを防止することができるという長所がある。
また、本発明による薄膜トランジスタ表示板の製造方法は、複数個の画素のうちいずれかの画素の半導体層の露出された部分の上には、高さの低い第１間隔材柱が形成され、他の画素の半導体層の露出された部分上には高さの高い第２間隔材柱が形成されることにより、セルギャップを維持する役割をする第２間隔材柱の密度を調節し、液晶注入を容易にするという長所がある。
添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
以下、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、図面を参考にして詳細に説明する。
まず、図１、図２ａ及び図２ｂを参照して、本発明の好ましい一実施例による薄膜トランジスタ表示板について詳細に説明する。
図１は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図２ａ及び図２ｂは図１の薄膜トランジスタ表示板の各々IIa-IIa'線及びIIb-IIb'線による断面図である。
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は上方に突出し複数のゲート電極１２４を構成している。
ゲート線１２１は物理的な性質が異なる２つの膜、即ち、下部膜及びその上の上部膜を含む。上部膜はゲート信号の遅延や電圧降下を減らせるように、低い比抵抗（resistivity）の金属、例えば、アルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属からなる。これとは異なり、下部膜は他の物質、特にＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）との物理的、化学的、電気的な接触特性の優れた物質、例えば、モリブデン（Mo）、モリブデン合金（例:モリブデン-タングステン（MoW）合金）、クロム（Cr）などからなる。下部膜と上部膜の組み合わせの好適な例としては、Cr/Al、Cr/Al-Nd合金などのように互いに異なるエッチング条件でエッチングされる２つの層を挙げられる。図２ａ及び図２ｂで、ゲート電極１２４の下部膜と上部膜は各々図面符号１２４ｐ、１２４ｑを、他の部分との接触のためのゲート線１２１の端部１２９の下部膜と上部膜は各々図面符号１２９ｐ、１２９ｑを付しており、端部１２９の上部膜１２９ｑの一部が除去され下部膜１２９ｐが露出されている。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０上部には、水素化非晶質シリコン（以下、非晶質シリコンはa-Siと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向にのびており、ここから複数の突出部１５４がゲート電極１２４に向かってのびている。
半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で形成された複数の線状抵抗性接触部材１６１及び島状抵抗性接触部材１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有しており、この突出部１６３及び島状接触部材１６５が対をなして半導体１５１の突出部１５４上に位置している。
半導体１５１及び抵抗性接触部材１６１、１６５の側面も傾斜しており傾斜角は３０〜８０°である。
抵抗性接触部材１６１、１６５上には、各々複数のデータ線１７１及び複数のドレーン電極１７５が形成されている。
データ線１７１は主に縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレーン電極１７５の両側にのびた複数の枝がソース電極１７３をなす。一対のソース電極１７３及びドレーン電極１７５は互いに分離されている。ゲート電極１２４、ソース電極１７３及びドレーン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルはソース電極１７３とドレーン電極１７５の間の突出部１５４に形成される。
データ線１７１及びドレーン電極１７５も下部膜１７１ｐ、１７５ｐとその上に位置した上部膜１７１ｑ、１７５ｑとからなる。ゲート線１２１の場合と同様に、下部膜１７１ｐ、１７５ｐ及び上部膜１７１ｑ、１７５ｑの組み合わせの好適な例としては、Cr/Al、Cr/Al-Nd合金などのように互いに異なるエッチング条件でエッチングされる２つの層を挙げられる。図２ａ及び図２ｂで、ソース電極１７３の下部膜と上部膜は各々図面符号１７３ｐ、１７３ｑを、他の部分との接触のためのデータ１７１の端部１７９の下部膜と上部膜は各々図面符号１７９ｐ、１７９ｑを付しており、端部１７９の上部膜１７９ｑの一部が除去され下部膜１７９ｐが露出されている。
データ線１７１及びドレーン電極１７５の下部膜１７１ｐ、１７５ｐ及び上部膜１７１ｑ、１７５ｑもゲート線１２１と同様にその側面が約３０〜８０度各々傾斜している。
抵抗性接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレーン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くする役割をする。半導体１５１は、薄膜トランジスタが位置する突出部１５４を除けば、データ線１７１、ドレーン電極１７５及びその下部の抵抗性接触部材１６１、１６５と実質的に同一の平面形状を有している。
データ線１７１及びドレーン電極１７５の上部には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０には、データ線１７１の端部１７９及びドレーン電極１７５、そしてドレーン電極１７５に隣接するゲート絶縁膜１４０を各々露出する複数の接触孔１８２、１８５が設けられており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する複数の接触孔１８１が設けられている。さらに保護膜１８０は、半導体１５１の突出部１５４の一部を露出する開口部１８９を有する。
接触孔１８１、１８２は、ゲート線１２１及びデータ線１７１の端部１２９、１７９の下部膜１２９ｐ、１７９ｐ、１７５ｐだけを露出し、その境界は上部膜１２９ｑ、１７９ｑ、１７５ｑの境界と一致している。そして、接触孔１８５は、ドレーン電極の下部膜１７５ｐ及び隣接するゲート絶縁膜１４０を露出する。また、開口部１８９は、半導体１５１突出部１５４の露出された部分とその境界が一致する。
保護膜１８０上には、複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されており、これらはＩＺＯ、ＩＴＯなど透明な導電物質からなっている。この場合、ドレーン電極１７５及び画素電極１９０が連結される接触孔１８５が隣接のゲート絶縁膜１４０にまで広く形成されているためにドレーン電極の上部膜１７５ｑが過エッチングによってアンダーカットされるのを防止することができる。したがって、ゲート絶縁膜１４０上にも形成されている画素電極１９０とドレーン電極の下部膜１７５ｐとの間で接触する面積が広いため、接触不良が生じるのを防止することができる。
画素電極１９０は、接触孔１８５を通じてドレーン電極１７５と物理的・電気的に連結され、ドレーン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって２つの電極間の液晶分子を再配列する。
また、画素電極１９０及び共通電極は、蓄電器（以下、液晶蓄電器という）を構成し、薄膜トランジスタがターンオフした後にも印加された電圧を維持しているが、電圧維持能力を強化するために液晶蓄電器と並列に連結された他の蓄電器を設けている。これを維持蓄電器という。維持蓄電器は、画素電極１９０と、これに隣接した他のゲート線１２１(以下、前段ゲート線という)や別途の維持電極などの重畳などで形成される。維持電極は、ゲート線１２１と同一の層で形成され、ゲート線１２１と分離され共通電圧など電圧の印加を受ける。維持蓄電器の静電容量、即ち、保持容量を増やすために重畳部の面積を拡大したり、画素電極１９０と連結され前段ゲート線または維持電極と重畳する導電体を保護膜１８０の下方に設けて２つの間の距離を短くすることができる。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９及び外部装置の接着性を補完し、これらを保護する役割をするものであり、これらの適用は必須ではなく選択的である。
最後に、保護膜１８０及び半導体１５１の突出部１５４の露出された部分の上には間隔材柱３２０が形成されている。間隔材柱３２０は、液晶表示装置の二つの表示板間の間隔を一定に維持し、半導体１５１の露出された部分を保護するためのもので、感光性有機膜などで形成される。
本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマーなどを使用し、反射型（reflective）液晶表示装置の場合には、不透明な反射性金属を使用しても構わない。この時、接触補助部材８１、８２は画素電極１９０と異なる物質、特に、ＩＴＯまたはＩＺＯで形成することができる。
以下、図１、図２ａ及び図２ｂに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３〜図１２ｂと図１、図２ａ及び図２ｂを参照して詳細に説明する。
まず、図３、図４ａ及び図４ｂに示すように、透明なガラスなどの絶縁基板１１０上に、複数のゲート電極１２４を含む複数のゲート線１２１を写真エッチング工程で形成する。ゲート線１２１は下部膜と上部膜の二重膜からなり、下部膜は約５００Å厚さのCr、上部膜は約１０００Å〜３０００Å、好ましくは２５００Å厚さ程度のAlからなる。
図５、図６ａ及び図６ｂに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層を化学気相蒸着法（ＣＶＤ）で、下部金属膜及び上部金属膜をスパッタリングなどにより連続積層した後、上部金属膜及び下部金属膜、不純物非晶質シリコン層及び真性非晶質シリコン層の４層を写真エッチングして複数の上部及び下部導電体１７４ｑ、１７４ｐ、複数の線状不純物半導体１６４と複数の突出部１５４を各々含む複数の線状真性半導体１５１を形成する。
ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２０００〜５０００Å程度が好ましい。真性半導体１５１及び不純物半導体１６４の厚さは各々５００Å〜１５００Å、３００Å〜６００Å程度であるのが好ましい。下部導電体１７４ｐは約５００Å厚さのCr、上部導電体１７４ｑは約１０００Å〜３０００Å、好ましくは２５００Å厚さ程度のAlからなる。上部導電体１７４ｑの標的材料としては、アルミニウムまたは２atomic％のNdを含むAl-Nd合金が好適であり、スパッタリング温度は１５０℃程度が好ましい。
次に、図７、図８ａ及び図８ｂに示すように、３０００Å以上の膜厚の保護膜１８０を積層し、その上に感光膜４０を形成した後、ゲート絶縁膜１４０と共に乾式エッチングして、複数の接触孔１８１、１８２、１８５及び複数の開口部１８９を形成する。接触孔１８１はゲート線１２１の端部１２９の上部膜１２９ｑを露出し、接触孔１８２、１８５と開口部１８９は上部導電体１７４ｑの一部、即ち、図１、図２ａ及び図２ｂを参照すれば、データ線１７１の端部１７９の一部、ドレーン電極１７５の一部及び隣接したゲート絶縁膜１４０、そしてソース電極１７３とドレーン電極１７５との間の領域を各々露出する。この時、接触孔１８５は、該当部分の保護膜１８０をスリット露光して形成することによって、接触孔１８５内に露出されたゲート絶縁膜１４０が過過エッチングされるのを防止することができる。
即ち、接触孔１８１は、該当部分の保護膜１８０及びゲート絶縁膜１４０の上の感光膜４０を完全露光及び現像し、接触孔１８１が形成される部分の保護膜１８０及びゲート絶縁膜１４０を第１のエッチングを施して形成する。この時接触孔１８５は、該当部分の保護膜１８０上の感光膜４０をスリット露光及び現像することによって、接触孔１８５が形成される部分の保護膜１８０がエッチングされないようにする。そして、エッチングバック（etch back）工程で接触孔１８５が形成される部分の保護膜１８０が露出されるようにし、第２のエッチングを施して接触孔１８５が形成される部分の保護膜１８０のみを除去して接触孔１８５を形成する。したがって、ゲート線１２１の端部１２９の上部膜１２９ｑを露出させるために第１のエッチングによって保護膜１８０とゲート絶縁膜１４０とをエッチングする際に、接触孔１８５が形成される部分の保護膜１８０をエッチングしないようにすることにより、接触孔１８５が形成される部分の保護膜１８０の下のゲート絶縁膜１４０が過エッチングされることがない。
次に、図９ａ及び図９ｂに示すように、感光膜４０をそのままの状態にするか除去した状態で、ゲート線１２１の上部膜１２１ｑ及び上部導電体１７４ｑの露出された部分を除去して下部膜１２１ｐ及び下部導電体１７４ｐを露出させる一方、データ線１７１とドレーン電極１７５の上部膜１７１ｑ、１７５ｑを完成する。この時ゲート線１２１の上部膜１２１ｑ及び上部導電体１７４ｑのエッチング条件を、下部膜１２１ｐ及び下部導電体１７４ｐがエッチングされないような条件にするのが好ましい。そして、この時エッチングされる上部導電体１７４ｑは、保護膜１８０の下に過エッチングされアンダーカットが生じることがある。
次に、図１１ａ及び図１１ｂに示すように、４００Å〜５００Å厚さのＩＺＯまたはＩＴＯ膜をスパッタリングで積層し写真エッチングして、複数の画素電極１９０と複数の接触補助部材８１、８２を形成する。画素電極１９０及び接触補助部材８１、８２の材料がＩＺＯの場合には、標的として日本出光（Idemitsu）社のIDIXO（商品名：indiumx-metal oxide）を使用することができ、In2O3及びZnOを含み、インジウムと亜鉛の総量から亜鉛が占める含有量が約１５〜２０atomic％範囲であるのが好ましい。また、ＩＺＯのスパッタリング温度は２５０℃以下とするのが接触抵抗を最少に抑えるために好ましい。ＩＺＯはシュウ酸などの弱酸でエッチングすることができる。
接触補助部材８１、８２及び画素電極１９０は、接触孔１８１、１８２、１８５を通じて露出されているゲート線１２１の端部１２９の下部膜１２９ｐと下部導電体１７４ｐ、ゲート絶縁膜１４０の部分を覆う。しかし、開口部１８９を通じて露出された下部導電体１７４p部分は覆われずそのまま露出された状態である。
図１２ａ及び図１２ｂに示すように、下部導電体１７４ｐの露出された部分を全面エッチングで除去して不純物半導体１６４を露出させる一方、データ線１７１及びドレーン電極１７５の下部膜１７１ｐ、１７１ｑを完成する。その後、不純物半導体１６４の露出された部分を全面エッチングで除去して、ソース電極１７３とドレーン電極１７５との間の半導体の突出部１５４の部分を露出させる。半導体１５１の露出された部分の表面を安定化するために酸素プラズマ処理を実施するのが好ましい。
最後に、図１、図２ａ及び図２ｂに示すように、半導体１５１の露出された部分の上に間隔材柱３２０を形成する。間隔材柱３２０を感光膜で形成する場合には、スピンコーティング装置の回転速度だけで感光膜の膜厚調節が可能となり工程が容易になる。
図１３、図１４ａ及び図１４ｂに、本発明の他の実施例による薄膜トランジスタ表示板が示されている。先に示された図面と同じ図面符号は同じ機能の部材を示す。
本発明の他の実施例では、間隔材柱のみが本発明の一実施例と異なるので、その異なる部分のみを説明する。
図１３、図１４ａ及び図１４ｂに示すように、保護膜１８０及び半導体１５１の突出部１５４の露出された部分上には、第１間隔材柱３２１及び第２間隔材柱３２２が形成されている。間隔材柱３２１、３２２は、液晶表示装置の２つの表示板間の間隔を一定に維持し、半導体１５１の露出された部分を保護するためのものであり、感光性有機膜などで作られる。
ゲート線とデータ線で定義される複数の画素のうちいずれかの画素には第１間隔材柱３２１が形成され、その他の画素には第２間隔材柱３２２が形成されている。
第１間隔材柱３２１は、感光膜をスリット露光することによってセルギャップよりも低い高さに形成され、半導体層１５１の露出された部分を保護する役割をする。そして、第２間隔材柱３２２は、感光膜を完全露光することによってセルギャップとほぼ同じ高さに形成され、半導体層１５１の露出された部分を保護する役割をするとともに、液晶表示装置のセルギャップを維持する役割をする。
画素領域に形成されている薄膜トランジスタの半導体層１５１の露出された部分を保護するために間隔材柱が必要であり、静電気防止のために周辺部に形成されている薄膜トランジスタの半導体層１５１の露出された部分を保護するためにも間隔材柱が必要であるので、間隔材柱の数が多くなる。従来のこのような間隔材柱は、セルギャップとほぼ同じ高さに形成され、セルギャップを維持する役割を同時にしていた。
しかし、セルギャップを維持する役割をする第２間隔材柱３２２の数が多くなると液晶の注入が難しくなるために、第２間隔材柱３２２の密度を低くすることが好ましい。したがって、セルギャップより低い高さの第１間隔材柱３２１を形成し、半導体層１５１の露出された部分を覆い保護する役割をするようにし、第２間隔材柱３２２の密度を低くすることによって液晶の注入が妨げられないようにする。
第２間隔材柱３２２の密度を低くした一実施例として、図１３に、６個の画素のうち一画素には第２間隔材柱３２２が形成されており、５個の画素には第１間隔材柱３２１が形成されている薄膜トランジスタ表示板を示した。様々な工程条件に応じて、９個の画素のうち１画素に第２間隔材柱３２２を形成することもでき、また１２個の画素のうち１画素に第２間隔材柱３２２を形成することもできる。
このような本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板を製造する方法において、間隔材柱を形成する段階のみが本発明の一実施例と異なる。この異なる部分のみを説明する。
図１２ａ及び図１２ｂに示すように、ソース電極１７３とドレーン電極１７５との間の半導体の突出部１５４部分を露出させた後に、図１４ａ及び図１４ｂに示すように、半導体１５１の露出された部分の上に第１及び第２間隔材柱３２１、３２２を形成する。間隔材柱３２１、３２２を感光膜で形成する場合には、スピンコーティング装置の回転速度だけで感光膜の膜厚調節が可能なため工程が容易になる。
図１４ａはスリット露光で第１間隔材柱を形成したものを示しており、図１４ｂは完全露光で第２間隔材柱を形成したもの示している。
図１４ａ及び図１４ｂのように、ゲート線とデータ線で定義される複数個の画素のうちいずれかの画素の半導体１５１の露出された部分の上には、スリットが形成されているマスクを用いてセルギャップより高さの低い第１間隔材柱３２１を形成し、その他の画素の半導体１５１の露出された部分の上には、完全露光でセルギャップとほぼ同じ高さの第２間隔材柱３２２を形成する。図１４ａ及び図１４ｂに示された間隔材柱３２１、３２２は、マイナスの感光膜を利用して形成されているが、プラスの感光膜も利用できる。
本発明の他の実施例による薄膜トランジスタ表示板が図１５、図１６ａ及び図１６ｂに示されている。先に示された図面と同じ符号は、同じ機能をする部材を示す。
図１５は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図１６ａ及び図１６ｂは図１５の薄膜トランジスタ表示板のXVIa-XVIa'線とXVIb-XVIb'線による断面図である。
絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は上方に突出して複数のゲート電極１２４をなす。
図１６ａ及び図１６ｂに、ゲート電極１２４の下部膜と上部膜に各々図面符号１２４ｐ、１２４ｑを、他の部分との接触のためのゲート線１２１の端部１２９の下部膜と上部膜には各々図面符号１２９ｐ、１２９ｑを付しており、端部１２９の上部膜１２９ｑの一部が除去されて下部膜１２９ｐを露出している。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンはa-Siと略称する。）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向にのびており、そこから複数の突出部（extension）１５４がゲート電極１２４に向かってのびている。
半導体１５１の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線状抵抗性接触部材１６１及び島状抵抗性接触部材１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有し、この突出部１６３及び島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。
抵抗接触部材１６１、１６５上には、各々複数のデータ線１７１と複数のドレーン電極１７５が形成されている。
データ線１７１は主に縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレーン電極１７５の両側にのびた複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレーン電極１７５は互いに分離されている。ゲート電極１２４、ソース電極１７３、及びドレーン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルはソース電極１７３とドレーン電極１７５との間の突出部１５４に形成される。
データ線１７１及びドレーン電極１７５も下部膜１７１ｐ、１７５ｐと、その上に位置した上部膜１７１ｑ、１７５ｑとからなる。図１６ａ及び図１６ｂに、ソース電極１７３の下部膜と上部膜は各々図面符号１７３ｐ、１７３ｑを付し、他の部分との接触のためのデータ１７１の端部１７９の下部膜と上部膜は各々図面符号１７９ｐ、１７９ｑを付しており、端部１７９の上部膜１７９ｑの一部が除去されて下部膜１７９ｐが露出されている。
抵抗性接触部材１６１、１６５は、その下部の半導体１５１と、その上部のデータ線１７１、及びドレーン電極１７５の間にだけ存在し、これらの間の接触抵抗を低くする役割をする。半導体１５１は、薄膜トランジスタが位置している突出部１５４を除けば、データ線１７１、ドレーン電極１７５、及びその下部の抵抗性接触部材１６１、１６５と実質的に同一の平面形状を有している。
データ線１７１及びドレーン電極１７５の上部には、平坦化特性の優れて感光性（photosensitivity）のある有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質の窒化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０には、データ線１７１の端部１７９及びドレーン電極１７５、そして、ドレーン電極１７５に隣接したゲート絶縁膜１４０を各々露出する複数の接触孔１８２、１８５が具備されており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する複数の接触孔１８１を備えている。さらに、保護膜１８０は半導体１５１の突出部１５４の一部を露出する開口部１８９を有する。
接触孔１８１、１８２は、ゲート線１２１及びデータ線１７１の端部１２９、１７９の下部膜１２９ｐ、１７９ｐ、１７５ｐのみを露出し、その境界は上部膜１２９ｑ、１７９ｑ、１７５ｑの境界と一致している。そして、接触孔１８５は、ドレーン電極の下部膜１７５ｐ及び隣接するゲート絶縁膜１４０を露出する。また、開口部１８９は、半導体１５１の突出部１５４の露出された部分とその境界が一致する。
保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されており、これらはＩＺＯ、ＩＴＯなど透明な導電物質からなる。この場合、ドレーン電極１７５と画素電極１９０が連結される接触孔１８５が隣接するゲート絶縁膜１４０まで広く形成されているために、ドレーン電極の上部膜１７５ｑが過エッチングによってアンダーカットされるのを防止することができる。したがって、ゲート絶縁膜１４０上にも形成されている画素電極１９０とドレーン電極の下部膜１７５ｐとの間で接触する面積が広いため、接触不良を防止することができる。
画素電極１９０は、接触孔１８５を通じてドレーン電極１７５と物理的・電気的に連結され、ドレーン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって２つの電極間の液晶分子を再配列する。
また、画素電極１９０及び共通電極は、蓄電器（以下、“液晶蓄電器”という）を構成し、薄膜トランジスタがターンオフした後でも印加された電圧を維持しているが、電圧維持能力の強化のために液晶蓄電器と並列に連結された他の蓄電器を設けている。これを維持蓄電器という。維持蓄電器は、画素電極１９０と、これと隣接する他のゲート線１２１（これを前段ゲート線という）や別途の維持電極などの重畳などによって形成される。維持電極は、ゲート線１２１と同一の層で形成され、ゲート線１２１と分離され共通電圧など電圧の印加を受ける。維持蓄電器の静電容量、つまり、保持容量を増加させるために重畳部面積を拡大したり、画素電極１９０と連結され前段ゲート線または維持電極と重なる導電体を保護膜１８０の下に設け、２つの間の距離を短くすることができる。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結されている。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接着性を補完し、これらを保護する役割をするものであって、これらの適用は必須ではなく選択的である。
次に、保護膜１８０及び半導体１５１の突出部１５４の露出された部分の上には、窒化膜７０及び間隔材柱３２０が形成されている。間隔材柱３２０は、液晶表示装置の２つの表示板間の間隔を一定に維持し、半導体１５１の露出された部分を保護するためのもので、感光性有機膜などで作られる。
即ち、本発明の他の実施例による薄膜トランジスタ表示板は、半導体層１５１の露出された部分の上に窒化膜７０が形成され、その上に感光膜で形成された間隔材柱３２０が形成されている。したがって、窒化膜７０及び間隔材柱３２０は、半導体層１５１の露出された部分を覆い保護する役割をすると同時に、液晶表示装置のセルギャップを維持する役割もする。
半導体層１５１の露出された部分と間隔材柱３２０との間に形成されている窒化膜７０は、半導体層１５１と間隔材柱３２０が直接接触する場合発生するしきい電圧（Vth）の変動を防止する。即ち、感光膜で形成されている間隔材柱３２０と半導体層１５１とが直接接触する場合には、境界面での接触性能が劣るのでしきい電圧（Vth）の変動が生じやすい。したがって、窒化膜７０が半導体層１５１の露出された部分と間隔材柱３２０との間に形成されることによって境界面での接触性能を向上させることができ、しきい電圧の変動を防止することができる。
以下、図１５、図１６ａ及び図１６ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３〜図１２ｂ及び図１７ａ〜図１８ｂを参照して詳細に説明する。
図１７ａ及び図１７ｂは、各々図１０に示した薄膜トランジスタ表示板のXIa-XIa'線及びXIb-XIb'線よる断面図であり、図１２ａ及び図１２ｂに続く工程を示す。図１８ａ及び図１８ｂは、各々図１０に示した薄膜トランジスタ表示板のXIa-XIa'線及びXIb-XIb'線による断面図であり、図１７ａ及び図１７ｂに続く工程を示す。
本発明の他の実施例による薄膜トランジスタ表示板の製造方法は、本発明の一実施例による薄膜トランジスタ表示板の製造方法と、図１２ａ及び図１２ｂに示した段階までは同一である。
図１２ａ及び図１２ｂに示した段階に続いて、図１７ａ及び図１７ｂに示すように、窒化膜（SiNx）７０を蒸着して半導体層１５１の露出された部分を覆う。
そして、図１８ａ及び図１８ｂに示すように、窒化膜７０上に感光膜を塗布し、半導体層１５１の露出された部分を覆う窒化膜７０上の感光膜のみが残されるように感光膜を露光及び現像することによって、半導体層１５１の露出された部分を覆う窒化膜７０上に間隔材柱３２０を形成する。間隔材柱３２０を感光膜で形成する場合に、スピンコーティング装置の回転速度だけで感光膜の膜厚調節が可能なため工程が容易になる。
最後に、図１５、図１６ａ及び図１６ｂに示すように、間隔材柱３２０をエッチング防止膜にして窒化膜７０をエッチングすることによって半導体層１５１の露出された部分を覆う窒化膜７０だけを残す。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
７０ 窒化膜
８１、８２ 接触補助部材
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１８９ 開口部
１９０ 画素電極
３２０ 間隔材柱
３２１ 第１間隔材柱
３２２ 第２間隔材柱
８１、８２ 接触補助部材
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１８９ 開口部
１９０ 画素電極
３２０ 間隔材柱
３２１ 第１間隔材柱
３２２ 第２間隔材柱
Claims (23)
- 基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜と半導体層を連続積層する段階と、
前記半導体層上に下部導電膜と上部導電膜を蒸着する段階と、
前記上部導電膜、前記下部導電膜及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階と、
前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階と、
前記下部導電膜の第１部分を覆う画素電極を形成する段階と、
前記下部導電膜の第２部分を除去して前記半導体層の一部を露出する段階と、
前記半導体層の露出された部分の上に間隔材柱を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。 - 前記保護膜写真エッチング段階で、前記上部導電膜の第１部分と、これに隣接するゲート絶縁膜を共に露出する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記画素電極を形成する段階で、前記下部導電膜の第１部分と、露出された前記ゲート絶縁膜を共に覆い画素電極を形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜の写真エッチング段階で、前記上部導電膜の第３部分を露出させる、請求項３に記載の薄膜トランジスタ表示板の製造方法。
- 前記上部導電膜除去段階で、前記上部導電膜の第３部分を除去して前記下部導電膜の第３部分を露出させる、請求項４に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線は下部膜と上部膜を含む、請求項５に記載の薄膜トランジスタ表示板の製造方法。
- 前記保護膜の写真エッチング段階で、前記ゲート絶縁膜を共にエッチングして前記ゲート線の上部膜の一部を露出させる、請求項６に記載の薄膜トランジスタ表示板の製造方法。
- 前記上部導電膜の除去段階で、前記ゲート線の上部膜の露出された部分を共に除去して前記ゲート線の下部膜の一部を露出させる、請求項７に記載の薄膜トランジスタ表示板の製造方法。
- 前記下部導電膜の第３部分と前記ゲート線下部膜の露出された部分を覆う、接触補助部材を形成する段階をさらに含む、請求項８に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線の上部膜と前記上部導電膜は同一の物質で形成される、請求項９に記載の薄膜トランジスタ表示板の製造方法。
- 前記ゲート線の上部膜と前記上部導電膜はCrからなり、前記ゲート線の下部膜と前記下部導電膜はAlまたはAl-Nd合金からなる、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
- 前記半導体層は真性半導体膜と不純物半導体膜を含み、前記下部導電膜の除去後に、前記不純物半導体膜の露出された部分を除去する段階をさらに含む、請求項１〜１１のいずれかに記載の薄膜トランジスタ表示板の製造方法。
- 基板と、
前記基板上に形成され、下部膜と上部膜を含むゲート線と、
前記ゲート線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成されている抵抗性接触部材と、
前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極と、
前記ソース電極及び前記ドレーン電極の上に形成され、前記ドレーン電極下部膜の一部及び隣接するゲート絶縁膜を露出させる第１接触孔と、前記半導体層の第１部分を露出させる開口部を有する保護膜と、
前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜に接触する画素電極と、
前記半導体層の露出された部分の上に形成されている間隔材柱と、
を含む薄膜トランジスタ表示板。 - 前記開口部の少なくとも一部の境界は、前記半導体層の第１部分の一部境界と一致している、請求項１３に記載の薄膜トランジスタ表示板。
- 前記ドレーン電極の上部膜の少なくとも一部の境界は、前記第１接触孔の一部の境界と一致している、請求項１３に記載の薄膜トランジスタ表示板。
- 前記ゲート線の下部膜の第１部分は上部膜の外側に露出されており、前記保護膜は、前記ゲート線の下部膜の第１部分を露出する第２接触孔をさらに有し、前記第１部分の境界は前記第２接触孔の境界と一致している、請求項１３に記載の薄膜トランジスタ表示板。
- 前記ゲート線の下部膜の第１部分を覆う接触補助部材をさらに含む、請求項１６に記載の薄膜トランジスタ表示板。
- 前記ゲート線及び前記データ線の下部膜はCrからなり、前記ゲート線及び前記データ線の上部膜はAlからなる、請求項１３に記載の薄膜トランジスタ表示板。
- 基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜及び半導体層を連続積層する段階と、
前記半導体層上に下部導電膜及び上部導電膜を蒸着する段階と、
前記上部導電膜、前記下部導電膜、及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階と、
前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階と、
前記下部導電膜の第１部分を覆う画素電極を形成する段階と、
前記下部導電膜の第２部分を除去して前記半導体層の一部を露出させる段階と、
を含み、ゲート線とデータ線で定義される複数個の画素のうちいずれかの画素の半導体層の露出された部分の上には、スリット露光で第１間隔材柱を形成し、その他の画素の半導体層の露出された部分の上には完全露光で第２間隔材柱を形成する薄膜トランジスタ表示板の製造方法。 - 基板と、
前記基板上に形成され、下部膜と上部膜を含むゲート線と、
前記ゲート線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成されている抵抗性接触部材と、
前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極と、
前記ソース電極及び前記ドレーン電極の上に形成され、前記ドレーン電極下部膜の一部及び隣接するゲート絶縁膜を露出させる第１接触孔と、前記半導体層の第１部分を露出させる開口部を有する保護膜と、
前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜に接触する画素電極と、
を含み、ゲート線とデータ線で定義される複数の画素のうちいずれかの画素の前記半導体層の露出された部分上には第１間隔材柱が形成されており、その他の画素の前記半導体層の露出された部分上には第２間隔材柱が形成されている、薄膜トランジスタ表示板。 - 基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜及び半導体層を連続積層する段階と、
前記半導体層上に下部導電膜及び上部導電膜を蒸着する段階と、
前記上部導電膜、前記下部導電膜、及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
前記保護膜を写真エッチングして前記上部導電膜の第１部分と第２部分を露出させる段階と、
前記上部導電膜の第１部分と第２部分を除去して前記下部導電膜の第１部分と第２部分を露出させる段階と、
前記下部導電膜の第１部分を覆う画素電極を形成する段階と、
前記下部導電膜の第２部分を除去して前記半導体層の一部を露出させる段階と、
窒化膜を蒸着して前記半導体層の露出された部分を覆う段階と、
前記半導体層の露出された部分を覆う窒化膜上に間隔材柱を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。 - 前記間隔材柱をエッチング防止膜として前記窒化膜をエッチングすることによって前記半導体層の露出された部分を覆う窒化膜のみを残す、請求項２１に記載の薄膜トランジスタ表示板の製造方法。
- 基板と、
前記基板上に形成され、下部膜と上部膜を含むゲート線と、
前記ゲート線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成されている抵抗性接触部材と、
前記抵抗性接触部材上に形成され、下部膜と上部膜を含むソース電極及びドレーン電極と、
前記ソース電極及び前記ドレーン電極の上に形成され、前記ドレーン電極下部膜の一部及び隣接したゲート絶縁膜を露出させる第１接触孔と、前記半導体層の第１部分を露出させる開口部を有する保護膜と、
前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極の下部膜と接触する画素電極と、
前記半導体層の露出された部分上に形成されている間隔材柱と、
前記半導体層の露出された部分と前記間隔材柱との間に形成されている窒化膜と、
を含む薄膜トランジスタ表示板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030044581A KR100961951B1 (ko) | 2003-07-02 | 2003-07-02 | 박막 트랜지스터 표시판과 그 제조 방법 |
| KR1020030055415A KR100980014B1 (ko) | 2003-08-11 | 2003-08-11 | 박막 트랜지스터 표시판과 그 제조 방법 |
| KR1020030055416A KR20050017898A (ko) | 2003-08-11 | 2003-08-11 | 박막 트랜지스터 표시판과 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005025205A JP2005025205A (ja) | 2005-01-27 |
| JP4675588B2 true JP4675588B2 (ja) | 2011-04-27 |
Family
ID=36757109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004196782A Expired - Lifetime JP4675588B2 (ja) | 2003-07-02 | 2004-07-02 | 薄膜トランジスタ表示板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7023016B2 (ja) |
| JP (1) | JP4675588B2 (ja) |
| CN (1) | CN100424573C (ja) |
| TW (1) | TWI360008B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925458B1 (ko) * | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20060016920A (ko) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20070039274A (ko) * | 2005-10-07 | 2007-04-11 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| TWI325077B (en) * | 2005-12-29 | 2010-05-21 | Au Optronics Corp | A liquid crystal display device |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| US20080268938A1 (en) * | 2007-04-28 | 2008-10-30 | Stephane Pierre Doutriaux | Systems and methods for gambling using combinations of gaming devices |
| CN101299431B (zh) * | 2007-04-30 | 2011-11-16 | 奇美电子股份有限公司 | 显示面板及其薄膜晶体管基板的制造方法 |
| CN101762922B (zh) * | 2008-12-24 | 2012-05-30 | 京东方科技集团股份有限公司 | 触摸式电子纸及其制造方法 |
| US20130208205A1 (en) * | 2010-08-03 | 2013-08-15 | Sharp Kabushiki Kaisha | Thin film transistor substrate |
| CN103413782B (zh) * | 2013-07-23 | 2015-08-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示面板 |
| KR102182428B1 (ko) * | 2014-02-18 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US9806179B2 (en) * | 2016-01-14 | 2017-10-31 | Hon Hai Precision Industry Co., Ltd. | Method for fabricating conducting structure and thin film transistor array panel |
| KR102406996B1 (ko) * | 2017-04-07 | 2022-06-08 | 삼성전자주식회사 | 이미지 센서 |
| US11476282B2 (en) * | 2019-08-09 | 2022-10-18 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242127A (ja) * | 1985-07-19 | 1987-02-24 | ゼネラル・エレクトリツク・カンパニイ | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 |
| JPH03149525A (ja) * | 1989-09-18 | 1991-06-26 | General Electric Co <Ge> | アモルファスシリコン薄膜トランジスタ用の絶縁構造 |
| JP2000122071A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | 液晶表示素子及び液晶表示素子の製造方法 |
| JP2000199917A (ja) * | 1998-10-26 | 2000-07-18 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2001332740A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
| JP2002214624A (ja) * | 2001-01-23 | 2002-07-31 | Sharp Corp | 液晶表示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904056A (en) * | 1985-07-19 | 1990-02-27 | General Electric Company | Light blocking and cell spacing for liquid crystal matrix displays |
| KR0181781B1 (ko) * | 1995-12-30 | 1999-05-01 | 구자홍 | 액정표시장치의 배열기판 및 그 제조방법 |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100623974B1 (ko) | 1998-12-08 | 2006-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP4436489B2 (ja) | 1999-07-19 | 2010-03-24 | 新和産業株式会社 | フレキシブルチューブ用継手 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20030027302A (ko) | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
| JP2002341355A (ja) | 2001-05-16 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法およびアレイ基板ならびに液晶表示装置 |
| US6888586B2 (en) * | 2001-06-05 | 2005-05-03 | Lg. Philips Lcd Co., Ltd. | Array substrate for liquid crystal display and method for fabricating the same |
| KR100443829B1 (ko) | 2001-06-05 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
| JP4771038B2 (ja) | 2001-09-13 | 2011-09-14 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置 |
| JP4395612B2 (ja) * | 2001-09-26 | 2010-01-13 | カシオ計算機株式会社 | 液晶表示素子 |
-
2004
- 2004-07-01 US US10/884,083 patent/US7023016B2/en not_active Expired - Lifetime
- 2004-07-02 JP JP2004196782A patent/JP4675588B2/ja not_active Expired - Lifetime
- 2004-07-02 TW TW093120015A patent/TWI360008B/zh active
- 2004-07-02 CN CNB2004100624092A patent/CN100424573C/zh not_active Expired - Lifetime
-
2006
- 2006-03-30 US US11/395,434 patent/US7358123B2/en active Active
-
2008
- 2008-04-11 US US12/082,495 patent/US7960732B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242127A (ja) * | 1985-07-19 | 1987-02-24 | ゼネラル・エレクトリツク・カンパニイ | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 |
| JPH03149525A (ja) * | 1989-09-18 | 1991-06-26 | General Electric Co <Ge> | アモルファスシリコン薄膜トランジスタ用の絶縁構造 |
| JP2000122071A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | 液晶表示素子及び液晶表示素子の製造方法 |
| JP2000199917A (ja) * | 1998-10-26 | 2000-07-18 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2001332740A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
| JP2002214624A (ja) * | 2001-01-23 | 2002-07-31 | Sharp Corp | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI360008B (en) | 2012-03-11 |
| TW200508748A (en) | 2005-03-01 |
| US7358123B2 (en) | 2008-04-15 |
| US7960732B2 (en) | 2011-06-14 |
| CN100424573C (zh) | 2008-10-08 |
| US20080191212A1 (en) | 2008-08-14 |
| US20050030440A1 (en) | 2005-02-10 |
| CN1580917A (zh) | 2005-02-16 |
| US7023016B2 (en) | 2006-04-04 |
| US20060172472A1 (en) | 2006-08-03 |
| JP2005025205A (ja) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107504B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US7358123B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2003043513A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| JP4731897B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| JP4732722B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4898229B2 (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
| JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20210183899A1 (en) | Active matrix substrate and method for manufacturing same | |
| JP2007102225A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20070052823A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100961951B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100980014B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050017898A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060004718A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050034115A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20050079717A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060020171A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050068539A (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20060023396A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4675588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |