JP4663179B2 - 半導体装置及びワイヤボンディング装置 - Google Patents
半導体装置及びワイヤボンディング装置 Download PDFInfo
- Publication number
- JP4663179B2 JP4663179B2 JP2001256892A JP2001256892A JP4663179B2 JP 4663179 B2 JP4663179 B2 JP 4663179B2 JP 2001256892 A JP2001256892 A JP 2001256892A JP 2001256892 A JP2001256892 A JP 2001256892A JP 4663179 B2 JP4663179 B2 JP 4663179B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- wire
- semiconductor device
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01037—Rubidium [Rb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置及びワイヤボンディング装置に関し、特に、チップ表面の位置がインナーリード表面の位置よりも高く形成された双方の表面をワイヤボンディングした半導体装置及びそれを製造するワイヤボンディング装置に関するものである。
【0002】
【従来の技術】
従来より、半導体装置におけるチップの開発効率を高めて、低廉かつ安定した半導体装置を提供することが求められている。
半導体装置のチップは、その内部に回路部が集積されている。そして、チップ内部の回路部とチップ外部との電気信号のやり取りを行うために、複数のボンディングパッドがチップ表面に配置されている。
半導体装置の製造工程において、チップは、リードフレーム上のダイパッド(アイランド部)に搭載される。一方、リードフレーム上のダイパッドの周囲には、複数のインナーリードがボンディングパッドに対向するように配置される。
そして、ワイヤボンディング装置にて、複数のインナーリードと、チップ上の複数のボンディングパッドとを、それぞれボンディングワイヤ(金属ループ)により電気的に接続する。
そして、ワイヤボンディング装置によるボンディングワイヤの接続が終了した後に、チップ、インナーリード、ボンディングワイヤが、封止樹脂(パッケージ)により封止される。
【0003】
【発明が解決しようとする課題】
上述の従来の半導体装置においては、ボンディングパッドをチップ表面の外周部に配置するという制約があり、半導体装置の開発効率を飛躍的に高めることが難しかった。
詳しくは、ボンディングワイヤがチップ端面に接触すると、チップとボンディングワイヤとの短絡を生ずる可能性がある。したがって、ボンディングワイヤとチップとの接触を避けるために、ボンディングパッドを、チップ表面の中央部には配列せずに、チップ表面の外周部に配列していた。このことは、チップ内部の回路部のレイアウトにも、一定の制約を与えることになっていた。すなわち、チップ外周部に配置されるボンディングパッドに合わせて、回路部のレイアウトを行う必要があった。
【0004】
この発明は、上述のような課題を解決するためになされたもので、チップ内部の回路部のレイアウトの自由度が高くて、開発効率の高い半導体装置及びワイヤボンディング装置を提供することにある。
【0005】
この発明の請求項1記載の発明にかかる半導体装置は、チップ上に配列された複数のボンディングパッドと、上記ボンディングパッドに対向して配列された複数のインナーリードとが、それぞれボンディングワイヤにて電気的に接続された半導体装置であって、上記ボンディングワイヤは、上記チップ上の導電部に対して電気的に絶縁された複数の屈曲部を備えるとともに、上記ボンディングパッドを上記チップ上における外周部から中央部にかけての任意の位置に配置可能に形成され、上記ボンディングワイヤは、上記チップ上及び上記チップの外側の夫々において、複数の屈曲点(K1、K2)及び複数の屈曲点(K3、K4)を有するものである。
【0021】
【発明の実施の形態】
以下に、この発明の実施の形態について図面を参照して詳細に説明する。なお、各図中、同一または相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【0022】
実施の形態1.
以下、この発明の実施の形態1を図面に基づいて詳細に説明する。図1は、この発明の実施の形態1を示す半導体装置の概略図である。図1において、1はダイパッド、2は内部に回路部を備えるとともにダイパッド1上に設置されるチップ、2aはチップ2の表面(主面)、3はチップ2上(表面2a)に配置されるボンディングパッド、3aはボンディングパッド3の表面、4はボンディングパッド3に対向して配置されるインナーリード、4aはインナーリード4の表面、5はボンディングパッド3とインナーリード4とを電気的に接続するボンディングワイヤ(金属ループ)、K1〜K4はボンディングワイヤ5の屈曲部(屈曲点)を示す。
【0023】
なお、同図において、チップ2上には複数のボンディングパッド3が配置され、それに対向する複数のインナーリード4が配置され、さらに、それらにはそれぞれボンディングワイヤ5が接続されるが、簡単のためそれら複数の部材の図示を省略して、単数の部材の図示とした。
【0024】
ここで、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成されている。この複数の屈曲部K1〜K4は、連続した一本のボンディングワイヤ5を折り曲げて形成したものであり、ラーメン構造体の節点と同様の機能を果たす。すなわち、ボンディングワイヤ5にかかる外力に対する強度が増すために、その姿勢を容易に保持することができる。
【0025】
また、屈曲部K1〜K4は、いずれも、チップ2の表面2aから離れた位置に形成される。これにより、屈曲部K1〜K4は、チップ2上の導電部に対して電気的に絶縁される。すなわち、屈曲部K1〜K4とチップ2とは、短絡しない位置関係にある。
さらに、複数の屈曲部K1〜K4のうちインナーリード4側に近設する屈曲部K4は、チップ2上の領域Dを外れて、距離D1だけインナーリード4側に設けられる。すなわち、屈曲部K4は、チップ2の端面(チップエッジ)よりもインナーリード4側に形成される。
【0026】
他方、複数のボンディングパッド3は、チップ2の表面2aにおける外周部から中央部にかけて、点在するように配置されている。すなわち、チップ2内部の回路部の自由なレイアウトに対応して、ボンディングパッド3が中央部に配置されたり、外周部に配置されたりする。
なお、図1においては、ボンディングパッド3は、チップ2のほぼ中央部に配置されている。ここで、ボンディングパッド3をチップ2の中央部に配置した場合に、チップ主面方向(表面2aの上方である。)からみて、ボンディングワイヤ5のワイヤ全長に対する、ボンディングワイヤ5のチップ2上の長さ(チップ上ワイヤ長)は、30%程度になる。
【0027】
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。このとき、ボンディングワイヤ5は、上述した屈曲部K1〜K4の作用により、封止時の封止樹脂の圧力を受けても、その姿勢をほとんど変化させない。
こうして完成した半導体装置において、ボンディングワイヤ5、インナーリード4を介して、チップ2内部の回路部とチップ2外部との間で、電気信号のやり取りが行われる。
【0028】
以上説明したように、本実施の形態1のように構成された半導体装置においては、機械的強度の高いボンディングワイヤ5にて、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2上の任意の位置に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0029】
なお、本実施の形態1に示す半導体装置は、ワイヤボンディング装置によって製造されるものである。すなわち、ワイヤボンディング装置の操作によって、ボンディングワイヤ5に屈曲部K1〜K4を形成しながら、ボンディングワイヤ5がボンディングパッド3の表面3aからインナーリード4の表面4aへと、又は、インナーリード4の表面4aからボンディングパッド3の表面3aへと接続される。
また、本実施の形態1においては、ボンディングワイヤ5に4つの屈曲部K1〜K4を形成したが、この屈曲部の数はこれに限定されることはない。
【0030】
実施の形態2.
以下、この発明の実施の形態2を図面に基づいて詳細に説明する。図2は、この発明の実施の形態2を示す半導体装置の概略図である。本実施の形態2は、インナーリード4側に近設する屈曲部K4の配置が、前記実施の形態1と相違する。
図2において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、K1〜K4はボンディングワイヤ5の屈曲部を示す。
【0031】
ここで、前記実施の形態1と同様に、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成されている。そして、インナーリード4側に近設する屈曲部K4は、チップ2側に近設する屈曲部K1より高い位置に形成されている。すなわち、チップ2の表面2aを基準として、インナーリード4側の屈曲部K4の高さは、チップ2側の屈曲部K1の高さHに対して、高さH1だけ高くなるように形成される。
【0032】
また、屈曲部K1〜K4は、いずれも、チップ2の表面2aから離れた位置に形成されて、チップ2上の導電部に対して電気的に絶縁される。
他方、ボンディングパッド3は、チップ2の表面2aにおける外周部から中央部にかけての全面に自在に配置されている。
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。
【0033】
以上説明したように、本実施の形態2のように構成された半導体装置においては、前記実施の形態1と同様に、機械的強度の高いボンディングワイヤ5にて、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2上の自由な位置に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0034】
実施の形態3.
以下、この発明の実施の形態3を図面に基づいて詳細に説明する。図3は、この発明の実施の形態3を示す半導体装置の概略図である。本実施の形態3は、複数の屈曲部K1〜K4のうち1つの屈曲部K2の配置が、前記各実施の形態と相違する。
図3において、1はダイパッド、2はチップ、2a1はチップ2の表面2aに形成された電気的絶縁部、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、K1〜K4はボンディングワイヤ5の屈曲部を示す。
【0035】
ここで、前記各実施の形態と同様に、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成されている。そして、複数の屈曲部K1〜K4のうち中間に配置される屈曲部K2は、チップ2上の電気的絶縁部2a1に当接している。ここで、電気的絶縁部2a1とは、例えば、チップ2上の一部に形成される絶縁フィルムである。
これに対して、その他の屈曲部K1、K3、K4については、チップ2の表面2aから離れた位置に形成されている。
このように、すべての屈曲部K1〜K4について、チップ2上の導電部に対して電気的に絶縁されるので、チップ2と短絡を生じることはない。
【0036】
他方、ボンディングパッド3は、チップ2の表面2aにおける外周部から中央部にかけての全面に自在に配置されている。
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。
【0037】
以上説明したように、本実施の形態3のように構成された半導体装置においては、前記各実施の形態と同様に、機械的強度の高いボンディングワイヤ5にて、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2上の任意の位置に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0038】
特に、本実施の形態3においては、ボンディングワイヤ5の屈曲部K2がチップ2の表面2aに当接しているので、ボンディングワイヤ5が両端と中間部の3点で支持されることになる。したがって、ボンディングワイヤ5の構造体としての強度は、前記各実施の形態と比較して、一層向上する。
なお、本実施の形態3では、屈曲部K2のみをチップ2の電気的絶縁部2a1に当接させたが、電気的絶縁部2a1に当接させる屈曲部の位置、数等はこれに限定されることはない。
【0039】
実施の形態4.
以下、この発明の実施の形態4を図面に基づいて詳細に説明する。図4は、この発明の実施の形態4を示す半導体装置の概略図である。本実施の形態4は、複数の屈曲部K1〜K4のうち1つの屈曲部K4の配置が、前記各実施の形態と相違する。
図4において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、6はチップ2、インナーリード4等を封止する封止樹脂(パッケージ)、6aは封止樹脂6の表面、K1〜K4はボンディングワイヤ5の屈曲部を示す。
【0040】
ここで、前記各実施の形態と同様に、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成されている。そして、複数の屈曲部K1〜K4のうちインナーリード4側の屈曲部K4は、封止樹脂6の表面6aから露呈するように形成されている。
これに対して、その他の屈曲部K1〜K3は、封止樹脂6の表面6aから露呈することなく、封止樹脂6内部に形成されている。
【0041】
このように、すべての屈曲部K1〜K4について、チップ2上の導電部に対して電気的に絶縁されるので、チップ2と短絡を生じることはない。
他方、ボンディングパッド3は、チップ2の表面2aにおける外周部から中央部にかけての全面に自在に配置されている。
【0042】
以上説明したように、本実施の形態4のように構成された半導体装置においては、前記各実施の形態と同様に、機械的強度の高いボンディングワイヤ5にて、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2の表面2aに自由に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0043】
特に、本実施の形態4においては、ボンディングワイヤ5の屈曲部K4が封止樹脂6の表面6aから露呈しているので、樹脂を金型内に流し込む過程における、ボンディングワイヤ5にかかる樹脂の圧力を部分的に軽減することができる。したがって、ボンディングワイヤ5の構造体は、その姿勢を一層保持することができる。
なお、本実施の形態4では、屈曲部K4のみを封止樹脂6の表面6aから露呈させたが、封止樹脂6の表面6aから露呈させる屈曲部の位置、数等はこれに限定されることはない。
【0044】
実施の形態5.
以下、この発明の実施の形態5を図面に基づいて詳細に説明する。図5は、この発明の実施の形態5を示すワイヤボンディング装置により製造される半導体装置の概略図である。
図5において、1は図示せぬリードフレーム上に設置されるダイパッド、2はチップ、3はボンディングパッド、4はボンディングパッド3に対向するようにリードフレーム上に設置されるインナーリード、5はボンディングワイヤ、K1〜K4はボンディングワイヤ5の屈曲部を示す。
【0045】
なお、本実施の形態5のワイヤボンディング装置は、ボンディングワイヤ5が巻線されたスプール部、スプール部から供給されるボンディングワイヤ5を所定方向に案内する管部、管部を操作する操作部、操作部を制御する制御部等で構成されるが、簡単のためそれらの図示を省略する。
そして、ワイヤボンディング装置により、ボンディングワイヤ5が、ボンディングパッド3からインナーリード4へと接続される。
【0046】
その際、管部の階段状の移動により、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成される。
詳しくは、屈曲部K1〜K4を形成するために、チップ2主面方向からみた、ボンディングパッド3からインナーリード4に至るワイヤ全長ALに対する比率を設定して、その設定値をワイヤボンディング装置の入力部に入力する。そして、その設定値に基づいて、ワイヤボンディング装置の管部が移動する。これにより、ボンディングワイヤ5におけるチップ2側の端部を基準として、距離L1の位置に屈曲部K1が、距離L2の位置に屈曲部K2が、距離L3の位置に屈曲部K3が、距離L4の位置に屈曲部K4が、それぞれ形成されることになる。
【0047】
以上のようにワイヤボンディング装置により形成された屈曲部K1〜K4は、いずれも、チップ2上から離れた位置に形成されて、チップ2上の導電部に対して電気的に絶縁されたものである。
さらに、ボンディングワイヤ5は、チップ2上の外周部から中央部にかけての全面に自在に配置された複数のボンディングパッド3と、リードフレーム上の種々の位置に配列された複数のインナーリード4とを、それぞれ接続するものである。
【0048】
以上説明したように、本実施の形態5のように構成されたワイヤボンディング装置においては、ワイヤ全長ALに対する比率を設定して複数の屈曲部K1〜K4を形成しているので、ワイヤ全長ALの異なる複数のボンディングワイヤ5が混在する半導体装置であっても、各ボンディングワイヤ5の構造体を相似形にて形成できる。これにより、機械的強度の高いボンディングワイヤ5にて、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2上の任意の位置に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0049】
なお、本実施の形態5では、本発明を、ボンディングパッド3からインナーリード4への操作方向を設定したワイヤボンディング装置に適用したが、インナーリード4からボンディングパッド3への操作方向を設定したワイヤボンディング装置に対しても、本発明を適用することができる。その場合、本実施の形態5と同様の効果を奏することになる。
【0050】
実施の形態6.
以下、この発明の実施の形態6を図面に基づいて詳細に説明する。図6は、この発明の実施の形態6を示すワイヤボンディング装置により製造される半導体装置の概略図である。図6において、2はチップ、3はボンディングパッド、5はボンディングワイヤを示す。
なお、図6において、ダイパッド、インナーリードは、簡単のため図示を省略する。
【0051】
そして、不図示のワイヤボンディング装置により、ボンディングワイヤ5が、ボンディングパッド3からインナーリードへと接続される。
その際、前記実施の形態5と同様に、管部の階段状の移動により、ボンディングワイヤ5には、ボンディングパッド3側から、複数の屈曲部が順次形成される。このとき、屈曲部の位置ずれ量(補正量)△Lに応じて、ボンディングワイヤ5のワイヤ全長が補正される。
【0052】
詳しくは、屈曲部を形成するためのワイヤ全長に対する比率が、ワイヤ全長とともに、ワイヤボンディング装置の入力部に入力されている。そして、その設定値に基づいて、ワイヤボンディング装置の管部が、図中の矢印Mに示すように、階段状に移動する。これにより、ボンディングワイヤ5におけるチップ2側の端部を基準として、距離L1の位置に屈曲部K1が形成されることになる。
【0053】
ここで、管部が距離L1に対して位置ずれ量△Lだけ大きく又は小さく移動したときに、その位置ずれ量△Lをワイヤボンディング装置の制御部にて保持(記憶)する。そして、屈曲部の位置ずれ量△Lの絶対値を、ワイヤ全長に加減する。例えば、当初設定されていたワイヤ全長をALとしたときに、調整後のワイヤ全長はAL+△Lとなる。これにより、最終的に形成されるボンディングワイヤ5のワイヤ全長は微調整されるので、当初設定されたボンディングワイヤ5の形状に対して、相似のボンディングワイヤ5を形成することができる。
【0054】
以上説明したように、本実施の形態6のように構成されたワイヤボンディング装置においては、屈曲部を形成する際に位置ずれが発生しても、機械的強度の高いボンディングワイヤ5を安定的に供給して、ボンディングワイヤ5とチップ2との短絡を確実に防止しながら、ボンディングパッド3をチップ2上の任意の位置に配置可能としたので、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0055】
なお、本実施の形態6では、ボンディングワイヤ5のワイヤ全長の補正は、屈曲部K1の位置ずれ量△Lの絶対値をワイヤ全長に加減したものである。これに対して、屈曲部K1の位置ずれ量△Lをワイヤ全長(AL)に対する比率(L1/AL)で除した値(△L×AL/L1)をワイヤ全長に加減することで、ワイヤ全長の補正(AL±△L×AL/L1)を行うこともできる。その場合も、本実施の形態6と同様の効果を奏することになる。
【0056】
実施の形態7.
以下、この発明の実施の形態7を図面に基づいて詳細に説明する。図7(A)は、この発明の実施の形態7を示すワイヤボンディング装置により製造される半導体装置の概略上面図であり、図7(B)はその概略正面図である。
同図において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、5aはボンディングワイヤ5のチップ2側の端部、5bはボンディングワイヤ5のインナーリード4側の端部、K1〜K4はボンディングワイヤ5の屈曲部を示す。
【0057】
そして、不図示のワイヤボンディング装置により、ボンディングワイヤ5が、ボンディングパッド3からインナーリード4へと接続される。
その際、管部の階段状の移動により、ボンディングワイヤ5には、ボンディングパッド3側から、屈曲部K1、K2、K3、K4が順次形成される。
詳しくは、屈曲部K1〜K4を形成するために、まず、チップ2主面方向からみた、ボンディングパッド3からチップ2端面に至るチップ上ワイヤ長CLを算出する。具体的には、チップ主面方向からみたチップ2の寸法TDと、チップ主面方向からみたボンディングワイヤ5の両端5a、5bの座標とから、チップ上ワイヤ長CLを算出する。ただし、チップ2上におけるボンディングパッド3の位置、すなわち、チップ2上における端部5aの位置は、予め数値情報としてワイヤボンディング装置に入力されている。
【0058】
その後、チップ上ワイヤ長CLの算出結果を、短絡を生じない屈曲部K1〜K4の位置を判断するためのデータとして、各屈曲部K1〜K4の位置を決定(自動設定)する。
そして、その自動設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部K1〜K4がそれぞれ形成されることになる。
以上のように本実施の形態7のワイヤボンディング装置により形成された屈曲部K1〜K4は、いずれも、チップ2の表面2aから離れた位置に形成されて、チップ2上の導電部に対して電気的に絶縁されたものである。
【0059】
以上説明したように、本実施の形態7のように構成されたワイヤボンディング装置においては、チップ上ワイヤ長CLを算出して、形成すべき屈曲部K1〜K4の位置を設定している。これによって、ボンディングワイヤ5とチップ2との短絡が確実に防止される機械的強度の高いボンディングワイヤ5の安定的な供給が可能となり、ボンディングパッド3をチップ2の表面に自由に配置して、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0060】
実施の形態8.
以下、この発明の実施の形態8を図面に基づいて詳細に説明する。図8は、この発明の実施の形態8を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態8は、チップ2の位置ずれを検出する検出部が設けられている点が、前記実施の形態7と相違する。
同図において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、10はダイパッド1上のチップ2の位置ずれを検出する検出部を示す。
【0061】
そして、不図示のワイヤボンディング装置により、前記実施の形態7と同様に、チップ上ワイヤ長CLが算出された後に、ボンディングワイヤ5に複数の屈曲部K1〜K4が順次形成される。
ここで、チップ上ワイヤ長CLの算出に際して、検出部10で検出したチップ2の位置ずれ量に基づいた計算の調整が行われる。すなわち、ダイパッド1に対するチップ2の位置ずれが生じると、チップ2上のボンディングパッド3と、リードフレーム上のインナーリード4との相対的な位置も変動する。したがって、正確なチップ2の位置を検出して、ボンディングワイヤ5の的確な接続を行う必要がある。具体的には、検出部10は、例えば、光学的な位置検出装置であって、この検出部10で、チップ2の端面の位置や、チップ2上のパターンの位置のずれを検出する。この位置ずれ量に基づきチップ上ワイヤ長CLの算出結果の調整を行う。
【0062】
その後、調整されたチップ上ワイヤ長CLの算出結果を、短絡を生じない屈曲部K1〜K4の位置を判断するためのデータとして、各屈曲部K1〜K4の位置を自動設定する。
そして、その自動設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部K1〜K4がそれぞれ形成されることになる。
以上のように本実施の形態8のワイヤボンディング装置により形成された屈曲部K1〜K4は、いずれも、チップ2の表面2aから離れた位置に形成されて、チップ2上の導電部に対して電気的に絶縁されたものである。
【0063】
以上説明したように、本実施の形態8のように構成されたワイヤボンディング装置においては、精度の高いチップ上ワイヤ長CLを算出して、形成すべき屈曲部K1〜K4の位置を設定している。これによって、ボンディングワイヤ5とチップ2との短絡が確実に防止される機械的強度の高いボンディングワイヤ5の安定的な供給が可能となり、ボンディングパッド3をチップ2の表面に自由に配置して、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0064】
実施の形態9.
以下、この発明の実施の形態9を図面に基づいて詳細に説明する。図9は、この発明の実施の形態9を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態9は、前記実施の形態6と前記実施の形態8とを組み合わせたものである。
同図において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤ、10はダイパッド1上のチップ2の位置ずれを検出する検出部を示す。
【0065】
本実施の形態9において、ボンディングワイヤ5は、以下のように形成される。まず、前記実施の形態8と同様に、検出部10でチップ2の位置ずれ量を検出して、その検出結果に基づき調整されたチップ上ワイヤ長を算出する。その後、調整されたチップ上ワイヤ長の算出結果を、短絡を生じない屈曲部Knの位置を判断するためのデータとして、各屈曲部Knの位置を決定する。そして、その決定された設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部Knがそれぞれ形成される。
このとき、屈曲部Knの位置ずれが生じた場合には、前記実施の形態6と同様に、その位置ずれ量に応じて、ボンディングワイヤ5のワイヤ全長が補正される。
【0066】
以上説明したように、本実施の形態9のように構成されたワイヤボンディング装置においては、屈曲部を形成する際に位置ずれが発生しても、ボンディングワイヤ5とチップ2との短絡が確実に防止される機械的強度の高いボンディングワイヤ5の安定的な供給が可能となり、ボンディングパッド3をチップ2上の任意の位置に配置して、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
【0067】
実施の形態10.
以下、この発明の実施の形態10を図面に基づいて詳細に説明する。図10は、この発明の実施の形態10を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態10のワイヤボンディング装置は、予め定めた設定値とチップ上ワイヤ長とを比較した結果に基づいて、操作方向(ボンディング方向)を切換え可能に形成している点が、前記実施の形態7と相違する。
同図において、1はダイパッド、2はチップ、3はボンディングパッド、4はインナーリード、5はボンディングワイヤを示す。
【0068】
以下、本実施の形態10のワイヤボンディング装置による、操作方向の切換えの手順を説明する。まず、ワイヤボンディング装置の制御部には、予めチップ上ワイヤ長に対する設定値(しきい値)Sが入力される。そして、前記実施の形態7と同様に、チップ2寸法等の数値情報に基づき、チップ上ワイヤ長を算出する。その後に、算出されたチップ上ワイヤ長と、チップ上ワイヤ長の設定値Sとを対比して、その結果に基づいてボンディングワイヤ5の操作方向を決定する。
【0069】
例えば、n本目のボンディングワイヤ5については、ボンディングパッド3の位置がチップ2上の中央部にあるために、算出されたチップ上ワイヤ長が設定値Sより小さな値になったとする。この場合、n本目のボンディングワイヤ5は、ボンディングパッド3からインナーリード4に向けての順方向Bにボンディングされる。
これに対して、n+1本目のボンディングワイヤ5については、ボンディングパッド3の位置がチップ2上の外周部(対応するインナーリード4から離れた端面側である。)にあるために、算出されたチップ上ワイヤ長が設定値Sを超えた値になったとする。この場合、n+1本目のボンディングワイヤ5は、インナーリード4からボンディングパッド3に向けての逆方向RBにボンディングされる。
【0070】
このように、本実施の形態10では、計算された各チップ上ワイヤ長と、設定値Sとを対比して、その各結果に基づいて適宜操作方向を切換えて、複数のボンディングワイヤ5を形成する。
【0071】
以上説明したように、本実施の形態10のように構成されたワイヤボンディング装置においては、ボンディングワイヤ5とチップ2との短絡が確実に防止される機械的強度の高いボンディングワイヤ5の安定的な供給が可能となり、ボンディングパッド3をチップ2の表面に自由に配置して、チップ2内部の回路部におけるレイアウトの自由度を高くすることができる。
さらに、チップ上ワイヤ長の長短により、ボンディングワイヤ5の操作方向を切換え可能に形成しているので、ボンディングワイヤ5における屈曲部の形成が比較的容易な操作方向を選択することができる。
【0072】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態の中で示唆した以外にも、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【0073】
【発明の効果】
本発明は以上のように構成されているので、ボンディングワイヤとチップとの短絡が確実に防止される機械的強度の高いボンディングワイヤの安定的な供給により、ボンディングパッドがチップ上の任意の位置に配置可能となり、チップ内部の回路部におけるレイアウトの自由度が高く、開発効率の高い半導体装置及びワイヤボンディング装置を提供することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示す半導体装置の概略図である。
【図2】 この発明の実施の形態2を示す半導体装置の概略図である。
【図3】 この発明の実施の形態3を示す半導体装置の概略図である。
【図4】 この発明の実施の形態4を示す半導体装置の概略図である。
【図5】 この発明の実施の形態5を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図6】 この発明の実施の形態6を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図7】 この発明の実施の形態7を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図8】 この発明の実施の形態8を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図9】 この発明の実施の形態9を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図10】 この発明の実施の形態10を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【符号の説明】
1 ダイパッド、 2 チップ、 2a 表面(主面)、 3 ボンディングパッド、 3a 表面、 4 インナーリード、 4a 表面、 5 ボンディングワイヤ、 5a、5b 端部、 6 封止樹脂、 6a 表面、 10 検出部、 K1〜K4 屈曲部。
Claims (1)
- チップ上に配列された複数のボンディングパッドと、上記ボンディングパッドに対向して配列された複数のインナーリードとが、それぞれボンディングワイヤにて電気的に接続された半導体装置であって、
上記ボンディングワイヤは、上記チップ上の導電部に対して電気的に絶縁された複数の屈曲部を備えるとともに、上記ボンディングパッドを上記チップ上における外周部から中央部にかけての任意の位置に配置可能に形成され、
上記ボンディングワイヤは、上記チップ上及び上記チップの外側の夫々において、複数の屈曲点(K1、K2)及び複数の屈曲点(K3、K4)を有することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001256892A JP4663179B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体装置及びワイヤボンディング装置 |
US10/050,166 US6787927B2 (en) | 2001-08-27 | 2002-01-18 | Semiconductor device and wire bonding apparatus |
US10/932,052 US20050029679A1 (en) | 2001-08-27 | 2004-09-02 | Semiconductor device and wire bonding apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001256892A JP4663179B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体装置及びワイヤボンディング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068782A JP2003068782A (ja) | 2003-03-07 |
JP4663179B2 true JP4663179B2 (ja) | 2011-03-30 |
Family
ID=19084650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256892A Expired - Fee Related JP4663179B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体装置及びワイヤボンディング装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6787927B2 (ja) |
JP (1) | JP4663179B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI242275B (en) * | 2003-05-16 | 2005-10-21 | Via Tech Inc | Multi-column wire bonding structure and layout method for high-frequency IC |
US7086148B2 (en) * | 2004-02-25 | 2006-08-08 | Agere Systems Inc. | Methods and apparatus for wire bonding with wire length adjustment in an integrated circuit |
KR101143836B1 (ko) * | 2006-10-27 | 2012-05-04 | 삼성테크윈 주식회사 | 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법 |
JP5332211B2 (ja) * | 2007-03-07 | 2013-11-06 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2009021499A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 積層型半導体装置 |
JP2010087403A (ja) * | 2008-10-02 | 2010-04-15 | Elpida Memory Inc | 半導体装置 |
JP5595694B2 (ja) | 2009-01-15 | 2014-09-24 | パナソニック株式会社 | 半導体装置 |
JP4985789B2 (ja) | 2010-01-13 | 2012-07-25 | 株式会社デンソー | 力学量センサ |
US20120018768A1 (en) * | 2010-07-26 | 2012-01-26 | Intematix Corporation | Led-based light emitting devices |
MY152355A (en) * | 2011-04-11 | 2014-09-15 | Carsem M Sdn Bhd | Short and low loop wire bonding |
JP2013033821A (ja) | 2011-08-01 | 2013-02-14 | Seiko Epson Corp | 基板、電子デバイスおよび電子機器 |
DE102016224631B4 (de) * | 2016-12-09 | 2020-06-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist |
CN114005924B (zh) * | 2020-07-27 | 2024-06-14 | 佛山市国星光电股份有限公司 | 发光器件、背光灯条、背光模组及发光器件的制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111750A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04273135A (ja) * | 1991-02-27 | 1992-09-29 | Shinkawa Ltd | ワイヤボンデイング方法 |
JPH0794544A (ja) | 1993-09-21 | 1995-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
JPH1167809A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11145179A (ja) | 1997-11-11 | 1999-05-28 | Matsushita Electron Corp | 半導体装置 |
JP3741184B2 (ja) * | 1998-07-27 | 2006-02-01 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
-
2001
- 2001-08-27 JP JP2001256892A patent/JP4663179B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-18 US US10/050,166 patent/US6787927B2/en not_active Expired - Fee Related
-
2004
- 2004-09-02 US US10/932,052 patent/US20050029679A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111750A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050029679A1 (en) | 2005-02-10 |
US6787927B2 (en) | 2004-09-07 |
JP2003068782A (ja) | 2003-03-07 |
US20030042622A1 (en) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4663179B2 (ja) | 半導体装置及びワイヤボンディング装置 | |
US7256488B2 (en) | Semiconductor package with crossing conductor assembly and method of manufacture | |
US20070007669A1 (en) | Wire-bonding method and semiconductor package using the same | |
JP2010267728A (ja) | 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法 | |
JP2013175699A (ja) | 半導体装置およびその製造方法 | |
JP5448727B2 (ja) | 半導体装置及びその製造方法 | |
KR100454833B1 (ko) | 반도체 장치의 패키지 | |
JP2001177050A (ja) | 半導体装置 | |
US20120145446A1 (en) | Brace for long wire bond | |
US6268644B1 (en) | Semiconductor device | |
JP2686568B2 (ja) | 光学装置 | |
JP2538717B2 (ja) | 樹脂封止型半導体装置 | |
JP2004281488A (ja) | 半導体装置及びその製造方法 | |
JP5062086B2 (ja) | 半導体装置 | |
CN100472772C (zh) | 线路板与电路结构 | |
US6118173A (en) | Lead frame and a semiconductor device | |
CN108109926B (zh) | 制造半导体器件的方法 | |
JP2007214217A (ja) | 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法 | |
JPH11145179A (ja) | 半導体装置 | |
JP2773762B2 (ja) | 半導体装置の製造方法 | |
JPS6233343Y2 (ja) | ||
JP2583405B2 (ja) | 半導体装置用リードフレーム | |
JPH02110961A (ja) | 半導体素子のリードフレーム構造及びその製法 | |
KR970003183Y1 (ko) | 반도체 팩키지의 와이어 본딩 구조 | |
JPH09260573A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |