JP4663179B2 - 半導体装置及びワイヤボンディング装置 - Google Patents

半導体装置及びワイヤボンディング装置 Download PDF

Info

Publication number
JP4663179B2
JP4663179B2 JP2001256892A JP2001256892A JP4663179B2 JP 4663179 B2 JP4663179 B2 JP 4663179B2 JP 2001256892 A JP2001256892 A JP 2001256892A JP 2001256892 A JP2001256892 A JP 2001256892A JP 4663179 B2 JP4663179 B2 JP 4663179B2
Authority
JP
Japan
Prior art keywords
chip
bonding
wire
semiconductor device
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001256892A
Other languages
English (en)
Other versions
JP2003068782A (ja
Inventor
裕史 堀部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001256892A priority Critical patent/JP4663179B2/ja
Priority to US10/050,166 priority patent/US6787927B2/en
Publication of JP2003068782A publication Critical patent/JP2003068782A/ja
Priority to US10/932,052 priority patent/US20050029679A1/en
Application granted granted Critical
Publication of JP4663179B2 publication Critical patent/JP4663179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びワイヤボンディング装置に関し、特に、チップ表面の位置がインナーリード表面の位置よりも高く形成された双方の表面をワイヤボンディングした半導体装置及びそれを製造するワイヤボンディング装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置におけるチップの開発効率を高めて、低廉かつ安定した半導体装置を提供することが求められている。
半導体装置のチップは、その内部に回路部が集積されている。そして、チップ内部の回路部とチップ外部との電気信号のやり取りを行うために、複数のボンディングパッドがチップ表面に配置されている。
半導体装置の製造工程において、チップは、リードフレーム上のダイパッド（アイランド部）に搭載される。一方、リードフレーム上のダイパッドの周囲には、複数のインナーリードがボンディングパッドに対向するように配置される。
そして、ワイヤボンディング装置にて、複数のインナーリードと、チップ上の複数のボンディングパッドとを、それぞれボンディングワイヤ（金属ループ）により電気的に接続する。
そして、ワイヤボンディング装置によるボンディングワイヤの接続が終了した後に、チップ、インナーリード、ボンディングワイヤが、封止樹脂（パッケージ）により封止される。
【０００３】
【発明が解決しようとする課題】
上述の従来の半導体装置においては、ボンディングパッドをチップ表面の外周部に配置するという制約があり、半導体装置の開発効率を飛躍的に高めることが難しかった。
詳しくは、ボンディングワイヤがチップ端面に接触すると、チップとボンディングワイヤとの短絡を生ずる可能性がある。したがって、ボンディングワイヤとチップとの接触を避けるために、ボンディングパッドを、チップ表面の中央部には配列せずに、チップ表面の外周部に配列していた。このことは、チップ内部の回路部のレイアウトにも、一定の制約を与えることになっていた。すなわち、チップ外周部に配置されるボンディングパッドに合わせて、回路部のレイアウトを行う必要があった。
【０００４】
この発明は、上述のような課題を解決するためになされたもので、チップ内部の回路部のレイアウトの自由度が高くて、開発効率の高い半導体装置及びワイヤボンディング装置を提供することにある。
【０００５】
この発明の請求項１記載の発明にかかる半導体装置は、チップ上に配列された複数のボンディングパッドと、上記ボンディングパッドに対向して配列された複数のインナーリードとが、それぞれボンディングワイヤにて電気的に接続された半導体装置であって、上記ボンディングワイヤは、上記チップ上の導電部に対して電気的に絶縁された複数の屈曲部を備えるとともに、上記ボンディングパッドを上記チップ上における外周部から中央部にかけての任意の位置に配置可能に形成され、上記ボンディングワイヤは、上記チップ上及び上記チップの外側の夫々において、複数の屈曲点（Ｋ１、Ｋ２）及び複数の屈曲点（Ｋ３、Ｋ４）を有するものである。
【００２１】
【発明の実施の形態】
以下に、この発明の実施の形態について図面を参照して詳細に説明する。なお、各図中、同一または相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００２２】
実施の形態１．
以下、この発明の実施の形態１を図面に基づいて詳細に説明する。図１は、この発明の実施の形態１を示す半導体装置の概略図である。図１において、１はダイパッド、２は内部に回路部を備えるとともにダイパッド１上に設置されるチップ、２ａはチップ２の表面（主面）、３はチップ２上（表面２ａ）に配置されるボンディングパッド、３ａはボンディングパッド３の表面、４はボンディングパッド３に対向して配置されるインナーリード、４ａはインナーリード４の表面、５はボンディングパッド３とインナーリード４とを電気的に接続するボンディングワイヤ（金属ループ）、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部（屈曲点）を示す。
【００２３】
なお、同図において、チップ２上には複数のボンディングパッド３が配置され、それに対向する複数のインナーリード４が配置され、さらに、それらにはそれぞれボンディングワイヤ５が接続されるが、簡単のためそれら複数の部材の図示を省略して、単数の部材の図示とした。
【００２４】
ここで、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成されている。この複数の屈曲部Ｋ１〜Ｋ４は、連続した一本のボンディングワイヤ５を折り曲げて形成したものであり、ラーメン構造体の節点と同様の機能を果たす。すなわち、ボンディングワイヤ５にかかる外力に対する強度が増すために、その姿勢を容易に保持することができる。
【００２５】
また、屈曲部Ｋ１〜Ｋ４は、いずれも、チップ２の表面２ａから離れた位置に形成される。これにより、屈曲部Ｋ１〜Ｋ４は、チップ２上の導電部に対して電気的に絶縁される。すなわち、屈曲部Ｋ１〜Ｋ４とチップ２とは、短絡しない位置関係にある。
さらに、複数の屈曲部Ｋ１〜Ｋ４のうちインナーリード４側に近設する屈曲部Ｋ４は、チップ２上の領域Ｄを外れて、距離Ｄ１だけインナーリード４側に設けられる。すなわち、屈曲部Ｋ４は、チップ２の端面（チップエッジ）よりもインナーリード４側に形成される。
【００２６】
他方、複数のボンディングパッド３は、チップ２の表面２ａにおける外周部から中央部にかけて、点在するように配置されている。すなわち、チップ２内部の回路部の自由なレイアウトに対応して、ボンディングパッド３が中央部に配置されたり、外周部に配置されたりする。
なお、図１においては、ボンディングパッド３は、チップ２のほぼ中央部に配置されている。ここで、ボンディングパッド３をチップ２の中央部に配置した場合に、チップ主面方向（表面２ａの上方である。）からみて、ボンディングワイヤ５のワイヤ全長に対する、ボンディングワイヤ５のチップ２上の長さ（チップ上ワイヤ長）は、３０％程度になる。
【００２７】
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。このとき、ボンディングワイヤ５は、上述した屈曲部Ｋ１〜Ｋ４の作用により、封止時の封止樹脂の圧力を受けても、その姿勢をほとんど変化させない。
こうして完成した半導体装置において、ボンディングワイヤ５、インナーリード４を介して、チップ２内部の回路部とチップ２外部との間で、電気信号のやり取りが行われる。
【００２８】
以上説明したように、本実施の形態１のように構成された半導体装置においては、機械的強度の高いボンディングワイヤ５にて、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２上の任意の位置に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００２９】
なお、本実施の形態１に示す半導体装置は、ワイヤボンディング装置によって製造されるものである。すなわち、ワイヤボンディング装置の操作によって、ボンディングワイヤ５に屈曲部Ｋ１〜Ｋ４を形成しながら、ボンディングワイヤ５がボンディングパッド３の表面３ａからインナーリード４の表面４ａへと、又は、インナーリード４の表面４ａからボンディングパッド３の表面３ａへと接続される。
また、本実施の形態１においては、ボンディングワイヤ５に４つの屈曲部Ｋ１〜Ｋ４を形成したが、この屈曲部の数はこれに限定されることはない。
【００３０】
実施の形態２．
以下、この発明の実施の形態２を図面に基づいて詳細に説明する。図２は、この発明の実施の形態２を示す半導体装置の概略図である。本実施の形態２は、インナーリード４側に近設する屈曲部Ｋ４の配置が、前記実施の形態１と相違する。
図２において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部を示す。
【００３１】
ここで、前記実施の形態１と同様に、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成されている。そして、インナーリード４側に近設する屈曲部Ｋ４は、チップ２側に近設する屈曲部Ｋ１より高い位置に形成されている。すなわち、チップ２の表面２ａを基準として、インナーリード４側の屈曲部Ｋ４の高さは、チップ２側の屈曲部Ｋ１の高さＨに対して、高さＨ１だけ高くなるように形成される。
【００３２】
また、屈曲部Ｋ１〜Ｋ４は、いずれも、チップ２の表面２ａから離れた位置に形成されて、チップ２上の導電部に対して電気的に絶縁される。
他方、ボンディングパッド３は、チップ２の表面２ａにおける外周部から中央部にかけての全面に自在に配置されている。
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。
【００３３】
以上説明したように、本実施の形態２のように構成された半導体装置においては、前記実施の形態１と同様に、機械的強度の高いボンディングワイヤ５にて、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２上の自由な位置に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００３４】
実施の形態３．
以下、この発明の実施の形態３を図面に基づいて詳細に説明する。図３は、この発明の実施の形態３を示す半導体装置の概略図である。本実施の形態３は、複数の屈曲部Ｋ１〜Ｋ４のうち１つの屈曲部Ｋ２の配置が、前記各実施の形態と相違する。
図３において、１はダイパッド、２はチップ、２ａ１はチップ２の表面２ａに形成された電気的絶縁部、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部を示す。
【００３５】
ここで、前記各実施の形態と同様に、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成されている。そして、複数の屈曲部Ｋ１〜Ｋ４のうち中間に配置される屈曲部Ｋ２は、チップ２上の電気的絶縁部２ａ１に当接している。ここで、電気的絶縁部２ａ１とは、例えば、チップ２上の一部に形成される絶縁フィルムである。
これに対して、その他の屈曲部Ｋ１、Ｋ３、Ｋ４については、チップ２の表面２ａから離れた位置に形成されている。
このように、すべての屈曲部Ｋ１〜Ｋ４について、チップ２上の導電部に対して電気的に絶縁されるので、チップ２と短絡を生じることはない。
【００３６】
他方、ボンディングパッド３は、チップ２の表面２ａにおける外周部から中央部にかけての全面に自在に配置されている。
以上のように構成された半導体装置は、その後、封止樹脂にて封止されることになる。
【００３７】
以上説明したように、本実施の形態３のように構成された半導体装置においては、前記各実施の形態と同様に、機械的強度の高いボンディングワイヤ５にて、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２上の任意の位置に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００３８】
特に、本実施の形態３においては、ボンディングワイヤ５の屈曲部Ｋ２がチップ２の表面２ａに当接しているので、ボンディングワイヤ５が両端と中間部の３点で支持されることになる。したがって、ボンディングワイヤ５の構造体としての強度は、前記各実施の形態と比較して、一層向上する。
なお、本実施の形態３では、屈曲部Ｋ２のみをチップ２の電気的絶縁部２ａ１に当接させたが、電気的絶縁部２ａ１に当接させる屈曲部の位置、数等はこれに限定されることはない。
【００３９】
実施の形態４．
以下、この発明の実施の形態４を図面に基づいて詳細に説明する。図４は、この発明の実施の形態４を示す半導体装置の概略図である。本実施の形態４は、複数の屈曲部Ｋ１〜Ｋ４のうち１つの屈曲部Ｋ４の配置が、前記各実施の形態と相違する。
図４において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、６はチップ２、インナーリード４等を封止する封止樹脂（パッケージ）、６ａは封止樹脂６の表面、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部を示す。
【００４０】
ここで、前記各実施の形態と同様に、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成されている。そして、複数の屈曲部Ｋ１〜Ｋ４のうちインナーリード４側の屈曲部Ｋ４は、封止樹脂６の表面６ａから露呈するように形成されている。
これに対して、その他の屈曲部Ｋ１〜Ｋ３は、封止樹脂６の表面６ａから露呈することなく、封止樹脂６内部に形成されている。
【００４１】
このように、すべての屈曲部Ｋ１〜Ｋ４について、チップ２上の導電部に対して電気的に絶縁されるので、チップ２と短絡を生じることはない。
他方、ボンディングパッド３は、チップ２の表面２ａにおける外周部から中央部にかけての全面に自在に配置されている。
【００４２】
以上説明したように、本実施の形態４のように構成された半導体装置においては、前記各実施の形態と同様に、機械的強度の高いボンディングワイヤ５にて、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２の表面２ａに自由に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００４３】
特に、本実施の形態４においては、ボンディングワイヤ５の屈曲部Ｋ４が封止樹脂６の表面６ａから露呈しているので、樹脂を金型内に流し込む過程における、ボンディングワイヤ５にかかる樹脂の圧力を部分的に軽減することができる。したがって、ボンディングワイヤ５の構造体は、その姿勢を一層保持することができる。
なお、本実施の形態４では、屈曲部Ｋ４のみを封止樹脂６の表面６ａから露呈させたが、封止樹脂６の表面６ａから露呈させる屈曲部の位置、数等はこれに限定されることはない。
【００４４】
実施の形態５．
以下、この発明の実施の形態５を図面に基づいて詳細に説明する。図５は、この発明の実施の形態５を示すワイヤボンディング装置により製造される半導体装置の概略図である。
図５において、１は図示せぬリードフレーム上に設置されるダイパッド、２はチップ、３はボンディングパッド、４はボンディングパッド３に対向するようにリードフレーム上に設置されるインナーリード、５はボンディングワイヤ、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部を示す。
【００４５】
なお、本実施の形態５のワイヤボンディング装置は、ボンディングワイヤ５が巻線されたスプール部、スプール部から供給されるボンディングワイヤ５を所定方向に案内する管部、管部を操作する操作部、操作部を制御する制御部等で構成されるが、簡単のためそれらの図示を省略する。
そして、ワイヤボンディング装置により、ボンディングワイヤ５が、ボンディングパッド３からインナーリード４へと接続される。
【００４６】
その際、管部の階段状の移動により、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成される。
詳しくは、屈曲部Ｋ１〜Ｋ４を形成するために、チップ２主面方向からみた、ボンディングパッド３からインナーリード４に至るワイヤ全長ＡＬに対する比率を設定して、その設定値をワイヤボンディング装置の入力部に入力する。そして、その設定値に基づいて、ワイヤボンディング装置の管部が移動する。これにより、ボンディングワイヤ５におけるチップ２側の端部を基準として、距離Ｌ１の位置に屈曲部Ｋ１が、距離Ｌ２の位置に屈曲部Ｋ２が、距離Ｌ３の位置に屈曲部Ｋ３が、距離Ｌ４の位置に屈曲部Ｋ４が、それぞれ形成されることになる。
【００４７】
以上のようにワイヤボンディング装置により形成された屈曲部Ｋ１〜Ｋ４は、いずれも、チップ２上から離れた位置に形成されて、チップ２上の導電部に対して電気的に絶縁されたものである。
さらに、ボンディングワイヤ５は、チップ２上の外周部から中央部にかけての全面に自在に配置された複数のボンディングパッド３と、リードフレーム上の種々の位置に配列された複数のインナーリード４とを、それぞれ接続するものである。
【００４８】
以上説明したように、本実施の形態５のように構成されたワイヤボンディング装置においては、ワイヤ全長ＡＬに対する比率を設定して複数の屈曲部Ｋ１〜Ｋ４を形成しているので、ワイヤ全長ＡＬの異なる複数のボンディングワイヤ５が混在する半導体装置であっても、各ボンディングワイヤ５の構造体を相似形にて形成できる。これにより、機械的強度の高いボンディングワイヤ５にて、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２上の任意の位置に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００４９】
なお、本実施の形態５では、本発明を、ボンディングパッド３からインナーリード４への操作方向を設定したワイヤボンディング装置に適用したが、インナーリード４からボンディングパッド３への操作方向を設定したワイヤボンディング装置に対しても、本発明を適用することができる。その場合、本実施の形態５と同様の効果を奏することになる。
【００５０】
実施の形態６．
以下、この発明の実施の形態６を図面に基づいて詳細に説明する。図６は、この発明の実施の形態６を示すワイヤボンディング装置により製造される半導体装置の概略図である。図６において、２はチップ、３はボンディングパッド、５はボンディングワイヤを示す。
なお、図６において、ダイパッド、インナーリードは、簡単のため図示を省略する。
【００５１】
そして、不図示のワイヤボンディング装置により、ボンディングワイヤ５が、ボンディングパッド３からインナーリードへと接続される。
その際、前記実施の形態５と同様に、管部の階段状の移動により、ボンディングワイヤ５には、ボンディングパッド３側から、複数の屈曲部が順次形成される。このとき、屈曲部の位置ずれ量（補正量）△Ｌに応じて、ボンディングワイヤ５のワイヤ全長が補正される。
【００５２】
詳しくは、屈曲部を形成するためのワイヤ全長に対する比率が、ワイヤ全長とともに、ワイヤボンディング装置の入力部に入力されている。そして、その設定値に基づいて、ワイヤボンディング装置の管部が、図中の矢印Ｍに示すように、階段状に移動する。これにより、ボンディングワイヤ５におけるチップ２側の端部を基準として、距離Ｌ１の位置に屈曲部Ｋ１が形成されることになる。
【００５３】
ここで、管部が距離Ｌ１に対して位置ずれ量△Ｌだけ大きく又は小さく移動したときに、その位置ずれ量△Ｌをワイヤボンディング装置の制御部にて保持（記憶）する。そして、屈曲部の位置ずれ量△Ｌの絶対値を、ワイヤ全長に加減する。例えば、当初設定されていたワイヤ全長をＡＬとしたときに、調整後のワイヤ全長はＡＬ＋△Ｌとなる。これにより、最終的に形成されるボンディングワイヤ５のワイヤ全長は微調整されるので、当初設定されたボンディングワイヤ５の形状に対して、相似のボンディングワイヤ５を形成することができる。
【００５４】
以上説明したように、本実施の形態６のように構成されたワイヤボンディング装置においては、屈曲部を形成する際に位置ずれが発生しても、機械的強度の高いボンディングワイヤ５を安定的に供給して、ボンディングワイヤ５とチップ２との短絡を確実に防止しながら、ボンディングパッド３をチップ２上の任意の位置に配置可能としたので、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００５５】
なお、本実施の形態６では、ボンディングワイヤ５のワイヤ全長の補正は、屈曲部Ｋ１の位置ずれ量△Ｌの絶対値をワイヤ全長に加減したものである。これに対して、屈曲部Ｋ１の位置ずれ量△Ｌをワイヤ全長（ＡＬ）に対する比率（Ｌ１／ＡＬ）で除した値（△Ｌ×ＡＬ／Ｌ１）をワイヤ全長に加減することで、ワイヤ全長の補正（ＡＬ±△Ｌ×ＡＬ／Ｌ１）を行うこともできる。その場合も、本実施の形態６と同様の効果を奏することになる。
【００５６】
実施の形態７．
以下、この発明の実施の形態７を図面に基づいて詳細に説明する。図７（Ａ）は、この発明の実施の形態７を示すワイヤボンディング装置により製造される半導体装置の概略上面図であり、図７（Ｂ）はその概略正面図である。
同図において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、５ａはボンディングワイヤ５のチップ２側の端部、５ｂはボンディングワイヤ５のインナーリード４側の端部、Ｋ１〜Ｋ４はボンディングワイヤ５の屈曲部を示す。
【００５７】
そして、不図示のワイヤボンディング装置により、ボンディングワイヤ５が、ボンディングパッド３からインナーリード４へと接続される。
その際、管部の階段状の移動により、ボンディングワイヤ５には、ボンディングパッド３側から、屈曲部Ｋ１、Ｋ２、Ｋ３、Ｋ４が順次形成される。
詳しくは、屈曲部Ｋ１〜Ｋ４を形成するために、まず、チップ２主面方向からみた、ボンディングパッド３からチップ２端面に至るチップ上ワイヤ長ＣＬを算出する。具体的には、チップ主面方向からみたチップ２の寸法ＴＤと、チップ主面方向からみたボンディングワイヤ５の両端５ａ、５ｂの座標とから、チップ上ワイヤ長ＣＬを算出する。ただし、チップ２上におけるボンディングパッド３の位置、すなわち、チップ２上における端部５ａの位置は、予め数値情報としてワイヤボンディング装置に入力されている。
【００５８】
その後、チップ上ワイヤ長ＣＬの算出結果を、短絡を生じない屈曲部Ｋ１〜Ｋ４の位置を判断するためのデータとして、各屈曲部Ｋ１〜Ｋ４の位置を決定（自動設定）する。
そして、その自動設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部Ｋ１〜Ｋ４がそれぞれ形成されることになる。
以上のように本実施の形態７のワイヤボンディング装置により形成された屈曲部Ｋ１〜Ｋ４は、いずれも、チップ２の表面２ａから離れた位置に形成されて、チップ２上の導電部に対して電気的に絶縁されたものである。
【００５９】
以上説明したように、本実施の形態７のように構成されたワイヤボンディング装置においては、チップ上ワイヤ長ＣＬを算出して、形成すべき屈曲部Ｋ１〜Ｋ４の位置を設定している。これによって、ボンディングワイヤ５とチップ２との短絡が確実に防止される機械的強度の高いボンディングワイヤ５の安定的な供給が可能となり、ボンディングパッド３をチップ２の表面に自由に配置して、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００６０】
実施の形態８．
以下、この発明の実施の形態８を図面に基づいて詳細に説明する。図８は、この発明の実施の形態８を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態８は、チップ２の位置ずれを検出する検出部が設けられている点が、前記実施の形態７と相違する。
同図において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、１０はダイパッド１上のチップ２の位置ずれを検出する検出部を示す。
【００６１】
そして、不図示のワイヤボンディング装置により、前記実施の形態７と同様に、チップ上ワイヤ長ＣＬが算出された後に、ボンディングワイヤ５に複数の屈曲部Ｋ１〜Ｋ４が順次形成される。
ここで、チップ上ワイヤ長ＣＬの算出に際して、検出部１０で検出したチップ２の位置ずれ量に基づいた計算の調整が行われる。すなわち、ダイパッド１に対するチップ２の位置ずれが生じると、チップ２上のボンディングパッド３と、リードフレーム上のインナーリード４との相対的な位置も変動する。したがって、正確なチップ２の位置を検出して、ボンディングワイヤ５の的確な接続を行う必要がある。具体的には、検出部１０は、例えば、光学的な位置検出装置であって、この検出部１０で、チップ２の端面の位置や、チップ２上のパターンの位置のずれを検出する。この位置ずれ量に基づきチップ上ワイヤ長ＣＬの算出結果の調整を行う。
【００６２】
その後、調整されたチップ上ワイヤ長ＣＬの算出結果を、短絡を生じない屈曲部Ｋ１〜Ｋ４の位置を判断するためのデータとして、各屈曲部Ｋ１〜Ｋ４の位置を自動設定する。
そして、その自動設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部Ｋ１〜Ｋ４がそれぞれ形成されることになる。
以上のように本実施の形態８のワイヤボンディング装置により形成された屈曲部Ｋ１〜Ｋ４は、いずれも、チップ２の表面２ａから離れた位置に形成されて、チップ２上の導電部に対して電気的に絶縁されたものである。
【００６３】
以上説明したように、本実施の形態８のように構成されたワイヤボンディング装置においては、精度の高いチップ上ワイヤ長ＣＬを算出して、形成すべき屈曲部Ｋ１〜Ｋ４の位置を設定している。これによって、ボンディングワイヤ５とチップ２との短絡が確実に防止される機械的強度の高いボンディングワイヤ５の安定的な供給が可能となり、ボンディングパッド３をチップ２の表面に自由に配置して、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００６４】
実施の形態９．
以下、この発明の実施の形態９を図面に基づいて詳細に説明する。図９は、この発明の実施の形態９を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態９は、前記実施の形態６と前記実施の形態８とを組み合わせたものである。
同図において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤ、１０はダイパッド１上のチップ２の位置ずれを検出する検出部を示す。
【００６５】
本実施の形態９において、ボンディングワイヤ５は、以下のように形成される。まず、前記実施の形態８と同様に、検出部１０でチップ２の位置ずれ量を検出して、その検出結果に基づき調整されたチップ上ワイヤ長を算出する。その後、調整されたチップ上ワイヤ長の算出結果を、短絡を生じない屈曲部Ｋｎの位置を判断するためのデータとして、各屈曲部Ｋｎの位置を決定する。そして、その決定された設定値に基づいて、ワイヤボンディング装置の管部が移動して、各屈曲部Ｋｎがそれぞれ形成される。
このとき、屈曲部Ｋｎの位置ずれが生じた場合には、前記実施の形態６と同様に、その位置ずれ量に応じて、ボンディングワイヤ５のワイヤ全長が補正される。
【００６６】
以上説明したように、本実施の形態９のように構成されたワイヤボンディング装置においては、屈曲部を形成する際に位置ずれが発生しても、ボンディングワイヤ５とチップ２との短絡が確実に防止される機械的強度の高いボンディングワイヤ５の安定的な供給が可能となり、ボンディングパッド３をチップ２上の任意の位置に配置して、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
【００６７】
実施の形態１０．
以下、この発明の実施の形態１０を図面に基づいて詳細に説明する。図１０は、この発明の実施の形態１０を示すワイヤボンディング装置により製造される半導体装置の概略図である。本実施の形態１０のワイヤボンディング装置は、予め定めた設定値とチップ上ワイヤ長とを比較した結果に基づいて、操作方向（ボンディング方向）を切換え可能に形成している点が、前記実施の形態７と相違する。
同図において、１はダイパッド、２はチップ、３はボンディングパッド、４はインナーリード、５はボンディングワイヤを示す。
【００６８】
以下、本実施の形態１０のワイヤボンディング装置による、操作方向の切換えの手順を説明する。まず、ワイヤボンディング装置の制御部には、予めチップ上ワイヤ長に対する設定値（しきい値）Ｓが入力される。そして、前記実施の形態７と同様に、チップ２寸法等の数値情報に基づき、チップ上ワイヤ長を算出する。その後に、算出されたチップ上ワイヤ長と、チップ上ワイヤ長の設定値Ｓとを対比して、その結果に基づいてボンディングワイヤ５の操作方向を決定する。
【００６９】
例えば、ｎ本目のボンディングワイヤ５については、ボンディングパッド３の位置がチップ２上の中央部にあるために、算出されたチップ上ワイヤ長が設定値Ｓより小さな値になったとする。この場合、ｎ本目のボンディングワイヤ５は、ボンディングパッド３からインナーリード４に向けての順方向Ｂにボンディングされる。
これに対して、ｎ＋１本目のボンディングワイヤ５については、ボンディングパッド３の位置がチップ２上の外周部（対応するインナーリード４から離れた端面側である。）にあるために、算出されたチップ上ワイヤ長が設定値Ｓを超えた値になったとする。この場合、ｎ＋１本目のボンディングワイヤ５は、インナーリード４からボンディングパッド３に向けての逆方向ＲＢにボンディングされる。
【００７０】
このように、本実施の形態１０では、計算された各チップ上ワイヤ長と、設定値Ｓとを対比して、その各結果に基づいて適宜操作方向を切換えて、複数のボンディングワイヤ５を形成する。
【００７１】
以上説明したように、本実施の形態１０のように構成されたワイヤボンディング装置においては、ボンディングワイヤ５とチップ２との短絡が確実に防止される機械的強度の高いボンディングワイヤ５の安定的な供給が可能となり、ボンディングパッド３をチップ２の表面に自由に配置して、チップ２内部の回路部におけるレイアウトの自由度を高くすることができる。
さらに、チップ上ワイヤ長の長短により、ボンディングワイヤ５の操作方向を切換え可能に形成しているので、ボンディングワイヤ５における屈曲部の形成が比較的容易な操作方向を選択することができる。
【００７２】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態の中で示唆した以外にも、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００７３】
【発明の効果】
本発明は以上のように構成されているので、ボンディングワイヤとチップとの短絡が確実に防止される機械的強度の高いボンディングワイヤの安定的な供給により、ボンディングパッドがチップ上の任意の位置に配置可能となり、チップ内部の回路部におけるレイアウトの自由度が高く、開発効率の高い半導体装置及びワイヤボンディング装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示す半導体装置の概略図である。
【図２】 この発明の実施の形態２を示す半導体装置の概略図である。
【図３】 この発明の実施の形態３を示す半導体装置の概略図である。
【図４】 この発明の実施の形態４を示す半導体装置の概略図である。
【図５】 この発明の実施の形態５を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図６】 この発明の実施の形態６を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図７】 この発明の実施の形態７を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図８】 この発明の実施の形態８を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図９】 この発明の実施の形態９を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【図１０】 この発明の実施の形態１０を示すワイヤボンディング装置により製造される半導体装置の概略図である。
【符号の説明】
１ ダイパッド、 ２ チップ、 ２ａ 表面（主面）、 ３ ボンディングパッド、 ３ａ 表面、 ４ インナーリード、 ４ａ 表面、 ５ ボンディングワイヤ、 ５ａ、５ｂ 端部、 ６ 封止樹脂、 ６ａ 表面、 １０ 検出部、 Ｋ１〜Ｋ４ 屈曲部。

Claims (1)

  1. チップ上に配列された複数のボンディングパッドと、上記ボンディングパッドに対向して配列された複数のインナーリードとが、それぞれボンディングワイヤにて電気的に接続された半導体装置であって、
    上記ボンディングワイヤは、上記チップ上の導電部に対して電気的に絶縁された複数の屈曲部を備えるとともに、上記ボンディングパッドを上記チップ上における外周部から中央部にかけての任意の位置に配置可能に形成され、
    上記ボンディングワイヤは、上記チップ上及び上記チップの外側の夫々において、複数の屈曲点（Ｋ１、Ｋ２）及び複数の屈曲点（Ｋ３、Ｋ４）を有することを特徴とする半導体装置。
JP2001256892A 2001-08-27 2001-08-27 半導体装置及びワイヤボンディング装置 Expired - Fee Related JP4663179B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001256892A JP4663179B2 (ja) 2001-08-27 2001-08-27 半導体装置及びワイヤボンディング装置
US10/050,166 US6787927B2 (en) 2001-08-27 2002-01-18 Semiconductor device and wire bonding apparatus
US10/932,052 US20050029679A1 (en) 2001-08-27 2004-09-02 Semiconductor device and wire bonding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001256892A JP4663179B2 (ja) 2001-08-27 2001-08-27 半導体装置及びワイヤボンディング装置

Publications (2)

Publication Number Publication Date
JP2003068782A JP2003068782A (ja) 2003-03-07
JP4663179B2 true JP4663179B2 (ja) 2011-03-30

Family

ID=19084650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256892A Expired - Fee Related JP4663179B2 (ja) 2001-08-27 2001-08-27 半導体装置及びワイヤボンディング装置

Country Status (2)

Country Link
US (2) US6787927B2 (ja)
JP (1) JP4663179B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
US7086148B2 (en) * 2004-02-25 2006-08-08 Agere Systems Inc. Methods and apparatus for wire bonding with wire length adjustment in an integrated circuit
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
JP5332211B2 (ja) * 2007-03-07 2013-11-06 株式会社デンソー 半導体装置およびその製造方法
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
JP2010087403A (ja) * 2008-10-02 2010-04-15 Elpida Memory Inc 半導体装置
JP5595694B2 (ja) 2009-01-15 2014-09-24 パナソニック株式会社 半導体装置
JP4985789B2 (ja) 2010-01-13 2012-07-25 株式会社デンソー 力学量センサ
US20120018768A1 (en) * 2010-07-26 2012-01-26 Intematix Corporation Led-based light emitting devices
MY152355A (en) * 2011-04-11 2014-09-15 Carsem M Sdn Bhd Short and low loop wire bonding
JP2013033821A (ja) 2011-08-01 2013-02-14 Seiko Epson Corp 基板、電子デバイスおよび電子機器
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
CN114005924B (zh) * 2020-07-27 2024-06-14 佛山市国星光电股份有限公司 发光器件、背光灯条、背光模组及发光器件的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111750A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273135A (ja) * 1991-02-27 1992-09-29 Shinkawa Ltd ワイヤボンデイング方法
JPH0794544A (ja) 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH11145179A (ja) 1997-11-11 1999-05-28 Matsushita Electron Corp 半導体装置
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111750A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20050029679A1 (en) 2005-02-10
US6787927B2 (en) 2004-09-07
JP2003068782A (ja) 2003-03-07
US20030042622A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP4663179B2 (ja) 半導体装置及びワイヤボンディング装置
US7256488B2 (en) Semiconductor package with crossing conductor assembly and method of manufacture
US20070007669A1 (en) Wire-bonding method and semiconductor package using the same
JP2010267728A (ja) 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
JP2013175699A (ja) 半導体装置およびその製造方法
JP5448727B2 (ja) 半導体装置及びその製造方法
KR100454833B1 (ko) 반도체 장치의 패키지
JP2001177050A (ja) 半導体装置
US20120145446A1 (en) Brace for long wire bond
US6268644B1 (en) Semiconductor device
JP2686568B2 (ja) 光学装置
JP2538717B2 (ja) 樹脂封止型半導体装置
JP2004281488A (ja) 半導体装置及びその製造方法
JP5062086B2 (ja) 半導体装置
CN100472772C (zh) 线路板与电路结构
US6118173A (en) Lead frame and a semiconductor device
CN108109926B (zh) 制造半导体器件的方法
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
JPH11145179A (ja) 半導体装置
JP2773762B2 (ja) 半導体装置の製造方法
JPS6233343Y2 (ja)
JP2583405B2 (ja) 半導体装置用リードフレーム
JPH02110961A (ja) 半導体素子のリードフレーム構造及びその製法
KR970003183Y1 (ko) 반도체 팩키지의 와이어 본딩 구조
JPH09260573A (ja) リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees