JP4662418B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP4662418B2
JP4662418B2 JP2004041446A JP2004041446A JP4662418B2 JP 4662418 B2 JP4662418 B2 JP 4662418B2 JP 2004041446 A JP2004041446 A JP 2004041446A JP 2004041446 A JP2004041446 A JP 2004041446A JP 4662418 B2 JP4662418 B2 JP 4662418B2
Authority
JP
Japan
Prior art keywords
lead frame
plating
resin
surface area
specific surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004041446A
Other languages
English (en)
Other versions
JP2005235926A (ja
Inventor
健史 渡辺
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004041446A priority Critical patent/JP4662418B2/ja
Publication of JP2005235926A publication Critical patent/JP2005235926A/ja
Application granted granted Critical
Publication of JP4662418B2 publication Critical patent/JP4662418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、銅からなる基材の上にニッケルめっき、パラジウムめっき、金めっきを順次施してなるリードフレームに関し、特に、モールド樹脂で封止されるとともにモールド樹脂から露出する部分がはんだ付けされるリードフレームに関する。
モールド樹脂で封止されるとともにモールド樹脂から露出する部分がはんだ付けされるリードフレームは、樹脂モールドパッケージタイプの半導体装置に使用される。すなわち、このリードフレームは半導体チップとワイヤなどにより電気的に接続された後、半導体チップとともにモールド樹脂にて封止される。
ここで、従来の一般的なリードフレームは、Cuからなる基材にニッケルメッキを施し、半導体チップのダイボンド部(アイランド部)とワイヤボンド部のみが銀メッキされている。そして、上述したように、ワイヤボンディング後、半導体チップ、ワイヤ、インナーリード部を含めて樹脂モールドする。
さらに、リードフレームにおいては、樹脂でモールドされていないアウターリード部に、はんだ接合性を確保するためのSn−Pb、Sn−Biなどのはんだめっきを施し、アウターリードを曲げて基板にはんだ付けし、各種パッケージを製造してきた。
しかし、この一般的なリードフレームには大きくは2点の問題がある。1点はアウタリード部のはんだめっきは、後付けで行うものであり、具体的には、基板実装時にいったんニッケルめっきを除去した後、はんだめっきを行うという処置が必要で、コストアップの要因となっていた。
もう1点は、はんだのPb(鉛)フリー化に伴い、はんだリフロー温度がより高温となり、モールド樹脂のリードフレームからの剥離が発生しやすくなることである。
1点目の問題対応のため、すなわち実装工程の簡略化およびコストダウンのために、はんだとの濡れ性を高めるような仕様のめっきを施したリードフレーム(Pre Plated Frame、以下PPFと略記する)が採用されはじめている(たとえば、特許文献1参照)。
このPPFは、銅からなる基材の上にニッケルめっき、パラジウムめっき、金めっきを順次施してなるリードフレームであり、表面が金であることより、上記したはんだめっき無しではんだ付けを行うことができる。
2点目の問題対応のため、すなわち樹脂モールドパッケージタイプの半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのめっき表面を粗化する技術が提案されている(たとえば、特許文献2、特許文献3参照)。
このメッキ表面を粗化する技術は、リードフレームのめっき表面を粗化することによって、(1)リードフレームにおけるモールド樹脂との接着面積が大きくなる、(2)モールド樹脂が粗化されためっき膜の凹凸に食いつきやすくなる、などの効果(つまり、アンカー効果)を期待するものである。
特開平4−115558号公報 特開平6−29439号公報 特開平10−27873号公報
しかしながら、上記PPFにめっき表面の粗化技術を用いたリードフレーム(以下、「PPF+めっき粗化」のリードフレームという)を採用した場合、以下のような弊害がでることが知られている。
「PPF+めっき粗化」のリードフレームにおける表面の金めっきの粗化状態を管理するために、通常、面粗度が使用されているが、面粗度を粗くしても、必ずしも樹脂密着強度が上昇するわけではなく、逆に低下する場合がある。
この様子は具体的には、図5に示される。図5は、「PPF+めっき粗化」のリードフレームについて、本発明者が面粗度と樹脂密着強度との関係を調査した結果の一例を示す図である。ここでは、面粗度Ra(単位:nm、原子間力顕微鏡にて測定)に対し樹脂密着強度としてプリンカップ強度(単位:MPa)を採用している。
図5に示されるように、面粗度を大きくする、すなわち金めっきの表面を粗くしていくと、樹脂密着強度が上昇するが、ある時点から、逆に樹脂密着強度が低下してしまう。つまり、面粗度を管理しても、面粗度のばらつきによって樹脂密着強度が低下する場合がある。
そこで、PPFを用いる場合において、モールド樹脂との密着性を向上すべく粗化を行うときには、面粗度に代えて樹脂密着強度を予測できるような新たなパラメータ(管理項目)が必要となってくる。
本発明は上記問題に鑑み、PPFのめっき表面を粗化するにあたって、樹脂との密着性を予測可能な新規なパラメータを見出し、そのパラメータにより、樹脂との高い密着性を安定して確保できるようにすることを目的とする。
上記目的を達成するため、鋭意検討を行った。本発明者は、PPFにおいて粗化された表面を走査型電子顕微鏡(scanning electron microscope、SEM)で観察した。
その結果、粗化されたPPFの表面は、鋭い三角錐の突起が上方に向かっている形状であり(図3参照)、鋭い突起であるほど樹脂との密着強度が高くなることを見出し、リードフレーム表面に鋭い突起があるということは、樹脂に接触するPPFの表面積が大きいということに着目した。
そして、この粗化されて突起を有するPPFの表面積と表面が平坦である場合のPPFの表面積との比率、すなわち比表面積をパラメータとし、検討した。比表面積は原子間力顕微鏡(atomic force microscope、AFM)で測定する。
この比表面積は「PPF+めっき粗化」のリードフレームにおいて着目されていなかったものであり、上記検討の結果、比表面積と樹脂密着強度とが対応することがわかった(図4参照)。
請求項1に記載の発明は、このような知見に基づいてなされたものであり、銅からなる基材(30a)の上にニッケルめっき(30b)、パラジウムめっき(30c)、金めっき(30d)を順次施してなるリードフレームにおいて、比表面積が1.3以上、1.5以下であり、当該リードフレームの表面は、三角錐の突起が上方に向かっている形状であることを特徴とするリードフレームを提供するものである。
本発明のように、銅からなる基材(30a)の上にニッケルめっき(30b)、パラジウムめっき(30c)、金めっき(30d)を順次施してなるリードフレーム、すなわちPPFにおいて、表面の粗化を行い、比表面積を1.3以上とすることにより、樹脂密着強度を実用レベルで十分に高いものとすることができる。
このように、本発明によれば、比表面積という樹脂との密着性を予測可能な新規なパラメータを見出し、そのパラメータにより、樹脂との高い密着性を安定して確保することができる。
ここで、請求項2に記載の発明のように、請求項1に記載のリードフレームにおいては、比表面積が1.4以上であることが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置S1の概略断面構成を示す図である。
図1に示されるように、半導体装置S1は、アイランド部10に、半導体チップ20を搭載し、リードフレーム30とボンディングワイヤ40を介して結線され電気的に接続されている。
ここで、半導体チップ20は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ40は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
これら半導体チップ20、ボンディングワイヤ40、およびリードフレーム30におけるインナーリード31はモールド樹脂50により包み込まれるようにモールドされ封止されている。
このモールド樹脂50は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂50が、半導体装置の本体すなわちパッケージボディを構成している。
ここで、リードフレーム30のうちアウターリード32は、モールド樹脂50から突出している。このアウターリード32は、図1に示されるように、曲がり形状を有しており、その先端部が、プリント基板などの外部基板に対してはんだを介して接続される部位である。
この図1に示されるような半導体装置S1は、アイランド部10に搭載された半導体チップ20とリードフレーム30との間でワイヤボンディングを行い、ワイヤ40により電気的に接続した後、半導体チップ20、リードフレーム30、ワイヤ40をモールド樹脂50にて封止することにより、製造される。
図2は、図1中の丸で囲んだA部分の拡大図である。図2に示されるように、このリードフレーム30は、銅や銅合金を基材30aとしており、その基材30aの表面には、めっき膜30b、30c、30dが形成されている。
このようなめっき膜30b、30c、30dは、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、めっき処理することで形成されるものである。
そして、このめっき膜30b、30c、30dは、下地である基材30a側より、厚さ0.8μm〜2.1μm程度のNiめっき30b、厚さ0.02μm以下のPdめっき30c、厚さ0.02μm以下のAuめっき30dの3層構造となっている。
また、このめっき膜30b、30c、30dはリードフレーム30とモールド樹脂50との密着性を向上させるためのものであり、めっき膜30b、30c、30dの表面は粗化されている。
つまり、本実施形態のリードフレーム30は「PPF+めっき粗化」のものである。具体的には、図2に示されるように、めっき膜30b、30c、30dの表面は凹凸形状となっている。
このめっき膜30b、30c、30dの粗化方法は公知である。たとえば、本例では、Niめっき30bのめっき成膜時にめっき条件や薬液成分を調整するなどにより粗化を行っている。
そして、この粗化されたNiめっき30bの上に薄いPdめっき30c、さらにその上に薄いAuめっき30dを形成することで、「PPF+めっき粗化」のリードフレーム30となる。
この場合、粗化されたNiめっき30bの上のPd、Auめっき30c、30dが薄く、均一にめっきされるため、Auめっき30dの表面はNiめっき30bの粗化状態を継承している。
なお、めっき膜30b、30c、30dの粗化方法としては、めっき前のリード基材30aの表面に、サンドブラスト等による機械的粗化や薬品による化学的粗化を施すようにしてもよい。
このように粗化された本実施形態のリードフレーム30においては、その比表面積を1.3以上、好ましくは1.4以上としている。
この比表面積は、原子間力顕微鏡(AFM)により測定することができる。図3は、このように粗化されたリードフレーム30の表面形状を模式的に示す図であり、この図は走査型電子顕微鏡で観察した像を模式化したものである。
図3に示されるように、粗化されたリードフレーム30の表面は、鋭い三角錐の突起が上方に向かっている凹凸形状となっている。そして、比表面積は、この凹凸面の表面積を表面が平坦である場合のリードフレーム30の表面積で割った値である。
具体的には、比表面積は、図3中の長さaの辺と長さbの辺からなる四角形の面積(a×b)を用い、この四角形内の凹凸面の表面積を(a×b)で除した比率として表すことができる。このような比表面積は、原子間力顕微鏡の画像処理を行うことで求めることができる。
ここで、図4は、上記「PPF+めっき粗化」のリードフレーム30において、比表面積と樹脂密着強度との関係について調査した結果を示す図である。ここでは、比表面積に対し樹脂密着強度としてプリンカップ強度(単位:MPa)を採用している。
このプリンカップ強度は、リードフレーム30の表面にプリンカップ形状のモールド樹脂50を密着させた状態における、せん断強度を示すものである。つまり、モールド樹脂50の密着強度を示すものである。このプリンカップ強度が14MPa以上あれば、実用レベルにおいて十分な強度と言える。
図4に示されるように、比表面積が大きくなるにつれてプリンカップ強度も大きくなっている。そして、比表面積が1.3以上になるとプリンカップ強度の増加傾向が頭打ちになり、おおよそ飽和した形になる。
ただし、比表面積が1.3以上の範囲で増大していってもプリンカップ強度が下がることはないので、比表面積によりプリンカップ強度すなわち樹脂密着強度を予測することができる。
つまり、リードフレーム30の比表面積が1.3以上好ましくは1.4以上であれば、十分に高いレベルのプリンカップ強度すなわち樹脂密着強度を安定して実現することができる。粗化をしないPPFの場合、比表面積は1.05程度であり、比表面積が1.3以上である本実施形態のリードフレーム30は「PPF+めっき粗化」のリードフレームである。
実際に、比表面積が1.3以上のリードフレーム30を用いた本実施形態の半導体装置S1において、高温耐久試験を行ったところ、モールド樹脂50のリードフレーム30からの剥離は、比表面積が1.3未満のリードフレーム30を用いた場合に比べて大幅に抑制できることが確認された。
また、リードフレーム30とボンディングワイヤ40との接合性については、リードフレーム30の比表面積が1.3以上であって1.5以下程度ならば、十分実用レベルを確保できる。
これは、図2または図3に示されるようなリードフレーム30の凹凸表面において、凸凹面の凸部においてワイヤボンディング接合性が良好なためである。また、凹部の接合部にボイドが残ることがあっても、耐久性は良好であった。
以上のように、本実施形態によれば、銅からなる基材30aの上にニッケルめっき30b、パラジウムめっき30c、金めっき30dを順次施してなるリードフレーム30において、その比表面積が1.3以上(好ましくは1.4以上)であることを特徴とするリードフレーム30が提供される。
その効果としては、上述したように、PPFにおいて表面の粗化を行い、比表面積を1.3以上とすることにより、樹脂密着強度を実用レベルで十分に高いものとすることができるというものである。
このように、本実施形態によれば、「PPF+めっき粗化」のリードフレームにおいて、比表面積という樹脂との密着性を予測可能な新規なパラメータを見出し、そのパラメータにより、モールド樹脂50との高い密着性を安定して確保することができる。
そして、このような比表面積が1.3以上である「PPF+めっき粗化」のリードフレーム30を用いた本実施形態の半導体装置S1によれば、リードフレーム30とモールド樹脂50との剥離が抑制され、当該剥離によるボンディングワイヤ40の断線などを適切に防止できる。
また、この半導体装置S1を外部基板に実装するとき、リードフレーム30のアウターリード32において、はんだ付けを行うが、このはんだをPb(鉛)フリーはんだとした場合、従来のPb含有はんだよりもリフロー温度は高温になる。そのような場合でも、本実施形態の半導体装置S1においては、モールド樹脂50の剥離が生じにくいため有利である。
本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。 図1中のA部拡大図である。 表面が粗化されたリードフレームの表面形状を原子間力顕微鏡で観察した像に基づいて模式的に示した図である。 表面が粗化されたPPFタイプのリードフレームについてプリンカップ強度と比表面積との関係を示す図である。 表面が粗化されたPPFタイプのリードフレームについて面粗度とプリンカップ強度との関係を調査した結果の一例を示す図である。
符号の説明
30…リードフレーム、30a…リードフレームの基材、30b…ニッケルめっき、
30c…パラジウムめっき、30d…金めっき。

Claims (1)

  1. 銅からなる基材(30a)の上にニッケルめっき(30b)、パラジウムめっき(30c)、金めっき(30d)を順次施してなるリードフレームにおいて、
    比表面積が1.3以上、1.5以下であり、
    当該リードフレームの表面は、三角錐の突起が上方に向かっている形状であることを特徴とするリードフレーム。
JP2004041446A 2004-02-18 2004-02-18 リードフレーム Expired - Fee Related JP4662418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004041446A JP4662418B2 (ja) 2004-02-18 2004-02-18 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004041446A JP4662418B2 (ja) 2004-02-18 2004-02-18 リードフレーム

Publications (2)

Publication Number Publication Date
JP2005235926A JP2005235926A (ja) 2005-09-02
JP4662418B2 true JP4662418B2 (ja) 2011-03-30

Family

ID=35018578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004041446A Expired - Fee Related JP4662418B2 (ja) 2004-02-18 2004-02-18 リードフレーム

Country Status (1)

Country Link
JP (1) JP4662418B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088211A (ja) * 2005-09-22 2007-04-05 Toppan Printing Co Ltd リードフレーム及びその製造方法
JP4556895B2 (ja) * 2006-03-27 2010-10-06 株式会社デンソー 樹脂封止型半導体装置
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
JP4789771B2 (ja) * 2006-10-13 2011-10-12 パナソニック株式会社 樹脂外囲器付きリードフレームとその製造方法
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP5210907B2 (ja) * 2009-02-03 2013-06-12 アルプス電気株式会社 電気接点の製造方法
JP5846409B2 (ja) * 2011-05-26 2016-01-20 日産自動車株式会社 固体高分子形燃料電池用の導電性構造体及び固体高分子形燃料電池

Also Published As

Publication number Publication date
JP2005235926A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
JP4780085B2 (ja) 半導体装置
JP5863174B2 (ja) 半導体装置の製造方法
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2006303216A (ja) 樹脂封止型半導体装置
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP2006222406A (ja) 半導体装置
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
KR20110059860A (ko) 리드 프레임 기판 및 그 제조 방법
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
US9147665B2 (en) High bond line thickness for semiconductor devices
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP4329678B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP4662418B2 (ja) リードフレーム
KR100229520B1 (ko) 수지봉지형 반도체장치
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JP2008187045A (ja) 半導体装置用リードフレームとその製造方法、半導体装置
JP3869849B2 (ja) 半導体装置の製造方法
US20090115039A1 (en) High Bond Line Thickness For Semiconductor Devices
JP2007027281A (ja) 半導体装置
JP2006049698A (ja) 樹脂封止型半導体装置
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2006191143A (ja) 半導体装置
JP4243178B2 (ja) 半導体装置の製造方法
JP4715772B2 (ja) 半導体装置
JP4728606B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

R151 Written notification of patent or utility model registration

Ref document number: 4662418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees