以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の一実施形態について説明する。
[第1実施形態]
(第1実施形態に係る不揮発性半導体記憶装置100の構成)
図1は、本発明の第1実施形態に係る不揮発性半導体記憶装置100の概略図を示す。図1に示すように、第1実施形態に係る不揮発性半導体記憶装置100は、主として、メモリトランジスタ領域12、ワード線駆動回路13、ソース側選択ゲート線(SGS)駆動回路14、ドレイン側選択ゲート線(SGD)駆動回路15、センスアンプ(図示略)、及び容量素子領域Cを有する。メモリトランジスタ領域12は、データを記憶するメモリトランジスタを有する。ワード線駆動回路13は、ワード線(第1導電層)WLにかける電圧を制御する。ソース側選択ゲート線(SGS)駆動回路14は、ソース側選択ゲート線SGSにかける電圧を制御する。ドレイン側選択ゲート線(SGD)駆動回路15は、ドレイン側選択ゲート線(SGD)にかける電圧を制御する。センスアンプは、メモリトランジスタから読み出した電位を増幅する。容量素子領域Cは、不揮発性半導体記憶装置100の駆動に用いられる電圧の昇圧用に、或いは保護素子として用いられる容量素子を構成する。なお、上記の他、第1実施形態に係る不揮発性半導体記憶装置100は、ビット線BLにかける電圧を制御するビット線駆動回路、ソース線SLにかける電圧を制御するソース線駆動回路を有する(図示略)。
また、図1に示すように、第1実施形態に係る不揮発性半導体記憶装置100において、メモリトランジスタ領域12を構成するメモリトランジスタは、半導体層を複数積層することによって形成されている。
図2は、第1実施形態に係る不揮発性半導体記憶装置100のメモリトランジスタ領域12の一部の概略斜視図である。第1実施形態においては、メモリトランジスタ領域12は、メモリトランジスタ(MTr1mn〜MTr4mn)、ソース側選択トランジスタSSTrmn及びドレイン側選択トランジスタSDTrmnからなるメモリストリングスMSをm×n個(m、nは自然数)を有している。図2においては、m=3、n=4の一例を示している。
各メモリストリングスMSのメモリトランジスタMTr1mn〜MTr4mnのゲートに接続されているワード線WL1〜WL4は、層間絶縁層(第1層間絶縁層)を介して、それぞれ同一の導電層によって形成されており、それぞれ共通である。即ち、各メモリストリングスMSのメモリトランジスタMTr1mnのゲートの全てがワード線WL1に接続されている。また、各メモリストリングスMSのメモリトランジスタMTr2mnのゲートの全てがワード線WL2に接続されている。また、各メモリストリングスMSのメモリトランジスタMTr3mnのゲートの全てがワード線WL3に接続されている。また、各メモリストリングスMSのメモリトランジスタMTr4mnのゲートの全てがワード線WL4に接続されている。第1実施形態に係る不揮発性半導体記憶装置100においては、図1及び図2に示すように、ワード線WL1〜WL4は、それぞれ、半導体基板Baと平行な水平方向において2次元的に広がりを有するように形成されている。また、ワード線WL1〜WL4は、それぞれ、メモリストリングスMSに略垂直に配置されている。また、ワード線WL1〜WL4のロウ方向の端部は、階段状に形成されている。ここで、ロウ方向は、垂直方向に直交する方向であり、カラム方向は、垂直方向及びロウ方向に直交する方向である。
各メモリストリングスMSは、半導体基板BaのP−well領域Ba1に形成されたn+領域(後述するBa2)の上に柱状の柱状半導体CLmn(図2に示す場合、m=1〜3、n=1〜4)を有している。各柱状半導体CLmnは、半導体基板Baから垂直方向に形成されており、半導体基板Ba及びワード線(WL1〜WL4)の面上においてマトリクス状になるように配置されている。つまり、メモリストリングスMSも、柱状半導体CLmnに垂直な面内にマトリクス状に配置されている。なお、この柱状半導体CLmnは、円柱状であっても、角柱状であってもよい。また、柱状半導体CLmnとは、段々形状を有する柱状の半導体を含む。
また、図2に示すように、メモリストリングスMSの上方には、柱状半導体CLmnと絶縁層(図示せず)を介し接してドレイン側選択トランジスタSDTrmnを構成する矩形板状のドレイン側選択ゲート線SGD(図2に示す場合、SGD1〜SGD4)が設けられている。各ドレイン側選択ゲート線SGDは、互いに絶縁分離され、ワード線WL1〜WL4とは異なり、ロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、ドレイン側選択ゲート線SGDのカラム方向の中心を貫通して、柱状半導体CLmnが設けられている。
また、図2に示すように、メモリストリングスMSの下方には、柱状半導体CLmnと絶縁層(図示せず)を介し接してソース側選択トランジスタSSTrmnを構成するソース側選択ゲート線SGSが設けられている。ソース側選択ゲート線SGSは、ワード線WL1〜WL4と同様に水平方向において2次元的に広がりを有するように形成されている。なお、ソース側選択ゲート線SGSは、図2に示すような構造の他、ロウ方向に延び且つカラム方向に繰り返し設けられた短冊状であってもよい。
次に、図2及び図3を参照して、第1実施形態におけるメモリストリングスMSにより構成される回路構成及びその動作を説明する。図3は、第1実施形態における一つのメモリストリングスMSの回路図である。
図2及び図3に示すように、第1実施形態において、メモリストリングスMSは、4つのメモリトランジスタMTr1mn〜MTr4mn並びにソース側選択トランジスタSSTrmn及びドレイン側選択トランジスタSDTrmnを有している。これら4つのメモリトランジスタMTr1mn〜MTr4mn並びにソース側選択トランジスタSSTrmn及びドレイン側選択トランジスタSDTrmnは、それぞれ直列に接続されている(図3参照)。第1実施形態のメモリストリングスMSにおいては、半導体基板Ba上のP−型領域(P−Well領域)Ba1に形成されたn+領域に柱状半導体CLmnが形成されている。
また、ソース側選択トランジスタSSTrmnのソースにはソース線SL(半導体基板BaのP−well領域Ba1に形成されたn+領域)が接続されている。また、ドレイン側選択トランジスタSDTrmnのドレインにはビット線BLが接続されている。
各メモリトランジスタMTrmnは、柱状半導体CLmn、その柱状半導体CLmnを取り囲むように形成された電荷蓄積層、その電荷蓄積層を取り囲むように形成されたワード線WLを有する。ワード線WLは、メモリトランジスタMTrmnの制御ゲートとして機能する。
上記構成を有する不揮発性半導体記憶装置100においては、ビット線BL1〜BL3、ドレイン側選択ゲート線SGD、ワード線WL1〜WL4、ソース側選択ゲート線SGS、ソース線SLの電圧は、ビット線駆動回路(図示略)、ドレイン側選択ゲート線駆動回路15、ワード線駆動回路13、ソース側選択ゲート線駆動回路14、ソース線駆動回路(図示略)によって制御される。すなわち、所定のメモリトランジスタMTrmnの電荷蓄積層の電荷を制御することによって、データの読み出し、書き込み、消去を実行する。
次に、図4及び図5を参照して、容量素子領域Cの構成について説明する。図4は、容量素子領域Cの一部概略断面図であり、図5は、その上面図である。容量素子領域Cは、ロウ及びカラム方向に広がる容量線(第2導電層)CpL1〜CpL4、容量線CpL1〜CpL4に接続され且つ上方に延びる第1,第2コンタクト線CL1,CL2、及び第1,第2コンタクト線CL1,CL2の上端に接続された第1,第2配線L1,L2を有する。
容量線CpL1〜CpL4は、上下に層間絶縁層(第2層間絶縁層)を介して積層されている。容量線CpL1〜CpL4のロウ方向の端部は、階段状に形成されている。
第1コンタクト線CL1は、下層から2番目の容量線CpL2のロウ方向の端部に接続されている。また、第1コンタクト線CL1は、下層から4番目の容量線CpL4のロウ方向の端部に接続されている。
第2コンタクト線CL2は、下層から1番目の容量線CpL1のロウ方向の端部に接続されている。また、第2コンタクト線CL2は、下層から3番目の容量線CpL3のロウ方向の端部に接続されている。
第1配線L1は、第1コンタクト線CL1の上端に接続されている。第1配線L1は、所定電位に接続されている。したがって、容量線CpL2及び容量線CpL4は、第1コンタクト線CL1を介して所定電位に接続されている。ここで、所定電位は、例えば、2.5Vである。
第2配線L2は、第2コンタクト線CL2の上端に接続されている。第2配線L2は、接地電位に接続されている。したがって、容量線CpL1及び容量線CpL3は、第2コンタクト線CL2を介して接地電位に接続されている。
上記構成により、容量線CpL1及び容量線CpL2を上下の電極とし、且つ容量線CpL1と容量線CpL2との間の層間絶縁層を誘電体膜とした容量素子Cp1が構成される。また、容量線CpL2及び容量線CpL3を上下の電極とし、且つ容量線CpL2と容量線CpL3との間の層間絶縁層を誘電体膜とした容量素子Cp2が構成される。また、容量線CpL3及び容量線CpL4を上下の電極とし、且つ容量線CpL3と容量線CpL4との間の層間絶縁層を誘電体膜とした容量素子Cp3が構成される。
(第1実施形態に係る不揮発性半導体記憶装置100の具体的構成)
次に、図6〜図8を参照して、不揮発性半導体記憶装置100の更に具体的構成を説明する。図6は、第1実施形態に係る不揮発性半導体記憶装置100のメモリトランジスタ領域12の具体的な断面図であり、図7は、図6の一部拡大図である。図8は、第1実施形態に係る不揮発性半導体記憶装置100の容量素子領域Cの具体的な断面図である。
先ず、メモリトランジスタ領域12について説明する。図6に示すように、不揮発性半導体記憶装置100(メモリストリングスMS)は、メモリトランジスタ領域12において、半導体基板Ba上に下層から上層へと、ソース側選択トランジスタ層20、メモリトランジスタ層30、及びドレイン側選択トランジスタ層40、配線層50を有する。ソース側選択トランジスタ層20は、ソース側選択トランジスタSSTrmnとして機能する。メモリトランジスタ層30は、メモリトランジスタMTrmnとして機能する。ドレイン側選択トランジスタ層40は、ドレイン側選択トランジスタSDTrmnとして機能する。
半導体基板Ba上には、p−型領域(p−Well領域)Ba1が形成されている。また、P−型領域Ba1上には、n+領域(ソース線領域)Ba2が形成されている。
ソース側選択トランジスタ層20は、半導体基板Ba上に順次積層された、ソース側第1絶縁層21、ソース側導電層22、ソース側第2絶縁層23、及びソース側分離絶縁層24を有する。
ソース側第1絶縁層21、ソース側導電層22、ソース側第2絶縁層23、及びソース側分離絶縁層24は、半導体基板Baと平行な水平方向において2次元的に広がりを有するようにメモリトランジスタ領域12に形成されている。ソース側第1絶縁層21、ソース側導電層22、ソース側第2絶縁層23、及びソース側分離絶縁層24は、メモリトランジスタ領域12内の所定領域(消去単位)毎に分断され、それらのロウ方向及びカラム方向の端部には、側壁絶縁層25が形成されている。また、半導体基板Baからソース側分離絶縁層24の上面まで、絶縁層26が形成されている。−
ソース側第1絶縁層21、及びソース側第2絶縁層23は、酸化シリコン(SiO2)にて構成されている。ソース側導電層22は、P+型のポリシリコン(p−Si)にて構成されている。ソース側分離絶縁層24は、窒化シリコン(SiN)にて構成されている。
また、ソース側分離絶縁層24、ソース側第2絶縁層23、ソース側導電層22、及びソース側第1絶縁層21を貫通するようにソース側ホール27が形成されている。ソース側ホール27に面する側壁には、順次、ソース側ゲート絶縁層28、ソース側柱状半導体層29が設けられている。
ソース側ゲート絶縁層28は、酸化シリコン(SiO2)にて形成されている。ソース側柱状半導体層29は、ポリシリコン(p−Si)にて形成されている。また、ソース側柱状半導体層29は、その上部をN+型のポリシリコンにて構成されたものであってもよい。
なお、上記ソース側選択トランジスタ20の構成において、ソース側導電層22の構成を換言すると、ソース側導電層22は、ソース側柱状半導体層29と共にソース側ゲート絶縁層28を挟むように形成されている。
また、ソース側選択トランジスタ層20において、ソース側導電層22が、ソース側選択ゲート線SGSとして機能する。また、ソース側導電層22が、ソース側選択トランジスタSSTrmnの制御ゲートとして機能する。
メモリトランジスタ層30は、ソース側分離絶縁層24の上方及び絶縁層26の上方に設けられた第1〜第5ワード線間絶縁層(第1層間絶縁層)31a〜31eと、第1〜第5ワード線間絶縁層31a〜31eの上下間に設けられた第1〜第4ワード線導電層32a〜32d(第1導電層)と、第5ワード線間絶縁層31e上に順次積層されたメモリ分離絶縁層33a、及びメモリ保護絶縁層33を有する。
第1〜第5ワード線間絶縁層31a〜31e、第1〜第4ワード線導電層32a〜32d、及びメモリ分離絶縁層33aは、ロウ方向及びカラム方向において2次元的に広がりを有するように形成され、ロウ方向の端部で階段状に形成されている。メモリ保護絶縁層33は、第1〜第5ワード線間絶縁層31a〜31e、第1〜第4ワード線導電層32a〜32d、及びメモリ分離絶縁層33aのロウ方向の端部及びカラム方向の端部を覆うように形成されている。また、メモリトランジスタ層30において、第1ワード線間絶縁層31aの上面に形成されたメモリ保護絶縁層33の上部から、メモリ分離絶縁層33aの上面に形成されたメモリ保護絶縁層33の上部まで、絶縁層34が形成されている。
第1〜第5ワード線間絶縁層31a〜31eは、酸化シリコン(SiO2)にて構成されている。第1〜第4ワード線導電層32a〜32dは、P+型のポリシリコン(p−Si)にて構成されている。メモリ分離絶縁層33a、及びメモリ保護絶縁層33は、窒化シリコン(SiN)にて構成されている。
また、メモリトランジスタ層30において、メモリ分離絶縁層33a、第1〜第5ワード線間絶縁層31a〜31e、及び第1〜第4ワード線導電層32a〜32dを貫通するようにメモリホール35が形成されている。メモリホール35は、ソース側ホール27と整合する位置に設けられている。メモリ側ホール35内の側壁には、順次、メモリゲート絶縁層36、及びメモリ柱状半導体層37が設けられている。
メモリゲート絶縁層36は、図7に示すように構成されている。図7に示すように、メモリゲート絶縁層36は、柱状半導体層37の側壁から、順次、トンネル絶縁層36a、電荷を蓄積する電荷蓄積層36b、及びブロック絶縁層36cを有する。
トンネル絶縁層36a、及びブロック絶縁層36cは、酸化シリコン(SiO2)にて形成されている。電荷蓄積層36bは、窒化シリコン(SiN)にて形成されている。メモリ柱状半導体37は、ポリシリコン(p−Si)にて構成されている。また、メモリ柱状半導体層37は、その上部をN+型のポリシリコンにて構成されたものであってもよい。
なお、上記メモリトランジスタ30において、第1〜第4ワード線導電層32a〜32dの構成を換言すると、第1〜第4ワード線導電層32a〜32dは、メモリ柱状半導体層37と共にトンネル絶縁層36a、電荷蓄積層36b及びブロック絶縁層36cを挟むように形成されている。
また、メモリトランジスタ層30において、第1〜第4ワード線導電層32a〜32dが、ワード線WL1〜WL4として機能する。また、第1〜第4ワード線導電層32a〜32dが、メモリトランジスタMTrmnの制御ゲートとして機能する。
ドレイン側選択トランジスタ層40は、メモリ保護絶縁層33上に順次積層されたドレイン側第1絶縁層41、ドレイン側導電層42、ドレイン側第2絶縁層43、及びドレイン側分離絶縁層44を有する。
ドレイン側第1絶縁層41、ドレイン側導電層42、ドレイン側第2絶縁層43、及びドレイン側分離絶縁層44は、メモリ柱状半導体層37の上部に整合する位置に設けられ且つロウ方向に延びカラム方向に繰り返し設けられたライン状に形成されている。また、ドレイン側選択トランジスタ層40において、絶縁層34の上面から、ドレイン側分離絶縁層44の所定高さ上方まで絶縁層45が形成されている。
ドレイン側第1絶縁層41及びドレイン側第2絶縁層43は、酸化シリコン(SiO2)にて形成されている。ドレイン側導電層42は、P+型のポリシリコン(p−Si)にて形成されている。ドレイン側分離絶縁層44は、窒化シリコン(SiN)にて形成されている。
また、ドレイン側選択トランジスタ層40において、ドレイン側分離絶縁層44、ドレイン側第2絶縁層43、ドレイン側導電層42、ドレイン側第1絶縁層41、及びメモリ保護絶縁層33を貫通するようにドレイン側ホール46が形成されている。ドレイン側ホール46は、メモリホール35と整合する位置に設けられている。ドレイン側ホール46に面する側壁には、順次、ドレイン側ゲート絶縁層47、及びドレイン側柱状半導体層48が設けられている。
ドレイン側ゲート絶縁層47は、酸化シリコン(SiO2)にて形成されている。ドレイン側柱状半導体層48は、ポリシリコン(p−Si)にて形成されている。また、ドレイン側柱状半導体層48の上部は、n+型ポリシリコンにて構成されている。
なお、上記ドレイン側選択トランジスタ40の構成において、ドレイン側導電層42の構成を換言すると、ドレイン側導電層42は、ドレイン側柱状半導体層48と共にドレイン側ゲート絶縁層47を挟むように形成されている。
また、ドレイン側選択トランジスタ40において、ドレイン側導電層42が、ドレイン側選択ゲート線SGDとして機能する。また、ドレイン側導電層42が、ドレイン側選択トランジスタSDTrmnの制御ゲートとして機能する。
上記ソース側選択トランジスタ層20、メモリトランジスタ層30、及びドレイン側選択トランジスタ層40には、プラグホール61a〜61hが形成されている。
プラグホール61aは、n+領域(ソース線領域)Ba2に達するように形成されている。プラグホール61bは、ソース側導電層22の上面に達するように形成されている。プラグホール61c〜61fは、第1〜第4ワード線導電層32a〜32dの上面に達するように形成されている。プラグホール61gは、ドレイン側導電層42の上面に達するように形成されている。プラグホール61hは、ドレイン側柱状半導体層48に達するように形成されている。
プラグホール61a〜61hに面する側壁には、順次、バリアメタル層62、及びプラグ導電層63が形成されている。バリアメタル層62は、チタン−窒化チタン(Ti−TiN)にて構成されている。プラグ導電層63は、タングステン(W)にて構成されている。
配線層50は、絶縁層45の上面に順次積層された、配線第1〜第4絶縁層51〜54を有する。配線第1絶縁層51、及び配線第4絶縁層54は、窒化シリコン(SiN)にて構成されている。配線第2絶縁層52、及び配線第3絶縁層53は、酸化シリコン(SiO2)にて構成されている。
また、配線層50は、配線溝56aを有する。配線溝56aは、配線第1絶縁層51、及び配線第2絶縁層52を貫通するように形成されている。配線溝56aは、プラグホール61a〜61hと整合する位置に設けられている。
配線溝56aに面する側壁には、順次、バリアメタル層56b、配線導電層56cが形成されている。バリアメタル層56bは、チタン−窒化チタン(Ti−TiN)にて構成されている。配線導電層56cは、タングステン(W)にて構成されている。
次に、容量素子領域Cについて説明する。図8に示すように、不揮発性半導体記憶装置100は、容量素子領域Cにおいて、半導体基板Ba上に下層から上層へと、第1絶縁層81、容量素子層70、及び第2〜第6絶縁層82〜86を有する。容量素子層70は、容量素子Cp1〜Cp3を構成する。
第1絶縁層81は、酸化シリコン(SiO2)にて構成されている。第1絶縁層81は、メモリトランジスタ領域12のソース側分離絶縁層24の上面まで形成されている。
容量素子層70は、交互に積層された第1〜第5容量素子絶縁層(第1層間絶縁層)71a〜71e、及び第1〜第4容量素子導電層(第1導電層)72a〜72dを有する。
第2容量素子絶縁層71b、及び第1容量素子導電層72aは、ロウ方向の端部を揃えて形成されている。第3容量素子絶縁層71c、及び第2容量素子導電層72bは、ロウ方向の端部を揃えて形成されている。第4容量素子絶縁層71d、及び第3容量素子導電層72cは、ロウ方向の端部を揃えて形成されている。第5容量素子絶縁層71e、及び第4容量素子導電層72dは、ロウ方向の端部を揃えて形成されている。第2〜第5容量素子絶縁層71b〜71eのロウ方向の端部、及び第1〜第4容量素子導電層72a〜72dのロウ方向の端部は、階段状に形成されている。
第1〜第5容量素子絶縁層71a〜71eは、酸化シリコン(SiO2)にて構成されている。第1〜第4容量素子導電層72a〜72dは、ポリシリコン(p−Si)にて構成されている。
第1〜第5容量素子絶縁層71a〜71eは、第1〜第5ワード線間絶縁層31a〜31eと同層に形成されている。第1〜第4容量素子導電層72a〜72dは、第1〜第4ワード線導電層32a〜32dと同層に形成されている。
第2絶縁層82は、容量素子層70を覆い且つ絶縁層45の上面まで形成されている。第3絶縁層83は、第2絶縁層82上から配線第1絶縁層51の上面まで形成されている。第4絶縁層84は、第3絶縁層83上から配線第2絶縁層52の上面まで形成されている。第5絶縁層85は、第4絶縁層84上から配線第3絶縁層53の上面まで形成されている。第6絶縁層86は、第5絶縁層85上から配線第4絶縁層54の上面まで形成されている。
第2,第4,第5絶縁層82,84,85は、酸化シリコン(SiO2)にて構成されている。第3,第6絶縁層83,86は、窒化シリコン(SiN)にて構成されている。
上記容量素子層70、及び第2絶縁層82には、コンタクトホール91a〜91dが形成されている。コンタクトホール91aは、第2容量素子導電層72bに達するように形成されている。コンタクトホール91bは、第4容量素子導電層72dに達するように形成されている。コンタクトホール91cは、第1容量素子導電層72aに達するように形成されている。コンタクトホール91dは、第3容量素子導電層72cに達するように形成されている。
コンタクトホール91a〜91dには、コンタクト導電層92が形成されている。コンタクト導電層92は、チタン−窒化チタン(Ti−TiN)及び、タングステン(W)にて構成されている。
第2,第3絶縁層82,83には、第1配線溝94a及び第2配線溝94bが形成されている。第1配線溝94aは、コンタクトホール91a,91bの上方に形成されている。第2配線溝94bは、コンタクトホール91c,91dの上方に形成されている。
第1配線溝94a及び第2配線溝94bには、第1配線導電層95a及び第2配線導電層95bが形成されている。第1配線導電層95a及び第2配線導電層95bは、チタン−窒化チタン(Ti−TiN)及び、タングステン(W)にて構成されている。
第1配線導電層95aは、所定電位に接続されている。第2配線導電層95bは、接地電位に接続されている。ここで、所定電位は、例えば、2.5Vである。したがって、第1容量素子導電層72a、及び第3容量素子導電層72cは、接地電位に接続され、第2容量素子導電層72b、及び第4容量素子導電層72dは、所定電位に接続されている。
上記構成により、第1容量素子導電層72a及び第2容量素子絶縁層71bを上下の電極とし、且つ第2容量素子導電層72bを誘電体膜とした容量素子が構成される。また、第2容量素子導電層72b及び第3容量素子絶縁層71cを上下の電極とし、且つ第4容量素子導電層72cを誘電体膜とした容量素子が構成される。また、第3容量素子導電層72c及び第2容量素子絶縁層71dを上下の電極とし、且つ第4容量素子導電層72dを誘電体膜とした容量素子が構成される。
つまり、第1〜第4容量素子導電層72a〜72dは、容量線CpL1〜CpL4として機能する。第1〜第5容量素子絶縁層71a〜71eは、容量線CpL1〜CpL4間の層間絶縁層として機能する。コンタクトホール91a,91b内のコンタクト導電層92は、第1コンタクト線CL1として機能する。コンタクトホール91c,91d内のコンタクト導電層92は、第2コンタクト線CL2として機能する。第1配線導電層95aは、第1配線L1として機能する。第2配線導電層95bは、第2配線L2として機能する。
(第1実施形態に係る不揮発性半導体記憶装置100の効果)
次に、第1実施形態に係る不揮発性半導体記憶装置100の効果について説明する。第1実施形態に係る不揮発性半導体記憶装置100は、上記積層構造に示したように高集積化可能である。また、不揮発性半導体記憶装置100は、上記製造工程にて説明したように、メモリトランジスタMTrmnとなる各層、ソース側選択トランジスタSSTrmn、及びドレイン側選択トランジスタ層SDTrmnとなる各層を、積層数に関係なく所定のリソグラフィ工程数で製造することができる。すなわち、安価に不揮発性半導体記憶装置100を製造することが可能である。
また、本発明の第1実施形態に係る不揮発性半導体記憶装置100は、容量素子領域Cを有する。容量素子領域Cは、積層された第1〜第5容量素子絶縁層71a〜71e(ワード線WL1〜WL4)、及び第1〜第4容量素子導電層72a〜72dにて、積層構造の容量素子Cp1〜Cp3を構成する。したがって、第1実施形態に係る不揮発性半導体記憶装置100は、容量素子Cp1〜Cp3の占有面積を縮小することができる。
また、第1〜第5容量素子絶縁層71a〜71eは、第1〜第5ワード線間絶縁層31a〜31eと同層に形成されている。また、第1〜第4容量素子導電層72a〜72dは、第1〜第4ワード線導電層32a〜32dと同層に形成されている。したがって、容量素子Cp1〜Cp4をメモリトランジスタMTrmn等と略同じ工程にて作成することができる。つまり、第1実施形態に係る不揮発性半導体記憶装置100は、歩留まりを向上させることができる。
[第2実施形態]
(第2実施形態に係る不揮発性半導体記憶装置の構成)
次に、図9及び図10を参照して、本発明の第2実施形態に係る不揮発性半導体記憶装置の構成について説明する。図9は、第2実施形態に係る不揮発性半導体記憶装置の容量素子領域Caの一部概略断面図であり、図10は、その上面図である。なお、第2実施形態において、第1実施形態と同様の構成については、同一符号を付し、その説明を省略する。
図9及び図10に示すように、第2実施形態に係る不揮発性半導体記憶装置は、第1実施形態と異なる容量素子領域Caを有する。容量素子領域Caにおいては、第1実施形態と比較して、第1コンタクト線CL1’及び第2コンタクト線CL2’の構成が異なる。
第1コンタクト線CL1’は、下層から2番目の容量線CpL2に接続されている。また、第1コンタクト線CL1’は、下層から3番目の容量線CpL3に接続されている。これら第1コンタクト線CL1’は、第1配線L1に接続されている。したがって、容量線CpL2及び容量線CpL3は、第1コンタクト線CL1’を介して所定電位に接続される。
第2コンタクト線CL2’は、下層から1番目の容量線CpL1に接続されている。また、第2コンタクト線CL2’は、下層から4番目の容量線CpL4に接続されている。これら第2コンタクト線CL2’は、第2配線L2に接続されている。したがって、容量線CpL1及び容量線CpL4は、第2コンタクト線CL2’を介して接地電位に接続される。
上記構成により、容量線CpL1及び容量線CpL2を上下の電極とし、且つ容量線CpL1と容量線CpL2との間の層間絶縁層を誘電体膜とした容量素子Cp4が構成される。また、容量線CpL3及び容量線CpL4を上下の電極とし、且つ容量線CpL3と容量線CpL4との間の層間絶縁層を誘電体膜とした容量素子Cp5が構成される。
(第2実施形態に係る不揮発性半導体記憶装置の効果)
次に、第2実施形態に係る不揮発性半導体記憶装置の効果について説明する。上記構成から、第2実施形態に係る不揮発性半導体記憶装置は、第1実施形態と同様の効果を奏する。
[第3実施形態]
(第3実施形態に係る不揮発性半導体記憶装置の構成)
次に、図11〜図13を参照して、本発明の第3実施形態に係る不揮発性半導体記憶装置の構成について説明する。図11は、第3実施形態に係る不揮発性半導体記憶装置の概略上面図である。図12は、図11のI−I’断面図であり、図13は、図11のII−II’断面図である。なお、第3実施形態において、第1及び第2実施形態と同様の構成については、同一符号を付し、その説明を省略する。
図11に示すように、第3実施形態に係る不揮発性半導体記憶装置は、複数のメモリストリングスMSaを有するメモリトランジスタ領域12a、及び容量素子を有する容量素子領域Cbを有する。メモリトランジスタ領域12aにおいて、メモリストリングスMSaは、カラム方向に所定のピッチを設けて、絶縁層を挟むように繰り返し設けられている。また、容量素子領域Cbは、カラム方向及びロウ方向の両端を絶縁層にて挟まれるように設けられている。
図12に示すように、メモリトランジスタ領域12aにおいて、半導体基板300上には、一対の第1積層部110A、110Bが形成されている。第1積層部110A上には、第2積層部120A、及び第3積層部130Aが積層されている。同様に、第1積層部110B上には、第2積層部120B、及び第3積層部130Bが積層されている。なお、第1積層部110A(第2積層部120A、第3積層部130A)、第1積層部110B(第2積層部120B、第3積層部130B)は、ロウ方向に所定長さ離間して形成されている。第1積層部110A(第2積層部120A、第3積層部130A)と第1積層部110B(第2積層部120B、第3積層部130B)の外周には、絶縁層140、絶縁層150、及び絶縁層151が堆積されている。
第1積層部110Aは、下層から、第1〜第4ワード線導電層111a〜111d(第1導電層)と、第1〜第4ワード線間絶縁層112a〜112d(第1層間絶縁層)を交互に積層させて形成されている。
第1積層部110Bは、下層から、第5〜第8ワード線導電層(第1導電層)111e〜111hと、第5〜第8ワード線間絶縁層(第1層間絶縁層)112e〜112hを交互に積層させて形成されている。
各第1〜第8ワード線導電層111a〜111hは、上述したワード線WLと同様に機能する。また、各第1〜第8ワード線導電層111a〜111hは、上述した各メモリトランジスタMTrmnの制御ゲートと同様に機能する。
各第1〜第8ワード線導電層111a〜111hは、ポリシリコン(p−Si)にて構成されている。第1〜第4ワード線導電層111a〜111d、及び第5〜第8ワード線導電層111e〜111hは、ロウ方向の第1積層部110A,110Bの対向する側とは反対側の端部に、シリサイド層111Aを有する。
第1〜第8ワード線間絶縁層112a〜112hは、酸化シリコン(SiO2)にて構成されている。
また、各第1積層部110A,110Bは、それら第1積層部110A,110Bが、絶縁層140を介して対向する側面に、ブロック絶縁層113、電荷蓄積層114、トンネル絶縁層115、N−型半導体層116を有する。
ブロック絶縁層113は、第1〜第8ワード線導電層111a〜111h及び第1〜第8ワード線間絶縁層112a〜112hの側壁に接して形成されている。ブロック絶縁層113は、酸化シリコン(SiO2)にて構成されている。電荷蓄積層114は、ブロック絶縁層113に接して設けられ且つ電荷を蓄積するように形成されている。電荷蓄積層114は、窒化シリコン(SiN)にて構成されている。トンネル絶縁層115は、電荷蓄積層114に接して設けられている。トンネル絶縁層115は、酸化シリコン(SiO2)にて構成されている。
N−型半導体層116は、I−I’方向の断面形状がU字状に形成されている。N−型半導体層116は、各トンネル絶縁層115に接して設けられ且つ積層方向に延びるよう(ピラー状)に形成された側部116a,116aと、一対の側部116a、116aの底を連結するように形成された底部116bを有する。なお、N−型半導体層116は、低濃度のN−型不純物が導入された半導体層により構成される。
第2積層部120Aは、第1積層部110A(第4ワード線導電層111d)上に順次積層されたドレイン側第1絶縁層121a、ドレイン側導電層122a、及びドレイン側第2絶縁層123aを有する。ドレイン側導電層122aは、上述したドレイン側選択ゲート線SGDと同様に機能する。また、ドレイン側導電層122aは、上述したドレイン側選択トランジスタSDTの制御ゲートと同様に機能する。
ドレイン側第1絶縁層121a、及びドレイン側第2絶縁層123aは、酸化シリコン(SiO2)にて構成されている。ドレイン側導電層122aは、ポリシリコン(p−Si)にて構成されている。ドレイン側導電層122aは、ロウ方向の第2積層部120A,120Bの対向する側とは反対側の端部に、シリサイド層122Aを有する。
第2積層部120Bは、第1積層部110B(第8ワード線導電層111h)上に順次積層されたソース側第1絶縁層121b、ソース側導電層122b、及びソース側第2絶縁層123bを有する。ソース側導電層122bは、上述したソース側選択ゲート線SGSと同様に機能する。また、ソース側導電層122bは、上述したソース側選択トランジスタSSTの制御ゲートと同様に機能する。
ソース側第1絶縁層121b、及びソース側第2絶縁層122bは、酸化シリコン(SiO2)にて構成されている。ソース側導電層122bは、ポリシリコン(p−Si)にて構成されている。ソース側導電層122bは、ロウ方向の第2積層部120A,120Bの対向する側とは反対側の端部に、シリサイド層122Aを有する。
また、各第2積層部120A,120Bは、ドレイン側導電層122a及びソース側導電層122bが絶縁層140を介して対向する側面に、ゲート絶縁層124、P−型半導体層125、N+型半導体層126を有する。
ゲート絶縁層124は、ドレイン側導電層122aの側壁、ドレイン側第2絶縁層123aの側壁、ソース側導電層122bの側壁、及びソース側第2絶縁層123bの側壁に接して設けられている。P−型半導体層125は、積層方向にドレイン側導電層122a及びソース側導電層122bと同層に設けられている。P−型半導体層125は、ゲート絶縁層124の側面及びN−型半導体層116の上面に接して設けられている。P−型半導体層125は、低濃度のP−型不純物が導入された半導体層である。N+型半導体層126は、ゲート絶縁層124の側面及びP−型半導体層125の上面に接して設けられている。
各第3積層部130A,130Bは、ドレイン側第2絶縁層123aの上側、及びソース側第2絶縁層123bの上側に形成されたコンタクト層131を有する。
コンタクト層131の一端は、N+型半導体層126の上部に接するように形成されている。コンタクト層131は、ロウ方向を長手方向とする矩形板状に形成されている。なお、コンタクト層131は、シリサイド層にて構成されている。
さらに、第3積層部130Aは、コンタクト層131の上面に設けられたコンタクトプラグ層132、及びコンタクトプラグ層132の上面に設けられた配線層133を有する。
配線層133は、複数の第2積層部120Aにおけるコンタクトプラグ層132の上面を跨ぎ且つ接するように形成されている。配線層133は、上述したビット線BLと同様に機能する。
また、第3積層部130Bは、コンタクト層131の上面に設けられた配線層134を有する。配線層134は、コンタクト層131の上面に形成されている。配線層134は、カラム方向に並ぶ複数の第2積層部120Bにおけるコンタクト層131の上面を跨ぎ且つ接するように形成されている。配線層134は、上述したソース線SLと同様に機能する。なお、配線層133の底面と、絶縁層140,150の間には、絶縁層135が形成されている。
図13に示すように、容量素子領域Cbにおいて、半導体基板300上には、順次、容量素子層210、第1絶縁層240、第1及び第2配線導電層231a,231b、及び第2絶縁層260が形成されている。容量素子層210、第1絶縁層240、第1及び第2配線導電層231a,231b、及び第2絶縁層260の外周には、絶縁層250、及び絶縁層251が堆積されている。
容量素子層210は、半導体基板300上に交互に積層された第1〜第4容量素子絶縁層(第2層間絶縁層)211a〜211d、及び第1〜第4容量素子導電層212a〜212d(第2導電層)を有する。第1容量素子絶縁層211aのロウ方向の端部は、第1容量素子導電層212aのロウ方向の端部と揃って形成されている。第2容量素子絶縁層211bのロウ方向の端部は、第2容量素子導電層212bのロウ方向の端部と揃って形成されている。第3容量素子絶縁層211cのロウ方向の端部は、第3容量素子導電層212cのロウ方向の端部と揃って形成されている。第4容量素子絶縁層211dのロウ方向の端部は、第4容量素子導電層212dのロウ方向の端部と揃って形成されている。また、第1〜第4容量素子絶縁層211a〜211d、及び第1〜第4容量素子導電層212a〜212dのロウ方向の端部は、階段状に形成されている。
第1容量素子絶縁層211aは、第1,第5ワード線間絶縁層112a,112eと同層に形成されている。第2容量素子絶縁層211bは、第2,第6ワード線間絶縁層112b,112fと同層に形成されている。第3容量素子絶縁層211cは、第3,第7ワード線間絶縁層112c,112gと同層に形成されている。第4容量素子絶縁層211dは、第4,第8ワード線間絶縁層112d,112hと同層に形成されている。
第1容量素子導電層212aは、第1,第5ワード線導電層111a,111eと同層に形成されている。第2容量素子導電層212bは、第2,第6ワード線111b,111fと同層に形成されている。第3容量素子導電層212cは、第3,第7ワード線導電層111c,111gと同層に形成されている。第4容量素子導電層212dは、第4,第8ワード線導電層111d,111hと同層に形成されている。
第1〜第4容量素子絶縁層211a〜211dは、酸化シリコン(SiO2)にて構成されている。第1〜第4容量素子導電層212a〜212dは、ポリシリコン(p−Si)にて構成されている。
第1絶縁層240は、第1〜第4容量素子絶縁層211a〜211d、及び第1〜第4容量素子導電層212a〜212dを覆うように形成されている。第1絶縁層240は、絶縁層140の上部と同じ高さまで形成されている。
第1,第2配線導電層231a,231bは、コンタクト層131と同層に形成されている。第2絶縁層260は、絶縁層135の上面と同じ高さまで形成されている。第1,第2配線導電層231a,231bは、チタン−窒化チタン(Ti−TiN)及び、タングステン(W)にて構成されている。
上記容量素子層210、及び第1絶縁層240には、コンタクトホール221a〜221dが形成されている。コンタクトホール221aは、第2容量素子導電層212bに達するように形成されている。コンタクトホール221bは、第4容量素子導電層212dに達するように形成されている。コンタクトホール221cは、第1容量素子導電層212aに達するように形成されている。コンタクトホール221dは、第3容量素子導電層212cに達するように形成されている。
コンタクトホール221a〜221d内には、コンタクト導電層222が形成されている。コンタクト導電層222は、チタン−窒化チタン(Ti−TiN)、及びタングステン(W)にて構成されている。
コンタクトホール221a,221bの上方には、第1配線導電層231aが設けられている。コンタクトホール221c,221dの上方には、第2配線導電層231bが設けられている。
第1配線導電層231aは、所定電位に接続されている。第2配線導電層231bは、接地電位に接続されている。したがって、第1容量素子導電層212a、及び第3容量素子導電層212cは、接地電位に接続され、第2容量素子導電層212b、及び第4容量素子導電層212dは、所定電位に接続されている。
上記構成により、第1容量素子導電層212a及び第2容量素子絶縁層211bを上下の電極とし、且つ第2容量素子導電層212bを誘電体膜とした容量素子が構成される。また、第2容量素子導電層212b及び第3容量素子絶縁層211cを上下の電極とし、且つ第4容量素子導電層212cを誘電体膜とした容量素子が構成される。また、第3容量素子導電層212c及び第2容量素子絶縁層211dを上下の電極とし、且つ第4容量素子導電層212dを誘電体膜とした容量素子が構成される。
つまり、第1〜第4容量素子導電層212a〜212dは、上述した容量線CpL1〜CpL4と同様に機能する。第1〜第4容量素子絶縁層211a〜211dは、上述した容量線CpL1〜CpL4間の層間絶縁層と同様に機能する。コンタクトホール221a,221b内のコンタクト導電層222は、上述した第1コンタクト線CL1と同様に機能する。コンタクトホール221c,221d内のコンタクト導電層222は、上述した第2コンタクト線CL2と同様に機能する。第1配線導電層231aは、上述した第1配線L1と同様に機能する。第2配線導電層231bは、上述した第2配線L2と同様に機能する。
(第3実施形態に係る不揮発性半導体記憶装置の効果)
次に、本発明の第3実施形態に係る不揮発性半導体記憶装置の効果を説明する。第3実施形態に係る不揮発性半導体記憶装置は、第1及び第2実施形態と同様の効果を奏する。
[その他実施形態]
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。例えば、第3実施形態に係る不揮発性半導体記憶装置において、第1〜第4容量素子導電層212a〜212d及び第1,第2配線導電層231a,231bは、第2実施形態の構成のように接続されてもよい。
また、ワード線WL(ワード線導電層)、及び容量線Cp(容量素子導電層)の積層数は、実施形態の積層数に限られるものではなく、さらに多層であってもよい。
また、上記第1実施形態は、下層からn+1番目(nは0以上の自然数)のワード線WL1〜WL4(第1〜第4ワード線導電層32a〜32d)は接地電位に接続され、下層からn+2番目のワード線WL1〜WL4は所定電位に接続された構成を有する。しかしながら、本発明は、上記構成に限られず、下層からn+1番目のWL1〜WL4は所定電位に接続され、下層からn+2番目のWL1〜WL4は接地電位に接続された構成であってもよい。
また、上記第2実施形態は、下層から3n+1番目(nは0以上の自然数)のWL1〜WL4は接地電位に接続され、下層から3n+2番目及び3n+3番目のWL1〜WL4は所定電位に接続された構成を有する。しかしながら、本発明は、上記構成に限らず、下層から3n+1番目のWL1〜WL4は所定電位に接続され、下層から3n+2番目及び3n+3番目のWL1〜WL4は接地電位に接続された構成であってもよい。
100…不揮発性半導体記憶装置、12,12a…メモリトランジスタ領域、13…ワード線駆動回路、14…ソース側選択ゲート線駆動回路、15…ドレイン側選択ゲート線駆動回路、16…センスアンプ、20…ソース側選択トランジスタ層、30…メモリトランジスタ層、40…ドレイン側選択トランジスタ層、50…配線層、110A,110B…第1積層部、120A,120B…第2積層部、130A,130B…第3積層部、Ba,300…半導体基板、CLmn…柱状半導体、MTr1〜MTr4…メモリトランジスタ、SSTrmn…ソース側選択トランジスタ、SDTrmn…ドレイン側選択トランジスタ、C,Ca,Cb…容量素子領域。