JP4655029B2 - Light emitting device and method for manufacturing semiconductor light emitting element - Google Patents

Light emitting device and method for manufacturing semiconductor light emitting element Download PDF

Info

Publication number
JP4655029B2
JP4655029B2 JP2006312588A JP2006312588A JP4655029B2 JP 4655029 B2 JP4655029 B2 JP 4655029B2 JP 2006312588 A JP2006312588 A JP 2006312588A JP 2006312588 A JP2006312588 A JP 2006312588A JP 4655029 B2 JP4655029 B2 JP 4655029B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
substrate
semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006312588A
Other languages
Japanese (ja)
Other versions
JP2008130721A (en
Inventor
一博 登
秀男 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006312588A priority Critical patent/JP4655029B2/en
Publication of JP2008130721A publication Critical patent/JP2008130721A/en
Application granted granted Critical
Publication of JP4655029B2 publication Critical patent/JP4655029B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法、並びに、当該半導体発光素子を備える発光装置に関する。   The present invention relates to a semiconductor light emitting element, a method for manufacturing the same, and a light emitting device including the semiconductor light emitting element.

近年、発光ダイオード（以下、「ＬＥＤ（Light Emitting Diode）」と呼ぶ。）に代表される半導体発光素子のベアチップを回路基板上に多数実装して発光装置を製造する技術が利用されている。このような発光装置は、自動車のヘッドライトや液晶表示装置のバックライト等に利用されつつあり、当該発光装置およびＬＥＤのベアチップに対して高輝度化および小型化が要求されている。   2. Description of the Related Art In recent years, a technique for manufacturing a light emitting device by mounting many bare chips of semiconductor light emitting elements typified by light emitting diodes (hereinafter referred to as “LED (Light Emitting Diode)”) on a circuit board has been used. Such light emitting devices are being used for automobile headlights, backlights for liquid crystal display devices, and the like, and higher luminance and smaller size are required for the light emitting devices and LED bare chips.

特許文献１では、立体基板に形成された複数の貫通穴に複数の発光素子をそれぞれ挿入した状態で実装することにより、発光素子の間隔を小さくしてこれらの発光素子を有する電子部品を小型化する技術が開示されている。   In Patent Document 1, by mounting a plurality of light emitting elements inserted into a plurality of through holes formed in a three-dimensional substrate, the distance between the light emitting elements is reduced, and the electronic component having these light emitting elements is miniaturized. Techniques to do this are disclosed.

また、特許文献２の光発光素子では、光発光素子の電極を底面（すなわち、回路基板と対向する面）のみに設けることにより、光発光素子の上面から出射される光が電極により遮られることが防止される。これにより、光発光素子の輝度が向上される。また、光発光素子の側面近傍に反射板を傾斜させて配置して光発光素子の側面から出射される光を集光することにより、光発光素子の輝度を向上する技術も開示されている。   In the light emitting element of Patent Document 2, the light emitted from the top surface of the light emitting element is blocked by the electrode by providing the electrode of the light emitting element only on the bottom surface (that is, the surface facing the circuit board). Is prevented. Thereby, the brightness | luminance of a light emitting element is improved. Also disclosed is a technique for improving the luminance of the light emitting element by concentrating the light emitted from the side face of the light emitting element by arranging the reflector in the vicinity of the side face of the light emitting element.

特許文献３の発光装置では、発光素子が収容されるカップにおいて、当該カップの底面、および、発光素子から離間して設けられたカップの側面に光反射部が設けられ、さらに、発光素子の底面電極にも反射部が設けられることにより、発光装置の輝度を向上する技術が開示されている。   In the light-emitting device of Patent Document 3, in the cup in which the light-emitting element is accommodated, a light reflecting portion is provided on the bottom surface of the cup and on the side surface of the cup that is provided apart from the light-emitting element. A technique for improving the luminance of a light-emitting device by providing a reflection portion on an electrode is also disclosed.

一方、特許文献４では、ダイオードのｎ型透明基板の側面の一部を、ｎ型エピタキシャル層およびｐ型エピタキシャル層に対して垂直な方向から傾斜させることにより、直方体状の通常のダイオードに比べて、ｎ型透明基板内部における光の吸収を抑制し、ダイオードからの光の取出率を向上する技術が開示されている。   On the other hand, in Patent Document 4, a part of the side surface of the n-type transparent substrate of the diode is tilted from a direction perpendicular to the n-type epitaxial layer and the p-type epitaxial layer, so that it is compared with a normal rectangular parallelepiped diode. A technique for suppressing light absorption inside the n-type transparent substrate and improving the light extraction rate from the diode is disclosed.

特許文献５の半導体発光素子は、上面および底面が矩形状である逆四角錐台状であり、ｎ型エピタキシャル層およびｐ型エピタキシャル層の上下に導電性の透明基板により形成された上部窓層および底部窓層を備える。当該半導体発光素子では、傾斜した側面に反射率の高い薄膜をコーティングすることにより、光が半導体発光素子の上面のみから取り出される。また、特許文献５では、半導体発光素子の側面上の薄膜の一部を電気オーム性接触部（電極）とすることも提案されている。
特開２００３−１７９２６８号公報 特開平１１−１６１１９７号公報 特開２００６−４１１３３号公報 特開昭５８−３４９８５号公報 特開平１０−３４１０３５号公報 The semiconductor light emitting device of Patent Document 5 has an inverted quadrangular frustum shape whose upper surface and bottom surface are rectangular, and an upper window layer formed by a conductive transparent substrate above and below the n-type epitaxial layer and the p-type epitaxial layer, and A bottom window layer is provided. In the semiconductor light emitting device, light is extracted only from the upper surface of the semiconductor light emitting device by coating the inclined side surface with a thin film having high reflectivity. In Patent Document 5, it is also proposed that a part of the thin film on the side surface of the semiconductor light emitting element is an electric ohmic contact portion (electrode).
JP 2003-179268 A JP-A-11-161197 JP 2006-41133 A JP 58-34985 A Japanese Patent Laid-Open No. 10-341035

ところで、特許文献１の電子部品では、発光素子の高輝度化については考慮されておらず、特許文献２および特許文献３の発光装置では、発光素子から離れた位置に光反射部が設けられているため、発光装置が大型化してしまう。   By the way, in the electronic component of patent document 1, the high brightness | luminance of a light emitting element is not considered, and in the light-emitting device of patent document 2 and patent document 3, the light reflection part is provided in the position away from the light emitting element. Therefore, the light emitting device is increased in size.

特許文献４のダイオードでは、ダイオードの側面からの光を含めた全体的な光の取出率を比較的大きく向上することはできるが、ダイオードの一の主面側における光の取出率の向上、すなわち、一方向に光を出射する発光装置におけるダイオードの高輝度化には限界がある。また、特許文献５の半導体発光素子では、ｎ型エピタキシャル層およびｐ型エピタキシャル層の上下に上部窓層および底部窓層が形成されるため、半導体発光素子の製造が複雑化してしまう。   In the diode of Patent Document 4, the overall light extraction rate including the light from the side surface of the diode can be relatively greatly improved, but the light extraction rate on one main surface side of the diode is improved. There is a limit to increasing the brightness of a diode in a light emitting device that emits light in one direction. Further, in the semiconductor light emitting device of Patent Document 5, since the upper window layer and the bottom window layer are formed above and below the n-type epitaxial layer and the p-type epitaxial layer, the manufacture of the semiconductor light emitting device is complicated.

本発明は、上記課題に鑑みなされたものであり、発光装置の高輝度化および小型化を実現することを主な目的としている。   The present invention has been made in view of the above-described problems, and has as its main object to realize high luminance and downsizing of a light emitting device.

請求項１に記載の発明は、発光装置であって、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子と、矩形状の開口、前記開口よりも小さい矩形状の内底面、および、４つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記４つの素子側面を前記キャビティの前記内底面および前記４つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板と、を備え、前記半導体発光素子が、矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、４つの基材側面を有する逆四角錐台状の光透過性の素子基材と、前記素子基材の下面上に順に積層される第１半導体層、発光層および第２半導体層を有する多層半導体層と、前記素子下面に形成されて前記発光層からの光を反射する第１反射層と、前記４つの素子側面に形成されて前記発光層からの光を反射する第２反射層と、を備え、 前記第１反射層は、前記第２半導体層の前記素子基材とは反対側の主面に接するとともに前記第２半導体層を前記キャビティの前記内底面に形成された第１基板電極に電気的に接続され、前記第２反射層は、前記第１半導体層を前記キャビティの前記４つの内側面のいずれかに形成された第２基板電極に電気的に接続されることを特徴とする発光装置である。
The invention according to claim 1 is a light emitting device, wherein an element upper surface which is a rectangular light emitting surface, a rectangular element lower surface parallel to the element upper surface and smaller than the element upper surface, and four element side surfaces An inverted square frustum-shaped semiconductor light emitting element having a rectangular opening, a rectangular inner bottom surface smaller than the opening, and an inverted square frustum-shaped cavity having four inner surfaces, The semiconductor light emitting device comprises: a cavity substrate inserted into the cavity with the lower surface of the device and the four device side surfaces facing the inner bottom surface and the four inner side surfaces of the cavity, and the semiconductor light emitting device A rectangular base material upper surface, a rectangular base material lower surface parallel to the base material upper surface and smaller than the upper surface of the base material, and an inverted square frustum-shaped light-transmitting element base having four base material side surfaces Before material A multilayer semiconductor layer having a first semiconductor layer, a light emitting layer and a second semiconductor layer, which are sequentially stacked on the lower surface of the element base, and a first reflective layer which is formed on the lower surface of the element and reflects light from the light emitting layer And a second reflective layer that is formed on the four element side surfaces and reflects light from the light emitting layer, wherein the first reflective layer is opposite to the element base of the second semiconductor layer. The second semiconductor layer is electrically connected to a first substrate electrode formed on the inner bottom surface of the cavity, and the second reflective layer connects the first semiconductor layer to the cavity. A light emitting device characterized in that the light emitting device is electrically connected to a second substrate electrode formed on any one of four inner surfaces.

請求項２に記載の発明は、請求項１に記載の発光装置であって、前記第１反射層上に、前記キャビティ基板の前記第１基板電極に接合される突起電極が形成されていることを特徴とする発光装置である。
The invention according to claim 2 is the light emitting device according to claim 1, wherein a protruding electrode bonded to the first substrate electrode of the cavity substrate is formed on the first reflective layer. A light emitting device characterized by the above.

請求項３に記載の発明は、請求項１または２に記載の発光装置であって、前記第１基板電極と前記半導体発光素子との間、および、前記第２基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されていることを特徴とする発光装置である。
Invention of Claim 3 is a light-emitting device of Claim 1 or 2, Comprising: Between the said 1st board | substrate electrode and the said semiconductor light-emitting device, The said 2nd board | substrate electrode, and the said semiconductor light-emitting element, The light emitting device is characterized in that a conductive metal paste or a solder paste is filled in between.

請求項４に記載の発明は、請求項３に記載の発光装置であって、前記キャビティ基板が、前記キャビティ内において前記第１基板電極を含む領域と前記第２基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備えることを特徴とする発光装置である。
The invention according to claim 4 is the light emitting device according to claim 3, wherein the cavity substrate separates a region including the first substrate electrode and a region including the second substrate electrode in the cavity. Thus, the light emitting device includes an insulating convex portion extending linearly.

請求項５に記載の発明は、請求項１ないし４のいずれか１項に記載の発光装置であって、前記キャビティ基板が、前記キャビティの前記内底面および前記４つの内側面の間の境界に沿って連続的に形成された溝部を備えることを特徴とする発光装置である。
The invention according to claim 5 is the light emitting device according to any one of claims 1 to 4, wherein the cavity substrate is located at a boundary between the inner bottom surface of the cavity and the four inner side surfaces. A light-emitting device comprising a groove portion continuously formed along the same.

請求項６に記載の発明は、発光装置であって、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子と、矩形状の開口、前記開口よりも小さい矩形状の内底面、および、４つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記４つの素子側面を前記キャビティの前記内底面および前記４つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板と、を備え、前記半導体発光素子が、矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、４つの基材側面を有する逆四角錐台状の光透過性の素子基材と、前記素子基材の上面上に順に積層される第１半導体層、発光層および第２半導体層を有する多層半導体層と、前記素子下面に形成されて前記発光層からの光を反射する第１反射層と、前記４つの素子側面に形成されて前記発光層からの光を反射する第２反射層と、を備え、
さらに、前記第２半導体層の前記素子基材とは反対側の主面に接するとともに前記第２反射層と電気的に接続される透光性電極層を備え、前記第２反射層は、前記第２半導体層および前記透光性電極層を前記キャビティの前記４つの内側面のいずれかに形成された第１基板電極に電気的に接続され、前記第１反射層および前記第２反射層の少なくとも一方は、前記第１半導体層を前記キャビティの前記内底面および前記４つの内側面のいずれかに形成された第２基板電極に電気的に接続されることを特徴とする発光装置である。
The invention according to claim 6 is a light emitting device, wherein the upper surface of the element is a rectangular light emitting surface, the lower surface of the rectangular element parallel to the upper surface of the element and smaller than the upper surface of the element, and the side surfaces of the four elements An inverted square frustum-shaped semiconductor light emitting element having a rectangular opening, a rectangular inner bottom surface smaller than the opening, and an inverted square frustum-shaped cavity having four inner surfaces, The semiconductor light emitting device comprises: a cavity substrate inserted into the cavity with the lower surface of the device and the four device side surfaces facing the inner bottom surface and the four inner side surfaces of the cavity, and the semiconductor light emitting device A rectangular base material upper surface, a rectangular base material lower surface parallel to the base material upper surface and smaller than the upper surface of the base material, and an inverted square frustum-shaped light-transmitting element base having four base material side surfaces Before material A multilayer semiconductor layer having a first semiconductor layer, a light emitting layer, and a second semiconductor layer, which are sequentially laminated on the upper surface of the element substrate, and a first reflective layer that is formed on the lower surface of the element and reflects light from the light emitting layer And a second reflective layer that is formed on the four element side surfaces and reflects light from the light emitting layer,
Further, the second semiconductor layer includes a translucent electrode layer that is in contact with the main surface of the second semiconductor layer opposite to the element base and is electrically connected to the second reflective layer, and the second reflective layer includes: The second semiconductor layer and the translucent electrode layer are electrically connected to a first substrate electrode formed on one of the four inner surfaces of the cavity, and the first reflective layer and the second reflective layer At least one of the light emitting devices is characterized in that the first semiconductor layer is electrically connected to a second substrate electrode formed on one of the inner bottom surface and the four inner side surfaces of the cavity.

請求項７に記載の発明は、請求項６に記載の発光装置であって、前記第１反射層は、前記第１半導体層を前記第２基板電極に電気的に接続され、前記第１反射層上に、前記第２基板電極に接合される突起電極が形成されていることを特徴とする発光装置である。
The invention according to claim 7 is the light emitting device according to claim 6, wherein the first reflective layer electrically connects the first semiconductor layer to the second substrate electrode, and the first reflective layer. The light emitting device is characterized in that a protruding electrode bonded to the second substrate electrode is formed on the layer.

請求項８に記載の発明は、請求項６または７に記載の発光装置であって、前記第１基板電極と前記半導体発光素子との間、および、前記第２基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されていることを特徴とする発光装置である。

Invention of Claim 8 is a light-emitting device of Claim 6 or 7, Comprising: Between the said 1st board | substrate electrode and the said semiconductor light-emitting element, and the said 2nd board | substrate electrode and the said semiconductor light-emitting element, The light emitting device is characterized in that a conductive metal paste or a solder paste is filled in between.

請求項９に記載の発明は、請求項８に記載の発光装置であって、前記キャビティ基板が、前記キャビティ内において前記第１基板電極を含む領域と前記第２基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備えることを特徴とする発光装置である。
The invention according to claim 9 is the light emitting device according to claim 8 , wherein the cavity substrate separates a region including the first substrate electrode and a region including the second substrate electrode in the cavity. Thus, the light emitting device includes an insulating convex portion extending linearly.

請求項１０に記載の発明は、請求項６ないし９のいずれか１項に記載の発光装置であって、前記キャビティ基板が、前記キャビティの前記内底面および前記４つの内側面の間の境界に沿って連続的に形成された溝部を備えることを特徴とする発光装置である。
A tenth aspect of the present invention is the light emitting device according to any one of the sixth to ninth aspects , wherein the cavity substrate is located at a boundary between the inner bottom surface and the four inner side surfaces of the cavity. A light-emitting device comprising a groove portion continuously formed along the same.

請求項１１に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、ａ）平板状の光透過性の素子基材の一方の主面上に、第１半導体層、発光層および第２半導体層を順に積層する工程と、ｂ）前記第２半導体層側から前記第２半導体層、前記発光層、前記第１半導体層および前記素子基材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、ｃ）前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、ｄ）前記素子基材を前記複数の突起部とは反対側から研磨し、前記複数の突起部を互いに分離させて複数の半導体発光素子を得る工程と、を備えることを特徴とする半導体発光素子の製造方法である。
The invention according to claim 11 is an inverted quadrangular frustum having an element upper surface which is a rectangular light emitting surface, a rectangular element lower surface which is parallel to the element upper surface and smaller than the element upper surface, and four element side surfaces. And a) a step of sequentially laminating a first semiconductor layer, a light emitting layer, and a second semiconductor layer on one main surface of a planar light-transmitting element substrate; B) The second semiconductor layer, the light emitting layer, the first semiconductor layer, and a part of the element base material are cut out from the second semiconductor layer side so that the cross section has a substantially triangular shape and a lattice shape. Forming a plurality of arranged grooves, c) forming a reflective layer on the surfaces of a plurality of quadrangular pyramid-shaped protrusions surrounded by the plurality of grooves, and d) Polishing from the opposite side of the plurality of protrusions, separating the plurality of protrusions from each other A step of obtaining a plurality of semiconductor light emitting elements Te is a manufacturing method of the semiconductor light emitting device characterized by comprising a.

請求項１２に記載の発明は、請求項１１に記載の半導体発光素子の製造方法であって、前記ｂ）工程と前記ｃ）工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、前記反射層が、導電性を有し、かつ、前記第１半導体層および前記素子基材に電気的に接続されるとともに前記第２半導体層から絶縁される部位と、前記第２半導体層に電気的に接続されるとともに前記第１半導体層および前記素子基材から絶縁される部位と、を含むことを特徴とする半導体発光素子の製造方法である。
The invention according to claim 12 is the method for manufacturing a semiconductor light emitting device according to claim 11, wherein an insulating layer is provided on the surface of the plurality of protrusions between the step b) and the step c). A step of forming, wherein the reflective layer has conductivity, and is electrically connected to the first semiconductor layer and the element substrate and insulated from the second semiconductor layer; A method of manufacturing a semiconductor light emitting device, comprising: a portion electrically connected to the second semiconductor layer and insulated from the first semiconductor layer and the device substrate.

請求項１３に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、ａ）平板状の光透過性の素子基材の一方の主面上に、第１半導体層、発光層および第２半導体層を順に積層する工程と、ｂ）前記第２半導体層上に透光性電極層を積層する工程と、ｃ）粘着性を有する保持部材を前記透光性電極層側から貼付する工程と、ｄ）前記素子基材側から前記素子基材、前記第１半導体層、前記発光層、前記第２半導体素子、前記透光性電極層および前記保持部材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、ｅ）前記保持部材上において前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、ｆ）前記複数の突起部を前記保持部材から剥離することにより複数の半導体発光素子を得る工程と、を備えることを特徴とする半導体発光素子の製造方法である。
According to a thirteenth aspect of the present invention, there is provided an inverted quadrangular frustum having an element upper surface that is a rectangular light emitting surface, a rectangular element lower surface that is parallel to the element upper surface and smaller than the element upper surface, and four element side surfaces. And a) a step of sequentially laminating a first semiconductor layer, a light emitting layer, and a second semiconductor layer on one main surface of a planar light-transmitting element substrate; B) a step of laminating a translucent electrode layer on the second semiconductor layer; c) a step of attaching an adhesive holding member from the translucent electrode layer side; and d) the element substrate side. From the element substrate, the first semiconductor layer, the light emitting layer, the second semiconductor element, the translucent electrode layer, and a part of the holding member, the cross section has a substantially triangular shape and a lattice. Forming a plurality of grooves arranged in a shape, and e) on the holding member And a step of forming a reflective layer on the surface of the plurality of quadrangular pyramid-shaped projections surrounded by the plurality of grooves, and f) a plurality of semiconductor light emitting elements by peeling the plurality of projections from the holding member A method for manufacturing a semiconductor light emitting device.

請求項１ないし１０の発明では、発光装置の高輝度化および小型化を実現することができる。請求項１および６の発明では、発光装置をより小型化することができる。また、請求項１の発明では、半導体発光素子の放熱性を向上することができ、請求項６の発明では、半導体発光素子の発光層の面積を大きくすることができる。
According to the first to tenth aspects of the present invention, it is possible to achieve high brightness and downsizing of the light emitting device. In the inventions of claims 1 and 6 , the light emitting device can be further downsized. In the invention of claim 1 , the heat dissipation of the semiconductor light emitting device can be improved, and in the invention of claim 6 , the area of the light emitting layer of the semiconductor light emitting device can be increased.

請求項２および７の発明では、第１基板電極を第１反射層に確実に接合することができる。請求項３と８の発明では、半導体発光素子とキャビティ基板との間の電気的接続の信頼性を向上することができる。
In the second and seventh aspects of the invention, the first substrate electrode can be reliably bonded to the first reflective layer . In the third and eighth aspects of the invention, the reliability of electrical connection between the semiconductor light emitting element and the cavity substrate can be improved.

請求項９の発明では、第１基板電極と第２基板電極とを確実に絶縁することができる。請求項５と１０の発明では、半導体発光素子をキャビティ基板に容易に実装することができる。
According to the ninth aspect of the present invention, the first substrate electrode and the second substrate electrode can be reliably insulated. According to the fifth and tenth aspects of the present invention, the semiconductor light emitting device can be easily mounted on the cavity substrate.

請求項１１ないし１３の発明では、高輝度かつ小型の半導体発光素子を容易に製造することができる。 In the invention of claims 11 to 13 , a high-luminance and small-sized semiconductor light emitting device can be easily manufactured.

図１は、本発明の第１の実施の形態に係る発光装置１の平面図であり、図２は、図１中のＡ−Ａの位置にて切断した発光装置１の断面図である。図１および図２に示すように、発光装置１は、キャビティ２１（すなわち、凹部）が形成された立体配線基板（いわゆる、ＭＩＤ（Molded Interconnect Device））であるキャビティ基板２、キャビティ基板２のキャビティ２１内に実装される半導体発光素子３、および、半導体発光素子３が挿入されたキャビティ２１の開口２１１を覆う蛍光体層４を備える。以下の説明では、便宜上、図２中の蛍光体層４側を上側、キャビティ基板２側を下側として説明するが、上下方向は必ずしも重力方向と一致する必要はない。   FIG. 1 is a plan view of the light-emitting device 1 according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view of the light-emitting device 1 cut at the position AA in FIG. As shown in FIG. 1 and FIG. 2, the light emitting device 1 includes a cavity substrate 2 that is a three-dimensional wiring board (so-called MID (Molded Interconnect Device)) in which a cavity 21 (that is, a recess) is formed, and a cavity of the cavity substrate 2. The semiconductor light emitting device 3 mounted in the semiconductor device 21 and the phosphor layer 4 covering the opening 211 of the cavity 21 in which the semiconductor light emitting device 3 is inserted are provided. In the following description, for the sake of convenience, the phosphor layer 4 side in FIG. 2 will be described as the upper side, and the cavity substrate 2 side as the lower side, but the vertical direction does not necessarily coincide with the direction of gravity.

図３は、キャビティ基板２を示す平面図であり、図４は、キャビティ基板２を図３中のＢ−Ｂの位置にて切断した断面図である。図３および図４に示すように、キャビティ２１は、矩形状の開口２１１、開口２１１よりも小さい矩形状の内底面２１２、および、４つの内側面２１３を有する逆四角錐台状である。キャビティ２１の開口２１１の中心と内底面２１２の中心とは平面視において一致しており、キャビティ２１の４つの台形状の内側面２１３はそれぞれ、開口２１１のエッジから内底面２１２のエッジに向けて傾斜する傾斜面となっている。キャビティ基板２では、キャビティ２１の内底面２１２および４つの内側面２１３の間の全ての境界に沿って溝部２１４が連続的に形成されている。   FIG. 3 is a plan view showing the cavity substrate 2, and FIG. 4 is a cross-sectional view of the cavity substrate 2 cut at a position BB in FIG. As shown in FIGS. 3 and 4, the cavity 21 has an inverted square frustum shape having a rectangular opening 211, a rectangular inner bottom surface 212 smaller than the opening 211, and four inner side surfaces 213. The center of the opening 211 of the cavity 21 and the center of the inner bottom surface 212 coincide in plan view, and the four trapezoidal inner side surfaces 213 of the cavity 21 are respectively directed from the edge of the opening 211 toward the edge of the inner bottom surface 212. It has an inclined surface. In the cavity substrate 2, the groove 214 is continuously formed along all the boundaries between the inner bottom surface 212 and the four inner side surfaces 213 of the cavity 21.

図４に示すように、キャビティ基板２では、半導体発光素子３のｐ型半導体層３２３（図６参照）と電気的に接続される第１基板電極２２（以下、「ｐ基板電極２２」という。）が、キャビティ２１内の内底面２１２に形成されており、半導体発光素子３のｎ型半導体層３２１（図６参照）と電気的に接続される第２基板電極２３（以下、「ｎ基板電極２３」という。）が、キャビティ２１内の４つの内側面２１３に形成されている。ｐ基板電極２２およびｎ基板電極２３は、樹脂やセラミック、ガラスエポキシ等により形成された基板本体上の銅配線上に金メッキを施すことにより形成されている。また、基板本体は、表面にコンポジット層やエナメル層が設けられた金属材料により形成されてもよい。   As shown in FIG. 4, in the cavity substrate 2, the first substrate electrode 22 (hereinafter referred to as “p substrate electrode 22”) that is electrically connected to the p-type semiconductor layer 323 (see FIG. 6) of the semiconductor light emitting element 3. ) Is formed on the inner bottom surface 212 of the cavity 21 and is electrically connected to the n-type semiconductor layer 321 (see FIG. 6) of the semiconductor light emitting device 3 (hereinafter referred to as “n substrate electrode”). 23 ”is formed on the four inner side surfaces 213 in the cavity 21. The p substrate electrode 22 and the n substrate electrode 23 are formed by performing gold plating on the copper wiring on the substrate body formed of resin, ceramic, glass epoxy, or the like. The substrate body may be formed of a metal material having a composite layer or enamel layer on the surface.

図３および図４に示すように、キャビティ２１の内底面２１２には、平面視において矩形状であるｐ基板電極２２の周囲に、キャビティ２１内においてｐ基板電極２２を含む領域とｎ基板電極２３を含む領域とを隔離するように線状に伸びる環状の絶縁凸部２４が形成されている。発光装置１では、図４に示すように、ｎ基板電極２３およびｐ基板電極２２はそれぞれ、キャビティ基板２に形成されたスルーホール２５１を介してキャビティ基板２の裏面側に形成された電極２５２に接続されており、当該電極２５２が外部基板に電気的に接続される。   As shown in FIGS. 3 and 4, the inner bottom surface 212 of the cavity 21 has a region including the p substrate electrode 22 in the cavity 21 and the n substrate electrode 23 around the p substrate electrode 22 that is rectangular in plan view. An annular insulating convex portion 24 extending linearly is formed so as to isolate the region including the. In the light emitting device 1, as shown in FIG. 4, the n substrate electrode 23 and the p substrate electrode 22 are respectively connected to the electrode 252 formed on the back surface side of the cavity substrate 2 through the through hole 251 formed in the cavity substrate 2. The electrodes 252 are electrically connected to the external substrate.

図５は、半導体発光素子３を示す平面図であり、図６は、半導体発光素子３を図５中のＣ−Ｃの位置にて切断した断面図である。本実施の形態では、半導体発光素子３は、波長４００ｎｍ〜５００ｎｍの青色の光を出射するＬＥＤ（Light Emitting Diode）である。   FIG. 5 is a plan view showing the semiconductor light emitting element 3, and FIG. 6 is a cross-sectional view of the semiconductor light emitting element 3 taken along the line CC in FIG. In the present embodiment, the semiconductor light emitting element 3 is an LED (Light Emitting Diode) that emits blue light having a wavelength of 400 nm to 500 nm.

図５および図６に示すように、半導体発光素子３は、矩形状の光出射面である素子上面３０１、素子上面３０１に平行かつ素子上面３０１よりも小さい矩形状の素子下面３０２、および、素子上面３０１のエッジから素子下面３０２のエッジに向かって傾斜する傾斜面である４つの素子側面３０３を有する逆四角錐台状である。半導体発光素子３がキャビティ基板２のキャビティ２１（図３および図４参照）に挿入される際には、半導体発光素子３の４つの素子側面３０３がキャビティ２１の４つの内側面２１３（図３および図４参照）に対向し、素子下面３０２がキャビティ２１の内底面２１２に対向する。   As shown in FIGS. 5 and 6, the semiconductor light emitting device 3 includes a device upper surface 301 that is a rectangular light emitting surface, a rectangular device lower surface 302 that is parallel to the device upper surface 301 and smaller than the device upper surface 301, and an element It is an inverted quadrangular truncated pyramid shape having four element side surfaces 303 which are inclined surfaces inclined from the edge of the upper surface 301 toward the edge of the element lower surface 302. When the semiconductor light emitting element 3 is inserted into the cavity 21 of the cavity substrate 2 (see FIGS. 3 and 4), the four element side surfaces 303 of the semiconductor light emitting element 3 are the four inner side surfaces 213 of the cavity 21 (see FIGS. 3 and 4). 4), the lower surface 302 of the element faces the inner bottom surface 212 of the cavity 21.

図６に示すように、半導体発光素子３は、光透過性の素子基材である透明基材３１、および、透明基材３１上に設けられる多層半導体層３２を備える。透明基材３１は、矩形状の基材上面３１１、基材上面３１１に平行かつ基材上面３１１よりも小さい矩形状の基材下面３１２、および、基材上面３１１のエッジから基材下面３１２のエッジに向かって傾斜する傾斜面である４つの基材側面３１３を有する逆四角錐台状である。本実施の形態では、透明基材３１の基材上面３１１が、半導体発光素子３の光出射面（すなわち、素子上面３０１）となっている。ｎ型の透明基材３１の基材下面３１２上に形成される多層半導体層３２は、基材下面３１２上に順に積層される第１半導体層であるｎ型半導体層３２１、光を出射する発光層３２２、および、第２半導体層であるｐ型半導体層３２３を有する。   As shown in FIG. 6, the semiconductor light emitting device 3 includes a transparent substrate 31 that is a light transmissive element substrate, and a multilayer semiconductor layer 32 provided on the transparent substrate 31. The transparent base material 31 includes a rectangular base material upper surface 311, a rectangular base material lower surface 312 that is parallel to the base material upper surface 311 and smaller than the base material upper surface 311, and the edge of the base material upper surface 311 to the base material lower surface 312. It is an inverted quadrangular frustum shape having four base material side surfaces 313 which are inclined surfaces inclined toward the edge. In the present embodiment, the substrate upper surface 311 of the transparent substrate 31 is the light emitting surface of the semiconductor light emitting element 3 (that is, the element upper surface 301). The multilayer semiconductor layer 32 formed on the substrate lower surface 312 of the n-type transparent substrate 31 is an n-type semiconductor layer 321 that is a first semiconductor layer sequentially stacked on the substrate lower surface 312, and emits light. A layer 322 and a p-type semiconductor layer 323 which is a second semiconductor layer are included.

半導体発光素子３は、また、素子下面３０２および素子側面３０３に形成される光透過性の絶縁層３３、素子下面３０２に形成されてｐ型半導体層３２３の透明基材３１とは反対側の主面に接することにより当該ｐ型半導体層３２３に電気的に接続されるｐ電極層３４、並びに、４つの素子側面３０３（すなわち、透明基材３１の４つの基材側面３１３、および、多層半導体層３２の４つの側面３２４）に形成されて透明基材３１を介してｎ型半導体層３２１に電気的に接続されるｎ電極層３５を備える。図５に示すように、ｐ電極層３４は、平面視において矩形状である。なお、図５では、図示の都合上、絶縁層３３の図示を省略し、さらに、ｐ電極層３４およびｎ電極層３５に平行斜線を付している（図１２および図１３においても同様）。   The semiconductor light-emitting element 3 includes a light-transmitting insulating layer 33 formed on the element lower surface 302 and the element side surface 303, and a main layer formed on the element lower surface 302 opposite to the transparent substrate 31 of the p-type semiconductor layer 323. A p-electrode layer 34 that is electrically connected to the p-type semiconductor layer 323 by contacting the surface, four element side surfaces 303 (that is, four base material side surfaces 313 of the transparent base material 31, and a multilayer semiconductor layer) The n-electrode layer 35 is formed on the four side surfaces 324) of 32 and electrically connected to the n-type semiconductor layer 321 through the transparent substrate 31. As shown in FIG. 5, the p-electrode layer 34 has a rectangular shape in plan view. In FIG. 5, the insulating layer 33 is not shown for convenience of illustration, and the p-electrode layer 34 and the n-electrode layer 35 are hatched in parallel (the same applies to FIGS. 12 and 13).

半導体発光素子３では、図６に示す透明基材３１の基材上面３１１と４つの基材側面３１３との間のそれぞれの角度θ（すなわち、基材上面３１１の中心を通る基材上面３１１に垂直な中心線を含むとともに各基材側面３１３と基材上面３１１との間のエッジの中央を通る基材上面３１１に垂直な断面における角度）は、３０°以上６０°以下とされ、本実施の形態では４５°とされる。   In the semiconductor light emitting element 3, each angle θ between the base material upper surface 311 of the transparent base material 31 shown in FIG. 6 and the four base material side surfaces 313 (that is, the base material upper surface 311 passing through the center of the base material upper surface 311). The angle in the cross section perpendicular to the substrate upper surface 311 including the vertical center line and passing through the center of the edge between each substrate side surface 313 and the substrate upper surface 311 is 30 ° or more and 60 ° or less. In this form, the angle is 45 °.

透明基材３１の上下方向の厚さは、好ましくは、５０μｍ以上３００μｍ以下とされる。透明基材３１の厚さが５０μｍ以上とされることにより、半導体発光素子３の製造時における透明基材３１の強度を十分に確保することができ、３００μｍ以下とされることにより、透明基材３１の透光性を十分に確保することができる。本実施の形態では、透明基材３１の厚さは１００μｍとされる。また、多層半導体層３２の厚さは、好ましくは、５μｍ以上１０μｍ以下とされる。図６では、図示の都合上、多層半導体層３２の各層の厚さを実際によりも大きく描いており、また、絶縁層３３やｐ電極層３４およびｎ電極層３５の厚さも実際よりも大きく描いている（他の断面図においても同様）。   The thickness of the transparent substrate 31 in the vertical direction is preferably 50 μm or more and 300 μm or less. By setting the thickness of the transparent substrate 31 to 50 μm or more, it is possible to sufficiently ensure the strength of the transparent substrate 31 at the time of manufacturing the semiconductor light emitting element 3. By setting the thickness to 300 μm or less, the transparent substrate 31 It is possible to sufficiently ensure the translucency of 31. In the present embodiment, the transparent substrate 31 has a thickness of 100 μm. The thickness of the multilayer semiconductor layer 32 is preferably 5 μm or more and 10 μm or less. In FIG. 6, for convenience of illustration, the thickness of each layer of the multilayer semiconductor layer 32 is drawn larger than the actual thickness, and the thickness of the insulating layer 33, the p electrode layer 34, and the n electrode layer 35 is drawn larger than the actual thickness. (The same applies to other cross-sectional views).

透明基材３１は、窒化ガリウム系化合物半導体（ＩｎａＡｌｂＧａ１−ａ−ｂＮ（ただし、０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）（Ｉｎ：インジウム，Ａｌ：アルミニウム，Ｇａ：ガリウム，Ｎ：窒素））により形成されており、本実施の形態では、Ｓｉ（シリコン）がドープされたＧａＮ（窒化ガリウム）により形成される。 The transparent substrate 31 is made of a gallium nitride compound semiconductor (In a Al b Ga 1-ab N (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1) (In: indium, Al : Aluminum, Ga: gallium, N: nitrogen)), and in this embodiment, it is formed of GaN (gallium nitride) doped with Si (silicon).

多層半導体層３２のｎ型半導体層３２１は、ｎ型の窒化ガリウム系化合物半導体（例えば、ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ）により形成されており、好ましくは、ＳｉやＧｅ（ゲルマニウム）等のｎ型不純物がドープされる。本実施の形態では、ｎ型半導体層３２１は、ＳｉがドープされたＧａＮにより形成されており、組成比やドープ濃度が異なる複数の層が積層された積層構造とされる。   The n-type semiconductor layer 321 of the multilayer semiconductor layer 32 is formed of an n-type gallium nitride compound semiconductor (for example, GaN, AlGaN, InGaN, InAlGaN), and preferably an n-type such as Si or Ge (germanium). Impurities are doped. In the present embodiment, the n-type semiconductor layer 321 is made of GaN doped with Si, and has a laminated structure in which a plurality of layers having different composition ratios and doping concentrations are laminated.

ｎ型半導体層３２１の厚さは、好ましくは、１００ｎｍ以上５μｍ以下とされる。ｎ型半導体層３２１の厚さを１００ｎｍ以上とすることにより、ｎ型半導体層３２１の形成時に要求されるエッチング精度を低減して半導体発光素子３の製造を容易とすることができ、５μｍ以下とすることにより、ｎ型半導体層３２１の形成に要する時間が過剰に長くなることを防止して半導体発光素子３の製造に要する時間を短縮することができる。本実施の形態では、ｎ型半導体層３２１の厚さは２μｍとされる。   The thickness of the n-type semiconductor layer 321 is preferably 100 nm or more and 5 μm or less. By setting the thickness of the n-type semiconductor layer 321 to 100 nm or more, the etching accuracy required when the n-type semiconductor layer 321 is formed can be reduced, and the manufacture of the semiconductor light-emitting element 3 can be facilitated. By doing so, it is possible to prevent the time required for forming the n-type semiconductor layer 321 from becoming excessively long and to shorten the time required for manufacturing the semiconductor light emitting element 3. In this embodiment, the thickness of the n-type semiconductor layer 321 is 2 μm.

発光層３２２は、ｎ型半導体層３２１およびｐ型半導体層３２３よりもバンドギャップが小さい窒化ガリウム系化合物半導体により形成されており、例えば、ＩｎＧａＮやＧａＮにより形成された井戸層と、当該井戸層よりもバンドギャップが大きいＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ等により形成された障壁層とが交互に積層された多重量子井戸構造とされる。本実施の形態では、Ｉｎ０．１５Ｇａ０．８５Ｎにより形成された厚さ２ｎｍの井戸層と、ＧａＮにより形成された厚さ１５ｎｍの障壁層とが交互に積層される。 The light emitting layer 322 is formed of a gallium nitride-based compound semiconductor having a smaller band gap than the n-type semiconductor layer 321 and the p-type semiconductor layer 323. For example, the well layer formed of InGaN or GaN and the well layer Also, a multi-quantum well structure in which barrier layers formed of GaN, AlGaN, InGaN, InAlGaN or the like having a large band gap are alternately stacked. In the present embodiment, a well layer with a thickness of 2 nm formed of In 0.15 Ga 0.85 N and a barrier layer with a thickness of 15 nm formed of GaN are alternately stacked.

ｐ型半導体層３２３は、ｐ型の窒化ガリウム系化合物半導体（例えば、ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ）により形成されており、好ましくは、Ｍｇ（マグネシウム）やＺｎ（亜鉛）、Ｃｄ（カドミウム）やＣ（炭素）等のｐ型不純物がドープされる。本実施の形態では、ｐ型半導体層３２３は、ＭｇがドープされたＡｌ０．０５Ｇａ０．９５Ｎにより形成されており、組成比やドープ濃度が異なる複数の層が積層された積層構造とされる。 The p-type semiconductor layer 323 is formed of a p-type gallium nitride compound semiconductor (for example, GaN, AlGaN, InGaN, InAlGaN), preferably Mg (magnesium), Zn (zinc), Cd (cadmium), or the like. A p-type impurity such as C (carbon) is doped. In this embodiment, the p-type semiconductor layer 323 is made of Al 0.05 Ga 0.95 N doped with Mg, and has a stacked structure in which a plurality of layers having different composition ratios and doping concentrations are stacked. Is done.

ｐ型半導体層３２３の厚さは、好ましくは、５０ｎｍ以上５００ｎｍ以下とされる。ｐ型半導体層３２３の厚さを５０ｎｍ以上とすることにより、ｐ型半導体層３２３の構成金属のマイグレーションによる発光層３２２への進入を抑制して半導体発光素子３の長寿命化を実現することができ、５００ｎｍ以下とすることにより、ｐ型半導体層３２３における電圧降下を抑制して半導体発光素子３の動作電圧を低減することができる。本実施の形態では、ｐ型半導体層３２３の厚さは２００ｎｍとされる。   The thickness of the p-type semiconductor layer 323 is preferably 50 nm or more and 500 nm or less. By setting the thickness of the p-type semiconductor layer 323 to 50 nm or more, it is possible to suppress the intrusion into the light-emitting layer 322 due to migration of the constituent metal of the p-type semiconductor layer 323 and to achieve a long lifetime of the semiconductor light-emitting element 3. In addition, by setting the thickness to 500 nm or less, a voltage drop in the p-type semiconductor layer 323 can be suppressed and the operating voltage of the semiconductor light emitting element 3 can be reduced. In this embodiment, the thickness of the p-type semiconductor layer 323 is 200 nm.

絶縁層３３は、ＳｉＮ（窒化シリコン）やＳｉＯ２（酸化シリコン）等の絶縁体により形成されている。絶縁層３３の厚さは、好ましくは、１００ｎｍ以上１μｍ以下とされる。絶縁層３３の厚さが１００ｎｍ以上とされることにより、十分な絶縁性を確保することができ、１μｍ以下とされることにより、絶縁層３３が過剰に厚くなることを防止して半導体発光素子３を小型化することができるとともに、半導体発光素子３の製造に要する時間を短縮することができる。 The insulating layer 33 is formed of an insulator such as SiN (silicon nitride) or SiO 2 (silicon oxide). The thickness of the insulating layer 33 is preferably 100 nm or more and 1 μm or less. When the thickness of the insulating layer 33 is 100 nm or more, sufficient insulation can be ensured, and when the thickness is 1 μm or less, the insulating layer 33 is prevented from becoming excessively thick and the semiconductor light emitting device 3 can be reduced in size, and the time required for manufacturing the semiconductor light emitting element 3 can be shortened.

ｐ電極層３４は、Ａｌ，Ａｕ（金），Ａｇ（銀），Ｃｕ（銅），Ｎｉ（ニッケル），Ｐｔ（プラチナ），Ｒｈ（ロジウム），Ｔｉ（チタン），Ｍｏ（モリブデン）等の金属や、当該金属およびＶ（バナジウム），Ｃｒ（クロム）等のいずれかを含有する合金等により形成されており、図６に示すように、透明基材３１とｐ電極層３４との間に配置される多層半導体層３２の発光層３２２から出射された光を、半導体発光素子３の内部に向けて反射する。ｐ電極層３４は、上記金属または合金単体により形成されてもよく、これらの金属層が積層された多層構造とされてもよい（ｎ電極層３５においても同様）。   The p electrode layer 34 is made of a metal such as Al, Au (gold), Ag (silver), Cu (copper), Ni (nickel), Pt (platinum), Rh (rhodium), Ti (titanium), Mo (molybdenum), etc. Or an alloy containing any one of the metal and V (vanadium), Cr (chromium), etc., and disposed between the transparent substrate 31 and the p electrode layer 34 as shown in FIG. The light emitted from the light emitting layer 322 of the multilayer semiconductor layer 32 is reflected toward the inside of the semiconductor light emitting element 3. The p electrode layer 34 may be formed of the above metal or alloy alone, or may have a multilayer structure in which these metal layers are stacked (the same applies to the n electrode layer 35).

ｐ電極層３４の厚さは、好ましくは、１００ｎｍ以上５μｍ以下（より好ましくは、５００ｎｍ以上５μｍ以下）とされる。ｐ電極層３４の厚さが１００ｎｍ以上とされることにより、半導体発光素子３のキャビティ基板２への実装時におけるｐ電極層３４の耐衝撃性を十分に確保することができ、５μｍ以下とされることにより、ｐ電極層３４が過剰に厚くなることを防止して半導体発光素子３を小型化することができるとともに、半導体発光素子３の製造に要する時間を短縮することができる。   The thickness of the p electrode layer 34 is preferably 100 nm or more and 5 μm or less (more preferably 500 nm or more and 5 μm or less). By setting the thickness of the p electrode layer 34 to 100 nm or more, it is possible to sufficiently ensure the impact resistance of the p electrode layer 34 when the semiconductor light emitting element 3 is mounted on the cavity substrate 2, and to be 5 μm or less. As a result, the p-electrode layer 34 can be prevented from becoming excessively thick and the semiconductor light-emitting element 3 can be downsized, and the time required for manufacturing the semiconductor light-emitting element 3 can be shortened.

本実施の形態では、ｐ電極層３４は、反射率が高いＡｌにより形成された厚さ８００ｎｍの金属層（以下、「Ａｌ層」という。）、および、Ａｌ層のｐ型半導体層３２３と接する部位にＴｉまたはＭｏにより形成された厚さ１００ｎｍのコンタクト層を備える。コンタクト層の厚さは、好ましくは、１ｎｍ以上１μｍ以下とされる。ｐ電極層３４では、Ａｌ層の多層半導体層３２とは反対側（すなわち、キャビティ基板２のｐ基板電極２２（図４参照）と対向する側）に、ｐ基板電極２２と接合されるＮｉやＡｕ、Ｔｉ等による厚さ１００ｎｍ程度の接合層が形成されてもよい。また、Ａｌ層に代えて、Ａｌ同様に反射率が高いＡｇ層やＲｈ層が設けられることも好ましい。   In the present embodiment, the p-electrode layer 34 is in contact with a metal layer (hereinafter referred to as “Al layer”) having a thickness of 800 nm formed of Al having high reflectivity, and the p-type semiconductor layer 323 of the Al layer. A contact layer with a thickness of 100 nm formed of Ti or Mo is provided at the site. The thickness of the contact layer is preferably 1 nm or more and 1 μm or less. In the p-electrode layer 34, Ni or the like bonded to the p-substrate electrode 22 on the opposite side of the Al semiconductor layer 32 (that is, the side facing the p-substrate electrode 22 (see FIG. 4) of the cavity substrate 2). A bonding layer having a thickness of about 100 nm may be formed of Au, Ti, or the like. Further, it is also preferable to provide an Ag layer or Rh layer having a high reflectivity like Al, instead of the Al layer.

ｎ電極層３５は、半導体発光素子３の４つの素子側面３０３から素子下面３０２に亘って形成され、透明基材３１の基材側面３１３全体、および、多層半導体層３２の側面３２４全体を覆う。ｎ電極層３５は、導電性の透明基材３１の４つの基材側面３１３に接することにより、多層半導体層３２のｎ型半導体層３２１と電気的に接続される。半導体発光素子３の素子側面３０３では、絶縁層３３が、ｎ電極層３５と多層半導体層３２との間において、多層半導体層３２の４つの側面３２４全体に接しており、ｎ電極層３５が多層半導体層３２に接することが防止されている。   The n-electrode layer 35 is formed from the four element side surfaces 303 to the element lower surface 302 of the semiconductor light emitting element 3, and covers the entire substrate side surface 313 of the transparent substrate 31 and the entire side surface 324 of the multilayer semiconductor layer 32. The n electrode layer 35 is electrically connected to the n-type semiconductor layer 321 of the multilayer semiconductor layer 32 by contacting the four substrate side surfaces 313 of the conductive transparent substrate 31. On the element side surface 303 of the semiconductor light emitting element 3, the insulating layer 33 is in contact with the entire four side surfaces 324 of the multilayer semiconductor layer 32 between the n electrode layer 35 and the multilayer semiconductor layer 32, and the n electrode layer 35 is multilayered. The contact with the semiconductor layer 32 is prevented.

半導体発光素子３の素子下面３０２では、ｎ電極層３５は、ｐ電極層３４とは離間して設けられ、ｐ電極層３４の周囲において多層半導体層３２のエッジ近傍を覆う。ｎ電極層３５とｐ電極層３４との間には、キャビティ基板２のキャビティ２１の内底面２１２に設けられる絶縁凸部２４（図３および図４参照））と嵌合する凹部３６が形成される。半導体発光素子３では、多層半導体層３２の４つの側面３２４全体に接する絶縁層３３が素子下面３０２まで広がって形成されており、素子下面３０２においてもｎ電極層３５と多層半導体層３２のｐ型半導体層３２３とが絶縁されている。   On the element lower surface 302 of the semiconductor light emitting element 3, the n electrode layer 35 is provided separately from the p electrode layer 34 and covers the vicinity of the edge of the multilayer semiconductor layer 32 around the p electrode layer 34. A recess 36 is formed between the n-electrode layer 35 and the p-electrode layer 34 to be fitted with the insulating protrusion 24 (see FIGS. 3 and 4) provided on the inner bottom surface 212 of the cavity 21 of the cavity substrate 2. The In the semiconductor light emitting device 3, the insulating layer 33 that contacts the entire four side surfaces 324 of the multilayer semiconductor layer 32 is formed so as to extend to the device lower surface 302. The n-type electrode layer 35 and the p-type of the multilayer semiconductor layer 32 are also formed on the device lower surface 302. The semiconductor layer 323 is insulated.

ｎ電極層３５は、ｐ電極層３４と同様に、Ａｌ，Ａｕ，Ａｇ，Ｃｕ，Ｎｉ，Ｐｔ，Ｒｈ，Ｔｉ，Ｍｏ等の金属や、当該金属およびＶ，Ｃｒのいずれかを含有する合金等により形成されており、多層半導体層３２の発光層３２２から出射された光を半導体発光素子３の内部に向けて反射する。すなわち、半導体発光素子３では、ｐ電極層３４およびｎ電極層３５が、多層半導体層３２の発光層３２２から出射された光を半導体発光素子３の内部に向けて反射する第１反射層および第２反射層となっている。   As with the p electrode layer 34, the n electrode layer 35 is made of a metal such as Al, Au, Ag, Cu, Ni, Pt, Rh, Ti, Mo, an alloy containing any of the metal and V, Cr, or the like. The light emitted from the light emitting layer 322 of the multilayer semiconductor layer 32 is reflected toward the inside of the semiconductor light emitting element 3. That is, in the semiconductor light emitting device 3, the p electrode layer 34 and the n electrode layer 35 have the first reflective layer and the first reflective layer that reflect the light emitted from the light emitting layer 322 of the multilayer semiconductor layer 32 toward the inside of the semiconductor light emitting device 3. 2 reflective layers.

ここで、第１反射層および第２反射層を合わせて半導体発光素子３の反射層と捉えると、当該反射層は、導電性を有し、かつ、透明基材３１およびｎ型半導体層３２１に電気的に接続されるとともにｐ型半導体層３２３から絶縁される部位であるｎ電極層３５と、ｐ型半導体層３２３に電気的に接続されるとともに透明基材３１およびｎ型半導体層３２１から絶縁される部位であるｐ電極層３４とを含む。半導体発光素子３では、反射層の面積、すなわち、第１反射層（ｐ電極層３４）および第２反射層（ｎ電極層３５）の合計面積は、好ましくは、半導体発光素子３の素子下面３０２および４つの素子側面３０３全体の合計面積の７０％以上１００％以下とされる。   Here, when the first reflection layer and the second reflection layer are combined and regarded as the reflection layer of the semiconductor light emitting element 3, the reflection layer has conductivity, and the transparent base material 31 and the n-type semiconductor layer 321 are connected to each other. An n electrode layer 35 that is electrically connected and insulated from the p-type semiconductor layer 323, and is electrically connected to the p-type semiconductor layer 323 and insulated from the transparent base material 31 and the n-type semiconductor layer 321. And a p-electrode layer 34 which is a portion to be formed. In the semiconductor light emitting element 3, the area of the reflective layer, that is, the total area of the first reflective layer (p electrode layer 34) and the second reflective layer (n electrode layer 35) is preferably the element lower surface 302 of the semiconductor light emitting element 3. The total area of the four element side surfaces 303 is 70% or more and 100% or less.

ｎ電極層３５の厚さは、ｐ電極層３４と同様に、好ましくは、１００ｎｍ以上５μｍ以下（より好ましくは、５００ｎｍ以上５μｍ以下）とされる。ｎ電極層３５の厚さが１００ｎｍ以上とされることにより、半導体発光素子３のキャビティ基板２への実装時におけるｎ電極層３５の耐衝撃性を十分に確保することができ、５μｍ以下とされることにより、ｎ電極層３５が過剰に厚くなることを防止して半導体発光素子３を小型化することができるとともに、半導体発光素子３の製造に要する時間を短縮することができる。   The thickness of the n electrode layer 35 is preferably 100 nm or more and 5 μm or less (more preferably 500 nm or more and 5 μm or less), similarly to the p electrode layer 34. By setting the thickness of the n electrode layer 35 to 100 nm or more, it is possible to sufficiently ensure the impact resistance of the n electrode layer 35 when the semiconductor light emitting element 3 is mounted on the cavity substrate 2, and to be 5 μm or less. As a result, the n-electrode layer 35 can be prevented from becoming excessively thick and the semiconductor light-emitting element 3 can be reduced in size, and the time required for manufacturing the semiconductor light-emitting element 3 can be shortened.

ｎ電極層３５は、ｐ電極層３４と同様に、厚さ８００ｎｍのＡｌ層、および、Ａｌ層のｐ型半導体層３２３と接する部位にＴｉまたはＭｏにより形成された厚さ１００ｎｍのコンタクト層を備える。ｎ電極層３５では、Ａｌ層の透明基材３１とは反対側（すなわち、キャビティ基板２のｎ基板電極２３（図４参照）と対向する側）に、ｎ基板電極２３と接合されるＮｉやＡｕ、Ｔｉ等による厚さ１００ｎｍ程度の接合層が形成されてもよい。また、Ａｌ層に代えて、Ａｌ同様に反射率が高いＡｇ層やＲｈ層が設けられることも好ましい。   Similar to the p electrode layer 34, the n electrode layer 35 includes an Al layer having a thickness of 800 nm and a contact layer having a thickness of 100 nm formed of Ti or Mo at a portion of the Al layer in contact with the p-type semiconductor layer 323. . In the n electrode layer 35, Ni or the Ni substrate bonded to the n substrate electrode 23 is opposite to the transparent substrate 31 of the Al layer (that is, the side facing the n substrate electrode 23 (see FIG. 4) of the cavity substrate 2). A bonding layer having a thickness of about 100 nm may be formed of Au, Ti, or the like. Further, it is also preferable to provide an Ag layer or Rh layer having a high reflectivity like Al, instead of the Al layer.

次に、半導体発光素子３の製造方法について説明する。図７は、半導体発光素子３の製造の流れを示す図であり、図８．Ａないし図８．Ｇは、製造途上の半導体発光素子３を示す断面図である。   Next, a method for manufacturing the semiconductor light emitting element 3 will be described. FIG. 7 is a diagram showing a flow of manufacturing the semiconductor light emitting device 3, and FIG. A thru | or FIG. G is a cross-sectional view showing the semiconductor light emitting device 3 under manufacturing.

半導体発光素子３が製造される際には、まず、図８．Ａに示すように、製造後に半導体発光素子３の透明基材３１となる平板状の光透過性のウエハ８３１が準備され、ウエハ８３１の一方の主面上に、製造後にｎ型半導体層３２１、発光層３２２およびｐ型半導体層３２３となる第１層８３２１、第２層８３２２および第３層８３２３が順に積層される（ステップＳ１１）。以下の説明では、便宜上、ウエハ８３１、第１層８３２１、第２層８３２２および第３層８３２３をそれぞれ、半導体発光素子３製造後の名称である「透明基材」、「ｎ型半導体層」、「発光層」および「ｐ型半導体層」にて呼ぶ（絶縁層、ｐ電極層およびｎ電極層においても同様。また、第３の実施の形態においても同様。）。   When the semiconductor light emitting device 3 is manufactured, first, FIG. As shown in A, a planar light-transmitting wafer 831 that becomes the transparent base material 31 of the semiconductor light-emitting element 3 after manufacture is prepared, and the n-type semiconductor layer 321 after manufacture is formed on one main surface of the wafer 831, A first layer 8321, a second layer 8322, and a third layer 8323, which become the light emitting layer 322 and the p-type semiconductor layer 323, are sequentially stacked (step S11). In the following description, for the sake of convenience, the wafer 831, the first layer 8321, the second layer 8322, and the third layer 8323 are respectively named “transparent substrate”, “n-type semiconductor layer”, which are names after manufacturing the semiconductor light emitting element 3. They are referred to as “light-emitting layer” and “p-type semiconductor layer” (the same applies to the insulating layer, the p-electrode layer, and the n-electrode layer. The same applies to the third embodiment).

続いて、ウエハのダイシングに利用される装置において、先端がＶ字状に傾斜したダイシングブレードにより、ｐ型半導体層８３２３側からｐ型半導体層８３２３、発光層８３２２、ｎ型半導体層８３２１および透明基材８３１の一部を切除することにより、図８．Ｂに示すように、断面が略三角形状であって格子状に配列された複数の溝部８０１が形成される（ステップＳ１２）。   Subsequently, in an apparatus used for dicing a wafer, a p-type semiconductor layer 8323, a light emitting layer 8322, an n-type semiconductor layer 8321, and a transparent substrate are formed from the p-type semiconductor layer 8323 side by a dicing blade whose tip is inclined in a V shape. By cutting off a portion of the material 831, FIG. As shown in B, a plurality of grooves 801 having a substantially triangular cross section and arranged in a grid are formed (step S12).

次に、複数の溝部８０１に囲まれた四角錐台状の突起部の表面全体に、蒸着法によりＳｉＯ２の膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図８．Ｃに示すように、複数の突起部８０２の表面に絶縁層８３３が形成される（ステップＳ１３）。 Next, a SiO 2 film is formed on the entire surface of the quadrangular frustum-shaped protrusion surrounded by the plurality of grooves 801 by vapor deposition, and then the film is subjected to masking and wet etching. Unnecessary portions of the film are removed, and FIG. As shown to C, the insulating layer 833 is formed in the surface of the some projection part 802 (step S13).

絶縁層８３３が形成されると、複数の突起部８０２の表面全体に対する金属膜の蒸着、並びに、当該金属膜に対するマスキングおよびウェットエッチングが繰り返されることにより、図８．Ｄに示すように、複数の突起部８０２の表面に、半導体発光素子３の反射層（すなわち、第１反射層および第２反射層）となるｐ電極層８３４およびｎ電極層８３５が形成される（ステップＳ１４）。   When the insulating layer 833 is formed, the deposition of the metal film on the entire surface of the plurality of protrusions 802 and the masking and wet etching on the metal film are repeated, so that FIG. As shown in D, a p-electrode layer 834 and an n-electrode layer 835 are formed on the surfaces of the plurality of protrusions 802, which are the reflective layers (that is, the first reflective layer and the second reflective layer) of the semiconductor light emitting element 3. (Step S14).

反射層が形成されると、図８．Ｅに示すように、平面視において透明基材８３１と同形状の保持部材８０３（例えば、ガラスやシリコン）により、複数の突起部８０２が透明基材８３１とは反対側から保持される。保持部材８０３の主面には粘着層８０４が形成されており、複数の突起部８０２は粘着層８０４上に貼付される（ステップＳ１５）。   When the reflective layer is formed, FIG. As shown in E, the plurality of protrusions 802 are held from the opposite side of the transparent base 831 by a holding member 803 (for example, glass or silicon) having the same shape as the transparent base 831 in plan view. An adhesive layer 804 is formed on the main surface of the holding member 803, and the plurality of protrusions 802 are pasted on the adhesive layer 804 (step S15).

そして、透明基材８３１が複数の突起部８０２とは反対側から研磨され（すなわち、透明基材８３１の保持部材８０３とは反対側の主面に対してバックグラインドが施され）、図８．Ｆに示すように、透明基材８３１の一部が除去されて複数の突起部８０２が互いに分離されることにより、複数の半導体発光素子３が得られる（ステップＳ１６）。このとき、複数の半導体発光素子３は、保持部材８０３上において互いに独立して粘着層８０４に貼付されている。その後、粘着層８０４に対して紫外線を照射して粘着層８０４の粘着力を低下させた後、図８．Ｇに示すように、ダイスピック用のヘッド８０５により半導体発光素子３が吸着されて粘着層８０４から剥離される。上述の製造方法により、半導体発光素子３を容易かつ高精度に製造することができ、製造された半導体発光素子３は、検査工程へと導かれる。   Then, the transparent substrate 831 is polished from the side opposite to the plurality of protrusions 802 (that is, the back grinding is applied to the main surface of the transparent substrate 831 opposite to the holding member 803), and FIG. As shown in F, a part of the transparent substrate 831 is removed, and the plurality of protrusions 802 are separated from each other, whereby a plurality of semiconductor light emitting elements 3 are obtained (step S16). At this time, the plurality of semiconductor light emitting elements 3 are attached to the adhesive layer 804 independently of each other on the holding member 803. Thereafter, the adhesive layer 804 is irradiated with ultraviolet rays to reduce the adhesive strength of the adhesive layer 804, and then FIG. As indicated by G, the semiconductor light emitting device 3 is adsorbed by the die pick head 805 and peeled off from the adhesive layer 804. With the above-described manufacturing method, the semiconductor light emitting device 3 can be manufactured easily and with high accuracy, and the manufactured semiconductor light emitting device 3 is guided to an inspection process.

次に、半導体発光素子３をキャビティ基板２に実装する発光装置１の製造について説明する。図９．Ａおよび図９．Ｂは、製造途上の発光装置１を示す断面図である。発光装置１が製造される際には、図９．Ａに示すように、キャビティ基板２のｐ基板電極２２上、および、ｎ基板電極２３上に熱硬化性の導電性金属ペースト２０（例えば、ＡｇペーストやＡｕペーストであり、本実施の形態では、Ａｇペースト）が塗布される。導電性金属ペースト２０に代えて、ハンダペーストが用いられてもよい。   Next, the manufacture of the light emitting device 1 for mounting the semiconductor light emitting element 3 on the cavity substrate 2 will be described. FIG. A and FIG. B is a cross-sectional view showing the light emitting device 1 in the process of manufacture. When the light emitting device 1 is manufactured, FIG. As shown in A, the thermosetting conductive metal paste 20 (for example, Ag paste or Au paste on the p substrate electrode 22 and the n substrate electrode 23 of the cavity substrate 2, in the present embodiment, Ag paste) is applied. A solder paste may be used instead of the conductive metal paste 20.

続いて、図９．Ｂに示すように、加熱ツール８０６に保持された半導体発光素子３がキャビティ２１内に挿入され、キャビティ基板２に対して押圧されることにより、半導体発光素子３のｐ電極層３４とｐ基板電極２２との間、および、半導体発光素子３のｎ電極層３５とｎ基板電極２３との間に導電性金属ペースト２０が充填された状態とされる。このとき、キャビティ基板２のｐ基板電極２２とｎ基板電極２３との間に設けられた絶縁凸部２４に半導体発光素子３の凹部３６（図６参照）が嵌合することにより、両基板電極上の導電性金属ペースト２０が接触してしまうことが防止される。また、ｎ電極層３５とｎ基板電極２３との間からはみ出した導電性金属ペースト２０は、キャビティ２１内に形成された溝部２１４に収容される（図３参照）。   Subsequently, FIG. As shown in B, when the semiconductor light emitting element 3 held by the heating tool 806 is inserted into the cavity 21 and pressed against the cavity substrate 2, the p electrode layer 34 and the p substrate electrode of the semiconductor light emitting element 3 are pressed. 22 and between the n electrode layer 35 and the n substrate electrode 23 of the semiconductor light emitting element 3 are filled with the conductive metal paste 20. At this time, the concave portions 36 (see FIG. 6) of the semiconductor light emitting element 3 are fitted into the insulating convex portions 24 provided between the p substrate electrode 22 and the n substrate electrode 23 of the cavity substrate 2, so that both the substrate electrodes The upper conductive metal paste 20 is prevented from coming into contact. Further, the conductive metal paste 20 protruding from between the n-electrode layer 35 and the n-substrate electrode 23 is accommodated in the groove 214 formed in the cavity 21 (see FIG. 3).

次に、加熱ツール８０６により、半導体発光素子３を介して導電性金属ペースト２０が加熱されて硬化することにより、半導体発光素子３がキャビティ基板２に接合されて電気的に接続される（すなわち、実装される）。その後、半導体発光素子３上に図２に示す蛍光体層４が形成されて発光装置１の製造が終了する。   Next, the conductive metal paste 20 is heated and cured through the semiconductor light emitting element 3 by the heating tool 806, so that the semiconductor light emitting element 3 is bonded to the cavity substrate 2 and electrically connected thereto (that is, Implemented). Thereafter, the phosphor layer 4 shown in FIG. 2 is formed on the semiconductor light emitting element 3, and the manufacture of the light emitting device 1 is completed.

以上に説明したように、発光装置１では、逆四角錐台状の半導体発光素子３の素子上面３０１が光出射面とされ、光出射面以外の半導体発光素子３の表面（すなわち、素子下面３０２および４つの素子側面３０３）に、第１反射層および第２反射層（すなわち、ｐ電極層３４およびｎ電極層３５）が設けられる。これにより、多層半導体層３２の発光層３２２から出射された光のうち光出射面以外に向かう光が、第１反射層および第２反射層により反射されて光出射面から出射される。その結果、半導体発光素子３の高輝度化を実現することができる。   As described above, in the light emitting device 1, the element upper surface 301 of the inverted square pyramid-shaped semiconductor light emitting element 3 is the light emitting surface, and the surface of the semiconductor light emitting element 3 other than the light emitting surface (that is, the element lower surface 302). The first reflection layer and the second reflection layer (that is, the p electrode layer 34 and the n electrode layer 35) are provided on the four element side surfaces 303). As a result, of the light emitted from the light emitting layer 322 of the multilayer semiconductor layer 32, the light that travels to other than the light emitting surface is reflected by the first reflecting layer and the second reflecting layer and emitted from the light emitting surface. As a result, high brightness of the semiconductor light emitting element 3 can be realized.

また、半導体発光素子３では、第１反射層および第２反射層が半導体発光素子３の表面に設けられているため、素子表面から離間して設けられた反射板を有する半導体発光素子に比べて、半導体発光素子３を小型化することもできる。半導体発光素子３を小型化しつつ十分な輝度を確保するためには、第１反射層および第２反射層の合計面積が、半導体発光素子３の素子下面３０２および４つの素子側面３０３全体の合計面積の７０％以上（１００％以下）とされることが好ましい。   Further, in the semiconductor light emitting element 3, since the first reflective layer and the second reflective layer are provided on the surface of the semiconductor light emitting element 3, compared with a semiconductor light emitting element having a reflector provided apart from the element surface. The semiconductor light emitting element 3 can also be reduced in size. In order to ensure sufficient luminance while reducing the size of the semiconductor light emitting element 3, the total area of the first reflective layer and the second reflective layer is the total area of the element lower surface 302 of the semiconductor light emitting element 3 and the entire four element side surfaces 303. It is preferable to be 70% or more (100% or less).

半導体発光素子３では、多層半導体層３２の一方側にのみ透明基材３１を設けることにより、多層半導体層の両側に透明基材を有する半導体発光素子と比べて、発光層３２２から出射された光が透明基材の内部において吸収されることを抑制し、半導体発光素子３の更なる高輝度化を実現することができる。また、半導体発光素子３全体における透明基材が占める割合を低減して半導体発光素子３をより小型化することができるとともに、半導体発光素子３の製造を簡素化することができる。   In the semiconductor light emitting device 3, the light emitted from the light emitting layer 322 is provided by providing the transparent base material 31 only on one side of the multilayer semiconductor layer 32, as compared with the semiconductor light emitting device having the transparent base material on both sides of the multilayer semiconductor layer. Can be suppressed from being absorbed inside the transparent substrate, and further increase in luminance of the semiconductor light emitting device 3 can be realized. In addition, the ratio of the transparent base material in the entire semiconductor light emitting element 3 can be reduced to reduce the size of the semiconductor light emitting element 3, and the manufacturing of the semiconductor light emitting element 3 can be simplified.

発光装置１は、上記のように高輝度化かつ小型化された逆四角錐台状の半導体発光素子３、および、半導体発光素子３が挿入される逆四角錐台状のキャビティ２１を有するキャビティ基板２を備える。これにより、発光装置１の高輝度化および小型化を実現することができる。   The light-emitting device 1 includes a cavity substrate having the inverted square frustum-shaped semiconductor light emitting element 3 that is increased in luminance and reduced in size as described above, and the inverted square frustum-shaped cavity 21 into which the semiconductor light emitting element 3 is inserted. 2 is provided. Thereby, high brightness and miniaturization of the light emitting device 1 can be realized.

光出射面を大きくして半導体発光素子３および発光装置１の高輝度化を実現するという観点からは、半導体発光素子３の透明基材３１の基材上面３１１と４つの基材側面３１３との間のそれぞれの角度θは、６０°以下とされることが好ましく、光出射面を小さくして半導体発光素子３および発光装置１の小型化を実現するという観点からは、当該角度θは、３０°以上とされることが好ましい。   From the viewpoint of increasing the light emitting surface to increase the brightness of the semiconductor light emitting element 3 and the light emitting device 1, the substrate upper surface 311 of the transparent substrate 31 and the four substrate side surfaces 313 of the semiconductor light emitting element 3 The respective angles θ between them are preferably 60 ° or less, and from the viewpoint of realizing miniaturization of the semiconductor light emitting element 3 and the light emitting device 1 by reducing the light emitting surface, the angle θ is 30 It is preferable that the angle is not less than °.

半導体発光素子３では、多層半導体層３２のｐ型半導体層３２３を外部の電極（すなわち、キャビティ基板２のｐ基板電極２２）に接続するｐ電極層３４が、素子下面３０２に形成されて発光層３２２からの光を反射する第１反射層の役割を兼ねており、多層半導体層３２のｎ型半導体層３２１を外部の電極（すなわち、キャビティ基板２のｎ基板電極２３）に接続するｎ電極層３５が、素子側面３０３に形成されて発光層３２２からの光を反射する第２反射層の役割を兼ねている。これにより、第１反射層および第２反射層とは別体の電極層が設けられる半導体発光素子に比べて、半導体発光素子３をさらに小型化することができ、発光装置１をより小型化することができる。また、ｐ電極層３４およびｎ電極層３５が、光出射面である素子上面３０１以外の部位に設けられることにより、発光層３２２から出射される光が光出射面において電極層により遮られることが防止される。その結果、半導体発光素子３をより高輝度化することができる。   In the semiconductor light emitting device 3, a p electrode layer 34 that connects the p-type semiconductor layer 323 of the multilayer semiconductor layer 32 to an external electrode (that is, the p substrate electrode 22 of the cavity substrate 2) is formed on the lower surface 302 of the device to form the light emitting layer. An n-electrode layer that also serves as a first reflective layer that reflects light from 322 and connects the n-type semiconductor layer 321 of the multilayer semiconductor layer 32 to an external electrode (that is, the n-substrate electrode 23 of the cavity substrate 2). 35 also serves as a second reflecting layer that is formed on the element side surface 303 and reflects light from the light emitting layer 322. As a result, the semiconductor light emitting element 3 can be further downsized and the light emitting device 1 can be further downsized as compared with a semiconductor light emitting element in which an electrode layer separate from the first reflective layer and the second reflective layer is provided. be able to. Further, the p-electrode layer 34 and the n-electrode layer 35 are provided in a portion other than the element upper surface 301 that is the light emission surface, so that the light emitted from the light emitting layer 322 is blocked by the electrode layer on the light emission surface. Is prevented. As a result, the brightness of the semiconductor light emitting element 3 can be increased.

なお、半導体発光素子３では、必ずしも、素子下面３０２に形成される第１反射層の全体が、ｐ型半導体層３２３をｐ基板電極２２に電気的に接続する経路の一部であるｐ電極層３４とされる必要はなく、また、素子側面３０３に形成される第２反射層の全体が、ｎ型半導体層３２１をｎ基板電極２３に電気的に接続する経路の一部であるｎ電極層３５とされる必要もない。   In the semiconductor light emitting device 3, the p-electrode layer is not necessarily the entirety of the first reflection layer formed on the lower surface 302 of the device, which is part of the path that electrically connects the p-type semiconductor layer 323 to the p-substrate electrode 22. 34, and the entire second reflection layer formed on the element side surface 303 is part of a path for electrically connecting the n-type semiconductor layer 321 to the n-substrate electrode 23. It is not necessary to be 35.

半導体発光素子３では、第１反射層が、ｐ型半導体層３２３をｐ基板電極２２に電気的に接続する経路の少なくとも一部を有し、第２反射層が、ｎ型半導体層３２１をｎ基板電極２３に電気的に接続する経路の少なくとも一部を有することにより、半導体発光素子３を小型化することができ、発光装置１をより小型化することができる。この場合、ｎ電極層３５は、半導体発光素子３の４つの素子側面３０３のいずれかに形成されており、ｎ基板電極２３は、キャビティ２１の４つの内側面２１３のいずれかに形成されてｎ電極層３５に対向することとなる。   In the semiconductor light emitting device 3, the first reflective layer has at least a part of the path that electrically connects the p-type semiconductor layer 323 to the p-substrate electrode 22, and the second reflective layer includes the n-type semiconductor layer 321 n. By having at least a part of the path electrically connected to the substrate electrode 23, the semiconductor light emitting element 3 can be reduced in size, and the light emitting device 1 can be further reduced in size. In this case, the n electrode layer 35 is formed on any one of the four element side surfaces 303 of the semiconductor light emitting element 3, and the n substrate electrode 23 is formed on any one of the four inner side surfaces 213 of the cavity 21. It will face the electrode layer 35.

ところで、半導体発光素子の多層半導体層は非常に薄いため、多層半導体層の側面において、ｎ電極層をｐ型半導体層に接することなくｎ型半導体層のみに接続したり、ｐ電極層をｎ型半導体層に接することなくｐ型半導体層のみに接続するためには、ｎ電極層およびｐ電極層の形成において高精度な制御が必要になる。これに対し、本実施の形態に係る半導体発光素子３の多層半導体層３２の周囲には、多層半導体層３２の４つの側面３２４に接する絶縁層３３が設けられており、ｐ電極層３４およびｎ電極層３５はそれぞれ、多層半導体層３２の側面３２４以外の部位に直接または間接的に接することにより、ｐ型半導体層３２３およびｎ型半導体層３２１に電気的に接続されている。これにより、ｐ電極層３４およびｎ電極層３５の形成を簡素化しつつ、ｐ電極層３４およびｎ電極層３５と多層半導体層３２とを接続箇所以外において確実に絶縁することができる。   By the way, since the multilayer semiconductor layer of the semiconductor light emitting device is very thin, on the side surface of the multilayer semiconductor layer, the n electrode layer is connected only to the n type semiconductor layer without contacting the p type semiconductor layer, or the p electrode layer is n type. In order to connect only to the p-type semiconductor layer without contacting the semiconductor layer, high-precision control is required in forming the n-electrode layer and the p-electrode layer. On the other hand, an insulating layer 33 in contact with the four side surfaces 324 of the multilayer semiconductor layer 32 is provided around the multilayer semiconductor layer 32 of the semiconductor light emitting element 3 according to the present embodiment. Each of the electrode layers 35 is electrically connected to the p-type semiconductor layer 323 and the n-type semiconductor layer 321 by directly or indirectly contacting a portion other than the side surface 324 of the multilayer semiconductor layer 32. Thereby, the formation of the p electrode layer 34 and the n electrode layer 35 can be simplified, and the p electrode layer 34, the n electrode layer 35, and the multilayer semiconductor layer 32 can be reliably insulated at portions other than the connection portions.

半導体発光素子３の多層半導体層３２では、ｎ型半導体層３２１が透明基材３１側に設けられており、ｐ型半導体層３２３の下側の主面（すなわち、発光層３２２とは反対側の主面）の大部分がｐ電極層３４に接している。このように、ｎ型半導体層３２１に比べて電気抵抗が高く電流が流れにくいｐ型半導体層３２３にｐ電極層３４を接続する際に、ｐ型半導体層３２３とｐ電極層３４とを直接接続し、さらに、ｐ型半導体層３２３とｐ電極層３４との接触面積を大きく確保することにより、ｐ型半導体層３２３に効率良く電流を付与することができ、半導体発光素子３および発光装置１の発光効率を向上することができる。   In the multilayer semiconductor layer 32 of the semiconductor light emitting element 3, the n-type semiconductor layer 321 is provided on the transparent base material 31 side, and the lower main surface of the p-type semiconductor layer 323 (that is, the side opposite to the light emitting layer 322). Most of the main surface is in contact with the p-electrode layer 34. As described above, when the p-electrode layer 34 is connected to the p-type semiconductor layer 323 having a higher electric resistance and less current flow than the n-type semiconductor layer 321, the p-type semiconductor layer 323 and the p-electrode layer 34 are directly connected. Furthermore, by ensuring a large contact area between the p-type semiconductor layer 323 and the p-electrode layer 34, a current can be efficiently applied to the p-type semiconductor layer 323, and the semiconductor light-emitting element 3 and the light-emitting device 1 Luminous efficiency can be improved.

発光装置１では、ｐ基板電極２２と半導体発光素子３のｐ電極層３４との間、および、ｎ基板電極２３と半導体発光素子３のｎ電極層３５との間に導電性金属ペースト２０が充填されることにより、半導体発光素子３とキャビティ基板２との間の電気的接続の信頼性を向上することができる。また、ｐ基板電極２２とｎ基板電極２３との間に絶縁凸部２４が設けられることにより、ｐ基板電極２２上に付与された導電性金属ペースト２０とｎ基板電極２３上に付与された導電性金属ペースト２０とが接触することを確実に防止することができ、ｐ基板電極２２とｎ基板電極２３とを確実に絶縁することができる。さらには、半導体発光素子３の装着時に生じる導電性金属ペースト２０の余剰分を、キャビティ２１内に形成された溝部２１４に収容することにより、ｐ基板電極２２とｎ基板電極２３とをより確実に絶縁することができる。   In the light emitting device 1, the conductive metal paste 20 is filled between the p substrate electrode 22 and the p electrode layer 34 of the semiconductor light emitting element 3 and between the n substrate electrode 23 and the n electrode layer 35 of the semiconductor light emitting element 3. As a result, the reliability of electrical connection between the semiconductor light emitting element 3 and the cavity substrate 2 can be improved. Further, by providing the insulating protrusion 24 between the p substrate electrode 22 and the n substrate electrode 23, the conductive metal paste 20 applied on the p substrate electrode 22 and the conductivity applied on the n substrate electrode 23. Contact with the conductive metal paste 20 can be reliably prevented, and the p substrate electrode 22 and the n substrate electrode 23 can be reliably insulated. Further, by storing the surplus of the conductive metal paste 20 generated when the semiconductor light emitting element 3 is mounted in the groove 214 formed in the cavity 21, the p substrate electrode 22 and the n substrate electrode 23 are more reliably connected. Can be insulated.

ところで、キャビティの内底面および内側面の間の境界に溝部が形成されていないキャビティ基板では、キャビティの製造誤差等により、キャビティへの半導体発光素子の挿入時に、設計上の位置に達する前にキャビティの上記境界に半導体発光素子のエッジが接触してしまい、半導体発光素子を所望の位置に装着することができない可能性がある。これに対し、本実施の形態に係る発光装置１では、キャビティ２１の内底面２１２および４つの内側面２１３の間の境界に沿って溝部２１４が連続的に形成されるため、半導体発光素子３のエッジと上記境界との接触が防止され、キャビティ２１の製作誤差等による影響を抑制することができる。その結果、半導体発光素子３をキャビティ基板２に容易に装着することができる。   By the way, in the case of a cavity substrate in which no groove is formed at the boundary between the inner bottom surface and the inner side surface of the cavity, the cavity before reaching the design position when the semiconductor light emitting device is inserted into the cavity due to manufacturing errors of the cavity. There is a possibility that the edge of the semiconductor light emitting element comes into contact with the above boundary, and the semiconductor light emitting element cannot be mounted at a desired position. On the other hand, in the light emitting device 1 according to the present embodiment, since the groove 214 is continuously formed along the boundary between the inner bottom surface 212 and the four inner side surfaces 213 of the cavity 21, The contact between the edge and the boundary is prevented, and the influence due to the manufacturing error of the cavity 21 can be suppressed. As a result, the semiconductor light emitting element 3 can be easily attached to the cavity substrate 2.

発光装置１では、半導体発光素子３のキャビティ基板２への実装は、必ずしも導電性金属ペースト２０を介して行われる必要はなく、例えば、キャビティ２１内のｐ基板電極２２およびｎ基板電極２３に、半導体発光素子３のｐ電極層３４およびｎ電極層３５を直接当接させた状態で、半導体発光素子３に超音波振動を付与しつつ半導体発光素子３をキャビティ基板２に対して押圧する超音波接合により行われてもよい。   In the light emitting device 1, the semiconductor light emitting element 3 is not necessarily mounted on the cavity substrate 2 via the conductive metal paste 20. For example, the p substrate electrode 22 and the n substrate electrode 23 in the cavity 21 An ultrasonic wave that presses the semiconductor light emitting element 3 against the cavity substrate 2 while applying ultrasonic vibration to the semiconductor light emitting element 3 in a state where the p electrode layer 34 and the n electrode layer 35 of the semiconductor light emitting element 3 are in direct contact with each other. It may be performed by bonding.

図１０は、発光装置１の半導体発光素子の他の好ましい例を示す断面図である。図１０に示す半導体発光素子３ａでは、第１反射層であるｐ電極層３４上に、下方に向かって突出する突起電極３９（いわゆる、バンプ）がＡｕにより形成されている。半導体発光素子３ａは、上述の超音波接合によりキャビティ基板２（図２参照）に実装され、実装の際には、突起電極３９がｐ基板電極２２（図４参照）に接合される。   FIG. 10 is a cross-sectional view showing another preferred example of the semiconductor light emitting element of the light emitting device 1. In the semiconductor light emitting element 3a shown in FIG. 10, a protruding electrode 39 (so-called bump) protruding downward is formed of Au on the p electrode layer 34 which is the first reflective layer. The semiconductor light emitting element 3a is mounted on the cavity substrate 2 (see FIG. 2) by the above-described ultrasonic bonding, and the protruding electrode 39 is bonded to the p substrate electrode 22 (see FIG. 4) at the time of mounting.

発光装置では通常、半導体発光素子の４つの素子側面がキャビティの４つの内側面（上の基板電極）に当接することにより、半導体発光素子が所定の位置に位置するように、半導体発光素子およびキャビティの形状が決定される。したがって、半導体発光素子の４つの素子側面がキャビティの４つの内側面に当接した状態で、素子下面もキャビティの内底面（上の基板電極）に当接する必要がある。このため、半導体発光素子およびキャビティの製造では、高い形状精度が要求される。   In a light-emitting device, the semiconductor light-emitting element and the cavity are usually arranged such that the four element side surfaces of the semiconductor light-emitting element are in contact with the four inner side surfaces (upper substrate electrodes) of the cavity so that the semiconductor light-emitting element is positioned at a predetermined position. Is determined. Therefore, it is necessary that the lower surface of the element also contacts the inner bottom surface (upper substrate electrode) of the cavity while the four element side surfaces of the semiconductor light emitting element are in contact with the four inner surfaces of the cavity. For this reason, high shape accuracy is required in the manufacture of semiconductor light emitting devices and cavities.

これに対して、半導体発光素子３ａでは、半導体発光素子３ａの４つの素子側面３０３がキャビティ２１の４つの内側面２１３上のｎ基板電極２３（図４参照）に当接した状態で、素子下面３０２のｐ電極層３４とキャビティ２１の内底面２１２上のｐ基板電極２２（図４参照）との間に多少の隙間があったとしても、ｐ電極層３４上に形成された突起電極３９を介して、第１反射層であるｐ電極層３４をｐ基板電極２２に確実に接合することができる。また、半導体発光素子３ａでは、ｐ電極層３４が、延展性が大きいＡｌにより形成されているため、Ａｕワイヤによる突起電極３９の形成時に、ｐ電極層３４の表面にすべり線が形成されてＡｌの新生面とＡｕとが強固に接合される。なお、半導体発光素子３ａは、導電性金属ペーストまたはハンダペーストを介してキャビティ基板２に接合されてもよい。   On the other hand, in the semiconductor light emitting element 3a, the four element side surfaces 303 of the semiconductor light emitting element 3a are in contact with the n substrate electrodes 23 (see FIG. 4) on the four inner side surfaces 213 of the cavity 21, and Even if there is a slight gap between the p-electrode layer 34 of 302 and the p-substrate electrode 22 on the inner bottom surface 212 of the cavity 21 (see FIG. 4), the protruding electrode 39 formed on the p-electrode layer 34 Thus, the p-electrode layer 34 that is the first reflective layer can be reliably bonded to the p-substrate electrode 22. In the semiconductor light emitting device 3a, since the p electrode layer 34 is formed of Al having a high spreadability, a slip line is formed on the surface of the p electrode layer 34 when the protruding electrode 39 is formed of Au wire. The new surface and Au are firmly bonded. The semiconductor light emitting element 3a may be bonded to the cavity substrate 2 through a conductive metal paste or a solder paste.

次に、本発明の第２の実施の形態に係る発光装置について説明する。図１１は、第２の実施の形態に係る発光装置１ａを示す断面図であり、図１２は、発光装置１ａの半導体発光素子３ｂを示す平面図である。図１２に示すように、半導体発光素子３ｂでは、ｐ電極層３４が素子下面３０２および４つの素子側面３０３のうち２つに形成され、ｎ電極層３５が４つの素子側面３０３のうち残り２つに形成される。その他の構成は、図１ないし図６に示す発光装置１とほぼ同様であり、以下の説明では同符号を付す。また、半導体発光素子３ｂの製造方法やキャビティ基板２への実装方法も第１の実施の形態と同様である。   Next, a light emitting device according to a second embodiment of the invention will be described. FIG. 11 is a cross-sectional view showing a light emitting device 1a according to the second embodiment, and FIG. 12 is a plan view showing a semiconductor light emitting element 3b of the light emitting device 1a. As shown in FIG. 12, in the semiconductor light emitting device 3b, the p electrode layer 34 is formed on two of the device lower surface 302 and the four device side surfaces 303, and the n electrode layer 35 is the remaining two of the four device side surfaces 303. Formed. Other configurations are substantially the same as those of the light-emitting device 1 shown in FIGS. 1 to 6, and the same reference numerals are given in the following description. Further, the manufacturing method of the semiconductor light emitting element 3b and the mounting method to the cavity substrate 2 are the same as those in the first embodiment.

図１１に示すように、発光装置１ａのキャビティ基板２では、半導体発光素子３ｂのｐ電極層３４と接合されるｐ基板電極２２が、キャビティ２１の内底面２１２、および、ｐ電極層３４が形成される２つの素子側面３０３（図１２参照）と対向する２つの内側面２１３に形成されており、ｎ電極層３５と接合されるｎ基板電極２３が他の２つの内側面２１３に形成されている。キャビティ２１内には、ｐ基板電極２２とｎ基板電極２３との間に、ｐ基板電極２２を含む領域とｎ基板電極２３を含む領域とを隔離するように線状に伸びる絶縁凸部２４が形成されている。   As shown in FIG. 11, in the cavity substrate 2 of the light emitting device 1a, the p substrate electrode 22 joined to the p electrode layer 34 of the semiconductor light emitting element 3b is formed by the inner bottom surface 212 of the cavity 21 and the p electrode layer 34. Formed on the two inner side surfaces 213 facing the two element side surfaces 303 (see FIG. 12), and the n substrate electrode 23 joined to the n electrode layer 35 is formed on the other two inner side surfaces 213. Yes. In the cavity 21, an insulating convex portion 24 extending linearly is formed between the p substrate electrode 22 and the n substrate electrode 23 so as to isolate the region including the p substrate electrode 22 and the region including the n substrate electrode 23. Is formed.

図１２に示すように、半導体発光素子３ｂでは、ｎ電極層３５とｐ電極層３４とが離間して設けられており、互いに対して絶縁されている。ｎ電極層３５とｐ電極層３４との間には、キャビティ基板２の絶縁凸部２４（図１１参照）と嵌合する凹部３６が形成されている。また、ｐ電極層３４が設けられる素子側面３０３では、図１１に示すように、絶縁層３３が透明基材３１の基材側面３１３および多層半導体層３２の側面３２４全体に接して設けられており、ｐ電極層３４と透明基材３１および多層半導体層３２とが接することが防止されている。絶縁層３３は、第１の実施の形態と同様に、多層半導体層３２の４つの側面３２４全体に接しており、ｎ電極層３５が設けられる素子側面３０３においても、ｎ電極層３５と多層半導体層３２とが接することが防止されている。ｎ電極層３５は、透明基材３１の２つの基材側面３１３に接しており、第１の実施の形態と同様に、透明基材３１を介して多層半導体層３２のｎ型半導体層３２１に電気的に接続される。また、ｐ電極層３４は、第１の実施の形態と同様に、ｐ型半導体層３２３の透明基材３１とは反対側の主面に接することによりｐ型半導体層３２３と電気的に接続される。   As shown in FIG. 12, in the semiconductor light emitting device 3b, the n electrode layer 35 and the p electrode layer 34 are provided apart from each other and insulated from each other. A recess 36 is formed between the n electrode layer 35 and the p electrode layer 34 so as to be fitted to the insulating protrusion 24 (see FIG. 11) of the cavity substrate 2. Further, in the element side surface 303 on which the p electrode layer 34 is provided, as shown in FIG. 11, the insulating layer 33 is provided in contact with the base material side surface 313 of the transparent base material 31 and the entire side surface 324 of the multilayer semiconductor layer 32. The p electrode layer 34 is prevented from contacting the transparent substrate 31 and the multilayer semiconductor layer 32. As in the first embodiment, the insulating layer 33 is in contact with the entire four side surfaces 324 of the multilayer semiconductor layer 32, and the n electrode layer 35 and the multilayer semiconductor also on the element side surface 303 where the n electrode layer 35 is provided. The contact with the layer 32 is prevented. The n electrode layer 35 is in contact with the two base material side surfaces 313 of the transparent base material 31, and on the n-type semiconductor layer 321 of the multilayer semiconductor layer 32 via the transparent base material 31, as in the first embodiment. Electrically connected. Further, the p-electrode layer 34 is electrically connected to the p-type semiconductor layer 323 by being in contact with the main surface of the p-type semiconductor layer 323 opposite to the transparent substrate 31 as in the first embodiment. The

半導体発光素子３ｂでは、多層半導体層３２の発光層３２２から出射された光のうち、光出射面である素子上面３０１以外に向かう光が、図１２に示す素子下面３０２においてｐ電極層３４により反射され、素子側面３０３においてｐ電極層３４の素子側面３０３上に設けられた部位およびｎ電極層３５により反射される。すなわち、半導体発光素子３ｂでは、ｐ電極層３４の素子下面３０２上の部位が、素子下面３０２に形成された第１反射層となり、ｐ電極層３４の素子側面３０３上の部位およびｎ電極層３５が、４つの素子側面３０３に形成された第２反射層となっている。   In the semiconductor light emitting element 3b, the light emitted from the light emitting layer 322 of the multilayer semiconductor layer 32 toward the element other than the element upper surface 301 that is the light emitting surface is reflected by the p electrode layer 34 on the element lower surface 302 shown in FIG. Then, it is reflected by the portion provided on the element side surface 303 of the p electrode layer 34 and the n electrode layer 35 on the element side surface 303. That is, in the semiconductor light emitting device 3 b, the portion on the element lower surface 302 of the p electrode layer 34 becomes the first reflective layer formed on the element lower surface 302, and the portion on the element side surface 303 of the p electrode layer 34 and the n electrode layer 35. Is the second reflective layer formed on the four element side surfaces 303.

第２の実施の形態に係る発光装置１ａでは、第１の実施の形態と同様に、多層半導体層３２の一方にのみ透明基材３１が設けられた半導体発光素子３ｂにおいて、素子下面３０２および４つの素子側面３０３に第１反射層および第２反射層となるｐ電極層３４およびｎ電極層３５が設けられることにより、半導体発光素子３ｂおよび発光装置１ａの高輝度化および小型化を実現することができる。   In the light emitting device 1a according to the second embodiment, similarly to the first embodiment, in the semiconductor light emitting element 3b in which the transparent substrate 31 is provided only on one side of the multilayer semiconductor layer 32, the element lower surfaces 302 and 4 are arranged. By providing the p-electrode layer 34 and the n-electrode layer 35 serving as the first reflection layer and the second reflection layer on one element side surface 303, it is possible to realize high brightness and downsizing of the semiconductor light emitting element 3b and the light emitting device 1a. Can do.

上述のように、発光装置では通常、半導体発光素子の４つの素子側面がキャビティの４つの内側面（上の基板電極）に当接することにより、半導体発光素子が所定の位置に位置するように、半導体発光素子およびキャビティの形状が決定される。発光装置１ａでは、特に、半導体発光素子３ｂの４つの素子側面３０３にｐ電極層３４およびｎ電極層３５の双方が形成されているため、キャビティ基板２のｐ基板電極２２およびｎ基板電極２３を、半導体発光素子３ｂのｐ電極層３４およびｎ電極層３５（すなわち、第２反射層の互いに絶縁された２つの部位）に確実に接合することができる。   As described above, in the light emitting device, normally, the four element side surfaces of the semiconductor light emitting element are in contact with the four inner side surfaces (upper substrate electrodes) of the cavity so that the semiconductor light emitting element is positioned at a predetermined position. The shapes of the semiconductor light emitting device and the cavity are determined. In the light emitting device 1a, in particular, since both the p electrode layer 34 and the n electrode layer 35 are formed on the four element side surfaces 303 of the semiconductor light emitting element 3b, the p substrate electrode 22 and the n substrate electrode 23 of the cavity substrate 2 are used. It is possible to reliably join the p-electrode layer 34 and the n-electrode layer 35 of the semiconductor light emitting element 3b (that is, two portions of the second reflective layer that are insulated from each other).

なお、キャビティ基板２では、ｐ基板電極２２は、キャビティ２１の内底面２１２に加えて４つの内側面２１３のいずれかに形成されていればよい。このとき、半導体発光素子３ｂの第２反射層である４つの素子側面３０３では、キャビティ２１の内側面２１３上のｐ基板電極２２に対向する部位にｐ電極層３４が設けられ、それ以外の部位に設けられたｎ電極層３５（すなわち、ｎ基板電極２３に接合される部位）から絶縁される。この場合であっても、上記と同様に、キャビティ基板２のｐ基板電極２２およびｎ基板電極２３を、半導体発光素子３ｂのｐ電極層３４およびｎ電極層３５に確実に接合することができる。   In the cavity substrate 2, the p substrate electrode 22 may be formed on any one of the four inner surfaces 213 in addition to the inner bottom surface 212 of the cavity 21. At this time, in the four element side surfaces 303 which are the second reflective layers of the semiconductor light emitting element 3b, the p electrode layer 34 is provided at a portion facing the p substrate electrode 22 on the inner side surface 213 of the cavity 21, and the other portions. Is insulated from the n-electrode layer 35 (that is, the portion bonded to the n-substrate electrode 23). Even in this case, similarly to the above, the p substrate electrode 22 and the n substrate electrode 23 of the cavity substrate 2 can be reliably bonded to the p electrode layer 34 and the n electrode layer 35 of the semiconductor light emitting element 3b.

次に、本発明の第３の実施の形態に係る発光装置について説明する。図１３は、第３の実施の形態に係る発光装置の半導体発光素子３ｃを示す平面図であり、図１４は、半導体発光素子３ｃを図１３中のＤ−Ｄの位置にて切断した断面図である。図１４に示すように、半導体発光素子３ｃでは、多層半導体層３２が透明基材３１の基材上面３１１上に形成されており、基材上面３１１上においてｎ型半導体層３２１、発光層３２２およびｐ型半導体層３２３の順に積層されている。半導体発光素子３ｃでは、また、多層半導体層３２上において、ｐ型半導体層３２３の透明基材３１とは反対側の主面に接するとともにｐ型半導体層３２３と電気的に接続される光透過性の透明電極層３７が設けられている。その他の構成は、図１ないし図６に示す発光装置１とほぼ同様であり、以下の説明では同符号を付す。   Next, a light emitting device according to a third embodiment of the invention will be described. FIG. 13 is a plan view showing the semiconductor light emitting element 3c of the light emitting device according to the third embodiment, and FIG. 14 is a cross-sectional view of the semiconductor light emitting element 3c cut at the position DD in FIG. It is. As shown in FIG. 14, in the semiconductor light emitting device 3 c, the multilayer semiconductor layer 32 is formed on the base material upper surface 311 of the transparent base material 31, and the n-type semiconductor layer 321, the light emitting layer 322, and The p-type semiconductor layers 323 are stacked in this order. In the semiconductor light emitting device 3 c, the light-transmitting property that is in contact with the main surface of the p-type semiconductor layer 323 opposite to the transparent base 31 on the multilayer semiconductor layer 32 and is electrically connected to the p-type semiconductor layer 323. The transparent electrode layer 37 is provided. Other configurations are substantially the same as those of the light-emitting device 1 shown in FIGS. 1 to 6, and the same reference numerals are given in the following description.

図１３および図１４に示すように、半導体発光素子３ｃでは、ｐ電極層３４が４つの素子側面３０３のうち２つに形成され、ｎ電極層３５が４つの素子側面３０３のうち残り２つおよび素子下面３０２に形成される。半導体発光素子３ｃでは、ｎ電極層３５とｐ電極層３４とが離間して設けられており、互いに対して絶縁されている。ｎ電極層３５とｐ電極層３４との間には、キャビティ基板２の絶縁凸部２４（図１１参照）と嵌合する凹部３６が形成されている。   As shown in FIGS. 13 and 14, in the semiconductor light emitting device 3 c, the p electrode layer 34 is formed on two of the four device side surfaces 303, and the n electrode layer 35 is the remaining two of the four device side surfaces 303 and It is formed on the lower surface 302 of the element. In the semiconductor light emitting device 3c, the n electrode layer 35 and the p electrode layer 34 are provided apart from each other and insulated from each other. A recess 36 is formed between the n electrode layer 35 and the p electrode layer 34 so as to be fitted to the insulating protrusion 24 (see FIG. 11) of the cavity substrate 2.

図１４に示すように、ｐ電極層３４が設けられる素子側面３０３では、絶縁層３３が透明基材３１の基材側面３１３および多層半導体層３２の側面３２４全体に接して設けられており、ｐ電極層３４と透明基材３１および多層半導体層３２とが接することが防止されている。絶縁層３３は、第１の実施の形態と同様に、多層半導体層３２の４つの側面３２４全体に接しており、ｎ電極層３５が設けられる素子側面３０３においても、ｎ電極層３５と多層半導体層３２とが接することが防止されている。   As shown in FIG. 14, in the element side surface 303 on which the p electrode layer 34 is provided, the insulating layer 33 is provided in contact with the base material side surface 313 of the transparent base material 31 and the entire side surface 324 of the multilayer semiconductor layer 32. The electrode layer 34 is prevented from contacting the transparent base material 31 and the multilayer semiconductor layer 32. As in the first embodiment, the insulating layer 33 is in contact with the entire four side surfaces 324 of the multilayer semiconductor layer 32, and the n electrode layer 35 and the multilayer semiconductor also on the element side surface 303 where the n electrode layer 35 is provided. The contact with the layer 32 is prevented.

ｎ電極層３５は、透明基材３１の２つの基材側面３１３に接しており、第１の実施の形態と同様に、透明基材３１を介して多層半導体層３２のｎ型半導体層３２１に電気的に接続される。また、ｐ電極層３４は、素子上面３０１のエッジ近傍においてＡｕにより形成された接続部３８を介して透明電極層３７に接続されることにより、透明電極層３７を介してｐ型半導体層３２３に電気的に接続される。透明電極層３７は、ＩＴＯ（酸化インジウムスズ）やＺｎＯ（酸化亜鉛）、Ｇａ２Ｏ３（酸化ガリウム）等をスパッタ蒸着することにより形成され、上下方向の厚さは、好ましくは、５０ｎｍ以上５００ｎｍ以下とされる。 The n electrode layer 35 is in contact with the two base material side surfaces 313 of the transparent base material 31, and on the n-type semiconductor layer 321 of the multilayer semiconductor layer 32 via the transparent base material 31, as in the first embodiment. Electrically connected. Further, the p electrode layer 34 is connected to the transparent electrode layer 37 via a connection portion 38 formed of Au in the vicinity of the edge of the element upper surface 301, thereby forming the p-type semiconductor layer 323 via the transparent electrode layer 37. Electrically connected. The transparent electrode layer 37 is formed by sputtering vapor deposition of ITO (indium tin oxide), ZnO (zinc oxide), Ga 2 O 3 (gallium oxide) or the like, and the thickness in the vertical direction is preferably 50 nm or more and 500 nm. It is as follows.

半導体発光素子３ｃでは、多層半導体層３２の発光層３２２から出射された光のうち、光出射面である素子上面３０１以外に向かう光が、素子下面３０２においてｎ電極層３５により反射され、素子側面３０３においてｎ電極層３５の素子側面３０３上に設けられた部位およびｐ電極層３４により反射される。すなわち、半導体発光素子３ｃでは、ｎ電極層３５の素子下面３０２上の部位が、素子下面３０２に形成された第１反射層となり、ｎ電極層３５の素子側面３０３上の部位およびｐ電極層３４が、４つの素子側面３０３に形成された第２反射層となっている。換言すれば、半導体発光素子３ｃの反射層（第１反射層および第２反射層）は、導電性を有し、かつ、透明基材３１およびｎ型半導体層３２１に電気的に接続されるとともにｐ型半導体層３２３および透明電極層３７から絶縁される部位であるｎ電極層３５と、ｐ型半導体層３２３および透明電極層３７に電気的に接続されるとともに透明基材３１およびｎ型半導体層３２１から絶縁される部位であるｐ電極層３４とを含む。   In the semiconductor light emitting element 3 c, the light emitted from the light emitting layer 322 of the multi-layer semiconductor layer 32 toward the element other than the element upper surface 301 that is the light emitting surface is reflected by the n electrode layer 35 on the element lower surface 302, At 303, the light is reflected by the portion provided on the element side surface 303 of the n-electrode layer 35 and the p-electrode layer 34. That is, in the semiconductor light emitting device 3 c, the portion of the n-electrode layer 35 on the device lower surface 302 becomes the first reflective layer formed on the device lower surface 302, and the portion of the n-electrode layer 35 on the device side surface 303 and the p-electrode layer 34. Is the second reflective layer formed on the four element side surfaces 303. In other words, the reflective layers (the first reflective layer and the second reflective layer) of the semiconductor light emitting element 3c have conductivity and are electrically connected to the transparent substrate 31 and the n-type semiconductor layer 321. The n-electrode layer 35 which is a part insulated from the p-type semiconductor layer 323 and the transparent electrode layer 37, and the transparent substrate 31 and the n-type semiconductor layer are electrically connected to the p-type semiconductor layer 323 and the transparent electrode layer 37. , And a p-electrode layer 34 that is a part insulated from 321.

次に、半導体発光素子３ｃの製造方法について説明する。図１５は、半導体発光素子３ｃの製造の流れを示す図であり、図１６．Ａないし図１６．Ｈは、製造途上の半導体発光素子３ｃを示す断面図である。半導体発光素子３ｃが製造される際には、まず、図１６．Ａに示すように、製造後に半導体発光素子３ｃの透明基材３１となる平板状の光透過性の透明基材８３１が準備され、透明基材８３１の一方の主面上に、ｎ型半導体層８３２１、発光層８３２２およびｐ型半導体層８３２３が順に積層される（ステップＳ２１）。   Next, a method for manufacturing the semiconductor light emitting element 3c will be described. 15 is a diagram showing a flow of manufacturing the semiconductor light emitting device 3c. A to FIG. H is a cross-sectional view showing the semiconductor light emitting device 3c under manufacturing. When the semiconductor light emitting device 3c is manufactured, first, FIG. As shown in A, a flat light-transmitting transparent base material 831 that becomes the transparent base material 31 of the semiconductor light emitting device 3c after the manufacture is prepared, and an n-type semiconductor layer is formed on one main surface of the transparent base material 831. 8321, the light emitting layer 8322, and the p-type semiconductor layer 8323 are laminated | stacked in order (step S21).

続いて、ｐ型半導体層８３２３上の表面全体に、蒸着法によりＡｕの膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図１６．Ｂに示すように、ｐ型半導体層８３２３上の一部に接続部８３８が形成される。そして、図１６．Ｃに示すように、ｐ型半導体層８３２３および接続部８３８上に透明電極層８３７が積層される（ステップＳ２２）。   Subsequently, after an Au film is formed on the entire surface of the p-type semiconductor layer 8323 by vapor deposition, unnecessary portions of the film are removed by performing masking and wet etching on the film. . As shown in B, a connection portion 838 is formed in part on the p-type semiconductor layer 8323. And FIG. As shown in C, the transparent electrode layer 837 is laminated on the p-type semiconductor layer 8323 and the connection portion 838 (step S22).

透明電極層８３７が形成されると、平面視において透明基材８３１と同形状の保持部材８０３が、主面上に形成されている粘着層８０４を介して透明電極層８３７に貼付され、保持部材８０３により、透明基材８３１、ｎ型半導体層８３２１、発光層８３２２、ｐ型半導体層８３２３、接続部８３８および透明電極層８３７が保持される（ステップＳ２３）。   When the transparent electrode layer 837 is formed, a holding member 803 having the same shape as the transparent base material 831 in plan view is attached to the transparent electrode layer 837 via the adhesive layer 804 formed on the main surface, and the holding member By 803, the transparent substrate 831, the n-type semiconductor layer 8321, the light emitting layer 8322, the p-type semiconductor layer 8323, the connection portion 838, and the transparent electrode layer 837 are held (step S23).

次に、ウエハのダイシングに利用される装置において、先端がＶ字状に傾斜したダイシングブレードにより、透明基材８３１側から透明基材８３１、ｎ型半導体層８３２１、発光層８３２２、ｐ型半導体層８３２３、透明電極層８３７および粘着層８０４の一部を切除することにより、図１６．Ｄに示すように、断面が略三角形状であって格子状に配列された複数の溝部８０１が形成される（ステップＳ２４）。   Next, in an apparatus used for wafer dicing, a transparent substrate 831, an n-type semiconductor layer 8321, a light emitting layer 8322, and a p-type semiconductor layer are formed from the transparent substrate 831 side by a dicing blade whose tip is inclined in a V shape. 8323, the transparent electrode layer 837, and a part of the adhesive layer 804 are excised, so that FIG. As shown in D, a plurality of grooves 801 having a substantially triangular cross section and arranged in a grid are formed (step S24).

次に、複数の溝部８０１に囲まれた四角錐台状の突起部の表面全体に、蒸着法によりＳｉＯ２の膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図１６．Ｅに示すように、複数の突起部８０２の表面に絶縁層８３３が形成される（ステップＳ２５）。 Next, a SiO 2 film is formed on the entire surface of the quadrangular frustum-shaped protrusion surrounded by the plurality of grooves 801 by vapor deposition, and then the film is subjected to masking and wet etching. Unnecessary portions of the film are removed, and FIG. As shown to E, the insulating layer 833 is formed in the surface of the some projection part 802 (step S25).

絶縁層８３３が形成されると、複数の突起部８０２の表面全体に対する金属膜の蒸着、並びに、当該金属膜に対するマスキングおよびウェットエッチングが繰り返されることにより、図１６．Ｆに示すように、複数の突起部８０２の表面に、半導体発光素子３ｃの反射層（すなわち、第１反射層および第２反射層）となるｐ電極層８３４およびｎ電極層８３５が形成される（ステップＳ２６）。ただし、この状態では、各突起部８０２上に形成されたｐ電極層８３４およびｎ電極層８３５は、各突起部８０２の周囲の溝部８０１の底部において、隣接する突起部８０２上に形成されたｐ電極層８３４およびｎ電極層８３５と連続している。そこで、図１６．Ｇに示すように、溝部８０１の底部における電極層の連続部が、ダイシングブレードにより切除される。   When the insulating layer 833 is formed, the deposition of the metal film on the entire surface of the plurality of protrusions 802, and the masking and wet etching on the metal film are repeated, so that FIG. As shown in F, a p-electrode layer 834 and an n-electrode layer 835 are formed on the surfaces of the plurality of protrusions 802, which are the reflective layers (that is, the first reflective layer and the second reflective layer) of the semiconductor light emitting element 3c. (Step S26). However, in this state, the p-electrode layer 834 and the n-electrode layer 835 formed on each protrusion 802 are formed on the adjacent protrusions 802 at the bottom of the groove 801 around each protrusion 802. The electrode layer 834 and the n electrode layer 835 are continuous. Therefore, FIG. As indicated by G, the continuous portion of the electrode layer at the bottom of the groove 801 is cut away by a dicing blade.

そして、粘着層８０４に対して紫外線を照射して粘着層８０４の粘着力を低下させた後、図１６．Ｈに示すように、ダイスピック用のヘッド８０５により、複数の突起部８０２が順次吸着されて粘着層８０４から剥離されることにより、複数の半導体発光素子３ｃが得られる（ステップＳ２７）。   And after irradiating ultraviolet rays with respect to the adhesion layer 804 and reducing the adhesive force of the adhesion layer 804, FIG. As indicated by H, a plurality of semiconductor light emitting elements 3c are obtained by the plurality of protrusions 802 being sequentially adsorbed and separated from the adhesive layer 804 by the die pick head 805 (step S27).

以上に説明したように、第３の実施の形態に係る発光装置では、第１の実施の形態と同様に、多層半導体層３２の一方にのみ透明基材３１が設けられた半導体発光素子３ｃにおいて、素子下面３０２および４つの素子側面３０３に第１反射層および第２反射層となるｐ電極層３４およびｎ電極層３５が設けられることにより、半導体発光素子３ｃおよび発光装置１ａの高輝度化および小型化を実現することができる。   As described above, in the light emitting device according to the third embodiment, in the semiconductor light emitting element 3c in which the transparent substrate 31 is provided only on one side of the multilayer semiconductor layer 32, as in the first embodiment. The p-electrode layer 34 and the n-electrode layer 35 serving as the first reflection layer and the second reflection layer are provided on the element lower surface 302 and the four element side surfaces 303, thereby increasing the brightness of the semiconductor light emitting element 3c and the light emitting device 1a. Miniaturization can be realized.

なお、半導体発光素子３ｃでは、必ずしも、素子下面３０２に形成される第１反射層の全体が、ｎ型半導体層３２１をキャビティ基板２のｎ基板電極２３（図１１参照）に電気的に接続する経路の一部であるｎ電極層３５とされる必要はなく、また、素子側面３０３に形成される第２反射層の全体が、ｎ電極層３５、並びに、ｐ型半導体層３２３および透明電極層３７をｐ基板電極２２（図１１参照）に電気的に接続する経路の一部であるｐ電極層３４とされる必要もない。   In the semiconductor light emitting device 3c, the entire first reflective layer formed on the lower surface 302 of the device necessarily electrically connects the n-type semiconductor layer 321 to the n substrate electrode 23 (see FIG. 11) of the cavity substrate 2. It is not necessary to use the n electrode layer 35 that is a part of the path, and the entire second reflective layer formed on the element side surface 303 is composed of the n electrode layer 35, the p-type semiconductor layer 323, and the transparent electrode layer. There is no need to use the p electrode layer 34 as a part of a path for electrically connecting 37 to the p substrate electrode 22 (see FIG. 11).

半導体発光素子３ｃでは、第２反射層が、ｐ型半導体層３２３および透明電極層３７をｐ基板電極２２に電気的に接続する経路の少なくとも一部を有し、第１反射層および第２反射層の少なくとも一方が、ｎ型半導体層３２１をｎ基板電極２３に電気的に接続する経路の少なくとも一部を有することにより、半導体発光素子３ｃおよび発光装置を小型化することができる。この場合、ｎ電極層３５は、半導体発光素子３ｃの素子下面３０２および４つの素子側面３０３のいずれかに形成されており、ｎ基板電極２３は、キャビティ２１の内底面２１２および４つの内側面２１３（図１１参照）のいずれかに形成されてｎ電極層３５に対向することとなる。また、ｐ電極層３４は、半導体発光素子３ｃの４つの素子側面３０３のいずれかに形成されており、ｐ基板電極２２は、キャビティ２１の４つの内側面２１３のいずれかに形成されてｐ電極層３４に対向することとなる。   In the semiconductor light emitting element 3c, the second reflective layer has at least a part of a path that electrically connects the p-type semiconductor layer 323 and the transparent electrode layer 37 to the p substrate electrode 22, and the first reflective layer and the second reflective layer When at least one of the layers has at least a part of a path that electrically connects the n-type semiconductor layer 321 to the n substrate electrode 23, the semiconductor light emitting element 3c and the light emitting device can be downsized. In this case, the n electrode layer 35 is formed on either the element lower surface 302 of the semiconductor light emitting element 3 c and the four element side surfaces 303, and the n substrate electrode 23 includes the inner bottom surface 212 of the cavity 21 and the four inner side surfaces 213. (Refer to FIG. 11) and facing the n-electrode layer 35. The p electrode layer 34 is formed on one of the four element side surfaces 303 of the semiconductor light emitting element 3c, and the p substrate electrode 22 is formed on one of the four inner side surfaces 213 of the cavity 21 to form the p electrode. It will face the layer 34.

半導体発光素子３ｃの多層半導体層３２では、第１の実施の形態と同様に、ｎ型半導体層３２１が透明基材３１側に設けられており、ｐ型半導体層３２３の上側の主面（すなわち、発光層３２２とは反対側の主面）の大部分が透明電極層３７に接している。このように、ｎ型半導体層３２１に比べて電気抵抗が高く電流が流れにくいｐ型半導体層３２３に透明電極層３７を介してｐ電極層３４を接続する際に、ｐ型半導体層３２３と透明電極層３７とを直接接続し、さらに、ｐ型半導体層３２３と透明電極層３７との接触面積を大きく確保することにより、ｐ型半導体層３２３に効率良く電流を付与することができ、半導体発光素子３ｃおよび発光装置１の発光効率を向上することができる。   In the multilayer semiconductor layer 32 of the semiconductor light emitting device 3c, the n-type semiconductor layer 321 is provided on the transparent base material 31 side as in the first embodiment, and the main surface on the upper side of the p-type semiconductor layer 323 (that is, Most of the main surface opposite to the light emitting layer 322 is in contact with the transparent electrode layer 37. As described above, when the p-electrode layer 34 is connected to the p-type semiconductor layer 323 having a higher electric resistance and less current flow than the n-type semiconductor layer 321 through the transparent electrode layer 37, the p-type semiconductor layer 323 and the transparent layer are transparent. By directly connecting the electrode layer 37 and further ensuring a large contact area between the p-type semiconductor layer 323 and the transparent electrode layer 37, a current can be efficiently applied to the p-type semiconductor layer 323, and semiconductor light emission The luminous efficiency of the element 3c and the light emitting device 1 can be improved.

第３の実施の形態に係る発光装置では、特に、半導体発光素子３ｃの多層半導体層３２が透明基材３１の基材上面３１１に配置されることにより、発光層３２２の面積を大きくすることができ、半導体発光素子３ｃの更なる高輝度化が実現される。   In the light emitting device according to the third embodiment, in particular, the area of the light emitting layer 322 can be increased by arranging the multilayer semiconductor layer 32 of the semiconductor light emitting element 3c on the base material upper surface 311 of the transparent base material 31. In addition, the brightness of the semiconductor light emitting element 3c can be further increased.

一方、第１の実施の形態に係る発光装置１では、半導体発光素子３の多層半導体層３２が、透明基材３１の基材下面３１２（すなわち、キャビティ基板２側）に配置されてキャビティ基板２と接している。このため、発光時に多層半導体層３２において発生する熱を、熱伝導性が高いキャビティ基板２を介して迅速に外部に逃がすことができ、発光装置１の放熱性を向上することができる。その結果、発熱による発光装置１のトラブルを確実に防止することができ、発光装置１の信頼性を向上することができる。特に、発光装置１では、半導体発光素子３のｐ電極層３４およびｎ電極層３５が主に、熱伝導性が高いＡｌにより形成されているため、放熱性をさらに向上することができる。   On the other hand, in the light emitting device 1 according to the first embodiment, the multilayer semiconductor layer 32 of the semiconductor light emitting element 3 is disposed on the base material lower surface 312 (that is, the cavity substrate 2 side) of the transparent base material 31 and the cavity substrate 2. Is in contact with. For this reason, the heat generated in the multilayer semiconductor layer 32 during light emission can be quickly released to the outside through the cavity substrate 2 having high thermal conductivity, and the heat dissipation of the light emitting device 1 can be improved. As a result, troubles of the light emitting device 1 due to heat generation can be reliably prevented, and the reliability of the light emitting device 1 can be improved. In particular, in the light emitting device 1, since the p electrode layer 34 and the n electrode layer 35 of the semiconductor light emitting element 3 are mainly formed of Al having high thermal conductivity, the heat dissipation can be further improved.

図１７は、半導体発光素子の他の好ましい例を示す断面図である。図１７に示す半導体発光素子３ｄは、ｎ型半導体層３２１および透明基材３１をｎ基板電極に電気的に接続する経路であるｎ電極層３５の素子下面３０２上の部位に、下方に向かって突出する突起電極３９（いわゆる、バンプ）が形成されている。半導体発光素子３ｄの実装の際には、突起電極３９がキャビティ基板のｎ基板電極に接合される。   FIG. 17 is a cross-sectional view showing another preferred example of the semiconductor light emitting device. A semiconductor light emitting element 3d shown in FIG. 17 is directed downward at a portion on the element lower surface 302 of the n electrode layer 35, which is a path for electrically connecting the n-type semiconductor layer 321 and the transparent substrate 31 to the n substrate electrode. A protruding electrode 39 (so-called bump) is formed. When the semiconductor light emitting element 3d is mounted, the protruding electrode 39 is bonded to the n substrate electrode of the cavity substrate.

次に、本発明の第４の実施の形態に係る発光装置について説明する。図１８は、第４の実施の形態に係る発光装置の半導体発光素子３ｅを示す断面図である。半導体発光素子３ｅは、赤色の光を出射するＬＥＤである。図１８に示すように、半導体発光素子３ｅは、逆四角錐台状の透明基材３１、および、透明基材３１の基材下面３１２に形成された多層半導体層３２を備え、多層半導体層３２は、ｐ型の透明基材３１の基材下面３１２上に順に積層されるｐ型半導体層３２３、発光層３２２およびｎ型半導体層３２１を備える。半導体発光素子３ｅが実装されるキャビティ基板の構成は、第１の実施の形態に係るキャビティ基板２（図３および図４参照）とほぼ同様である。   Next, a light emitting device according to a fourth embodiment of the invention will be described. FIG. 18 is a cross-sectional view showing a semiconductor light emitting element 3e of the light emitting device according to the fourth embodiment. The semiconductor light emitting element 3e is an LED that emits red light. As shown in FIG. 18, the semiconductor light emitting element 3 e includes an inverted square pyramid-shaped transparent base material 31, and a multilayer semiconductor layer 32 formed on the base material lower surface 312 of the transparent base material 31. Includes a p-type semiconductor layer 323, a light emitting layer 322, and an n-type semiconductor layer 321 that are sequentially stacked on the substrate lower surface 312 of the p-type transparent substrate 31. The configuration of the cavity substrate on which the semiconductor light emitting element 3e is mounted is almost the same as that of the cavity substrate 2 according to the first embodiment (see FIGS. 3 and 4).

半導体発光素子３ｅの素子側面３０３には、多層半導体層３２の側面全体に接する第１絶縁層３３が形成されており、第１絶縁層３３上およびｎ型半導体層３２１の下側の主面（すなわち、発光層３２２とは反対側の主面）上には、ｎ型半導体層３２１とキャビティ基板のｎ基板電極とを接続するｎ電極層３５が形成されている。半導体発光素子３ｅでは、ｎ電極層３５が多層半導体層３２のｎ型半導体層３２１に直接接することにより、ｎ電極層３５とｎ型半導体層３２１とが電気的に接続される。   A first insulating layer 33 that is in contact with the entire side surface of the multilayer semiconductor layer 32 is formed on the element side surface 303 of the semiconductor light emitting element 3e, and the main surface on the first insulating layer 33 and below the n-type semiconductor layer 321 ( That is, an n-electrode layer 35 that connects the n-type semiconductor layer 321 and the n-substrate electrode of the cavity substrate is formed on the main surface opposite to the light-emitting layer 322. In the semiconductor light emitting device 3e, the n electrode layer 35 is in direct contact with the n type semiconductor layer 321 of the multilayer semiconductor layer 32, whereby the n electrode layer 35 and the n type semiconductor layer 321 are electrically connected.

基材側面３１３のｎ電極層３５のエッジ近傍では、ｎ電極層３５上に第２絶縁層３３ａが形成されている。素子側面３０３では、基材側面３１３の基材上面３１１側のエッジから第２絶縁層３３ａ上に亘ってｐ電極層３４が形成されており、ｐ型の透明基材３１を介して多層半導体層３２のｐ型半導体層３２３と電気的に接続されている。   A second insulating layer 33 a is formed on the n electrode layer 35 in the vicinity of the edge of the n electrode layer 35 on the base material side surface 313. In the element side surface 303, a p-electrode layer 34 is formed from the edge of the substrate side surface 313 on the substrate upper surface 311 side to the second insulating layer 33 a, and the multilayer semiconductor layer is interposed via the p-type transparent substrate 31. 32 p-type semiconductor layers 323 are electrically connected.

透明基材３１の上下方向の厚さは、好ましくは、５０μｍ以上５００μｍ以下とされ、ｐ型半導体層３２３、発光層３２２およびｎ型半導体層３２１の厚さはそれぞれ、好ましくは、１００ｎｍ以上２μｍ以下、１ｎｍ以上１００ｎｍ以下、１μｍ以上５μｍ以下とされる。   The thickness in the vertical direction of the transparent substrate 31 is preferably 50 μm or more and 500 μm or less, and the thicknesses of the p-type semiconductor layer 323, the light emitting layer 322, and the n-type semiconductor layer 321 are preferably 100 nm or more and 2 μm or less, respectively. 1 nm or more and 100 nm or less, and 1 μm or more and 5 μm or less.

透明基材３１は、リン化ガリウム系化合物半導体（ＩｎａＧａｂＡｌ１−ａ−ｂＰ（ただし、０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）（Ｐ：リン））により形成されており、本実施の形態では、ＺｎやＭｇがドープされたＧａＰ（リン化ガリウム）により形成される。多層半導体層３２のｐ型半導体層３２３は、ｐ型のリン化ガリウム系化合物半導体（例えば、ＩｎＧａＡｌＰ）により形成されており、好ましくは、ＺｎやＭｇ等のｐ型不純物がドープされる。発光層３２２は、ｎ型半導体層３２１およびｐ型半導体層３２３よりもバンドギャップが小さいリン化ガリウム系化合物半導体により形成されており、複数の井戸層と複数の障壁層とが交互に積層された多重量子井戸構造とされる。ｎ型半導体層３２１は、ｎ型のリン化ガリウム系化合物半導体（例えば、ＩｎＧａＡｌＰ）により形成されており、好ましくは、ＳｉやＳｅ（セレン）等のｎ型不純物がドープされる。第１絶縁層３３、第２絶縁層３３ａ、ｐ電極層３４およびｎ電極層３５の材料や厚さ等は、第１の実施の形態と同様である。 The transparent substrate 31 is composed of a gallium phosphide-based compound semiconductor (In a Ga b Al 1- abP (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1) (P: phosphorus) In this embodiment, it is formed of GaP (gallium phosphide) doped with Zn or Mg. The p-type semiconductor layer 323 of the multilayer semiconductor layer 32 is formed of a p-type gallium phosphide compound semiconductor (for example, InGaAlP), and is preferably doped with a p-type impurity such as Zn or Mg. The light emitting layer 322 is formed of a gallium phosphide-based compound semiconductor having a smaller band gap than the n-type semiconductor layer 321 and the p-type semiconductor layer 323, and a plurality of well layers and a plurality of barrier layers are alternately stacked. It is a multi-quantum well structure. The n-type semiconductor layer 321 is formed of an n-type gallium phosphide compound semiconductor (for example, InGaAlP), and is preferably doped with an n-type impurity such as Si or Se (selenium). The materials, thicknesses, and the like of the first insulating layer 33, the second insulating layer 33a, the p electrode layer 34, and the n electrode layer 35 are the same as those in the first embodiment.

半導体発光素子３ｅでは、多層半導体層３２の発光層３２２から出射された光のうち、光出射面である素子上面３０１以外に向かう光が、素子下面３０２においてｎ電極層３５により反射され、素子側面３０３においてｎ電極層３５の素子側面３０３上に設けられた部位およびｐ電極層３４により反射される。すなわち、半導体発光素子３ｅでは、ｎ電極層３５の素子下面３０２上の部位が、素子下面３０２に形成された第１反射層となり、ｎ電極層３５の素子側面３０３上の部位およびｐ電極層３４が、４つの素子側面３０３に形成された第２反射層となっている。これにより、半導体発光素子３ｅの高輝度化および小型化を実現することができる。   In the semiconductor light emitting element 3 e, the light that is emitted from the light emitting layer 322 of the multilayer semiconductor layer 32 toward the part other than the element upper surface 301 that is the light emitting surface is reflected by the n electrode layer 35 on the element lower surface 302, At 303, the light is reflected by the portion provided on the element side surface 303 of the n-electrode layer 35 and the p-electrode layer 34. That is, in the semiconductor light emitting device 3e, the portion of the n-electrode layer 35 on the device lower surface 302 becomes the first reflective layer formed on the device lower surface 302, and the portion of the n-electrode layer 35 on the device side surface 303 and the p-electrode layer 34. Is the second reflective layer formed on the four element side surfaces 303. Thereby, high brightness and miniaturization of the semiconductor light emitting element 3e can be realized.

また、素子側面３０３においてｎ電極層３５とｐ電極層３４とが第２絶縁層３３ａを介して部分的に重なっているため、半導体発光素子３ｅの４つの素子側面３０３および素子下面３０２全体に反射層が設けられることとなり（すなわち、反射層の面積が素子下面３０２および素子側面３０３の合計面積と等しくなり）、半導体発光素子３ｅの更なる高輝度化が実現される。   Further, since the n-electrode layer 35 and the p-electrode layer 34 partially overlap with each other via the second insulating layer 33a on the element side surface 303, the reflection is reflected on the four element side surfaces 303 and the entire element lower surface 302 of the semiconductor light emitting element 3e. A layer is provided (that is, the area of the reflective layer becomes equal to the total area of the element lower surface 302 and the element side surface 303), and further increase in luminance of the semiconductor light emitting element 3e is realized.

なお、第１の実施の形態に係る半導体発光素子３（図６参照）においても、半導体発光素子３ｅと同様に、反射層の面積を素子下面３０２および素子側面３０３の合計面積と等しくすることにより、半導体発光素子３の更なる高輝度化を実現することができる。具体的には、図６に示すｐ電極層３４とｎ電極層３５との境界に設けられる凹部３６、および、凹部３６近傍のｐ電極層３４上に第２の絶縁層が設けられ、当該第２の絶縁層上までｎ電極層３５が設けられる。すなわち、半導体発光素子３の素子下面３０２上（すなわち、第１反射層上）において、ｐ電極層３４とｎ電極層３５とが、第２の絶縁層を介して部分的に重なる。このように、反射層の面積を素子下面３０２および素子側面３０３の合計面積と等しくする場合、ｐ電極層３４とｎ電極層３５とが部分的に重なる位置は、第１反射層である素子下面３０２および第２反射層である素子側面３０３の少なくとも一方に設けられていればよい。   In the semiconductor light emitting element 3 (see FIG. 6) according to the first embodiment, the area of the reflective layer is made equal to the total area of the element lower surface 302 and the element side surface 303 as in the semiconductor light emitting element 3e. Further, it is possible to further increase the brightness of the semiconductor light emitting element 3. Specifically, a second insulating layer is provided on the recess 36 provided at the boundary between the p-electrode layer 34 and the n-electrode layer 35 and the p-electrode layer 34 in the vicinity of the recess 36 shown in FIG. The n-electrode layer 35 is provided up to the second insulating layer. That is, on the element lower surface 302 of the semiconductor light emitting element 3 (that is, on the first reflective layer), the p electrode layer 34 and the n electrode layer 35 partially overlap with each other via the second insulating layer. As described above, when the area of the reflective layer is made equal to the total area of the element lower surface 302 and the element side surface 303, the position where the p electrode layer 34 and the n electrode layer 35 partially overlap is the element lower surface which is the first reflective layer. It is only necessary to be provided on at least one of 302 and the element side surface 303 which is the second reflective layer.

以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to the said embodiment, A various change is possible.

例えば、透明基材３１は、図１９に示す半導体発光素子３ｆのように、４つの基材側面３１３がそれぞれ、上部基材側面３１３１、および、上部基材側面３１３１よりも基材上面３１１との間の角度が小さい下部基材側面３１３２を備える構造とされてもよい。これにより、半導体発光素子をより一層小型化することができ、発光装置の更なる小型化を実現することができる。また、上記実施の形態に係る半導体発光素子では、素子上面３０１は必ずしも正方形とされる必要はなく、例えば、長方形とされてもよい。この場合、素子上面３０１の短辺に平行な方向の光の素子内におけるエネルギーロスが低減され、当該低減量が、素子上面３０１の長辺に平行な方向の光のエネルギーロスの増大よりも大きくなるため、半導体発光素子の発光効率を向上することができる。   For example, in the transparent base material 31, four base material side surfaces 313 are respectively closer to the upper base material side surface 3131 and the base material upper surface 311 than the upper base material side surface 3131, as in the semiconductor light emitting element 3 f shown in FIG. 19. The structure may include a lower base material side surface 3132 having a small angle therebetween. Thereby, the semiconductor light emitting element can be further miniaturized, and further miniaturization of the light emitting device can be realized. In the semiconductor light emitting device according to the above embodiment, the device upper surface 301 does not necessarily have to be a square, and may be, for example, a rectangle. In this case, the energy loss in the element in the direction parallel to the short side of the element upper surface 301 is reduced, and the reduction amount is larger than the increase in the energy loss of the light in the direction parallel to the long side of the element upper surface 301. Therefore, the light emission efficiency of the semiconductor light emitting device can be improved.

第１ないし第３の実施の形態に係る半導体発光素子では、多層半導体層３２の発光層３２２とｐ型半導体層３２３との間に、窒化ガリウム系化合物半導体により形成された中間層が設けられてもよい。中間層の厚さは、好ましくは、１ｎｍ以上５０ｎｍ以下とされる。第４の実施の形態に係る半導体発光素子３ｅでも同様に、発光層３２２とｐ型半導体層３２３との間に、リン化ガリウム系化合物半導体により形成された中間層が設けられてもよい。   In the semiconductor light emitting devices according to the first to third embodiments, an intermediate layer formed of a gallium nitride compound semiconductor is provided between the light emitting layer 322 and the p-type semiconductor layer 323 of the multilayer semiconductor layer 32. Also good. The thickness of the intermediate layer is preferably 1 nm or more and 50 nm or less. Similarly, in the semiconductor light emitting device 3e according to the fourth embodiment, an intermediate layer formed of a gallium phosphide-based compound semiconductor may be provided between the light emitting layer 322 and the p-type semiconductor layer 323.

ｐ電極層３４およびｎ電極層３５は、発光層３２２から出射される光の波長や透明基材３１の材料等に合わせて、高い反射率を得ることができる適切な金属材料により形成される。両電極層はそれぞれ、１種類の金属材料による単層構造とされてもよく、複数種類の金属材料による積層構造とされてもよい。また、ｐ電極層３４およびｎ電極層３５は、必ずしも金属には限定されず、黒鉛や導電性プラスチック等、金属以外の導電体により形成されてもよい。なお、反射率が高い絶縁層（例えば、多層構造とされた絶縁層）が形成されて第１反射層および第２反射層の一部とされてもよい。   The p electrode layer 34 and the n electrode layer 35 are formed of an appropriate metal material capable of obtaining a high reflectance in accordance with the wavelength of light emitted from the light emitting layer 322, the material of the transparent substrate 31, and the like. Each of the electrode layers may have a single-layer structure made of one kind of metal material or a laminated structure made of a plurality of kinds of metal materials. Further, the p electrode layer 34 and the n electrode layer 35 are not necessarily limited to metals, and may be formed of a conductor other than metal, such as graphite or conductive plastic. Note that an insulating layer having a high reflectance (for example, an insulating layer having a multilayer structure) may be formed to be a part of the first reflective layer and the second reflective layer.

半導体発光素子では、素子下面３０２の第１反射層、および、素子側面３０３の第２反射層は、必ずしも電極層を有する必要はない。例えば、第１の実施の形態にかかる半導体発光素子３では、第１反射層がｐ電極層３４とされ、第２反射層が、半導体発光素子３とキャビティ基板２との電気的接続に利用されない金属またはその他の材料により形成されてもよい。この場合、透明基材３１の基材上面３１１に小さい電極層が形成され、ｎ型半導体層３２１は、当該電極層および透明基材３１を介して、例えば、ワイヤボンディングにより基板電極に電気的に接続される。このとき、基材上面３１１の電極層を延展性が大きいＡｌにより形成することにより、ワイヤボンディングにおけるＡｕワイヤとの超音波接合時に、電極層表面にすべり線が形成されてＡｌ電極層の新生面とＡｕワイヤとが強固に接合される。上記のような、半導体発光素子とキャビティ基板２との電気的接続に利用されない反射層として、窒化シリコン、酸化シリコン、酸化亜鉛、酸化チタン、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化バナジウム等により形成された絶縁性の誘電体多層膜が利用されてもよい。   In the semiconductor light emitting device, the first reflective layer on the device lower surface 302 and the second reflective layer on the device side surface 303 do not necessarily have an electrode layer. For example, in the semiconductor light emitting device 3 according to the first embodiment, the first reflective layer is the p-electrode layer 34, and the second reflective layer is not used for electrical connection between the semiconductor light emitting device 3 and the cavity substrate 2. It may be formed of metal or other material. In this case, a small electrode layer is formed on the substrate upper surface 311 of the transparent substrate 31, and the n-type semiconductor layer 321 is electrically connected to the substrate electrode by wire bonding, for example, via the electrode layer and the transparent substrate 31. Connected. At this time, by forming the electrode layer on the upper surface of the base material 311 with Al having a high spreadability, a slip line is formed on the surface of the electrode layer at the time of ultrasonic bonding with the Au wire in wire bonding, and the new surface of the Al electrode layer The Au wire is firmly bonded. As a reflection layer not used for electrical connection between the semiconductor light emitting element and the cavity substrate 2 as described above, it is formed of silicon nitride, silicon oxide, zinc oxide, titanium oxide, zirconium oxide, tantalum oxide, niobium oxide, vanadium oxide, or the like. An insulating dielectric multilayer film may be used.

絶縁層３３は、必ずしも多層半導体層３２の側面３２４全面に接している必要はない。例えば、ｎ電極層３５を高精度に形成することができる場合には、ｎ電極層３５が、ｐ型半導体層３２３と絶縁されつつｎ型半導体層３２１の側面に接するように形成されてもよい（ｐ電極層３４に対しても同様）。この場合、透明基材３１は、サファイアやＳｉＣ（炭化シリコン）等、導電性が低い材料により形成されてもよい。   The insulating layer 33 is not necessarily in contact with the entire side surface 324 of the multilayer semiconductor layer 32. For example, when the n electrode layer 35 can be formed with high accuracy, the n electrode layer 35 may be formed so as to be in contact with the side surface of the n type semiconductor layer 321 while being insulated from the p type semiconductor layer 323. (The same applies to the p electrode layer 34). In this case, the transparent base material 31 may be formed of a material having low conductivity such as sapphire or SiC (silicon carbide).

第１の実施の形態に係る半導体発光素子３の製造では、ステップＳ１５において可撓性を有する保持部材８０３により複数の突起部８０２を保持しておき、ステップＳ１６における研磨時に、複数の突起部８０２が分離する直前まで研磨した後、保持部材８０３を屈曲させることにより、複数の突起部８０２の間を破断させて複数の半導体発光素子３が得られてもよい。   In the manufacture of the semiconductor light emitting device 3 according to the first embodiment, the plurality of protrusions 802 are held by the flexible holding member 803 in step S15, and the plurality of protrusions 802 are polished during polishing in step S16. After polishing until just before separation, the holding member 803 may be bent to break between the plurality of protrusions 802 to obtain a plurality of semiconductor light emitting elements 3.

第３の実施の形態に係る半導体発光素子３ｃでは、透明電極層３７に代えて、Ｎｉ等の金属により形成された非常に薄い（例えば、厚さ５０ｎｍ以下の）透光性電極層が設けられてもよい。また、電極層がメッシュ状やストライプ状に形成され、開口部（すなわち、電極層が存在しない領域）を介して光が透過（通過）する構造とされてもよい。このようなメッシュ状またはストライプ状の透光性電極層では、メッシュまたはストライプを形成する複数の線状電極のそれぞれの幅は、１０μｍ以上１００μｍ以下とされることが好ましく、複数の線状電極のピッチは、５０μｍ以上５００μｍ以下とされることが好ましい。さらには、透明電極層３７に代えて、円形や多角形の開口部が複数設けられた透光性電極層が設けられてもよい。開口部の径は、好ましくは、１０μｍ以上５００μｍ以下とされる。   In the semiconductor light emitting device 3c according to the third embodiment, instead of the transparent electrode layer 37, a very thin (for example, a thickness of 50 nm or less) translucent electrode layer formed of a metal such as Ni is provided. May be. Alternatively, the electrode layer may be formed in a mesh shape or a stripe shape so that light is transmitted (passed) through an opening (that is, a region where no electrode layer is present). In such a mesh-like or stripe-like transparent electrode layer, the width of each of the plurality of linear electrodes forming the mesh or stripe is preferably 10 μm or more and 100 μm or less. The pitch is preferably 50 μm or more and 500 μm or less. Furthermore, instead of the transparent electrode layer 37, a translucent electrode layer provided with a plurality of circular or polygonal openings may be provided. The diameter of the opening is preferably 10 μm or more and 500 μm or less.

第３の実施の形態に係る半導体発光素子３ｃの接続部３８に代えて、図２０に示す半導体発光素子３ｇのように、素子上面３０１のエッジ近傍においてｐ型半導体層３２３、発光層３２２、ｎ型半導体層３２１、透明基材３１および絶縁層３３を貫通するトレンチ３８ａが形成され、当該トレンチ３８ａ内に設けられた接続構造を介して、透明電極層３７と素子側面３０３上のｐ電極層３４とが電気的に接続されてもよい。トレンチ３８ａ内の接続構造は、ＣＶＤ（Chemical Vapor Deposition）等により形成される絶縁性の外層、および、蒸着やメッキ等により形成される導電性の内層を備える。   Instead of the connection part 38 of the semiconductor light emitting device 3c according to the third embodiment, a p-type semiconductor layer 323, a light emitting layer 322, n in the vicinity of the edge of the device upper surface 301 as in the semiconductor light emitting device 3g shown in FIG. A trench 38 a penetrating the type semiconductor layer 321, the transparent base material 31 and the insulating layer 33 is formed, and the p electrode layer 34 on the transparent electrode layer 37 and the element side surface 303 is connected via a connection structure provided in the trench 38 a. And may be electrically connected. The connection structure in the trench 38a includes an insulating outer layer formed by CVD (Chemical Vapor Deposition) or the like, and a conductive inner layer formed by vapor deposition or plating.

上記実施の形態に係る発光装置の製造において、半導体発光素子をキャビティ基板２に実装する際には、半導体発光素子とキャビティ２１の内底面２１２等との間に、異方導電性樹脂フィルムや異方導電性樹脂ペースト（半導体発光素子の素子下面３０２に突起電極が設けられている場合には、非導電性樹脂フィルムや非導電性樹脂ペーストでもよい。）等の充填材を付与した上で、超音波接合や圧着接合が行われてもよい。また、プラズマ雰囲気中において半導体発光素子に設けられたＡｕ電極層をキャビティ基板に設けられたＡｕ基板電極に向けて押圧して電極層と基板電極とを金属接合することにより、半導体発光素子がキャビティ基板に実装されてもよい。   In the manufacture of the light emitting device according to the above-described embodiment, when the semiconductor light emitting element is mounted on the cavity substrate 2, an anisotropic conductive resin film or a different material is provided between the semiconductor light emitting element and the inner bottom surface 212 of the cavity 21. After applying a filler such as a conductive resin paste (in the case where a protruding electrode is provided on the element lower surface 302 of the semiconductor light emitting element, it may be a nonconductive resin film or a nonconductive resin paste). Ultrasonic bonding or pressure bonding may be performed. In addition, the semiconductor light emitting element is cavity-bonded by pressing the Au electrode layer provided on the semiconductor light emitting element toward the Au substrate electrode provided on the cavity substrate in a plasma atmosphere to metal-bond the electrode layer and the substrate electrode. It may be mounted on a substrate.

上記実施の形態に係る半導体発光素子および発光装置の構成は、必ずしも、青色や赤色の光を出射するＬＥＤ、および、当該ＬＥＤを備える発光装置のみに適用されるものではなく、様々な波長帯の光を出射するＬＥＤ等の半導体発光素子、および、当該半導体発光素子を備える発光装置に適用されてよい。この場合、半導体発光素子の透明基材３１の材料は、出射される光の波長帯に合わせてコスト等を考慮しつつ適切に選択される。例えば、光の波長帯が２００ｎｍ以上であれば、ＡｌＮ（窒化アルミニウム）を透明基材３１として利用することができる。また、光の波長帯が２９０ｎｍ以上であればＧａ２Ｏ３、３６０ｎｍ以上であればＧａＮやＺｎＯ、３８０ｎｍ以上であればＳｉＣ、５６０ｎｍ以上であればＧａＰ、８００ｎｍ以上であればＧａＡｓ（ガリウム砒素）を透明基材３１として利用することができる。 The configurations of the semiconductor light-emitting element and the light-emitting device according to the above embodiment are not necessarily applied only to LEDs that emit blue or red light, and light-emitting devices including the LEDs, and have various wavelength bands. The present invention may be applied to a semiconductor light emitting element such as an LED that emits light, and a light emitting device including the semiconductor light emitting element. In this case, the material of the transparent substrate 31 of the semiconductor light emitting element is appropriately selected in consideration of the cost and the like according to the wavelength band of the emitted light. For example, if the wavelength band of light is 200 nm or more, AlN (aluminum nitride) can be used as the transparent substrate 31. Further, Ga 2 O 3 if the wavelength band of light is 290 nm or more, GaN or ZnO if it is 360 nm or more, SiC if it is 380 nm or more, GaP if it is 560 nm or more, GaAs (gallium arsenide) if it is 800 nm or more. Can be used as the transparent substrate 31.

本発明は、半導体発光素子および半導体発光素子を備える発光装置に利用可能であり、当該発光装置は、照明機器、表示機器、医療機器、通信機器、撮影機来、携帯電話、殺菌装置等、様々な用途に利用することができる。例えば、室内照明や車載ランプ、車のヘッドライト、液晶ディスプレイのバックライト、信号機、光通信装置、赤外線カメラやストロボ、携帯電話のキーパッド、医療機器用や空気清浄機内の殺菌ランプ、光触媒用のランプ等に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used for a semiconductor light emitting element and a light emitting device including the semiconductor light emitting element. It can be used for various purposes. For example, indoor lighting, in-vehicle lamps, car headlights, liquid crystal display backlights, traffic lights, optical communication devices, infrared cameras and strobes, mobile phone keypads, sterilization lamps for medical equipment and air purifiers, and photocatalysts It can be used for lamps and the like.

第１の実施の形態に係る発光装置の平面図The top view of the light-emitting device which concerns on 1st Embodiment 発光装置の断面図Cross section of light emitting device キャビティ基板の平面図Plan view of cavity substrate キャビティ基板の断面図Cross section of cavity substrate 半導体発光素子の平面図Plan view of semiconductor light emitting device 半導体発光素子の断面図Cross section of semiconductor light emitting device 半導体発光素子の製造の流れを示す図The figure which shows the flow of manufacture of a semiconductor light emitting element 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の発光装置を示す断面図Sectional view showing a light emitting device under production 製造途上の発光装置を示す断面図Sectional view showing a light emitting device under production 半導体発光素子の他の例を示す断面図Sectional drawing which shows the other example of a semiconductor light-emitting device 第２の実施の形態に係る発光装置の断面図Sectional drawing of the light-emitting device which concerns on 2nd Embodiment 半導体発光素子の平面図Plan view of semiconductor light emitting device 第３の実施の形態に係る発光装置の半導体発光素子の平面図The top view of the semiconductor light-emitting device of the light-emitting device concerning 3rd Embodiment 半導体発光素子の断面図Cross section of semiconductor light emitting device 半導体発光素子の製造の流れを示す図The figure which shows the flow of manufacture of a semiconductor light emitting element 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 製造途上の半導体発光素子を示す断面図Sectional view showing a semiconductor light-emitting element in production 半導体発光素子の他の例を示す断面図Sectional drawing which shows the other example of a semiconductor light-emitting device 第４の実施の形態に係る発光装置の半導体発光素子の断面図Sectional drawing of the semiconductor light-emitting device of the light-emitting device concerning 4th Embodiment 半導体発光素子の他の例を示す断面図Sectional drawing which shows the other example of a semiconductor light-emitting device 半導体発光素子の他の例を示す断面図Sectional drawing which shows the other example of a semiconductor light-emitting device

符号の説明Explanation of symbols

１，１ａ 発光装置
２ キャビティ基板
３，３ａ〜３ｇ 半導体発光素子
２０ 導電性金属ペースト
２１ キャビティ
２２ ｐ基板電極
２３ ｎ基板電極
２４ 絶縁凸部
３１ 透明基材
３２ 多層半導体層
３３ （第１）絶縁層
３３ａ 第２絶縁層
３４ ｐ電極層
３５ ｎ電極層
３７ 透明電極層
３９ 突起電極
２１１ 開口
２１２ 内底面
２１３ 内側面
２１４ 溝部
３０１ 素子上面
３０２ 素子下面
３０３ 素子側面
３１１ 基材上面
３１２ 基材下面
３１３ 基材側面
３２１ ｎ型半導体層
３２２ 発光層
３２３ ｐ型半導体層
３２４ 側面
８０１ 溝部
８０２ 突起部
８０３ 保持部材
８３１ 透明基材
８３３ 絶縁層
８３４ ｐ電極層
８３５ ｎ電極層
８３７ 透明電極層
８３２１ ｎ型半導体層
８３２２ 発光層
８３２３ ｐ型半導体層
Ｓ１１〜Ｓ１６，Ｓ２１〜Ｓ２７ ステップ DESCRIPTION OF SYMBOLS 1,1a Light-emitting device 2 Cavity substrate 3,3a-3g Semiconductor light-emitting element 20 Conductive metal paste 21 Cavity 22 P substrate electrode 23 n substrate electrode 24 Insulation convex part 31 Transparent base material 32 Multilayer semiconductor layer 33 (1st) Insulation layer 33a Second insulating layer 34 p electrode layer 35 n electrode layer 37 transparent electrode layer 39 bump electrode 211 opening 212 inner bottom surface 213 inner side surface 214 groove 301 element upper surface 302 element lower surface 303 element side surface 311 substrate upper surface 312 substrate lower surface 313 substrate Side surface 321 n-type semiconductor layer 322 Light-emitting layer 323 p-type semiconductor layer 324 Side surface 801 Groove portion 802 Projection portion 803 Holding member 831 Transparent substrate 833 Insulating layer 834 p-electrode layer 835 n-electrode layer 837 Transparent-electrode layer 8321 n-type semiconductor layer 8322 Light-emitting Layer 8323 p-type semiconductor layer S11 to S16, S 21 to S27 steps

Claims (13)

発光装置であって、
矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子と、
矩形状の開口、前記開口よりも小さい矩形状の内底面、および、４つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記４つの素子側面を前記キャビティの前記内底面および前記４つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板と、を備え、
前記半導体発光素子が、
矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、４つの基材側面を有する逆四角錐台状の光透過性の素子基材と、
前記素子基材の下面上に順に積層される第１半導体層、発光層および第２半導体層を有する多層半導体層と、
前記素子下面に形成されて前記発光層からの光を反射する第１反射層と、
前記４つの素子側面に形成されて前記発光層からの光を反射する第２反射層と、を備え、
前記第１反射層は、前記第２半導体層の前記素子基材とは反対側の主面に接するとともに前記第２半導体層を前記キャビティの前記内底面に形成された第１基板電極に電気的に接続され、
前記第２反射層は、前記第１半導体層を前記キャビティの前記４つの内側面のいずれかに形成された第２基板電極に電気的に接続されることを特徴とする発光装置。 A light emitting device,
An element upper surface which is a rectangular light emitting surface, a rectangular element lower surface parallel to the element upper surface and smaller than the element upper surface, and an inverted square frustum-shaped semiconductor light emitting element having four element side surfaces;
A rectangular opening, a rectangular inner bottom surface smaller than the opening, and an inverted quadrangular pyramid-shaped cavity having four inner surfaces are formed, and the semiconductor light emitting element includes the lower surface of the element and the four A cavity substrate inserted into the cavity with an element side face facing the inner bottom surface and the four inner side surfaces of the cavity, and
The semiconductor light emitting element is
A rectangular base material upper surface, a rectangular base material lower surface parallel to the base material upper surface and smaller than the upper surface of the base material, and an inverted square frustum-shaped light-transmitting element base material having four base material side surfaces When,
A multilayer semiconductor layer having a first semiconductor layer, a light emitting layer and a second semiconductor layer, which are sequentially laminated on the lower surface of the element substrate;
A first reflective layer that is formed on the lower surface of the element and reflects light from the light emitting layer;
A second reflective layer formed on the four element side surfaces and reflecting light from the light emitting layer ,
The first reflective layer is in contact with a main surface of the second semiconductor layer opposite to the element base, and the second semiconductor layer is electrically connected to a first substrate electrode formed on the inner bottom surface of the cavity. Connected to
The light emitting device, wherein the second reflective layer electrically connects the first semiconductor layer to a second substrate electrode formed on any one of the four inner surfaces of the cavity. 請求項１に記載の発光装置であって、
前記第１反射層上に、前記キャビティ基板の前記第１基板電極に接合される突起電極が形成されていることを特徴とする発光装置。 The light-emitting device according to claim 1 ,
A projecting electrode bonded to the first substrate electrode of the cavity substrate is formed on the first reflective layer. 請求項１または２に記載の発光装置であって、
前記第１基板電極と前記半導体発光素子との間、および、前記第２基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されていることを特徴とする発光装置。 The light-emitting device according to claim 1 or 2 ,
A light emitting device, wherein a conductive metal paste or a solder paste is filled between the first substrate electrode and the semiconductor light emitting element and between the second substrate electrode and the semiconductor light emitting element. 請求項３に記載の発光装置であって、
前記キャビティ基板は、前記キャビティ内において前記第１基板電極を含む領域と前記第２基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備えることを特徴とする発光装置。 The light-emitting device according to claim 3 ,
The light emitting device according to claim 1, wherein the cavity substrate includes an insulating protrusion extending linearly so as to isolate a region including the first substrate electrode and a region including the second substrate electrode in the cavity. 請求項１ないし４のいずれか１項に記載の発光装置であって、
前記キャビティ基板は、前記キャビティの前記内底面および前記４つの内側面の間の境界に沿って連続的に形成された溝部を備えることを特徴とする発光装置。 The light-emitting device according to any one of claims 1 to 4 ,
The light emitting device , wherein the cavity substrate includes a groove portion continuously formed along a boundary between the inner bottom surface and the four inner side surfaces of the cavity. 発光装置であって、
矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子と、
矩形状の開口、前記開口よりも小さい矩形状の内底面、および、４つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記４つの素子側面を前記キャビティの前記内底面および前記４つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板と、を備え、
前記半導体発光素子が、
矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、４つの基材側面を有する逆四角錐台状の光透過性の素子基材と、
前記素子基材の上面上に順に積層される第１半導体層、発光層および第２半導体層を有する多層半導体層と、
前記素子下面に形成されて前記発光層からの光を反射する第１反射層と、
前記４つの素子側面に形成されて前記発光層からの光を反射する第２反射層と、を備え、
さらに、前記第２半導体層の前記素子基材とは反対側の主面に接するとともに前記第２反射層と電気的に接続される透光性電極層を備え、
前記第２反射層は、前記第２半導体層および前記透光性電極層を前記キャビティの前記４つの内側面のいずれかに形成された第１基板電極に電気的に接続され、
前記第１反射層および前記第２反射層の少なくとも一方は、前記第１半導体層を前記キャビティの前記内底面および前記４つの内側面のいずれかに形成された第２基板電極に電気的に接続されることを特徴とする発光装置。 A light emitting device,
An element upper surface which is a rectangular light emitting surface, a rectangular element lower surface parallel to the element upper surface and smaller than the element upper surface, and an inverted square frustum-shaped semiconductor light emitting element having four element side surfaces;
A rectangular opening, a rectangular inner bottom surface smaller than the opening, and an inverted quadrangular pyramid-shaped cavity having four inner surfaces are formed, and the semiconductor light emitting element includes the lower surface of the element and the four A cavity substrate inserted into the cavity with an element side face facing the inner bottom surface and the four inner side surfaces of the cavity, and
The semiconductor light emitting element is
A rectangular base material upper surface, a rectangular base material lower surface parallel to the base material upper surface and smaller than the upper surface of the base material, and an inverted square frustum-shaped light-transmitting element base material having four base material side surfaces When,
A multilayer semiconductor layer having a first semiconductor layer, a light emitting layer and a second semiconductor layer, which are sequentially stacked on the upper surface of the element substrate;
A first reflective layer that is formed on the lower surface of the element and reflects light from the light emitting layer;
A second reflective layer formed on the four element side surfaces and reflecting light from the light emitting layer,
Furthermore, a translucent electrode layer that is in contact with the main surface of the second semiconductor layer opposite to the element base and is electrically connected to the second reflective layer,
The second reflective layer is electrically connected to the first substrate electrode formed on any one of the four inner surfaces of the cavity, the second semiconductor layer and the translucent electrode layer ,
At least one of the first reflective layer and the second reflective layer electrically connects the first semiconductor layer to a second substrate electrode formed on one of the inner bottom surface and the four inner side surfaces of the cavity. light-emitting device characterized in that it is. 請求項６に記載の発光装置であって、
前記第１反射層は、前記第１半導体層を前記第２基板電極に電気的に接続され、
前記第１反射層上に、前記第２基板電極に接合される突起電極が形成されていることを特徴とする発光装置。 The light-emitting device according to claim 6 ,
The first reflective layer is electrically connected to the first semiconductor layer on the second substrate electrode,
A projecting electrode to be joined to the second substrate electrode is formed on the first reflective layer. 請求項６または７に記載の発光装置であって、
前記第１基板電極と前記半導体発光素子との間、および、前記第２基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されていることを特徴とする発光装置。 The light-emitting device according to claim 6 or 7 ,
A light emitting device, wherein a conductive metal paste or a solder paste is filled between the first substrate electrode and the semiconductor light emitting element and between the second substrate electrode and the semiconductor light emitting element. 請求項８に記載の発光装置であって、
前記キャビティ基板は、前記キャビティ内において前記第１基板電極を含む領域と前記第２基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備えることを特徴とする発光装置。 The light-emitting device according to claim 8 ,
The light emitting device according to claim 1, wherein the cavity substrate includes an insulating protrusion extending linearly so as to isolate a region including the first substrate electrode and a region including the second substrate electrode in the cavity. 請求項６ないし９のいずれか１項に記載の発光装置であって、
前記キャビティ基板は、前記キャビティの前記内底面および前記４つの内側面の間の境界に沿って連続的に形成された溝部を備えることを特徴とする発光装置。 The light emitting device according to any one of claims 6 to 9 ,
The light emitting device , wherein the cavity substrate includes a groove portion continuously formed along a boundary between the inner bottom surface and the four inner side surfaces of the cavity. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、
ａ）平板状の光透過性の素子基材の一方の主面上に、第１半導体層、発光層および第２半導体層を順に積層する工程と、
ｂ）前記第２半導体層側から前記第２半導体層、前記発光層、前記第１半導体層および前記素子基材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、
ｃ）前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、
ｄ）前記素子基材を前記複数の突起部とは反対側から研磨し、前記複数の突起部を互いに分離させて複数の半導体発光素子を得る工程と、
を備えることを特徴とする半導体発光素子の製造方法。 A method of manufacturing a semiconductor light emitting device having an inverted quadrangular truncated pyramid shape having a rectangular light emitting surface, an element upper surface, a rectangular element lower surface parallel to the element upper surface and smaller than the element upper surface, and four element side surfaces. There,
a) a step of sequentially laminating a first semiconductor layer, a light emitting layer, and a second semiconductor layer on one main surface of a planar light-transmitting element substrate;
b) The second semiconductor layer, the light emitting layer, the first semiconductor layer, and a part of the element base material are cut out from the second semiconductor layer side so that the cross section is substantially triangular and arranged in a lattice shape Forming a plurality of grooves formed,
c) forming a reflective layer on the surface of the plurality of quadrangular pyramid-shaped projections surrounded by the plurality of grooves;
d) polishing the element substrate from a side opposite to the plurality of protrusions, and separating the plurality of protrusions from each other to obtain a plurality of semiconductor light emitting elements;
The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned. 請求項１１に記載の半導体発光素子の製造方法であって、
前記ｂ）工程と前記ｃ）工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、
前記反射層が、導電性を有し、かつ、
前記第１半導体層および前記素子基材に電気的に接続されるとともに前記第２半導体層から絶縁される部位と、
前記第２半導体層に電気的に接続されるとともに前記第１半導体層および前記素子基材から絶縁される部位と、
を含むことを特徴とする半導体発光素子の製造方法。 It is a manufacturing method of the semiconductor light emitting element according to claim 11 ,
A step of forming an insulating layer on the surfaces of the plurality of protrusions between the step b) and the step c);
The reflective layer has electrical conductivity; and
A portion electrically connected to the first semiconductor layer and the element substrate and insulated from the second semiconductor layer;
A portion electrically connected to the second semiconductor layer and insulated from the first semiconductor layer and the element substrate;
The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、４つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、
ａ）平板状の光透過性の素子基材の一方の主面上に、第１半導体層、発光層および第２半導体層を順に積層する工程と、
ｂ）前記第２半導体層上に透光性電極層を積層する工程と、
ｃ）粘着性を有する保持部材を前記透光性電極層側から貼付する工程と、
ｄ）前記素子基材側から前記素子基材、前記第１半導体層、前記発光層、前記第２半導体素子、前記透光性電極層および前記保持部材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、
ｅ）前記保持部材上において前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、
ｆ）前記複数の突起部を前記保持部材から剥離することにより複数の半導体発光素子を得る工程と、
を備えることを特徴とする半導体発光素子の製造方法。 A method of manufacturing a semiconductor light emitting device having an inverted quadrangular truncated pyramid shape having a rectangular light emitting surface, an element upper surface, a rectangular element lower surface parallel to the element upper surface and smaller than the element upper surface, and four element side surfaces. There,
a) a step of sequentially laminating a first semiconductor layer, a light emitting layer, and a second semiconductor layer on one main surface of a planar light-transmitting element substrate;
b) laminating a translucent electrode layer on the second semiconductor layer;
c) attaching the adhesive holding member from the translucent electrode layer side;
d) From the element substrate side, the element substrate, the first semiconductor layer, the light emitting layer, the second semiconductor element, the translucent electrode layer, and a part of the holding member are cut away so that a cross section is obtained. Forming a plurality of grooves that are substantially triangular and arranged in a lattice pattern;
e) forming a reflective layer on the surfaces of the plurality of quadrangular pyramid-shaped projections surrounded by the plurality of grooves on the holding member;
f) obtaining a plurality of semiconductor light emitting elements by peeling the plurality of protrusions from the holding member;
The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned.
JP2006312588A 2006-11-20 2006-11-20 Light emitting device and method for manufacturing semiconductor light emitting element Expired - Fee Related JP4655029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312588A JP4655029B2 (en) 2006-11-20 2006-11-20 Light emitting device and method for manufacturing semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312588A JP4655029B2 (en) 2006-11-20 2006-11-20 Light emitting device and method for manufacturing semiconductor light emitting element

Publications (2)

Publication Number Publication Date
JP2008130721A JP2008130721A (en) 2008-06-05
JP4655029B2 true JP4655029B2 (en) 2011-03-23

Family

ID=39556273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312588A Expired - Fee Related JP4655029B2 (en) 2006-11-20 2006-11-20 Light emitting device and method for manufacturing semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP4655029B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084118B2 (en) 2015-02-13 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor light-emitting device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211996B2 (en) * 2008-09-30 2013-06-12 豊田合成株式会社 Light emitting device
JP5286045B2 (en) * 2008-11-19 2013-09-11 スタンレー電気株式会社 Manufacturing method of semiconductor light emitting device
WO2010074288A1 (en) * 2008-12-28 2010-07-01 有限会社Ｍｔｅｃ Light emitting diode module driven with high voltage
JP5588882B2 (en) * 2008-12-28 2014-09-10 有限会社Ｍｔｅｃ Light emitting diode module
JP5232027B2 (en) * 2009-01-26 2013-07-10 パナソニック株式会社 Light emitting device
JPWO2011037185A1 (en) * 2009-09-24 2013-02-21 京セラ株式会社 Mounting substrate, light emitter, and manufacturing method of mounting substrate
JP5855344B2 (en) * 2010-02-12 2016-02-09 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． Light emitting diode chip having distributed Bragg reflector and method of manufacturing the same
KR100999733B1 (en) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
KR20130051708A (en) * 2011-11-10 2013-05-21 삼성전기주식회사 Semiconductor package and method for manufacturing the same
JP6025410B2 (en) * 2012-06-12 2016-11-16 株式会社ディスコ Optical device processing method
JP6029338B2 (en) * 2012-06-12 2016-11-24 株式会社ディスコ Optical device processing method
JP5989420B2 (en) 2012-06-28 2016-09-07 株式会社東芝 Semiconductor light emitting device
JP5368620B1 (en) * 2012-11-22 2013-12-18 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
CN111628062A (en) * 2013-04-11 2020-09-04 亮锐控股有限公司 Top-emitting semiconductor light-emitting device
JP2015122452A (en) * 2013-12-25 2015-07-02 サンケン電気株式会社 Light-emitting device
KR102441311B1 (en) * 2015-04-20 2022-09-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light Emitting Device
KR102531109B1 (en) * 2016-05-17 2023-05-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and lighting module having the same
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100758A (en) * 2000-07-06 2002-04-05 Seiko Epson Corp Device comprising functional block, manufacturing method thereof, and optical transmission device
JP2004103672A (en) * 2002-09-06 2004-04-02 Toshiba Corp Semiconductor light emitting element and device thereof
JP2006080124A (en) * 2004-09-07 2006-03-23 Seiko Epson Corp Light emitting device and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892751U (en) * 1981-12-17 1983-06-23 三洋電機株式会社 light emitting diode element
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100758A (en) * 2000-07-06 2002-04-05 Seiko Epson Corp Device comprising functional block, manufacturing method thereof, and optical transmission device
JP2004103672A (en) * 2002-09-06 2004-04-02 Toshiba Corp Semiconductor light emitting element and device thereof
JP2006080124A (en) * 2004-09-07 2006-03-23 Seiko Epson Corp Light emitting device and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084118B2 (en) 2015-02-13 2018-09-25 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US10777712B2 (en) 2015-02-13 2020-09-15 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US10964854B2 (en) 2015-02-13 2021-03-30 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US11631791B2 (en) 2015-02-13 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor light-emitting device

Also Published As

Publication number Publication date
JP2008130721A (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4655029B2 (en) Light emitting device and method for manufacturing semiconductor light emitting element
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
KR101627010B1 (en) Semiconductor light emitting device including metal reflecting layer
TWI613737B (en) Method for manufacturing light emitting device
US10069040B2 (en) Light emitting diode and method of fabricating the same
KR101546929B1 (en) Light emitting diode and led module having the same
TWI572054B (en) High brightness light emitting diode structure and the manufacturing method thereof
WO2012091008A1 (en) Semiconductor light-emitting device
CN103855149A (en) Inverted high-voltage light-emitting diode and manufacturing method thereof
JP2008091459A (en) Led illumination apparatus and manufacturing method thereof
KR20160149827A (en) Light emitting device including multiple wavelength conversion units and method of making the same
KR102461968B1 (en) Light emitting device
JP2006073618A (en) Optical element and manufacturing method thereof
TWI583022B (en) Light emitting diode package, light emitting diode die and method for manufacuring the same
JP6136717B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
TW201203611A (en) Light emitting device and its manufacturing method
JP6551210B2 (en) Light emitting device
JP6398541B2 (en) Lead frame and light emitting device
CN114141924B (en) Light emitting diode and preparation method thereof
CN116895721A (en) Light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090728

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees