JP4652308B2 - エラー検出システム及びエラー検出方法 - Google Patents
エラー検出システム及びエラー検出方法 Download PDFInfo
- Publication number
- JP4652308B2 JP4652308B2 JP2006293371A JP2006293371A JP4652308B2 JP 4652308 B2 JP4652308 B2 JP 4652308B2 JP 2006293371 A JP2006293371 A JP 2006293371A JP 2006293371 A JP2006293371 A JP 2006293371A JP 4652308 B2 JP4652308 B2 JP 4652308B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- switching means
- storage device
- central control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Small-Scale Networks (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、データのエラーを検出するエラー検出装置に関する。特に、複数の通信ネットワーク間でのデータの中継を行う車載ゲートウェイ装置に搭載されて好適なエラー検出システム及びエラー検出方法に関する。
近年、車両には図２４に示すようにエンジンＥＣＵ、ドア制御ＥＣＵ、エアバックＥＣＵ、オーディオＥＣＵ、ナビゲーションＥＣＵなど複数のＥＣＵが搭載されるようになってきている。これらのＥＣＵを車両に搭載された異なる通信方式及び異なる通信速度を有する複数のＬＡＮ間で通信させるには、その橋渡しをするゲートウェイ装置が必要である。特許文献１及び２には、このゲートウェイ装置のルーティング機能をソフトウェアによって実現した技術が開示されている。
ゲートウェイ装置は、複数の異なるネットワーク間で授受されるデータの中継を行い、通信プロトコル変換、パケットフィルタリングなどのゲートウェイ機能を実現する。これにより、異なるネットワークに接続されたノード間で通信を行うことができる。
このように複数の装置間をネットワークで接続し、通信によってデータを送受信するようになると、通信によるデータエラーが発生する可能性がある。また、メモリに格納したデータもビット化けなどによってエラーが発生する可能性がある。このため、データのチェック機能を備えた装置を搭載して、データの信頼性を高める工夫がなされているが、チェック機能そのものが正常に動作しているかどうかを検証する装置がなければ、データの信頼性は低下する。
特許文献３では、メモリに入力するデータのうち、パリティジェネレータによって生成されたパリティビットをエラージェネレータによって反転させ、誤った情報をパリティ用メモリに記憶させる。リードサイクル時にこの情報をメモリデータと比較してパリティチェッカーからエラー信号が出るように構成している。
しかしながら、特許文献３に開示された発明は、パリティジェネレータの出力信号を、エラージェネレータによって反転させることで診断用の信号を生成しているので、パリティチェック装置の試験を行うときに、パリティジェネレータの故障と、エラージェネレータの故障とを区別することができないという問題がある。
本発明は上記事情に鑑みてなされたものであり、エラー検出機能の詳細な故障診断を行うことができるエラー検出装置、エラー検出方法を提供することを目的とする。
かかる目的を達成するために本発明のエラー検出システムは、中央制御装置と、記憶装置と、前記中央制御装置から前記記憶装置に送信され、前記記憶装置に記憶させるデータ列のエラーを検出するエラー検出装置とを有するエラー検出システムであって、前記エラー検出装置は、前記中央制御装置から前記記憶装置に送信されるデータ列に、該データ列の誤りを検出するためのパリティビットを診断データとして付加するパリティビット生成手段と、前記記憶装置から読み出されたデータ列の誤りを、前記データ列に付加された診断データを参照して判定するエラー検出手段と、前記パリティビット生成手段が生成した診断データ、又は前記中央制御装置から送られる診断データのいずれか一方を選択し、前記中央制御装置から前記記憶装置に送信されるデータ列に選択した診断データを付加させるデータ切替手段とを有し、前記中央制御装置は、前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段によって選択されてデータ列に付加され、前記記憶装置に記憶された後、前記記憶装置から読み出され、前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かの判定と、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択する状態で、前記記憶装置にデータ列と共に送られて記憶された後、前記記憶装置から読み出されて前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かの判定とに基づき、前記データ切替手段の固着異常を判定し、また、前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が、診断データを用いた前記エラー検出手段の診断結果が正常又は異常となる値の診断データを前記データ切替手段に送って前記記憶装置にデータ列と共に記憶させた後、前記記憶装置から読み出されたデータ列に対する前記エラー検出手段の判定結果と、前記中央制御装置が前記データ切替手段に送った診断データの値が示す診断結果とが一致するか否かの判定に基づき、前記エラー検出手段の故障を判定することを特徴としている。
本発明によれば、エラー検出装置の詳細な故障診断を行うことができる。
本発明によれば、エラー検出装置の詳細な故障診断を行うことができる。
本発明のエラー検出方法は、中央制御装置と、記憶装置と、前記中央制御装置から前記記憶装置に送信され、前記記憶装置に記憶させるデータ列のエラーを検出するエラー検出装置とを備え、前記エラー検出装置は、前記中央制御装置から前記記憶装置に送信されるデータ列に、該データ列の誤りを検出するためのパリティビットを診断データとして付加するパリティビット生成手段と、前記記憶装置から読み出されたデータ列の誤りを、前記データ列に付加された診断データを参照して判定するエラー検出手段と、前記パリティビット生成手段が生成した診断データ、又は前記中央制御装置から送られる診断データのいずれか一方を選択し、前記中央制御装置から前記記憶装置に送信されるデータ列に選択した診断データを付加させるデータ切替手段とを備えるエラー検出システムにおけるエラー検出方法であって、前記中央制御装置において、前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段によってデータ列に付加されて前記記憶装置に記憶された後、前記記憶装置から読み出され、前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かを判定する第１判定ステップと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択する状態で、前記記憶装置にデータ列と共に送られて記憶された後、前記記憶装置から読み出されて前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かを判定する第２判ステップとを有する前記データ切替手段の固着異常判定ステップと、前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が、診断データを用いた前記エラー検出手段の診断結果が正常又は異常となる値の診断データを前記データ切替手段に送って前記記憶装置にデータ列と共に記憶させた後、前記記憶装置から読み出されたデータ列に対する前記エラー検出手段の判定結果と、前記中央制御装置が前記データ切替手段に送った診断データの値が示す診断結果とが一致するか否かの判定に基づき、前記エラー検出手段の故障を判定する故障判定ステップとを実行することを特徴としている。
本発明によれば、エラー検出機能の詳細な故障診断を行うことができる。
添付図面を参照しながら本発明の最良の実施例を説明する。
まず、図１を参照しながら本実施例のエラー検出装置１０００の構成について説明する。
ＣＰＵ Ｉ／Ｆ部１１００と、メモリ１２００とをつなぐバス配線には、パリティビット生成部（本発明のエラー検出データ生成手段に該当する）１３０１と、選択回路（本発明のデータ切替手段に該当する）１３０２とを備えたパリティビット付加部１３００が接続されている。
パリティビット生成部１３０１は、ＣＰＵ（本発明の診断データ送信手段と故障診断手段とに該当する）からメモリ１２００に書き込まれるデータ列にパリティ演算を行い、演算結果のパリティビットをデータ列に付加する。例えば、３２ビットデータをメモリ１２００に書き込む時には、３１ビットからなるデータ列にパリティ演算を行い、演算結果のパリティビットをデータ列の最上位のビット（３２ビット目）に付加する。
ＣＰＵ Ｉ／Ｆ部１１００と、メモリ１２００とをつなぐバス配線には、パリティビット生成部（本発明のエラー検出データ生成手段に該当する）１３０１と、選択回路（本発明のデータ切替手段に該当する）１３０２とを備えたパリティビット付加部１３００が接続されている。
パリティビット生成部１３０１は、ＣＰＵ（本発明の診断データ送信手段と故障診断手段とに該当する）からメモリ１２００に書き込まれるデータ列にパリティ演算を行い、演算結果のパリティビットをデータ列に付加する。例えば、３２ビットデータをメモリ１２００に書き込む時には、３１ビットからなるデータ列にパリティ演算を行い、演算結果のパリティビットをデータ列の最上位のビット（３２ビット目）に付加する。
選択回路１３０２は、データ列に付加するパリティビットを、パリティビット生成部１３０１の演算結果とするか、ＣＰＵから出力されるパリティビットとするかを選択する回路である。選択回路１３０２には、ＣＰＵから出力される強制発生許可信号が入力されている。選択回路１３０２は、この強制発生許可信号が入力されると、データ列に付加するパリティビットをパリティビット生成部１３０１の出力からＣＰＵの出力に切り替える。ＣＰＵで、パリティ演算結果が正常又は異常となる診断データ（１ビット）を生成して、試験用のデータ列に付加する。診断データを付加されたデータ列が、メモリ１２００に書き込まれると、ＣＰＵは書き込んだデータ列のアドレスと、このデータ列に付加した診断データの正誤情報とを関連付けて記憶する。
またＣＰＵ Ｉ／Ｆ部１１００と、メモリ１２００とをつなぐバス配線には、パリティチェック部１４０１を備えたチェック部１４００が設けられている。パリティチェク部（本発明のエラー検出手段に該当する）１４０１は、メモリ１２００から読み出されるデータ列にパリティチェックを行い、パリティチェックの結果をＣＰＵに出力する。
ＣＰＵは、試験用のデータ列をメモリ１２００に所定回書き込むと、書き込んだ試験用のデータ列をメモリ１２００から読み出す。チェック部１４００は、メモリ１２００から読み出されたデータ列に対して、パリティチェック部１４０１でチェックを行う。チェック結果は、ＣＰＵに通知される。
ＣＰＵは、メモリ１２００からデータ列を読み出すと、付加したパリティビットの正誤情報と、パリティチェック部１４０１によるパリティチェックの結果とからパリティチェック部１４０１の動作を検証する。
ＣＰＵは、メモリ１２００からデータ列を読み出すと、付加したパリティビットの正誤情報と、パリティチェック部１４０１によるパリティチェックの結果とからパリティチェック部１４０１の動作を検証する。
図２に示すフローチャートを参照しながら本実施例の動作手順を説明する。
ＣＰＵは、パリティチェック部１４０１の診断を開始すると（ステップＴ１）、まず、強制発生許可信号をオンに設定する（ステップＴ２）。
強制発生許可信号をオンにすると、ＣＰＵは、試験用のデータの最上位ビット（パリティビット）に、パリティチェックの結果を正常又は異常にする診断データ（１ビット）を付加して、メモリ１２００に書き込む（ステップＴ３）。また、ＣＰＵは、メモリ１２００に書き込んだデータ列のアドレスと、このデータ列に付加した診断データの正誤情報とを保存する（ステップＴ４）。
ＣＰＵは、パリティチェック部１４０１の診断を開始すると（ステップＴ１）、まず、強制発生許可信号をオンに設定する（ステップＴ２）。
強制発生許可信号をオンにすると、ＣＰＵは、試験用のデータの最上位ビット（パリティビット）に、パリティチェックの結果を正常又は異常にする診断データ（１ビット）を付加して、メモリ１２００に書き込む（ステップＴ３）。また、ＣＰＵは、メモリ１２００に書き込んだデータ列のアドレスと、このデータ列に付加した診断データの正誤情報とを保存する（ステップＴ４）。
試験用のデータの書き込み回数が所定回数に達すると（ステップＴ５／ＹＥＳ）、ＣＰＵはメモリ１２００から試験用のデータ列を読み出す。このときパリティチェック部１４０１は、読み出された試験用のデータに対してパリティチェックを実行する（ステップＴ６）。試験用のデータのパリティチェックの結果を取得すると、ＣＰＵは、パリティチェック結果と、保存していた診断データの正誤情報とからパリティチェック部１４０１が正常に動作しているか否かを判定する。
また、選択回路１３０２の固着異常によってパリティチェックの結果に異常が生じている場合もある。
まず、選択回路１３０２がＣＰＵからの信号を出力するように強制発生許可信号をオンにする。そして、診断用データとして「０」と「１」とを切り替えてメモリ１２００に格納する。このとき、メモリ１２００から読み出された診断用データと、ＣＰＵが出力した診断用のデータとを比較して、両データが一致しているかを判定する。両データが一致している場合には、次に強制発生許可信号をＯＦＦにする。そして、ＣＰＵは、診断用データとして「０」と「１」とを切り替えて出力する。
このとき、メモリ１２００から読み出したデータと、出力した診断用データとを比較して両データが一致しているか否かを判定する。両データが一致していないときに選択回路１３０２は固着異常を生じていないと判定することができる。
まず、選択回路１３０２がＣＰＵからの信号を出力するように強制発生許可信号をオンにする。そして、診断用データとして「０」と「１」とを切り替えてメモリ１２００に格納する。このとき、メモリ１２００から読み出された診断用データと、ＣＰＵが出力した診断用のデータとを比較して、両データが一致しているかを判定する。両データが一致している場合には、次に強制発生許可信号をＯＦＦにする。そして、ＣＰＵは、診断用データとして「０」と「１」とを切り替えて出力する。
このとき、メモリ１２００から読み出したデータと、出力した診断用データとを比較して両データが一致しているか否かを判定する。両データが一致していないときに選択回路１３０２は固着異常を生じていないと判定することができる。
上記手順で選択回路１３０２の固着異常を判定した後に、パリティチェック部１４０１の故障診断を行うことで、エラー検出の精度を高めることができる。
次に、上述したエラー検出装置１０００を搭載した車載ゲートウェイ装置１の構成について説明する。
図３に示す車載ゲートウェイ装置１は、ＣＰＵバス１６に、ＣＰＵ２、ＦＬＡＳＨ ＲＯＭ(Read Only Memory)３、ＵＡＲＴ４（Universal Asynchronous Receiver Transmitter）、割込み制御部６、ＤＭＡコントローラ７、ＣＡＮインタフェース部８、複数のＣＡＮ（本実施例ではＣＡＮ＿０，ＣＡＮ＿１，ＣＡＮ＿２，ＣＡＮ＿３の４つのＣＡＮを示すが、ＣＡＮの数はこれに限定されるものではない）９、バスインタフェース部１０などが接続されている。バスインタフェース部１０には、検索エンジン部１１、マップメモリ１３、送信バッファ１４、受信制御部１５が接続されている。検索エンジン部１１、送信バッファ１４、受信制御部１５は、バスインタフェース部１０を介してＣＰＵバス１６にデータを入出力するデータ線で接続されている。また検索エンジン部１１と送信バッファ１４、検索エンジン部１１と受信制御部１５もデータ線で接続されている。また、受信制御部１５は、ＣＡＮインタフェース部８とデータ線で接続され、ＣＡＮインタフェース部８から直接データを入力できるようになっている。また、図３にはデータ線以外に制御信号を送受信する制御線も示されている。ＣＰＵ２は、この制御線に上記各機能部を制御する信号を出力する。またＤＭＡコントローラ７と検索エンジン部１１との間にも制御線が配線され、ＤＭＡコントローラ７は、ＣＰＵ２の制御によらず検索エンジン部１１からデータを読み出して転送先に転送する。なお、検索エンジン部１１と、マップメモリ１３と、送信バッファ１４と、受信制御部１５と、バスインタフェース部１０と、ＣＡＮインタフェース部８とを備える構成をゲートウェイハードマクロ部１７と呼ぶ。
図３に示す車載ゲートウェイ装置１は、ＣＰＵバス１６に、ＣＰＵ２、ＦＬＡＳＨ ＲＯＭ(Read Only Memory)３、ＵＡＲＴ４（Universal Asynchronous Receiver Transmitter）、割込み制御部６、ＤＭＡコントローラ７、ＣＡＮインタフェース部８、複数のＣＡＮ（本実施例ではＣＡＮ＿０，ＣＡＮ＿１，ＣＡＮ＿２，ＣＡＮ＿３の４つのＣＡＮを示すが、ＣＡＮの数はこれに限定されるものではない）９、バスインタフェース部１０などが接続されている。バスインタフェース部１０には、検索エンジン部１１、マップメモリ１３、送信バッファ１４、受信制御部１５が接続されている。検索エンジン部１１、送信バッファ１４、受信制御部１５は、バスインタフェース部１０を介してＣＰＵバス１６にデータを入出力するデータ線で接続されている。また検索エンジン部１１と送信バッファ１４、検索エンジン部１１と受信制御部１５もデータ線で接続されている。また、受信制御部１５は、ＣＡＮインタフェース部８とデータ線で接続され、ＣＡＮインタフェース部８から直接データを入力できるようになっている。また、図３にはデータ線以外に制御信号を送受信する制御線も示されている。ＣＰＵ２は、この制御線に上記各機能部を制御する信号を出力する。またＤＭＡコントローラ７と検索エンジン部１１との間にも制御線が配線され、ＤＭＡコントローラ７は、ＣＰＵ２の制御によらず検索エンジン部１１からデータを読み出して転送先に転送する。なお、検索エンジン部１１と、マップメモリ１３と、送信バッファ１４と、受信制御部１５と、バスインタフェース部１０と、ＣＡＮインタフェース部８とを備える構成をゲートウェイハードマクロ部１７と呼ぶ。
ゲートウェイハードマクロ部１７には、主として以下に示す機能が備えられている。第１に、フレームデータの受信時にＣＡＮ９が発生する割込み信号をトリガにして、ＣＡＮ９のメッセージボックスからフレームデータを取り出す。第２に、受信したフレームデータのルーティングを行う。第３に、ルーティングエラーの検出やその他のエラーを検出する。この他に、ルーティング後のデータの送信機能などを設けても良い。
ＦＬＡＳＨ ＲＯＭ３には、ＣＰＵ２がデータ伝送処理を含む各種処理の実行時に使用するデータ又はプログラムなどが記憶されている。ＣＰＵ２は、図３に示す車載ゲートウェイ装置１の全体を制御すると共に、検索エンジン部１１でルーティングされたフレームデータの送信処理を、プログラム制御によって行う。さらに、ＣＰＵ２は、ＦＬＡＳＨ ＲＯＭ３に格納されたプログラムに従って、受信したフレームデータの転送先を振り分けるルーティングを行う。
ＵＡＲＴ４は、外部装置と接続し、外部装置から送られるパラレル信号をシリアル信号に変換したり、逆にシリアルデバイスから送られるシリアル信号をパラレル信号に変換したりする。
割込み制御部６は、検索エンジン部１１から出力される割込み信号のＣＰＵ２への出力を制御する。検索エンジン部１１は、送信ＦＩＦＯ（第１蓄積部）２１に予め設定された設定数のフレームが蓄積されたとき、送信ＦＩＦＯ２１がオーバーフローしたとき、検索エンジン部１１にルーティングエラーが生じたときに割込み信号をＣＰＵ２に出力する。ＤＭＡコントローラ７は、検索エンジン部１１によるルーティングによって送信ＦＩＦＯ２１に格納されたフレームデータをＣＰＵ２を介さずにＤＭＡ転送する。
複数のＣＡＮ９（ＣＡＮ＿０，ＣＡＮ＿１，ＣＡＮ＿２，ＣＡＮ＿３）は、各通信チャネルごとに設けられ、ＣＡＮバス（不図示）から受信したフレームデータを蓄積し、また検索エンジン部１１やＣＰＵ２でルーティング後のフレームデータを蓄積する。ルーティング後のフレームデータは、メッセージボックスから読み出され、ＣＡＮバスに出力される。またＣＡＮ９は、通信チャネルからフレームデータを受信すると、割り込み信号を検索エンジン部１１に出力する。
検索エンジン部１１は、ＣＡＮ９から出力された割り込み信号をトリガとして、ＣＡＮ９のメッセージボックスからフレームデータを取り出し、ＣＡＮインタフェース部８を介して受信制御部１５で一旦格納する。その後、所定のタイミングクロックで受信制御部１５からフレームデータを取り出し、ルーティング処理、データの中継先の情報検索などの処理を行う。また、ルーティング処理中に生じたエラーの検出機能も備えている。なお、マップメモリ１３に格納されるルーティングマップの詳細については後述する。
送信バッファ１４には、検索エンジン部１１でルーティングされたフレームデータが格納される。受信制御部１５には、ＣＡＮ９のメッセージボックスから読み出されたフレームデータが格納される。
次に図４を参照しながらゲートウェイハードマクロ部１７の構成について説明する。本実施例の車載ゲートウェイ装置１は、フレームデータのルーティングを、ＣＰＵ２によるソフトウェア制御５０と、ハードウェアとして設けたゲートウェイハードマクロ部１７とで並行して行う。
ゲートウェイハードマクロ部１７は、図４に示すように通信チャネルごとに設けられた振り分け部５１及びレジスタ５６と、セレクタ部５２と、タイムスタンプ部６１と、検索エンジン部１１と、マップメモリ１３と、送信ＦＩＦＯ２１とを有している。なお、検索エンジン部１１と、マップメモリ１３との間には、上述したパリティビット付加部１３００、チェック部１４００が設けられている。これらについては後述する。
ゲートウェイハードマクロ部１７は、図４に示すように通信チャネルごとに設けられた振り分け部５１及びレジスタ５６と、セレクタ部５２と、タイムスタンプ部６１と、検索エンジン部１１と、マップメモリ１３と、送信ＦＩＦＯ２１とを有している。なお、検索エンジン部１１と、マップメモリ１３との間には、上述したパリティビット付加部１３００、チェック部１４００が設けられている。これらについては後述する。
振り分け部５１は、図４に示すように各通信チャネルごとに設けられ、ＣＡＮ９のメッセージボックス９からフレームデータを取り出して、フレームデータの出力先の振り分け処理を行う。振り分け部５１は、フレームデータに設定された宛先情報を参照して、フレームデータの転送先を、ソフトウェア制御部５０、セレクタ部５２、ソフトウェア制御部５０とセレクタ５２の両方のいずれかに設定する。なお、ソフトウェア制御部５０は、ＣＰＵ２がプログラム制御によって動作することで実現する機能部である。
このようにチャネル単位や選択したフレーム単位でデータの出力先を振り分けることで、ソフトウェア制御部５０による処理と、検索エンジン部１１によるハード処理を並行して行うことができる。
また、優先的にソフトウェア制御部５０に送るべきフレームデータを検索エンジン部１１を介さずに転送することができるので、ソフトウェア制御部５０での処理開始時間を早めることができる。
このようにチャネル単位や選択したフレーム単位でデータの出力先を振り分けることで、ソフトウェア制御部５０による処理と、検索エンジン部１１によるハード処理を並行して行うことができる。
また、優先的にソフトウェア制御部５０に送るべきフレームデータを検索エンジン部１１を介さずに転送することができるので、ソフトウェア制御部５０での処理開始時間を早めることができる。
レジスタ５６には、ソフトウェア制御部５０によって設定された設定情報が格納されている。設定情報には、少なくとも車載ゲートウェイ装置の動作設定情報と、振り分けるための設定情報とが含まれる。振り分け部５１はこのレジスタ５６に格納された設定情報に従ってフレームデータの振り分け動作を行う。この設定情報を参照して動作を行うのは振り分け部５１だけであって、後段に設けられたセレクタ部５２、検索エンジン部１１、送信ＦＩＦＯ２１は、設定情報により動作を停止したりすることがない。このため、ゲートウェイの設定変更、通信チャネルの変更等が動的に行われても、ゲートウェイハードマクロ部１７内でフレームデータが消失するなどの問題を生じない。
検索エンジン部１１は、複数の通信チャネルで１つ設けられており、送信ＦＩＦＯ部２１は通信チャネルごとに設けられている。このような構成を実現するため、セレクタ部５２を検索エンジン部１１の前段に設けている。セレクタ部５２は、複数の通信チャネルからのフレームデータを入力し、検索エンジン部１１に出力するフレームデータを選択する。また。セレクタ部５２は、選択したフレームデータを検索エンジン部１１に出力するタイミングを制御している。複数の通信チャネルから同時にフレームデータが出力されても、セレクタ部５２が優先順位や到着順によってフレームデータを選択し、検索エンジン部１１に出力するタイミングを制御する。これにより、検索エンジン部１１を複数の通信チャネルで共有することが可能となる。
図５を参照しながら振り分け部５１の詳細な構成を説明する。振り分け部５１は、第１宛先振り分け部５９と、第２宛先振り分け部６０とを有している。
フレームデータは、ＣＡＮ９のメッセージ振り分け部５８によって、データのＩＤに応じて振り分けられ、メッセージボックス（０、１、２、３・・・・）に登録される。第１宛先振り分け部５９は、メッセージ振り分け部５８で振り分けられた場所（メッセージボックス０、１、２、３・・・・）に対しフレームデータの宛先をソフトウェア制御部５０や検索エンジン部１１に設定したり、ソフトウェア制御部５０と検索エンジン部１１の両方に設定する同報送信の設定を行う。また、ここで廃棄されるフレームデータもある。第２宛先振り分け部６０は、検索エンジン部１１の処理状況に応じて、検索エンジン部１１宛てであったフレームデータを強制的にソフトウェア制御部５０に変更したり、フレームデータを廃棄する設定を行う。
フレームデータは、ＣＡＮ９のメッセージ振り分け部５８によって、データのＩＤに応じて振り分けられ、メッセージボックス（０、１、２、３・・・・）に登録される。第１宛先振り分け部５９は、メッセージ振り分け部５８で振り分けられた場所（メッセージボックス０、１、２、３・・・・）に対しフレームデータの宛先をソフトウェア制御部５０や検索エンジン部１１に設定したり、ソフトウェア制御部５０と検索エンジン部１１の両方に設定する同報送信の設定を行う。また、ここで廃棄されるフレームデータもある。第２宛先振り分け部６０は、検索エンジン部１１の処理状況に応じて、検索エンジン部１１宛てであったフレームデータを強制的にソフトウェア制御部５０に変更したり、フレームデータを廃棄する設定を行う。
図６を参照しながらタイムスタンプ部６１の構成について説明する。
タイムスタンプ部６１は、セレクタ部５２に入力されるフレームデータにタイムスタンプを付加する。タイムスタンプ部６１は、図６に示すように分周回路６１１と、フリーランカウンタ６１２とを備えている。
分周回路６１１には、ＣＰＵ２から出力される機能イネーブル信号および分周比設定信号と、クロック信号とが入力される。分周回路６１１は、機能イネーブル信号がイネーブルになると、分周比設定信号の設定に従ってクロック信号を分周したものを基準に作るカウンタイネーブル信号をフリーランカウンタ６１２に出力する。
フリーランカウンタ６１２は、クロック信号と、分周回路６１１から出力されるカウンタイネーブル信号と、ＣＰＵ２からの機能イネーブル信号とを入力する。フリーランカウンタ６１２は、機能イネーブル信号がイネーブルになると、分周回路６１１から出力されるカウンタイネーブル信号をカウントして、タイムスタンプを出力する。
例えば、クロックが１６ＭＨｚで、フリーランカウンタが１６ビットの場合、分周設定が１／１２８では、計測できる最小時間は８［μｓ］、計測できる最大時間は、０．５２４［ｓ］となる。また、分周設定が１／１６３８４では、計測できる最小時間は１．０２４［ｍｓ］、計測できる最大時間は、６７．１［ｓ］となる。
タイムスタンプ部６１は、セレクタ部５２に入力されるフレームデータにタイムスタンプを付加する。タイムスタンプ部６１は、図６に示すように分周回路６１１と、フリーランカウンタ６１２とを備えている。
分周回路６１１には、ＣＰＵ２から出力される機能イネーブル信号および分周比設定信号と、クロック信号とが入力される。分周回路６１１は、機能イネーブル信号がイネーブルになると、分周比設定信号の設定に従ってクロック信号を分周したものを基準に作るカウンタイネーブル信号をフリーランカウンタ６１２に出力する。
フリーランカウンタ６１２は、クロック信号と、分周回路６１１から出力されるカウンタイネーブル信号と、ＣＰＵ２からの機能イネーブル信号とを入力する。フリーランカウンタ６１２は、機能イネーブル信号がイネーブルになると、分周回路６１１から出力されるカウンタイネーブル信号をカウントして、タイムスタンプを出力する。
例えば、クロックが１６ＭＨｚで、フリーランカウンタが１６ビットの場合、分周設定が１／１２８では、計測できる最小時間は８［μｓ］、計測できる最大時間は、０．５２４［ｓ］となる。また、分周設定が１／１６３８４では、計測できる最小時間は１．０２４［ｍｓ］、計測できる最大時間は、６７．１［ｓ］となる。
図７に示すフローチャートを参照しながら、ＣＰＵ２によるタイムスタンプ部６１の初期設定手順について説明する。
ＣＰＵ２は、初期動作時にタイムスタンプ部６１に対し、計測すべき範囲と分解能に応じた分周比を設定する（ステップＳ１）、その後、機能イネーブル信号をイネーブルに設定して、タイムスタンプ部６１を動作させる（ステップＳ２）。
ＣＰＵ２は、初期動作時にタイムスタンプ部６１に対し、計測すべき範囲と分解能に応じた分周比を設定する（ステップＳ１）、その後、機能イネーブル信号をイネーブルに設定して、タイムスタンプ部６１を動作させる（ステップＳ２）。
次に、図８を参照しながらセレクタ部５２の構成について説明する。セレクタ部５２は、通信チャネルごとに設けられたレジスタ５２１、５２２、５２３、５２４と、選択論理部５２５と、セレクタ５２６とを有している。
レジスタ５２１、５２２、５２３、５２４には各チャネルからのフレームデータと、各レジスタ５２１、５２２、５２３、５２４にフレームデータが入力されるタイミングを通知するタイミング通知信号と、タイムスタンプ部で発行されたタイムスタンプとが入力される。タイムスタンプ部６１で発行されたタイムスタンプは、レジスタ５２１、５２２、５２３、５２４においてフレームデータに付加される。
レジスタ５２１、５２２、５２３、５２４には各チャネルからのフレームデータと、各レジスタ５２１、５２２、５２３、５２４にフレームデータが入力されるタイミングを通知するタイミング通知信号と、タイムスタンプ部で発行されたタイムスタンプとが入力される。タイムスタンプ部６１で発行されたタイムスタンプは、レジスタ５２１、５２２、５２３、５２４においてフレームデータに付加される。
各レジスタ５２１、５２２、５２３、５２４から選択論理部５２５には、レジスタ５２１、５２２、５２３、５２４に有効なフレームデータが保持されているか否かを示すステータス信号が出力される。また、各レジスタ５２１、５２２、５２３、５２４は、タイムスタンプが付加されたフレームデータを所定タイミングでセレクタ５２６に出力する。選択論理部５２５は、各レジスタ５２１、５２２、５２３、５２４からのステータス信号をもとに、出力するフレームデータを選択する選択指示信号をセレクタ５２６に出力する。セレクタ５２６は、選択論理部５２５からの選択指示信号に従って、フレームデータを選択した後に後段の検索エンジン部１１に出力する。
次に、図９を参照しながら検索エンジン部１１の詳細な構成について説明する。検索エンジン部１１は、状態制御部７０、エントリ識別部７１、番号加算部７２、番号減算部７３、下限用セレクタ７４、上限用セレクタ７５、加算部７６、除算・保持部７７、メモリに構成されたテーブル７８、一致比較部７９、エントリチェック部８０を備えている。
状態制御部７０は、セレクタ部５２のフレーム出力信号を入力して、図９に示す各機能部を制御する。また、エントリ識別部７１から入力される検索回数値に従って、テーブル７８の検索を設定された回数だけ行うように制御する。
エントリ識別部７１の構成を図１０に示す。エントリ識別部７１は、第１変換テーブル９２と、第２変換テーブル９３を備えている。なお、第１変換テーブル９２に入力される有効エントリ数設定値とは、宛先検索時に参照するルーティングマップに登録を行ったエントリ数を示している。
第１変換テーブル９２は、有効エントリ数設定値からメモリ７８の検索回数を設定した検索回数値を算出する。例えば、チャネルのエントリ数が２５６エントリ（ノード）であった場合、２の８乗であるので検索回数は＋１して９回となる。
第２変換テーブル９３は、有効エントリ数設定値を入力して、上限のエントリ番号と、下限のエントリ番号とを出力する。下限エントリ番号は、登録されたノードのＩＤ番号のうち最も値の小さい番号（０）であり、同様に上限エントリ番号は、そのチャネルに登録されたノードのＩＤ番号のうち最も値の大きな番号（有効エントリ数設定値）を示す。下限エントリ番号は下限用セレクタ７４に出力され、上限エントリ番号は上限用セレクタ７５に出力される。また、検索回数値は、状態制御部７０に出力される。
下限用セレクタ７４には、エントリ識別部７１から下限エントリ番号が入力される。下限用セレクタ７４は、状態制御部７０の制御に従って、前記下限エントリ番号、前回のエントリ番号、除算・保持部７７の出力に＋１したエントリ番号のいずれかを選択出力する。
同様に上限用セレクタ７５には、エントリ識別部７１から上限エントリ番号が入力される。上限用セレクタ７５は、状態制御部７０の制御に従って、前記上限エントリ番号、前回のエントリ番号、除算・保持部７７の出力に−１したエントリ番号のいずれかを選択出力する。
同様に上限用セレクタ７５には、エントリ識別部７１から上限エントリ番号が入力される。上限用セレクタ７５は、状態制御部７０の制御に従って、前記上限エントリ番号、前回のエントリ番号、除算・保持部７７の出力に−１したエントリ番号のいずれかを選択出力する。
加算部７６は、上限用セレクタ７４のエントリ番号と、下限用セレクタ７５のエントリ番号とを加算する。除算・保持部７７は、加算部７６の加算値を２で除算し、除算結果を保持する。
ここで、図１１を参照しながら本実施例の検索方法を説明する。本実施例では２分木検索を用いている。図１１は２分木検索の方法を概念的に示している。検索対象のチャネルが使用するメモリの下限設定値をＮ、上限設定値Ｍとする。また、説明を簡単にするため有効エントリ数設定値を上限設定値とし、下限設定値を０とする。
２分木検索では、まず上限設定値と下限設定値の中間の値が演算される。すなわち、（Ｎ＋Ｍ）÷２（＝Ｃ１とする）が演算され、このアドレスのエントリデータと、受信データのＩＤとの比較が行われる。ここで例えば、受信データのＩＤがエントリデータよりも小さい値であった場合には、対象のエントリデータがメモリアドレスの高いほうに登録されていることになる。そのため、下限用セレクタ７４では、除算・保持部７７の保持している前回の値Ｃ１に＋１した値が選択される。また上限用セレクタ７５では前回の値Ｍがそのまま選択される。これらの制御は、状態制御部７０によって行われる。加算部７６でこれらの値が加算され、除算・保持部７７で２で除算することで（Ｃ１＋１＋Ｍ）÷２がＣ２として演算される。このようにして求めたエントリデータと、受信ＩＤとの大小比較によって次のアドレスが順次生成され、受信データのＩＤと一致するエントリデータをメモリ７８から検索する。
２分木検索では、まず上限設定値と下限設定値の中間の値が演算される。すなわち、（Ｎ＋Ｍ）÷２（＝Ｃ１とする）が演算され、このアドレスのエントリデータと、受信データのＩＤとの比較が行われる。ここで例えば、受信データのＩＤがエントリデータよりも小さい値であった場合には、対象のエントリデータがメモリアドレスの高いほうに登録されていることになる。そのため、下限用セレクタ７４では、除算・保持部７７の保持している前回の値Ｃ１に＋１した値が選択される。また上限用セレクタ７５では前回の値Ｍがそのまま選択される。これらの制御は、状態制御部７０によって行われる。加算部７６でこれらの値が加算され、除算・保持部７７で２で除算することで（Ｃ１＋１＋Ｍ）÷２がＣ２として演算される。このようにして求めたエントリデータと、受信ＩＤとの大小比較によって次のアドレスが順次生成され、受信データのＩＤと一致するエントリデータをメモリ７８から検索する。
エントリチェック部８０は、テーブル７８から読み出したエントリデータが正常なデータであるか否かを判定する。判定結果は状態制御部７０に出力する。
一致比較部７９は、テーブル７８から読み出したエントリデータと、受信したデータのＩＤとを比較する。図１２に一致比較部７９の構成を示す。図１２に示すように一致比較部７９は、論理演算部９５と、一致比較演算部９６とを備えている。論理演算部９５は、受信データのＩＤに図１３に示すようにマスクを重ね合わせ、検索範囲を絞り込む。一致比較部７９は、マスクを重ね合わせたＩＤ番号と、読み出したエントリデータとを比較して、両者が一致しているか否かを判定する。
一致比較部７９は、テーブル７８から読み出したエントリデータと、受信したデータのＩＤとを比較する。図１２に一致比較部７９の構成を示す。図１２に示すように一致比較部７９は、論理演算部９５と、一致比較演算部９６とを備えている。論理演算部９５は、受信データのＩＤに図１３に示すようにマスクを重ね合わせ、検索範囲を絞り込む。一致比較部７９は、マスクを重ね合わせたＩＤ番号と、読み出したエントリデータとを比較して、両者が一致しているか否かを判定する。
例えば、図１４（Ａ）に示すようにゲートウェイ装置に接続する４つのＣＡＮバスＡ，Ｂ，Ｃ，Ｄのノードに、ランダムなＩＤ番号（図に示す数値がＩＤ番号を表している）が付加されていると、図１４（Ａ）に示す例では、最大１２回比較を行って、ＩＤの一致を検出しなければならない。これに対して、図１４（Ｂ）に示すように同一バス上のノードに対して、上位数ビットを同じ値に設定しておくことで、４回の比較でどのチャネルからのデータであるのかを判定することができる。
次に、図１５に示すフローチャートを参照しながら検索エンジン部１１の処理手順を説明する。
検索を開始すると、状態制御部７０は検索回数をまず０にセットする（ステップＳ１１）。この処理と同期してエントリ識別部７１において、エントリ数に応じた検索回数値をセットする（ステップＳ１２）。検索回数値は、エントリ識別部７１から状態制御部７０に通知される。
検索を開始すると、状態制御部７０は検索回数をまず０にセットする（ステップＳ１１）。この処理と同期してエントリ識別部７１において、エントリ数に応じた検索回数値をセットする（ステップＳ１２）。検索回数値は、エントリ識別部７１から状態制御部７０に通知される。
次に、状態制御部７０は、検索回数とエントリ識別部７１から通知された検索回数値とを比較して（ステップＳ１３）、検索回数が検索回数値に満たない場合には（ステップＳ１３／ＹＥＳ）、初期値もしくは前回の大小比較情報を基にメモリのポインタアドレスを生成する（ステップＳ１４）。下限用セレクタ７４には、エントリ識別部７１から下限エントリ番号が入力される。同様に上限用セレクタ７５には、エントリ識別部７１から上限エントリ番号が入力される。加算器７６は、下限エントリ番号と上限エントリ番号とを加算する。除算・保持部７７は、加算された値を２で除算して保持する。この値がポインタのアドレスとなる。
ポインタのアドレスが生成されると、このポインタアドレスが示すエントリデータがメモリ７８から読み出される（ステップＳ１５）。次に、読み出されたエントリデータは、エントリチェック部８０に入力され、データが正常であるか否かが判定される（ステップＳ１６）。正常な値ではなかった場合には（ステップＳ１６／ＮＯ）、システムエラーとして処理される（ステップＳ２１）。また、エントリデータが正常であった場合には（ステップＳ１６／ＹＥＳ）、受信データのＩＤと、エントリデータとが一致するか否かが一致比較部７９で判定される（ステップＳ１７）。両者が一致しなかった場合には（ステップＳ１７／ＮＯ）、検索回数が１イクリメントされると共に、一致比較部７９の大小比較結果が状態制御部７０に出力され（ステップＳ１８）、ステップＳ１３からの処理を繰り返す。状態制御部７０は、大小比較結果に応じて下限用セレクタ７４、上限用セレクタ７３を制御し、前回の比較結果に応じたポインタアドレスが生成される。また、両者が一致した場合には（ステップＳ１７／ＹＥＳ）、一致したエントリデータの宛先情報がチェックされて（ステップＳ１９）、正常であると送信ＦＩＦＯ２１に書き込まれる（ステップＳ２０）。また、宛先情報が正常ではない場合には（ステップＳ１９／ＮＯ）、システムエラーとして処理されるか（ステップ２１）、フレームデータを廃棄する（ステップＳ２２）。さらに、状態制御部７０は、検索回数が検索回数値よりも大きくなると（ステップＳ１３／ＹＥＳ）、受信したフレームデータは廃棄される（ステップＳ２２）。
また、状態制御部７０は、フレームデータを受信していないアイドルの時に、マップ情報の正常性確認動作を行ってもよい。この処理について図１６に示すフローチャートを参照しながら説明する。
状態制御部７０は、フレームデータを受信していないアイドル時に（ステップＳ３１）、自立チェックを実行する（ステップＳ４４）。まず、状態制御部７０は、ポインタのアドレスを生成し（ステップＳ４５）、該当するアドレスに格納されたエントリデータを検索して取り出す（ステップＳ４６）。そして、取り出したエントリデータの正常性を判定する（ステップＳ４７）。検索したエントリデータが正常であると判定すると（ステップＳ４７／ＹＥＳ）、処理を終了する。またエラーを検出すると（ステップＳ４７／ＮＯ）、システムエラーとして処理する（ステップＳ４８）。
状態制御部７０は、フレームデータを受信していないアイドル時に（ステップＳ３１）、自立チェックを実行する（ステップＳ４４）。まず、状態制御部７０は、ポインタのアドレスを生成し（ステップＳ４５）、該当するアドレスに格納されたエントリデータを検索して取り出す（ステップＳ４６）。そして、取り出したエントリデータの正常性を判定する（ステップＳ４７）。検索したエントリデータが正常であると判定すると（ステップＳ４７／ＹＥＳ）、処理を終了する。またエラーを検出すると（ステップＳ４７／ＮＯ）、システムエラーとして処理する（ステップＳ４８）。
図１７には、送信ＦＩＦＯ２１と、フレームデータの処理遅延時間に応じて、フレームデータを廃棄する構成とを示している。
図１７に示すように送信ＦＩＦＯ２１は、タイムスタンプを格納するタイムスタンプ用ＦＩＦＯ２１０と、フレームデータを格納するデータ用ＦＩＦＯ２１１とを備えている。また、処理遅延時間に応じてデータを廃棄するデータ廃棄部３００には、比較部３０１と、Ｖａｌｉｄ部３０２とを有している。
図１７に示すように送信ＦＩＦＯ２１は、タイムスタンプを格納するタイムスタンプ用ＦＩＦＯ２１０と、フレームデータを格納するデータ用ＦＩＦＯ２１１とを備えている。また、処理遅延時間に応じてデータを廃棄するデータ廃棄部３００には、比較部３０１と、Ｖａｌｉｄ部３０２とを有している。
検索エンジン部１１から出力されるタイムスタンプ付きのフレームデータは、分離部２２０によってタイムスタンプと、それ以外の領域とに分離され、タイムスタンプ用ＦＩＦＯ（以下、ＴＳ用ＦＩＦＯと略記する）２１０、データ用ＦＩＦＯ２１１にそれぞれ保持される。分離部２２０は、フレームデータの所定位置に挿入されたタイムスタンプを取り出して、ＴＳ用ＦＩＦＯ２１０に出力する。
また、Ｖａｌｉｄ部３０２には、タイムスタンプ用ＦＩＦＯ２１０、データ用ＦＩＦＯ２１１に保持されたデータが有効であることを示すＶａｌｉｄデータ（有効なデータには「１」が記録されている）が記録される。
また、Ｖａｌｉｄ部３０２には、タイムスタンプ用ＦＩＦＯ２１０、データ用ＦＩＦＯ２１１に保持されたデータが有効であることを示すＶａｌｉｄデータ（有効なデータには「１」が記録されている）が記録される。
比較部３０１には、タイムスタンプと、タイムアウト設定情報とが入力される。タイムスタンプは、タイムスタンプ部６１で発行される現在の時刻を示す情報である。また、タイムアウト設定情報は、ＣＰＵ２によって設定される情報であって、ゲートウェイハードマクロ部１７に入力したフレームデータが、ゲートウェイハードマクロ部１７から出力されるまでにかかる時間の遅延許容時間の設定である。
Ｖａｌｉｄ部３０２と、タイムスタンプ用ＦＩＦＯ２１０と、データ用ＦＩＦＯ２１１とは、それぞれ同一構成のＦＩＦＯで構成されている。
従って、データ用ＦＩＦＯ２１１に書き込まれたフレームデータのタイムスタンプ情報が、タイムスタンプ用ＦＩＦＯ２１０の同一領域に書き込まれている。同様に、フレームデータが有効なデータであるのか無効なデータであるのかを示すＶａｌｉｄデータが、Ｖａｌｉｄ部３０２の同一領域に書き込まれている。
比較部３０１は、Ｖａｌｉｄ部３０２に有効であることを示すデータが記録された領域のタイムスタンプをＴＳ用ＦＩＦＯ２１０から読み込んで、タイムスタンプ部６１から出力される現在の時刻を示すタイムスタンプ情報と比較する。ＴＳ用ＦＩＦＯ２１０に格納されたタイムスタンプの時刻と、現在の時刻との差がＣＰＵ２から通知されたタイムアウト設定情報を超えている場合、比較部３０１は、Ｖａｌｉｄ部３０２のＶａｌｉｄデータを無効なデータ（０を記録する）に変更する。Ｖａｌｉｄデータが無効なデータに変更されると、メッセージカウンタ３０３の値が１減算される。
ＣＰＵ２は、所定タイミングごとにメッセージカウンタ３０３の値を読み出す。メッセージカウンタ３０３の値が所定値となると、データ用ＦＩＦＯ２１１からフレームデータを読み出す。このとき、Ｖａｌｉｄ部３０２に無効を示すデータが記録されているフレームデータは、読み出されずに廃棄される。
従って、データ用ＦＩＦＯ２１１に書き込まれたフレームデータのタイムスタンプ情報が、タイムスタンプ用ＦＩＦＯ２１０の同一領域に書き込まれている。同様に、フレームデータが有効なデータであるのか無効なデータであるのかを示すＶａｌｉｄデータが、Ｖａｌｉｄ部３０２の同一領域に書き込まれている。
比較部３０１は、Ｖａｌｉｄ部３０２に有効であることを示すデータが記録された領域のタイムスタンプをＴＳ用ＦＩＦＯ２１０から読み込んで、タイムスタンプ部６１から出力される現在の時刻を示すタイムスタンプ情報と比較する。ＴＳ用ＦＩＦＯ２１０に格納されたタイムスタンプの時刻と、現在の時刻との差がＣＰＵ２から通知されたタイムアウト設定情報を超えている場合、比較部３０１は、Ｖａｌｉｄ部３０２のＶａｌｉｄデータを無効なデータ（０を記録する）に変更する。Ｖａｌｉｄデータが無効なデータに変更されると、メッセージカウンタ３０３の値が１減算される。
ＣＰＵ２は、所定タイミングごとにメッセージカウンタ３０３の値を読み出す。メッセージカウンタ３０３の値が所定値となると、データ用ＦＩＦＯ２１１からフレームデータを読み出す。このとき、Ｖａｌｉｄ部３０２に無効を示すデータが記録されているフレームデータは、読み出されずに廃棄される。
なお、ＴＳ用ＦＩＦＯ２１０に格納されたタイムスタンプの時刻と、現在の時刻との差がＣＰＵ２から通知されたタイムアウト設定情報を超えると、比較部３０１で割り込み信号をＣＰＵ２に出力するようにしてもよい（このときの構成を図１８に示す）。ＣＰＵ２は割り込み信号を入力すると、データ用ＦＩＦＯ２１１に格納されたフレームデータを優先的に読み出す。
図１７、１８には、ゲートウェイハードマクロ部１７内での滞留時間がタイムアウト時間を超えたフレームデータをハードウェアによって廃棄する場合の構成を示したが、この他に、ＣＰＵ２によるソフト制御によって、滞留時間がタイムアウト時間を超えたフレームデータをソフトウェアによって廃棄することもできる。
図１９に示すフローチャートを参照しながら、滞留時間がタイムアウト時間を超えたフレームデータをＣＰＵ２で廃棄する手順を説明する。
ＣＰＵ２は、所定時間ごとにメッセージカウンタ３０３を参照して、送信ＦＩＦＯ２１に処理データが格納されているかを判定する（ステップＳ５１）。送信ＦＩＦＯ２１に処理データが格納されている場合には（ステップＳ５１／ＹＥＳ）、この処理データを送信ＦＩＦＯ２１から読み出すと共に（ステップＳ５２）、タイムスタンプ部６１から現在時刻を表すタイムスタンプ情報を読み出す（ステップＳ５３）。
ＣＰＵ２は、送信ＦＩＦＯ２１から読み出したフレームデータに付加されたタイムスタンプ情報と、タイムスタンプ部から読み出した現在時刻情報とを比較する（ステップＳ５４）。
タイムスタンプの時刻と、現在の時刻との差が第１基準値βよりも大きいと（ステップＳ５５／ＹＥＳ）、このフレームデータを廃棄する（ステップＳ５６）。また、タイムスタンプの時刻と、現在の時刻との差が第１基準値βよりも小さく、第２基準値αよりも大きい場合には（ステップＳ５７／ＹＥＳ）、このフレームデータの処理に遅延が生じていると判定し、このフレームデータを優先的に処理する（ステップＳ５８）。なお、第１基準値βは、第２基準値αよりも大きな値に設定されている。
さらに、タイムスタンプの時刻と、現在の時刻との差が第２基準値αよりも小さいには（ステップＳ５７／ＮＯ）、フレームデータの処理に遅延が生じていないと判定し、通常の処理を行う（ステップＳ５９）。
図１９に示すフローチャートを参照しながら、滞留時間がタイムアウト時間を超えたフレームデータをＣＰＵ２で廃棄する手順を説明する。
ＣＰＵ２は、所定時間ごとにメッセージカウンタ３０３を参照して、送信ＦＩＦＯ２１に処理データが格納されているかを判定する（ステップＳ５１）。送信ＦＩＦＯ２１に処理データが格納されている場合には（ステップＳ５１／ＹＥＳ）、この処理データを送信ＦＩＦＯ２１から読み出すと共に（ステップＳ５２）、タイムスタンプ部６１から現在時刻を表すタイムスタンプ情報を読み出す（ステップＳ５３）。
ＣＰＵ２は、送信ＦＩＦＯ２１から読み出したフレームデータに付加されたタイムスタンプ情報と、タイムスタンプ部から読み出した現在時刻情報とを比較する（ステップＳ５４）。
タイムスタンプの時刻と、現在の時刻との差が第１基準値βよりも大きいと（ステップＳ５５／ＹＥＳ）、このフレームデータを廃棄する（ステップＳ５６）。また、タイムスタンプの時刻と、現在の時刻との差が第１基準値βよりも小さく、第２基準値αよりも大きい場合には（ステップＳ５７／ＹＥＳ）、このフレームデータの処理に遅延が生じていると判定し、このフレームデータを優先的に処理する（ステップＳ５８）。なお、第１基準値βは、第２基準値αよりも大きな値に設定されている。
さらに、タイムスタンプの時刻と、現在の時刻との差が第２基準値αよりも小さいには（ステップＳ５７／ＮＯ）、フレームデータの処理に遅延が生じていないと判定し、通常の処理を行う（ステップＳ５９）。
図２０には、ゲートウェイハードマクロ部１７を転送されるフレームデータの構成を示す。図２０（Ａ）は、セレクタ部５２に入力されるフレームデータの構成を示す。図２０（Ｂ）は、セレクタ部５２から検索エンジン部１１に出力されるタイムスタンプ付きのフレームデータの構成を示す。図２０（Ｃ）には、送信ＦＩＦＯ２１に書き込まれるタイムスタンプ付きののフレームデータの構成を示す。図２０（Ｄ）には、ＣＰＵ２が送信ＦＩＦＯから読み込むフレームデータの構成を示す。なお、図２０中に示す「＊」は複数ビットからなることを示す。
なお、フレームデータに付加するタイムスタンプ情報を、検索エンジン部１１で有効なフレームデータであると判定されたデータに対してだけ付加することもできる。この場合の構成を図２１に示す。ゲートウェイハードマクロ部１７内での滞留時間の計測という観点からは、図４に示す構成が厳密な滞留時間を計測することができるが、図２１に示す構成では、ハードウェアの規模を小さくすることができる。
また、フレームデータの廃棄は、ソフトウェアによる廃棄がメインで、ハードウェアで廃棄する場合には図１８に示す構成となる。
また、フレームデータの廃棄は、ソフトウェアによる廃棄がメインで、ハードウェアで廃棄する場合には図１８に示す構成となる。
さらに、本実施例は、図２２に示すようにソフトウェア制御部５０と、マップメモリ１３との間に、上述した実施例１のパリティビット付加部１３００、チェック部１４００を設けている。これらパリティビット付加部１３００、チェック部１４００を設けて、ソフトウェア制御部５０からマップメモリ１３に書き込まれるデータ（例えば、ルーティングマップのデータ）のパリティビット付加をパリティビット付加部１３００で行い、マップメモリ１３からソフトウェア制御部５０が読み出すデータのパリティチェックをパリティチェック部１４０１で行っている。また、選択回路１３０２、パリティチェック部１４０１のエラー判定は、上述した実施例１と同様の手順で行われる。なお、マップメモリ１３から読み出されたフレームデータと、パリティチェック部１４０１のチェック結果は、検索エンジン部１１にも出力される。
また、図２３に示すように検索エンジン部１１と、送信ＦＩＦＯ２１との間に、パリティビット付加部１３００、チェック部１４００を設けてもよい。これらパリティビット付加部１３００、チェック部１４００を設けて、検索エンジン部１１から送信ＦＩＦＯ２１に書き込まれるフレームデータのパリティチェックをパリティチェック部１４０１で行う。パリティチェック部１４０１及び送信ＦＩＦＯ２１から読み出されたフレームデータは、ソフトウェア制御部５０に出力される。
なお、図２３では、パリティのチェックをソフトウェア制御部５０でを行っているが、検索エンジン部１１でパリティのチェックを行う構成であってもよい。
なお、図２３では、パリティのチェックをソフトウェア制御部５０でを行っているが、検索エンジン部１１でパリティのチェックを行う構成であってもよい。
上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
１ 車載ゲートウェイ装置
２ ＣＰＵ
３ ＦＬＡＳＨ ＲＯＭ
４ ＵＡＲＴ
５ フリーランタイマ
６ 割込み制御部
７ ＤＭＡコントローラ
８ ＣＡＮインタフェース部
９ ＣＡＮ
１０ バスインタフェース部
１１ 検索エンジン部
１３ マップメモリ
１４ 送信バッファ
１５ 受信バッファ
１６ ＣＰＵバス
１７ ゲートウェイハードマクロ部
２１ 送信ＦＩＦＯ
５１ 振り分け部
５２ セレクタ部
５３ 並列バッファ
５４ 調停部
５５ フォーマット変換部
５６ レジスタ
６１ タイムスタンプ部
７０ 状態制御部
７１ エントリ識別部
７９ 一致比較部
８０ エントリチェック部
９１ 選択部
９２ 第１変換部
９３ 第２変換部
９５ 論理演算部
９６ 一致比較演算部
２１０ ＴＳ用ＦＩＦＯ
２１１ データ用ＦＩＦＯ
３００ データ破棄部
３０１ 比較部
３０２ Ｖａｌｉｄ部
３０３ メッセージカウンタ
５２１、５２２、５２３、５２４ レジスタ
５２５ 選択論理部
５２６ セレクタ
６１１ 分周回路
６１２ フリーランカウンタ
１１００ ＣＰＵ Ｉ／Ｆ
１２００ メモリ
１３００ パリティビット付加部
１３０１ パリティビット生成部
１３０２ 選択回路
１４００ チェック部
１４０１ パリティチェック部
２ ＣＰＵ
３ ＦＬＡＳＨ ＲＯＭ
４ ＵＡＲＴ
５ フリーランタイマ
６ 割込み制御部
７ ＤＭＡコントローラ
８ ＣＡＮインタフェース部
９ ＣＡＮ
１０ バスインタフェース部
１１ 検索エンジン部
１３ マップメモリ
１４ 送信バッファ
１５ 受信バッファ
１６ ＣＰＵバス
１７ ゲートウェイハードマクロ部
２１ 送信ＦＩＦＯ
５１ 振り分け部
５２ セレクタ部
５３ 並列バッファ
５４ 調停部
５５ フォーマット変換部
５６ レジスタ
６１ タイムスタンプ部
７０ 状態制御部
７１ エントリ識別部
７９ 一致比較部
８０ エントリチェック部
９１ 選択部
９２ 第１変換部
９３ 第２変換部
９５ 論理演算部
９６ 一致比較演算部
２１０ ＴＳ用ＦＩＦＯ
２１１ データ用ＦＩＦＯ
３００ データ破棄部
３０１ 比較部
３０２ Ｖａｌｉｄ部
３０３ メッセージカウンタ
５２１、５２２、５２３、５２４ レジスタ
５２５ 選択論理部
５２６ セレクタ
６１１ 分周回路
６１２ フリーランカウンタ
１１００ ＣＰＵ Ｉ／Ｆ
１２００ メモリ
１３００ パリティビット付加部
１３０１ パリティビット生成部
１３０２ 選択回路
１４００ チェック部
１４０１ パリティチェック部
Claims (2)
- 中央制御装置と、記憶装置と、前記中央制御装置から前記記憶装置に送信され、前記記憶装置に記憶させるデータ列のエラーを検出するエラー検出装置とを有するエラー検出システムであって、
前記エラー検出装置は、前記中央制御装置から前記記憶装置に送信されるデータ列に、該データ列の誤りを検出するためのパリティビットを診断データとして付加するパリティビット生成手段と、前記記憶装置から読み出されたデータ列の誤りを、前記データ列に付加された診断データを参照して判定するエラー検出手段と、前記パリティビット生成手段が生成した診断データ、又は前記中央制御装置から送られる診断データのいずれか一方を選択し、前記中央制御装置から前記記憶装置に送信されるデータ列に選択した診断データを付加させるデータ切替手段とを有し、
前記中央制御装置は、
前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段によって選択されてデータ列に付加され、前記記憶装置に記憶された後、前記記憶装置から読み出され、前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かの判定と、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択する状態で、前記記憶装置にデータ列と共に送られて記憶された後、前記記憶装置から読み出されて前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かの判定とに基づき、前記データ切替手段の固着異常を判定し、
また、前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が、診断データを用いた前記エラー検出手段の診断結果が正常又は異常となる値の診断データを前記データ切替手段に送って前記記憶装置にデータ列と共に記憶させた後、前記記憶装置から読み出されたデータ列に対する前記エラー検出手段の判定結果と、前記中央制御装置が前記データ切替手段に送った診断データの値が示す診断結果とが一致するか否かの判定に基づき、前記エラー検出手段の故障を判定することを特徴とするエラー検出システム。 - 中央制御装置と、記憶装置と、前記中央制御装置から前記記憶装置に送信され、前記記憶装置に記憶させるデータ列のエラーを検出するエラー検出装置とを備え、前記エラー検出装置は、前記中央制御装置から前記記憶装置に送信されるデータ列に、該データ列の誤りを検出するためのパリティビットを診断データとして付加するパリティビット生成手段と、前記記憶装置から読み出されたデータ列の誤りを、前記データ列に付加された診断データを参照して判定するエラー検出手段と、前記パリティビット生成手段が生成した診断データ、又は前記中央制御装置から送られる診断データのいずれか一方を選択し、前記中央制御装置から前記記憶装置に送信されるデータ列に選択した診断データを付加させるデータ切替手段とを備えるエラー検出システムにおけるエラー検出方法であって、
前記中央制御装置において、
前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段によってデータ列に付加されて前記記憶装置に記憶された後、前記記憶装置から読み出され、前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かを判定する第１判定ステップと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が前記データ切替手段に送った診断データと、前記データ切替手段が前記パリティビット生成手段の生成した診断データを選択する状態で、前記記憶装置にデータ列と共に送られて記憶された後、前記記憶装置から読み出されて前記中央制御装置に入力されたデータ列に付加された診断データとが一致するか否かを判定する第２判ステップとを有する前記データ切替手段の固着異常判定ステップと、
前記データ切替手段が、前記中央制御装置から送られる診断データを選択するように切り替える信号を前記データ切替手段に送信した状態で、前記中央制御装置が、診断データを用いた前記エラー検出手段の診断結果が正常又は異常となる値の診断データを前記データ切替手段に送って前記記憶装置にデータ列と共に記憶させた後、前記記憶装置から読み出されたデータ列に対する前記エラー検出手段の判定結果と、前記中央制御装置が前記データ切替手段に送った診断データの値が示す診断結果とが一致するか否かの判定に基づき、前記エラー検出手段の故障を判定する故障判定ステップとを実行することを特徴とするエラー検出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293371A JP4652308B2 (ja) | 2006-10-27 | 2006-10-27 | エラー検出システム及びエラー検出方法 |
| US11/976,544 US8122316B2 (en) | 2006-10-27 | 2007-10-25 | Error detector and error detection method |
| EP07119334.6A EP1916794B1 (en) | 2006-10-27 | 2007-10-25 | Error detector and error detection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293371A JP4652308B2 (ja) | 2006-10-27 | 2006-10-27 | エラー検出システム及びエラー検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008112224A JP2008112224A (ja) | 2008-05-15 |
| JP4652308B2 true JP4652308B2 (ja) | 2011-03-16 |
Family
ID=39032226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006293371A Expired - Fee Related JP4652308B2 (ja) | 2006-10-27 | 2006-10-27 | エラー検出システム及びエラー検出方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8122316B2 (ja) |
| EP (1) | EP1916794B1 (ja) |
| JP (1) | JP4652308B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007028766A1 (de) * | 2007-06-22 | 2008-12-24 | Continental Teves Ag & Co. Ohg | Prüfverfahren und elektronische Schaltung zur sicheren seriellen Übertragung von Daten |
| CN101938371B (zh) * | 2009-06-30 | 2012-09-26 | 比亚迪股份有限公司 | 一种汽车报文配置处理***及工作方法 |
| WO2011021906A2 (en) | 2009-08-21 | 2011-02-24 | Samsung Electronics Co., Ltd. | Method and apparatus for requesting data, and method and apparatus for obtaining data |
| US9720950B2 (en) | 2015-06-15 | 2017-08-01 | International Business Machines Corporation | Verification of record based systems |
| US9524205B1 (en) | 2016-01-04 | 2016-12-20 | International Business Machines Corporation | Code fingerprint-based processor malfunction detection |
| JP2019168749A (ja) | 2018-03-22 | 2019-10-03 | ソニーセミコンダクタソリューションズ株式会社 | 記憶制御回路、記憶装置、撮像装置、および、記憶制御方法 |
| CN111736878B (zh) * | 2020-08-10 | 2020-12-08 | 广州汽车集团股份有限公司 | 一种对cpu连接ddr芯片的数据线异常进行定位的方法及*** |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123631U (ja) * | 1989-03-16 | 1990-10-11 | ||
| JPH10228389A (ja) * | 1997-02-17 | 1998-08-25 | Hitachi Ltd | 故障検出診断装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740971A (en) * | 1986-02-28 | 1988-04-26 | Advanced Micro Devices, Inc. | Tag buffer with testing capability |
| US4794597A (en) * | 1986-03-28 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Memory device equipped with a RAS circuit |
| US5515383A (en) * | 1991-05-28 | 1996-05-07 | The Boeing Company | Built-in self-test system and method for self test of an integrated circuit |
| JPH0583847A (ja) | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 電源ユニツトのアラーム検出装置 |
| JP3158215B2 (ja) * | 1991-10-04 | 2001-04-23 | 富士通株式会社 | パリティ反転試験方式 |
| JPH1078891A (ja) | 1996-09-05 | 1998-03-24 | Nec Corp | ソフトウェアプログラム評価装置 |
| US6397357B1 (en) * | 1996-10-08 | 2002-05-28 | Dell Usa, L.P. | Method of testing detection and correction capabilities of ECC memory controller |
| US5908471A (en) * | 1997-01-31 | 1999-06-01 | Sun Microsystems, Inc | Diagnostic arrangement for digital computer system |
| JP3039455B2 (ja) * | 1997-06-30 | 2000-05-08 | 日本電気株式会社 | 半導体メモリ装置テスト方法及び半導体メモリ装置 |
| US7155568B2 (en) * | 2001-09-29 | 2006-12-26 | Hewlett-Packard Development Company, L.P. | Transaction generator for initialization, rebuild, and verify of memory |
| US7032142B2 (en) * | 2001-11-22 | 2006-04-18 | Fujitsu Limited | Memory circuit having parity cell array |
| JP2003244187A (ja) | 2002-02-19 | 2003-08-29 | Denso Corp | 車載ゲートウェイ装置およびコンピュータプログラム |
| JP3969129B2 (ja) | 2002-03-08 | 2007-09-05 | 株式会社デンソー | ゲートウェイおよび通信データの中継方法 |
| JP3986898B2 (ja) | 2002-06-20 | 2007-10-03 | 富士通株式会社 | メモリ擬似故障注入装置 |
| US6988237B1 (en) * | 2004-01-06 | 2006-01-17 | Marvell Semiconductor Israel Ltd. | Error-correction memory architecture for testing production errors |
| JP2005215590A (ja) | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法 |
| DE102004021267B4 (de) * | 2004-04-30 | 2008-04-17 | Infineon Technologies Ag | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung |
| TWI289851B (en) * | 2005-05-04 | 2007-11-11 | Univ Tsinghua | Semiconductor memory and method of correcting errors for the same |
| JP4768374B2 (ja) * | 2005-09-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
-
2006
- 2006-10-27 JP JP2006293371A patent/JP4652308B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-25 EP EP07119334.6A patent/EP1916794B1/en not_active Expired - Fee Related
- 2007-10-25 US US11/976,544 patent/US8122316B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123631U (ja) * | 1989-03-16 | 1990-10-11 | ||
| JPH10228389A (ja) * | 1997-02-17 | 1998-08-25 | Hitachi Ltd | 故障検出診断装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080141074A1 (en) | 2008-06-12 |
| JP2008112224A (ja) | 2008-05-15 |
| EP1916794A2 (en) | 2008-04-30 |
| EP1916794A3 (en) | 2013-03-06 |
| EP1916794B1 (en) | 2015-12-23 |
| US8122316B2 (en) | 2012-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4926648B2 (ja) | 車載ゲートウェイ装置 | |
| JP4652308B2 (ja) | エラー検出システム及びエラー検出方法 | |
| JP4804307B2 (ja) | ゲートウェイ装置及び転送制御方法 | |
| JP2006333438A (ja) | ゲートウェイ装置及びルーティング方法 | |
| CN107707520B (zh) | 网络监视装置 | |
| US10742675B2 (en) | Fraudulent message detection device, electronic control apparatus equipped with fraudulent message detection device, fraudulent message detection method, and fraudulent message detection program | |
| CN108234267B (zh) | 一种基于m-lvds实时多主高速总线的通信*** | |
| JP2009094748A (ja) | 通信データ診断装置 | |
| WO2018173732A1 (ja) | 車載通信装置、コンピュータプログラム及びメッセージ判定方法 | |
| JP5034703B2 (ja) | Ｃａｎのエラー発生方法およびｃａｎ通信装置 | |
| JP2009253464A (ja) | ゲートウェイ装置及びゲートウェイ方法 | |
| JP3263671B2 (ja) | 誤り検出装置 | |
| JP2013236184A (ja) | 車載通信システム、車載通信システムの通信異常監視方法、及び車載通信システムの通信異常監視プログラム | |
| JP2019126003A (ja) | 攻撃検知装置および攻撃検知方法 | |
| JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
| US7802150B2 (en) | Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems | |
| JP5322433B2 (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
| JP2014027510A (ja) | 通信制御装置 | |
| JP2008072328A (ja) | ゲートウェイｅｃｕの評価装置 | |
| JP4570753B2 (ja) | エラーコード送出装置および方法 | |
| US20230231739A1 (en) | Inspection apparatus and inspection method | |
| CN116266804A (zh) | 用于控制器局域网的设备 | |
| JP2007156935A (ja) | データ入出力システム、スレーブ機器及びその信号処理方法 | |
| JPH11150544A (ja) | 非同期転送モード装置の機能試験方法 | |
| JP2005234803A (ja) | 電子制御装置およびそのシリアル通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4652308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |