JP4651159B2 - 多層プリント配線板および多層プリント配線板の製造方法 - Google Patents
多層プリント配線板および多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4651159B2 JP4651159B2 JP2000190167A JP2000190167A JP4651159B2 JP 4651159 B2 JP4651159 B2 JP 4651159B2 JP 2000190167 A JP2000190167 A JP 2000190167A JP 2000190167 A JP2000190167 A JP 2000190167A JP 4651159 B2 JP4651159 B2 JP 4651159B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring board
- printed wiring
- layer
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップ等の電子部品を内蔵する多層プリント配線板及び該多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
従来、ＩＣチップ等の実装された多層プリント配線板は、例えば、まず、セミアディティブ法等によりビルドアップ多層プリント配線板を製造し、その後、種々の実装方法を用いて、該多層プリント配線板とＩＣチップとを電気的に接続することにより製造されていた。
【０００３】
ビルドアップ多層プリント配線板は、例えば、特開平９−１３００５０号公報等に開示された方法により製造されている。
即ち、まず、銅箔が貼り付けられた銅張積層板に貫通孔を形成し、続いて無電解銅めっき処理を施すことによりスルーホールを形成する。続いて、基板の表面を導体パターン状にエッチング処理して導体回路を形成し、この導体回路の表面に無電解めっきやエッチング等により粗化面を形成し、その粗化面を有する導体回路上にエポキシ樹脂、アクリル樹脂等の混合物を使用して層間樹脂絶縁層を形成した後、露光、現像処理を行うか、レーザ処理によりバイアホール用開口を形成し、その後、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を形成する。
【０００４】
さらに、層間樹脂絶縁層に粗化形成処理を施した後、形成された粗化面に薄い無電解めっき膜を形成し、この無電解めっき膜上にめっきレジストを形成した後、電解めっきにより厚付けを行い、めっきレジスト剥離後にエッチングを行って、下層の導体回路とバイアホールにより接続された導体回路を形成する。
【０００５】
これを繰り返した後、最外層として導体回路を保護するためのソルダーレジスト層を形成し、ソルダーレジスト層に開口を形成し、開口部分の導体層にめっき等を施してパッドとした後、半田バンプを形成することにより、ビルドアップ多層プリント配線板を製造する。
【０００６】
また、このようにして製造されたビルドアップ多層プリント配線板とＩＣチップとを電気的に接続する実装方法としては、ワイヤーボンディング、ＴＡＢ(Tape Automated Bonding)、フリップチップボンディング等が用いられていた。
【０００７】
ワイヤーボンディングでは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせ、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを保護するために熱硬化性樹脂や熱可塑性樹脂などの樹脂による封止を行っていた。
【０００８】
また、ＴＡＢでは、リードと呼ばれる導線が多数形成されたテープを用い、ＩＣチップのバンプとプリント配線板のパッドとを半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップボンディングでは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
また、これらの方法で実装された電子部品は、プリント配線板を介して駆動させていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、これらの実装方法では、ＩＣチップとプリント配線板との間を接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的に接続していたため、これらの各リード部品が、切断されたり、腐食されたりしてしまうとＩＣチップとプリント配線板との間の接続が遮断されたり、ＩＣチップの誤作動の原因となってしまうことがあった。
【００１０】
また、それぞれの実装方式では、ＩＣチップおよびリード部品を保護するためにエポキシ樹脂樹脂等の樹脂によって、封止を行っており、その樹脂を充填する際に、気泡を含有したりすると、その気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまうことがあった。また、熱可塑性樹脂等による封止では、それぞれの部品に合わせて樹脂充填用プランジャー、金型等を作成する必要があり、熱硬化性樹脂による封止ではリード部品、ソルダーレジストなどの材質などを考慮して樹脂を選定しなくてはならないために、コストが高くなる原因になっていた。
【００１１】
【課題を解決するための手段】
近年、このような問題点を解決するために、ＩＣチップ等の半導体素子を基板に内蔵または収納した多層プリント配線板が開示されている。
特開平９−３２１４０８号公報では、ダイパッド上にスタッドバンプを形成した半導体素子を基板に埋め込み、バイアホールを介して、該スタッドバンプと上層の導体回路とを電気的に接続した多層プリント配線板が開示されている。
しかしながら、この多層プリント配線板では、スタッドバンプの形状がタマネギ状であり、その高さにバラツキがあることに起因して、基板上に形成された層間絶縁層は厚さが均一でなく、その表面が平坦にならないことがあり、この場合には、バイアホールを介した電気的接続に接続不良が発生することがあった。
また、この多層プリント配線板は、その構造上、バイアホール用開口を一括形成することができず、生産性の劣るものであった。
【００１２】
また、特開平１０−２５６４２９号公報では、セラミック基板に半導体素子が収納され、該半導体素子がフリップチップにより導体回路と電気的に接続されている多層配線板が開示されている。
この多層配線板で用いられているアルミナや窒化アルミニウム等を材料とするセラミック基板は、外形加工性に劣るため半導体素子の納まりが良くない。そのため、半導体素子のパッドの高さが不均一になり、その結果、該パットと導体回路との間で接続不良が発生することがあった。
【００１３】
また、特開平１１−１２６９７８号公報公報では、基板に空隙部を形成し、この空隙部に半導体素子を収納した多層プリント配線板が開示されている。
しかしながら、このように半導体素子を内蔵した多層プリント配線板であっても、該半導体素子と導体回路とを半田、ＴＡＢ、ワイヤーボンディング等のリード部品を介して接続した場合には、上述の問題点を解決することが出来なかった。また、基板の空隙部に半導体素子を収納した際に、該半導体素子と基板との間に空隙が存在する場合には、半導体素子の位置ずれが発生しやすく、接続信頼性の低下につながることがあった。
【００１４】
また、本発明者らは、先に、リード部品を介さずに、ＩＣチップ等の電子部品と直接電気的接続を行うことができる多層プリント配線板として、基板に設けられた開口部、貫通孔またはザグリ部にＩＣチップ等が内蔵または収容（以下、両者を併せて単に内蔵という）され、さらに、該基板上に層間樹脂絶縁層と導体回路とが積層され、該ＩＣチップと導体回路の間や、層間樹脂絶縁層を介した上下の導体回路間がバイアホールを介して電気的に接続された多層プリント配線板を提案した。
【００１５】
このようにＩＣチップ等を内蔵した多層プリント配線板では、ＩＣチップ等と多層プリント配線板との接続に、リード部品や封止樹脂が用いられていないため、その接続信頼性は優れたものとなり、多層プリント配線板製造の際にＩＣチップを実装することができるためコストも安くなる。
【００１６】
このようなＩＣチップ等の電子部品が内蔵された多層プリント配線板は、リード部品を介して電子部品が実装された多層プリント配線板と比べて接続信頼性が向上している。
しかしながら、このような多層プリント配線板において、従来の多層プリント配線板と同様、層間樹脂絶縁層にエポキシ樹脂、アクリル樹脂等の混合物を使用した場合、以下のような不具合を生じることがあった。
即ち、エポキシ樹脂、アクリル樹脂等の混合物は、その誘電率がＧＨｚ領域において、３．５以上と高く、そのため、ＧＨｚ帯域の高周波数信号を用いたＩＣチップ等を内蔵した多層プリント配線板では、層間樹脂絶縁層が高誘電率であることに起因して、信号遅延や信号エラーが発生しやすくなってしまうという問題があった。
【００１７】
そこで、発明者らは、上記問題点を解決するために鋭意研究した結果、１ＧＨｚにおける誘電率が３．０以下である層間樹脂絶縁層を用いた多層プリント配線板では、ＧＨｚ帯域の高周波信号を用いるＩＣチップを内蔵した場合にも、信号遅延や信号エラーが発生しにくいことを見出し、本発明の多層プリント配線板を完成した。
【００１８】
また、上記特性を有する層間樹脂絶縁層を形成するに適した方法について検討したところ、層間樹脂絶縁層形成用の樹脂をフィルム状に成形しておき、その後、このフィルムを、電子部品が内蔵された基板等に圧着する方法を用いた場合、層間樹脂絶縁層形成用樹脂の取り扱いが容易であり、また、その製造工程において、パッシベーション膜や電子部品のパッドが損傷したり、形成される樹脂フィルム層にクラックが発生したりすることがないため、層間樹脂絶縁層の絶縁性や形状保持性、パッドと導体回路との電気的な接続信頼性に優れる層間樹脂絶縁層を形成することができることを見出し、本発明の多層プリント配線板の製造方法を完成した。
【００１９】
本発明の多層プリント配線板は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、上記バイアホールは、フィールドビア構造を有し、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であって、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層の表面には粗化面が形成されていることを特徴とする多層プリント配線板であることを特徴とする。
【００２０】
本発明の多層プリント配線板において、上記層間樹脂絶縁層は、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種からなることが望ましい。
また、上記ポリオレフィン系樹脂は、シクロオレフィン系樹脂であることが望ましい。
【００２１】
また、上記多層プリント配線板においては、電子部品のパッド上にトランジション層が形成されていることが望ましい。
【００２２】
また、本発明の多層プリント配線板の製造方法は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層を形成する際に、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用い、上記フィルムを、上記電子部品が内蔵または収納されている基板に圧着して、樹脂フィルム層を形成した後、上記樹脂フィルム層に、バイアホール用開口を形成することにより層間樹脂絶縁層とし、上記バイアホール用開口を電解めっきで充填してフィールドビア構造のバイアホールを形成し、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層の表面に粗化面を形成することを特徴とする。
【００２３】
上記製造方法において、上記ポリオレフィン系樹脂は、シクロオレフィン系樹脂であることが望ましい。
また、上記製造方法において、形成される層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であることが望ましい。
【００２４】
また、本発明の製造方法においては、電子部品が内蔵または収納されている基板にフィルムを圧着する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層を形成することが望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、感光性ドライフィルムを貼り付ける工程と、
（ｃ）上記感光性ドライフィルムに、露光・現像処理を施すことによりめっきレジストを形成する工程と、
（ｄ）上記めっきレジスト非形成部にめっき層を形成する工程と、
（ｅ）上記めっきレジスト、および、上記めっきレジスト下に存在する金属膜を除去することにより上記トランジション層を形成する工程。
【００２５】
また、本発明の製造方法においては、電子部品が内蔵または収納されている基板にフィルムを圧着する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層が形成することも望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、めっき層を形成する工程と、
（ｃ）上記めっき層上に、感光性ドライフィルムを貼り付ける工程と、
（ｄ）上記感光性ドライフィルムに、露光・現像処理を施すことによりエッチングレジストを形成する工程と、
（ｅ）エッチングレジスト非形成部下の金属膜およびめッき層をエッチング処理にて除去することにより上記トランジション層を形成する工程。
【００２６】
【発明の実施の形態】
本発明の多層プリント配線板は、電子部品が内蔵されている基板上に、導体回路と層間樹脂絶縁層とが順次形成され、これらの導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、
上記層間樹脂絶縁層は、１ＧＨｚおける誘電率が３．０以下であることを特徴とする。
【００２７】
本発明の多層プリント配線板によれば、ＩＣチップ等の電子部品が基板に内蔵されているため、電子部品と多層プリント配線板との接続において、リード部品や封止樹脂が用いられていない。従って、上記多層プリント配線板は、リード部品を介してＩＣチップが実装された場合に発生していた種々の不具合が解消され、電気的接続性や信頼性に優れるものである。
【００２８】
また、本発明の多層プリント配線板においては、層間樹脂絶縁層の１ＧＨｚにおける誘電率が３．０以下と低いため、ＧＨｚ帯域の高周波信号を用いるＩＣチップ等の電子部品を内蔵する場合であっても、信号伝搬の遅延や信号の伝送損失等に起因する信号エラーを防止することができる。
【００２９】
上記多層プリント配線板において、上記層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であり、このような低誘電率の層間樹脂絶縁層の材料（層間樹脂絶縁層形成用樹脂）としては、例えば、ポリオレフィン系樹脂、フッ素系樹脂、ポリフェニレン系樹脂等が挙げられる。これらは、単独で用いてもよいし、２種以上を併用してもよい。
【００３０】
上記ポリオレフィン系樹脂の具体例としては、例えば、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。
上記ポリオレフィン系樹脂の市販品としては、例えば、住友スリーエム社製の商品名：１５９２等が挙げられる。また、融点が２００℃以上の熱可塑型ポリオレフィン系樹脂の市販品としては、例えば、三井石油化学工業社製の商品名：ＴＰＸ（融点２４０℃）、出光石油化学社製の商品名：ＳＰＳ（融点２７０℃）等が挙げられる。
【００３１】
これらのなかでは、シクロオレフィン系樹脂が望ましい。
シクロオレフィン系樹脂は、誘電率が低く、ＧＨｚ帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくいことに加え、機械的特性、特に、剛性が高いため、しっかりとした層間樹脂絶縁層の上に導体回路を形成することができ、その結果、導体回路同士の接続信頼性を充分に確保することができる。
【００３２】
また、上記シクロオレフィン系樹脂は、導体回路との密着性にも優れるため、層間樹脂絶縁層が導体回路から剥離することを防止することができ、剥離に起因する層間樹脂絶縁層でのクラックの発生等も防止することができる。
さらに、上記シクロオレフィン系樹脂は、吸水率が小さいため、導体回路間の電気絶縁性が高くなり、信頼性も向上する。
【００３３】
上記シクロオレフィン系樹脂としては、２−ノルボルネン、５−エチリデン−２−ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合体であることが望ましい。上記誘導体としては、２−ノルボルネン等のシクロオレフィンに、架橋を形成するためのアミノ基や無水マレイン酸残基あるいはマレイン酸変性したもの等が結合したもの等が挙げられる。
上記共重合体を合成する場合の単量体としては、例えば、エチレン、プロピレン等が挙げられる。
【００３４】
上記シクロオレフィン系樹脂は、上記した樹脂の２種以上の混合物であってもよく、シクロオレフィン系樹脂以外の樹脂を含むものであってもよい。
また、上記シクロオレフィン系樹脂が共重合体である場合には、ブロック共重合体であってもよく、ランダム共重合体であってもよい。
【００３５】
また、上記シクロオレフィン系樹脂は、熱硬化性シクロオレフィン系樹脂であることが望ましい。加熱を行って架橋を形成させることにより、より剛性が高くなり、機械的特性が向上するからである。
上記シクロオレフィン系樹脂のガラス転移温度（Ｔｇ）は、１３０〜２００℃であることが望ましい。
【００３６】
上記シクロオレフィン系樹脂は、フィラー等を含まないものであってもよく、水酸化アルミニウム、水酸化マグネシウム、リン酸エステル等の難燃剤を含むものであってもよい。
【００３７】
また、フッ素系樹脂としては、例えば、エチル／テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）等が挙げられる。
【００３８】
また、上記ポリフェニレン系樹脂としては、例えば、下記化学式（１）で表される繰り返し単位を有する熱可塑性ポリフェニレンエーテル樹脂や、下記化学式（２）で表される繰り返し単位を有する熱硬化性ポリフェニレンエーテル樹脂等が挙げられる。
【００３９】
【化１】
【００４０】
（式中、ｎは、２以上の整数を表す。）
【００４１】
【化２】
（式中、ｍは、２以上の整数を表す。また、Ｒ1 、Ｒ2 は、メチレン基、エチレン基または−ＣＨ2 −Ｏ−ＣＨ2 −を表し、両者は、同一であっても良いし、異なっていてもよい。）
【００４２】
また、上記化学式（１）で表される繰り返し単位を有する熱可塑性ポリフェニレンエーテル樹脂は、ベンゼン環にメチル基が結合した構造を有しているが、本発明で用いることのできるポリフェニレンエーテル樹脂としては、上記メチル基が、エチル基等の他のアルキル基等で置換された誘導体や、メチル基の水素がフッ素で置換された誘導体等であってもよい。
これらのポリフェニレン系樹脂は、単独で用いてもよいし、２種以上併用してもよい。
【００４３】
このようなポリフェニレン系樹脂のなかでは、加熱することにより剛性が高くなり、機械的特性が向上する点から上記化学式（２）で表される熱硬化性ポリフェニレンエーテル樹脂が望ましい。
【００４４】
また、上記ポリオレフィン系樹脂、フッ素系樹脂、および、ポリフェニレン系樹脂は、低誘電率を損ねない範囲で有機フィラーや無機フィラー等の他の成分を含んでいてもよい。
例えば、上記ポリオレフィン系樹脂が有機フィラーを含んでいる場合には、レーザ光を照射することによりバイアーホール用開口を形成する際に、所望の形状のバイアホール用開口を良好に形成することができる。
【００４５】
これは、炭酸ガスレーザ等の赤外線レーザを照射してバイアホール用開口を形成する場合には、有機フィラーが熱に対する緩衝剤の役割を果たし、発生した熱や導体回路で反射した熱を一部吸収するとともに、バイアーホール用開口の周囲の樹脂の形状を維持するための機械的な強化剤の役割を果たすからであり、また、紫外線レーザを照射してバイアホール用開口を形成する場合には、有機フィラーが紫外線を吸収し、レーザ照射部位の樹脂のみが分解、消失するからである。
【００４６】
上記有機フィラーとしては特に限定されず、例えば、メラミン、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、ＰＰＯ、ＰＰＥ等が挙げられる。これらは、単独で用いてもよいし、２種以上併用してもよい。
【００４７】
上記多層プリント配線板において、上記電子部品のパッド部分には、トランジション層が形成されていることが望ましい。
上記トランジション層とは、ＩＣチップに配設されたパッドを拡径するために設けられた導体層であり、その形成目的は、以下に述べるＩＣチップのパッドに発生する種々の不具合を解消することにある。
【００４８】
即ち、通常、バイアホール用開口の開口径が６０〜８０μｍであるのに対し、電子部品のパッド部分は、その径が４０μｍ程度であり、そのため、上記パッドとバイアホールとを直接接続した場合には、パッド径が小さいことに起因して、バイアホールの位置ずれが発生し、これが導通不良や断線の原因となることがあるが、トランジション層を形成することにより、該トランジション層の水平方向の径（以下、単に直径という）がパッドの径に比べて大きくなり、バイアホールとの接続を確実に行うことができる。
【００４９】
また、上記多層プリント配線板を製造する際には、酸や酸化剤、エッチング液等を使用することがあるため、これら酸等と電子部品のパッドとが接触した際に、パッドの変色や溶解が発生することがあるが、トランジション層を形成することにより、上記パッド層と上記酸等とが直接接触することを防止することができる。
【００５０】
上記トランジション層の直径は特に限定されず、バイアホール用開口の開口径等を考慮して適宜選択すればよいが、バイアホール用開口の開口径と同程度の６０〜８０μｍが望ましい。
【００５１】
上記トランジション層の材質としては、銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙げられる。
これらのなかでは、その上層に形成される導体回路（バイアホール）の材質と同様のものが望ましく、通常、導体回路の材質は銅であるため銅が望ましい。
また、上記トランジション層は、一層からなるものであっても良いし、二層以上の複数層からなるものであってもよいが、二層以上の複数層からなるものが望ましい。
特に、ＩＣチップのパッドの材質がアルミニウムである場合、亜鉛、クロムまたはニッケルからなる下層と銅からなる上層との二層からなるものが望ましい。
【００５２】
上記トランジション層の厚さは、１〜３５μｍが望ましい。上記トランジション層の厚さが３５μｍを超えると、その形状がアンダーカット形状になることがあり、ＩＣチップとバイアホールの接続信頼性の低下に繋がる原因となることがある。
上記トランジション層が二層以上の複数層からなる場合、その下層の厚さは、０．０１〜０．５μｍが望ましい。
なお、上記トランジション層を形成する方法については、後に本発明の製造方法を説明する際に詳述する。
【００５３】
以下、本発明の多層プリント配線板について図を参照して説明する。
図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
図１に示すように多層プリント配線板１０は、ＩＣチップ２０が内蔵された樹脂基板３０と層間樹脂絶縁層５０と層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００５４】
また、ＩＣチップ２０は、パッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子を構成するアルミパッド２４、及び、位置決めマーク（図示せず）が配設されている。パッド２４の上には、金属膜３６およびめっき層３７からなるトランジション層３８が形成されている。
【００５５】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６がニッケルめっき層７２および金めっき層７４を介して設けられている。
【００５６】
多層プリント配線板１０では、樹脂基板にＩＣチップ２０が予め内蔵され、ＩＣチップ２０のパッド２４上にはトランジション層３８を配設されている。このため、リード部品や封止樹脂を用いることなく、ＩＣチップと多層プリント配線板とを電気的に接続することができる。
【００５７】
上記樹脂基板としては、一般的にプリント配線板で使用されるものであれば特に限定されず、例えば、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂等にガラスエポキシ樹脂等の補強材や心材を含浸させた樹脂からなる基板や、エポキシ樹脂を含浸させたプリプレグを積層した基板等が挙げられる。また、両面銅張積層板、片面板、金属膜を有さない樹脂板、樹脂フィルム等を用いてもよい。
なお、上記樹脂基板とＩＣチップ等の電子部品とは、接着剤等により接合されている。
【００５８】
また、層間樹脂絶縁５０、１５０は、上記層間樹脂絶縁層形成用樹脂からなる。
上記層間樹脂絶縁層は、その膜厚が５〜５０μｍであることが望ましく、１５〜３５μｍであることがより望ましい。導体回路間の絶縁性を充分に確保することができるとともに、所望の形状のバイアホール用開口を形成することができるため、バイアホールを介した接続信頼性が優れたものとなるからである。
【００５９】
なお、本発明の多層プリント配線板は、例えば、後述する本発明の多層プリント配線板の製造方法を用いて製造することができる。
【００６０】
次に、本発明の多層プリント配線板の製造方法について説明する。
本発明の多層プリント配線板の製造方法は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、
上記層間樹脂絶縁層を形成する際に、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用い、
上記フィルムを、上記電子部品が内蔵または収納されている基板、または、上記基板上に上記層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成された基板に圧着して、樹脂フィルム層を形成した後、
上記樹脂フィルム層に、バイアホール用開口を形成することにより層間樹脂絶縁層とすることを特徴とする。
【００６１】
本発明の多層プリント配線板の製造方法によれば、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用いて層間樹脂絶縁層を形成するため、層間樹脂絶縁層の誘電率が３．０以下である本発明の多層プリント配線板を好適に製造することができる。また、本発明の製造方法は、層間樹脂絶縁層形成用樹脂のフィルムを用いるため、その取り扱いが容易であり、さらに、上記フィルムを張り付けるのみであるため、パッシベーション膜や電子部品のパッドが損傷することはなく、形成される樹脂フィルム層にクラックが発生したりすることがない。従って、低誘電率で、かつ、絶縁性および形状保持性に優れた層間樹脂絶縁層を有する多層プリント配線板を製造することができる。
【００６２】
なお、本発明の多層プリント配線板の層間樹脂絶縁層は、本発明の製造方法以外にも、層間樹脂絶縁層形成用樹脂の未硬化の溶液を、ロールコーター法等により、電子部品が内蔵されている基板等に塗布した後、加熱により硬化させ、その後、バイアホール用開口を設けることにより形成することもできる。
【００６３】
さらに、本発明の多層プリント配線板の製造方法においては、基板に内蔵されたＩＣチップのパッド上にトランジション層を形成することにより、パッドと導体回路との接続信頼性に優れた多層プリント配線板を製造することができる。
【００６４】
ここでは、まず、層間樹脂絶縁層を形成する工程について説明し、多層プリント配線板の全製造工程については、後に詳述する。
【００６５】
本発明の製造方法において、層間樹脂絶縁層を形成する際には、まず、ＩＣチップ等の電子部品が内蔵されている基板や、既に下層の層間樹脂絶縁層と導体回路とが形成された基板に、ポリオレィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂（層間樹脂絶縁層形成用樹脂）からなるフィルムを圧着する。
このような層間樹脂絶縁層形成用樹脂を用いることにより、誘電率が３．０以下の層間樹脂絶縁層を形成することができるからである。
【００６６】
なお、層間樹脂絶縁層形成用樹脂のフィルムは、例えば、上記層間樹脂絶縁層形成用樹脂を含む樹脂溶液を調製し、得られた樹脂溶液をＰＥＴフィルム上にロールコータ等を用いて塗布した後、８０〜１８０℃の温度で０．５〜６０分間乾燥させることにより作製する。また、市販のフィルムを用いることもできる。
【００６７】
上記層間樹脂絶縁層形成用樹脂のフィルムを圧着する方法としては、例えば、真空ラミネーター等の装置を用いる方法が挙げられる。
また、圧着は、減圧下または真空下において、０．２〜１．０ＭＰａの圧力で行うことが望ましい。フィルムを圧着する際の圧力が、０．２ＭＰａ未満では、フィルムと電子部品内蔵基板や導体回路の形成された層間樹脂絶縁層との密着性が充分でない場合があり、一方、１．０ＭＰａを超えると、層間樹脂絶縁層形成用樹脂中にフィラー等が含まれている場合に、上記フィラー等が層間樹脂絶縁層形成用樹脂フィルム層の表層部に凝集してしまうことがあり、後工程で層間樹脂絶縁層表面に粗化面を形成した場合に、所望の凹凸を形成することができないことがある。
【００６８】
また、上記フィルムを圧着する際の温度は、５０〜１８０℃が望ましい。上記温度が５０℃未満では、加熱による効果がほどんどみられず、１８０℃を超えると、フィルムが硬化剤や溶剤を含有する場合に、これらの硬化剤や溶剤が揮発してしまい、硬化が不充分であったり、硬化が進行しすぎてバイアホール用開口の底面に樹脂が残渣として残ることがあり、電子部品と導体回路との間や上下の導体回路間の接続信頼性が低下することがある。
また、一定の昇温速度で温度を上昇させながら、圧着をおこなってもよい。
【００６９】
上記フィルムの圧着時間は、５〜１２０秒が望ましい。圧着時間が５秒未満では、フィルムの圧着が不充分な場合があり、圧着時間が１２０秒を超えてもフィルムと基板や導体回路との密着性はほとんど向上しないからである。
【００７０】
上記フィルムを圧着する際の真空度は、１３〜１３００Ｐａが望ましい。上記真空度を、１３Ｐａ未満にすることは、技術的に容易ではなく、時間もかかる。一方、１３００Ｐａを超えると配線間隔が５０μｍ以下の導体回路間に樹脂フィルムが完全に充填されないことがある。
【００７１】
本発明の製造方法においては、層間樹脂絶縁層形成用樹脂のフィルムを圧着した後、必要により該フィルムを熱硬化し、その後、バイアホール用開口を形成して層間樹脂絶縁層とする。
上記熱硬化を行う際の温度としては特に限定されず、層間樹脂絶縁層形成用樹脂の組成を考慮し、所望の架橋密度となるように適宜選択すればよい。
また、上記熱硬化は、各温度区間で一定時間保った後、温度を上昇させるステップキュアにより行ってもよい。これにより、フィルム内に残留する溶剤分や水分を完全に除去することができるからである。
なお、上記熱硬化は、バイアホール用開口を形成した後、行ってもよい。
【００７２】
上記バイアホール用開口は、レーザ処理により形成することが望ましい。
このとき、使用するレーザとしては、例えば、炭酸ガス（ＣＯ2 ）レーザ、紫外線レーザ、エキシマレーザ等が挙げられるが、これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが望ましい。
【００７３】
エキシマレーザは、後述するように、バイアホール用開口を形成する部分に貫通孔が形成されたマスク等を用いることにより、一度に多数のバイアホール用開口を形成することができ、また、短パルスの炭酸ガスレーザは、開口内の樹脂残りが少なく、レーザ照射部位の周囲の樹脂に対するダメージが特に小さいからである。
【００７４】
また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で樹脂フィルム層に多数の開口を効率的に形成することができる。
【００７５】
また、炭酸ガスレーザを用いる場合、そのパルス間隔は、１０-4〜１０-8秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、１０〜５００μｍ秒であることが望ましい。
また、バイアホール用開口を形成する部分に貫通孔が形成されたマスクの貫通孔は、レーザ光のスボット形状を真円にするために、真円である必要があり、上記貫通孔の径は、０．１〜２ｍｍ程度が望ましい。
【００７６】
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
【００７７】
レーザ光にて開口を形成した場合、特に炭酸ガスレーザを用いた場合には、デスミア処理を行うことが望ましい。上記デスミア処理は、クロム酸、過マンガン酸塩等の水溶液からなる酸化剤を使用して行うことができる。また、酸素プラズマ、ＣＦ4 と酸素との混合プラズマやコロナ放電等で処理してもよい。また、低圧水銀ランプを用いて紫外線照射することにより、表面改質することもできる。
このような工程を経ることにより、低誘電率で、かつ、絶縁性および形状保持性に優れる層間樹脂絶縁層を形成することができる。
【００７８】
次に、本発明の多層プリント配線板の全製造工程を、図５〜９を参照しながら工程順に説明する。
（１）先ず、ＩＣチップ等の電子部品が内蔵された、ガラスエポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂等からなる基板（以下、ＩＣ内蔵基板ともいう）３０を出発材料とする（図５（Ａ）参照）。
なお、ＩＣチップ２０の上部は、パッシベーション膜２２により被覆されており、パッシベーション膜２２の開口内には、入出力端子を構成するアルミニウム等からなるパッド２４が形成されている。
【００７９】
基板にＩＣチップ等を内蔵する方法としては特に限定されず、例えば、基板の片面に、ザグリ加工でＩＣチップ内蔵用の凹部を形成し、その後、該凹部に接着材料を介してＩＣチップを固定する方法や、基板にＩＣチップを収納するための貫通孔を形成し、該貫通孔内にＩＣチップを収納した後、この基板と貫通孔を有さない基板とを積層する方法等が挙げられる。
【００８０】
（２）次に、以下の方法により、基板に対するＩＣチップの位置決めを行う。
即ち、ＩＣチップの四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行う。
【００８１】
（３）次に、必要に応じて、ＩＣチップに形成されているパッド上にトランジション層を形成する。上記トランジション層は、必要に応じて形成すればよいが、トランジション層を形成した場合、トランジション層の直径がパッドの直径に比べて大きいため、トランジション層とバイアホールとの間では位置ずれが発生しにくく、上記パッドとバイアホールとをより確実に接続することができる。
【００８２】
上記トランジション層を形成する具体的な方法としては、下記（ａ）〜（ｅ）の工程を含む方法（以下、第一のトランジション層形成方法という）を用いることができる。即ち、
（ａ）まず、ＩＣ内蔵基板３０の全面に金属膜３６を形成する（図５（Ｂ）参照）。
金属膜３６は、スパッタリング等の物理的な蒸着を行うことにより形成することが望ましい。金属膜３６は、例えば、クロム、銅、ニッケル、亜鉛、金、スズ、鉄などの金属を１種類以上用いて形成する。また、場合によっては、異なる金属を用いて２層以上の金属膜３６を形成してもよい。
【００８３】
また、スパッタリング等を行った後、無電解めっきを行うことにより２層以上からなる金属膜３６としてもよい。
この場合、スパッタリング等によりクロム、ニッケルまたは亜鉛からなる層を成形し、その後、無電解めっきにより銅からなる層を形成することが望ましい。
金属膜３６の上に形成する導体回路の材質が、通常、銅であることを考慮すると、金属膜３６の材質も銅であることが望ましいが、ＩＣチップ２０のパッド２４がアルミニウムからなる場合、上記したように、パッド上に直接銅からなる金属膜３６を形成することは、パッド２４の変色等の引き起こすことがあるため、あまり好ましくない。これに対し、パッド２４直上にクロム、ニッケルまたは亜鉛からなる層を成形し、その上層に銅からなる層を形成することにより、パッド２４の変色等を防止するとともに、バイアホールとの接続信頼性に優れる金属膜３６とすることができる。
【００８４】
スパッタリング等と無電解めっきとにより、金属膜３６を形成する場合、スパッタリング等により形成される層の厚さは、０．０１〜０．５μｍが望ましい。スパッタリング等の物理的な蒸着により、０．５μｍを超える厚さの層を均一に形成することは難しいからである。また、無電解めっきにより形成される層の厚さは、０．０１〜５．０μｍが望ましい。０．０１μｍ未満では、全面にめっき膜を形成できず、５．０μｍを超えるとエッチングで除去し難くなったり、位置決めマークが埋まってしまい、該位置決めマークを認識することができないことがあるからである。より望ましい範囲は、０．１〜１．０μｍである。
【００８５】
（ｂ）次に、上記金属膜上に感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、めっきレジストを形成するために使用されている市販品を用いることができる。
（ｃ）次に、上記感光性ドライフィルム上に、ＩＣチップ２０のパッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４上部が開口しためっきレジスト３５を形成する。
【００８６】
（ｄ）その後、めっきレジスト非形成部に、めっき処理によりめっき層３７を形成する（図６（Ａ）参照）。
上記めっき処理は、無電解めっきであってもよいし、電解めっきであってもよく、両者を併用してもよい。
めっき層３７の材質としては、例えば、銅、ニッケル、金、銀、亜鉛、鉄等からなるものが挙げられる。
これらのなかでは、電気特性、経済性に優れるとともに、後工程で形成される多層プリント配線板の導体回路の材質も、銅が望ましいことから、銅を用いることが望ましい。
また、めっき層３７の厚さは、１〜１５μｍが望ましい。
【００８７】
（ｅ）次に、上記めっきレジスト３５を除去した後、めっきレジスト３５下に存在する金属膜３６を除去することによりトランジッション層３８を形成する（図６（Ｂ）参照）。
金属膜３６の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行う。
【００８８】
このように、第一のトランジション層形成方法によりトランジション層を形成した場合、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【００８９】
（４）次に、必要に応じて、上記トランジション層３８の表面に粗化面や粗化層（以下、両者を合わせて単に粗化面という）３８αを形成する（図６（ｃ）参照）。粗化面を形成することにより、トランジション層３８と層間樹脂絶縁層やバイアホールとの接続がより確実なものとなるからである。
なお、粗化面３８αは、エッチング処理、黒化還元処理、めっき処理等により形成することができる。
【００９０】
上記エッチング処理は、例えば、有機酸と第二銅錯体とを含むエッチング液を用いて行うことができる。
上記有機酸としては、例えば、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸等が挙げられる。
これらは、単独で用いてもよく、２種以上併用してもよい。上記混合溶液において、上記有機酸の含有量は、０．１〜３０重量％が望ましい。酸化された銅の溶解性を維持し、かつ、触媒安定性を確保することができるからである。
【００９１】
上記第二銅錯体としては、アゾール類の第二銅錯体が望ましい。このアゾール類の第二銅錯体は、金属銅等を酸化する酸化剤として作用する。アゾール類としては、例えば、ジアゾール、トリアゾール、テトラゾール等が挙げられる。これらのなかでは、イミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールが望ましい。上記エッチング液において、上記第二銅錯体の含有量は、１〜１５重量％が望ましい。溶解性および安定性に優れ、また、触媒核を構成するＰｄ等の貴金属をも溶解させることができるからである。
【００９２】
上記黒化還元処理の具体的な方法としては、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）、を含む水溶液を黒化浴とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行う方法等が挙げられる。
【００９３】
上記めっき処理の具体的な方法としては、硫酸銅（１〜４０ｇ／ｌ）、硫酸ニッケル（０．１〜６．０ｇ／ｌ）、クエン酸（１０〜２０ｇ／ｌ）、次亜リン酸ナトリウム（１０〜１００ｇ／ｌ）、ホウ酸（１０〜４０ｇ／ｌ）および界面活性剤（日信化学工業社製、サーフィノール４６５）（０．０１〜１０ｇ／ｌ）を含むｐＨ＝９の無電解めっき浴にて無電解めっきを施す方法等が挙げられる。
【００９４】
（５）次に、ＩＣ内蔵基板３０上に、上記したように、層間樹脂絶縁層形成用樹脂のフィルムを、真空下または減圧下で圧着することにより、樹脂フィルム層を形成し（図７（Ａ）参照）、さらに、樹脂フィルム層５０′にレーザ等を用いてバイアホール用開口４８を形成して層間樹脂絶縁層５０とする（図７（Ｂ）参照）。
【００９５】
（６）次に、必要に応じて、層間樹脂絶縁層５０の表面に粗化面５０αを形成する（図７（Ｃ）参照）。粗化面５０αは、例えば、プラズマ処理を行うことにより形成する。
また、粗化面５０αを形成することなしに、後述するスパッタリングを直接行ってもよい。
【００９６】
（７）次に、層間樹脂絶縁層５０表面に、必要により、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛、これらの合金等からなる薄膜導体層５２を形成する（図８（Ａ）参照）。
薄膜導体層５２は、単層であってもよいし、２層以上からなるものであってもよい。
薄膜導体層５２の厚さは、０．１〜１．０μｍが望ましい。
【００９７】
薄膜導体層５２を形成する方法としては、例えば、スパッタリング、無電解めっき等の方法が挙げられる。
上記スパッタリングは、例えば、日本真空技術株式会社製のＳＶ―４５４０を用いて行うことができる。
また、無電解めっきにより薄膜導体層５２を形成する場合は、例えば、層間樹脂絶縁層５０の表面に、予め、パラジウム触媒（アトテック社製）等を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させておき、次いで、無電解めっき水溶液中に基板を浸漬することにより、無電解めっき層（薄膜導体層）５２を形成することができる。
【００９８】
（８）次に、薄膜導体層５２を形成した層間樹脂絶縁層５０上の一部にドライフィルムを用いてめっきレジスト５４を形成し、その後、薄膜導体層５２をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層５６を形成する（図８（Ｂ）参照）。
上記電解めっきとしては、銅めっきを用いることが望ましい。
このとき、バイアホール用開口を電解めっきで充填してフィールドビア構造としてもよく、バイアホール用開口に導電性ペースト等を充填した後、その上に蓋めっき層を形成してフィールドビア構造としてもよい。フィールドビア構造を形成することにより、バイアホールの直上にバイアホールを設けることができる。
【００９９】
（９）次に、めっきレジスト５４を除去した後、そのめっきレジスト５４下に存在する薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６とからなる導体回路５８およびバイアホール６０を形成する。
なお、触媒を付着させた後、無電解めっきにより薄膜導体層５４を形成した場合は、酸、または、酸化剤を用いて層間樹脂絶縁層５０上の触媒を除去してもよい。触媒として用いたパラジウムを除去することにより、電気特性の低減を防止することができる。
【０１００】
さらに、必要に応じて、導体回路５８およびバイアホール６０の表面に粗化面５８α、６０αを形成する（図８（Ｃ）参照）。
粗化面５８α、６０αは、トランジション層３８表面に粗化面を形成する際に用いる方法と同様の方法により形成することができる。
【０１０１】
（１０）次に、必要に応じて、（６）〜（１０）の工程を繰り返すことにより、さらに層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成する（図９（Ａ）参照）。
【０１０２】
（１１）次に、最外層の導体回路１５８を含む基板面にソルダーレジスト層７０を形成する。上記ソルダーレジスト層としては、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、ソルダーレジスト樹脂組成物等からなるものが挙げられる。
上記ソルダーレジスト層は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりした後、レーザ処理、露光・現像処理等による開口処理を行い、さらに、硬化処理等を行うことにより形成する（図９（Ｂ）参照）。
【０１０３】
上記ソルダーレジスト樹脂組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体等が挙げられ、その粘度は２５℃で１〜１０Ｐａ・ｓに調製されていることが望ましい。
【０１０４】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルをアクリル酸やメタクリル酸等と反応させたエポキシ樹脂等が挙げられる。
また、上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類やアクリル酸やメタクリル酸のエステル等が挙げられる。
【０１０５】
（１２）この後、ソルダーレジスト層７０の開口部７１内の導体回路１５８上にニッケルめっき層７２、金めっき層７４等を形成することにより、半田パッドを設け、該半田パッド上に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０が基板に内蔵され、半田バンプを有する多層プリント配線板を得ることができる（図１参照）。
また、上記ソルダーレジスト層の開口部に、はんだペーストを印刷した後、開口部に導電性ピンを載置し、２００℃でリフローすることにより、外部端子と接続するためのＰＧＡ(Pin Grid Array)が配設された多層プリント配線板としてもよい。
【０１０６】
また、本発明の製造方法では、第一のトランジション層形成方法（上記（３）の工程）に代えて、下記（ａ）〜（ｅ）の工程を含む方法（以下、第二のトランジション層形成方法という）を用いてトランジション層３８を形成してもよい。
なお、上記第二のトランジション層形成方法を用いる場合も、トランジション層３８を形成する工程以外は、上記の製造方法を用いればよい。
上記第二のトランジション層形成方法については、図１２を参照しながら説明する。
【０１０７】
（ａ）まず、ＩＣ内蔵基板の全面に上記した第一のトランジション層形成方法の工程（ａ）と同様にして、金属膜３６′を形成する（図１２（Ａ）参照）。
（ｂ）次に、上記金属膜上の全面に無電解めっきおよび／または電解めっきによりめっき層３７′を形成する。めっき層３７′としては、電解銅めっき層が望ましい（図１２（Ｂ）参照）。
めっき層３７′の厚さは、１〜１５μｍが望ましい。上記厚さが１５μｍを超えると、後述するエッチングの際にアンダーカットが発生し、形成されるトランジシッン層とパッド２４との界面に隙間が発生し、両者の間で剥離が発生する原因となることがあるからである。
【０１０８】
（ｃ）次に、上記めっき層上に、感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、エッチングレジストを形成するために使用されている市販品を用いればよい。
（ｄ）次に、上記感光性ドライフィルム上に、形成するトランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成する（図１２（Ｃ）参照）。
【０１０９】
（ｅ）さらに、エッチングレジスト３９非形成部下の金属膜３６′およびめっき層３７′をエッチング処理により除去することにより、トランジション層３８を形成する（図１２（Ｄ）参照）。
上記エッチング処理は、例えば、硫酸／過酸化水素水溶液、塩化第二鉄、塩化第二銅、過硫酸アンモニウム等の過硫酸塩の水溶液等のエッチング液を用いて行えばよい。
【０１１０】
このように、第二のトランジション層形成方法によりトランジション層を形成した場合も、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【０１１１】
なお、製品認識文字などを形成するための文字印刷工程やソルダーレジスト層改質のために、酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。
以上の方法は、セミアディティブ法によるものであるが、フルアディティブ法を採用してもよい。
【０１１２】
このように、本発明の製造方法を用いることにより、ＩＣチップ等の電子部品が基板内に内蔵され、該ＩＣチップと多層プリント配線板とが、リード部品を介さず、直接電気的に接続された多層プリント配線板を製造することができる。
また、本発明の製造方法では、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群から選択される少なくとも一種の樹脂からなるフィルムを用いて、層間樹脂絶縁層を形成しているため、低誘電率で、かつ、絶縁性および形状保持性に優れる層間樹脂絶縁層を有する多層プリント配線板を製造することができ、得られた多層プリント配線板は、電子部品との接続信頼性に優れるとともに、信号遅延や信号エラーが発生しにくい。
【０１１３】
【実施例】
以下、本発明をさらに詳細に説明する。
【０１１４】
（実施例１）
（１）その上部がパッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子としてアルミニウムパッド２４が形成されているＩＣチップ２０が内蔵された厚さ０．８μｍのＢＴ（ビスマレイミドトリアジン）樹脂基板（以下、ＩＣ内蔵ＢＴ基板ともいう）３０を出発材料とした。（図２（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマーク（図示せず）をカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１１５】
（２）次に、ＩＣ内蔵ＢＴ基板３０上に、厚さ４０μｍの熱硬化型シクロオレフィン系樹脂フィルムを載置し、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成した（図２（Ｂ）参照）。
【０１１６】
（３）次に、樹脂フィルム層５０′上に、貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径５．０ｍｍ、トップハットモード、パルス幅５０μ秒、マスクの貫通孔の径０．５ｍｍ、３ショットの条件で樹脂フィルム層５０′に、直径８０μｍのバイアホール用開口４８を形成し、３０μｍの層間樹脂絶縁層５０とした（図２（Ｃ）参照）。その後、酸素プラズマを用いてデスミア処理を行った。
【０１１７】
（４）次に、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図２（Ｄ）参照）。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施した。
【０１１８】
（５）次に、同じ装置を用い、内部のアルゴンガスを交換した後、Ｚｎをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｚｎからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した（図３（Ａ）参照）。
【０１１９】
（６）次に、市販の感光性ドライフィルムを薄膜導体層５２に張り付け、フォトマスクフィルムを載置して１００ｍＪ／ｃｍ2 で露光し、０．８％の炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を形成した。
その後、薄膜導体層５２をめっきリードとして下記の条件で電解銅めっきを行い、上記めっきレジスト非形成部に厚さ１８μｍの電解銅めっき層５６を形成した（図３（Ｂ）参照）。
【０１２０】
〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 ６５分
温度 ２２℃±２℃
【０１２１】
（７）次に、めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト５４下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６からなる厚さ１５μｍの導体回路５８およびバイアホール６０を形成した。その後、導体回路５８（バイアホール６０を含む）を形成した基板にエッチング液をスプレイで吹きつけ、導体回路５８の表面に粗化面５８αを形成した（図３（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１２２】
（８）次に、（２）〜（７）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図４（Ａ）参照）。
【０１２３】
（９）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
【０１２４】
（１０）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図４（Ｂ）参照）。
【０１２５】
（１１）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図４（Ｃ）参照）。
【０１２６】
（１２）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成した。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１００を得た（図１０参照）。
【０１２７】
（実施例２）
実施例１の工程（２）において、熱硬化型シクロオレフィン系樹脂フィルム代えて、厚さ４０μｍのポリオレフィン系樹脂フィルムを、温度１６０℃、圧力１．０ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成し、さらに、工程（５）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｃｒからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。
なお、形成された層間樹脂絶縁層の厚さは、３０μｍである。
【０１２８】
なお、上記ポリオレフィン系樹脂フィルムは、下記の方法により作製した。
(i) ５００ｍｌのｎ−ヘプタン中に、スチレン１０４ｇおよびブチルリチウム１０．８ｇを溶解させ、７０℃で３時間加熱した。
(ii)上記処理を行った溶液中に、エチレン：ブタジエンの容量比が３：１の混合ガスを吹き込みながら、７０℃で５時間放置した。
【０１２９】
(iii) この後、さらにＩ2 を添加し、１００℃で１時間放置することにより、ｎ−ヘプタンを除去した。
(iv)残った生成物をアセトンにて洗浄し、未反応物およびＬｉＩを除去した。
その後、粒径が０．１μｍで球状のメラミンと粒径が０．０５μｍの球状のメラミンを２：１の割合で配合し、凝集せずに分散するように混合した。
【０１３０】
(v) (iv)の工程で得られた混合物のうち、５０ｇを再度５００ｍｌのｎ−ヘプタンに溶解させ、さらに１ｇの過酸化ベンゾイルを溶かした後、この溶液をポリエチレンテレフタレートフィルム上に薄く広げ、このフィルム状物を５０℃まで加熱した後、さらに１℃／分でゆっくりと加熱し、１００℃に達した後、３０分放置することにより溶剤を除去した。
このようにして、４０μｍの厚さの半硬化状態のポリオレフィン系樹脂フィルムが得られた。
【０１３１】
（実施例３）
実施例１の工程（２）において、熱硬化型シクロオレフィン系樹脂フィルム代えて、上記化学式（２）において、Ｒ1 がメチレン基であり、Ｒ2 が−ＣＨ2 −Ｏ−ＣＨ2 である熱硬化型ポリフェニレン系樹脂フィルム（厚さ４０μｍ）を、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成し、さらに、工程（５）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｎｉをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。
なお、形成された層間樹脂絶縁層の厚さは、３０μｍである。
【０１３２】
（実施例４）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１３３】
（２）次に、Ｚｎをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＺｎ膜を形成し、さらに、Ｚｎ膜上に無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、亜鉛と銅とからなる金属膜３６を形成した（図５（Ｂ）参照）。
【０１３４】
（３）次に、金属膜３６上に、感光性ドライフィルムを張りつけた後、該感光性ドライフィルム上に、パッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４の上部に開口を有するめっきレジスト３５を形成した。さらに、めっきレジスト３５非形成部に、以下の条件で電解銅めっきを施して電解銅めっき層３７を設けた（図６（Ａ）参照）。
【０１３５】
〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 ６５分
温度 ２２℃±２℃
【０１３６】
（４）さらに、めっきレジスト３５を除去した後、めっきレジスト３５下の金属膜３６をエッチングにより除去することにより、ＩＣチップのパッド２４上に直径８０μｍのトランジション層３８を形成した（図６（Ｂ）参照）。
なお、エッチング液としては、硫酸と過酸化水素との混合液を用いた。
【０１３７】
（５）次に、トランジション層３８を形成したＩＣ内蔵ＢＴ基板３０にエッチング液をスプレイで吹きつけ、トランジション層３８の表面に粗化面３８αを形成した（図６（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１３８】
（６）次に、トランジション層３８が形成されたＩＣ内蔵ＢＴ基板３０上に、厚さ４０μｍの熱硬化型シクロオレフィン系樹脂フィルムを載置し、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成した（図７（Ａ）参照）。
【０１３９】
次いで、樹脂フィルム層５０′上に、貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径５．０ｍｍ、トップハットモード、パルス幅５０μ秒、マスクの貫通孔の径０．５ｍｍ、３ショットの条件で樹脂フィルム層５０′に、直径８０μｍのバイアホール用開口４８を形成し、厚さ３０μｍの層間樹脂絶縁層５０とした（図７（Ｂ）参照）。その後、酸素プラズマを用いてデスミア処理を行った。
【０１４０】
（７）次に、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図７（Ｃ）参照）。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施した。
【０１４１】
（８）次に、同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金からなる厚さ０．２μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した。
【０１４２】
（１０）次に、市販の感光姓ドライフィルムを薄膜導体層５２に張り付け、フォトマスクフィルムを載置して１００ｍＪ／ｃｍ2 で露光し、０．８％の炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を形成した。
その後、薄膜導体層５２をめっきリードとして上記（３）と同様の条件で電解銅めっきを行い、上記めっきレジスト非形成部に電解銅めっき層５６を形成した（図８（Ｂ）参照）。
【０１４３】
（１１）次に、めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６からなる厚さ１５μｍの導体回路５８およびバイアホール６０を形成した。その後、導体回路５８（バイアホール６０を含む）を形成した基板にエッチング液をスプレイで吹きつけ、導体回路５８表面に粗化面５８α、６０αを形成した（図８（Ｃ）参照）。エッチング液としては、上記（５）の工程で、トランジション層の表面に粗化面を形成する際に使用したエッチング液と同様のものを用いた。
【０１４４】
（１２）次に、（６）〜（１１）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図９（Ａ）参照）。
【０１４５】
（１３）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１４６】
（１４）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１４７】
（１５）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得た（図１参照）。
【０１４８】
（実施例５）
実施例４の工程（２）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵基板３０の全面に、厚さ０．１μｍのＣｒ膜を形成し、さらに、Ｃｒ膜上に無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、クロムと銅とからなる金属膜３６を形成した以外は実施例４と同様にして多層プリント配線板を得た。
【０１４９】
（実施例６）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１５０】
（２）次に、Ｎｉをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＮｉ膜を形成し、さらに、Ｎｉ膜上に、さらに無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、ニッケルと銅とからなる金属膜３６′を形成した（図１２（Ａ）参照）。
【０１５１】
（３）次に、金属膜３６′上に、実施例４の工程（３）と同様の条件で、電解銅をめっきを施し、金属膜３６′上の全面に電解銅めっき層３７′を設けた（図１２（Ｂ）参照）。
【０１５２】
（４）さらに、上記電解銅めっき層３７′上に、感光性ドライフィルムを張り付け、該感光性ドライフィルム上に、トランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成した（図１２（Ｃ）参照）。
【０１５３】
（５）さらに、エッチングレジスト３９非形成部下の金属膜３６′および電解銅めっき層３７′をエッチング処理により除去することにより、ＩＣチップ上に直径８０μｍのトランジション層３８を形成した（図１２（Ｄ）参照）。なお、このエッチング処理では、硫酸と過酸化水素水溶液とからなるエッチング液を使用した。
【０１５４】
（６）実施例４の（５）〜（１２）の工程と同様にして、最外層に導体回路１５８が形成された基板を作製した（図９（Ａ）参照）。
【０１５５】
（７）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１５６】
（８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１５７】
（９）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷した後、該はんだペーストを介して半田パッド上に導電性ピン１７６を載置し、２００℃でリフローすることにより、ＩＣチップ２０を内蔵し、ＰＧＡ（Pin Grid Array）が配設された多層プリント配線板１１０を得た（図１１参照）。
【０１５８】
このようにして製造した多層プリント配線板について、層間樹脂絶縁層の誘電率、信号遅延や信号エラーの発生の有無、ＩＣチップのパッド表面の観察、並びに、信頼性試験前後における導体回路と層間樹脂絶縁層との間での剥離の発生の有無、ＩＣチップのパッドとバイアホールとの間での剥離や位置ズレの発生の有無、層間樹脂絶縁層でのクラックの発生の有無、および、導通試験時の短絡、断線の発生の有無を以下の評価方法を用いて評価した。結果を表１に示した。
【０１５９】
（１）層間樹脂絶縁層の誘電率
従来公知の測定方法を用いて測定した。
（２）信号遅延や信号エラーの発生の有無
導通試験を行い、数値に著しい変化があった場合には「有」と判断した。
【０１６０】
（３）パッド表面の観察
多層プリント配線板を刃物で切断した後、その断面を顕微鏡で観察した。なお、ここでは、ＩＣチップのパッド部分を通るように多層プリント配線板を切断した。
【０１６１】
（４）信頼性試験
得られた多層プリント配線板を、−６５℃の雰囲気下に３分間維持した後、１３０℃の雰囲気下に３分間維持するサイクルを１０００回繰り返した。
【０１６２】
（５）導体回路と層間樹脂絶縁層との間での剥離、位置ズレの発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
（６）ＩＣチップのパッドとバイアホールとの間での剥離の発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
【０１６３】
（７）層間樹脂絶縁層でのクラックの発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
（８）短絡または断線の発生の有無
得られたＩＣチップ内蔵多層プリント配線板の導通試験を行い、モニターに表示された結果から導通状態を評価した。
【０１６４】
【表１】
【０１６５】
上記評価の結果、表１に示したように、実施例１〜３の多層プリント配線板は、層間樹脂絶縁層の誘電率が３．０以下であり、信号遅延や信号エラーは発生しなかった。
また、トランジション層が形成されていないため、バイアホールとＩＣチップのパッドとの間で位置ずれを生じでいる部分や、パッド表面に樹脂残りが発生しているが一部に見られたものの、バイアホールとパッドとは接続されており、製品の性能に影響を及ぼす程のものではなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間では、剥離が発生しておらず、また、層間樹脂絶縁層にクラックは発生しなかった。さらに、導通試験において、短絡や断線は発生していなかった。
【０１６６】
また、実施例４〜６の多層プリント配線板も、層間樹脂絶縁層の誘電率が３．０以下であり、信号遅延や信号エラーは発生しなかった。
また、パッド上にトランジション層を形成したため、バイアホールとＩＣチップのパッドとの間での位置ずれや、パッド表面での樹脂残りは発生していなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間での剥離は発生しておらず、また、層間樹脂絶縁層にクラックは発生しなかった。さらに、導通試験において、短絡や断線は発生していなかった。
【０１６７】
【発明の効果】
以上説明したように、本発明の多層プリント配線板は、上述の構成からなるため、電子部品とプリント配線板との接続の際に、リード部品や封止樹脂を用いる必要がなく、また、層間樹脂絶縁層の誘電率が３．０以下であるため、ＧＨｚ帯域の高周波信号を用いる電子部品を内蔵する場合であっても信号伝搬の遅延や、信号の伝送損失等に起因する信号エラーを防止することができる。
また、本発明の多層プリント配線板が有する層間樹脂絶縁層の熱膨張係数は、基板や、パッシベーション膜や、ＩＣチップを内蔵する際に用いる接着剤の熱膨張係数と大きく異ならない。そのため、層間樹脂絶縁層と基板等との間では剥離が発生しにくく、また、層間樹脂絶縁層にクラックが発生しにくく、これは、ヒートサイクル条件下でも同様であった。
【０１６８】
また、本発明の多層プリント配線板の製造方法は、上述の構成からなるため、ＩＣチップらの電子部品が基板に内蔵され、該ＩＣチップと多層プリント配線板とがリード部品を介さず、直接電気的に接続された多層プリント配線板を製造することができる。
また、本発明の製造方法では、ポリオレフィン系樹脂、フッ素系樹脂、および、ポリフェニレン系樹脂からなる群から選択される少なくとも一種の樹脂からなるフィルムを用いて層間樹脂絶縁層を形成するため、低誘電率で、かつ、絶縁性、形状保持性に優れる層間樹脂絶縁層を有する多層プリント配線板を好適に製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
【図２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図３】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図４】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図５】（Ａ）、（Ｂ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図６】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図７】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図８】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図９】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図１０】図１０は、本発明の多層プリント配線板の別の一例を模式的に示す断面である。
【図１１】図１１は、本発明の多層プリント配線板のさらに別の一例を模式的に示す断面である。
【図１２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【符号の説明】
２０ ＩＣチップ
２４ パッド
３０ ＩＣ内蔵基板
３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８ 導体回路
６０、１６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップ等の電子部品を内蔵する多層プリント配線板及び該多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
従来、ＩＣチップ等の実装された多層プリント配線板は、例えば、まず、セミアディティブ法等によりビルドアップ多層プリント配線板を製造し、その後、種々の実装方法を用いて、該多層プリント配線板とＩＣチップとを電気的に接続することにより製造されていた。
【０００３】
ビルドアップ多層プリント配線板は、例えば、特開平９−１３００５０号公報等に開示された方法により製造されている。
即ち、まず、銅箔が貼り付けられた銅張積層板に貫通孔を形成し、続いて無電解銅めっき処理を施すことによりスルーホールを形成する。続いて、基板の表面を導体パターン状にエッチング処理して導体回路を形成し、この導体回路の表面に無電解めっきやエッチング等により粗化面を形成し、その粗化面を有する導体回路上にエポキシ樹脂、アクリル樹脂等の混合物を使用して層間樹脂絶縁層を形成した後、露光、現像処理を行うか、レーザ処理によりバイアホール用開口を形成し、その後、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を形成する。
【０００４】
さらに、層間樹脂絶縁層に粗化形成処理を施した後、形成された粗化面に薄い無電解めっき膜を形成し、この無電解めっき膜上にめっきレジストを形成した後、電解めっきにより厚付けを行い、めっきレジスト剥離後にエッチングを行って、下層の導体回路とバイアホールにより接続された導体回路を形成する。
【０００５】
これを繰り返した後、最外層として導体回路を保護するためのソルダーレジスト層を形成し、ソルダーレジスト層に開口を形成し、開口部分の導体層にめっき等を施してパッドとした後、半田バンプを形成することにより、ビルドアップ多層プリント配線板を製造する。
【０００６】
また、このようにして製造されたビルドアップ多層プリント配線板とＩＣチップとを電気的に接続する実装方法としては、ワイヤーボンディング、ＴＡＢ(Tape Automated Bonding)、フリップチップボンディング等が用いられていた。
【０００７】
ワイヤーボンディングでは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせ、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを保護するために熱硬化性樹脂や熱可塑性樹脂などの樹脂による封止を行っていた。
【０００８】
また、ＴＡＢでは、リードと呼ばれる導線が多数形成されたテープを用い、ＩＣチップのバンプとプリント配線板のパッドとを半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップボンディングでは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
また、これらの方法で実装された電子部品は、プリント配線板を介して駆動させていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、これらの実装方法では、ＩＣチップとプリント配線板との間を接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的に接続していたため、これらの各リード部品が、切断されたり、腐食されたりしてしまうとＩＣチップとプリント配線板との間の接続が遮断されたり、ＩＣチップの誤作動の原因となってしまうことがあった。
【００１０】
また、それぞれの実装方式では、ＩＣチップおよびリード部品を保護するためにエポキシ樹脂樹脂等の樹脂によって、封止を行っており、その樹脂を充填する際に、気泡を含有したりすると、その気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまうことがあった。また、熱可塑性樹脂等による封止では、それぞれの部品に合わせて樹脂充填用プランジャー、金型等を作成する必要があり、熱硬化性樹脂による封止ではリード部品、ソルダーレジストなどの材質などを考慮して樹脂を選定しなくてはならないために、コストが高くなる原因になっていた。
【００１１】
【課題を解決するための手段】
近年、このような問題点を解決するために、ＩＣチップ等の半導体素子を基板に内蔵または収納した多層プリント配線板が開示されている。
特開平９−３２１４０８号公報では、ダイパッド上にスタッドバンプを形成した半導体素子を基板に埋め込み、バイアホールを介して、該スタッドバンプと上層の導体回路とを電気的に接続した多層プリント配線板が開示されている。
しかしながら、この多層プリント配線板では、スタッドバンプの形状がタマネギ状であり、その高さにバラツキがあることに起因して、基板上に形成された層間絶縁層は厚さが均一でなく、その表面が平坦にならないことがあり、この場合には、バイアホールを介した電気的接続に接続不良が発生することがあった。
また、この多層プリント配線板は、その構造上、バイアホール用開口を一括形成することができず、生産性の劣るものであった。
【００１２】
また、特開平１０−２５６４２９号公報では、セラミック基板に半導体素子が収納され、該半導体素子がフリップチップにより導体回路と電気的に接続されている多層配線板が開示されている。
この多層配線板で用いられているアルミナや窒化アルミニウム等を材料とするセラミック基板は、外形加工性に劣るため半導体素子の納まりが良くない。そのため、半導体素子のパッドの高さが不均一になり、その結果、該パットと導体回路との間で接続不良が発生することがあった。
【００１３】
また、特開平１１−１２６９７８号公報公報では、基板に空隙部を形成し、この空隙部に半導体素子を収納した多層プリント配線板が開示されている。
しかしながら、このように半導体素子を内蔵した多層プリント配線板であっても、該半導体素子と導体回路とを半田、ＴＡＢ、ワイヤーボンディング等のリード部品を介して接続した場合には、上述の問題点を解決することが出来なかった。また、基板の空隙部に半導体素子を収納した際に、該半導体素子と基板との間に空隙が存在する場合には、半導体素子の位置ずれが発生しやすく、接続信頼性の低下につながることがあった。
【００１４】
また、本発明者らは、先に、リード部品を介さずに、ＩＣチップ等の電子部品と直接電気的接続を行うことができる多層プリント配線板として、基板に設けられた開口部、貫通孔またはザグリ部にＩＣチップ等が内蔵または収容（以下、両者を併せて単に内蔵という）され、さらに、該基板上に層間樹脂絶縁層と導体回路とが積層され、該ＩＣチップと導体回路の間や、層間樹脂絶縁層を介した上下の導体回路間がバイアホールを介して電気的に接続された多層プリント配線板を提案した。
【００１５】
このようにＩＣチップ等を内蔵した多層プリント配線板では、ＩＣチップ等と多層プリント配線板との接続に、リード部品や封止樹脂が用いられていないため、その接続信頼性は優れたものとなり、多層プリント配線板製造の際にＩＣチップを実装することができるためコストも安くなる。
【００１６】
このようなＩＣチップ等の電子部品が内蔵された多層プリント配線板は、リード部品を介して電子部品が実装された多層プリント配線板と比べて接続信頼性が向上している。
しかしながら、このような多層プリント配線板において、従来の多層プリント配線板と同様、層間樹脂絶縁層にエポキシ樹脂、アクリル樹脂等の混合物を使用した場合、以下のような不具合を生じることがあった。
即ち、エポキシ樹脂、アクリル樹脂等の混合物は、その誘電率がＧＨｚ領域において、３．５以上と高く、そのため、ＧＨｚ帯域の高周波数信号を用いたＩＣチップ等を内蔵した多層プリント配線板では、層間樹脂絶縁層が高誘電率であることに起因して、信号遅延や信号エラーが発生しやすくなってしまうという問題があった。
【００１７】
そこで、発明者らは、上記問題点を解決するために鋭意研究した結果、１ＧＨｚにおける誘電率が３．０以下である層間樹脂絶縁層を用いた多層プリント配線板では、ＧＨｚ帯域の高周波信号を用いるＩＣチップを内蔵した場合にも、信号遅延や信号エラーが発生しにくいことを見出し、本発明の多層プリント配線板を完成した。
【００１８】
また、上記特性を有する層間樹脂絶縁層を形成するに適した方法について検討したところ、層間樹脂絶縁層形成用の樹脂をフィルム状に成形しておき、その後、このフィルムを、電子部品が内蔵された基板等に圧着する方法を用いた場合、層間樹脂絶縁層形成用樹脂の取り扱いが容易であり、また、その製造工程において、パッシベーション膜や電子部品のパッドが損傷したり、形成される樹脂フィルム層にクラックが発生したりすることがないため、層間樹脂絶縁層の絶縁性や形状保持性、パッドと導体回路との電気的な接続信頼性に優れる層間樹脂絶縁層を形成することができることを見出し、本発明の多層プリント配線板の製造方法を完成した。
【００１９】
本発明の多層プリント配線板は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、上記バイアホールは、フィールドビア構造を有し、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であって、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層の表面には粗化面が形成されていることを特徴とする多層プリント配線板であることを特徴とする。
【００２０】
本発明の多層プリント配線板において、上記層間樹脂絶縁層は、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種からなることが望ましい。
また、上記ポリオレフィン系樹脂は、シクロオレフィン系樹脂であることが望ましい。
【００２１】
また、上記多層プリント配線板においては、電子部品のパッド上にトランジション層が形成されていることが望ましい。
【００２２】
また、本発明の多層プリント配線板の製造方法は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層を形成する際に、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用い、上記フィルムを、上記電子部品が内蔵または収納されている基板に圧着して、樹脂フィルム層を形成した後、上記樹脂フィルム層に、バイアホール用開口を形成することにより層間樹脂絶縁層とし、上記バイアホール用開口を電解めっきで充填してフィールドビア構造のバイアホールを形成し、上記電子部品と導体回路とを接続する上記バイアホールが形成される層間樹脂絶縁層の表面に粗化面を形成することを特徴とする。
【００２３】
上記製造方法において、上記ポリオレフィン系樹脂は、シクロオレフィン系樹脂であることが望ましい。
また、上記製造方法において、形成される層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であることが望ましい。
【００２４】
また、本発明の製造方法においては、電子部品が内蔵または収納されている基板にフィルムを圧着する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層を形成することが望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、感光性ドライフィルムを貼り付ける工程と、
（ｃ）上記感光性ドライフィルムに、露光・現像処理を施すことによりめっきレジストを形成する工程と、
（ｄ）上記めっきレジスト非形成部にめっき層を形成する工程と、
（ｅ）上記めっきレジスト、および、上記めっきレジスト下に存在する金属膜を除去することにより上記トランジション層を形成する工程。
【００２５】
また、本発明の製造方法においては、電子部品が内蔵または収納されている基板にフィルムを圧着する前に、下記（ａ）〜（ｅ）の工程を行うことにより、電子部品のパッド部分にトランジション層が形成することも望ましい。
（ａ）電子部品が内蔵または収納されている基板上に、金属膜を形成する工程と、
（ｂ）上記金属膜上に、めっき層を形成する工程と、
（ｃ）上記めっき層上に、感光性ドライフィルムを貼り付ける工程と、
（ｄ）上記感光性ドライフィルムに、露光・現像処理を施すことによりエッチングレジストを形成する工程と、
（ｅ）エッチングレジスト非形成部下の金属膜およびめッき層をエッチング処理にて除去することにより上記トランジション層を形成する工程。
【００２６】
【発明の実施の形態】
本発明の多層プリント配線板は、電子部品が内蔵されている基板上に、導体回路と層間樹脂絶縁層とが順次形成され、これらの導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、
上記層間樹脂絶縁層は、１ＧＨｚおける誘電率が３．０以下であることを特徴とする。
【００２７】
本発明の多層プリント配線板によれば、ＩＣチップ等の電子部品が基板に内蔵されているため、電子部品と多層プリント配線板との接続において、リード部品や封止樹脂が用いられていない。従って、上記多層プリント配線板は、リード部品を介してＩＣチップが実装された場合に発生していた種々の不具合が解消され、電気的接続性や信頼性に優れるものである。
【００２８】
また、本発明の多層プリント配線板においては、層間樹脂絶縁層の１ＧＨｚにおける誘電率が３．０以下と低いため、ＧＨｚ帯域の高周波信号を用いるＩＣチップ等の電子部品を内蔵する場合であっても、信号伝搬の遅延や信号の伝送損失等に起因する信号エラーを防止することができる。
【００２９】
上記多層プリント配線板において、上記層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であり、このような低誘電率の層間樹脂絶縁層の材料（層間樹脂絶縁層形成用樹脂）としては、例えば、ポリオレフィン系樹脂、フッ素系樹脂、ポリフェニレン系樹脂等が挙げられる。これらは、単独で用いてもよいし、２種以上を併用してもよい。
【００３０】
上記ポリオレフィン系樹脂の具体例としては、例えば、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。
上記ポリオレフィン系樹脂の市販品としては、例えば、住友スリーエム社製の商品名：１５９２等が挙げられる。また、融点が２００℃以上の熱可塑型ポリオレフィン系樹脂の市販品としては、例えば、三井石油化学工業社製の商品名：ＴＰＸ（融点２４０℃）、出光石油化学社製の商品名：ＳＰＳ（融点２７０℃）等が挙げられる。
【００３１】
これらのなかでは、シクロオレフィン系樹脂が望ましい。
シクロオレフィン系樹脂は、誘電率が低く、ＧＨｚ帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくいことに加え、機械的特性、特に、剛性が高いため、しっかりとした層間樹脂絶縁層の上に導体回路を形成することができ、その結果、導体回路同士の接続信頼性を充分に確保することができる。
【００３２】
また、上記シクロオレフィン系樹脂は、導体回路との密着性にも優れるため、層間樹脂絶縁層が導体回路から剥離することを防止することができ、剥離に起因する層間樹脂絶縁層でのクラックの発生等も防止することができる。
さらに、上記シクロオレフィン系樹脂は、吸水率が小さいため、導体回路間の電気絶縁性が高くなり、信頼性も向上する。
【００３３】
上記シクロオレフィン系樹脂としては、２−ノルボルネン、５−エチリデン−２−ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合体であることが望ましい。上記誘導体としては、２−ノルボルネン等のシクロオレフィンに、架橋を形成するためのアミノ基や無水マレイン酸残基あるいはマレイン酸変性したもの等が結合したもの等が挙げられる。
上記共重合体を合成する場合の単量体としては、例えば、エチレン、プロピレン等が挙げられる。
【００３４】
上記シクロオレフィン系樹脂は、上記した樹脂の２種以上の混合物であってもよく、シクロオレフィン系樹脂以外の樹脂を含むものであってもよい。
また、上記シクロオレフィン系樹脂が共重合体である場合には、ブロック共重合体であってもよく、ランダム共重合体であってもよい。
【００３５】
また、上記シクロオレフィン系樹脂は、熱硬化性シクロオレフィン系樹脂であることが望ましい。加熱を行って架橋を形成させることにより、より剛性が高くなり、機械的特性が向上するからである。
上記シクロオレフィン系樹脂のガラス転移温度（Ｔｇ）は、１３０〜２００℃であることが望ましい。
【００３６】
上記シクロオレフィン系樹脂は、フィラー等を含まないものであってもよく、水酸化アルミニウム、水酸化マグネシウム、リン酸エステル等の難燃剤を含むものであってもよい。
【００３７】
また、フッ素系樹脂としては、例えば、エチル／テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）等が挙げられる。
【００３８】
また、上記ポリフェニレン系樹脂としては、例えば、下記化学式（１）で表される繰り返し単位を有する熱可塑性ポリフェニレンエーテル樹脂や、下記化学式（２）で表される繰り返し単位を有する熱硬化性ポリフェニレンエーテル樹脂等が挙げられる。
【００３９】
【化１】
（式中、ｎは、２以上の整数を表す。）
【００４１】
【化２】
【００４２】
また、上記化学式（１）で表される繰り返し単位を有する熱可塑性ポリフェニレンエーテル樹脂は、ベンゼン環にメチル基が結合した構造を有しているが、本発明で用いることのできるポリフェニレンエーテル樹脂としては、上記メチル基が、エチル基等の他のアルキル基等で置換された誘導体や、メチル基の水素がフッ素で置換された誘導体等であってもよい。
これらのポリフェニレン系樹脂は、単独で用いてもよいし、２種以上併用してもよい。
【００４３】
このようなポリフェニレン系樹脂のなかでは、加熱することにより剛性が高くなり、機械的特性が向上する点から上記化学式（２）で表される熱硬化性ポリフェニレンエーテル樹脂が望ましい。
【００４４】
また、上記ポリオレフィン系樹脂、フッ素系樹脂、および、ポリフェニレン系樹脂は、低誘電率を損ねない範囲で有機フィラーや無機フィラー等の他の成分を含んでいてもよい。
例えば、上記ポリオレフィン系樹脂が有機フィラーを含んでいる場合には、レーザ光を照射することによりバイアーホール用開口を形成する際に、所望の形状のバイアホール用開口を良好に形成することができる。
【００４５】
これは、炭酸ガスレーザ等の赤外線レーザを照射してバイアホール用開口を形成する場合には、有機フィラーが熱に対する緩衝剤の役割を果たし、発生した熱や導体回路で反射した熱を一部吸収するとともに、バイアーホール用開口の周囲の樹脂の形状を維持するための機械的な強化剤の役割を果たすからであり、また、紫外線レーザを照射してバイアホール用開口を形成する場合には、有機フィラーが紫外線を吸収し、レーザ照射部位の樹脂のみが分解、消失するからである。
【００４６】
上記有機フィラーとしては特に限定されず、例えば、メラミン、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、ＰＰＯ、ＰＰＥ等が挙げられる。これらは、単独で用いてもよいし、２種以上併用してもよい。
【００４７】
上記多層プリント配線板において、上記電子部品のパッド部分には、トランジション層が形成されていることが望ましい。
上記トランジション層とは、ＩＣチップに配設されたパッドを拡径するために設けられた導体層であり、その形成目的は、以下に述べるＩＣチップのパッドに発生する種々の不具合を解消することにある。
【００４８】
即ち、通常、バイアホール用開口の開口径が６０〜８０μｍであるのに対し、電子部品のパッド部分は、その径が４０μｍ程度であり、そのため、上記パッドとバイアホールとを直接接続した場合には、パッド径が小さいことに起因して、バイアホールの位置ずれが発生し、これが導通不良や断線の原因となることがあるが、トランジション層を形成することにより、該トランジション層の水平方向の径（以下、単に直径という）がパッドの径に比べて大きくなり、バイアホールとの接続を確実に行うことができる。
【００４９】
また、上記多層プリント配線板を製造する際には、酸や酸化剤、エッチング液等を使用することがあるため、これら酸等と電子部品のパッドとが接触した際に、パッドの変色や溶解が発生することがあるが、トランジション層を形成することにより、上記パッド層と上記酸等とが直接接触することを防止することができる。
【００５０】
上記トランジション層の直径は特に限定されず、バイアホール用開口の開口径等を考慮して適宜選択すればよいが、バイアホール用開口の開口径と同程度の６０〜８０μｍが望ましい。
【００５１】
上記トランジション層の材質としては、銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙げられる。
これらのなかでは、その上層に形成される導体回路（バイアホール）の材質と同様のものが望ましく、通常、導体回路の材質は銅であるため銅が望ましい。
また、上記トランジション層は、一層からなるものであっても良いし、二層以上の複数層からなるものであってもよいが、二層以上の複数層からなるものが望ましい。
特に、ＩＣチップのパッドの材質がアルミニウムである場合、亜鉛、クロムまたはニッケルからなる下層と銅からなる上層との二層からなるものが望ましい。
【００５２】
上記トランジション層の厚さは、１〜３５μｍが望ましい。上記トランジション層の厚さが３５μｍを超えると、その形状がアンダーカット形状になることがあり、ＩＣチップとバイアホールの接続信頼性の低下に繋がる原因となることがある。
上記トランジション層が二層以上の複数層からなる場合、その下層の厚さは、０．０１〜０．５μｍが望ましい。
なお、上記トランジション層を形成する方法については、後に本発明の製造方法を説明する際に詳述する。
【００５３】
以下、本発明の多層プリント配線板について図を参照して説明する。
図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
図１に示すように多層プリント配線板１０は、ＩＣチップ２０が内蔵された樹脂基板３０と層間樹脂絶縁層５０と層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
【００５４】
また、ＩＣチップ２０は、パッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子を構成するアルミパッド２４、及び、位置決めマーク（図示せず）が配設されている。パッド２４の上には、金属膜３６およびめっき層３７からなるトランジション層３８が形成されている。
【００５５】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６がニッケルめっき層７２および金めっき層７４を介して設けられている。
【００５６】
多層プリント配線板１０では、樹脂基板にＩＣチップ２０が予め内蔵され、ＩＣチップ２０のパッド２４上にはトランジション層３８を配設されている。このため、リード部品や封止樹脂を用いることなく、ＩＣチップと多層プリント配線板とを電気的に接続することができる。
【００５７】
上記樹脂基板としては、一般的にプリント配線板で使用されるものであれば特に限定されず、例えば、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂等にガラスエポキシ樹脂等の補強材や心材を含浸させた樹脂からなる基板や、エポキシ樹脂を含浸させたプリプレグを積層した基板等が挙げられる。また、両面銅張積層板、片面板、金属膜を有さない樹脂板、樹脂フィルム等を用いてもよい。
なお、上記樹脂基板とＩＣチップ等の電子部品とは、接着剤等により接合されている。
【００５８】
また、層間樹脂絶縁５０、１５０は、上記層間樹脂絶縁層形成用樹脂からなる。
上記層間樹脂絶縁層は、その膜厚が５〜５０μｍであることが望ましく、１５〜３５μｍであることがより望ましい。導体回路間の絶縁性を充分に確保することができるとともに、所望の形状のバイアホール用開口を形成することができるため、バイアホールを介した接続信頼性が優れたものとなるからである。
【００５９】
なお、本発明の多層プリント配線板は、例えば、後述する本発明の多層プリント配線板の製造方法を用いて製造することができる。
【００６０】
次に、本発明の多層プリント配線板の製造方法について説明する。
本発明の多層プリント配線板の製造方法は、電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、上記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、
上記層間樹脂絶縁層を形成する際に、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用い、
上記フィルムを、上記電子部品が内蔵または収納されている基板、または、上記基板上に上記層間樹脂絶縁層と導体回路とが少なくとも一層づつ形成された基板に圧着して、樹脂フィルム層を形成した後、
上記樹脂フィルム層に、バイアホール用開口を形成することにより層間樹脂絶縁層とすることを特徴とする。
【００６１】
本発明の多層プリント配線板の製造方法によれば、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用いて層間樹脂絶縁層を形成するため、層間樹脂絶縁層の誘電率が３．０以下である本発明の多層プリント配線板を好適に製造することができる。また、本発明の製造方法は、層間樹脂絶縁層形成用樹脂のフィルムを用いるため、その取り扱いが容易であり、さらに、上記フィルムを張り付けるのみであるため、パッシベーション膜や電子部品のパッドが損傷することはなく、形成される樹脂フィルム層にクラックが発生したりすることがない。従って、低誘電率で、かつ、絶縁性および形状保持性に優れた層間樹脂絶縁層を有する多層プリント配線板を製造することができる。
【００６２】
なお、本発明の多層プリント配線板の層間樹脂絶縁層は、本発明の製造方法以外にも、層間樹脂絶縁層形成用樹脂の未硬化の溶液を、ロールコーター法等により、電子部品が内蔵されている基板等に塗布した後、加熱により硬化させ、その後、バイアホール用開口を設けることにより形成することもできる。
【００６３】
さらに、本発明の多層プリント配線板の製造方法においては、基板に内蔵されたＩＣチップのパッド上にトランジション層を形成することにより、パッドと導体回路との接続信頼性に優れた多層プリント配線板を製造することができる。
【００６４】
ここでは、まず、層間樹脂絶縁層を形成する工程について説明し、多層プリント配線板の全製造工程については、後に詳述する。
【００６５】
本発明の製造方法において、層間樹脂絶縁層を形成する際には、まず、ＩＣチップ等の電子部品が内蔵されている基板や、既に下層の層間樹脂絶縁層と導体回路とが形成された基板に、ポリオレィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂（層間樹脂絶縁層形成用樹脂）からなるフィルムを圧着する。
このような層間樹脂絶縁層形成用樹脂を用いることにより、誘電率が３．０以下の層間樹脂絶縁層を形成することができるからである。
【００６６】
なお、層間樹脂絶縁層形成用樹脂のフィルムは、例えば、上記層間樹脂絶縁層形成用樹脂を含む樹脂溶液を調製し、得られた樹脂溶液をＰＥＴフィルム上にロールコータ等を用いて塗布した後、８０〜１８０℃の温度で０．５〜６０分間乾燥させることにより作製する。また、市販のフィルムを用いることもできる。
【００６７】
上記層間樹脂絶縁層形成用樹脂のフィルムを圧着する方法としては、例えば、真空ラミネーター等の装置を用いる方法が挙げられる。
また、圧着は、減圧下または真空下において、０．２〜１．０ＭＰａの圧力で行うことが望ましい。フィルムを圧着する際の圧力が、０．２ＭＰａ未満では、フィルムと電子部品内蔵基板や導体回路の形成された層間樹脂絶縁層との密着性が充分でない場合があり、一方、１．０ＭＰａを超えると、層間樹脂絶縁層形成用樹脂中にフィラー等が含まれている場合に、上記フィラー等が層間樹脂絶縁層形成用樹脂フィルム層の表層部に凝集してしまうことがあり、後工程で層間樹脂絶縁層表面に粗化面を形成した場合に、所望の凹凸を形成することができないことがある。
【００６８】
また、上記フィルムを圧着する際の温度は、５０〜１８０℃が望ましい。上記温度が５０℃未満では、加熱による効果がほどんどみられず、１８０℃を超えると、フィルムが硬化剤や溶剤を含有する場合に、これらの硬化剤や溶剤が揮発してしまい、硬化が不充分であったり、硬化が進行しすぎてバイアホール用開口の底面に樹脂が残渣として残ることがあり、電子部品と導体回路との間や上下の導体回路間の接続信頼性が低下することがある。
また、一定の昇温速度で温度を上昇させながら、圧着をおこなってもよい。
【００６９】
上記フィルムの圧着時間は、５〜１２０秒が望ましい。圧着時間が５秒未満では、フィルムの圧着が不充分な場合があり、圧着時間が１２０秒を超えてもフィルムと基板や導体回路との密着性はほとんど向上しないからである。
【００７０】
上記フィルムを圧着する際の真空度は、１３〜１３００Ｐａが望ましい。上記真空度を、１３Ｐａ未満にすることは、技術的に容易ではなく、時間もかかる。一方、１３００Ｐａを超えると配線間隔が５０μｍ以下の導体回路間に樹脂フィルムが完全に充填されないことがある。
【００７１】
本発明の製造方法においては、層間樹脂絶縁層形成用樹脂のフィルムを圧着した後、必要により該フィルムを熱硬化し、その後、バイアホール用開口を形成して層間樹脂絶縁層とする。
上記熱硬化を行う際の温度としては特に限定されず、層間樹脂絶縁層形成用樹脂の組成を考慮し、所望の架橋密度となるように適宜選択すればよい。
また、上記熱硬化は、各温度区間で一定時間保った後、温度を上昇させるステップキュアにより行ってもよい。これにより、フィルム内に残留する溶剤分や水分を完全に除去することができるからである。
なお、上記熱硬化は、バイアホール用開口を形成した後、行ってもよい。
【００７２】
上記バイアホール用開口は、レーザ処理により形成することが望ましい。
このとき、使用するレーザとしては、例えば、炭酸ガス（ＣＯ2 ）レーザ、紫外線レーザ、エキシマレーザ等が挙げられるが、これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが望ましい。
【００７３】
エキシマレーザは、後述するように、バイアホール用開口を形成する部分に貫通孔が形成されたマスク等を用いることにより、一度に多数のバイアホール用開口を形成することができ、また、短パルスの炭酸ガスレーザは、開口内の樹脂残りが少なく、レーザ照射部位の周囲の樹脂に対するダメージが特に小さいからである。
【００７４】
また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で樹脂フィルム層に多数の開口を効率的に形成することができる。
【００７５】
また、炭酸ガスレーザを用いる場合、そのパルス間隔は、１０-4〜１０-8秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、１０〜５００μｍ秒であることが望ましい。
また、バイアホール用開口を形成する部分に貫通孔が形成されたマスクの貫通孔は、レーザ光のスボット形状を真円にするために、真円である必要があり、上記貫通孔の径は、０．１〜２ｍｍ程度が望ましい。
【００７６】
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
【００７７】
レーザ光にて開口を形成した場合、特に炭酸ガスレーザを用いた場合には、デスミア処理を行うことが望ましい。上記デスミア処理は、クロム酸、過マンガン酸塩等の水溶液からなる酸化剤を使用して行うことができる。また、酸素プラズマ、ＣＦ4 と酸素との混合プラズマやコロナ放電等で処理してもよい。また、低圧水銀ランプを用いて紫外線照射することにより、表面改質することもできる。
このような工程を経ることにより、低誘電率で、かつ、絶縁性および形状保持性に優れる層間樹脂絶縁層を形成することができる。
【００７８】
次に、本発明の多層プリント配線板の全製造工程を、図５〜９を参照しながら工程順に説明する。
（１）先ず、ＩＣチップ等の電子部品が内蔵された、ガラスエポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂等からなる基板（以下、ＩＣ内蔵基板ともいう）３０を出発材料とする（図５（Ａ）参照）。
なお、ＩＣチップ２０の上部は、パッシベーション膜２２により被覆されており、パッシベーション膜２２の開口内には、入出力端子を構成するアルミニウム等からなるパッド２４が形成されている。
【００７９】
基板にＩＣチップ等を内蔵する方法としては特に限定されず、例えば、基板の片面に、ザグリ加工でＩＣチップ内蔵用の凹部を形成し、その後、該凹部に接着材料を介してＩＣチップを固定する方法や、基板にＩＣチップを収納するための貫通孔を形成し、該貫通孔内にＩＣチップを収納した後、この基板と貫通孔を有さない基板とを積層する方法等が挙げられる。
【００８０】
（２）次に、以下の方法により、基板に対するＩＣチップの位置決めを行う。
即ち、ＩＣチップの四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行う。
【００８１】
（３）次に、必要に応じて、ＩＣチップに形成されているパッド上にトランジション層を形成する。上記トランジション層は、必要に応じて形成すればよいが、トランジション層を形成した場合、トランジション層の直径がパッドの直径に比べて大きいため、トランジション層とバイアホールとの間では位置ずれが発生しにくく、上記パッドとバイアホールとをより確実に接続することができる。
【００８２】
上記トランジション層を形成する具体的な方法としては、下記（ａ）〜（ｅ）の工程を含む方法（以下、第一のトランジション層形成方法という）を用いることができる。即ち、
（ａ）まず、ＩＣ内蔵基板３０の全面に金属膜３６を形成する（図５（Ｂ）参照）。
金属膜３６は、スパッタリング等の物理的な蒸着を行うことにより形成することが望ましい。金属膜３６は、例えば、クロム、銅、ニッケル、亜鉛、金、スズ、鉄などの金属を１種類以上用いて形成する。また、場合によっては、異なる金属を用いて２層以上の金属膜３６を形成してもよい。
【００８３】
また、スパッタリング等を行った後、無電解めっきを行うことにより２層以上からなる金属膜３６としてもよい。
この場合、スパッタリング等によりクロム、ニッケルまたは亜鉛からなる層を成形し、その後、無電解めっきにより銅からなる層を形成することが望ましい。
金属膜３６の上に形成する導体回路の材質が、通常、銅であることを考慮すると、金属膜３６の材質も銅であることが望ましいが、ＩＣチップ２０のパッド２４がアルミニウムからなる場合、上記したように、パッド上に直接銅からなる金属膜３６を形成することは、パッド２４の変色等の引き起こすことがあるため、あまり好ましくない。これに対し、パッド２４直上にクロム、ニッケルまたは亜鉛からなる層を成形し、その上層に銅からなる層を形成することにより、パッド２４の変色等を防止するとともに、バイアホールとの接続信頼性に優れる金属膜３６とすることができる。
【００８４】
スパッタリング等と無電解めっきとにより、金属膜３６を形成する場合、スパッタリング等により形成される層の厚さは、０．０１〜０．５μｍが望ましい。スパッタリング等の物理的な蒸着により、０．５μｍを超える厚さの層を均一に形成することは難しいからである。また、無電解めっきにより形成される層の厚さは、０．０１〜５．０μｍが望ましい。０．０１μｍ未満では、全面にめっき膜を形成できず、５．０μｍを超えるとエッチングで除去し難くなったり、位置決めマークが埋まってしまい、該位置決めマークを認識することができないことがあるからである。より望ましい範囲は、０．１〜１．０μｍである。
【００８５】
（ｂ）次に、上記金属膜上に感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、めっきレジストを形成するために使用されている市販品を用いることができる。
（ｃ）次に、上記感光性ドライフィルム上に、ＩＣチップ２０のパッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４上部が開口しためっきレジスト３５を形成する。
【００８６】
（ｄ）その後、めっきレジスト非形成部に、めっき処理によりめっき層３７を形成する（図６（Ａ）参照）。
上記めっき処理は、無電解めっきであってもよいし、電解めっきであってもよく、両者を併用してもよい。
めっき層３７の材質としては、例えば、銅、ニッケル、金、銀、亜鉛、鉄等からなるものが挙げられる。
これらのなかでは、電気特性、経済性に優れるとともに、後工程で形成される多層プリント配線板の導体回路の材質も、銅が望ましいことから、銅を用いることが望ましい。
また、めっき層３７の厚さは、１〜１５μｍが望ましい。
【００８７】
（ｅ）次に、上記めっきレジスト３５を除去した後、めっきレジスト３５下に存在する金属膜３６を除去することによりトランジッション層３８を形成する（図６（Ｂ）参照）。
金属膜３６の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行う。
【００８８】
このように、第一のトランジション層形成方法によりトランジション層を形成した場合、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【００８９】
（４）次に、必要に応じて、上記トランジション層３８の表面に粗化面や粗化層（以下、両者を合わせて単に粗化面という）３８αを形成する（図６（ｃ）参照）。粗化面を形成することにより、トランジション層３８と層間樹脂絶縁層やバイアホールとの接続がより確実なものとなるからである。
なお、粗化面３８αは、エッチング処理、黒化還元処理、めっき処理等により形成することができる。
【００９０】
上記エッチング処理は、例えば、有機酸と第二銅錯体とを含むエッチング液を用いて行うことができる。
上記有機酸としては、例えば、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸等が挙げられる。
これらは、単独で用いてもよく、２種以上併用してもよい。上記混合溶液において、上記有機酸の含有量は、０．１〜３０重量％が望ましい。酸化された銅の溶解性を維持し、かつ、触媒安定性を確保することができるからである。
【００９１】
上記第二銅錯体としては、アゾール類の第二銅錯体が望ましい。このアゾール類の第二銅錯体は、金属銅等を酸化する酸化剤として作用する。アゾール類としては、例えば、ジアゾール、トリアゾール、テトラゾール等が挙げられる。これらのなかでは、イミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールが望ましい。上記エッチング液において、上記第二銅錯体の含有量は、１〜１５重量％が望ましい。溶解性および安定性に優れ、また、触媒核を構成するＰｄ等の貴金属をも溶解させることができるからである。
【００９２】
上記黒化還元処理の具体的な方法としては、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）、を含む水溶液を黒化浴とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行う方法等が挙げられる。
【００９３】
上記めっき処理の具体的な方法としては、硫酸銅（１〜４０ｇ／ｌ）、硫酸ニッケル（０．１〜６．０ｇ／ｌ）、クエン酸（１０〜２０ｇ／ｌ）、次亜リン酸ナトリウム（１０〜１００ｇ／ｌ）、ホウ酸（１０〜４０ｇ／ｌ）および界面活性剤（日信化学工業社製、サーフィノール４６５）（０．０１〜１０ｇ／ｌ）を含むｐＨ＝９の無電解めっき浴にて無電解めっきを施す方法等が挙げられる。
【００９４】
（５）次に、ＩＣ内蔵基板３０上に、上記したように、層間樹脂絶縁層形成用樹脂のフィルムを、真空下または減圧下で圧着することにより、樹脂フィルム層を形成し（図７（Ａ）参照）、さらに、樹脂フィルム層５０′にレーザ等を用いてバイアホール用開口４８を形成して層間樹脂絶縁層５０とする（図７（Ｂ）参照）。
【００９５】
（６）次に、必要に応じて、層間樹脂絶縁層５０の表面に粗化面５０αを形成する（図７（Ｃ）参照）。粗化面５０αは、例えば、プラズマ処理を行うことにより形成する。
また、粗化面５０αを形成することなしに、後述するスパッタリングを直接行ってもよい。
【００９６】
（７）次に、層間樹脂絶縁層５０表面に、必要により、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛、これらの合金等からなる薄膜導体層５２を形成する（図８（Ａ）参照）。
薄膜導体層５２は、単層であってもよいし、２層以上からなるものであってもよい。
薄膜導体層５２の厚さは、０．１〜１．０μｍが望ましい。
【００９７】
薄膜導体層５２を形成する方法としては、例えば、スパッタリング、無電解めっき等の方法が挙げられる。
上記スパッタリングは、例えば、日本真空技術株式会社製のＳＶ―４５４０を用いて行うことができる。
また、無電解めっきにより薄膜導体層５２を形成する場合は、例えば、層間樹脂絶縁層５０の表面に、予め、パラジウム触媒（アトテック社製）等を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させておき、次いで、無電解めっき水溶液中に基板を浸漬することにより、無電解めっき層（薄膜導体層）５２を形成することができる。
【００９８】
（８）次に、薄膜導体層５２を形成した層間樹脂絶縁層５０上の一部にドライフィルムを用いてめっきレジスト５４を形成し、その後、薄膜導体層５２をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層５６を形成する（図８（Ｂ）参照）。
上記電解めっきとしては、銅めっきを用いることが望ましい。
このとき、バイアホール用開口を電解めっきで充填してフィールドビア構造としてもよく、バイアホール用開口に導電性ペースト等を充填した後、その上に蓋めっき層を形成してフィールドビア構造としてもよい。フィールドビア構造を形成することにより、バイアホールの直上にバイアホールを設けることができる。
【００９９】
（９）次に、めっきレジスト５４を除去した後、そのめっきレジスト５４下に存在する薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６とからなる導体回路５８およびバイアホール６０を形成する。
なお、触媒を付着させた後、無電解めっきにより薄膜導体層５４を形成した場合は、酸、または、酸化剤を用いて層間樹脂絶縁層５０上の触媒を除去してもよい。触媒として用いたパラジウムを除去することにより、電気特性の低減を防止することができる。
【０１００】
さらに、必要に応じて、導体回路５８およびバイアホール６０の表面に粗化面５８α、６０αを形成する（図８（Ｃ）参照）。
粗化面５８α、６０αは、トランジション層３８表面に粗化面を形成する際に用いる方法と同様の方法により形成することができる。
【０１０１】
（１０）次に、必要に応じて、（６）〜（１０）の工程を繰り返すことにより、さらに層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成する（図９（Ａ）参照）。
【０１０２】
（１１）次に、最外層の導体回路１５８を含む基板面にソルダーレジスト層７０を形成する。上記ソルダーレジスト層としては、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、ソルダーレジスト樹脂組成物等からなるものが挙げられる。
上記ソルダーレジスト層は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりした後、レーザ処理、露光・現像処理等による開口処理を行い、さらに、硬化処理等を行うことにより形成する（図９（Ｂ）参照）。
【０１０３】
上記ソルダーレジスト樹脂組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体等が挙げられ、その粘度は２５℃で１〜１０Ｐａ・ｓに調製されていることが望ましい。
【０１０４】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルをアクリル酸やメタクリル酸等と反応させたエポキシ樹脂等が挙げられる。
また、上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類やアクリル酸やメタクリル酸のエステル等が挙げられる。
【０１０５】
（１２）この後、ソルダーレジスト層７０の開口部７１内の導体回路１５８上にニッケルめっき層７２、金めっき層７４等を形成することにより、半田パッドを設け、該半田パッド上に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０が基板に内蔵され、半田バンプを有する多層プリント配線板を得ることができる（図１参照）。
また、上記ソルダーレジスト層の開口部に、はんだペーストを印刷した後、開口部に導電性ピンを載置し、２００℃でリフローすることにより、外部端子と接続するためのＰＧＡ(Pin Grid Array)が配設された多層プリント配線板としてもよい。
【０１０６】
また、本発明の製造方法では、第一のトランジション層形成方法（上記（３）の工程）に代えて、下記（ａ）〜（ｅ）の工程を含む方法（以下、第二のトランジション層形成方法という）を用いてトランジション層３８を形成してもよい。
なお、上記第二のトランジション層形成方法を用いる場合も、トランジション層３８を形成する工程以外は、上記の製造方法を用いればよい。
上記第二のトランジション層形成方法については、図１２を参照しながら説明する。
【０１０７】
（ａ）まず、ＩＣ内蔵基板の全面に上記した第一のトランジション層形成方法の工程（ａ）と同様にして、金属膜３６′を形成する（図１２（Ａ）参照）。
（ｂ）次に、上記金属膜上の全面に無電解めっきおよび／または電解めっきによりめっき層３７′を形成する。めっき層３７′としては、電解銅めっき層が望ましい（図１２（Ｂ）参照）。
めっき層３７′の厚さは、１〜１５μｍが望ましい。上記厚さが１５μｍを超えると、後述するエッチングの際にアンダーカットが発生し、形成されるトランジシッン層とパッド２４との界面に隙間が発生し、両者の間で剥離が発生する原因となることがあるからである。
【０１０８】
（ｃ）次に、上記めっき層上に、感光性ドライフィルムを貼り付ける。
上記感光性ドライフィルムとしては特に限定されず、従来、エッチングレジストを形成するために使用されている市販品を用いればよい。
（ｄ）次に、上記感光性ドライフィルム上に、形成するトランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成する（図１２（Ｃ）参照）。
【０１０９】
（ｅ）さらに、エッチングレジスト３９非形成部下の金属膜３６′およびめっき層３７′をエッチング処理により除去することにより、トランジション層３８を形成する（図１２（Ｄ）参照）。
上記エッチング処理は、例えば、硫酸／過酸化水素水溶液、塩化第二鉄、塩化第二銅、過硫酸アンモニウム等の過硫酸塩の水溶液等のエッチング液を用いて行えばよい。
【０１１０】
このように、第二のトランジション層形成方法によりトランジション層を形成した場合も、後工程で層間樹脂絶縁層を形成する際に、パッド上に樹脂残りが発生することを防ぐことができ、また、酸、酸化剤またはエッチング液に浸漬させたり、種々のアニール工程を経る際に、パッドの変色、溶解が発生することを防ぐことができるため、パッドとバイアホールとの接続をより確実なものとすることができる。
【０１１１】
なお、製品認識文字などを形成するための文字印刷工程やソルダーレジスト層改質のために、酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。
以上の方法は、セミアディティブ法によるものであるが、フルアディティブ法を採用してもよい。
【０１１２】
このように、本発明の製造方法を用いることにより、ＩＣチップ等の電子部品が基板内に内蔵され、該ＩＣチップと多層プリント配線板とが、リード部品を介さず、直接電気的に接続された多層プリント配線板を製造することができる。
また、本発明の製造方法では、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群から選択される少なくとも一種の樹脂からなるフィルムを用いて、層間樹脂絶縁層を形成しているため、低誘電率で、かつ、絶縁性および形状保持性に優れる層間樹脂絶縁層を有する多層プリント配線板を製造することができ、得られた多層プリント配線板は、電子部品との接続信頼性に優れるとともに、信号遅延や信号エラーが発生しにくい。
【０１１３】
【実施例】
以下、本発明をさらに詳細に説明する。
【０１１４】
（実施例１）
（１）その上部がパッシベーション膜２２により被覆され、パッシベーション膜２２の開口内に入出力端子としてアルミニウムパッド２４が形成されているＩＣチップ２０が内蔵された厚さ０．８μｍのＢＴ（ビスマレイミドトリアジン）樹脂基板（以下、ＩＣ内蔵ＢＴ基板ともいう）３０を出発材料とした。（図２（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマーク（図示せず）をカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１１５】
（２）次に、ＩＣ内蔵ＢＴ基板３０上に、厚さ４０μｍの熱硬化型シクロオレフィン系樹脂フィルムを載置し、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成した（図２（Ｂ）参照）。
【０１１６】
（３）次に、樹脂フィルム層５０′上に、貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径５．０ｍｍ、トップハットモード、パルス幅５０μ秒、マスクの貫通孔の径０．５ｍｍ、３ショットの条件で樹脂フィルム層５０′に、直径８０μｍのバイアホール用開口４８を形成し、３０μｍの層間樹脂絶縁層５０とした（図２（Ｃ）参照）。その後、酸素プラズマを用いてデスミア処理を行った。
【０１１７】
（４）次に、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図２（Ｄ）参照）。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施した。
【０１１８】
（５）次に、同じ装置を用い、内部のアルゴンガスを交換した後、Ｚｎをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｚｎからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した（図３（Ａ）参照）。
【０１１９】
（６）次に、市販の感光性ドライフィルムを薄膜導体層５２に張り付け、フォトマスクフィルムを載置して１００ｍＪ／ｃｍ2 で露光し、０．８％の炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を形成した。
その後、薄膜導体層５２をめっきリードとして下記の条件で電解銅めっきを行い、上記めっきレジスト非形成部に厚さ１８μｍの電解銅めっき層５６を形成した（図３（Ｂ）参照）。
【０１２０】
〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 ６５分
温度 ２２℃±２℃
【０１２１】
（７）次に、めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト５４下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６からなる厚さ１５μｍの導体回路５８およびバイアホール６０を形成した。その後、導体回路５８（バイアホール６０を含む）を形成した基板にエッチング液をスプレイで吹きつけ、導体回路５８の表面に粗化面５８αを形成した（図３（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１２２】
（８）次に、（２）〜（７）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図４（Ａ）参照）。
【０１２３】
（９）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
【０１２４】
（１０）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図４（Ｂ）参照）。
【０１２５】
（１１）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図４（Ｃ）参照）。
【０１２６】
（１２）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成した。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１００を得た（図１０参照）。
【０１２７】
（実施例２）
実施例１の工程（２）において、熱硬化型シクロオレフィン系樹脂フィルム代えて、厚さ４０μｍのポリオレフィン系樹脂フィルムを、温度１６０℃、圧力１．０ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成し、さらに、工程（５）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｃｒからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。
なお、形成された層間樹脂絶縁層の厚さは、３０μｍである。
【０１２８】
なお、上記ポリオレフィン系樹脂フィルムは、下記の方法により作製した。
(i) ５００ｍｌのｎ−ヘプタン中に、スチレン１０４ｇおよびブチルリチウム１０．８ｇを溶解させ、７０℃で３時間加熱した。
(ii)上記処理を行った溶液中に、エチレン：ブタジエンの容量比が３：１の混合ガスを吹き込みながら、７０℃で５時間放置した。
【０１２９】
(iii) この後、さらにＩ2 を添加し、１００℃で１時間放置することにより、ｎ−ヘプタンを除去した。
(iv)残った生成物をアセトンにて洗浄し、未反応物およびＬｉＩを除去した。
その後、粒径が０．１μｍで球状のメラミンと粒径が０．０５μｍの球状のメラミンを２：１の割合で配合し、凝集せずに分散するように混合した。
【０１３０】
(v) (iv)の工程で得られた混合物のうち、５０ｇを再度５００ｍｌのｎ−ヘプタンに溶解させ、さらに１ｇの過酸化ベンゾイルを溶かした後、この溶液をポリエチレンテレフタレートフィルム上に薄く広げ、このフィルム状物を５０℃まで加熱した後、さらに１℃／分でゆっくりと加熱し、１００℃に達した後、３０分放置することにより溶剤を除去した。
このようにして、４０μｍの厚さの半硬化状態のポリオレフィン系樹脂フィルムが得られた。
【０１３１】
（実施例３）
実施例１の工程（２）において、熱硬化型シクロオレフィン系樹脂フィルム代えて、上記化学式（２）において、Ｒ1 がメチレン基であり、Ｒ2 が−ＣＨ2 −Ｏ−ＣＨ2 である熱硬化型ポリフェニレン系樹脂フィルム（厚さ４０μｍ）を、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成し、さらに、工程（５）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｎｉをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉからなる厚さ０．１μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した以外は実施例１と同様にして多層プリント配線板を得た。
なお、形成された層間樹脂絶縁層の厚さは、３０μｍである。
【０１３２】
（実施例４）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１３３】
（２）次に、Ｚｎをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＺｎ膜を形成し、さらに、Ｚｎ膜上に無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、亜鉛と銅とからなる金属膜３６を形成した（図５（Ｂ）参照）。
【０１３４】
（３）次に、金属膜３６上に、感光性ドライフィルムを張りつけた後、該感光性ドライフィルム上に、パッド２４に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、パッド２４の上部に開口を有するめっきレジスト３５を形成した。さらに、めっきレジスト３５非形成部に、以下の条件で電解銅めっきを施して電解銅めっき層３７を設けた（図６（Ａ）参照）。
【０１３５】
〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 ６５分
温度 ２２℃±２℃
【０１３６】
（４）さらに、めっきレジスト３５を除去した後、めっきレジスト３５下の金属膜３６をエッチングにより除去することにより、ＩＣチップのパッド２４上に直径８０μｍのトランジション層３８を形成した（図６（Ｂ）参照）。
なお、エッチング液としては、硫酸と過酸化水素との混合液を用いた。
【０１３７】
（５）次に、トランジション層３８を形成したＩＣ内蔵ＢＴ基板３０にエッチング液をスプレイで吹きつけ、トランジション層３８の表面に粗化面３８αを形成した（図６（Ｃ）参照）。ここで、エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部およびイオン交換水７８重量部を混合したものを使用した。
【０１３８】
（６）次に、トランジション層３８が形成されたＩＣ内蔵ＢＴ基板３０上に、厚さ４０μｍの熱硬化型シクロオレフィン系樹脂フィルムを載置し、温度を５０〜１５０℃まで昇温しながら、圧力０．５ＭＰａ、真空度１．３ｋＰａの条件で真空圧着ラミネートすることにより樹脂フィルム層５０′を形成した（図７（Ａ）参照）。
【０１３９】
次いで、樹脂フィルム層５０′上に、貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径５．０ｍｍ、トップハットモード、パルス幅５０μ秒、マスクの貫通孔の径０．５ｍｍ、３ショットの条件で樹脂フィルム層５０′に、直径８０μｍのバイアホール用開口４８を形成し、厚さ３０μｍの層間樹脂絶縁層５０とした（図７（Ｂ）参照）。その後、酸素プラズマを用いてデスミア処理を行った。
【０１４０】
（７）次に、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図７（Ｃ）参照）。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施した。
【０１４１】
（８）次に、同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金からなる厚さ０．２μｍの薄膜導体層５２を層間樹脂絶縁層５０の表面に形成した。
【０１４２】
（１０）次に、市販の感光姓ドライフィルムを薄膜導体層５２に張り付け、フォトマスクフィルムを載置して１００ｍＪ／ｃｍ2 で露光し、０．８％の炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を形成した。
その後、薄膜導体層５２をめっきリードとして上記（３）と同様の条件で電解銅めっきを行い、上記めっきレジスト非形成部に電解銅めっき層５６を形成した（図８（Ｂ）参照）。
【０１４３】
（１１）次に、めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下に存在していた薄膜導体層５２をエッチングにて溶解除去し、薄膜導体層５２と電解めっき層５６からなる厚さ１５μｍの導体回路５８およびバイアホール６０を形成した。その後、導体回路５８（バイアホール６０を含む）を形成した基板にエッチング液をスプレイで吹きつけ、導体回路５８表面に粗化面５８α、６０αを形成した（図８（Ｃ）参照）。エッチング液としては、上記（５）の工程で、トランジション層の表面に粗化面を形成する際に使用したエッチング液と同様のものを用いた。
【０１４４】
（１２）次に、（６）〜（１１）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０および導体回路１５８（バイアホール１６０を含む）を形成した（図９（Ａ）参照）。
【０１４５】
（１３）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１４６】
（１４）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１４７】
（１５）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得た（図１参照）。
【０１４８】
（実施例５）
実施例４の工程（２）において、Ｚｎをターゲットにしたスパッタリングに代えて、Ｃｒをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵基板３０の全面に、厚さ０．１μｍのＣｒ膜を形成し、さらに、Ｃｒ膜上に無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、クロムと銅とからなる金属膜３６を形成した以外は実施例４と同様にして多層プリント配線板を得た。
【０１４９】
（実施例６）
（１）実施例１と同様の厚さ０．８μｍのＩＣ内蔵ＢＴ基板３０を出発材料とした（図５（Ａ）参照）。
まず、ＩＣチップ２０の四隅に配設された位置決めマークをカメラで撮影し、上記位置決めマークを基準として、ＩＣ内蔵基板３０の四隅にレーザで位置決めマークを形成することによりＩＣチップの位置決めを行った。
【０１５０】
（２）次に、Ｎｉをターゲットにしたスパッタリングを、日本真空技術株式会社製のＳＶ−４５４０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、ＩＣ内蔵ＢＴ基板３０の全面に厚さ０．１μｍのＮｉ膜を形成し、さらに、Ｎｉ膜上に、さらに無電解銅めっきにより厚さ０．７μｍの無電解銅めっき膜を形成することにより、ニッケルと銅とからなる金属膜３６′を形成した（図１２（Ａ）参照）。
【０１５１】
（３）次に、金属膜３６′上に、実施例４の工程（３）と同様の条件で、電解銅をめっきを施し、金属膜３６′上の全面に電解銅めっき層３７′を設けた（図１２（Ｂ）参照）。
【０１５２】
（４）さらに、上記電解銅めっき層３７′上に、感光性ドライフィルムを張り付け、該感光性ドライフィルム上に、トランジション層に対応するパターンが形成されたマスクを載置し、露光・現像処理を施すことにより、トランジション層非形成部に相当する部分が開口したエッチングレジスト３９を形成した（図１２（Ｃ）参照）。
【０１５３】
（５）さらに、エッチングレジスト３９非形成部下の金属膜３６′および電解銅めっき層３７′をエッチング処理により除去することにより、ＩＣチップ上に直径８０μｍのトランジション層３８を形成した（図１２（Ｄ）参照）。なお、このエッチング処理では、硫酸と過酸化水素水溶液とからなるエッチング液を使用した。
【０１５４】
（６）実施例４の（５）〜（１２）の工程と同様にして、最外層に導体回路１５８が形成された基板を作製した（図９（Ａ）参照）。
【０１５５】
（７）次に、実施例１と同様にしてソルダーレジスト組成物を得た。
さらに、最外層に導体回路１５８の形成されたＩＣ内蔵基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図９（Ｂ）参照）。
【０１５６】
（８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成した（図９（Ｃ）参照）。
【０１５７】
（９）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷した後、該はんだペーストを介して半田パッド上に導電性ピン１７６を載置し、２００℃でリフローすることにより、ＩＣチップ２０を内蔵し、ＰＧＡ（Pin Grid Array）が配設された多層プリント配線板１１０を得た（図１１参照）。
【０１５８】
このようにして製造した多層プリント配線板について、層間樹脂絶縁層の誘電率、信号遅延や信号エラーの発生の有無、ＩＣチップのパッド表面の観察、並びに、信頼性試験前後における導体回路と層間樹脂絶縁層との間での剥離の発生の有無、ＩＣチップのパッドとバイアホールとの間での剥離や位置ズレの発生の有無、層間樹脂絶縁層でのクラックの発生の有無、および、導通試験時の短絡、断線の発生の有無を以下の評価方法を用いて評価した。結果を表１に示した。
【０１５９】
（１）層間樹脂絶縁層の誘電率
従来公知の測定方法を用いて測定した。
（２）信号遅延や信号エラーの発生の有無
導通試験を行い、数値に著しい変化があった場合には「有」と判断した。
【０１６０】
（３）パッド表面の観察
多層プリント配線板を刃物で切断した後、その断面を顕微鏡で観察した。なお、ここでは、ＩＣチップのパッド部分を通るように多層プリント配線板を切断した。
【０１６１】
（４）信頼性試験
得られた多層プリント配線板を、−６５℃の雰囲気下に３分間維持した後、１３０℃の雰囲気下に３分間維持するサイクルを１０００回繰り返した。
【０１６２】
（５）導体回路と層間樹脂絶縁層との間での剥離、位置ズレの発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
（６）ＩＣチップのパッドとバイアホールとの間での剥離の発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
【０１６３】
（７）層間樹脂絶縁層でのクラックの発生の有無
上記（３）と同様にして多層プリント配線板を刃物で切断し、切断した断面を顕微鏡で観察した。
（８）短絡または断線の発生の有無
得られたＩＣチップ内蔵多層プリント配線板の導通試験を行い、モニターに表示された結果から導通状態を評価した。
【０１６４】
【表１】
上記評価の結果、表１に示したように、実施例１〜３の多層プリント配線板は、層間樹脂絶縁層の誘電率が３．０以下であり、信号遅延や信号エラーは発生しなかった。
また、トランジション層が形成されていないため、バイアホールとＩＣチップのパッドとの間で位置ずれを生じでいる部分や、パッド表面に樹脂残りが発生しているが一部に見られたものの、バイアホールとパッドとは接続されており、製品の性能に影響を及ぼす程のものではなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間では、剥離が発生しておらず、また、層間樹脂絶縁層にクラックは発生しなかった。さらに、導通試験において、短絡や断線は発生していなかった。
【０１６６】
また、実施例４〜６の多層プリント配線板も、層間樹脂絶縁層の誘電率が３．０以下であり、信号遅延や信号エラーは発生しなかった。
また、パッド上にトランジション層を形成したため、バイアホールとＩＣチップのパッドとの間での位置ずれや、パッド表面での樹脂残りは発生していなかった。
また、導体回路と層間樹脂絶縁層との間や、パッドとバイアホールとの間での剥離は発生しておらず、また、層間樹脂絶縁層にクラックは発生しなかった。さらに、導通試験において、短絡や断線は発生していなかった。
【０１６７】
【発明の効果】
以上説明したように、本発明の多層プリント配線板は、上述の構成からなるため、電子部品とプリント配線板との接続の際に、リード部品や封止樹脂を用いる必要がなく、また、層間樹脂絶縁層の誘電率が３．０以下であるため、ＧＨｚ帯域の高周波信号を用いる電子部品を内蔵する場合であっても信号伝搬の遅延や、信号の伝送損失等に起因する信号エラーを防止することができる。
また、本発明の多層プリント配線板が有する層間樹脂絶縁層の熱膨張係数は、基板や、パッシベーション膜や、ＩＣチップを内蔵する際に用いる接着剤の熱膨張係数と大きく異ならない。そのため、層間樹脂絶縁層と基板等との間では剥離が発生しにくく、また、層間樹脂絶縁層にクラックが発生しにくく、これは、ヒートサイクル条件下でも同様であった。
【０１６８】
また、本発明の多層プリント配線板の製造方法は、上述の構成からなるため、ＩＣチップらの電子部品が基板に内蔵され、該ＩＣチップと多層プリント配線板とがリード部品を介さず、直接電気的に接続された多層プリント配線板を製造することができる。
また、本発明の製造方法では、ポリオレフィン系樹脂、フッ素系樹脂、および、ポリフェニレン系樹脂からなる群から選択される少なくとも一種の樹脂からなるフィルムを用いて層間樹脂絶縁層を形成するため、低誘電率で、かつ、絶縁性、形状保持性に優れる層間樹脂絶縁層を有する多層プリント配線板を好適に製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の多層プリント配線板の一例を模式的に示す断面図である。
【図２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図３】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図４】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図５】（Ａ）、（Ｂ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図６】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図７】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図８】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図９】（Ａ）〜（Ｃ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【図１０】図１０は、本発明の多層プリント配線板の別の一例を模式的に示す断面である。
【図１１】図１１は、本発明の多層プリント配線板のさらに別の一例を模式的に示す断面である。
【図１２】（Ａ）〜（Ｄ）は、本発明の多層プリント配線板の製造工程を模式的に示す断面である。
【符号の説明】
２０ ＩＣチップ
２４ パッド
３０ ＩＣ内蔵基板
３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８ 導体回路
６０、１６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ
Claims (8)
- 電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、前記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板であって、
前記バイアホールは、フィールドビア構造を有し、
前記電子部品と導体回路とを接続する前記バイアホールが形成される層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下であって、
前記電子部品と導体回路とを接続する前記バイアホールが形成される層間樹脂絶縁層の表面には粗化面が形成されていることを特徴とする多層プリント配線板。 - 前記導体回路及び前記バイアホールの表面に粗化面が形成されている請求項１に記載の多層プリント配線板。
- 前記層間樹脂絶縁層は、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種からなる請求項１又は２に記載の多層プリント配線板。
- 前記ポリオレフィン系樹脂は、シクロオレフィン系樹脂である請求項３に記載の多層プリント配線板。
- 電子部品が内蔵または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、前記電子部品と導体回路、および、上下の導体回路がバイアホールを介して接続されてなる多層プリント配線板の製造方法であって、前記電子部品と導体回路とを接続する前記バイアホールが形成される層間樹脂絶縁層を形成する際に、ポリオレフィン系樹脂、フッ素系樹脂およびポリフェニレン系樹脂からなる群より選択される少なくとも一種の樹脂からなるフィルムを用い、前記フィルムを、前記電子部品が内蔵または収納されている基板に圧着して、樹脂フィルム層を形成した後、前記樹脂フィルム層に、バイアホール用開口を形成することにより層間樹脂絶縁層とし、前記バイアホール用開口を電解めっきで充填してフィールドビア構造のバイアホールを形成し、
前記電子部品と導体回路とを接続する前記バイアホールが形成される層間樹脂絶縁層の表面に粗化面を形成することを特徴とする多層プリント配線板の製造方法。 - 前記導体回路及び前記バイアホールの表面に粗化面を形成する工程をさらに含む請求項５に記載の多層プリント配線板の製造方法。
- 前記ポリオレフィン系樹脂は、シクロオレフィン系樹脂である請求項５又は６に記載の多層プリント配線板の製造方法。
- 前記層間樹脂絶縁層は、１ＧＨｚにおける誘電率が３．０以下である請求項５〜７のいずれか１に記載の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190167A JP4651159B2 (ja) | 2000-06-23 | 2000-06-23 | 多層プリント配線板および多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190167A JP4651159B2 (ja) | 2000-06-23 | 2000-06-23 | 多層プリント配線板および多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009448A JP2002009448A (ja) | 2002-01-11 |
| JP4651159B2 true JP4651159B2 (ja) | 2011-03-16 |
Family
ID=18689678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190167A Expired - Lifetime JP4651159B2 (ja) | 2000-06-23 | 2000-06-23 | 多層プリント配線板および多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4651159B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
| JP2006049822A (ja) * | 2004-06-29 | 2006-02-16 | Tdk Corp | 半導体ｉｃ内蔵モジュール |
| JP2006152173A (ja) * | 2004-11-30 | 2006-06-15 | Sumitomo Bakelite Co Ltd | 樹脂組成物、樹脂層、樹脂層付きキャリア材料および回路基板 |
| US8373073B2 (en) | 2009-05-29 | 2013-02-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| CN115066112B (zh) * | 2022-06-08 | 2023-09-12 | 深圳市星河电路股份有限公司 | 一种耐高压平面变压器的pcb板制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164187A (ja) * | 1984-09-06 | 1986-04-02 | 松下電器産業株式会社 | 電子回路装置の製造方法 |
| JP3094481B2 (ja) * | 1991-03-13 | 2000-10-03 | 松下電器産業株式会社 | 電子回路装置とその製造方法 |
| JPH0779078A (ja) * | 1993-09-08 | 1995-03-20 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| JP3588498B2 (ja) * | 1994-03-14 | 2004-11-10 | 日本ゼオン株式会社 | エポキシ基を有する環状オレフィン系樹脂組成物および該樹脂組成物を用いた絶縁材料 |
| JPH09157316A (ja) * | 1995-12-11 | 1997-06-17 | Asahi Chem Ind Co Ltd | 新規な光硬化性樹脂組成物 |
| JPH09219588A (ja) * | 1996-02-13 | 1997-08-19 | Toppan Printing Co Ltd | プリント配線板とその製造方法 |
| JP2842378B2 (ja) * | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
| CN101106872B (zh) * | 1997-07-08 | 2010-06-23 | 伊比登株式会社 | 印刷电路板及其制造方法 |
| JPH11111738A (ja) * | 1997-10-07 | 1999-04-23 | Oki Electric Ind Co Ltd | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 |
| JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Ｉｃパッケージの製造方法 |
| JPH11298141A (ja) * | 1998-04-08 | 1999-10-29 | Hitachi Ltd | 電子装置の製造方法 |
| JP2000114726A (ja) * | 1998-09-29 | 2000-04-21 | Ibiden Co Ltd | プリント配線板 |
-
2000
- 2000-06-23 JP JP2000190167A patent/JP4651159B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009448A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100797422B1 (ko) | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 | |
| JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4641589B2 (ja) | コンデンサおよび多層プリント配線板 | |
| JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4753470B2 (ja) | コンデンサ、多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2002246756A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4243922B2 (ja) | 多層プリント配線板 | |
| JP2001015931A (ja) | 多層プリント配線板およびその製造方法 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP2002170840A (ja) | 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4651159B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4641588B2 (ja) | コンデンサおよび多層プリント配線板 | |
| JP2001332863A (ja) | 多層プリント配線板の製造方法 | |
| JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4656737B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4863564B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2002050874A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4549366B2 (ja) | 多層プリント配線板 | |
| JP4859270B2 (ja) | コンデンサ、多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP3219396B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4772089B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP3850260B2 (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081009 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081031 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090828 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4651159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |