JP4650153B2 - 電気光学装置、電子機器及び電気光学装置の製造方法 - Google Patents

電気光学装置、電子機器及び電気光学装置の製造方法 Download PDF

Info

Publication number
JP4650153B2
JP4650153B2 JP2005227572A JP2005227572A JP4650153B2 JP 4650153 B2 JP4650153 B2 JP 4650153B2 JP 2005227572 A JP2005227572 A JP 2005227572A JP 2005227572 A JP2005227572 A JP 2005227572A JP 4650153 B2 JP4650153 B2 JP 4650153B2
Authority
JP
Japan
Prior art keywords
layer
electro
optical device
film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005227572A
Other languages
English (en)
Other versions
JP2007041433A (ja
Inventor
稔 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005227572A priority Critical patent/JP4650153B2/ja
Priority to US11/426,716 priority patent/US7570311B2/en
Publication of JP2007041433A publication Critical patent/JP2007041433A/ja
Application granted granted Critical
Publication of JP4650153B2 publication Critical patent/JP4650153B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学装置、電子機器及び電気光学装置の製造方法に関し、特に一対の電極間に絶縁膜を挟持してなる容量素子を備えた電気光学装置用基板を有する電気光学装置、電子機器及び電気光学装置の製造方法に関する。
従来より、基板上に、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Thin Film Transistor；以下、「ＴＦＴ」と称す。）を有するアクティブマトリクス駆動が可能な液晶装置等の電気光学装置が知られている。電気光学装置の一つである液晶装置は、ＴＦＴ基板に対向配置される対向基板を備えるとともに、該対向基板上に、画素電極に対向する対向電極等を備え、更には、画素電極及び対向電極間に挟持される液晶層、画素電極及び前記ＴＦＴに接続される容量素子等を備えている。そして、液晶層内の液晶分子が、画素電極及び対向電極間に付与された電位によって、その配向状態が変更され、当該液晶層を透過する光の透過率が変化することによって画像の表示が可能になる。
この場合、前記のＴＦＴに接続される容量素子は、画素電極における電位保持特性を向上させる機能を果たす。
また、前述の電気光学装置における前記基板は、走査線、データ線、画素電極及び容量素子である蓄積容量等が設けられる画像表示領域と、走査線駆動回路、データ線駆動回路等を有する。このような電気光学装置の一典型例としては、例えば特許文献１に記載されているものを挙げることができる。
容量素子である蓄積容量は、ＴＦＴ及び画素電極に電気的に接続されている下部電極、これに対向配置される容量電極、並びに下部電極及び容量電極間に配置される誘電体膜からなる。電気光学装置の表示品位向上のためには容量素子の容量値を高める必要があり、近年、容量の誘電体膜を薄くする方法が用いられる。また、容量素子の容量値を高める方法として、コンタクトホールの内部等に容量素子を形成する等、立体的に容量素子を形成して面積を広くすることによって容量値を大きくする方法が用いられる。
特開２００４−１９１９３０号公報
しかしながら、電気光学装置の表示品位の向上を目的として、容量素子の容量値を高めるために誘電体膜を薄くし、さらに立体的に容量を形成した場合においては、例えばコンタクトホールの開口部のような、段差形状の側面部とその上面部とが交差する部位、すなわち角部の上に形成された下部電極において電界集中が生じやすくなる。このため、従来における電気光学装置においては、容量素子の下部電極と容量電極との間において短絡が生じる虞があった。容量素子の電極間において短絡が生じた画素は、液晶層に付与される電位差が常に一定となってしまうため欠陥画素となってしまう。よって、従来においては、電気光学装置の歩留りが悪化してしまうと言った問題点があった。
本発明は、上記問題点に鑑みてなされたものであり、段差形状部を含む領域に立体的に容量素子を形成した場合において、容量素子を構成する対向した電極間において短絡が生じることのない電気光学装置、電子機器及び電気光学装置の製造方法を提供することを目的とする。
本発明に係る電気光学装置は、電気光学装置用基板を備えた電気光学装置であって、前記基板の所定の絶縁層上に形成された凹形状の段差部と、前記凹形状の前記段差部における前記絶縁層表面と前記段差部の下面部との間の側面部の表面上に形成され、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記凹形状の前記段差部における前記絶縁層表面と連続して形成されている側壁部と、前記段差部及び前記側壁部上に形成され、誘電体層を下部電極層及び上部電極層によって挟持してなる容量素子とを具備したことを特徴とする。
また、本発明に係る電気光学装置は、電気光学装置用基板を備えた電気光学装置であって、前記基板の所定の絶縁層上に形成された凸形状の段差部と、前記凸形状の前記段差部における前記絶縁層表面と前記段差部の上面部との間の側面部の表面上に形成され、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記凸形状の前記段差部における前記上面部の表面と連続して形成されている側壁部と、前記段差部及び前記側壁部上に形成され、誘電体層を下部電極層及び上部電極層によって挟持してなる容量素子とを具備したことを特徴とする。
また、本発明に係る電気光学装置の製造方法は、基板上に容量素子を備えた電気光学装置の製造方法であって、所定の絶縁層に凹形状もしくは凸形状の段差部を形成する工程と、前記段差部の側面部に被エッチング膜を形成する工程と、前記被エッチング膜の表面を異方性エッチングする工程と、前記段差部を含む領域上に、誘電体層を下部電極層及び上部電極層によって挟持してなる前記容量素子の一部を形成する工程と、を具備したことを特徴とする。
また、本発明に係る電気光学装置の製造方法は、基板上に容量素子を備えた電気光学装置の製造方法であって、所定の絶縁層に凹形状もしくは凸形状の段差部を形成する工程と、前記段差部の側面部に被エッチング膜を形成する工程と、前記被エッチング膜の表面に対し、等方性エッチングと異方性エッチングを含めたエッチングを行う工程と、前記段差部を含む領域上に、誘電体層を下部電極層及び上部電極層によって挟持してなる前記容量素子の一部を形成する工程と、を具備したことを特徴とする。
本発明のこのような構成によれば、凹形状もしくは凸形状の段差部の上面部と側面部とが交差する部位において、当該部位の上面に形成される容量素子を構成する誘電体層、下部電極及び上部電極の各層の膜厚の信頼性を得ることができる。すなわち、段差部上に形成される容量素子を構成する誘電体層を薄く安定して形成することができ、容量素子の容量値を高めながら電極間において短絡が生ずることのない容量素子を形成することができるという効果を有する。
また、本発明に係る電気光学装置は、前記絶縁層表面に直交し、かつ前記側面部表面の法線を含む平面による断面において、前記側壁部の表面の接線が、前記凹形状の前記段差部における前記絶縁層表面の接線に対して、前記側壁部の上端部においては略平行となり、かつ前記絶縁層表面に対する前記側壁部の表面の接線の傾斜が下側に向かうにつれて連続的に大きくなることが好ましい。このような構成によれば、凹形状の段差部の上面部と側面部とが交差する部位において、当該部位の上面に形成される容量素子を構成する下部電極の表面を、連続的な曲面によって形成することができる。このため、凹形状の段差部を含む領域上に形成される容量素子において、下部電極の一部に電界が集中することがなく、電極間において短絡が生ずることのない容量素子を形成することができるという効果を有する。
また、本発明に係る電気光学装置は、前記絶縁層表面に直交し、かつ前記側面部表面の法線を含む平面による断面において、前記側壁部の表面の接線が、前記凸形状の前記段差部における前記上面部の表面の接線に対して、前記側壁部の上端部においては略平行となり、かつ前記絶縁層表面に対する前記側壁部の表面の接線の傾斜が下側に向かうにつれて連続的に大きくなることが好ましい。
このような構成によれば、凸形状の段差部の上面部と側面部とが交差する部位において、当該部位の上面に形成される容量素子を構成する下部電極の表面を、連続的な曲面によって形成することができる。このため、凸形状の段差部を含む領域上に形成される容量素子において、下部電極の一部に電界が集中することがなく、電極間において短絡が生ずることのない容量素子を形成することができるという効果を有する。
また、本発明に係る電気光学装置は、前記凹形状の前記段差部は、前記絶縁層に形成されたコンタクトホールであることが好ましい。
また、前記側壁部は、プラズマＴＥＯＳ膜、減圧ＴＥＯＳ膜又はＢＰＳＧ膜により構成されることが好ましい。
また、前記側壁部は、金属膜により構成されることが好ましい。
このような構成によれば、容量素子の一部が形成される段差部の遮光能力を高めることができ、高品位な表示を実現できるという効果を有する。
また本発明に係る電子機器は、前記電気光学装置を具備してなることを特徴とする。
本発明のこのような構成によれば、容量素子において短絡が生ずることのない電気光学装置を具備するため、表示不良のない品位の高い表示を実現できると言う効果を有する。
以下、図面を参照して本発明の実施の形態について説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
〔電気光学装置の全体構成〕
まず、本発明の電気光学装置に係る実施形態の全体構成について、図１及び図２を参照して説明する。ここで、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散らばって設けられている。なお、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。なお、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
また、対向基板２０上の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０上にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。上下導通材１０６及び上下導通端子によって、ＴＦＴアレイ基板１０と対向基板２０との間の電気的な導通がなされる。
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３が設けられており、更には最上層部分に配向膜２２が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
〔画素部における構成〕
本発明の本実施形態における電気光学装置の画素部における構成について、図３、図４及び図５を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。また、図５は、図４のＡ−Ａ´断面図である。なお、図５においては、各層及び各部材を図面上で認識可能な程度の大きさとするため、該各層及び各部材ごとに縮尺を異ならしめてある。
（画素部の回路構成）
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで選択された走査線１１ａの画素に書き込まれる。
画素に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９ａと対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に容量素子７０を付加する。この容量素子７０は、走査線１１ａに並んで設けられ、固定電位側容量電極が、一定電位に固定された容量配線４００に接続されている。
〔画素部の具体的構成〕
以下に、データ線６ａ、走査線１１ａ、ゲート電極３ａ及びＴＦＴ３０等からなる、上述のような回路動作が実現される電気光学装置の具体的な構成について、図３、図４及び図５を参照して説明する。
まず、図３及び図４に示すように、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。平面的に見て走査線１１ａとデータ線６ａとが交差する箇所において、走査線１１ａとデータ線６ａとの間の層に、半導体層１ａとゲート電極３ａを有して構成されるＴＦＴ３０が設けられている。また、走査線１１ａは、半導体層１ａのうち図４において右上がりの斜線領域で示したチャネル領域１ａ´を挟んで対向する位置に設けられたゲート電極３ａとコンタクトホール１２ｃｖを介して電気的に接続されている。
次に、電気光学装置は、図５に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
ＴＦＴアレイ基板１０の側には、図５に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態においては配向膜１６及び２２により所定の配向状態をとる。
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図５に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、容量素子７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的に見て、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図５に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。図４に示すように、中継電極７１９は、平面的に見て、各画素電極９ａのＸ方向に延びる一辺の下方に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
なお、上述のＴＦＴ３０は、好ましくは図５に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
この下地絶縁膜１２には、平面的に見て半導体層１ａの左右両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが形成されている。コンタクトホール１２ｃｖの内部には、ゲート電極３ａの一部である側壁部３ｂが形成されており、この側壁部３ｂによって、ゲート電極３ａと走査線１１ａとが電気的に接続されている。
（積層構造・第３層の構成―容量素子等―）
前述の第２層に続けて第３層には、容量素子７０が設けられている。容量素子７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての上部電極である容量電極３００とが、誘電体層７５を介して対向配置されることにより形成されている。本実施形態に係る容量素子７０は、図４に示すように、平面的に見て遮光領域内に収まるように形成されている。
より詳細には、下部電極７１は、例えば金属、合金、導電性のポリシリコン又は導電性の金属シリサイド（例えばＷＳｉ）等からなる単層膜もしくは多層膜から構成される。ここでは、一具体例として、下部電極７１は、リン（Ｐ）がイオン注入されたポリシリコンから構成され、その膜厚は約１５０ｎｍである。なお、下部電極７１は、画素電位側容量電極としての機能を持つ他、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持ち、中継電極７１９を介して画素電極９ａと電気的に接続されている。
誘電体層７５は、約５〜３０ｎｍ程度の膜厚を有する高温酸化膜（ＨＴＯ（High Temperature Oxide）膜）、高密度プラズマ酸化膜（ＨＤＰ（High Density Plasma）膜）等の酸化シリコン膜、あるいは窒化シリコン膜等の絶縁性材料から構成される。ここでは、一具体例として、誘電体層７５は、下層に酸化シリコン膜、上層に窒化シリコン膜を積層した二層構造を有する。なお、誘電体層７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造、或いはそれ以上の積層構造やＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ等の金属酸化膜を少なくとも１つ有するように構成してもよい。また、誘電体層７５は、単層構造としてもよい。
容量電極３００は、容量素子７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするために、容量電極３００は、固定電位とされた後述する容量配線４００と電気的に接続されている。また、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。この容量電極３００の構成材料は、下部電極７１と同様に、例えば金属、合金、導電性のポリシリコン又は導電性の金属シリサイド（例えばＷＳｉ）等からなる単層膜もしくは多層膜から構成される。ここでは、一具体例として、容量電極３００は、上層から順に、ＷＳｉ層及びポリシリコン層という二層構造により構成され、その膜厚は約１５０ｎｍである。ＷＳｉ層及びポリシリコン層からなる二層構造を有する容量電極３００は、ＷＳｉ層の存在によりＴＦＴ３０に対する遮光性を有し、ポリシリコン層の存在により良好な電気伝導性を有する。また、このＷＳｉ層は、他に、アルミニウム等の金属からなる層とすることもできる。
また、図５に示すように、本実施形態においては、ＴＦＴ３０の高濃度ドレイン領域１ｅと容量素子７０を構成する下部電極７１とを電気的に接続するための後述するコンタクトホール８３が、後述する第１層間絶縁膜４１に形成されている。図５に示す断面図において、コンタクトホール８３は、絶縁層である第１層間絶縁膜４１の表面と、下面部であるＴＦＴ３０の高濃度ドレイン領域１ｅの表面との間に側面部を有する凹形状の段差部である。
このコンタクトホール８３の内周面である側面部の表面上には、プラズマＴＥＯＳ（テトラエトキシシラン）膜、減圧ＴＥＯＳ膜、ＢＰＳＧ（ボロンリンシリケートガラス）膜もしくは金属膜等によって構成された側壁部であるサイドウォール２００が略筒状に形成されている。サイドウォール２００の内周面となる表面は、上端において第１層間絶縁膜４１表面に接しており、またサイドウォール２００の表面は、下面部である高濃度ドレイン領域１ｅの上面に近づくほどＴＦＴアレイ基板１０の表面に対する傾斜が連続的に大きくなる上に凸の曲面形状を有する。より詳しくは、第１層間絶縁膜４１の表面に直交し、かつコンタクトホール８３の側面部表面の法線を含む平面による断面において、サイドウォール２００表面の接線はサイドウォール２００の上端部において第１層間絶縁膜４１の表面の接線と略平行となり、かつ第１層間絶縁膜４１の表面に対するサイドウォール２００表面の接線の傾斜が下側に向かうにつれて連続的に大きくなる。
すなわち、第１層間絶縁膜４１の上面においては、コンタクトホール８３が形成されたことにより、角状の断面形状部位が形成されているが、コンタクトホール８３の側面部にサイドウォール２００を形成することによって、サイドウォール２００の表面を内壁とした第１層間絶縁膜４１に形成された貫通孔の内径は、上端部を最大径として、下端へ向かうほど内径が徐々に小さくなる形状を有するのである。
本実施形態においては、コンタクトホール８３の側面部に形成されたサイドウォール２００と、コンタクトホール８３の下面部である高濃度ドレイン領域１ｅとを含む領域上に、容量素子７０が形成されている。このため、サイドウォール２００の表面上及び第１層間絶縁膜４１上に形成されている容量素子７０の断面形状は、従来のサイドウォール２００が形成されず、コンタクトホール８３の側面部及び第１層間絶縁膜４１上に容量素子７１が形成される場合に比べて、大きな曲率半径を有して構成される。
このため、本実施形態によれば、容量素子７０が形成されている第１層間絶縁膜４１の上面とコンタクトホール８３の側面部とが交差する部位において、容量素子７０を構成する下部電極７１の一部に従来に比べて電界の集中が起こることが無く、絶縁破壊による容量素子７０を構成する電極間における短絡が発生しない。すなわち、コンタクトホール８３の側壁及び底面を含む領域上に容量素子７０を立体的に形成することによって、対向する電極の面積を増大させることが容易となる。これにより、限られた領域内に構築可能な容量素子７０の容量値を、短絡の虞が無く安定的に高めることが可能となる。例えば、本実施形態の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置においては、容量素子７０の容量値を高めることで、フリッカレベルの向上、画素ムラの改善、及びコントラストの向上等、表示品位の向上が可能となる。
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、容量素子７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜又は酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通して形成されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと容量素子７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が形成されている。さらに、この第１層間絶縁膜４１には、容量素子７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が形成されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後述する第２層間絶縁膜を貫通して形成されている。
（積層構造・第４層の構成―データ線等―）
前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、例えば、図５に示すように、下層より順に、アルミニウムからなる層（図５における符号４１Ａ参照）、窒化チタンからなる層（図５における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図５における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図４に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した容量素子７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が形成されているとともに、前記容量配線用中継層６ａ１と容量素子７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が形成されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
（積層構造・第５層の構成―容量配線等―）
前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的に見ると、図４に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。容量配線４００の図中Ｙ方向に延在する部分については特に、データ線６ａを覆い、かつデータ線６ａよりも幅広に形成されている。また、容量配線４００のＸ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。この容量配線４００は、画素電極９ａが配置された図１に示す画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
また、第４層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２と画素電極９ａとを電気的に接続する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されて形成されている。
容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ形成されている。
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
第６層には、上述したように画素電極９ａがマトリクス状に形成され、画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が形成されている。画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとの間は、このコンタクトホール８９、第３中継層４０２、コンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
以上説明したように、本実施形態の電気光学装置では、限られた領域内において、信頼性が高く、且つ相対的に大きな容量素子７０が構築される。よって、高品位の画像表示が可能な液晶装置を実現することができる。
〔電気光学装置の製造方法〕
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図６及び図７を参照して説明する。ここに図６及び図７は、製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図に関して、特にコンタクトホール８３付近を拡大して示す工程図である。図６及び図７においては、各層及び各部材を図面上で認識可能な程度の大きさとするため、該各層及び各部材ごとに縮尺を異ならしめてある。なお、以下においては、本実施形態において特徴的なコンタクトホール８３及び、容量素子７０の製造工程について特に詳しく説明することとし、コンタクトホール８３の形成前及び容量素子７０の形成後の製造工程の説明に関しては適宜省略することとする。
まず、図６の（ａ）に示すように、ＴＦＴアレイ基板１０上に形成されたＴＦＴ３０上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜又は酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約６００ｎｍとする。
続いて、図６の（ｂ）に示すように、第１層間絶縁膜４１に対するウェットエッチングもしくはドライエッチングにより、コンタクトホール８３を形成する。コンタクトホール８３は、絶縁層である第１層間絶縁膜４１の表面と、ＴＦＴ３０の高濃度ドレイン領域１ｅの上面である下面部との間に側面部を有する凹形状の段差部であり、底部の径が約１０００ｎｍとなる様に形成される。
次に、図６の（ｃ）に示すように、第１層間絶縁膜４１上全面と、コンタクトホール８３の側面部８３ｂ及び下面部８３ａの表面に、ＣＶＤ法等により被エッチング膜２００ａを成膜する。被エッチング膜２００ａは、例えばプラズマＴＥＯＳ膜、減圧ＴＥＯＳ膜又はＢＰＳＧ膜等を用いる。このとき、被エッチング膜２００ａの膜厚は、約２２０ｎｍに設定される。
次に、図６の（ｄ）に示すように、被エッチング膜２００ａの全面に対し異方性エッチングを施すことで、コンタクトホール８３の側面部８３ｂの表面上にのみ、サイドウォール２００として被エッチング膜２００ａを残す。この異方性エッチングは、エッチャントとしてＣＦ４及びＣＨＦ３の混合ガスを用いるドライエッチングである。このとき、サイドウォール２００が内周に形成されたコンタクトホール８３の下面部８３ａの内径は、約５００ｎｍとなる。ここで、コンタクトホール８３の側面部８３ｂの表面上に形成されたサイドウォール２００の表面は、上端において第１層間絶縁膜４１の表面である上面部４１ａに接しており、下面部８３ａに近づくほど第１層間絶縁膜４１の表面に対する傾斜が連続的に大きくなる、上に凸の曲面形状を有する。なお、図６の（ｄ）に示す工程において実施される被エッチング膜２００ａに対するエッチングは、上記の表面形状を有するサイドウォール２００を形成することが可能であれば、異方性エッチングのみに限らず、異方性エッチングと等方性エッチングを含んでもよい。
次に、図７の（ｅ）に示すように、ＴＦＴアレイ基板１０上に形成された第１層間絶縁膜４１上に、容量素子７０の下部電極７１となる下部導電層７１ａ、容量素子７０の誘電体層７５となる中間層７５ａ及び容量素子７０の容量電極３００となる上部導電層３００ａをこの順に積層する。
より具体的には、まず、第１層間絶縁膜４１上に、例えばＣＶＤ法等によりポリシリコン膜を形成し、その後、このポリシリコン膜にリン（Ｐ）をイオン注入することにより下部導電層７１ａを形成する。または、下部導電層７１ａとしてＰイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。下部導電層７１ａの厚さは約１５０ｎｍとする。次に、下部導電層７１ａ上に、高温酸化膜（ＨＴＯ膜）、高密度プラズマ酸化膜（ＨＤＰ膜）等の酸化シリコン膜や窒化シリコン膜等を積層することにより、一層または多層の中間層７５ａを形成する。中間層７５ａの厚さは約２０ｎｍ〜３０ｎｍ程度とする。更に、中間層７５ａの上に、前記の下部導電層７１ａと同様に、例えばＣＶＤ法等によりポリシリコン膜を形成し、その後、このポリシリコン膜にリン（Ｐ）をイオン注入することにより上部導電層３００ａを形成する。または、上部導電層３００ａとしてＰイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。さらに、このポリシリコン膜の上にＣＶＤ法等によってＷＳｉ層を形成し、上部導電層３００ａの厚さを約１５０ｎｍとする。こうして、図７（ｅ）に示すように、第１層間絶縁膜４１の上面と、コンタクトホール８３の側壁及び底面に、下部導電層７１ａ、中間層７５ａ及び上部導電層３００ａが順次積層される。
次に、図７の（ｆ）に示すように、上部導電層３００ａ、中間層７５ａ及び下部導電層７１ａについて、一括してパターニング処理（フォトリソグラフィ及びエッチング処理）を施すことにより、容量電極３００、誘電体層７５及び下部電極７１を一度にパターン形成する。このパターニング処理により容量素子７０が形成されるものである。
次に、図７の（ｇ）に示すように、容量素子７０が形成された第１層間絶縁膜４１の上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第２層間絶縁膜４３を形成する。
以上に図６及び図７を参照して説明した製造プロセスにより、本実施形態に係る電気光学装置のコンタクトホール８３及び、容量素子７０が形成されるものである。
本実施形態の製造方法によれば、図６の（ｄ）に示すように、コンタクトホール８３の側面部８３ｂ上に側壁部であるサイドウォール２００を形成することによって、サイドウォール２００の表面を内壁とした第１層間絶縁膜４１に形成された貫通孔の内径は、上端部を最大径として、下端へ向かうほど内径が徐々に小さくなる形状を有し、第１層間絶縁膜４１の表面である上面部４１ａと、サイドウォール２００の内壁面とは連続した上向きに凸形状の曲面により連続的に接続される。よって、サイドウォール２００の表面上及び第１層間絶縁膜４１上を含む領域上に形成される容量素子７０を構成する容量電極３００、誘電体層７５及び下部電極７１は、サイドウォール２００がない場合に比べて、大きな曲率半径を有して形成される。よって、本実施形態によれば、その上面に容量素子７０が形成される第１層間絶縁膜４１の表面とコンタクトホール８３の側面部とが交差する部位において、従来の角状の部位上に成膜する場合に比べて容量素子７０を構成する容量電極３００、誘電体層７５及び下部電極７１の各層の膜厚の信頼性を得ることができる。すなわち、従来よりも誘電体層７５を薄く形成することが可能となる。これにより、限られた領域内に構築可能な容量素子７０の容量値を安定的に高めることができ、例えば、本実施形態の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置においては、容量素子７０の容量値を高めることで、フリッカレベルの向上、画素ムラの改善、及びコントラストの向上等、表示品位の向上が可能となる。
上述のように、本実施形態によれば、限られた平面領域内においても、立体的に容量素子７０を形成することで容量素子７０を構成する電極の面積を増大させ、さらに安定して誘電体層７５を薄く形成することが可能となるため、容量値が高く、また電極間において短絡の発生しない信頼性の高い容量素子を有する電気光学装置を実現できる。
なお、本実施形態においては、サイドウォール２００を絶縁性の例えばプラズマＴＥＯＳ膜、減圧ＴＥＯＳ膜もしくはＢＰＳＧ膜等を用いて形成しているが、導電性の金属膜、例えばアルミニウム等を用いてサイドウォール２００を形成しても良い。サイドウォール２００を金属膜によって形成すれば、コンタクトホール８３の側面部の遮光能力を高めることができ、ＴＦＴ３０の半導体層１ａに対する光の遮光を行うことができる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品位な画像を表示することが可能となる。
［変形例］
上述の実施形態においては、第１層間絶縁膜４１上に加えてコンタクトホール８３の側面部及び下面部に容量素子７０の一部を形成することによって、容量素子７０を立体的に形成する構成としているが、コンタクトホール８３以外に、第１層間絶縁膜４１上に形成された断面が凹形状もしくは凸形状の部位においても本発明を適用することができる。その例を、実施形態の変形例として、図８及び図９を参照して以下に説明する。なお、図８及び図９においては、各層及び各部材を図面上で認識可能な程度の大きさとするため、該各層及び各部材ごとに縮尺を異ならしめてある。また、以下の変形例の説明においては、上述した実施形態と同様の構成要素については同一の符号を付し、その説明を適宜省略する。
図８に示すように、この変形例では、第１層間絶縁膜４１に形成された凹形状の段差部である凹部２０１の側面部及び下面部上に容量素子７０の一部を形成している。凹部２０１は、平面的に見て、容量素子７０が形成されている領域内に形成された穴もしくは溝状の部位である。凹部２０１の側面部には、上述した実施形態と同様の製造方法により、サイドウォール２００ｂが形成されている。また、図９に示すように、第１層間絶縁膜４１に形成された凸形状の段差部である凸部２０２の側面部及び上面部に容量素子７０の一部を形成してもよい。凸部２０２は、平面的に見て、容量素子７０が形成されている領域内に形成された突起もしくは壁状の部位である。この場合、凸部２０２の側面部には、上述した実施形態と同様の製造方法により、サイドウォール２００ｃが形成されている。以上の図８及び図９に示した変形例のように、コンタクトホール８３以外の箇所に凹部２０１もしくは凸部２０２を設け、その上に容量素子７０の一部を形成することによって、同じ平面領域内においても、より容量素子７０の容量値を高くすることができる。
〔電子機器〕
次に、以上詳細に説明した電気光学装置たる液晶装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。図１０は、投射型カラー表示装置の構成例を示す断面図である。図１０において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
また電気光学装置たる液晶装置は、図１０を参照して説明した電子機器の他にも、モバイル型コンピュータ、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、例えば電子ペーパなどの電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種電子機器に適用可能である。
また、本発明は、本実施形態に係るアクティブマトリクス駆動の液晶装置の他に、電子ペーパなどの電気泳動装置、ＥＬ（Electro-Luminescence）表示装置、電子放出回路素子を備えた装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の電気光学装置の技術分野に属するものである。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
本発明の実施形態に係る電気光学装置の全体構成を示す平面図である。 図１のＨ−Ｈ'断面図である。 電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。 図４のＡ−Ａ´断面図である。 本発明の実施形態に係る電気光学装置の製造方法を、順を追って説明する製造工程図（その１）である。 本発明の実施形態に係る電気光学装置の製造方法を、順を追って説明する製造工程図（その２）である。 本発明の実施形態に係る電気光学装置の変形例を示す部分拡大断面図である。 本発明の実施形態に係る電気光学装置の変形例を示す部分拡大断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
符号の説明
１０ ＴＦＴアレイ基板、 ４１ 第１層間絶縁膜、 ８３ コンタクトホール、 ２００ サイドウォール、 ７０ 容量素子、 ７１ 下部電極、 ７５ 誘電体層、 ３００ 容量電極

Claims (8)

  1. 電気光学装置用基板を備えた電気光学装置であって、
    前記基板の所定の絶縁層上に形成された凹形状の段差部と、
    前記凹形状の前記段差部における前記絶縁層表面と前記段差部の下面部との間の側面部の表面上に形成され、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記凹形状の前記段差部における前記絶縁層表面と連続して形成されている側壁部と、
    前記段差部及び前記側壁部上に形成され、誘電体層を下部電極層及び上部電極層によって挟持してなる容量素子と、を具備し、
    前記側壁部は、金属膜により構成されている
    ことを特徴とする電気光学装置。
  2. 電気光学装置用基板を備えた電気光学装置であって、
    前記基板の所定の絶縁層上に形成された凸形状の段差部と、
    前記凸形状の前記段差部における前記絶縁層表面と前記段差部の上面部との間の側面部の表面上に形成され、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記凸形状の前記段差部における前記上面部の表面と連続して形成されている側壁部と、
    前記段差部及び前記側壁部上に形成され、誘電体層を下部電極層及び上部電極層によって挟持してなる容量素子と、を具備し、
    前記側壁部は、金属膜により構成されている
    ことを特徴とする電気光学装置。
  3. 前記絶縁層表面に直交し、かつ前記側面部表面の法線を含む平面による断面において、前記側壁部の表面の接線が、前記凹形状の前記段差部における前記絶縁層表面の接線に対して、前記側壁部の上端部においては略平行となり、かつ前記絶縁層表面に対する前記側壁部の表面の接線の傾斜が下側に向かうにつれて連続的に大きくなることを特徴とする請求項1に記載の電気光学装置。
  4. 前記絶縁層表面に直交し、かつ前記側面部表面の法線を含む平面による断面において、前記側壁部の表面の接線が、前記凸形状の前記段差部における前記上面部の表面の接線に対して、前記側壁部の上端部においては略平行となり、かつ前記絶縁層表面に対する前記側壁部の表面の接線の傾斜が下側に向かうにつれて連続的に大きくなることを特徴とする請求項２に記載の電気光学装置。
  5. 前記凹形状の前記段差部は、前記絶縁層に形成されたコンタクトホールであることを特徴とする請求項１又は３に記載の電気光学装置。
  6. 請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
  7. 基板上に容量素子を備えた電気光学装置の製造方法であって、
    所定の絶縁層に凹形状もしくは凸形状の段差部を形成する工程と、
    前記段差部の側面部に金属膜からなる被エッチング膜を形成する工程と、
    前記被エッチング膜の表面を異方性エッチングして、前記段差部における前記絶縁層表面と前記段差部の下面部との間の側面部の表面上に、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記段差部における前記絶縁層表面と連続する側壁部を形成する工程と、
    前記段差部を含む領域上に、誘電体層を下部電極層及び上部電極層によって挟持してなる前記容量素子の一部を形成する工程と、を具備したことを特徴とする電気光学装置の製造方法。
  8. 基板上に容量素子を備えた電気光学装置の製造方法であって、
    所定の絶縁層に凹形状もしくは凸形状の段差部を形成する工程と、
    前記段差部の側面部に金属膜からなる被エッチング膜を形成する工程と、
    前記被エッチング膜の表面に対し、等方性エッチングと異方性エッチングを含めたエッチングを行って、前記段差部における前記絶縁層表面と前記段差部の下面部との間の側面部の表面上に、上側に凸な曲面部を有し、かつ、前記曲面部の表面が、上端部において、前記段差部における前記絶縁層表面と連続する側壁部を形成する工程と、
    前記段差部を含む領域上に、誘電体層を下部電極層及び上部電極層によって挟持してなる前記容量素子の一部を形成する工程と、を具備したことを特徴とする電気光学装置の製造方法。
JP2005227572A 2005-08-05 2005-08-05 電気光学装置、電子機器及び電気光学装置の製造方法 Expired - Fee Related JP4650153B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005227572A JP4650153B2 (ja) 2005-08-05 2005-08-05 電気光学装置、電子機器及び電気光学装置の製造方法
US11/426,716 US7570311B2 (en) 2005-08-05 2006-06-27 Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device having particular capacitive elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227572A JP4650153B2 (ja) 2005-08-05 2005-08-05 電気光学装置、電子機器及び電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007041433A JP2007041433A (ja) 2007-02-15
JP4650153B2 true JP4650153B2 (ja) 2011-03-16

Family

ID=37716890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227572A Expired - Fee Related JP4650153B2 (ja) 2005-08-05 2005-08-05 電気光学装置、電子機器及び電気光学装置の製造方法

Country Status (2)

Country Link
US (1) US7570311B2 (ja)
JP (1) JP4650153B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285551B2 (ja) * 2007-02-19 2009-06-24 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2014085552A (ja) 2012-10-24 2014-05-12 Japan Display Inc 表示装置
JP2014142390A (ja) * 2013-01-22 2014-08-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015176889A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP3197990U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN107037651A (zh) * 2017-04-26 2017-08-11 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
TWI665496B (zh) 2018-07-05 2019-07-11 友達光電股份有限公司 畫素陣列基板
JP2022139567A (ja) * 2021-03-12 2022-09-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP2022180090A (ja) * 2021-05-24 2022-12-06 株式会社ジャパンディスプレイ 表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158569A (ja) * 1990-10-23 1992-06-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
JPH05216064A (ja) * 1992-02-05 1993-08-27 Hitachi Ltd アクティブマトリクス液晶表示装置及びその製造方法
JPH05343613A (ja) * 1992-06-10 1993-12-24 Yamaha Corp 集積回路装置
JPH06244377A (ja) * 1992-12-22 1994-09-02 Fujitsu Ltd 集積回路装置及びその製造方法
JPH07221200A (ja) * 1994-01-14 1995-08-18 Lg Semicon Co Ltd 半導体メモリ装置及びその製造方法
JP2000098409A (ja) * 1998-09-24 2000-04-07 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2001133809A (ja) * 1999-11-01 2001-05-18 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2002222956A (ja) * 2001-01-25 2002-08-09 Sony Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
JP2004191930A (ja) 2002-11-26 2004-07-08 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2007212499A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 液晶装置及びプロジェクタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158569A (ja) * 1990-10-23 1992-06-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
JPH05216064A (ja) * 1992-02-05 1993-08-27 Hitachi Ltd アクティブマトリクス液晶表示装置及びその製造方法
JPH05343613A (ja) * 1992-06-10 1993-12-24 Yamaha Corp 集積回路装置
JPH06244377A (ja) * 1992-12-22 1994-09-02 Fujitsu Ltd 集積回路装置及びその製造方法
JPH07221200A (ja) * 1994-01-14 1995-08-18 Lg Semicon Co Ltd 半導体メモリ装置及びその製造方法
JP2000098409A (ja) * 1998-09-24 2000-04-07 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2001133809A (ja) * 1999-11-01 2001-05-18 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2002222956A (ja) * 2001-01-25 2002-08-09 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7570311B2 (en) 2009-08-04
US20070029613A1 (en) 2007-02-08
JP2007041433A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4650153B2 (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4019868B2 (ja) 電気光学装置及び電子機器
JP4186767B2 (ja) 電気光学装置及び電子機器
JP4069906B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4211674B2 (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2006317904A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4329445B2 (ja) 電気光学装置並びに電子機器
JP4274108B2 (ja) 電気光学装置及び電子機器
JP2008233149A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2007192975A (ja) 電気光学装置及びその製造方法
JP4214741B2 (ja) 電気光学装置及び電子機器
JP2007057847A (ja) 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP4314926B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2006048086A (ja) 電気光学装置及び電子機器
JP4075691B2 (ja) 電気光学装置の製造方法並びに基板装置の製造方法
JP4730407B2 (ja) 電気光学装置及び電子機器
JP3767607B2 (ja) 電気光学装置及び電子機器
JP2009069247A (ja) 電気光学装置、その製造方法及び電子機器、並びに配線構造
JP4360151B2 (ja) 基板装置の製造方法
JP2006228921A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007057846A (ja) 電気光学装置用基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees