JP4649272B2 - 表示装置 - Google Patents

Description

本発明は、画像取込み機能を備えた表示装置に関する。

アクティブマトリクス型の液晶表示装置は、信号線、走査線及び画素ＴＦＴが設けられたＴＦＴ基板、信号線及び走査線を駆動する駆動回路および駆動回路を制御するコントロール回路を備える。最近の集積回路技術の進歩発展により、駆動回路およびコントロール回路の一部をＴＦＴ基板上に形成するプロセス技術が実用化されている。これにより、液晶表示装置全体を小型化することができる。小型化された液晶表示装置は、携帯電話やノート型コンピュータ等の携帯機器の表示装置として幅広く利用されている。

近年、ＴＦＴ基板上に、画像取込みを行う機能を備えた表示装置が提案されている（例えば、特許文献１および２を参照）。

画像取込み機能を備えた従来の表示装置は、各画素への入射光を受光するセンサが、画素ごとに備えられている。センサにはコンデンサが接続されている。センサに接続されたコンデンサには、受光量に応じた電荷が蓄積される。電荷が蓄積されたコンデンサの両端電圧は、２値データに変換される。この２値データに基づいて、各画素が２階調で表される画像データが作成される。センサは、複数回受光を行い、これによって得られた複数の画像データを基に、最終的な取込み画像が決定される。
特開２００４−４５８７９号公報 特開２００４−１５９２７３号公報

しかしながら、上記従来の表示装置で得られる取込み画像は、２階調あるいは、２階調に中間調を加えた階調で表される画像である。すなわち、４階調以上の多階調で表される画像を得る方法は提案されていない。

そこで、本発明は、多階調で表される画像を得ることができる画像取込み機能を備えた表示装置を提供することを目的とする。

本発明にかかる表示装置は複数の走査線と、前記走査線に交わるように配置された複数の信号線と、前記走査線および前記信号線の各交点付近に、表示素子を含む画素を備える表示装置であって、前記画素のうち少なくとも一部に対応して設けられ、前記画素に対応する範囲の入射光を受光して電気信号に変換する変換部と、前記変換部に対応して設けられ、調整電極と検出電極を有し、前記変換部で変換された電気信号に応じた電荷を、前記調整電極と前記検出電極の間に蓄積するコンデンサと、前記調整電極における電位を、段階的に増加または減少させる電位制御回路と、前記調整電極における電位が段階的に増加または減少される際の各段階において、前記検出電極における電位が、所定の閾値以上か否かを表す２値データを検出する検出回路と、前記各段階における前記２値データに基づいて、前記変換部が受光した入射光に応じた階調を決定する信号処理回路とを備えるを備える。

本発明によれば、多階調で表される画像を得ることができる画像取込み機能を備えた表示装置を提供することができる。

本発明にかかる表示装置は、複数の走査線と、前記走査線に交わるように配置された複数の信号線と、前記走査線および前記信号線の各交点付近に、表示素子を含む画素を備える表示装置であって、前記画素のうち少なくとも一部に対応して設けられ、前記画素に対応する範囲の入射光を受光して電気信号に変換する変換部と、前記変換部に対応して設けられ、調整電極と検出電極を有し、前記変換部で変換された電気信号に応じた電荷を、前記調整電極と前記検出電極の間に蓄積するコンデンサと、前記調整電極における電位を、段階的に増加または減少させる電位制御回路と、前記調整電極における電位が段階的に増加または減少される際の各段階において、前記検出電極における電位が、所定の閾値以上か否かを表す２値データを検出する検出回路と、前記各段階における前記２値データに基づいて、前記変換部が受光した入射光に応じた階調を決定する信号処理回路とを備える。

前記コンデンサ部には、前記変換部の受光量に応じた電荷が蓄積される。前記電位制御回路は、前記コンデンサ部の前記調整電極における電位を、段階的に増加または減少させる。前記検出回路は、段階的に変化する前記調整電極の電位の各段階における前記検出電極の電位について、閾値以上か否かを示す２値データを検出する。前記検出電極の電位が、前記調整電極の電位が段階的に変化する過程で、前記閾値をまたぐと、検出される前記２値データの論理が変化する。前記信号処理回路は、前記２値データが変化したときの、前記調整電極の段階に基づいて、階調を決定することができる。したがって、信号処理回路は、前記調整電極の電位が変化する段階の数に対応する数の階調を決定することができる。すなわち、前記信号処理回路は、多階調で表される画像データを生成することができる。その結果、多階調で表される画像を得ることができる画像取込み機能を備えた表示装置が得られる。

本発明にかかる表示装置は、前記各画素におけるコンデンサが、前記変換部で変換された電気信号に応じた電荷が蓄積された状態で、かつ前記電位制御回路による前記調整電極の電位の増加または減少がなされる前の状態のときに、前記検出電極の電位が、前記閾値を超えているコンデンサの数が所定の範囲にない場合に、前記変換部に再度入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる撮影制御回路をさらに備えることが好ましい。

前記電位制御回路による前記調整電極の電位の段階的な増加がなされる前に、前記検出電極の電位が閾値以上になっている場合、段階的に前記調整電極の電位を増加させても、前記検出電極の電位が閾値をまたぐことはない。また、前記調整電極の電位の段階的な減少がなされる前に、前記検出電極の電位が閾値以下である場合には、段階的に前記調整電極の電位を減少させても前記検出電極の電位が閾値をまたぐことはない。前記検出電極の電位が閾値をまたがなければ、階調が決定されない。閾値をまたぐことがない前記検出電極の電位を有するコンデンサの数が多いと階調が決定できない画素の数が多くなることになる。したがって、前記撮影制御回路が、閾値をまたぐことがない前記検出電極の電位を有するコンデンサの数が所定の範囲にない場合に再度変換部に入射光を電気信号に変換させ、前記コンデンサに電荷を蓄積させる。これにより、階調を決定できる画素の数を確保することができる。

本発明にかかる表示装置において、前記検出電極の電位が前記閾値以上になっているコンデンサの数が所定の範囲を超えた場合に、前記電位制御回路は、段階的な前記調整電位の増加または減少を終了することが好ましい。

前記電位制御回路によって前記調整電極の電位が段階的に増加または減少させられると、前記検出電極の電位が閾値をまたいで閾値以上または以下になる。前記検出電極の電位が閾値をまたぐことにより階調が得られる。このように、階調が得られた画素の数が一定の数に達すると全体の画像が得られるので、前記電位制御回路は、段階的な前記調整電極の電位の増加または減少を終了する。これにより、無駄な動作を省くことができる。

本発明にかかる表示装置において、前記電位制御回路は、複数段階分をまとめて前記調整電極の電位を増加または減少させ、その結果、前記コンデンサのうちいずれかの前記検出電極における電位から前記検出回路によって検出される前記２値データの論理が変化した場合には、前記調整電極の電位を、前記複数段階分よりも少ない段階分だけ減少または増加させることが好ましい。

前記電位制御回路が複数の段階分まとめて前記調整電極の電位を増加または減少させることによって、検出時間が短縮される。

また、前記電位制御回路が複数段階分まとめて前記調整電極の電位を増加させることによって、前記検出電極の電位から前記検出回路によって検出される前記２値データの論理が変化するコンデンサがある場合には、前記電位制御回路は、前記調整電極の電位を前記複数段階分より少ない段階分減少させる。そのため、ここで減少させられた段階における前記２値データが、検出回路により検出される。すなわち、前記複数段階分の前記調整電極の電位の増加過程において、前記２値データの論理が変化する段階が特定される。これにより、複数段階まとめて前記前記調整電極の電位を増加させることによる検出もれを防ぐことができる。

また、前記電位制御回路が複数段階分まとめて前記調整電極の電位を減少させることによって、前記検出電極の電位から前記検出回路によって検出される前記２値データの論理が変化するコンデンサがある場合には、前記電位制御回路は、前記調整電極の電位を前記複数段階分より少ない段階分の増加させる。そのため、ここで増加させられた段階における前記２値データが、検出回路により検出される。すなわち、前記複数段階分の前記調整電極の電位の減少過程において、前記２値データの論理が変化する段階が特定される。これにより、複数段階まとめて前記前記調整電極の電位を減少させることによる検出もれを防ぐことができる。

本発明にかかる表示装置において、前記電位制御回路は、前記コンデンサに、前記変換部の１回の変換による電気信号に応じた電荷が蓄積されている状態で、前記調整電極の電位を複数の段階にわたって段階的に増加または減少させることが好ましい。

これにより、前記検出回路は、前記変換部の１回の受光および変換による電気信号に応じた電荷を基に、複数の段階の２値データを検出することができる。そのため、前記信号処理回路は、前記電位制御回路が前記複数電極の電位を変化させる段階の数に応じた数の階調を、１回の前記変換部による変換で得ることができる。すなわち、変換部の１回の受光ごとに、多階調で表される画像データが生成される。その結果、１回の撮影で画像の階調を反映したデータを得ることができる。ひいては、画像の取り込みにかかる時間および消費電力が少なくなる。

本発明にかかる表示装置において、前記変換部に入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる動作を複数回行わせる撮影制御回路をさらに備え、前記電位制御回路は、前記変換部が１回電荷を蓄積するごとに、前記コンデンサの前記調整電極における電位を、１段階増加または減少させることが好ましい。

前記変換部により蓄積された電荷は、例えば、前記駆動素子を流れる電流等の撮像部以外の要因によってリークする場合がある。そこで、前記電位制御回路は、前記変換部の１回の受光および変換による電気信号に応じた電荷が蓄積されている前記コンデンサに対して、前記調整電極の電位を１段階増加または減少を行う。前記信号処理回路は、１回の撮影で、画素毎の１階調分のデータを検出し、複数回の画像検出で、１つの多階調画像を構成する。これにより、蓄積された電荷が前記変換部以外の要因でリークすることによる電荷のばらつきを抑えることができる。その結果、前記変換部の受光量を正確に反映した階調を求めることができる。

また、１回の受光において、複数の段階分ではなく１段階分の２値データが検出されるので、１回の受光に伴う検出の時間が短縮される。その結果、受光検出動作が、表示動作の妨げになることを防ぐことができる。

本発明にかかる表示装置において、前記変換部に入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる動作を複数回行わせる撮影制御回路をさらに備え、前記電位制御回路は、前記変換部が１回電荷を蓄積するごとに、前記コンデンサの前記調整電極における電位を、複数の段階にわたって段階的に増加または減少させることが好ましい。

前記変換部の１回の受光ごとに、複数の段階にわたって前記電荷を増加または減少させるので、１回の受光ごとに前記電荷を１段階ずつ増加または減少させる場合に比べて、受光回数を減らすことができる。すなわち、多階調で表される画像データを、画像の階調数／ｎ回(ｎ＝画像の階調数を割り切れる２以上の整数)の撮影で得る事ができる。

本発明にかかる表示装置において、前記変換部は、２つの端子を有する光電変換素子であり、前記光電変換素子の前記２つの端子のうちいずれか一方は、前記検出電極に接続されており、前記光電変換素子の前記２つの端子のうち他方が、前記電位制御回路に接続されている態様とすることができる。

本発明にかかる表示装置において、前記変換部は、２つの端子を有する光電変換素子であり、前記光電変換素子の前記２つの端子のうちいずれか一方は、前記検出電極に接続されており、前記光電変換素子の前記２つの端子のうち他方が、固定電位に接続されている態様とすることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
本実施の形態は、画像取込み機能を備えた表示装置に関する。図１（ａ）は、本実施の形態における表示装置の構成を示すブロック図である。

図１（ａ）に示すように、表示装置１は、コントロール部２、信号線駆動回路３、走査線駆動回路４、パネル５、バックライト６および検出回路７を備える。

パネル５は、例えば、アクティブマトリクス型液晶表示パネルである。パネル５は、アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板および対向基板に挟まれた液晶層を有する。

図２は、パネル５における表示領域の一部を詳細に示す回路図である。図２に示すように、パネル５の表示領域には、信号線８と走査線９の交点ごとにＴＦＴ１２が設けられる。ＴＦＴ１２のドレイン電極とＣＳ線との間には、液晶容量１３および補助容量１４が形成される。これらのＴＦＴ１２、液晶容量１３および補助容量１４で構成される表示素子が１つの画素Ｇを形成する。なお、図２においては、４つの画素Ｇ₁、Ｇ₂、Ｇ₃、Ｇ₄が図示されている。

パネル５中のそれぞれの画素Ｇについて、撮像部２１が設けられる。撮像部２１は、リセット線１７（ＲＳＴ線）、ＳＰＯＬＡ線１８、調整線１９、信号線８および検出線３１に接続されている。撮像部２１の詳細については後述する。なお、表示装置の構成は、１つ画素につき、１つの撮像部２１が設けられる構成に限られない。例えば、１画素につき複数の撮像部２１が設けられてもよいし、２画素につき１つの割合で撮像部２１が設けられてもよい。

図１（ａ）に示す信号線駆動回路３は、パネル５に設けられた信号線８を駆動する。走査線駆動回路４は、パネル５に設けられた走査線９、リセット線１７、ＳＰＯＬＡ線１８および調整線１９を駆動する。コントロール部２は、信号線駆動回路３および走査線駆動回路４を制御することによって、パネル５の表示動作および画像取り込み動作をコントロールする。

コントロール部２は、表示制御回路４１、電位制御回路４２、撮影制御回路４３、信号処理回路４４を備える。

表示制御回路４１は、信号線駆動回路３および走査線駆動回路４に表示画像データや制御信号を送る。信号線駆動回路３および走査線駆動回路４は、受け取った表示画像データまたは制御信号をＤ／Ａ変換してアナログ信号として信号線８および走査線９に送ることでこれらを駆動する。

撮影制御回路４３は、走査線駆動回路４および検出回路７を制御することによって、パネル５が受光した画像の取込み動作を制御する。例えば、撮影制御回路４３は、走査線駆動回路４に制御信号を送ってリセット線１７やＳＰＯＬＡ線１８を駆動させることで、撮像部２１の撮影動作を制御する。例えば、撮影制御回路４３は、撮像部２１が光を受光する時間を制御することができる。

電位制御回路４２は、走査線駆動回路４を制御することによって、パネル５が受光した画像の取込み動作を制御する。例えば、電位制御回路４２は、走査線駆動回路４に制御信号を送って、調整線１９を駆動させることで、撮像部２１の撮影動作を制御する（動作の詳細は後述する）。

撮像部２１が受光した光は、電気信号に変換されて検出線３１に出力される。検出線３１は、検出回路７に接続されているので、電気信号は、検出回路７で検出される。検出回路７で検出された電気信号は、信号処理回路４４に送られる。信号処理回路４４は、検出回路７から送られる電気信号を解析して、画像データを生成する。すなわち、信号処理回路４４は、撮像部２１で撮像された画像に対応するデジタル画像データを生成する。

さらに、コントロール部２は、バックライト６を制御することによって、パネル５の表示画像の明るさや撮像部２１が受光する光の強度を調節することができる。

表示装置１は、通常の表示動作、すなわち、外部から与えられる画像データ信号に基づく表示を行うこともできるし、スキャナと同様の画像取込み動作を行うこともできる。図１（ｂ）は、表示装置１の画像取込み時における画像取込み対象物の配置の一例を示す図である。画像取込みの場合は、例えば、図１（ｂ）に示すように、パネル５の表示面側に紙などの対象物１１が配置される。バックライト６からの光が、パネル５を介して対象物１１に照射され、反射する。対象物１１で反射した光は、パネル５の撮像部で受光される。これにより、対象物１１の表面の画像を読み取ることができる。

次に、図２を参照して、撮像部２１の詳細を説明する。

撮像部２１は、リセットトランジスタ２２、書き込み制御トランジスタ２３、バッファ２４、フォトダイオード２６、コンデンサ２５を備える。

リセットトランジスタ２２のゲート端子はリセット線１７に、ソース端子は信号線８に、ドレイン端子はコンデンサ２５に接続されている。リセット線１７の信号がハイレベルのとき、リセットトランジスタ２２がＯＮになり、コンデンサ２５の電荷がリセットされる。このリセット動作により、コンデンサ２５に所定の量の電荷が蓄積される。同時に、コンデンサ２５の両端の電極のそれぞれの電位も所定の電位に保持される。すなわち、リセット動作により両端の電極は、初期状態になる。

フォトダイオード２６は、画素Ｇ１の入射光を受光して電気信号に変換する。すなわち、フォトダイオード２６が受光した光量に応じた電流が流れる。フォトダイオード２６は、コンデンサ２５と並列に接続されているので、フォトダイオード２６に流れる電流に応じて、コンデンサ２５に蓄積されていた電荷がリークする。このとき、フォトダイオード２６が受光した光量に応じた量の電荷がコンデンサ２５からリークされる。そのため、コンデンサ２５の電圧は、撮像部２１が受光した光の光量に応じて降圧する。

コンデンサ２５は、検出電極２５ａと調整電極２５ｂを備える。検出電極２５ａは、フォトダイオード２６のカソードに接続されており、調整電極２５ｂは、フォトダイオード２６のアノードに接続されている。

コンデンサ２５の調整電極２５ｂは、調整線１９に接続されている。Ｄ／Ａ回路２７は、調整線１９に印加する電圧を段階的に変化させることにより、調整電極２５ｂの電位を段階的に変化させる。ここで、Ｄ／Ａ回路２７は、走査線駆動回路４に含まれる回路か、または電位制御回路４２により制御される別の回路（図示せず）である。Ｄ／Ａ回路２７は、電位制御回路４２からのデジタル信号をアナログ電圧に変換する回路である。

書き込み制御トランジスタ２３は、バッファ２４へのデータの書き込みを制御する。書き込み制御トランジスタ２３のゲート端子はＳＰＯＬＡ線１８に、ソース端子は、コンデンサ２５の検出電極２５ａに、ドレイン端子はバッファ２４に接続されている。ＳＰＯＬＡ線１８の信号がハイレベルのとき、書き込み制御トランジスタ２３がＯＮになり、バッファ２４に検出電極２５ａからの電気信号が入力される。

バッファ２４では、検出電極２５ａの電位に応じた２値データが生成され、保持される。すなわち、バッファ２４は２値データ生成回路として動作する。図３は、バッファ２４の構成の一例を示す回路図である。図３に示すバッファ２４は、スタティックＲＡＭ（ＳＲＡＭ）で構成される。バッファ２４は、直列接続された２つのインバータ３２ａ、３２ｂを備える。インバータ３２ａの入力端子とインバータ３２ｂの出力端子の間にはトランジスタ３３が配置される。インバータ３２ｂの出力端子にはトランジスタ３４が接続される。

バッファ２４は、Ｖｉｎが、インバータ３２ａの閾値電圧（Ｖｔｈ）以上であれば、Ｖｏｕｔは、「ハイレベル（１）」となり、Ｖｉｎが、閾値未満であれば「ローレベル（０）」となる。すなわち、Ｖｉｎが２値データ化されて、Ｖｏｕｔに出力される。本実施の形態においては、入力電圧Ｖｉｎは、コンデンサ２５の検出電極２５ａの電位となる。

バッファ２４では、トランジスタ３３がＯＮのとき、２つのインバータ３２ａ、３２ｂは、保持動作を行う。トランジスタ３４がＯＮのとき、保持している２値データが出力される。

バッファ２４から出力された２値データは、検出線３１を介して、検出回路７に検出される。

なお、本実施の形態では、画素ごとに設けられたバッファ２４によって、コンデンサ２５の検出電極２５ａの電位が２値データ化されているが、２値データ化するための回路は、これに限られない。例えば、検出線３１ごとに、コンデンサ２５の検出電極２５ａの電位を２値データ化するための２値データ化回路を設ける構成とすることができる。これにより、検出線３１に出力された検出電極２５ａの電位を、前記２値データ化回路が２値データ化して検出回路７へ供給することができる。

また、２値をデータ生成する機能を、コントロール部２に設けることもできる。例えば、段階的に変化するコンデンサ２５の検出電極２５ａの電位を入力して、画像データを出力するデータ生成回路（図示せず）を、コントロール部２に設けることもできる。

コントロール部２を構成する回路の少なくとも一部は、例えば、１つまたは複数の半導体集積回路（ＩＣ）で実現されてもよい。

なお、表示装置１が、通常の表示動作を行う場合には、書き込み制御トランジスタ２３は、ＯＦＦに設定される。そのため、バッファ２４には有効なデータは格納されない。

次に、表示装置１の画像取込み動作の詳細について図２および図５を参照しながら説明する。図５は、表示装置１が、１フレーム分の表示および画像検出を行う際の動作（Ｓ１〜８）およびリセット線１７、ＳＰＯＬＡ線１８、トランジスタ３３における信号を示す図である。

表示装置１は、図５に示す動作を、全ての画素について連続して行うことにより、動画の表示および画像の取り込みを同時に行うことができる。図５に示す動作においては、１フレームの表示（ステップＳ１）の後、撮像部２１が受光した光の階調を検出する動作（ステップＳ２〜８）が行われる。階調の検出動作においては、ステップＳ４とステップＳ５の動作の繰り返し数ｎに対応した数の階調、すなわちｎ階調の画像データが求められる。

まず、表示制御回路４１が、信号線駆動回路３および走査線駆動回路４に１フレーム分の画像データと制御信号を送ることにより、パネル５に１フレーム分の画像を表示させる（ステップＳ１）。

次に、撮影制御回路４３は、リセット線１７をハイレベルに設定する。これにより、リセットトランジスタ２２がＯＮになるので、コンデンサ２５の電荷がリセットされ、初期値が設定される（ステップＳ２）。このとき、ＳＰＯＬＡ線１８の信号もハイレベルであり、バッファ２４のトランジスタ３３もＯＮになっているので、バッファ２４でも初期値が設定され、保持される。

バッファ２４とコンデンサ２５がリセットされると、撮影制御回路４３は、リセット線１７およびＳＰＯＬＡ線１８の信号をローレベルに設定する。リセット線１７およびＳＰＯＬＡ線１８の信号がローレベルになると、撮像部２１が画像取込みを開始する（ステップＳ３）。フォトダイオード２６が画素Ｇへの入射光を受光すると、受光量に応じた量の電荷が、コンデンサ２５からリークする。これによりコンデンサ２５に蓄積された電荷が、受光量に応じて減少する。

撮影制御回路４３は、ＳＰＯＬＡ線１８の信号をハイレベルにするとともに、バッファ２４のトランジスタ３３（図３参照）をＯＦＦにする。これにより、コンデンサ２５の検出電極２５ａにおける電位がバッファ２４で２値データ化される。すなわち、バッファ２４は、コンデンサ２５の検出電極２５ａにおける電位が、閾値電圧Ｖｔｈ以上であればハイレベルを、そうでなければローレベルを検出線３１に出力する（図３参照）。バッファ２４で生成された２値データは、検出線３１を介して、検出回路７が検出する（ステップＳ４）。検出回路７が検出した２値データは、信号処理回路４４へ送られる。

コンデンサ２５に受光量に応じた量の電荷が蓄積されている状態で、電位制御回路４２は、Ｄ／Ａ回路２７を介して、調整線１９の電圧をΔＶだけ降圧する。これにより、コンデンサ２５の調整電極２５ｂの電位がΔＶだけ下がる（ステップＳ５）。これに伴い、コンデンサ２５の検出電極２５ａの電位もΔＶ下がる。

上記ステップＳ４およびステップＳ５の動作と同様の動作がｎ回繰り返される。すなわち、電位制御回路４２は、コンデンサ２５の調整電極２５ｂの電位をΔＶずつｎ段階にわたって連続して降下させる。検出回路７は、コンデンサ２５の調整電極２５ｂの電位がΔＶ段降下するたびに２値データを検出する。

ステップＳ４およびステップＳ５の動作と同様の動作がｎ回繰り返される間、バッファ２４のトランジスタ３３（図３参照）は、ＯＦＦのままである。コンデンサ２５に蓄積された電荷をそのままの状態にしておくためである。

信号処理回路４４は、段階的に調整電極２５ｂの電位が変化する場合の各段階における、２値データを検出回路７から受け取って、そのデータを基に階調を判別する（ステップＳ８）。すなわち、信号処理回路４４は、ｎ段階にわたる調整電極２５ｂの電位降下における各段階で得られた検出電極２５ａの２値データに基づいて、ｎ階調のデータを生成する。

パネル５の全ての画素について、図５に示す駆動セットが駆動されることによって、全ての画素の階調が得られる。信号処理回路４４は、全ての画素の階調を基に画像データを生成する。

以下、コンデンサ２５の調整電極２５ｂの電位を段階的に降圧することにより、各画素の階調を求める方法の例を、図を用いて説明する。

図６（ａ）、（ｂ）は、複数の画素のコンデンサにおける検出電極２５ａの電位を模式的に表す図である。以下の図において、ｖ１、ｖ２、ｖ３、ｖ４は、例えば、図２に示す画素Ｇ₁、Ｇ₂、Ｇ₃、Ｇ₄におけるコンデンサ２５のそれぞれの検出電極（以下、２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）と記載する。）における電位をそれぞれ表すものとする。また、ＳＶＤＤは電源電圧、ＳＶＳＳは基準電圧、Ｖｔｈは閾値電圧を表す。

図６（ａ）は、４つの画素Ｇ₁〜₄におけるリセット動作（ステップＳ２）直後、すなわち、撮像部２１が光を受光する前の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４を表す図である。リセット動作により、画素Ｇ₁〜₄のコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位は、ＳＶＤＤに統一される。したがって、ｖ１〜４の２値データは、全てハイレベルである。

図６（ｂ）は、光を受光した後の画素Ｇ₁〜₄におけるコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４を表す図である。それぞれの画素Ｇ₁〜₄が受光した光量に応じて、検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４が下がっている。ｖ１〜４は全て、閾値電圧Ｖｔｈより大きいので、これらの２値データは、全てハイレベルとなる。

図７は、電位制御回路４２によって、画素Ｇ₁〜₄におけるコンデンサ２５の調整電極（以下、２５ｂ（Ｇ₁）、２５ｂ（Ｇ₂）、２５ｂ（Ｇ₃）、２５ｂ（Ｇ₄）と記載する。）の電位Ｖｓが段階的に降圧された場合の、画素Ｇ₁〜₄のコンデンサ２５における検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４を示す図である。検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４は、電位Ｖｓの降圧に伴って、同じだけ、降下する。

図７の左部分に示すように、階調「１」の画素の検出は、電位Ｖｓが初期状態から１段階すなわちΔＶ降圧された状態での画素Ｇ₁〜₄における検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４に基づいて行われる。すなわち、電位Ｖｓが初期状態からΔＶ降圧された状態での電位ｖ１〜４の２値データの論理が、電位ＶｓがΔＶ降圧される前から変化した画素は、階調「１」の画素として認識される。図７の左部分において、位Ｖｓが初期状態からΔＶ降圧された状態での電位ｖ１〜４の２値データは、全てハイレベルである。電位ＶｓがΔＶ降圧される前も、電位ｖ１〜４はハイレベルであるので（図６（ｂ）参照）、電位ＶｓがΔＶ降圧されることによって、２値データの論理が変化する画素は、画素Ｇ₁〜₄中に存在しない。この場合、階調「１」の画素は検出されない。

図７の中央部分に示すように、階調「４」の検出は、電位Ｖｓが初期状態から４段階すなわち４×ΔＶ降圧された状態での電位ｖ１〜４に基づいて行われる。すなわち、電位Ｖｓが初期状態から４×ΔＶ降圧された状態での電位ｖ１〜４の２値データの論理が、電位Ｖｓが３×ΔＶ降圧された状態での電位ｖ１〜４から変化した画素は、階調「４」の画素として認識される。ｖ４は、閾値電圧Ｖｔｈを下回っている。従って、ｖ４の２値データはローレベル、ｖ１〜３の２値データはハイレベルとなる。これにより、画素Ｇ４は、４段階目の降圧で２値データが変化したことになるので、信号処理回路４４は、画素Ｇ４の階調を「４」と判断することができる。信号処理回路４４は、このようにして、他の画素Ｇ₁〜₃についても、２値データが変化する段階に基づいて階調を決定することができる。例えば、画素Ｇ₃におけるコンデンサ２５の検出電極２５ａ（Ｇ₃）の電位ｖ３の２値データが、５段階目の降圧でＬｏｗに変化した場合、画素Ｇ₃の階調を「５」とすることができる。

図７の右部分に示すように、階調「８」の検出は、電位Ｖｓが初期状態から８段階降圧された状態での電位ｖ１〜４に基づいて行われる。このとき、ｖ１〜４は全て閾値電圧Ｖｔｈを下回っているので、これらの２値データは全てローレベルとなる。このように、全ての画素Ｇ₁〜₄における電位ｖ１〜４の２値データがローレベルになった時点で、電位制御回路４２は、電圧の段階的降下を終了する。その結果、検出動作も終了する。なお、本実施の形態においては、説明をわかりやすくするため、４つの画素について説明を行っているが、実際は、撮像部２１を有する画素全てについて上記の動作が行われる。

［撮影動作の第１の変形例］
図８は、撮影動作の変形例を模式的に示す図である。

図８（ａ）は、リセット動作（ステップＳ２）直後の画素Ｇ₁〜₄のコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）における電位ｖ１〜４を表す図である。ｖ１〜４は、ＳＶＤＤでリセットされている。

図８（ｂ）は、入射光を受光した後の画素Ｇ₁〜₄におけるコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４を表す図である。ｖ４は、すでにＶｔｈを下回っている。したがって、ｖ４の２値データはローレベルである。この後、電位制御回路４２により電位Ｖｓが段階的に降下されても、ｖ４の２値データはローレベルのままで変化しない。その結果、信号処理回路４４は、画素Ｇ₄の階調を判別することができない。

この画素Ｇ₄のように、受光した後であって、電位制御回路４２が電位Ｖｓを段階的に降下する前に、すでに、コンデンサ２５の検出電極２５ａの電位が、閾値Ｖｔｈを下回っている画素が多数存在すると、階調を判別できる画素が少なくなる。そのため、全画素中のうち所定の数以上の画素において、光受光後のコンデンサの検出電極２５ａにおける電位がＶｔｈを下回る場合には、再度、撮影条件を変えて撮像処理を行うことが好ましい。前記所定の数は、例えば、全画素中の５０％または８０％の画素の数とすることができる。

撮影条件として、例えば、バックライトによる光の照射時間、照射される光の強度等が挙げられる。図８（ｂ）に示す状態の場合は、照射される光の強度を弱めるか、照射時間を短縮して再度、光を照射することにより、図８（ｃ）に示すように、電位ｖ１〜４がＶｔｈを下回らない状態にすることができる。なお、前記５０％または８０％という値は一例であってこれに限定されるものではない。

このように、撮影制御回路４３が、表示装置１の全画素のうち、閾値以上を示す画素の個数により、再度撮影を行う事を決定し、再撮影時の撮影条件を変更して、もう一度一連の動作をやり直すことによって、階調が得られる画素の数を確保することができる。

［撮影動作の第２の変形例］
図９は、電位制御回路４２による電位の段階的変化の、変形例を模式的に示す図である。

図９の左部分に示すように、階調「０」の検出は、光を受光した後の画素Ｇ₁〜₄におけるコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）における電位ｖ１〜４に基づいて行われる。受光後の画素Ｇ₁〜₄における電位ｖ１〜４の２値データは、全てハイレベルである。したがって、階調「０」の画素は検出されない。

ここで、電位制御回路４２は、図９の中央部分に示すように、画素Ｇ₁〜₄のコンデンサ２５の調整電極２５ｂ（Ｇ₁）、２５ｂ（Ｇ₂）、２５ｂ（Ｇ₃）、２５ｂ（Ｇ₄）における電位Ｖｓを４段階分すなわち４×ΔＶ分まとめて降圧する。電位制御回路４２が４×ΔＶまとめて降圧した分、ΔＶずつ降圧する場合に比べて、検出にかかる時間が短縮される。

電位Ｖｓが一気に４×ΔＶ降圧された状態での、検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４の２値データは全てＶｔｈより高い。すなわち、電位ｖ１〜４の２値データは全てハイレベルのままである。４×ΔＶ分の電位Ｖｓ降圧過程において２値データの論理が変化する画素は検出されない。その後、電位制御回路４２は、ΔＶずつＶｓを降下させ、検出回路７は、各段階で各画素の２値データを検出する。

図９の右部分に示すように、階調「５」の画素の検出は、Ｖｓが４×ΔＶまとめて降圧された後、さらにΔＶ降下された場合の電位ｖ１〜４の２値データに基づいて行われる。画素Ｇ₄のコンデンサ２５の検出電極２５ａ（Ｇ₄）の電位ｖ４がＶｔｈを下回っている。したがって、画素Ｇ₄の階調は、「５」とすることができる。このようにして、以後ΔＶ階ずつＶｓを降圧することによって、全ての画素の階調が得られる。

なお、本実施の形態においては、電位制御回路４２は、まとめて４段階Ｖｓを降圧させているが、４段階に限られるものではない。まとめて降圧させる段階の数は予め設定することができる。例えば、Ｖｔｈが２．５Ｖであった場合、その半分の１．２５Ｖに相当する段階数をまとめて降圧させるように設定することができる。

［撮影動作の第３の変形例］
図１０は、電位制御回路４２による電位の段階的変化の、さらに他の変形例を模式的に示す図である。

図１０の左部分に示すように、階調「０」の画素の検出は、光を受光した後の画素Ｇ₁〜₄におけるコンデンサ２５の検出電極２５ａ（Ｇ₁）、２５ａ（Ｇ₂）、２５ａ（Ｇ₃）、２５ａ（Ｇ₄）の電位ｖ１〜４に基づいて行われる。撮像部２１が光を受光した後、電位制御回路４２は、コンデンサ２５の調整電極２５ｂ（Ｇ₁）、２５ｂ（Ｇ₂）、２５ｂ（Ｇ₃）、２５ｂ（Ｇ₄）の電位Ｖｓを４段階分すなわち４×ΔＶまとめて降圧する。

図１０の中央部分に示すように、階調「１」〜「４」の画素の検出は、Ｖｓが一気に４×ΔＶ降圧された状態での、検出電極の電位ｖ１〜４に基づいて行われる。この時点で、ｖ３、ｖ４はＶｔｈを下回っている。すなわち、４段階分の降圧中に２値データが変化する画素Ｇ₃、Ｇ₄が検出される。すなわち、画素Ｇ₃、Ｇ₄の階調は「１」〜「４」のいずれかである。電位制御回路４２は、画素Ｇ₃、Ｇ₄の階調を特定するために、Ｖｓを２段階すなわち２×ΔＶ昇圧させる。

図１０の右部分に示すように、階調「２」の画素の検出は、Ｖｓが２×ΔＶ昇圧された状態での、電位ｖ１〜４に基づいて検出される。Ｖｓが２×ΔＶ昇圧されることにより、ｖ１〜４は全てＶｔｈより大きくなっている。すなわち、画素Ｇ₁〜₄全ての２値データがハイレベルとなっている。この後、電位制御回路４２がΔＶずつＶｓを降圧することによって、検出回路７で、各段階における画素Ｇ₁〜₄の２値データが検出される。その結果、画素Ｇ₁〜₄の階調が得られる。

すなわち、電位制御回路４２は、数〜数十段まとめて電位Ｖｓを変化させたときに、検出される２値データの論理が変化した場合には、その電位変化の過程で階調を検出すべき画素がある事を認識する。その場合、電位制御回路４２は、数〜数十段まとめて変化させた電位Ｖｓの少なくとも一部を元に戻す。その後、電位制御回路４２は、まとめて変化させる電位の段数を前回より小さくするかまたは、１段ずつ電位Ｖｓを変化させることで、画素の階調が得られる。また、電位制御回路４２は、数〜数十段まとめて電位Ｖｓを変化させたときに、検出される２値データの論理が変化しない場合には、その電位変化の過程で階調を検出すべき画素がない事を認識する。その場合、電位制御回路４２は、再度電位Ｖｓを１〜複数段変化させて、検出動作を行うことができる。

図１０に示す例においては、検出回数は、初めから１段階ずつＶｓを降圧させた場合と同じとなる。しかし、例えば、階調数が多い場合等は、１段ずつの検出を行う前に、全階調に相当する電圧を複数の区間に分割し、各区間において、２値データが変化する画素が存在するかどうかを調べることによって、検出時間が短縮される可能性が大きくなる。

なお、本実施の形態においては、電位制御回路４２は、まとめて４段階Ｖｓを降圧させた後、２段階昇圧させているが、ここでの降圧段階数および昇圧段階数は、それぞれ４段階および２段階に限られるものではない。状況に応じて適度な降圧段階数および昇圧段階数を予め設定しておくことが好ましい。

以上、コンデンサ２５の調整電極２５ｂの電位を段階的に降圧することにより、各画素の階調を求める方法の例を説明した。

［表示区間の検出区間の関係］
次に、表示区間と検出区間の関係について説明する。図５に示す駆動セットは、表示区間（ステップＳ１）と検出区間（ステップＳ〜６）を有する。表示区間において、１フレーム分の表示（ステップＳ１）が行われるのに対応して、検出区間において、階調データ検出処理（ステップＳ２〜６）が行われる。すなわち、１フレームを表示された後、次のフレームの表示までに、検出処理（Ｓ２〜６）が行われる。そのため、検出処理は高速に行う必要がある。特に、表示フレームのフレームレートが速い場合や、検出する階調数が多い場合には、検出処理にかかる時間が長くなる。

そこで、検出処理に時間がかかる場合には、表示区間と検出区間を分けることができる。図１１は、表示区間と検出区間を分ける場合の動作の例を模式的に示す図である。図１１において、Vｓｙｎｃは、垂直同期信号を示す。垂直同期信号によって区切られる区間ｔ１、ｔ２の間にそれぞれ１フレーム分の表示が行われる。例えば、区間ｔ２で、検出要求があった場合、区間ｔ３は、検出区間となる。区間ｔ３では、表示動作は行われない。検出動作が終わった後の区間ｔ４は、再び表示区間となる。このように表示区間と検出区間を分けることによって、検出に時間がかかって表示のフレームレートの妨げにならないようにすることができる。

なお、前記検出要求のタイミングは、例えば、ユーザによるスキャン開始ボタンオンのタイミング等とすることができる。

［画像取込みを行う領域］
次に、表示装置１のパネル５において、画像取込みを行う領域について説明する。パネル５において、画像取込みを行う領域は、パネル５全体でもよいし、パネル５の一部でもよい。図１２は、パネル５の一部が画像取込み領域（すなわち、スキャンエリア）になっている場合の例を示す図である。パネル５において、一部の行Ｈにおいて、さらに一部の領域がスキャンエリア５１となる。例えば、画像取込みの対象が指紋である場合等は、スキャンエリアが狭くてもよいので、パネル５中の一部をスキャンエリア５１、すなわち指紋センサとすることができる。このような小面積のスキャンであれば、１フレームをスキャンする時間が短くなる。そのため、スキャン中に、コンデンサ２５に蓄積された電荷が、画素内のＴＦＴ１２を流れる電流等によってリークする量が小さくなる。その結果、より正確な階調データが得られる。

以上に説明した本実施の形態によれば、１回の受光量に応じた電荷を蓄積するコンデンサ２５の調整電極２５ｂの電位を、電位制御回路４２が段階的に変化させることにより階調が得られる。そのため、１回の撮影で、画像の複数の階調を得ることができる。これに対し、従来の表示装置のように、撮影条件の異なる複数の撮影によって、各撮影データから階調を得る場合には、撮影にかかる時間および消費電力が増える。したがって、本実施の形態によれば、撮影にかかる時間および消費電力を抑えつつも、多段階の階調で表された画像データを得ることができる。

なお、本発明における表示装置の構成は、図１（ａ）および図２に示す構成に限られるものではない。例えば、撮像部２１の内部構成は、フォトダイオード２６に電流が流れることによってコンデンサ２５から電荷がリークする構成となっているが、逆に、フォトダイオード２６に電流が流れることによってコンデンサ２５に電荷が蓄積される構成としてもよい。

また、本実施の形態においては、電位制御回路４２が、コンデンサ２５の一方の電極における電圧Ｖｓを段階的に降圧させる場合を説明した。これと同様に、電位制御回路４２が電圧Ｖｓを段階的に昇圧させることで、多段階の階調で表された画像データを得ることができる。

また、図４は、表示装置の構成の変形例を示す回路図である。図４に示すように、フォトダイオード２６をＧＮＤ１５に接続することもできる。これにより、Ｄ／Ａ回路２７等からのノイズ電流がフォトダイオード２６の順方向へ流れることを防ぐことができる。

（実施の形態２）
実施の形態２は、実施の形態１にかかる表示装置１の画像取込み動作の変形例である。実施の形態２における表示装置の構成は、実施の形態１にかかる表示装置１の構成と同様であるので、その説明を省略する。

図１３は、実施の形態２にかかる表示装置が、表示および画像検出を行う際の動作を示す図である。

本実施の形態にかかる表示装置は、図１３に示す処理を全ての画素について行うことにより、動画の表示および画像の取り込みを同時に行うことができる。

表示制御回路４１が、パネル５に１フレーム分の画像を表示させる（ステップＳ１１）。撮影制御回路４３は、コンデンサ２５およびバッファ２４の電荷をリセットする（ステップＳ１２）。撮影制御回路４３は、撮像部２１が光を受光する（ステップＳ１３）。コンデンサ２５の電荷は、撮像部２１が受光した光量に応じてリークされる。

撮影制御回路４３は、コンデンサ２５の検出電極２５ａの電位を、バッファ２４で２値化させて保持させる。このとき、バッファ２４のトランジスタ３３をＯＮにすることで、コンデンサ２５の検出電極２５ａの電位が、２値データとして保持される。これにより、ＴＦＴ１２に流れる電流等によってコンデンサ２５の電荷がリークすることを防ぐことができる。検出回路７は、バッファ２４で保持された２値データを検出する（ステップＳ１４）。

表示制御回路４１が、ステップＳ１１で表示したフレームの次のフレームの画像をパネル５に表示させる（ステップＳ２１）。撮影制御回路４３は、コンデンサ２５およびバッファ２４の電荷をリセットする（ステップＳ２２）。撮影制御回路４３は、撮像部２１が光を受光する（ステップＳ２３）。コンデンサ２５の電荷は、撮像部２１が受光した光量に応じてリークされる。

電位制御回路４２は、コンデンサ２５の調整電極２５ｂの電位を、前回の２値データ検出時（ステップＳ１４）時における調整電極２５ｂの電位より１段階下げる（ステップＳ２４）。撮影制御回路４３は、コンデンサ２５の検出電極２５ａの電位を、バッファ２４で２値化させて保持させる。検出回路７は、バッファ２４で保持された２値データを検出する（ステップＳ２５）。

ステップＳ２１〜２５の動作は、全階調分のデータが検出されるまで（ｎ−１回）繰り返される。例えば、１２８階調の画像データを得るためには、ｎ＝１２８となり、表示装置は、ステップＳ２１〜２５の動作を１２７回繰り返す必要がある。すなわち、ステップＳ１１〜Ｓ１４またはステップＳ２１〜２５の動作が１回行われると、１フレーム分の表示および１階調分のデータ検出が行われることになる。

信号処理回路４４は、段階的に調整電極２５ｂの電位が降下する場合の各段階における検出電極の電位から得られる２値データを検出回路７から受け取って、そのデータを基に階調を判別する（ステップＳ２６）。

撮影制御回路４３は、光照射（例えば、ステップＳ１３またはＳ２３）による撮影動作を全階調分繰り返す必要があるが、各撮影で撮影条件は同じでよい。撮影制御回路４３は、撮影ごとに撮影条件の設定を行う必要はない。固定された撮影条件での複数回撮影により階調データが検出されるので、各階調データ間の相関が得られやすい。

本実施の形態においては、コンデンサ２５の調整電極２５ｂにおける電位を段階状に昇圧または降圧する駆動および２値データ化が、光の照射ごとに１回ずつ行われる。これにより、１回の光照射につき１階調分の画像データが検出される。光の照射ごとに、調整電極２５ｂの電位を前回光照射における調整電極２５ｂの電位より１段降圧して検出動作を繰り返すことにより、多階調の画像が得られる。

本実施の形態によれば、１回の撮影で１階調分の２値データが検出されるので、１回の検出時間が短縮される。そのため、フレームレートが速い場合や、検出する階調数が多い場合等でも、検出動作が表示動作の妨げになることを防ぐことができる。

また、１回の光照射でコンデンサ２５に蓄積された電荷は、バッファ２４によって、２値データ化され保持される。そのため、コンデンサ２５の電荷が、光の照射以外の原因でリークすることによって２値データが変化することを防ぐことができる。

（実施の形態３）
実施の形態３は、実施の形態１にかかる表示装置１の画像取込み動作の変形例である。実施の形態３における表示装置の構成は、実施の形態１にかかる表示装置１の構成と同様であるので、その説明を省略する。

図１４は、実施の形態３にかかる表示装置が、表示および画像検出を行う際の動作を示す図である。

表示装置は、図１４に示す処理を全ての画素について行うことにより、動画の表示および画像の取り込みを同時に行うことができる。

表示制御回路４１が、パネル５に１フレーム分の画像を表示させる（ステップＳ３１）。撮影制御回路４３は、コンデンサ２５およびバッファ２４の電荷をリセットする（ステップＳ３２）。撮影制御回路４３は、撮像部２１が光を受光する（ステップＳ３３）。コンデンサ２５の電荷は、撮像部２１が受光した光量に応じてリークされる。

電位制御回路４２は、コンデンサ２５の調整電極２５ｂの電位Ｖｓを１段階から８段階まで１段ずつ下げ、それぞれの段階で、コンデンサ２５の検出電極２５ａの電位がバッファ２４で２値データ化される。検出回路７は、それぞれの段階での２値データ化を検出する（ステップＳ３４）。

これにより、１回の撮影で８階調分の２値データが検出される。同様にして、次の撮影においては、９〜１６段階での２値データが検出される（Ｓ４１〜４４）。その次に撮影においては、１７〜２４段階での２値データが検出される（Ｓ５１〜５４）。このようにして、前回の調整電極２５ｂの電位より１段降下した電位から、８段階分について２値データの検出を行う動作を繰り返す。８段階分の２値データ検出を１６回繰り返すことにより、１２８段階分の２値データが検出される。したがって、１２８階調の画像データが得られる。

信号処理回路４４は、段階的に調整電極２５ｂの電位が降下する場合の各段階における、検出電極２５ａの電位から得られる２値データを検出回路７から受け取って、そのデータを基に階調を判別する（ステップＳ６５）。

撮影制御回路４３は、光照射による撮影動作を全階調分繰り返す必要があるが、各撮影で撮影条件は同じでよい。

本実施の形態によれば、１回の撮影により、８階調分のデータが得られるので、撮影処理および検出駆動の繰り返し回数を減らすことができる。

本発明は、多階調で表される画像を得ることができる画像取込み機能を備えた表示装置として利用可能である。

（ａ）は、本実施の形態における表示装置の構成を示すブロック図である。（ｂ）は、表示装置１の画像取込み時における画像取込み対象物の配置の一例を示す図である。 パネル５における表示領域の一部を詳細に示す回路図である。 バッファ２４の構成の一例を示す回路図である。 表示装置の構成の変形例を示す回路図である。 表示装置１が、１フレーム分の表示および画像検出を行う際の動作を示す図である。 （ａ）は、４つの画素Ｇ₁〜₄におけるリセット動作（ステップＳ２）直後のコンデンサ２５における検出電極２５ａの電位ｖ１〜４を表す図である。（ｂ）は、画素Ｇ₁〜₄におけるコンデンサ２５の検出電極２５ａの電位ｖ１〜４を表す図である。 電位制御回路４２によって、コンデンサ２５の調整電極２５ｂの電位Ｖｓが段階的に降圧された場合の、画素Ｇ₁〜₄のコンデンサ２５における検出電極２５ａの電位ｖ１〜４を示す図である。. 撮影動作の変形例を模式的に示す図である。 電位制御回路４２による電位の段階的変化の、変形例を模式的に示す図である。 電位制御回路４２による電位の段階的変化の、さらに他の変形例を模式的に示す図である。 表示区間と検出区間を分ける場合の動作の例を模式的に示す図である。 パネル５の一部がスキャンエリアになっている場合の例を示す図です。 実施の形態２にかかる表示装置が、表示および画像検出を行う際の動作を示す図である。 実施の形態３にかかる表示装置が、表示および画像検出を行う際の動作を示す図である。

符号の説明

１ 表示装置
２ コントロール部
３ 信号線駆動回路
４ 走査線駆動回路
５ パネル
６ バックライト
７ 検出回路
８ 信号線
９ 走査線
１１ 取込み対象物
１２ ＴＦＴ
１３ 液晶容量
１４ 補助容量
１５ ＧＮＤ
１６ ＣＳ線
１７ リセット線（ＲＳＴ線）
１８ ＳＰＯＬＡ線
１９ 調整線
２１ 撮像部
２２ リセットトランジスタ
２３ 書き込み制御トランジスタ
２４ バッファ
２５ コンデンサ
２６ フォトダイオード
２７ Ｄ／Ａ回路
３１ 検出線
３２ａ、３２ｂ インバータ
３３、３４ トランジスタ
４１ 表示制御回路
４２ 電位制御回路
４３ 撮影制御回路
４４ 信号処理回路
５１ スキャンエリア

Claims (10)

1. 複数の走査線と、前記走査線に交わるように配置された複数の信号線と、前記走査線および前記信号線の各交点付近に配置され、それぞれが表示素子を含む複数の画素とを備える表示装置であって、
   前記画素のうち少なくとも一部に対応して設けられ、前記画素に対応する範囲の入射光を受光して電気信号に変換する変換部と、
   前記変換部に対応して設けられ、調整電極と検出電極を有し、前記変換部で変換された電気信号に応じた電荷を、前記調整電極と前記検出電極の間に蓄積するコンデンサと、
   前記調整電極における電位を、段階的に増加または減少させる電位制御回路と、
   前記調整電極における電位が段階的に増加または減少する際の各段階における前記検出電極の電位に基づいて、画像データを生成するデータ生成回路とを備える表示装置。
2. 前記検出電極における電位が、所定の閾値以上か否かを表す２値データを生成する２値データ生成回路と、
   前記各段階における前記２値データに基づいて、前記変換部が受光した入射光に応じた階調を決定する信号処理回路とを備える請求項１に記載の表示装置。
3. 前記各画素におけるコンデンサが、前記変換部で変換された電気信号に応じた電荷が蓄積された状態で、かつ前記電位制御回路による前記調整電極の電位の増加または減少がなされる前の状態のときに、前記検出電極の電位が、前記閾値を超えているコンデンサの数が所定の範囲にない場合に、前記変換部に再度入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる撮影制御回路をさらに備える請求項１に記載の表示装置。
4. 前記検出電極の電位が前記閾値以上になっているコンデンサの数が所定の範囲を超えた場合に、前記電位制御回路は、段階的な前記調整電位の増加または減少を終了する請求項１に記載の表示装置。
5. 前記電位制御回路は、複数段階分をまとめて前記調整電極の電位を増加または減少させ、その結果、前記コンデンサのうちいずれかの前記検出電極における電位から前記検出回路によって検出される前記２値データの論理が変化した場合には、前記調整電極の電位を、前記複数段階分よりも少ない段階分だけ減少または増加させる請求項１に記載の表示装置。
6. 前記電位制御回路は、前記コンデンサに、前記変換部の１回の変換による電気信号に応じた電荷が蓄積されている状態で、前記調整電極の電位を複数の段階にわたって段階的に増加または減少させる請求項１に記載の表示装置。
7. 前記変換部に入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる動作を複数回行わせる撮影制御回路をさらに備え、
   前記電位制御回路は、前記変換部が１回電荷を蓄積するごとに、前記コンデンサの前記調整電極における電位を、１段階増加または減少させる請求項１に記載の表示装置。
8. 前記変換部に入射光を電気信号に変換させ、前記コンデンサに前記電気信号に応じた電荷を蓄積させる動作を複数回行わせる撮影制御回路をさらに備え、
   前記電位制御回路は、前記変換部が１回電荷を蓄積するごとに、前記コンデンサの前記調整電極における電位を、複数の段階にわたって段階的に増加または減少させる請求項１に記載の表示装置。
9. 前記変換部は、２つの端子を有する光電変換素子であり、
   前記光電変換素子の前記２つの端子のうちいずれか一方は、前記検出電極に接続されており、
   前記光電変換素子の前記２つの端子のうち他方が、前記電位制御回路に接続されている請求項１に記載の表示装置。
10. 前記変換部は、２つの端子を有する光電変換素子であり、
    前記光電変換素子の前記２つの端子のうちいずれか一方は、前記検出電極に接続されており、
    前記光電変換素子の前記２つの端子のうち他方が、固定電位に接続されている請求項１に記載の表示装置。

Images