JP4648151B2 - データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム - Google Patents
データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム Download PDFInfo
- Publication number
- JP4648151B2 JP4648151B2 JP2005299347A JP2005299347A JP4648151B2 JP 4648151 B2 JP4648151 B2 JP 4648151B2 JP 2005299347 A JP2005299347 A JP 2005299347A JP 2005299347 A JP2005299347 A JP 2005299347A JP 4648151 B2 JP4648151 B2 JP 4648151B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- demultiplexing
- frame phase
- phase
- reception buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Description
まず最初に、図1を用いて、実施例1に係るデータ多重分離装置の概要および特徴を説明する。図1は、実施例1に係るデータ多重分離装置の概要および特徴を説明するための図である。なお、以下は、一つのデータを8つに分離して送信するとともに、8つに分離されて受信したデータを一つのデータに多重する例を説明する。
次に、図2を用いて実施例1に係るデータ多重分離装置の構成を説明する。図2は、実施例1に係るデータ多重分離装置の構成を示す図である。同図に示すように、このデータ多重分離システム1は、データ多重分離装置10、受信高速回線20、受信低速回線30a〜30j、送信高速回線40、送信低速回線50a〜50jを有している。そして、多重分離システム1においては、受信高速回線20の受信バッファに入力されたデータをデータ多重分離装置10が読み出し、データを分離処理して各送信低速回線50a〜50jの送信バッファに入力する。一方、データ多重分離システム1においては、各受信低速回線30a〜30jの受信バッファに入力されたデータをデータ多重分離装置10が読み出し、かかるデータを多重処理して送信高速回線40の送信バッファに入力する。
次に、図3を用いて、実施例1に係るデータ多重分離装置による装置基準フレーム位相生成の処理手順を説明する。図3は、実施例1に係るデータ多重分離装置による装置基準フレーム位相生成の処理の流れを示すフローチャートである。
上述してきたように、実施例1によれば、受信バッファ#1に入力されるデータの受信フレーム位相および任意の遅延量に基づいて装置内の基準となる装置基準フレーム位相を生成し、生成された装置基準フレーム位相に従って受信バッファ#1〜#8からデータを読み出し、そのデータを多重変換または分離変換するので、受信バッファ#1〜#8からのデータ読み出しに失敗することを防止するとともに、受信バッファ#1〜#8の書き込みから読み出しまでの時間を短縮する結果、フレーム位相保証並びに伝送遅延短縮が可能になる。
例えば、上記の実施例1では、回線ゆらぎ許容幅(想定されるゆらぎの最大幅)および位相差許容幅(想定される位相差の最大幅)両方を考慮して、遅延量を設定する場合を説明したが、本発明はこれに限定されるものではなく、回線ゆらぎ許容幅または位相差許容幅のどちらか一方を考慮して設定するようにしてもよい。
また、上記の実施例1では、予想される回線ゆらぎ許容幅(想定されるゆらぎの最大幅)および位相差許容幅(想定される位相差の最大幅)を考慮し、その回線ゆらぎ許容幅および位相差許容幅を吸収することが可能な遅延量を予め設定する場合を説明したが、本発明はこれに限定されるものではなく、装置内に実際に生じているゆらぎおよび位相差を測定し、かかる測定結果からリアルタイムに遅延量を設定するようにしてもよい。
また、実施例1では、無作為に選択した受信バッファの受信フレーム位相を取得する場合を説明したが、本発明はこれに限定されるものではなく、受信バッファの位相差に基づいて受信バッファを選択してもよい。例えば、各受信バッファによってデータが受信されたタイミングを測定し、各受信バッファのなかでもっとも位相差が少ない受信バッファ(つまり、所定の位相から見て早く受信したり遅く受信したりする複数の受信バッファのなかで真ん中ぐらいに受信する受信バッファ)を選択して、選択された受信バッファの受信フレーム位相を取得するようにしてもよい。
また、実施例1では、バルク構造を有する回線群のみを収容する場合を説明したが、本発明はこれに限定されるものではなく、バルク構造を有する回線群とともにフレーム位相フリー回線(単一回線にてデータを送受信する回線)とを同一伝送路で同時に収容するようにしてもよい。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、図2に示すデータ多重分離装置10と各回線20〜50とが一体となっていてもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
所定の受信バッファに入力されるデータの受信フレーム位相および任意の遅延量に基づいて装置内の基準となる装置基準フレーム位相を生成する生成手段と、
前記生成手段によって生成された前記装置基準フレーム位相に従って前記受信バッファからデータを読み出し、当該データを多重変換または分離変換する多重分離手段と、
を備えたことを特徴とするデータ多重分離装置。
前記装置基準フレーム位相によってデータを読み出すか前記監視手段によってだされた監視結果に応じてデータを読み出すかを選択する選択手段と、
前記監視結果に応じてデータを読み出す場合には、前記監視結果に応じてデータの読み出しを行うデータ読み出し手段をさらに備えたことを特徴とする付記1〜5のいずれか一つに記載のデータ多重分離装置。
所定の受信バッファに入力されるデータの受信フレーム位相および任意の遅延量に基づいて装置内の基準となる装置基準フレーム位相を生成する生成工程と、
前記生成工程によって生成された前記装置基準フレーム位相に従って前記受信バッファからデータを読み出し、当該データを多重変換または分離変換する多重分離工程と、
を含んだことを特徴とするデータ多重分離方法。
所定の受信バッファに入力されるデータの受信フレーム位相および任意の遅延量に基づいて装置内の基準となる装置基準フレーム位相を生成する生成手順と、
前記生成手順によって生成された前記装置基準フレーム位相に従って前記受信バッファからデータを読み出し、当該データを多重変換または分離変換する多重分離手順と、
をコンピュータに実行させることを特徴とするデータ多重分離プログラム。
10 データ多重分離装置
11 多重分離処理部
12 装置基準フレーム位相生成部
20 受信高速回線
30a〜30j 受信低速回線
40 送信高速回線
50a〜50j 送信低速回線
Claims (5)
- 高速回線と低速回線との間で受信バッファおよび送信バッファを用いてデータの多重変換または分離変換を行うデータ多重分離装置であって、
所定の受信バッファに入力されるデータの受信フレーム位相および任意の遅延量に基づいて装置内の基準となる装置基準フレーム位相を生成する生成手段と、
前記生成手段によって生成された前記装置基準フレーム位相に従って、前記低速回線の受信バッファに入力されたデータを多重変換する多重分離手段と、
を備えたことを特徴とするデータ多重分離装置。 - 前記生成手段は、前記受信バッファに入力されるデータの揺らぎおよび/または前記受信バッファに入力されるデータの位相差を考慮して求められた前記任意の遅延量に基づいて前記装置基準フレーム位相を生成することを特徴とする請求項1に記載のデータ多重分離装置。
- 前記生成手段は、予め設定された遅延量に基づいて前記装置基準フレーム位相を生成することを特徴とする請求項2に記載のデータ多重分離装置。
- 前記生成手段は、前記揺らぎおよび/または前記位相差を測定し、当該測定から求められた遅延量に基づいて装置基準位相フレーム位相を生成することを特徴とする請求項2に記載のデータ多重分離装置。
- 前記受信バッファに規定量以上蓄積されたか否かを監視する監視手段と、
前記装置基準フレーム位相によってデータを読み出すか前記監視手段によってだされた監視結果に応じてデータを読み出すかを選択する選択手段と、
前記監視結果に応じてデータを読み出す場合には、前記監視結果に応じてデータの読み出しを行うデータ読み出し手段をさらに備えたことを特徴とする請求項1〜4のいずれか一つに記載のデータ多重分離装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299347A JP4648151B2 (ja) | 2005-10-13 | 2005-10-13 | データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム |
US11/340,840 US7672329B2 (en) | 2005-10-13 | 2006-01-27 | Method and apparatus for multiplexing and demultiplexing data, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299347A JP4648151B2 (ja) | 2005-10-13 | 2005-10-13 | データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110447A JP2007110447A (ja) | 2007-04-26 |
JP4648151B2 true JP4648151B2 (ja) | 2011-03-09 |
Family
ID=37948113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299347A Expired - Fee Related JP4648151B2 (ja) | 2005-10-13 | 2005-10-13 | データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7672329B2 (ja) |
JP (1) | JP4648151B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232378A (ja) * | 2001-02-07 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 多重化装置および多重化方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5894251A (ja) | 1981-11-30 | 1983-06-04 | Fujitsu Ltd | 情報伝送方式 |
JP3030783B2 (ja) * | 1990-06-02 | 2000-04-10 | 富士通株式会社 | 受信データ同期回路 |
JPH04269028A (ja) * | 1991-02-25 | 1992-09-25 | Fujitsu Ltd | 入力データ位相同期回路 |
JP3361862B2 (ja) * | 1993-11-30 | 2003-01-07 | 三菱電機株式会社 | 画像伝送装置の多重分離制御装置 |
JP2601219B2 (ja) * | 1994-10-19 | 1997-04-16 | 日本電気株式会社 | 多重化装置 |
JP2870576B2 (ja) | 1995-03-10 | 1999-03-17 | 日本電気株式会社 | 多重化方式 |
US5878039A (en) * | 1996-04-24 | 1999-03-02 | Nec America, Inc. | Bus rate adaptation and time slot assignment circuit for a sonet multiplex system |
JP3663253B2 (ja) * | 1996-05-31 | 2005-06-22 | 株式会社日立コミュニケーションテクノロジー | 多重化伝送装置 |
US20020118006A1 (en) * | 2000-06-02 | 2002-08-29 | Enam Syed K. | Phase frequency detector |
DE10064988A1 (de) * | 2000-12-23 | 2002-06-27 | Alcatel Sa | Netzwerkeinrichtung und Verfahren zur Laufzeitkompensation von Datenpaketen |
JP4648093B2 (ja) * | 2005-05-31 | 2011-03-09 | 株式会社日立製作所 | 光伝送装置および集積回路装置 |
-
2005
- 2005-10-13 JP JP2005299347A patent/JP4648151B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-27 US US11/340,840 patent/US7672329B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232378A (ja) * | 2001-02-07 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 多重化装置および多重化方法 |
Also Published As
Publication number | Publication date |
---|---|
US7672329B2 (en) | 2010-03-02 |
US20070086491A1 (en) | 2007-04-19 |
JP2007110447A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6889384B2 (ja) | 分割データの受信方法及び分割データの受信用lsi | |
US6768734B2 (en) | Device and method for equalizing data delays | |
JP4823056B2 (ja) | 光伝送システム | |
US9497018B2 (en) | Relay device, communication system and relay method | |
JP2922118B2 (ja) | Atmセルスイッチ装置及びatm交換機 | |
JP5993776B2 (ja) | データ伝送システム及び受信装置 | |
JP4648151B2 (ja) | データ多重分離装置、データ多重分離方法およびデータ多重分離プログラム | |
JP5853788B2 (ja) | 伝送装置、伝送方法及び伝送帯域の変更方法 | |
JP4685131B2 (ja) | クロック偏差変化時の移動平均演算処理方法 | |
JPH11234237A (ja) | 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体 | |
JP4033152B2 (ja) | 時分割多重装置及び方法 | |
JP2008035318A (ja) | 非同期信号の同期化多重方法および装置 | |
US20090110005A1 (en) | Switching circuit and switching method | |
EP4391539A1 (en) | Video transmission device, video reception device, video transmission method, video reception method, video transmission program, and video reception program | |
JP5471237B2 (ja) | クロックとフレームの乗せ換え方法及び回路 | |
JP2005277789A (ja) | 伝送路無瞬断切替位相調整システム及びそれに用いる伝送路無瞬断切替位相調整方法 | |
KR100646333B1 (ko) | 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기 | |
JP4828818B2 (ja) | 信号多重化伝送装置及び多重化伝送方法 | |
JP2009218959A (ja) | 同期多重化伝送装置、同期多重化伝送方法、および同期多重化伝送プログラム | |
KR100580862B1 (ko) | 패킷 동기를 고려한 고속 패킷 데이터의 시간 역다중 회로 및 방법 | |
JPH0253338A (ja) | 監視データ収集方式 | |
JP5742461B2 (ja) | 信号伝送装置 | |
JPH10107786A (ja) | データ伝送回路 | |
JP2008182540A (ja) | 光伝送システム集積回路 | |
JP2009010753A (ja) | 無瞬断切替型伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4648151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |