JP4644469B2 - 半導体チップのフリップチップ実装方法およびその実装装置 - Google Patents

半導体チップのフリップチップ実装方法およびその実装装置 Download PDF

Info

Publication number
JP4644469B2
JP4644469B2 JP2004325277A JP2004325277A JP4644469B2 JP 4644469 B2 JP4644469 B2 JP 4644469B2 JP 2004325277 A JP2004325277 A JP 2004325277A JP 2004325277 A JP2004325277 A JP 2004325277A JP 4644469 B2 JP4644469 B2 JP 4644469B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
stage
chip
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004325277A
Other languages
English (en)
Other versions
JP2006135248A (ja
Inventor
則夫 海沼
秀彦 吉良
健二 小八重
貴由 松村
公保 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004325277A priority Critical patent/JP4644469B2/ja
Priority to TW094105798A priority patent/TWI259516B/zh
Priority to US11/066,483 priority patent/US7416921B2/en
Priority to CNB2005100590546A priority patent/CN100452333C/zh
Publication of JP2006135248A publication Critical patent/JP2006135248A/ja
Application granted granted Critical
Publication of JP4644469B2 publication Critical patent/JP4644469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81232—Applying energy for connecting using an autocatalytic reaction, e.g. exothermic brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップを低温で基板に接合する半導体チップのフリップチップ実装方法およびその実装装置に関する。
半導体チップを基板にフリップチップ実装する一般的な方法には、基板に熱硬化性樹脂を塗布し、この熱硬化性樹脂上から半導体チップを基板上に位置決めして配置し、加熱しつつ、接合用ツールにより半導体チップを加圧し、熱硬化性樹脂を熱硬化させて半導体チップを基板上に接合する方法がある。この場合、接合ツールからさらに超音波振動を半導体チップに印加し、超音波による金属間結合により半導体チップを基板により強固に接合させる方法もある。
この超音波接合の場合は、半導体チップを超音波により接合した後、半導体チップと基板との間に熱硬化性樹脂を充填（アンダーフィル樹脂の後充填）し、加熱して熱硬化性樹脂を硬化させる方法もある。この方法の場合も、半導体チップを超音波により基板に接合する接合時に、周囲温度を熱硬化性樹脂の加熱温度（約１５０℃）とほぼ同じ程度の温度にまで加熱しつつ超音波接合を行うようにしている。このように、超音波による接合時にも加熱するのは、一つには接合力をより高めるためでもあるが、超音波接合の際の部材間の熱収縮と、熱硬化性樹脂の熱硬化の際の熱収縮とをできるだけ同じにし、接合部の剥がれを防止するためでもある。
上記従来の半導体チップの接合方法は、いずれも加熱工程が必要となり、装置が大掛かりとなる課題がある。また、半導体チップと基板との熱膨張率に差があることから、両者間に位置ずれが生じやすく、半導体チップの接合の位置精度が悪くなるという課題がある。
また、特開２００１−３０８１４５には、バンプを有する半導体チップを、アンダーフィル用の接着剤が塗布されたパッドを有する基板上に置き、ボンディングツールによって加圧しつつ超音波を加えて、バンプをパッドと接合させる半導体チップの実装方法において、加圧しつつ超音波を加えるときに、紫外線を照射して、半導体チップと基板との間で外方に押し広げられた接着剤の周囲の部分を硬化させるようにした実装方法が示されている。
しかし、この実装方法においても、接着剤の周囲は紫外線照射によって硬化されるが、半導体チップと基板との間の接着剤には紫外線が届かないため未硬化であり、結局、その後の適当な時期に加熱して接着剤を完全に硬化させる工程が不可欠となるという課題がある。
特開２００１−３０８１４５
上記のように、従来の実装方法はいずれも加熱装置が必要不可欠で装置が大型化し、また実装位置精度も悪くなるという課題があった。
そこで、本発明は、上記課題を解決すべく成され、その目的とするところは、常温での接合が可能であり、大掛かりな加熱装置を必要とせず、耐熱性の低い半導体チップの接合も行え、また実装の位置精度も向上する半導体チップのフリップチップ実装方法およびその実装装置を提供するにある。
本発明に係る半導体チップのフリップチップ実装装置は、半導体チップが基板にフリップチップ接合され、半導体チップと基板との間に絶縁性接着剤が充填される半導体チップのフリップチップ実装装置において、基板が搬入されるステージと、基板に紫外線照射を硬化トリガーとする遅延硬化型の絶縁性接着剤を塗布する塗布部と、該塗布部から、絶縁性接着剤が塗布された基板を前記ステージ上に搬入する搬入部と、半導体チップの基板への搭載前に、基板に塗布された絶縁性接着剤に紫外線を照射するＵＶ照射部と、前記ステージの上方に配置され、下面側で半導体チップを保持し、ステージに対して相対的に接離動し、半導体チップを前記基板に押圧し、前記紫外線照射により硬化トリガーを与えたことによる絶縁性接着剤の硬化が進行する間に、半導体チップのバンプを基板のパッドに接合する接合用ツールと、前記ステージと接合用ツールとの間に進入可能で、ステージ上に搬入された基板と、接合用ツールに保持された半導体チップの位置を検出する位置認識用のカメラ装置とを具備し、該カメラ装置の位置認識用のカメラ光源に紫外線を含む光源が用いられ、該カメラ装置が前記ＵＶ照射部を兼用し、基板の位置の認識動作中に硬化トリガーとなる紫外線を基板に塗布された絶縁性接着剤に照射することを特徴とする。
本発明によれば、大掛かりな加熱装置を必要とせず、耐熱性の低い半導体チップの接合も行え、また実装の位置精度も向上するという効果を奏する。
以下、本発明を実施するための最良の形態を、添付図面に基づいて詳細に説明する。
上記のように、本発明では、半導体チップのバンプと基板のパッドとを当接させて半導体チップが基板にフリップチップ接合され、半導体チップと基板との間に絶縁性接着剤が充填される半導体チップのフリップチップ実装方法において、半導体チップの基板への搭載前もしくは接合時に、絶縁性接着剤に熱以外の硬化トリガーを与える工程と、該硬化トリガーを与えたことにより絶縁性接着剤の硬化が進行する間に、半導体チップのバンプを基板のパッドに圧接方法もしくは金属間結合方法により接合する工程とを含むことを特徴としている。
図１はフリップチップ実装装置１０の一例を示す全体の概要図である。
符号１２は超音波接合部である。この超音波接合部１２は、基板が搬入されるステージ１３と、ステージ１３の上方に配置され、下面側で半導体チップを保持し、ステージ１３に対して相対的に接離動可能な接合用ツール１４とを有する。
ステージ１３は、公知のＸＹテーブルからなり、図示されない駆動部により、水平面内において任意の方向に移動可能となっている。またこのＸＹテーブルは、図示されない回転駆動部により、鉛直腺を中心として水平面内で回転可能に構成されている。
接合用ツール１４は公知の超音波接合装置からなり、超音波接合用のホーン１５、このホーン１５を上下動させる、シリンダ機構等からなる加圧装置１６を有する。ホーン１５下面側に半導体チップが吸着保持されるようになっている。
ステージ１３と接合用ツール１４との間に、位置認識用のカメラ装置１８が進入可能に配置されている。カメラ装置１８は、ステージ１３上に搬入された基板と、接合用ツール１４のホーン１５に保持された半導体チップの位置を検出するものであり、ステージ１３を水平移動あるいは水平面内で回転させて基板と半導体チップとの位置合わせをする。
カメラ装置１８は、図示されないカメラ光源を備えている。このカメラ光源は、ステージ１３上に搬入された基板およびホーン１５に保持された半導体チップに光を照射し、カメラによる位置認識をしやすくするものである。そしてこのカメラ光源は、可視光と紫外線を含む光を照射可能となっている。
図２は超音波接合部１２のさらなる説明図である。公知の機構であるので簡単に説明する。
２０は加圧機構１６を制御する加圧制御部、２１は超音波発振器、２２は画像処理部、２３はカメラ装置１８を移動させる移動装置、２４は移動装置２３を移動制御する移動制御部、２５はステージ１３の移動・回転を制御するアライメント制御部、２６はメインコントローラである。
カメラ装置１８は、移動制御部２４により移動装置２３が駆動されることにより、ステージ１３に搬入された基板およびホーン１５に吸着保持された半導体チップとの間に進入する。カメラ装置１８からの画像データが画像処理部２２に入力され、基板と半導体チップとの位置ずれが検出され、この位置ずれを矯正するため、アライメント制御部２５によりステージ１３が移動・回転され、基板と半導体チップとの位置合わせがなされる。次いで、カメラ装置１８が後退され。そして、加圧制御部２０によって加圧機構１６が駆動され、ホーン１５が下降され、ホーン１５下面に保持されている半導体チップを基板に所要圧力で押圧し、超音波発振器２１から超音波が半導体チップに印加され、半導体チップが基板に接合されるのである。各制御部の駆動制御は、メインコントローラ２６に設定されている処理プログラムによって全て行われる。
さて、図１に戻り、実装装置１０についてさらに説明する。
３０は塗布部である。塗布部３０では、基板に、紫外線照射を硬化トリガーとする遅延硬化型の絶縁性接着剤を塗布する。基板は基板搬送コンベヤ（搬入部）３１により塗布部３０内に搬入され、塗布部３０内で絶縁性接着剤が塗布され、さらに絶縁性接着剤が塗布された基板は基板搬送コンベヤ３１によりステージ１３上に搬入される。
塗布部３０は、ディスペンサ３２と、回転テーブル（図示せず）とを有するスピンコート機構などにより構成できる。しかし、このスピンコート機構に限定されないのはもちろんである。
本実施例では、絶縁性接着剤に紫外線照射を硬化トリガーとする遅延硬化型接着剤を用いる。この遅延硬化型接着剤は、主剤にエポキシ樹脂が用いられ、カチオン重合によって硬化反応が起こるものを用いる。
図１において、３５は半導体チップの搬入部である。
半導体チップは、トレー（図示せず）に多数収納されてチップ供給ステージ３６に供給される。トレー内に収納されている半導体チップは、上下動かつ水平動可能な吸着ノズル３７を備えたチップハンドラ３８によって、１個ずつ吸着ノズル３７に吸着保持されて、チップ反転ステージ４０の載置台４１上に搬入される。
チップ反転ステージ４０は、吸着アーム４２を有している。吸着アーム４２は吸着ノズル４３を有すると共に、反転装置４４により、載置台４１上方に位置する位置とその反対側の位置との間に亘って１８０度反転可能に設けられている。また反転装置４４は、図示しない駆動部により、載置台４１に接近する方向およびホーン１５に接近する方向に往復動可能に設けられている。
半導体チップはバンプが形成された面を上にして載置台４１上に搬入される。載置台４１上に搬入された半導体チップは、吸着アーム４２の吸着ノズル４３に吸着保持され、吸着アーム４２が反転され、さらにホーン１５方向に移動されることにより、ホーン１５下面で吸着保持可能となる。半導体チップはバンプが形成された面を下向きにしてホーン１５に吸着保持されることになる。
なお、吸着ノズル４３を、図示しない機構により、吸着アーム４２に対してその垂直方向に突出入（移動）可能に設けることによって、載置台４１およびホーン１５との間での半導体チップの受け渡しをスムーズに行える。
図３（ａ）〜図３（ｅ）は、上記実装装置１０を用いて半導体チップのフリップチップ実装をする工程の概略図である。
図３（ａ）に示すように、塗布部３０において、基板５０上に遅延硬化型接着剤５１を塗布する。
遅延硬化型接着剤５１が塗布された基板５０は、基板搬送コンベヤ３１によって塗布部３０からステージ１３上に搬入される。
一方、前記のようにして、半導体チップ５２が、半導体チップの搬入部３５によって超音波接合部１２に搬入され、ホーン１５下面に吸着保持される。
そして、ステージ１３に搬入された基板５０とホーン１５に保持された半導体チップ５２との間にカメラ装置１８が進入し、前記のようにして基板５０と半導体チップ５２との位置合わせが行われる。
カメラ装置１８での位置合わせの際、カメラ用光源から遅延硬化型接着剤が塗布された基板５０上に紫外線が含まれる光が照射される。この状態を図３（ｂ）に示す。基板と半導体チップとの位置合わせの際同時に遅延硬化型接着剤に紫外線が照射されるので、それだけ処理時間が短縮される。紫外線照射が硬化のトリガーとなるが、接着剤５１は遅延硬化型であるので、直ちには硬化せず、その間に十分基板５０と半導体チップ５２との位置合わせが行える。
次いでカメラ装置１８が後退され、半導体チップ５２が吸着保持されたホーン１５が加圧機構１６によって下降され、半導体チップ５２は基板５０上に所要の加圧力で押し付けられる。次いで超音波発振器２１が作動され、ホーン１５から半導体チップ５２に超音波が印加される。これにより、半導体チップ５２のバンプ５２ａが基板５０のパッド（図示せず）に超音波接合される。
半導体チップ５２の超音波接合の際、雰囲気温度は常温に保たれる。
遅延硬化型接着剤５１は除々に硬化する。
このようにして、低温（常温）での半導体チップ５２の接合、および遅延硬化型接着剤５１の硬化が行える。この状態を図３（ｄ）に示す。
このように、半導体チップ５２の接合の際、加熱工程がないから、熱膨張係数の異なる半導体チップ５２と基板５０であっても熱伸縮がなく、したがって接合部が剥がれたりする不具合が生じない。また、半導体チップ接合の位置精度もよくなる。加熱装置が必要でなく、装置の簡略化が図れる。また耐熱性の低い半導体チップ５２の接合も可能となる。
遅延硬化型接着剤５１が硬化した後、図３（ｅ）に示すように必要に応じて加熱し、遅延硬化型接着剤５１のキュアを行う。このキュアは、遅延硬化型接着剤の硬化がほぼ完了した状態の後行われるので、接合部の剥がれが起こる心配はない。
なお、上記実施例では、半導体チップ５２に超音波振動を与えて接合を行ったが、超音波以外の手段によって半導体チップ５２のバンプ５２ａと基板５０のパッド間の金属間結合（金属表面活性接合を含む）を行ってもよい。
あるいは、加圧機構１６によって、単に半導体チップ５２を、遅延硬化型接着剤５１の塗布された基板５０に押し付ける圧接方法によって半導体チップ５２の接合を行ってもよい。この場合は、遅延硬化型接着剤が硬化することによって半導体チップ５２が固着され、半導体チップ５２の基板５０への接合が維持されることとなる。
上記実施例では、カメラ装置１８がＵＶ照射装置を兼用し、基板５０の位置の認識動作中に硬化トリガーとなる紫外線を基板５０に塗布された絶縁性接着剤５１に照射するようにしたが、ＵＶ照射装置はカメラ装置１８とは別個に設けてもよいことはもちろんである。
この場合には、図４に示すように、ＵＶ照射装置５５を塗布部３０と超音波接合部１２との間に配置し、塗布部３０で遅延硬化型接着剤５１が塗布されて搬送コンベヤ３１上を搬送されてくる基板５０に紫外線を照射するようにするとよい。
また上記実施例では、紫外線硬化型の絶縁性接着剤５１を用いたが、絶縁性接着剤に２液性硬化樹脂を用いるようにしてもよい。この場合にも、この２液性硬化樹脂は遅延硬化型のものを用いるのが好ましい。
この２液性硬化樹脂を用いる場合には、塗布部３０に、２液性硬化樹脂の一方の液を塗布するディスペンサと、他方の液を塗布するディスペンサの２つのディスペンサ（図示せず）を配置する。
そして、塗布部３０で、２液性硬化樹脂の一方の液をディスペンサにより基板５０上の実装位置に塗布し、次いでもう１つのディスペンサにより２液性硬化樹脂の他方の液を塗布し、両液を混合させるようにするのである。この両液の混合が硬化のトリガーとなる。この２液の混合は、基板５０を超音波接合部１２に搬入する直前で行うようにするとよい。
このようにして２液性硬化樹脂を塗布した基板５０を超音波接合部１２のステージ１３上に搬入し、前記と同様にして半導体チップ５２を基板５０上に接合するのである。
この場合も、半導体チップ５２の接合は、超音波接合以外の金属間結合、あるいは圧接方法によっても行える。いずれの場合も、常温で半導体チップ５２の接合が行える。
２液性硬化樹脂を用いる上記実施例では、この２液性硬化樹脂の双方の液を塗布部３０で時間をおいて基板５０上に塗布するようにしたが、２液性硬化樹脂の一方の液を基板５０上の実装位置に塗布し、他方の液を半導体チップ５２の接合面に塗布するようにしてもよい。この場合には、半導体チップ５２の接合面に他方の液を塗布する塗布部（図示せず）を塗布部３０とは別に設ける必要がある。たとえば、ホーン１５下面に吸着保持されている半導体チップ５２のバンプが形成された面に他方の液を塗布するための塗布装置を半導体チップ５２に沿って進退動自在に設けるなどすることができる。この塗布装置には、他方の液を浸み込ませたスポンジ等の塗布治具を取り付けておく。この実施例では、半導体チップ５２が基板５０に当接した際、２液が混合され硬化のトリガーとなることから、半導体チップ接合時に硬化のトリガーが与えられることになる。
あるいは、２液性硬化樹脂を用いる場合に、一方の液がマイクロカプセルに封入され、該マイクロカプセルが他方の液中に混入された２液性硬化樹脂を用い、この２液性硬化樹脂を塗布部３０で基板５０上の実装位置に塗布し、この２液性硬化樹脂が塗布された基板５０を超音波実装部１２に搬入し、上記とどうようにして半導体チップ５２に超音波を印加して半導体チップ５２の接合を行うようにする。この場合、超音波接合の際のエネルギーあるいは圧接の際の荷重によりマイクロカプセルを破壊して、２液を混合し、２液性硬化樹脂を硬化させるようにするのである。この実施例でも、半導体チップの接合時に硬化のトリガーが与えられることになる。
本発明に係るフリップチップ実装装置の全体を示す概略図である。 図１に示す実装装置における超音波実装部のさらなる説明図である。 実装工程の一例を示す説明図である。 ＵＶ照射装置を別途設けた場合の実装装置の説明図である。
１０ フリップチップ実装装置
１２ 超音波接合部
１３ ステージ
１４ 接合ツール
１５ ホーン
１６ 加圧機構
１８ カメラ装置
２０ 加圧制御部
２１ 超音波発振器
２２ 画像処理部
２３ 移動装置
２４ 移動制御部
２５ アライメント制御部
２６ メインコントローラ
３０ 塗布部
３１ 基板搬送コンベヤ（搬入部）
３２ ディスペンサ
３５ 半導体チップの搬入部
３６ チップ供給ステージ
３７ 吸着ノズル
３８ チップハンドラ
４０ チップ反転ステージ
４１ 載置台
４２ 吸着アーム
４３ 吸着ノズル
４４ 反転装置
５０ 基板
５１ 遅延硬化型接着剤
５２ 半導体チップ
５５ ＵＶ照射装置

Claims (1)

  1. 半導体チップが基板にフリップチップ接合され、半導体チップと基板との間に絶縁性接着剤が充填される半導体チップのフリップチップ実装装置において、
    基板が搬入されるステージと、
    基板に紫外線照射を硬化トリガーとする遅延硬化型の絶縁性接着剤を塗布する塗布部と、
    該塗布部から、絶縁性接着剤が塗布された基板を前記ステージ上に搬入する搬入部と、
    半導体チップの基板への搭載前に、基板に塗布された絶縁性接着剤に紫外線を照射するＵＶ照射部と、
    前記ステージの上方に配置され、下面側で半導体チップを保持し、ステージに対して相対的に接離動し、半導体チップを前記基板に押圧し、前記紫外線照射により硬化トリガーを与えたことによる絶縁性接着剤の硬化が進行する間に、半導体チップのバンプを基板のパッドに接合する接合用ツールと、
    前記ステージと接合用ツールとの間に進入可能で、ステージ上に搬入された基板と、接合用ツールに保持された半導体チップの位置を検出する位置認識用のカメラ装置とを具備し、
    該カメラ装置の位置認識用のカメラ光源に紫外線を含む光源が用いられ、該カメラ装置が前記ＵＶ照射部を兼用し、基板の位置の認識動作中に硬化トリガーとなる紫外線を基板に塗布された絶縁性接着剤に照射することを特徴とする半導体チップのフリップチップ実装装置。
JP2004325277A 2004-11-09 2004-11-09 半導体チップのフリップチップ実装方法およびその実装装置 Expired - Fee Related JP4644469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004325277A JP4644469B2 (ja) 2004-11-09 2004-11-09 半導体チップのフリップチップ実装方法およびその実装装置
TW094105798A TWI259516B (en) 2004-11-09 2005-02-25 Method of flip-chip mounting a semiconductor chip and mounting apparatus using the same
US11/066,483 US7416921B2 (en) 2004-11-09 2005-02-28 Method for flip-chip mounting utilizing a delay curing-type adhesive with two-part hardening resin
CNB2005100590546A CN100452333C (zh) 2004-11-09 2005-03-21 倒装式安装半导体芯片的方法及使用该方法的安装设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325277A JP4644469B2 (ja) 2004-11-09 2004-11-09 半導体チップのフリップチップ実装方法およびその実装装置

Publications (2)

Publication Number Publication Date
JP2006135248A JP2006135248A (ja) 2006-05-25
JP4644469B2 true JP4644469B2 (ja) 2011-03-02

Family

ID=36316892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325277A Expired - Fee Related JP4644469B2 (ja) 2004-11-09 2004-11-09 半導体チップのフリップチップ実装方法およびその実装装置

Country Status (4)

Country Link
US (1) US7416921B2 (ja)
JP (1) JP4644469B2 (ja)
CN (1) CN100452333C (ja)
TW (1) TWI259516B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393857B1 (ko) * 2009-07-24 2014-05-12 헨켈 코포레이션 전극의 접속 방법 및 그것에 사용되는 접속 조성물
DE102010031939B4 (de) * 2010-07-22 2012-05-24 Asm Assembly Systems Gmbh & Co. Kg Dispensersystem für einen Bestückautomaten, Bestückautomat sowie Verfahren zum Aufbringen eines Dispensermediums auf Bauelemente
CN102522348B (zh) * 2012-01-05 2014-06-04 上海共晶电子科技有限公司 一种用于led芯片固晶的共晶焊机
US10717260B2 (en) * 2012-07-05 2020-07-21 Sony Corporation Manufacturing method of laminated structure, laminated structure and electronic device
CN105047570B (zh) * 2015-06-18 2018-03-02 苏州奇泰电子有限公司 一种芯片bga封装加固方法
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더
JP6722744B2 (ja) * 2018-11-15 2020-07-15 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 接着剤塗布装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202492A (ja) * 1985-03-05 1986-09-08 三菱電機株式会社 電子部品の接着方法
JPH0442550A (ja) * 1990-06-08 1992-02-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH0482240A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05235096A (ja) * 1991-07-18 1993-09-10 Oki Electric Ind Co Ltd 電子部品の基板への実装方法
JPH07302973A (ja) * 1994-03-10 1995-11-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JPH11120630A (ja) * 1997-10-14 1999-04-30 Sony Disc Technology:Kk 光ディスクの製造方法
JPH11183918A (ja) * 1997-12-25 1999-07-09 Sharp Corp 液晶表示素子及びその製造方法
JP2000151057A (ja) * 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2000164633A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置
JP2003262701A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd 光学材料用組成物、光学材料、それを用いた液晶表示装置、発光ダイオードおよびそれらの製造方法
JP2003289088A (ja) * 2002-03-28 2003-10-10 Toray Eng Co Ltd チップ実装方法
JP2004088041A (ja) * 2002-07-01 2004-03-18 Toray Eng Co Ltd 実装方法および実装装置
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器
JP2005311288A (ja) * 2004-03-26 2005-11-04 Fuji Photo Film Co Ltd 基板接合装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853578A (en) * 1972-09-08 1974-12-10 Senri Kikaku Sogo Kk Method of manufacturing decorative boards with depression patterns
US4536524A (en) * 1981-04-21 1985-08-20 Capsulated Systems, Inc. Microencapsulated epoxy adhesive system
JPS6445136A (en) * 1987-08-13 1989-02-17 Konishiroku Photo Ind Method of mounting semiconductor element
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
EP0885053A1 (en) * 1996-02-21 1998-12-23 ASEC Manufacturing Company Composite metal oxide support for exhaust gas conversion catalysts
JP3611438B2 (ja) * 1997-12-24 2005-01-19 Ｔｄｋ株式会社 光記録媒体及びその製造方法
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3922882B2 (ja) * 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202492A (ja) * 1985-03-05 1986-09-08 三菱電機株式会社 電子部品の接着方法
JPH0442550A (ja) * 1990-06-08 1992-02-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH0482240A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05235096A (ja) * 1991-07-18 1993-09-10 Oki Electric Ind Co Ltd 電子部品の基板への実装方法
JPH07302973A (ja) * 1994-03-10 1995-11-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JPH11120630A (ja) * 1997-10-14 1999-04-30 Sony Disc Technology:Kk 光ディスクの製造方法
JPH11183918A (ja) * 1997-12-25 1999-07-09 Sharp Corp 液晶表示素子及びその製造方法
JP2000151057A (ja) * 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2000164633A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置
JP2003262701A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd 光学材料用組成物、光学材料、それを用いた液晶表示装置、発光ダイオードおよびそれらの製造方法
JP2003289088A (ja) * 2002-03-28 2003-10-10 Toray Eng Co Ltd チップ実装方法
JP2004088041A (ja) * 2002-07-01 2004-03-18 Toray Eng Co Ltd 実装方法および実装装置
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器
JP2005311288A (ja) * 2004-03-26 2005-11-04 Fuji Photo Film Co Ltd 基板接合装置及び方法

Also Published As

Publication number Publication date
TW200616022A (en) 2006-05-16
TWI259516B (en) 2006-08-01
CN1773687A (zh) 2006-05-17
CN100452333C (zh) 2009-01-14
US20060099809A1 (en) 2006-05-11
JP2006135248A (ja) 2006-05-25
US7416921B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
US7416921B2 (en) Method for flip-chip mounting utilizing a delay curing-type adhesive with two-part hardening resin
JP2000068327A (ja) 部品の実装方法と装置
JP2006135249A (ja) 超音波実装方法およびこれに用いる超音波実装装置
TWI654912B (zh) Clamping head, mounting device and mounting method using same
JP2006253665A (ja) 接合方法および接合装置
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
KR20120037500A (ko) 기판의 접합 장치, 기판의 접합 방법 및 기판 접합 헤드
JP2003197853A (ja) 半導体装置の製造方法および製造装置
JP4001341B2 (ja) ボンディング方法およびその装置
JP6412376B2 (ja) チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム
KR20090028161A (ko) 반도체 칩 본딩 장치 및 방법
KR20060097435A (ko) 반도체 칩 접합장치 및 방법
JP3949031B2 (ja) チップ実装方法
JP2794847B2 (ja) フリップチップのボンディング装置およびボンディング方法
JP6184624B1 (ja) 部材貼り付け装置
KR101274674B1 (ko) 자외선 또는 극초단파를 이용한 반도체 디바이스 접합 장치 및 그 방법
KR20060097339A (ko) 반도체 칩 본딩장치
JP4268155B2 (ja) 部品の実装装置
JP2002289644A (ja) 半導体素子の接合方法及び接合装置
JP2005217435A (ja) 部品の実装方法と装置
JP2000164633A (ja) 半導体実装方法および半導体実装装置
JP2003282632A (ja) 電子部品実装方法及び装置
JP2004031902A (ja) 実装方法および実装装置
JP2019029426A (ja) 半導体装置の製造方法
JP4377402B2 (ja) 部品実装方法と装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees