JP4644014B2 - レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法 - Google Patents

レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4644014B2
JP4644014B2 JP2005095302A JP2005095302A JP4644014B2 JP 4644014 B2 JP4644014 B2 JP 4644014B2 JP 2005095302 A JP2005095302 A JP 2005095302A JP 2005095302 A JP2005095302 A JP 2005095302A JP 4644014 B2 JP4644014 B2 JP 4644014B2
Authority
JP
Japan
Prior art keywords
resist
film
cover film
exposure
resist cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005095302A
Other languages
English (en)
Other versions
JP2006276443A (ja
Inventor
映 矢野
純一 今
洋 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005095302A priority Critical patent/JP4644014B2/ja
Publication of JP2006276443A publication Critical patent/JP2006276443A/ja
Application granted granted Critical
Publication of JP4644014B2 publication Critical patent/JP4644014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、露光装置の投影レンズとウエハとの間に屈折率nが1(空気の屈折率)よりも大きい媒質(液体)を満たすことにより解像度の向上を実現する液浸露光技術において、前記液体からレジスト膜を保護する液浸露光用のレジストカバー膜に好適に使用可能なレジストカバー膜形成材料、それを用いたレジストパターンの形成方法、並びに、半導体装置及びその製造方法に関する。
近年、半導体集積回路の高集積化が進み、それに伴って最小パターンのサイズは100nm以下の領域にまで及んでいる。従来より、微細パターンの形成には、薄膜を形成した被加工表面上をレジスト膜で被覆し、選択露光を行った後、現像することによりレジストパターンを形成し、該レジストパターンをマスクとしてドライエッチングを行い、その後前記レジストパターンを除去することにより所望のパターンを得る方法などが用いられている。
パターンの微細化を図るためには、露光光源の短波長化と、該光源の特性に応じた高解像度を有するレジスト材料の開発とが要求される。しかし、前記露光光源の短波長化の実現を目的とした露光装置の改良には莫大なコストがかかるという問題がある。近年、従来より使用されてきたKrF(フッ化クリプトン)エキシマレーザー光(波長248nm)に代わり露光光としてArF(フッ化アルゴン)エキシマレーザー光(波長193nm)が実用化されている。将来の更なる微細化に対応するためには、該ArFエキシマレーザー光よりも更に短波長のFエキシマレーザー光(波長157nm)や、EUV(超紫外線:波長13nm)が検討されているが、開発費用を含めて装置コストが非常に高く、実用化に多大な時間がかかることが予想される。また、前記短波長露光に対応したレジスト材料の開発も容易ではなく、未だ短波長露光に効果的なレジスト材料は提案されていない。このため、これまでのレジストパターンの形成方法では、パターンの微細化を実現することは困難であった。
そこで、最新の露光技術として、液浸露光法が注目されている。該液浸露光法によれば、ステッパーの投影レンズとウエハとの間に屈折率nが1(空気の屈折率)よりも大きい媒質(液体)で満たすことにより、解像度の向上を実現することができる。通常、前記ステッパーの解像度は、次式、解像度=k(係数)×λ(光源波長)/NA(開口数)、により表され、光源波長λが短く、投影レンズの開口数NAが大きいほど、高い解像度が得られる。ここで、NAは、次式、NA=n×sinα、で表され、nは露光光が通過する媒質の屈折率であり、αは露光光が形成する角度である。従来のパターン形成方法における露光は大気中で行われるため、屈折率nは1であるが、前記液浸露光法では、前記投影レンズと前記ウエハとの間に屈折率nが1より大きい液体を使用する。したがって、前記開口数NAの式において、nを拡大することとなり、同一の露光光の入射角αでは、最小解像寸法を1/nに縮小させることができる。また、同一の開口数NAでは、αを小さくさせることができ、焦点深度をn倍に拡大させることができるという利点がある。
このような、空気の屈折率よりも大きい屈折率を有する液体を使用した液浸技術は、顕微鏡の分野では既存の技術であったが、微細加工技術への応用としては、レンズとウエハとの間に該レンズの屈折率と略等しいか、あるいは前記レンズの屈折率よりやや小さい屈折率の液体を介在させて露光する露光装置(特許文献1参照)が提案されている程度であり、実用化の検討が始められたのは、ここ数年である。このため、液浸露光装置及びこれに用いるレジスト材料に関する不具合も徐々に明らかになってきている段階である。
前記不具合としては、前記投影レンズと前記ウエハとの間に満たす液体(例えば、水)にレジスト膜が曝されることにより、露光の際に該レジスト膜中に発生する酸成分が水中に染み出してレジストの感度を低下させることが挙げられる。また、前記レジスト膜中に水が浸透した状態にて、エキシマレーザー光を照射した場合、何らかの化学反応が起こり、レジスト本来の性能が損なわれたり、脱ガスにより露光装置の前記投影レンズ等を汚すことが挙げられる。更に、水中に溶解したレジスト成分も、前記投影レンズを汚す原因となる。該レンズの汚れは、露光不良を生じ解像度を低下させるという問題がある。
これらの不具合を防止するために、前記レジスト膜の上面にレジストカバー膜を形成する方法が検討されているものの、前記レジスト膜を溶解させることなく、かつ前記レジスト膜とミキシングさせることなくレジストカバー膜を塗布形成することは困難である。また、波長が193nmの前記ArFエキシマレーザー光や、該ArFエキシマレーザー光よりも更に短波長(157nm)のFエキシマレーザー光では、通常の有機物を透過し難くく、レジストカバー膜の存在により、露光不良が生じるため、使用可能な材料の選択の幅は極めて狭く、レジストカバー膜に使用可能な材料を選択することができても、露光後の除去が容易でないという問題がある。
したがって、レジスト膜を溶解させることなく形成することができ、かつ前記レジスト膜を高屈折率の前記液体から有効に保護し、レジストの特性劣化及びレンズ汚れの発生を抑制可能であり、前記ArFエキシマレーザー光や前記Fエキシマレーザー光を透過可能であり、更には容易に除去することができる液浸露光用のレジストカバー膜に使用可能な材料、及びこれを用いた関連技術は開発されていないのが現状であり、かかる技術の開発が望まれている。
特開昭62−065326号公報
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、
本発明は、露光装置の投影レンズとウエハとの間に屈折率nが1(空気の屈折率)よりも大きい媒質(液体)を満たすことにより解像度の向上を実現する液浸露光技術において、前記液体からレジスト膜を保護する液浸露光用のレジストカバー膜に好適に使用することができ、露光対象表面に疎水性を付与可能なレジストカバー膜形成材料を提供することを目的とする。
また、本発明は、前記レジスト膜を前記液体から有効に保護して、前記レジスト膜の機能を損なうことなく、またレンズ汚れの発生を抑制して液浸露光により高精細に露光を行うことができ、微細かつ高精細なレジストパターンを簡便かつ効率的に形成することができるレジストパターンの形成方法を提供することを目的とする。
また、本発明は、前記レジスト膜の機能を損なうことなく、前記レンズ汚れの発生を抑制して液浸露光により微細かつ高精細なレジストパターンを形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細な配線パターンを有し、高性能な半導体装置を提供することを目的とする。
本発明者は、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、液浸露光技術において、レジストカバー膜形成材料として、レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させることができる材料を用いると、レジスト膜を溶解させることなくレジストカバー膜を形成することができ、かつ露光対象表面(レジスト膜表面)の疎水性を向上させることができ、前記レジスト膜を投影レンズとウエハとの間に満たされる高屈折率液体から有効に保護して、レジストの特性劣化及びレンズ汚れの発生を抑制可能であることを知見した。また、該レジストカバー膜形成材料は、ArFエキシマレーザー光やFエキシマレーザー光を透過可能であり、更には容易に除去することができることを見出し、本発明を完成するに至った。
本発明は、本発明者の前記知見に基づくものであり、前記課題を解決するための手段としては、後述の付記に記載の通りである。即ち、
本発明のレジストカバー膜形成材料は、レジスト膜に対して液浸露光を行う際に該レジスト膜をカバーするレジストカバー膜を形成するのに用いられ、該レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させることを特徴とする。このため、該レジストカバー膜形成材料を用いて形成したレジストカバー膜においては、露光対象表面(レジスト膜表面)の表面エネルギーが低下されて、該露光対象表面の疎水性が向上され、該露光対象表面を投影レンズとウエハとの間に満たされる高屈折率液体から有効に保護して、レジストの特性劣化及び前記レンズ汚れの発生を抑制することができる。なお、前記レジストカバー膜形成材料は、ArFエキシマレーザー光やFエキシマレーザー光を透過可能であり、更には容易に除去することができる。
本発明のレジストパターンの形成方法は、被加工表面上にレジスト膜を少なくとも有する膜を形成した後、該膜上に、レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させるレジストカバー膜形成材料を用いてレジストカバー膜を形成し、該レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射し、現像することを特徴とする。
該レジストパターンの形成方法においては、前記被加工表面上にレジスト膜を少なくとも有する膜が形成された後、該膜上に、前記レジストカバー膜形成材料を用いて前記レジストカバー膜が形成される。該レジストカバー膜は、形成前後において、露光対象表面(レジスト表面)の表面エネルギーを20mN/m以上低下させる前記レジストカバー膜形成材料により形成されているので、前記露光対象表面の疎水性が向上される。該レジストカバー膜を介して前記レジスト膜に対して前記液浸露光により露光光が照射されて露光される。該露光の際には、前記レジストカバー膜により前記露光対象表面の疎水性が向上されているので、前記レジスト膜を投影レンズとウエハとの間に満たされる高屈折率液体から有効に保護して、レジストの特性劣化及び前記レンズ汚れの発生が抑制される。なお、前記レジストカバー膜の形成が、前記レジスト膜を少なくとも有する膜の表面に、レジストカバー膜形成材料を相互作用させることにより行われる場合、前記レジスト膜を少なくとも有する膜が溶解されない。また、前記レジストカバー膜形成材料は、ArFエキシマレーザー光やFエキシマレーザー光を透過可能であるので、高精細に前記露光が行われる。なお、前記レジストカバー膜は、特定の溶剤を用いて容易に除去可能である。その後現像される。その結果、簡便かつ効率よくレジストパターンが形成される。このようにして得られたレジストパターンは、前記レジスト膜の機能を損なうことなく高精細に露光が行われるため、微細かつ高精細である。
本発明の半導体装置の製造方法は、被加工表面上に本発明の前記レジストパターンの形成方法を用いてレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程とを含むことを特徴とする。
該半導体装置の製造方法では、まず、前記レジストパターン形成工程において、前記被加工表面上に、本発明の前記レジストパターンの形成方法を用いて、配線パターン等のパターンが形成される。該レジストパターン形成工程においては、本発明の前記レジストパターンの形成方法により、レジスト膜の機能を損なうことなく高精細に液浸露光が行われるので、微細かつ高精細なレジストパターンが形成される。次に、前記パターニング工程において、前記レジストパターン形成工程において形成したレジストパターンを用いてエッチングが行われる。その結果、前記被加工表面が微細かつ高精細にしかも寸法精度よくパターニングされ、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有する高品質かつ高性能な半導体装置が効率よく製造される。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されたことを特徴とする。該半導体装置は、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有し、高品質かつ高性能である。
本発明によると、従来における問題を解決することができ、前記目的を達成することができる。
また、本発明によると、露光装置の投影レンズとウエハとの間に屈折率nが1(空気の屈折率)よりも大きい媒質(液体)を満たすことにより解像度の向上を実現する液浸露光技術において、前記液体からレジスト膜を保護する液浸露光用のレジストカバー膜に好適に使用することができ、露光対象表面に疎水性を付与可能なレジストカバー膜形成材料を提供することができる。
また、本発明によると、前記レジスト膜を前記液体から有効に保護して、前記レジスト膜の機能を損なうことなく、またレンズ汚れの発生を抑制して液浸露光により高精細に露光を行うことができ、微細かつ高精細なレジストパターンを簡便かつ効率的に形成することができるレジストパターンの形成方法を提供することができる。
また、本発明によると、前記レジスト膜の機能を損なうことなく、前記レンズ汚れの発生を抑制して液浸露光により微細かつ高精細なレジストパターンを形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細な配線パターンを有し、高性能な半導体装置を提供することができる。
(レジストカバー膜形成材料)
本発明のレジストカバー膜形成材料は、レジスト膜に対して液浸露光を行う際に該レジスト膜をカバーするレジストカバー膜を形成するのに用いられ、該レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させる。
前記レジストカバー膜形成材料としては、前記露光対象表面の表面エネルギーを20mN/m以上低下させるものである限り特に制限はなく、目的に応じて適宜選択することができるが、前記露光対象表面の表面エネルギーを25mN/m以上低下させるものであるのが好ましい。
前記露光対象表面の表面エネルギーが、前記レジストカバー膜の形成前後で20mN/m以上低下されると、前記露光対象表面の疎水性が向上され、前記レジスト膜の機能を損なうことなく、前記液浸露光を高精細に行うことができる。
前記レジストカバー膜形成後の前記露光対象表面の表面エネルギーとしては、特に制限はなく、目的に応じて適宜選択することができるが、低いほど好ましく、例えば、30mN/m以下が好ましく、20mN/m以下がより好ましい。
前記レジストカバー膜形成後の前記露光対象表面の表面エネルギーが、30mN/mを超えると、該露光対象表面の疎水性に劣り、レジスト成分が溶け出し、前記レジスト膜の機能が低下することがあるほか、前記溶け出したレジスト成分により液浸露光装置のレンズが汚れ、露光不良による解像度の低下が生ずることがある。
なお、前記露光対象表面は、露光対象となる膜の最表面を意味し、前記レジストカバー膜の形成前において、露光対象となる膜が前記レジスト膜のみから形成される場合には、該レジスト膜の表面であり、前記レジスト膜上に反射防止膜等のその他の膜を有する積層膜である場合には、該積層膜の最外部に位置する膜の表面である。一方、レジストカバー膜形成後は、該レジストカバー膜の表面が前記露光対象表面となる。
前記露光対象表面の表面エネルギーの測定方法としては、例えば、接触角計(「CA−QI」;協和界面科学製)を用い、前記露光対象表面の、例えば純水に対する接触角を測定することにより求めることができる。
前記レジストカバー膜形成材料の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、両親媒性物質を少なくとも含むのが好ましく、更に必要に応じて、適宜選択したその他の成分を含んでいてもよい。
前記両親媒性物質を含むと、後述する本発明のレジストパターンの形成方法において、露光対象表面と該両親媒性物質における親水部との相互作用により、容易にレジストカバー膜を形成することができ、前記両親媒性物質における疎水部により、前記露光対象表面に疎水性を付与することができる。
−両親媒性物質−
前記両親媒性物質としては、一つの分子中に親水部と疎水部とを併せもつ限り特に制限はなく、目的に応じて適宜選択することができるが、フッ素を少なくとも含むのが好ましい。一般に、炭化水素の水素をフッ素に置換することにより、前記露光対象表面の表面エネルギーを減少させる効果を大きくすることができる点で有利である。
また、前記両親媒性物質は極性基を有するのが好ましい。この場合、該極性基により前記両親媒性物質が前記露光対象表面に対して容易に相互作用される。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、OH基、CN基、フッ素原子、塩素原子などが挙げられる。これらの中でも、親水性の膜に対して容易に相互作用可能な点で、OH基が好ましい。
前記両親媒性物質は、直鎖状化合物であり、該直鎖の末端の少なくとも一方に前記極性基を有するのが好ましい。該直鎖の片末端あるいは両末端に前記極性基が存在すると、前記相互作用が容易に行われる点で有利である。
前記直鎖状化合物における前記極性基の結合位置としては、前記直鎖の両末端における炭素原子に結合して位置していてもよいし、前記直鎖の片末端における炭素原子に結合して位置していてもよい。前記直鎖の長さにより異なるが、例えば、前者の場合、両末端に位置する前記極性基が親水性の膜に対して相互作用し、前記直鎖状化合物が円弧状に該膜の表面に対して存在し、後者の場合、片末端に位置する前記極性基が親水性の膜に対して相互作用し、前記直鎖状化合物が該膜の表面に対向する方向に直線状に存在する。
前記両親媒性物質の具体例としては、193nmの波長を有するArFエキシマレーザー光や、157nmの波長を有するFエキシマレーザー光に対する吸収性が小さく、レジスト膜上に形成して露光した場合でも、これらのレーザー光を透過してレジストパターンの形成を行うことができる点で、例えば、下記一般式(1)で表される物質が好適に挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
前記一般式(1)中、Rは、互いに同一であってもよいし、異なっていてもよく、下記構造式(1)から(3)のいずれかで表される基である。mは1以上の整数を表し、前記レジスト膜を液浸露光に用いられる液体から有効に保護することができる疎水性表面が得られる点で、5以上が好ましく、末端極性基とのバランスから両親媒性を得られる点で、10〜50がより好ましい。
前記一般式(1)で表される両親媒性物質の平均分子量としては、親水性膜への吸着性に優れる点で、例えば、2,000〜6,000が好ましい。
ただし、前記構造式(2)中、nは1以上の整数を表し、フッ素の含有量を高くするためには、1が好ましいが、副生成物であるnが2〜10のものが含まれていてもよい。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤が挙げられる。
前記その他の成分の前記レジストカバー膜形成材料における含有量としては、前記両親媒性物質等の種類や含有量などに応じて適宜決定することができる。
−使用など−
本発明のレジストカバー膜形成材料は、レジスト膜を少なくとも有する膜上に塗布して使用するのが好ましく、該塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記レジストカバー膜形成材料を溶剤に溶解させて得られる塗布液をスピンコート法により塗布する方法が挙げられる。
前記レジストカバー膜形成材料の前記塗布液における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、0.01〜1.0質量%が好ましく、0.05〜0.2質量%がより好ましい。
前記含有量が、0.01質量%未満であると、ピンホールが発生する等、成膜性が悪化することがあり、1.0質量%を超えると、吸着する前記両親媒性物質によるレジストカバー膜の厚みが増大し、露光光が透過し難くなり、解像度が低下することがある。
前記レジストカバー膜形成材料がレジスト膜を少なくとも有する膜上に塗布されると、該膜上にレジストカバー膜が形成される。このとき、前記レジストカバー膜形成材料が、前記露光対象表面の表面エネルギーを20mN/m以上低下させるので、前記露光対象表面の疎水性が向上される。また、前記レジストカバー膜形成材料が特定の前記両親媒性物質を含むと、193nmの波長を有するArFエキシマレーザー光や、157nmの波長を有するFエキシマレーザー光に対する吸収性が小さいため、前記レジスト膜上に塗布して露光した場合にも、レジストパターンを形成することができる。更に前記両親媒性物質がフッ素を少なくとも含む場合、フッ素を含む溶剤を用いて容易に除去することができる。
また、レジストカバー膜の露光光透過率としては、例えば、厚みが10nmのときに、例えば、95%以上であるのが好ましく、99%以上であるのがより好ましい。前記露光光透過率が95%未満であると、露光光透過率が小さいため、レジスト膜に対して高精細に露光を行うことができず、微細かつ高精細なレジストパターンが得られないことがある。
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、KrFエキシマレーザー光、ArFエキシマレーザー光、Fエキシマレーザー光、などが挙げられる。これらの中でも、高精細なレジストパターンの形成が可能な点で、260nm以下の短波長を有するのが好ましく、例えば、ArFエキシマレーザー光(193nm)、Fエキシマレーザー光(157nm)などが好ましい。
−レジスト膜形成材料−
前記レジスト膜(本発明のレジストカバー膜形成材料が塗布されるレジスト膜)の材料としては、特に制限はなく、公知のレジスト材料の中から目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、KrFエキシマレーザー、ArFエキシマレーザー、Fエキシマレーザーなどでパターニング可能なKrFレジスト、ArFレジスト、Fレジストなどが好適に挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、KrFレジスト、ArFレジスト、アクリル系樹脂を含んでなるレジスト、などが好ましく、より微細なパターニング、スループットの向上等の観点からは、解像限界の延伸が急務とされているArFレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかがより好ましい。
前記レジスト膜形成材料の具体例としては、ノボラック系レジスト、PHS系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系(COMA系)レジスト、シクロオレフィン系レジスト、ハイブリッド系(脂環族アクリル系−COMA系共重合体)レジストなどが挙げられる。これらは、フッ素修飾等されていてもよい。
なお、前記レジスト膜(前記レジスト膜形成材料)は、酸発生剤を含んでいてもよい。この場合、前記液浸露光の際に、前記レジスト膜から前記発生剤からの酸性分が溶け出し、前記レジスト膜の特性を劣化させるが、本発明の前記レジストカバー膜形成材料によるレジストカバー膜を形成することにより、前記レジスト膜の特性劣化を効果的に抑制することができる。
前記レジスト膜の形成方法、大きさ、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができ、特に厚みについては、加工対象である被加工表面、エッチング条件等により適宜決定することができるが、一般に0.1〜2μm程度である。
本発明のレジストカバー膜形成材料は、液浸露光技術において、露光装置の投影レンズとウエハとの間に満たされた高屈折率液体からレジスト膜を保護するレジストカバー膜を形成するのに好適に使用することができ、以下の本発明のレジストパターンの形成方法及び半導体装置の製造方法におけるレジストカバー膜に特に好適に使用することができる。
(レジストパターンの形成方法)
本発明のレジストパターンの形成方法においては、被加工表面上にレジスト膜を少なくとも有する膜を形成した後、該膜上に、レジストカバー膜形成材料を用いてレジストカバー膜を形成し、該レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射し、現像することを含み、更に必要に応じて適宜選択したその他の処理を含む。
<レジスト膜形成工程>
前記レジスト膜形成工程は、前記被加工表面上にレジスト膜を少なくとも有する膜を形成する工程である。
前記レジスト膜を少なくとも有する膜は、前記レジスト膜を少なくとも有する限り、その他の膜を有していてもよく、該その他の膜としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、反射防止膜などが挙げられる。
前記レジスト膜の材料としては、本発明の前記レジストカバー膜形成材料において上述したものが好適に挙げられる。
前記反射防止膜は、前記レジスト膜の表面を覆うように形成される膜であり、前記露光光が被加工面から反射して生ずる定在波によりハレーションが起こるのを防ぐ機能を有する。
前記反射防止膜の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アクリル酸などが挙げられる。
なお、前記反射防止膜の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、40〜200nmが好ましい。
前記反射防止膜の厚みが、40nm未満であると、ピンホール等の膜欠陥が多発することがあり、200nmを超えると、前記露光光の透過率が低下することがある。
前記レジスト膜及び前記反射防止膜は、公知の方法、例えば塗布等により形成することができる。
前記被加工表面(基材)としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト膜が半導体装置等に形成される場合には、該被加工表面(基材)としては、半導体基材表面が挙げられ、具体的には、シリコンウエハ等の基板、各種酸化膜などが好適に挙げられる。
<レジストカバー膜形成工程>
前記レジストカバー膜形成工程は、前記レジスト膜を少なくとも有する膜上に、前記レジスト膜に対して液浸露光を行う際に該レジスト膜をカバーするレジストカバー膜を形成するのに用いられ、該レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させるレジストカバー膜形成材料を用いてレジストカバー膜を形成する工程であり、本発明の前記レジストカバー膜形成材料を用いて前記レジストカバー膜を形成するのが好ましい。
前記レジストカバー膜形成材料として、本発明の前記レジストカバー膜形成材料を用いると、前記露光対象表面の表面エネルギーを低下させることができ、前記露光対象表面の疎水性を向上させることができるため、前記露光対象表面を液浸露光用の液体から有効に保護して、レジストの特性劣化及び前記レンズ汚れの発生を抑制することができ、液浸露光を高精細に行うことができる。
前記レジストカバー膜形成工程においては、前記レジストカバー膜形成後の前記露光対象表面の表面エネルギーが30mN/m以下であるのが好ましく、20mN/m以下がより好ましい。
前記レジストカバー膜形成後の前記露光対象表面の表面エネルギーが、30mN/mを超えると、該露光対象表面の疎水性に劣り、前記レジスト成分が溶け出し、前記レジスト膜の機能が低下することがあるほか、前記溶け出したレジスト成分により液浸露光装置のレンズが汚れ、露光不良による解像度の低下が生ずることがある。
なお、前記露光対象表面の詳細については、前記レジストカバー膜形成材料において、上述した通りである。
前記レジストカバー膜の形成は、前記レジスト膜を少なくとも有する膜の表面に、レジストカバー膜形成材料を相互作用させることにより行われるのが好ましい。
前記レジストカバー膜形成材料としては、本発明の前記レジストカバー膜形成材料において上述したものが挙げられ、特に、前記両親媒性物質を少なくとも含むのが好ましい。
前記相互作用の態様としては、特に制限はなく、目的に応じて適宜選択することができるが、化学吸着及び物理吸着の少なくともいずれかであるのが好ましい。
前記化学吸着としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、共有結合、水素結合、配位結合、イオン結合、などが挙げられる。
前記物理吸着としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、例えば分子間力(ファン・デル・ワールス力)、粘着などが挙げられる。
前記レジストカバー膜形成材料が、前記両親媒性物質を含む場合、該両親媒性物質における親水部が、前記レジスト膜を少なくとも有する膜の表面と相互作用し、該膜の表面上に、前記両親媒性物質が規則的に配置されてなる。その結果、前記両親媒性物質における疎水部が、前記膜の最表面に配置され、前記露光対象表面を構成する。このため、前記露光対象表面の疎水性が向上され、前記レジスト膜の特性劣化が抑制される。
特に、前記両親媒性物質を用い、相互作用により該両親媒性の一分子膜を形成させると、無欠陥の超薄膜(例えばLB膜)のレジストカバー膜を形成させることができる。
前記レジストカバー膜の形成は、塗布により行うのが好ましく、該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができるが、回転塗布により行うのが好ましく、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が100〜10,000rpm程度であり、800〜5,000rpmが好ましく、時間が1秒〜10分程度であり、1秒〜90秒が好ましい。
前記塗布は、前記レジストカバー膜と溶剤とを含む溶液(塗布液)を用いて行うことができ、該レジストカバー膜形成材料が、上記両親媒性物質を含む場合、該両親媒性物質を溶剤に溶解させて得られる溶液を用いるのが好ましい。
前記溶剤としては、前記両親媒性物質を溶解可能である限り特に制限はなく、目的に応じて適宜選択することができるが、フッ素を含むのが好ましい。この場合、前記レジスト膜を溶解させることなく前記レジストカバー膜を形成することができる点で有利である。該フッ素を含む溶剤としては、例えば、H−GALDEN(ソルベイソレクシス社製)、FC−77(住友3M製)などが挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
前記溶剤の前記レジストカバー膜形成材料に対する使用量としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、0.01〜1.0質量%が好ましく、0.05〜0.2質量%がより好ましい。前記使用量が0.01質量%未満であると、ピンホールが発生する等、成膜性が悪化することがあり、1.0質量%を超えると、露光光が透過し難くなり、解像度が低下することがある。
前記塗布の際乃至その後で、塗布した前記レジストカバー膜形成材料をベーク(加温及び乾燥)するのが好ましい。
なお、前記ベーク(加温及び乾燥)の条件、方法などとしては、前記レジスト膜を軟化させない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、その温度としては、40〜150℃程度が好ましく、80〜120℃がより好ましく、また、その時間としては、10秒〜5分程度が好ましく、30秒〜90秒がより好ましい。
また、前記レジストカバー膜の形成は、前記レジストカバー膜形成材料における前記両親媒性物質の蒸気に、前記レジスト膜を暴露することにより行ってもよい。この場合、前記両親媒性物質と、前記レジスト膜を少なくとも有する膜の表面に存在する親水部との前記相互作用が速やかに行われるため、容易にレジストカバー膜を形成することができる。
前記レジストカバー膜の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、20nm以下が好ましく、1〜10nmがより好ましい。
前記厚みが20nmを超えると、ArFエキシマレーザー光やFエキシマレーザー光の透過率が低下し、解像性や露光感度が低下することがある。一方、前記厚みが1nm未満であると、ピンホールなどの欠陥が生じ易くなることがある。
前記レジストカバー膜の厚みは、例えば、X線光電子分光法(ESCA)のC1sスペクトル及び赤外分光光度計(「JIR−100」;日本電子製)により、CFの伸縮振動の吸収強度を測定することにより求めることができる。
<液浸露光工程>
前記液浸露光工程は、前記レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射する工程である。
前記液浸露光は、公知の液浸露光装置により好適に行うことができ、前記レジストカバー膜を介して前記レジスト膜に対し前記露光光が照射されることにより行われる。該露光光の照射は、前記レジスト膜の一部の領域に対して行われることにより、該一部の領域が硬化され、後述の現像工程において、該硬化させた一部の領域以外の未硬化領域が除去されてレジストパターンが形成される。
前記液浸露光は、縮小投影により行われるのが好ましく、ステッパーの投影レンズとしては、縮小投影レンズが好適に使用可能である。
前記液浸露光に用いられ、ステッパーの投影レンズとウエハとの間に満たされる液体としては、特に制限はなく、目的に応じて適宜選択することができるが、高解像度を得るためには、空気の屈折率(屈折率=1)よりも高い屈折率を有する液体であるのが好ましい。
前記屈折率が1よりも大きい液体としては、特に制限はなく、目的に応じて適宜選択することができるが、水を少なくとも含む液体が好ましく、例えば、塩化セシウム水溶液、水、純水(屈折率=1.44)などが好適に挙げられる。これらの中でも、純水が好ましい。
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができるが、短波長の光であるのが好ましく、例えば、KrFエキシマレーザー光(248nm)、ArFエキシマレーザー光(193nm)、Fエキシマレーザー光(157nm)などが挙げられる。これらの中でも、高精細なレジストパターンが得られる点で、260nm以下の短波長を有するのが好ましく、ArFエキシマレーザー光、Fエキシマレーザー光が好ましい。
<現像工程>
前記現像工程は、前記液浸露光工程により前記レジストカバー膜を介して前記レジスト膜を露光し、該レジスト膜の露光した領域を硬化させた後、未硬化領域を除去することにより現像し、レジストパターンを形成する工程である。
前記未硬化領域の除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、現像液を用いて除去する方法などが挙げられる。
前記現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジストカバー膜を、前記レジスト膜の未硬化領域と同時に溶解除去することができるものが好ましく、例えば、水酸化テトラメチルアンモニウム水溶液などが好適に挙げられる。該現像液による現像を行うことにより、前記レジスト膜の前記露光光が照射されていない部分と共に前記レジストカバー膜が溶解除去され、レジストパターンが形成(現像)される。
前記現像は、前記レジストカバー膜を除去してから行ってもよい。この場合、前記レジストカバー膜の除去には、剥離液を用いるのが好ましい。
前記剥離液としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジストカバー膜を容易に除去することができる点で、フッ素を少なくとも含む溶剤であるのが好ましく、例えば、H−GALDEN(ソルベイソレクシス社製)、FC−77(住友3M製)などが好適に挙げられる。
前記レジストカバー膜を除去した後に、前記現像を行う場合、使用する現像液としては、特に制限はなく、目的に応じて公知の現像液の中から適宜選択することができ、例えば、アルカリ現像液を使用することができる。
ここで、本発明のレジストパターンの形成方法の一例を、以下に図面を参照しながら説明する。
図1に示すように、被加工表面(基板)1上にレジスト形成材料を塗布してレジスト膜2を形成した後、該レジスト膜2の表面にレジストカバー膜形成材料を塗布し、ベーク(加温及び乾燥)をしてレジストカバー膜3を形成する。そして、レジスト膜2及びレジストカバー膜3が形成された被加工基板1と、図2に示す液浸露光装置5とを用いて露光する。
図2は、液浸露光装置の一例を示す概略説明図である。該液浸露光装置5は、投影レンズ6を有するステッパー(逐次移動露光装置)と、ウエハステージ7とを備えている。ウエハステージ7は、被加工基板1が搭載可能に設けられており、また、投影レンズ6とウエハステージ7上の被加工基板1との間には、媒質(液体)8が満たされるようになっている。ステッパーの解像度は、下記式(1)で表され、光源の波長が短かければ短いほど、また、投影レンズ6のNA(投影レンズ6の明るさN.A.(開口数))が大きければ大きいほど高い解像度が得られる。
解像度=k(プロセス係数)×λ(光源からの光の波長)/NA(開口数)・・・式(1)
前記式(1)中、NAは、次式、NA=n×sinθ、により求めることができる。図2中、X部分の拡大図を図3に示す。図3に示すように、nは露光光が通過する媒質(液体)8の屈折率を表し、θは露光光が形成する角度を表す。通常の露光方法では、露光光が通過する媒質は空気であるため、屈折率n=1であり、投影レンズ(縮小投影レンズ)6の開口数NAは理論的には最高でも1.0未満であり、実際には0.9程度(θ=65°)にとどまる。一方、液浸露光装置5では、媒質8として、屈折率nが1より大きい液体を使用することにより、nを拡大することとなり、同一の露光光の入射角θでは、最小解像寸法を1/nに縮小させることができ、同一の開口数NAでは、θを小さくさせることができ、焦点深度をn倍に拡大させることができる。例えば、媒質8として純水を利用すると、光源がArFである場合には、n=1.44であり、NAを1.44倍にまで増加させることができ、より微細なパターンを形成することができる。
このような液浸露光装置5のウエハステージ7上に被加工基板1を載せ、レジストカバー膜3を介してレジスト膜2に対し、露光光(例えば、ArFエキシマレーザー光)をパターン状に照射して露光する。次いで、アルカリ現像処理を行うと、図4に示すように、レジストカバー膜3と、レジスト膜2の内、ArFエキシマレーザー光が照射されなかった領域とが溶解除去され、被加工基板1上にレジストパターン4が形成(現像)される。
本発明のレジストパターンの形成方法によると、前記レジスト膜を前記液体から有効に保護して、前記レジスト膜の機能を損なうことなく、またレンズ汚れの発生を抑制して液浸露光により高精細に露光を行うことができ、微細かつ高精細なレジストパターンを簡便かつ効率的に形成することができるので、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置などの製造に好適に適用することができ、本発明の半導体装置の製造方法に好適に用いることができる。
(半導体装置の製造方法)
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
<レジストパターン形成工程>
前記レジストパターン形成工程は、被加工表面上に、本発明の前記レジストパターン形成方法を用いてレジストパターンを形成する工程である。即ち、前記レジスト膜を少なくとも有する膜を形成した後、該膜上に、形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させるレジストカバー膜を形成し、該レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射し、現像することによりレジストパターンを形成する工程である。該レジストパターン形成工程により、前記被加工表面上にレジストパターンが形成される。
該レジストパターン形成工程における詳細は、本発明の前記レジストパターンの形成方法と同様である。
なお、前記被加工表面としては、半導体装置等における各種部材の表面層が挙げられるが、シリコンウエハ等の基板乃至その表面、各種酸化膜などが好適に挙げられる。前記液浸露光の方法は上述した通りである。前記レジストパターンは上述した通りである。
<パターニング工程>
前記パターニング工程は、前記レジストパターンをマスクとして用いて(マスクパターンなどとして用いて)、エッチングにより前記被加工表面をパターニングする工程である。
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の半導体装置の製造方法によると、前記レジスト膜の機能を損なうことなく、レンズ汚れの発生を抑制して液浸露光により高精細に露光を行うことができ、微細かつ高精細なレジストパターンを簡便かつ効率的に形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置、例えば、フラッシュメモリ、DRAM、FRAM、など効率的に量産することができる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
(実施例1)
−レジストカバー膜形成材料の調製−
含フッ素潤滑剤(ソルベイソレクシス社製)を原料として、超臨界抽出装置(「SCF−201」;日本分光製)を用い、炭酸ガスによる超臨界抽出を行い、下記一般式(1)で表される、平均分子量4,000の両親媒性物質(レジストカバー膜形成材料(1))を調製した。
ただし、前記一般式(1)中、Rは、下記構造式(1)で表される基と下記構造式(3)で表される基とを、1:1の割合で有する。mは30である。
−レジストパターンの形成−
シリコン基板上に、ArFエキシマレーザー光用レジスト材料(「AX5910」;住友化学製)を、300nmの厚みとなるように回転塗布した後、110℃にて60秒間ベークを行い、レジスト膜を形成した。次いで、該レジスト膜上に、前記レジストカバー膜形成材料(1)を、フッ素系溶剤(「FC−77」;住友3M製)に溶解させて0.1質量%濃度に調製した塗布液を、スピンコート法により、2,500rpm、1分の条件で回転塗布した。すると、前記両親媒性物質における親水部がレジスト膜表面と相互作用し、該レジスト膜表面に吸着した。110℃のホットプレートで60秒間ベークして、レジストカバー膜を形成した。
得られたレジストカバー膜の厚みを、X線光電子分光法(ESCA)のC1sスペクトル、及び赤外分光光度計(「JIR−100」;日本電子製)を用い、CFの伸縮振動の吸収強度を測定することにより求めたところ、膜厚は1.8nmであった。
また、レジストカバー膜形成前後の露光対象表面の表面エネルギー変化を、接触角計(「CA−QI」;協和界面科学製)を用いて測定した接触角の変化により求めた。
レジストカバー膜形成前の露光対象表面としてのレジスト膜表面の純水に対する接触角は70°であり、表面エネルギーは45mN/m以上であった。一方、レジストカバー膜形成後の露光対象表面としてのレジストカバー膜表面の純水に対する接触角は112°であり、表面エネルギーは20mN/m以下であった。したがって、レジストカバー膜形成前後で、露光対象表面の表面エネルギーが25mN/m以上低下しており、露光対象表面が疎水化されたことが判った。
前記液浸露光装置(液浸式ArFスキャナー;開口数NA=0.85)を用い、前記レジストカバー膜を介して前記レジスト膜を露光した後、110℃にて60秒間ベークを行った。なお、液浸露光の媒質として水を、露光光としてArFエキシマレーザー光(波長193nm)を、それぞれ用いた。次いで、剥離液としてフッ素系溶剤(「H−GALDEN」;ソルベイソレクシス社製)を用い、前記レジストカバー膜を除去した。その後、前記レジスト膜に対して、2.38質量%TMAH水溶液でアルカリ現像を行い、前記レジスト膜の未露光部分を溶解除去した。その結果、露光量40mJ/cmで、70nmのラインパターン(レジストパターン)が得られた。なお、実施例1において、液浸式ではない露光装置(ArFスキャナー;開口数NA=0.85)を用いて、露光を行うと、90nmのラインパターンが得られた。
また、前記レジストカバー膜形成後の露光対象表面(レジストカバー膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜からの汚染物の溶出は検出限界以下であり、また、上記露光操作を5000回繰り返しても投影レンズを透過後の光強度にも全く変化は観られず、レンズ汚れは生じていなかった。
(比較例1)
実施例1において、前記レジストカバー膜を形成しなかった以外は、実施例1と同様にしてレジストパターンを形成した。その結果、露光量42mJ/cmで、75nmのラインパターン(レジストパターン)が得られた。
また、露光対象表面(レジスト膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜が含有する酸発生剤の1.5質量%が純水中に溶出し、上記露光操作を5000回繰り返すと、投影レンズを透過後の光強度が0.5%減少し、レンズ汚れが発生していた。
(実施例2)
レジストカバー膜形成材料として、下記一般式(1)で表される、平均分子量2,600の両親媒性物質(レジストカバー膜形成材料(2))を用いた。
ただし、前記一般式(1)中、Rは、下記構造式(1)で表される基である。mは1〜3の混合物である。
−レジストパターンの形成−
シリコン基板上に、ArFエキシマレーザー光用レジスト材料(「AR1244」;JSR社製)を、300nmの厚みとなるように回転塗布した後、115℃にて60秒間ベークを行い、レジスト膜を形成した。次いで、該レジスト膜上に、前記レジストカバー膜形成材料(2)を、フッ素系溶剤(「H−GALDEN」;ソルベイソレクシス社製)に溶解させて0.1質量%濃度に調製した塗布液を、スピンコート法により、2,000rpm、1分の条件で回転塗布した。すると、前記両親媒性物質における親水部がレジスト膜表面と相互作用し、該レジスト膜表面に吸着した。110℃のホットプレートで60秒間ベークして、レジストカバー膜を形成した。
得られたレジストカバー膜の厚みを、X線光電子分光法(ESCA)のC1sスペクトル、及び赤外分光光度計(「JIR−100」;日本電子製)を用い、CFの伸縮振動の吸収強度を測定することにより求めたところ、膜厚は2.3nmであった。
また、レジストカバー膜形成前後の露光対象表面の表面エネルギー変化を、接触角計(「CA−QI」;協和界面科学製)を用いて測定した接触角の変化により求めた。
レジストカバー膜形成前の露光対象表面としてのレジスト膜表面の純水に対する接触角は70°であり、表面エネルギーは48mN/mであった。一方、レジストカバー膜形成後の露光対象表面としてのレジストカバー膜表面の純水に対する接触角は112°であり、表面エネルギーは18mN/mであった。したがって、レジストカバー膜形成前後で、露光対象表面の表面エネルギーが30mN/m低下しており、露光対象表面が疎水化されたことが判った。
前記液浸露光装置(液浸式ArFスキャナー;開口数NA=0.85)を用い、前記レジストカバー膜を介して前記レジスト膜を露光した後、110℃にて60秒間ベークを行った。なお、液浸露光の媒質として水を、露光光としてArFエキシマレーザー光(波長193nm)を、それぞれ用いた。次いで、前記剥離液としてフッ素系溶剤(「H−GALDEN」;ソルベイソレクシス社製)を用い、レジストカバー膜上にスピンオフすることにより前記レジストカバー膜を除去した。その後、前記レジスト膜に対して、2.38質量%TMAH水溶液でアルカリ現像を行い、前記レジスト膜の未露光部分を溶解除去した。その結果、露光量32mJ/cmで、65nmのラインパターン(レジストパターン)が得られた。なお、実施例2において、液浸式ではない露光装置(ArFスキャナー;開口数NA=0.85)を用いて、露光を行うと、85nmのラインパターンが得られた。
また、前記レジストカバー膜形成後の露光対象表面(レジストカバー膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜からの汚染物の溶出は検出限界以下であり、また、上記露光操作を5000回繰り返しても投影レンズを透過後の光強度にも全く変化は観られず、レンズ汚れは生じていなかった。
(比較例2)
実施例2において、前記レジストカバー膜を形成しなかった以外は、実施例2と同様にしてレジストパターンを形成した。その結果、露光量34mJ/cmで、70nmのラインパターン(レジストパターン)が得られた。
また、露光対象表面(レジスト膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜が含有する酸発生剤の3質量%が純水中に溶出し、上記露光操作を5000回繰り返すと、投影レンズを透過後の光強度が1.0%減少し、レンズ汚れが発生していた。
(実施例3)
レジストカバー膜形成材料として、下記一般式(1)で表される、平均分子量2,000の両親媒性物質(「フォンブリン Z−Dol」;ソルベイソレクシス社製):レジストカバー膜形成材料(3))を用いた。
ただし、前記一般式(1)中、Rは、下記構造式(4)で表される基である。mは1〜3の混合物である。
−レジストパターンの形成−
シリコン基板上に、ArFエキシマレーザー光用レジスト材料(「AR1244」;JSR社製)を、300nmの厚みとなるように回転塗布した後、115℃にて60秒間ベークを行い、レジスト膜を形成した。次いで、前記レジストカバー膜形成材料(3)を開放した容器に入れ、該容器と共に、前記レジスト膜が形成されたシリコン基板をオーブンに入れ、90℃にて30分間ベークを行った。すると、前記両親媒性物質の蒸気が前記レジスト膜表面に暴露され、前記両親媒性物質における親水部が該レジスト膜表面に吸着し、レジストカバー膜が形成された。
得られたレジストカバー膜の厚みを、X線光電子分光法(ESCA)のC1sスペクトル、及び赤外分光光度計(「JIR−100」;日本電子製)を用い、CFの伸縮振動の吸収強度を測定することにより求めたところ、膜厚は1.5nmであった。
また、レジストカバー膜形成前後の露光対象表面の表面エネルギー変化を、接触角計(「CA−QI」;協和界面科学製)を用いて測定した接触角の変化により求めた。
レジストカバー膜形成前の露光対象表面としてのレジスト膜表面の純水に対する接触角は70°であり、表面エネルギーは48mN/mであった。一方、レジストカバー膜形成後の露光対象表面としてのレジストカバー膜表面の純水に対する接触角は110°であり、表面エネルギーは19mN/mであった。したがって、レジストカバー膜形成前後で、露光対象表面の表面エネルギーが29mN/m低下しており、露光対象表面が疎水化されたことが判った。
前記液浸露光装置(液浸式ArFスキャナー;開口数NA=0.85)を用い、前記レジストカバー膜を介して前記レジスト膜を露光した後、110℃にて60秒間ベークを行った。なお、液浸露光の媒質として水を、露光光としてArFエキシマレーザー光(波長193nm)を、それぞれ用いた。次いで、前記剥離液としてフッ素系溶剤(「H−GALDEN」;ソルベイソレクシス社製)を用い、レジストカバー膜上にスピンオフすることにより前記レジストカバー膜を除去した。その後、前記レジスト膜に対して、2.38質量%TMAH水溶液でアルカリ現像を行い、前記レジスト膜の未露光部分を溶解除去した。その結果、露光量32mJ/cmで、65nmのラインパターン(レジストパターン)が得られた。なお、実施例3において、液浸式ではない露光装置(ArFスキャナー;開口数NA=0.85)を用いて、露光を行うと、85nmのラインパターンが得られた。
また、前記レジストカバー膜形成後の露光対象表面(レジストカバー膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜からの汚染物の溶出は検出限界以下であり、また、上記露光操作を5000回繰り返しても投影レンズを透過後の光強度にも全く変化は見られず、レンズ汚れは生じていなかった。
(比較例3)
実施例3において、前記レジストカバー膜を形成しなかった以外は、実施例3と同様にしてレジストパターンを形成した。その結果、露光量34mJ/cmで、70nmのラインパターン(レジストパターン)が得られた。
また、露光対象表面(レジスト膜表面)上に純水を滴下し、10分間、純水のイオンクロマト分析を行ったところ、レジスト膜が含有する酸発生剤の1.5質量%が純水中に溶出し、投影レンズを透過後の光強度が1.0%減少し、レンズ汚れが発生していた。
得られた各レジストパターンについて、解像度、レジストカバー膜形成前後の接触角及び露光対象表面エネルギー、解像度(パターンサイズ)、並びに、レジスト成分の溶出の有無を表1に示した。
表1において、実施例1〜3では、前記レジスト膜上に前記レジストカバー膜を形成したので、露光対象表面の表面エネルギーが低下し、該露光対象表面が疎水化され、該レジストカバー膜を介して前記レジスト膜の液浸露光を行うと、レジスト成分の溶出及び投影レンズのレンズ汚れの発生がなく、解像度に優れ、微細かつ高精細なレジストパターンが得られることが判った。一方、比較例1〜3では、実施例1〜3において、それぞれ前記レジストカバー膜を形成しなかったので、レジスト成分が溶出し、投影レンズのレンズ汚れが発生し、レジストの特性劣化及びレンズ汚れにより解像度が低下し、高精細なレジストパターンが得られないことが判った。
(実施例4)
図5に示すように、シリコン基板11上に層間絶縁膜12を形成し、図6に示すように、層間絶縁膜12上にスパッタリング法によりチタン膜13を形成した。次に、図7に示すように、液浸露光法を用い、公知のフォトリソグラフィー技術によりレジストパターン14を形成し、これをマスクとして用い、反応性イオンエッチングによりチタン膜13をパターニングして開口部15aを形成した。引き続き、反応性イオンエッチングによりレジストパターン14を除去するととともに、図8に示すように、チタン膜13をマスクにして層間絶縁膜12に開口部15bを形成した。
次に、チタン膜13をウェット処理により除去し、図9に示すように層間絶縁膜12上にTiN膜16をスパッタリング法により形成し、続いて、TiN膜16上にCu膜17を電解めっき法で成膜した。次いで、図10に示すように、CMPにて開口部15b(図8)に相当する溝部のみにバリアメタルとCu膜(第一の金属膜)を残して平坦化し、第一層の配線17aを形成した。
次いで、図11に示すように、第一層の配線17aの上に層間絶縁膜18を形成した後、図5〜図10と同様にして、図12に示すように、第一層の配線17aを、後に形成する上層配線と接続するCuプラグ(第二の金属膜)19及びTiN膜16aを形成した。
上述の各工程を繰り返すことにより、図13に示すように、シリコン基板11上に第一層の配線17a、第二層の配線20、及び第三層の配線21を含む多層配線構造を備えた半導体装置を製造した。なお、図13においては、各層の配線の下層に形成したバリアメタル層は、図示を省略した。
この実施例4では、レジストパターン14が、本発明の前記レジストカバー膜形成材料により形成された前記レジストカバー膜を用いて液浸露光を行い、実施例1〜3における場合と同様にして製造したレジストパターンである。
(実施例5)
−フラッシュメモリ及びその製造−
実施例5は、本発明のレジストカバー膜形成材料を用いた半導体装置の製造方法の一例である。なお、この実施例5では、以下のレジスト膜26、27、29及び32が、本発明のレジストカバー膜形成材料を用いて実施例1〜4におけるのと同様の方法により形成されたものである。
図14及び図15は、FLOTOX型又はETOX型と呼ばれるFLOTOX型又はETOX型と呼ばれるFLASH EPROMの上面図(平面図)であり、図16〜図24は、該FLASH EPROMの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部(第1素子領域)であって、フローティングゲート電極を有するMOSトランジスタの形成される部分のゲート幅方向(図14及び図15におけるX方向)の断面(A方向断面)概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記X方向と直交するゲート長方向(図14及び図15におけるY方向)の断面(B方向断面)概略図であり、右図は周辺回路部(第2素子領域)のMOSトランジスタの形成される部分の断面(図14及び図15におけるA方向断面)概略図である。
まず、図16に示すように、p型のSi基板22上の素子分離領域に選択的にSiO膜によるフィールド酸化膜23を形成した。その後、メモリセル部(第1素子領域)のMOSトランジスタにおける第1ゲート絶縁膜24aを厚みが100〜300Å(10〜30nm)となるように熱酸化にてSiO膜により形成し、また別の工程で、周辺回路部(第2素子領域)のMOSトランジスタにおける第2ゲート絶縁膜24bを厚みが100〜500Å(10〜50nm)となるように熱酸化にてSiO膜により形成した。なお、第1ゲート絶縁膜24a及び第2ゲート絶縁膜24bを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
次に、前記メモリセル部(図16の左図及び中央図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部(図16の右図)をレジスト膜26によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第1閾値制御層25aを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
次に、前記周辺回路部(図17の右図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部(図17の左図及び中央図)をレジスト膜27によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第2閾値制御層25bを形成した。
次に、前記メモリセル部(図18の左図及び中央図)のMOSトランジスタのフローティングゲート電極、及び前記周辺回路部(図18の右図)のMOSトランジスタのゲート電極として、厚みが500〜2,000Å(50〜200nm)である第1ポリシリコン膜(第1導電体膜)28を全面に形成した。
その後、図19に示すように、マスクとして形成したレジスト膜29により第1ポリシリコン膜28をパターニングして前記メモリセル部(図19の左図及び中央図)のMOSトランジスタにおけるフローティングゲート電極28aを形成した。このとき、図19に示すように、X方向は最終的な寸法幅になるようにパターニングし、Y方向はパターニングせずS/D領域層となる領域はレジスト膜29により被覆されたままにした。
次に、(図20の左図及び中央図)に示すように、レジスト膜29を除去した後、フローティングゲート電極28aを被覆するようにして、SiO膜からなるキャパシタ絶縁膜30aを厚みが約200〜500Å(20〜50nm)となるように熱酸化にて形成した。このとき、前記周辺回路部(図20の右図)の第1ポリシリコン膜28上にもSiO膜からなるキャパシタ絶縁膜30bが形成される。なお、ここでは、キャパシタ絶縁膜30a及び30bはSiO膜のみで形成されているが、SiO膜及びSi膜が2〜3積層された複合膜で形成されていてもよい。
次に、図20に示すように、フローティングゲート電極28a及びキャパシタ絶縁膜30aを被覆するようにして、コントロールゲート電極となる第2ポリシリコン膜(第2導電体膜)31を厚みが500〜2,000Å(50〜200nm)となるように形成した。
次に、図21に示すように、前記メモリセル部(図21の左図及び中央図)をレジスト膜32によりマスクし、前記周辺回路部(図21の右図)の第2ポリシリコン膜31及びキャパシタ絶縁膜30bを順次、エッチングにより除去し、第1ポリシリコン膜28を表出させた。
次に、図22に示すように、前記メモリセル部(図22の左図及び中央図)の第2ポリシリコン膜31、キャパシタ絶縁膜30a及びX方向だけパターニングされている第1ポリシリコン膜28aに対し、レジスト膜32をマスクとして、第1ゲート部33aの最終的な寸法となるようにY方向のパターニングを行い、Y方向に幅約1μmのコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層を形成すると共に、前記周辺回路部(図22の右図)の第1ポリシリコン膜28に対し、レジスト膜32をマスクとして、第2ゲート部33bの最終的な寸法となるようにパターニングを行い、幅約1μmのゲート電極28bを形成した。
次に、前記メモリセル部(図23の左図及び中央図)のコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層をマスクとして、素子形成領域のSi基板22にドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、n型のS/D領域層35a及び35bを形成すると共に、前記周辺回路部(図23の右図)のゲート電極28bをマスクとして、素子形成領域のSi基板22にn型不純物としてドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、S/D領域層36a及び36bを形成した。
次に、前記メモリセル部(図24の左図及び中央図)の第1ゲート部33a及び前記周辺回路部(図24の右図)の第2ゲート部33bを、PSG膜による層間絶縁膜37を厚みが約5,000Å(500nm)となるようにして被覆形成した。
その後、S/D領域層35a及び35b並びにS/D領域層36a及び36b上に形成した層間絶縁膜37に、コンタクトホール38a及び38b並びにコンタクトホール39a及び39bを形成した後、S/D電極40a及び40b並びにS/D電極41a及び41bを形成した。
以上により、図24に示すように、半導体装置としてFLASH EPROMを製造した。
このFLASH EPROMにおいては、前記周辺回路部(図16〜図24における右図)の第2ゲート絶縁膜24bが形成後から終始、第1ポリシリコン膜28又はゲート電極28bにより被覆されている(図16〜図24における右図)ので、第2ゲート絶縁膜24bは最初に形成された時の厚みを保持したままである。このため、第2ゲート絶縁膜24bの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
なお、上記実施例では、第1ゲート部33aを形成するのに、まずゲート幅方向(図14及び図15におけるX方向)に所定幅でパターニングした後、ゲート長方向(図14及び図15におけるY方向)にパターニングして最終的な所定幅としているが、逆に、ゲート長方向(図14及び図15におけるY方向)に所定幅でパターニングした後、ゲート幅方向(図14及び図15におけるX方向)にパターニングして最終的な所定幅としてもよい。
図25〜図27に示すFLASH EPROMの製造例は、上記実施例において図26で示した工程の後が図25〜図27に示すように変更した以外は上記実施例と同様である。即ち、図25に示すように、前記メモリセル部(図25における左図及び中央図)の第2ポリシリコン膜31及び前記周辺回路部(図25の右図)の第1ポリシリコン膜28上に、タングステン(W)膜又はチタン(Ti)膜からなる高融点金属膜(第4導電体膜)42を厚みが約2,000Å(200nm)となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図25の後の工程、即ち図26〜図27に示す工程は、図22〜図24と同様に行った。図22〜図24と同様の工程については説明を省略し、図25〜図27においては図22〜図24と同じものは同記号で表示した。
以上により、図27に示すように、半導体装置としてFLASH EPROMを製造した。
このFLASH EPROMにおいては、コントロールゲート電極31a及びゲート電極28b上に、高融点金属膜(第4導電体膜)42a及び42bを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜(第4導電体膜)として高融点金属膜(第4導電体膜)42a及び42bを用いているが、チタンシリサイド(TiSi)膜等の高融点金属シリサイド膜を用いてもよい。
図28〜図30に示すFLASH EPROMの製造例は、上記実施例において、前記周辺回路部(第2素子領域)(図30における右図)の第2ゲート部33cも、前記メモリセル部(第1素子領域)(図28における左図及び中央図)の第1ゲート部33aと同様に、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)という構成にし、図29又は図30に示すように、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
ここでは、図29に示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52aを、例えば図28に示す第2ゲート部33cとは別の箇所、例えば絶縁膜54上に形成し、開口部52a内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53aを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。また、図30に示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)を貫通する開口部52bを形成して開口部52bの底部に下層の第1ポリシリコン膜28bを表出させた後、開口部52b内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53bを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。
このFLASH EPROMにおいては、前記周辺回路部の第2ゲート部33cは、前記メモリセル部の第1ゲート部33aと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第3導電体膜53a又は53bと、高融点金属膜(第4導電体膜)42とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
(実施例6)
−磁気ヘッドの製造−
実施例6は、本発明のレジストカバー膜形成材料を用いて形成したレジストパターンの応用例としての磁気ヘッドの製造に関する。なお、この実施例6では、以下のレジストパターン102及び126が、本発明のレジストカバー膜形成材料を用いて実施例1におけるのと同様の方法により形成されたものである。
図31〜図34は、磁気ヘッドの製造を説明するための工程図である。
まず、図31に示すように、層間絶縁層100上に、厚みが6μmとなるようにレジスト膜を形成し、露光、現像を行って、渦巻状の薄膜磁気コイル形成用の開口パターンを有するレジストパターン102を形成した。
次に、図32に示すように、層間絶縁層100上における、レジストパターン102上及びレジストパターン102が形成されていない部位、即ち開口部104の露出面上に、厚みが0.01μmであるTi密着膜と厚みが0.05μmであるCu密着膜とが積層されてなるメッキ被加工表面106を蒸着法により形成した。
次に、図33に示すように、層間絶縁層100上における、レジストパターン102が形成されていない部位、即ち開口部104の露出面上に形成されたメッキ被加工表面106の表面に、厚みが3μmであるCuメッキ膜からなる薄膜導体108を形成した。
次に、図34に示すように、レジストパターン102を溶解除去し層間絶縁層100上からリフトオフすると、薄膜導体108の渦巻状パターンによる薄膜磁気コイル110が形成される。
以上により磁気ヘッドを製造した。
ここで得られた磁気ヘッドは、本発明のレジストカバー膜形成材料を用いて液浸露光により形成されたレジストパターン102により渦巻状パターンが微細に形成されているので、薄膜磁気コイル110は微細かつ精細であり、しかも量産性に優れる。
図35〜図40は、他の磁気ヘッドの製造を説明するための工程図である。
図35示すように、セラミック製の非磁性基板112上にスパッタリング法によりギャップ層114を被覆形成した。なお、非磁性基板112上には、図示していないが予め酸化ケイ素による絶縁体層及びNi−Feパーマロイからなる導電性被加工表面がスパッタリング法により被覆形成され、更にNi−Feパーマロイからなる下部磁性層が形成されている。そして、図示しない前記下部磁性層の磁性先端部となる部分を除くギャップ層114上の所定領域に熱硬化樹脂により樹脂絶縁膜116を形成した。次に、樹脂絶縁膜116上にレジスト材を塗布してレジスト膜118を形成した。
次に、図36に示すように、レジスト膜118に露光、現像を行い、渦巻状パターンを形成した。そして、図37に示すように、この渦巻状パターンのレジスト膜118を数百℃で一時間程度熱硬化処理を行い、突起状の第1渦巻状パターン120を形成した。更に、その表面にCuからなる導電性被加工表面122を被覆形成した。
次に、図38に示すように、導電性被加工表面122上にレジスト材をスピンコート法により塗布してレジスト膜124を形成した後、レジスト膜124を第1渦巻状パターン120上にパターニングしてレジストパターン126を形成した。
次に、図39に示すように、導電性被加工表面122の露出面上に、即ちレジストパターン126が形成されていない部位上に、Cu導体層128をメッキ法により形成した。その後、図40に示すように、レジストパターン126を溶解除去することにより、導電性被加工表面122上からリフトオフし、Cu導体層128による渦巻状の薄膜磁気コイル130を形成した。
以上により、図41の平面図に示すような、樹脂絶縁膜116上に磁性層132を有し、表面に薄膜磁気コイル130が設けられた磁気ヘッドを製造した。
ここで得られた磁気ヘッドは、本発明のレジストカバー膜形成材料を用いて液浸露光法により形成されたレジストパターン126により渦巻状パターンが微細に形成されているので、薄膜磁気コイル130は微細かつ精細であり、しかも量産性に優れる。
本発明の好ましい態様を付記すると、以下の通りである。
(付記1) 被加工表面上にレジスト膜を少なくとも有する膜を形成した後、該膜上に、レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させるレジストカバー膜形成材料を用いてレジストカバー膜を形成し、該レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射し、現像することを特徴とするレジストパターンの形成方法。
(付記2) レジストカバー膜形成後の露光対象表面の表面エネルギーが30mN/m以下である付記1に記載のレジストパターンの形成方法。
(付記3) レジストカバー膜形成材料が、両親媒性物質を少なくとも含む付記1から2のいずれかに記載のレジストパターンの形成方法。
(付記4) レジストカバー膜の形成が、レジスト膜を少なくとも有する膜の表面に、レジストカバー膜形成材料を相互作用させることにより行われる付記1から3のいずれかに記載のレジストパターンの形成方法。
(付記5) 相互作用が、化学吸着及び物理吸着の少なくともいずれかである付記4に記載のレジストパターンの形成方法。
(付記6) 両親媒性物質が、フッ素を少なくとも含む化合物である付記3から5のいずれかに記載のレジストパターンの形成方法。
(付記7) 両親媒性物質が、極性基を少なくとも有する付記3から6のいずれかに記載のレジストパターンの形成方法。
(付記8) 両親媒性物質が直鎖状化合物であり、該直鎖の末端の少なくとも一方に極性基を有する付記7に記載のレジストパターンの形成方法。
(付記9) 両親媒性物質が、下記一般式(1)で表される付記3から8のいずれかに記載のレジストパターンの形成方法。
前記一般式(1)中、Rは、互いに同一であってもよいし、異なっていてもよく、下記構造式(1)から(3)のいずれかで表される基である。mは1以上の整数を表す。
ただし、前記構造式(2)中、nは1以上の整数を表す。
(付記10) レジスト膜が酸発生剤を少なくとも含む付記1から9のいずれかに記載のレジストパターンの形成方法。
(付記11) レジスト膜を少なくとも有する膜が、該レジスト膜上に反射防止膜を有する付記1から10のいずれかに記載のレジストパターンの形成方法。
(付記12) 液浸露光に用いられる露光光が、193nmの波長を有するArFエキシマレーザー光、及び157nmの波長を有するFエキシマレーザー光の少なくともいずれかである付記1から11のいずれかに記載のレジストパターンの形成方法。
(付記13) 液浸露光に用いられる液体の屈折率が1より大きい付記1から12のいずれかに記載のレジストパターンの形成方法。
(付記14) 液体が水を少なくとも含む付記13に記載のレジストパターンの形成方法。
(付記15) 液浸露光が、縮小投影により行われる付記1から14のいずれかに記載のレジストパターンの形成方法。
(付記16) レジストカバー膜の厚みが、20nm以下である付記1から15のいずれかに記載のレジストパターンの形成方法。
(付記17) レジストカバー膜の形成が、両親媒性物質を溶剤に溶解させて得られる溶液を、レジスト膜を少なくとも有する膜上に塗布することにより行われる付記3から16のいずれかに記載のレジストパターンの形成方法。
(付記18) 溶剤がフッ素を含む付記17に記載のレジストパターンの形成方法。
(付記19) レジストカバー膜の形成が、両親媒性物質の蒸気に、レジスト膜を少なくとも有する膜を暴露することにより行われる付記3から16のいずれかに記載のレジストパターンの形成方法。
(付記20) 現像が、レジストカバー膜の除去後に行われる付記1から19のいずれかに記載のレジストパターンの形成方法。
(付記21) レジストカバー膜の除去が、フッ素を少なくとも含む溶剤を用いて行われる付記20に記載のレジストパターンの形成方法。
(付記22) 被加工表面上に、付記1から21のいずれかに記載のレジストパターンの形成方法を用いてレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
(付記23) 付記22に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
(付記24) レジスト膜に対して液浸露光を行う際に該レジスト膜をカバーするレジストカバー膜を形成するのに用いられ、該レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させることを特徴とするレジストカバー膜形成材料。
(付記25) レジストカバー膜形成後の露光対象表面の表面エネルギーが30mN/m以下である付記24に記載のレジストカバー膜形成材料。
本発明のレジストカバー膜形成材料は、レジストカバー膜の形成前後で露光対象表面の表面エネルギーを低下させて疎水性を付与するので、露光装置の投影レンズとウエハとの間に屈折率nが1(空気の屈折率)よりも大きい媒質(液体)を満たすことにより解像度の向上を実現する液浸露光技術において、前記液体からレジスト膜を保護する液浸露光用のレジストカバー膜に好適に使用可能である。
本発明のレジストパターンの形成方法は、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置などの製造に好適に適用することができ、本発明の半導体装置の製造方法に好適に用いることができる。
本発明の半導体装置の製造方法は、本発明の半導体装置の製造に好適に用いることができる。本発明の半導体装置は、フラッシュメモリ、DRAM、FRAM、等を初めとする各種半導体装置の分野で好適に使用可能である。
図1は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジストカバー膜を形成した状態を表す。 図2は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、液浸露光装置の一例を表す。 図3は、図2に示す液浸露光装置の一部拡大図である。 図4は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジストカバー膜を用いて液浸露光した後、現像した状態を表す。 図5は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、シリコン基板上に層間絶縁膜を形成した状態を表す。 図6は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、図5に示す層間絶縁膜上にチタン膜を形成した状態を表す。 図7は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、チタン膜上にレジスト膜を形成し、チタン層にホールパターンを形成した状態を表す。 図8は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、ホールパターンを層間絶縁膜にも形成した状態を表す。 図9は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、ホールパターンを形成した層間絶縁膜上にCu膜を形成した状態を表す。 図10は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、ホールパターン上以外の層間絶縁膜上に堆積されたCuを除去した状態を表す。 図11は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、ホールパターン内に形成されたCuプラグ上及び層間絶縁膜上に層間絶縁膜を形成した状態を表す。 図12は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、表層としての層間絶縁膜にホールパターンを形成し、Cuプラグを形成した状態を表す。 図13は、本発明の半導体装置の製造方法の一例を説明するための概略図であり、三層構造の配線を形成した状態を表す。 図14は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図15は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図16は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図である。 図17は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図16の次のステップを表す。 図18は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図17の次のステップを表す。 図19は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図18の次のステップを表す。 図20は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図20の次のステップを表す。 図21は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図20の次のステップを表す。 図22は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図21の次のステップを表す。 図23は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図22の次のステップを表す。 図24は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図23の次のステップを表す。 図25は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図である。 図26は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図25の次のステップを表す。 図27は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図26の次のステップを表す。 図28は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図である。 図29は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図28の次のステップを表す。 図30は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図29の次のステップを表す。 図31は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図である。 図32は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図31の次のステップを表す。 図33は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図32の次のステップを表す。 図34は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図33の次のステップを表す。 図35は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図34の次のステップを表す。 図36は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図35の次のステップを表す。 図37は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図36の次のステップを表す。 図38は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図37の次のステップを表す。 図39は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図38の次のステップを表す。 図40は、本発明のレジストカバー膜形成材料を用いて液浸露光により形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図39の次のステップを表す。 図41は、図31〜図40のステップを経て製造された磁気ヘッドの一例を示す平面図である。
符号の説明
1 被加工表面(基板)
2 レジスト膜
3 レジストカバー膜(本発明のレジストカバー膜形成材料)
4 レジストパターン
5 液浸露光装置
6 投影レンズ
7 ウエハステージ
8 媒質(液体)
11 シリコン基板
12 層間絶縁膜
13 チタン膜
14 レジストパターン
15a 開口部
15b 開口部
16 TiN膜
16a TiN膜
17 Cu膜
17a 配線
18 層間絶縁膜
19 Cuプラグ
20 配線
21 配線
22 Si基板(半導体基板)
23 フィールド酸化膜
24a 第1ゲート絶縁膜
24b 第2ゲート絶縁膜
25a 第1閾値制御層
25b 第2閾値制御層
26 レジスト膜
27 レジスト膜
28 第1ポリシリコン層(第1導電体膜)
28a フローティングゲート電極
28b ゲート電極(第1ポリシリコン膜)
28c フローティングゲート電極
29 レジスト膜
30a キャパシタ絶縁膜
30b キャパシタ絶縁膜
30c キャパシタ絶縁膜
30d SiO
31 第2ポリシリコン層(第2導電体膜)
31a コントロールゲート電極
31b 第2ポリシリコン膜
32 レジスト膜
33a 第1ゲート部
33b 第2ゲート部
33c 第2ゲート部
35a S/D(ソース・ドレイン)領域層
35b S/D(ソース・ドレイン)領域層
36a S/D(ソース・ドレイン)領域層
36b S/D(ソース・ドレイン)領域層
37 層間絶縁膜
38a コンタクトホール
38b コンタクトホール
39a コンタクトホール
39b コンタクトホール
40a S/D(ソース・ドレイン)電極
40b S/D(ソース・ドレイン)電極
41a S/D(ソース・ドレイン)電極
41b S/D(ソース・ドレイン)電極
42 高融点金属膜(第4導電体膜)
42a 高融点金属膜(第4導電体膜)
42b 高融点金属膜(第4導電体膜)
44a 第1ゲート部
44b 第2ゲート部
45a S/D(ソース・ドレイン)領域層
45b S/D(ソース・ドレイン)領域層
46a S/D(ソース・ドレイン)領域層
46b S/D(ソース・ドレイン)領域層
47 層間絶縁膜
48a コンタクトホール
48b コンタクトホール
49a コンタクトホール
49b コンタクトホール
50a S/D(ソース・ドレイン)電極
50b S/D(ソース・ドレイン)電極
51a S/D(ソース・ドレイン)電極
51b S/D(ソース・ドレイン)電極
52a 開口部
52b 開口部
53a 高融点金属膜(第3導電体膜)
53b 高融点金属膜(第3導電体膜)
54 絶縁膜
100 層間絶縁層
102 レジストパターン
104 開口部
106 メッキ被加工表面
108 薄膜導体(Cuメッキ膜)
110 薄膜磁気コイル
112 非磁性基板
114 ギャップ層
116 樹脂絶縁層
118 レジスト膜
118a レジストパターン
120 第1渦巻状パターン
122 導電性被加工表面
124 レジスト膜
126 レジストパターン
128 Cu導体膜
130 薄膜磁気コイル
132 磁性層

Claims (5)

  1. 被加工表面上にレジスト膜を少なくとも有する膜を形成した後、該膜上に、レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させるレジストカバー膜形成材料を用いてレジストカバー膜を形成し、該レジストカバー膜を介して前記レジスト膜に対して液浸露光により露光光を照射し、現像する工程を含み、前記レジストカバー膜形成材料は、両親媒性物質を少なくとも含み、前記両親媒性物質は、下記一般式(1)で表されることを特徴とするレジストパターンの形成方法。
    前記一般式(1)中、Rは、互いに同一であってもよいし、異なっていてもよく、下記構造式(1)から(3)のいずれかで表される基である。mは1以上の整数を表す。
    ただし、前記構造式(2)中、nは1以上の整数を表す。
  2. レジストカバー膜の形成が、レジスト膜を少なくとも有する膜の表面に、レジストカバー膜形成材料を相互作用させることにより行われ、該相互作用が化学吸着及び物理吸着の少なくともいずれかである請求項1に記載のレジストパターンの形成方法。
  3. レジストカバー膜の形成が、該両親媒性物質を溶剤に溶解させて得られる溶液を、レジスト膜を少なくとも有する膜上に塗布することにより行われる請求項1から2のいずれかに記載のレジストパターンの形成方法。
  4. 両親媒性物質が、フッ素を少なくとも含む化合物である請求項3に記載のレジストパターンの形成方法。
  5. 両親媒性物質を少なくとも含み、前記両親媒性物質は、下記一般式(1)で表され、レジスト膜に対して液浸露光を行う際に該レジスト膜をカバーするレジストカバー膜を形成するのに用いられ、該レジストカバー膜の形成前後で露光対象表面の表面エネルギーを20mN/m以上低下させることを特徴とするレジストカバー膜形成材料。

    前記一般式(1)中、Rは、互いに同一であってもよいし、異なっていてもよく、下記構造式(1)から(3)のいずれかで表される基である。mは1以上の整数を表す。

    ただし、前記構造式(2)中、nは1以上の整数を表す。
JP2005095302A 2005-03-29 2005-03-29 レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法 Expired - Fee Related JP4644014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005095302A JP4644014B2 (ja) 2005-03-29 2005-03-29 レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005095302A JP4644014B2 (ja) 2005-03-29 2005-03-29 レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006276443A JP2006276443A (ja) 2006-10-12
JP4644014B2 true JP4644014B2 (ja) 2011-03-02

Family

ID=37211276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005095302A Expired - Fee Related JP4644014B2 (ja) 2005-03-29 2005-03-29 レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4644014B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6594409B2 (ja) * 2015-03-27 2019-10-23 富士フイルム株式会社 パターン形成方法、レジストパターン、電子デバイスの製造方法、及び、上層膜形成用組成物
US11705332B2 (en) 2020-03-30 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist layer surface treatment, cap layer, and method of forming photoresist pattern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074937A1 (ja) * 2003-02-20 2004-09-02 Tokyo Ohka Kogyo Co., Ltd. 液浸露光プロセス用レジスト保護膜形成用材料、複合膜、およびレジストパターン形成方法
JP2006047351A (ja) * 2004-07-30 2006-02-16 Asahi Glass Co Ltd フォトレジスト保護膜用組成物、フォトレジスト保護膜およびフォトレジストパターン形成方法
JP2006193687A (ja) * 2005-01-17 2006-07-27 Jsr Corp 共重合体および液浸上層膜用樹脂組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074937A1 (ja) * 2003-02-20 2004-09-02 Tokyo Ohka Kogyo Co., Ltd. 液浸露光プロセス用レジスト保護膜形成用材料、複合膜、およびレジストパターン形成方法
JP2006047351A (ja) * 2004-07-30 2006-02-16 Asahi Glass Co Ltd フォトレジスト保護膜用組成物、フォトレジスト保護膜およびフォトレジストパターン形成方法
JP2006193687A (ja) * 2005-01-17 2006-07-27 Jsr Corp 共重合体および液浸上層膜用樹脂組成物

Also Published As

Publication number Publication date
JP2006276443A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
KR100797500B1 (ko) 레지스트 커버막 형성 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
KR100737635B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
JP5816488B2 (ja) 半導体装置の製造方法
TWI831750B (zh) 形成開口於下方層、第一下方層、介電層、或基板中的方法
EP1403717A1 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
JP4739150B2 (ja) レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP2004004299A (ja) 電子装置の製造方法
KR100720334B1 (ko) 하프톤형 위상반전 블랭크 마스크 및 그 제조방법
JP4644014B2 (ja) レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP2004046060A (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4718893B2 (ja) パターン形成方法
JP4616040B2 (ja) レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
TW201237568A (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP2010156819A (ja) 半導体装置の製造方法
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JP3553897B2 (ja) 微細レジストパターンの形成方法及び半導体装置の製造方法
JP4828828B2 (ja) エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
TWI244683B (en) Immersion fluid for immersion lithography, and method of performing immersion lithography
JP5110077B2 (ja) レジスト組成物、レジストパターンの形成方法、及び電子デバイスの製造方法
JPH0936017A (ja) パタン形成方法及びそれを用いた半導体素子の製造方法
KR100760110B1 (ko) 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그의 제조 방법
JP2012220638A (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101203

R150 Certificate of patent or registration of utility model

Ref document number: 4644014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees