KR20060050827A - 계조전압 생성 회로 및 방법 - Google Patents

계조전압 생성 회로 및 방법 Download PDF

Info

Publication number
KR20060050827A
KR20060050827A KR1020050080073A KR20050080073A KR20060050827A KR 20060050827 A KR20060050827 A KR 20060050827A KR 1020050080073 A KR1020050080073 A KR 1020050080073A KR 20050080073 A KR20050080073 A KR 20050080073A KR 20060050827 A KR20060050827 A KR 20060050827A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
input
complementary transistor
output
Prior art date
Application number
KR1020050080073A
Other languages
English (en)
Other versions
KR100753625B1 (ko
Inventor
마코토 미우라
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060050827A publication Critical patent/KR20060050827A/ko
Application granted granted Critical
Publication of KR100753625B1 publication Critical patent/KR100753625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

계조전압 생성회로는 입력전압을 증폭시키는 입력/구동단계 회로와, 상기 입력/구동단계 회로로부터 출력전압을 받고 계조전압들 중 하나를 출력하며 그 계조전압의 전압레벨을 유지하는 커패시터를 가지는 출력단계 회로들을 포함하여 이루어진다. 출력단계 회로들은 입력/구동단계 회로에 접속되도록 순차적으로 스위치 전환되고, 입력/구동단계 회로로부터의 출력전압은 다수의 출력단계 회로들에 순서대로 공급된다. 출력단계 회로들의 각각은 입력/구동단계 회로와의 접속 여부에 관계없이 커패시터에 유지된 전압에 기초하여 계조전압을 출력한다.
계조전압 생성회로, 연산 증폭기, 입력/구동단계 회로, 출력단계 회로

Description

계조전압 생성 회로 및 방법{Grayscale voltage generating circuit and method}
도1은 본 발명의 계조전압 생성회로를 나타내는 도면이다.
도2는 본 발명의 계조전압 생성회로의 출력전압을 나타내는 파형도이다.
도3은 계조수와 액정패널에 인가된 전압 사이의 관계를 나타낸다.
도4는 종래 액정표시장치를 나타내는 도면이다.
도5는 종래 계조전압생성회로를 나타내는 도면이다.
본 발명은 다색 표시장치를 구동시키기 위한 계조전압 생성 회로 및 방법에 관한 것이다.
일반적으로, 박막 트랜지스터(TFTs)를 사용한 능동 매트릭스형 액정표시장치의 액정패널의 밝기(brightness)는 액정패널의 각 화소에 제공되는 TFT의 소스 단자에 인가되는 전압을 변화시킴으로써 조정된다. 그를 위해 액정표시장치에는 다단계 전압(이하 '계조전압(grayscale voltages)'이라 한다)을 생성할 수 있는 계조전압 생성회로가 구비된다.
도3은 TFT의 소스 단자에 인가되는 전압과 계조값 사이의 관계의 일예를 나타낸다. 8단계의 계조에 대응하는 계조전압에는 21 내지 28의 부호가 부여된다. 도3에 도시된 바와 같이 8레벨의 계조에서 밝기를 조정하기 위해서는, 액정표시장치는 8개의 계조값에 대응하는 계조전압을 생성할 수 있는 계조전압 생성회로를 포함해야 한다. 유사하게, 64레벨의 계조에서 밝기를 조정하기 위해서 액정표시장치는 64개의 계조값에 대응하는 계조전압을 생성할 수 있는 계조전압생성회로를 포함해야 한다. 이런 계조전압 생성회로들은 예를 들어, 심사미청구된 일본 특허공개공보 06-348235호(Sumiya), 11-281953호(Watanabe) 및 2002-366112호(Kudoh)에 개시되어 있다.
도4는 계조전압 생성회로를 포함한 액정표시장치의 구조적인 일예를 나타낸다. 계조전압 생성회로(41)에서 생성된 계조전압들은 신호선 구동기(42)에 입력된다. 신호선 구동기(42)는 계조전압을 액정패널(43)의 각 신호선 즉, 각 화소에 제공된 TFT의 소스 단자에 그 전압을 인가하기 위해 각 소스선에 공급한다. 신호선 구동기(42)는 계조전압 생성회로(41)로부터 출력된 계조전압 신호들 중에서 영상데이터신호(Sd)에 대응하는 계조전압을 선택하고, 선택된 계조전압을 신호선에 공급하여 액정패널(43)을 구동시킨다.
도4에서, 주사선 구동기(44)는 전압을 액정패널의 주사선, 즉 TFT에 게이트전압을 인가하기 위해 게이트선에 공급한다. 상기 신호선 구동기(42)는, 주사선 구동기(44)의 주사 타이밍과 동기하여, 각 화소의 밝기에 대응하는 전압을 모든 신호선들에 인가한다. 이에 의해 액정패널(43)은 한 프레임에 대응하는 영상을 표시한 다.
도5는 종래 계조전압 생성회로(41)의 구성의 일예를 나타낸다. 고-레벨 기준전압(VDD)과 저-레벨 기준전압 간의 전압은 사다리 저항기(51)에 의해 나뉘어져 n-레벨 계조전압들을 생성한다. 사다리 저항기(51)에 의해 나뉘어진 계조전압들은 연산 증폭기들(OP1 내지 OPn)의 비반전 입력단자에 인가된다. 연산 증폭기들(OP1 내지 OPn)은 각각 출력단자와 반전 입력단자 사이에 연결하는 부궤환(negative-feedback) 회로를 포함하고, 입력전압에 동등한 전압을 출력하여 출력 임피던스를 변환하는 전압 폴로어(voltage follower)로서 역할을 한다. 연산 증폭기들(OP1 내지 OPn)로부터 출력전압(V1 내지 Vn)들은 계조전압 신호들로서 신호선 구동기(42)에 공급된다. 예를 들어, 8-레벨 계조들을 대표하는 경우에는, 8개의 연산 증폭기들(OP1 내지 OP8)로부터 출력전압(V1 내지 V8)들이 계조전압으로서 신호선 구동기(42)에 공급된다.
또한, 도5의 계조전압 생성회로(41)는 연산 증폭기들(OP1 내지 OPn)의 출력측에 제공된 사다리 저항기(52)에 의해 연산 증폭기들(OP1 내지 OPn)로부터의 출력전압을 더 나눔으로써 더 많은 레벨의 계조전압들을 생성할 수 있다. 심사미청구된 일본의 특허공개공보 2002-366112(Kudoh)호는 10개의 연산 증폭기들로부터의 출력전압들이 저항기를 통해 더 나뉘어져 64-레벨 계조전압들을 생성하는 구성예를 개시한다.
도5에 도시된 바와 같이 사다리 저항기(51)를 구성하는 직렬 연결된 저항기들은 가변 저항기인 또 다른 계조전압 생성회로가 있다(예를 들어, 심사미청구된 일본 특허공개공보 06-348235호(Sumiya)와 2002-366112호(Kudoh) 참조). 가변 저항기의 저항값이 변화되면, 연산 증폭기들(OP1 내지 OPn)에의 입력전압의 레벨이 변화하고, 이에 의해 연산 증폭기들(OP1 내지 OPn)로부터의 출력전압(V1 내지 Vn)이 변화한다. 따라서, 사다리 저항기(51)를 구성하는 가변 저항기들의 저항값들이 변화되어 계조전압을 원하는 계조특성으로 조정한다.
그러나, 본 발명은 상기 종래의 계조전압 생성회로는 계조값들의 수에 따라 계조전압을 출력하기 위해 많은 연산 증폭기들을 사용할 필요가 있다는 것을 인식하였다. 일반적으로, 8-레벨 계조전압 생성회로는 8개의 연산 증폭기들을 가지고 계조전압을 생성한다. 게다가, 심사미청구된 일본 특허공개공보 2002-366112호(Kudoh)에 개시된 64레벨 계조전압 생성회로는 10개의 연산 증폭기들을 사용한다. 멀티레벨 계조전압을 생성하는 이런 계조전압 생성회로에서는 칩 상에 많은 연산 증폭기들이 배치될 필요가 있고, 칩 면적이 불리하게 증가한다.
본 발명의 일면에 따르면, 계조전압을 생성하기 위한 계조전압 생성회로가 제공된다. 이 회로는 입력전압을 증폭시키는 입력/구동단계 회로와 입력/구동단계 회로로부터 출력전압을 받고, 계조전압들 중 하나를 출력하며, 그 계조전압의 전압레벨을 유지하는 커패시터를 가지는 다수의 출력단계 회로들을 포함한다. 이 계조전압 생성회로에서는, 다수의 출력단계 회로들은 입력/구동단계 회로와 접속되도록 순차적으로 스위치-전환되고, 입력/구동단계 회로로부터 출력전압은 출력단계 회로 에 순서대로 공급되며, 다수의 출력단계 회로 각각은 입력/구동단계 회로와 연결되는지 여부와 관계없이 커패시터에 유지된 전압에 기초하여 계조전압들 중 하나를 출력한다. 이 구성에 따르면, 계조전압들을 출력하기 위해 필요한 다수의 연산 증폭기들은 입력/구동단계 회로를 공유할 수 있다. 그 결과로, 칩 상에 위치한 입력/구동단계 회로는 공통적으로 사용될 수 있고, 출력단계 회로들만 계조값들의 수에 따라 배치되어야 한다.
본 발명의 또 다른 면에 따르면, 표시소자를 구동하기 위한 계조전압들을 생성하는 방법이 제공된다. 이 방법은 계조전압을 출력하는 상보형 트랜지스터(complementary transistor)들에서 제1상보형 트랜지스터를 다수의 상보형 트랜지스터를 구동시키는 구동회로와 접속하는 단계; 상기 제1상보형 트랜지스터로부터 제1전압을 출력하고, 상기 제1상보형 트랜지스터의 게이트와 소스 사이에 제공된 제1커패시터를 충전시키는 단계; 구동회로를 다수의 상보형 트랜지스터들에서 제2상보형 트랜지스터와 접속되도록 스위치-전환하는 단계; 상기 제2상보형 트랜지스터로부터 제2전압을 출력하고, 상기 제2상보형 트랜지스터의 게이트와 소스 사이에 제공된 제2커패시터를 충전시키는 단계; 및 구동회로가 상기 제2상보형 트랜지스터와 접속되도록 스위치-전환된 후에도 제1커패시터에 유지된 전압을 사용하여 제1상보형 트랜지스터로부터 제1전압을 연속적으로 출력하는 단계를 포함한다. 이 방법에 따르면, 계조전압 생성회로에서 계조전압을 출력하기 위해 필요한 다수의 연산 증폭기들은 입력/구동단계 회로를 공유할 수 있다.
본 발명에 따르면, 계조전압 생성회로에서 계조전압을 출력하기 위해 필요한 다수의 연산 증폭기들은 입력/구동단계 회로를 공유할 수 있다.
이하 실시예를 참조하여 본 발명을 설명한다. 당업자들은 본 발명의 가르침을 이용하여 많은 대안적인 실시예들이 달성될 수 있고, 본 발명은 설명을 위해 예시된 실시예들에 한정되지 않는다는 것을 인식할 것이다.
제1실시예
전형적인 연산 증폭기는 입력단계 회로, 구동단계 회로, 및 출력단계 회로로 이루어진다. 입력단계 회로는 비반전 입력단자에서의 입력전압과 반전 입력단자에서의 입력전압 사이의 차동전압(differential voltage)을 증폭한다. 구동단계 회로는 입력단계 회로로부터 출력된 차동전압을 출력단계 회로에 공급한다. 또한, 출력단계 회로는 구동단계 회로로부터 입력된 전압신호에 따라 액정소자와 같은 외부 부하를 구동시키기 위한 전압을 출력한다. 본 발명의 일실시예에 따른 계조전압 생성회로(10)는 상술한 종래의 계조전압 생성회로 등의 구조와 달리 다수의 연산 증폭기들(전압 폴로어들)은 입력단계 회로와 구동단계 회로를 공유하고, 출력단계 회로만 개별적으로 공급되는 특징을 가진다.
도1은 본 실시예의 계조전압 생성회로의 구성을 나타낸다. 사다리 저항기(11)는 고-레벨 기준전압(VDD)과 저-레벨 기준전압(VSS) 간의 전압을 직렬 연결된 저항기들(R0 내지 Rn)에 의해 나눈다. 저항기들(R0 내지 Rn)은 도1에 도시된 바와 같이 고정 저항기들 또는 가변 저항기들 중 하나일 수 있다는 것을 주목한다. 저항 기들(R0 내지 Rn)이 가변 저항기들이라고 가정하면, 저항기들(R0 내지 Rn)의 저항값들이 변화되어 계조전압들을 바라는 계조특성들로 조정한다.
선택기 회로(12)는 저항기들(R0 내지 Rn) 사이에 노드들 중 하나를 선택하고, 이에 의해 입력/구동단계 회로(13)의 비반전 입력단자(131)에 인가되는 전압을 선택한다. 여기에서, 선택기 회로(12)는 입력/구동단계 회로(13)에 인가되는 전압을 선택하는 것만 필요하고, 따라서 저항기들(R0 내지 Rn) 사이에 각각의 노드들에 제공되는 n개의 스위치들의 on/off 동작을 통해 전압을 선택하도록 구성될 수 있다.
입력/구동단계 회로(13)는 연산 증폭기를 구성하는 입력단계 회로와 구동단계 회로에 대응된다. 입력/구동단계 회로(13)는 후술하는 출력단계 회로(14 또는 15)와 조합하여 출력 임피던스를 변환하기 위한 단일 전압 폴로어로서 동작한다. 입력/구동단계 회로(13)의 출력단계 구동단자들(132,133)은 후술하는 출력단계 회로(14 또는 15)를 구성하는 트랜지스터들의 게이트단자들에 접속된다. 또한, 반전 입력단자(134)는 후술하는 출력단계 회로(14 또는 15)의 출력에 접속된다.
출력단계 회로(14 또는 15)들의 각각은 연산 증폭기를 구성하는 출력단계 회로에 대응한다. 출력단계 회로(14)는 P-채널 MOS트랜지스터(MP1)의 드레인을 N-채널 MOS트랜지스터(MN1)의 드레인과 연결하여 구성된다. 트랜지스터들(MP1 및 MN1)의 드레인단자들은 사다리 저항기(16) 뿐만 아니라 입력/구동단계 회로(13)의 반전 입력단자(134)에 접속된다. 또한, 트랜지스터(MP1)의 게이트는 입력/구동단계 회로(13)의 출력단계 구동단자(132)에 접속되고, 트랜지스터(MN1)의 게이트는 입력/구 동단계 회로(13)의 출력단계 구동단자(133)에 접속된다. 게다가, 출력단계 회로(14)는 P-채널 MOS트랜지스터(MP1)의 게이트와 소스 사이에 배치되는 커패시터(CP1) 및 N-채널 MOS트랜지스터(MN1)의 게이트와 소스 사이에 배치되는 커패시터(CN1)를 포함한다. 또한, 출력단계 회로(14)는 입력/구동단계 회로(13)와의 접속/비접속을 위한 스위치(SW1)를 포함한다.
출력단계 회로(15)의 구성은 출력단계 회로(14)의 구성과 동일하여, 여기서는 그것의 설명을 생략한다. 설명의 편의를 위해 출력단계 회로(14 및 15) 이외의 출력단계 회로는 도1에서 생략된다. 실제로, 본 실시예에 따른 계조전압 생성회로(10)는 n-레벨 계조들에 대응하는 계조전압들(V1 내지 Vn)을 생성할 목적으로 전부 n개의 출력단계 회로들을 포함한다. 간단히 말해서, 계조전압 생성회로(10)는 n개의 출력단계 회로들이 하나의 입력/구동단계 회로(13)와 접속될 수 있도록 구성된다.
도1의 계조전압 생성회로(10)는 출력단계 회로들의 수와 동일한 계조전압들을 생성하지만, 사다리 저항기(16)에 의해 출력단계 회로로부터의 출력전압을 더 나눔으로써 더 많은 레벨의 계조전압들을 생성할 수 있다.
다음으로, 계조전압 생성회로(10)의 동작을 설명한다. 이하의 설명은 다음: 선택기 회로(12)가 도1의 노드(T1)를 선택할 때, 출력단계 회로(14)로부터 출력전압(V1)으로서 비반전 입력단자(131)에 입력되는 전압을 출력할 경우 회로 동작; 및 선택기 회로(12)가 도1의 노드(T2)를 선택할 때, 출력단계 회로(15)로부터 출력전압(Vn)으로서 비반전 입력단자(131)에 입력되는 전압을 출력할 경우 회로 동작에 초점을 맞춘다. 단자들(T1 및 T2)에서의 전압들은 각각 Vin1과 Vin2로 표시된다.
(1)먼저, 선택기 회로(12)는 노드(T1)를 선택한다. 또한, 출력단계 회로(14)의 스위치(SW1)는 온(on)으로 되고, 스위치(SW2) 및 출력단계 회로(14) 이외의 출력단계 회로들의 스위치들은 오프(off)된다. 따라서, 입력/구동단계 회로(13) 및 출력단계 회로(14)는 하나의 연산 증폭기, 보다 상세하게는 전압 폴로어를 구성한다. 이 때, 비반전 입력단자(131)에 입력되는 노드(T1)에서의 전압(Vin1)은 입력/구동단계 회로(13) 및 출력단계 회로(14)를 통해 전압(V1)으로 출력된다. 또한, 커패시터들(CP1 및 CN1)은 충전되고, 트랜지스터(MP1)의 게이트-소스 전압(VGS)과 트랜지스터(MN1)의 게이트-소스 전압(VGS)을 보유한다.
(2) 그 다음, 스위치(SW1)는 오프로 되어, 출력단계 회로들의 모든 스위치들은 오프 상태로 된다. 이 때, 커패시터들(CP1 및 CN1)에 유지되는 전압들 덕분으로, 스위치(SW1)가 오프되기 전에 인가되는 전압과 유사한 게이트-소스 전압이 트랜지스터들(MP1 및 MN1)에 인가되어 출력단계 회로(14)의 출력전압(V1)의 레벨을 유지한다.
(3)선택기 회로(12)는 노드(T2)를 선택한다. 또한, 출력단계 회로(15)의 스위치(SW2)는 온(on)으로 되고, 스위치(SW1) 및 출력단계 회로(15) 이외의 출력단계 회로들의 스위치들은 오프(off)된다. 따라서, 입력/구동단계 회로(13) 및 출력단계 회로(15)는 하나의 연산 증폭기, 보다 상세하게는 전압 폴로어를 구성한다. 이 때, 비반전 입력단자(131)에 입력되는 노드(T2)에서의 전압(Vin2)은 입력/구동단계 회로(13) 및 출력단계 회로(15)를 통해 전압(Vn)으로 출력된다. 또한, 커패시터들 (CPn 및 CNn)은 충전되고, 트랜지스터(MPn)의 게이트-소스 전압(VGS)과 트랜지스터(MNn)의 게이트-소스 전압(VGS)을 보유한다.
(4)스위치(SW2)는 오프로 되어, 모든 스위치들은 오프 상태로 된다. 이 때, 커패시터들(CPn 및 CNn)에 유지되는 전압들 덕분으로, 스위치(SW2)가 오프되기 전에 인가되는 전압과 유사한 게이트-소스 전압이 트랜지스터들(MPn 및 MNn)에 인가되어 출력단계 회로(15)의 출력전압(Vn)의 레벨을 유지한다.
상기 (1) 내지 (4)의 동작을 통해서, 출력단계 회로들(14 및 15)로부터의 출력전압들은 원하는 계조전압으로 조정될 수 있다. 상기 (1) 내지 (4)의 동작에서, 출력전압 V1을 조정하는 것은 출력전압 Vn의 오프셋(offset)으로 이르게 한다. 대조적으로, 출력전압 Vn을 조정하는 것은 출력전압 V1의 오프셋으로 이르게 한다. 그러나, 상기 (1) 내지 (4)의 동작이 반복되면, 그런 오프셋은 거의 일어나지 않는다. 그 결과로, 출력전압들은 최종적으로 원하는 전압값에서 안정화된다. 상기 (1) 내지 (4)의 동작이 m번 반복되면, 출력전압들(V1 및 Vn)의 전압값들은 다음의 식으로 유도될 수 있다:
V1 = Vin1 - (Vin1/4m - Vin2/(2*4m-1))
Vn = Vin2 - (Vin2/4m - Vin1/(2*4m))
상기 식에서 이해되는 바와 같이, 상기 동작들이 반복되면, 전압 V1은 Vin1로 수렴하고, 전압 Vn은 Vin2로 수렴한다.
도2는 출력전압들(V1 및 Vn)이 어떻게 수렴하는지를 보여주는 시뮬레이션 파 형도이다. 도2의 시뮬레이션 결과는 Vin1=+4V, Vin2=+3.5V이고 (1) 내지 (4)의 일련의 동작들은 0.04ms 주기로 반복되는 조건하에서 얻어진 것을 주의한다. 도2는 출력전압들(V1 및 Vn)이 상기 동작들을 여러번 반복한 결과로 원하는 전압값으로 안정화된다는 것을 나타낸다.
상술한 바와 같이, 선택기 회로(12) 및 스위치 SW1과 SW2와 같은 스위치들의 동작에 의해, 출력단계 회로(14 및 15)들을 포함하는 출력단계 회로들은 순차적으로 스위치-전환되어 입력/구동단계 회로(13)와 접속되고, 입력/구동단계 회로(13)로부터의 출력전압은 출력단계 회로들에 순서대로 공급된다.
본 발명은 상기 실시예에 한정되지 않고, 본 발명의 범위와 기술적 사상을 벗어나지 않는 범위 내에서 수정 및 변경이 가능함은 명백하다.
상기한 바와 같이, 종래의 계조전압 생성회로는 계조값으로 많은 연산 증폭기들을 요구한다. 이와 대조적으로, 본 발명에 따른 계조전압 생성회로는 단일 입력/구동단계 회로와 다수의 출력단계 회로들로 구성된다. 따라서, 계조전압 생성회로가 차지하는 칩 면적이 감소된다. 게다가, 도4에 도시된 종래의 액정표시장치의 계조전압 생성회로가 본 발명에 따른 계조전압 생성회로로 대체될 경우, 계조전압 생성회로의 칩 면적이 더 작은 액정표시장치가 얻어진다.

Claims (13)

  1. 계조전압을 생성하기 위한 계조전압 생성회로에 있어서,
    입력전압을 증폭하는 입력/구동단계 회로; 및
    상기 입력/구동단계 회로로부터 출력전압을 받고, 계조전압들 중 하나를 출력하며, 그 계조전압의 전압레벨을 유지하는 커패시터를 가지는 다수의 출력단계 회로들을 포함하고,
    상기 다수의 출력단계 회로들은 상기 입력/구동단계 회로에 접속되도록 순차적으로 스위치-전환되고, 상기 입력/구동단계 회로로부터의 출력전압은 상기 다수의 출력단계 회로들에 순서대로 공급되며,
    상기 다수의 출력단계 회로들의 각각은 상기 입력/구동단계 회로에 접속되는지 여부와 관계없이 커패시터에 유지되는 전압에 기초하여 계조전압들 중 하나를 출력하는 계조전압 생성회로.
  2. 제1항에 있어서, 상기 다수의 출력단계 회로들은 상기 입력/구동단계 회로에 접속되도록 주기적으로 스위치-전환되어, 상기 출력단계 회로들의 각각으로부터의 출력전압을 소정의 값에서 안정화시키는 계조전압 생성회로.
  3. 제1항에 있어서, 상기 출력단계 회로는 상보형 트랜지스터를 포함하고, 상기 커패시터는 상기 상보형 트랜지스터의 게이트와 소스 사이에 제공되는 계조전압 생 성회로.
  4. 제1항에 있어서, 다수의 전압들로부터 입력/구동단계 회로에의 입력전압을 선택하는 선택기 회로; 및
    상기 다수의 출력단계 회로들을 상기 입력/구동단계 회로에 접속되도록 스위치-전환하는 스위치를 더 포함하는 계조전압 생성회로.
  5. 제4항에 있어서, 상기 선택기 회로는, 상기 다수의 출력단계 회로들을 상기 입력/구동단계 회로에 접속되도록 스위치-전환하는 상기 스위치와 동기하여 입력전압을 선택하는 계조전압 생성회로.
  6. 제4항에 있어서, 상기 출력단계 회로는 상보형 트랜지스터를 포함하고, 상기 커패시터는 상기 상보형 트랜지스터의 게이트와 소스 사이에 제공되는 계조전압 생성회로.
  7. 계조전압들을 생성하기 위한 계조전압 생성회로에 있어서,
    계조전압들 중 하나로서 제1전압을 출력하는 제1상보형 트랜지스터;
    계조전압들 중 하나로서 제2전압을 출력하는 제2상보형 트랜지스터;
    상기 제1상보형 트랜지스터의 게이트와 소스 사이에 제공되는 제1커패시터;
    상기 제2상보형 트랜지스터의 게이트와 소스 사이에 제공되는 제2커패시터;
    상기 제1상보형 트랜지스터와 상기 제2상보형 트랜지스터에 입력전압을 공급하는 입력/구동단계 회로; 및
    상기 제1상보형 트랜지스터와 상기 제2상보형 트랜지스터를 상기 입력/구동단계 회로에 접속되도록 스위치-전환하는 스위치를 포함하는 계조전압 생성회로.
  8. 제7항에 있어서, 상기 스위치는 상기 입력/구동단계 회로와 상기 제1상보형 트랜지스터 사이를 연결하도록 스위치-전환되어, 상기 입력/구동단계 회로와 상기 제1상보형 트랜지스터가 단일 연산 증폭기로서 동작하여 상기 제1전압을 출력하고, 상기 제1상보형 트랜지스터의 게이트-소스 전압을 유지하도록 상기 제1커패시터를 충전시키고,
    상기 스위치는 상기 입력/구동단계 회로와 상기 제2상보형 트랜지스터 사이를 연결하도록 스위치-전환되어, 상기 입력/구동단계 회로와 상기 제2상보형 트랜지스터가 단일 연산 증폭기로서 동작하여 상기 제2전압을 출력하고, 상기 제2상보형 트랜지스터의 게이트-소스 전압을 유지하도록 상기 제2커패시터를 충전시키며,
    상기 제1상보형 트랜지스터는, 상기 입력/구동단계 회로가 상기 제2상보형 트랜지스터에 접속되도록 스위치-전환된 후에도 상기 제1커패시터에 유지된 게이트-소스 전압을 사용하여 상기 제1전압을 연속적으로 출력하는 계조전압 생성회로.
  9. 제7항에 있어서, 상기 제1상보형 트랜지스터와 상기 제2상보형 트랜지스터는 상기 입력/구동단계 회로에 주기적으로 접속되어 상기 제1전압과 상기 제2전압을 안정화시키는 계조전압 생성회로.
  10. 제7항에 있어서, 고-레벨 기준전압과 저-레벨 기준전압 사이의 전압을 나눔으로써 얻어지는 다수의 전압들 중에서 하나의 전압을 선택할 수 있는 선택기 회로를 더 포함하고,
    상기 선택기 회로에 의해 선택된 하나의 전압은 입력/구동단계 회로에 입력전압으로서 설정되는 계조전압 생성회로.
  11. 제10항에 있어서, 고-레벨 기준전압과 저-레벨 기준전압 사이의 전압은 고-레벨 기준전압과 저-레벨 기준전압 사이에 직렬 연결된 다수의 가변 저항기들을 통해 나뉘어지는 계조전압 생성회로.
  12. 표시소자를 구동시키기 위한 계조전압들을 생성하는 방법에 있어서,
    계조전압을 출력하는 상보형 트랜지스터들에서 제1상보형 트랜지스터를 다수의 상보형 트랜지스터를 구동시키는 구동회로와 접속하는 단계;
    상기 제1상보형 트랜지스터로부터 제1전압을 출력하고, 상기 제1상보형 트랜지스터의 게이트와 소스 사이에 제공된 제1커패시터를 충전시키는 단계;
    구동회로를 다수의 상보형 트랜지스터들에서 제2상보형 트랜지스터와 접속되도록 스위치-전환하는 단계;
    상기 제2상보형 트랜지스터로부터 제2전압을 출력하고, 상기 제2상보형 트랜 지스터의 게이트와 소스 사이에 제공된 제2커패시터를 충전시키는 단계; 및
    상기 구동회로가 상기 제2상보형 트랜지스터와 접속되도록 스위치-전환된 후에도 상기 제1커패시터에 유지된 전압을 사용하여 상기 제1상보형 트랜지스터로부터 상기 제1전압을 연속적으로 출력하는 단계를 포함하는 계조전압 생성방법.
  13. 제12항에 있어서, 상기 제1상보형 트랜지스터와 상기 제2상보형 트랜지스터는 상기 구동회로에 접속되도록 주기적으로 스위치-전환되어, 상기 제1전압과 상기 제2전압을 안정화시키는 계조전압 생성방법.
KR1020050080073A 2004-09-09 2005-08-30 계조전압 생성 회로 및 방법 KR100753625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00262113 2004-09-09
JP2004262113A JP4643954B2 (ja) 2004-09-09 2004-09-09 階調電圧生成回路及び階調電圧生成方法

Publications (2)

Publication Number Publication Date
KR20060050827A true KR20060050827A (ko) 2006-05-19
KR100753625B1 KR100753625B1 (ko) 2007-08-30

Family

ID=35995698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080073A KR100753625B1 (ko) 2004-09-09 2005-08-30 계조전압 생성 회로 및 방법

Country Status (3)

Country Link
US (1) US7463231B2 (ko)
JP (1) JP4643954B2 (ko)
KR (1) KR100753625B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005012310D1 (de) * 2004-11-18 2009-02-26 Nxp Bv Referenzspannungsschaltung
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
KR20070054802A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 구동 장치
JP4936854B2 (ja) * 2006-10-25 2012-05-23 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
KR100893392B1 (ko) * 2007-10-18 2009-04-17 (주)엠씨테크놀로지 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
US8896351B2 (en) * 2008-03-19 2014-11-25 Lantiq Deutschland Gmbh Line driver method and apparatus
TWI462477B (zh) * 2009-04-21 2014-11-21 Lantiq Deutschland Gmbh 線驅動器方法及裝置
KR101101112B1 (ko) * 2010-01-19 2011-12-30 주식회사 실리콘웍스 소스 드라이버의 감마기준전압 출력 회로
TWI464557B (zh) * 2012-09-19 2014-12-11 Novatek Microelectronics Corp 負載驅動裝置及灰階電壓產生電路
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10168724B2 (en) * 2015-06-15 2019-01-01 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
CN107024955B (zh) * 2017-05-31 2019-12-24 北京集创北方科技股份有限公司 电压产生电路和电源装置
US10088857B1 (en) * 2017-09-26 2018-10-02 Apple Inc. Highly granular voltage regulator
WO2020252754A1 (zh) 2019-06-20 2020-12-24 深圳市汇顶科技股份有限公司 读出电路、图像传感器和电子设备
WO2024123074A1 (ko) * 2022-12-08 2024-06-13 주식회사 엘엑스세미콘 감마 전압 생성 회로 및 소스 드라이버 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208090A (ja) * 1990-01-09 1991-09-11 Hitachi Ltd マトリクス型ディスプレイのデータ線駆動回路、及びマトリクス型ディスプレイ装置
JPH0738105B2 (ja) * 1990-08-20 1995-04-26 日本電信電話株式会社 アクティブマトリクス液晶ディスプレイの階調表示駆動回路
JP2590456B2 (ja) 1993-06-07 1997-03-12 日本電気株式会社 液晶表示装置
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
JPH11281953A (ja) 1998-03-31 1999-10-15 Casio Comput Co Ltd 表示素子の電源回路及び駆動電圧の生成方法
JP3420148B2 (ja) * 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路
JP3779166B2 (ja) * 2000-10-27 2006-05-24 シャープ株式会社 階調表示用電圧発生装置、及びそれを備えた階調表示装置
JP2002366112A (ja) 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
TWI267818B (en) * 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
US6967531B1 (en) * 2003-02-28 2005-11-22 Sirenza Microdevices, Inc. Multi-output amplifier with isolation between outputs

Also Published As

Publication number Publication date
KR100753625B1 (ko) 2007-08-30
US7463231B2 (en) 2008-12-09
JP4643954B2 (ja) 2011-03-02
JP2006078731A (ja) 2006-03-23
US20060050036A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
KR100753625B1 (ko) 계조전압 생성 회로 및 방법
JP4744075B2 (ja) 表示装置、その駆動回路およびその駆動方法
US6781605B2 (en) Display apparatus and driving device for displaying
US6014122A (en) Liquid crystal driving circuit for driving a liquid crystal display panel
JP5137321B2 (ja) 表示装置、ｌｃｄドライバ及び駆動方法
KR100430453B1 (ko) 화상 디스플레이 유닛 구동용 구동 회로
JPH10260664A (ja) 液晶駆動回路とこれを用いた液晶装置
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
KR101465045B1 (ko) 구동회로
CN113178173B (zh) 输出电路、显示驱动器以及显示装置
US10713995B2 (en) Output circuit, data line driver, and display device
US20050088390A1 (en) Differential amplifier
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
CN114974154A (zh) 输出电路、数据驱动器及显示装置
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
CN114974155A (zh) 输出电路、数据驱动器及显示装置
JPH1164825A (ja) 表示装置
JP3346323B2 (ja) 表示装置の駆動回路
JPWO2006041035A1 (ja) 有機ｅｌ駆動回路および有機ｅｌ表示装置
KR100600942B1 (ko) 아날로그 구동회로
JP2008209696A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee