JP4643701B2 - 騒音を除去した電源装置 - Google Patents

Description

本発明は、スイッチング素子を備える電源装置の軽負荷時の効率の向上と騒音の除去を同時に実現する技術に関する。

ノート・ブック型コンピュータ（以下、ノートＰＣという。）は、ＡＣ／ＤＣアダプタが出力した直流電圧を、ＤＣ／ＤＣコンバータが所定の直流電圧に変換している。また、ノートＰＣは、蓄電池を充電する充電器を備えている。ＡＣ／ＤＣアダプタ、ＤＣ／ＤＣコンバータ、および充電器は、入力された直流電圧を断続させて所定の直流電圧を得るためのスイッチング素子を備えており、スイッチング・レギュレータともいわれている。

スイッチング・レギュレータは、スイッチング素子をＰＷＭ（Pulse Width Modulation）、およびＰＦＭ（Pulse Frequency Modulation）などの動作モードで１周期におけるオン期間およびオフ期間またはいずれか一方を制御して、一定の直流電圧を出力するようになっている。ＰＷＭモードではスイッチング素子をオン／オフする周期に対応するスイッチング周波数（以下、動作周波数という。）を一定にしてオン期間を制御し、ＰＦＭモードではオン期間を一定にしてオフ期間を制御することで、二次側の平均電圧を一定の範囲に制御している。ＰＷＭモードは動作周波数が一定でノイズを低減するためのフィルターの設計が容易であるため、多くのスイッチング・レギュレータで使用されているが、軽負荷時のスイッチング損失が大きいという欠点を有する。

軽負荷時のＰＷＭモードの欠点を補うために、間欠モードという動作モードが採用されている。間欠モードは、スキップ・モード、バースト・モード、またはスリープ・モードなどとも呼ばれている。間欠モードを採用したスイッチング・レギュレータでは、負荷電流または負荷電圧を監視して、重負荷時にはＰＷＭモードで動作し軽負荷時には間欠モードで動作する。間欠モードでは、ＰＷＭモードのときよりも動作周波数を低下させることでスイッチング損失を軽減することができる。

間欠モードでは、負荷が小さくなるにしたがって動作周波数を低下させ無負荷まで一定の出力電圧を生成することができる。このとき、負荷が小さくなるとスイッチング素子の動作周波数が可聴周波数の上限である２０ｋＨｚより小さくなる。無負荷のときには電源装置に含まれるコンデンサや抵抗などの回路定数で定まる微少電流が流れるだけとなり、周波数は１０Ｈｚ程度まで低下する。したがって、軽負荷時にはスイッチング・レギュレータを構成するインダクタおよびコンデンサが可聴周波数で振動して騒音が発生する。騒音が発生する原因には、基板に対するスイッチング・レギュレータを構成する素子の物理的な配置、取り付け方法、および締め付け力などが関係する。またその原因には、素子の容量および材料などの個体差や環境温度なども関係する。そして、騒音は各原因が複合的に作用し合って発生し、さらに素子が経年的に劣化するため、騒音を完全にコントロールしたりさらにそれを長期間に渡って保証したりすることは困難である。

特許文献１は、自動車の騒音を検出して、ＰＷＭ制御のコンバータのキャリア周波数を制御する技術を開示する。同文献の発明では、車両の移動に伴って発生する風きり音やロードノイズ等に基く車内の騒音を直接検出し、その検出騒音が大きくなってＰＷＭ制御のキャリア周波数に起因したノイズ音がその騒音にかき消されてしまうようになる高速走行時等にはキャリア周波数が低くなってスイッチング部の電力変換効率が向上し、車内の検出騒音が小さくなってキャリア周波数に起因したノイズ音が相対的に大きくなる低速走行時等にはスイッチング部のキャリア周波数が高くなってノイズ音が抑えられる。

特許文献２は、スイッチング・レギュレータの電流制限を調節することによって軽い負荷において可聴ノイズを低減するようなオン／オフ制御を採用したスイッチング・レギュレータを開示する。同文献の発明にかかるスイッチング・レギュレータは、先行する駆動信号のＮ個のサイクルに対する電源の出力からのフィードバック信号値のパターンに基づいて、スイッチング・レギュレータの電流制限を調節する状態機械を含む。状態機械は、変圧器を通る磁束密度が十分に小さく、可聴ノイズの生成を低減するようになるまで、スイッチング・レギュレータの動作周波数を可聴周波数範囲内に低減するためにサイクルをスキップしないように、軽い負荷において電流制限をより低く調節する。

特許文献３は、オートスキップ回路が軽負荷か重負荷かを検出し、重負荷時にはＰＷＭモードで動作し、軽負荷時には主出力トランジスタのスイッチング周波数が低くなるスキップ・モードで動作し、かつ、重負荷の状態から軽負荷の状態になっても、軽負荷になった状態が所定期間継続するまでは、スキップ・モードに移行しないように構成されたスイッチング・レギュレータを開示する。
特開２００６−３３３５７２号公報 特開２００２−９５２５１号公報 特開２００２−５８２３９号公報

騒音対策を施した同一形式の複数のノートＰＣに対して製造時に騒音試験を行うと、いくつかのノートＰＣでは基準を超える騒音が観測される場合がある。この場合は、その形式のノートＰＣ全体の騒音対策をやり直す必要が生ずるので、それを回避する一つの方法として間欠モードに代えて無騒音モードを採用することが行われている。無騒音モードは間欠モードにおいて負荷が一層小さくなっても、動作周波数が２０ｋＨｚより低下しないように制御する動作モードであり騒音は発生しない。

無騒音モードでは騒音は発生しないが、軽負荷時の効率は間欠モードよりも低い。騒音試験の結果で１台でも基準値を越えた場合に同一形式のノートＰＣをすべて常時無騒音モードで動作させると軽負荷時の効率が低下するので好ましくない。特にノートＰＣをバッテリィ給電しながら数日間サスペンド状態で放置したような場合には、バッテリィの容量がなくなってしまうという問題があった。また、騒音はある条件が成立したときに発生したり、経年的な要素で発生したり消滅したりするので、軽負荷時に間欠モードを採用しないで無騒音モードだけで動作させることは、必要以上に効率の低下を招くので好ましくない。

そこで本発明の目的は、軽負荷時の効率を低下させないで騒音の低減を図ることが可能な電源装置を提供することにある。さらに本発明の目的は、そのような電源装置を実現する半導体チップを提供することにある。さらに本発明の目的は、そのような電源装置のスイッチング素子を制御する方法を提供することにある。さらに本発明の目的は、そのような電源装置を採用した電力使用機器を提供することにある。

本発明にかかる電源装置は、スイッチング動作をするスイッチング素子と、騒音を収集して音響信号を出力するマイクロフォンと、スイッチング素子を制御する制御回路を含んで構成されている。制御回路は、可聴周波数を含む動作周波数の範囲で動作する第１の動作モードまたは可聴周波数より高い動作周波数で動作する第２の動作モードでスイッチング素子を制御することが可能である。さらに電源装置は、第１の動作モードより動作周波数の高い第３の動作モードで動作することも可能である。第１の動作モードは間欠モードに対応し、第２の動作モードは無騒音モードに対応し、第３の動作モードはＰＷＭモードに対応する。ここに、第１の動作モードも第２の動作モードも第３の動作モードよりは軽負荷時の効率が高いが、第２の動作モードの動作周波数は可聴周波数よりも高く維持されるので、負荷の消費電力が非常に小さい場合には第１の動作モードよりも第２の動作モードのスイッチング損失が大きくなる。

ここに上記課題を解決するための本発明の原理は、第１の動作モードで軽負荷時の動作周波数が可聴周波数に設定された場合でも必ずしも騒音が発生しないという現象に基づき、第２の動作モードを現実に騒音が発生した場合に限って使用することで効率のよい第１の動作モードをできるだけ長く使用する点にある。そのために制御回路は、第３の動作モードで動作している間に負荷の消費電力が所定値よりも小さくなると、最初に第２の動作モードではなく第１の動作モードに遷移する。そして、マイクロフォンから出力された音響信号のレベルが所定の値を超えたときに限り、第１の動作モードから第２の動作モードに遷移する。

第２の動作モードで動作している間に騒音が消滅する可能性もあるので、第１の動作モードに比べて効率の劣る第２の動作モードを長く使用し続けることは好ましくない。本発明では、制御回路がタイマー回路からのタイムアップ信号により定期的に音響信号のレベルを確認し、所定値よりも低下している場合には、第２の動作モードから第１の動作モードに遷移する。本発明を採用しない場合には騒音の発生を抑制するには軽負荷時に制御回路が常に第２の動作モードで動作する必要があったが、本発明では、第１の動作モードを初期の動作モードにし補助的に第２の動作モードにすることで、軽負荷時の騒音の除去と効率の維持を同時に実現した電源装置を提供することができる。

本発明にかかる電源装置は、静寂性の求められる電力使用機器全般に採用することができる。特に、携帯式コンピュータにおいては、サスペンド状態あるいは他の節電モード状態のときのように軽負荷での時間が長くなり、かつ、バッテリィでその間の電力を供給するような場合に有効である。また、プロセッサはアイドル時には軽負荷の状態が続くのでプロセッサ専用の電源装置に本発明を適用することも有効である。

本発明により、軽負荷時の効率を低下させないで騒音の低減を図ることが可能な電源装置を提供することができた。さらに本発明により、そのような電源装置を実現する半導体チップを提供することができた。さらに本発明により、そのような電源装置のスイッチング素子を制御する方法を提供することができた。さらに本発明により、そのような電源装置を採用した電力使用機器を提供することができた。

［ノートＰＣの構成］
図１は、本実施の形態にかかるノートＰＣ１０の構成を示す概略のブロック図である。ＣＰＵ１１は、ノートＰＣ１０の中枢機能を担う演算処理装置で、ＯＳ、ＢＩＯＳ、デバイス・ドライバ、あるいはアプリケーション・プログラムなどを実行する。ＣＰＵ１１は、ノース・ブリッジ１３およびノース・ブリッジ１３にさまざまなバスを経由して接続された各デバイスを制御する。ノース・ブリッジ１３は、メイン・メモリ１５へのアクセス動作を制御するためのメモリ・コントローラ機能や、ＣＰＵ１１と他のデバイスとの間のデータ転送速度の差を吸収するためのデータ・バッファ機能などを含む。メイン・メモリ１５は、ＣＰＵ１１が実行するプログラムの読み込み領域、処理データを書き込む作業領域として利用される揮発性のＲＡＭである。ビデオ・コントローラ１７はノース・ブリッジ１３に接続され、ビデオ・チップおよびＶＲＡＭを備えており、ＣＰＵ１１からの命令を受けて描画すべき画像ファイルのイメージを生成してＶＲＡＭに書き込み、ＶＲＡＭから読み出したイメージを画像データとして液晶ディスプレイ装置（ＬＣＤ）１８に送る。

サウス・ブリッジ１９は、ノース・ブリッジ１３に接続され、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ＳＰＩ (Serial Peripheral Interface)バス、 ＰＣＩ（Peripheral Component Interconnect）バス、およびＰＣＩ−Ｅｘｐｒｅｓｓバス、ＬＰＣ（Low Pin Count）などのポートを備え、それらに対応したデバイスが接続される。サウス・ブリッジ１９のシリアルＡＴＡポートにはＨＤＤ２３が接続される。ＨＤＤ２３は、ＯＳ、デバイス・ドライバ、およびアプリケーション・プログラムなどを格納する。

さらにサウス・ブリッジ１９はＬＰＣバス２５を介して、従来からノートＰＣ１０に使用されているレガシー・デバイス、あるいは高速なデータ転送を要求しないデバイスに接続される。ＬＰＣバス２５に、エンベデッド・コントローラ（ＥＣ）２７、フラッシュＲＯＭ３９、およびＩ／Ｏコントローラ４１などが接続されている。ＥＣ２７は、８〜１６ビットのＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されたマイクロ・コンピュータであり、さらに複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマー、およびディジタル入出力端子を備えている。

ＥＣ２７には、パワー・コントローラ２９が接続されている。パワー・コントローラ２９は、ノートＰＣ１０に実装されるデバイスに供給する電力を制御する半導体ロジック回路である。パワー・コントローラ２９には本発明の特徴を備える電源装置１００が接続される。電源装置１００は、ＡＣ／ＤＣアダプタ３７またはバッテリ３３から供給される直流電圧を複数の直流電圧に変換してノートＰＣ１０に実装されるデバイスに電力を供給するスイッチング・レギュレータである。電源装置１００は、ＣＰＵ１１にだけ電力を供給する専用のブロックの他に、電圧および用途により分割された複数のブロックで構成され各ブロックは独立したスイッチング動作をする。ＡＣ／ＤＣアダプタ３７はノートＰＣ１０に接続され、交流電圧を直流電圧に変換して電源装置１００とバッテリィ３３を充電する充電器３５に電力を供給する。

フラッシュＲＯＭ３９は不揮発性で記憶内容の電気的な書き替えが可能なメモリであり、Ｉ／Ｏデバイスを制御するためのデバイス・ドライバ、ＡＣＰＩ（Advanced Configuration and Power Interface）の規格に適合し電源および筐体内の温度などを管理するシステムＢＩＯＳ、およびノートＰＣ１０の起動時にハードウエアの試験や初期化を行うＰＯＳＴ（Power-On Self Test）などを格納する。Ｉ／Ｏコントローラ４１にはキーボードやマウスなどの入力装置４３が接続される。

ノートＰＣ１０には電源オン状態の他に、サスペンド状態またはハイバネーション状態といった複数の電源供給モードが定義されている。サスペンド状態はＡＣＰＩのＳ３ステートに相当し、ハイバネーションはＡＣＰＩのＳ４ステートに相当する電源モードである。サスペンド状態は、ノートＰＣ１０の操作を終了する直前の状態をメイン・メモリ１５に保存し、次に操作を再開するときに保存された状態をメイン・メモリから復元（レジューム）して作業を短時間で再開させることが可能な機能である。この動作モードでは、メイン・メモリ１５に記憶を保持するのに必要であったり、ウェイク・オン・ランに対応する場合はそれを実行するのに必要であったりするＥＣ２７、パワー・コントローラ２９および電源装置１００などの必要最低限のデバイスだけに電力が供給される。

ハイバネーション状態では、ノートＰＣの操作を終了する直前の状態をＨＤＤ２３に記憶し、メイン・メモリ１５を含むほとんどのデバイスの電源を停止する。ハイバネーション状態では、サスペンド状態よりも一層消費電力が低下する。サスペンド状態およびハイバネーション状態では、電源装置１００の負荷が非常に小さくなる。ノートＰＣ１０が電源オン状態からサスペンド状態に移行する際には、筐体の開閉によるリッド・スイッチの動作、キーボード操作、またはタイマーによる所定のアイドル時間の経過などをオペレーティング・システムが検出してフラッシュＲＯＭ３９に格納されたＡＣＰＩ ＢＩＯＳに指示し、ＡＣＰＩ ＢＩＯＳがＥＣ２７を通じてパワー・コントローラ２９を制御する。パワー・コントローラ２９は、電源供給モードに定義されたデバイスだけに電力を供給するように電源装置１００を制御する。

サスペンド状態またはハイバネーション状態では、ノートＰＣ１０は実際の作業のためには動作しないため電源装置１００は軽負荷の状態になっているが、携帯使用の場合には使用先までバッテリィ３３から電力を供給しながら持ち運ぶ。そして、ユーザが使用を開始しようとしたときにバッテリィの残量が少なくて、使用時間に不便を感じることがある。したがって、ノートＰＣ１０では特にサスペンド状態やハイバネーション状態のような軽負荷状態で消費電力の損失を軽減することが求められている。

［電源装置とディカップリング・コンデンサ］
図２は、電源装置１００とディカップリング・コンデンサの接続状態を説明する図である。電源装置１００を構成するスイッチング素子は、たとえばＡＣ／ＤＣアダプタ３７から供給されるＤＣ２０Ｖの電圧をＤＣ５Ｖの電圧に変換するためにスイッチング動作をする。電源装置１００の２次側からは、直接または他の電源装置を経由してＣＰＵ１１、ＬＣＤ１８、およびマザーボードに搭載された各種デバイスに電力が供給される。電源装置１００の１次側には複数の積層セラミック・コンデンサで構成されたディカップリング・コンデンサ群４５が接続されている。ディカップリング・コンデンサはバイパス・コンデンサともいわれ、高周波電圧に対する線路のインピーダンスを低下させて、電源装置１００のスイッチング動作に伴う線路の電荷の移動を局部的な範囲に制限する役割を果たす。

同様に電源装置１００の２次側にも複数の積層セラミック・コンデンサで構成されたディカップリング・コンデンサ群４７が接続されている。ディカップリング・コンデンサ群４５、４７は、電源装置１００を構成するデバイスの近辺においてマザーボードに表面実装される。電源装置１００のスイッチング素子が、可聴周波数でスイッチング動作をするときには、電源装置１００から当該周波数に相当する周期で発生したリップル電圧がベース電圧である直流の２０Ｖまたは５Ｖに重畳される。したがって、ディカップリング・コンデンサ群４５、４７には可聴周波数のリップル電流が流れて振動が発生し、ディカップリング・コンデンサ群４５、４７の周囲から騒音が観測される。

騒音は主として、ディカップリング・コンデンサ自体およびディカップリング・コンデンサにより振動が励起されたマザーボードから発生する。振動はディカップリング・コンデンサの配置、回路基板上での位置、回路基板の固定位置、デバイスの経年劣化、および環境温度などにより変化するため、可聴周波数でスイッチング動作をしたときに、同一使用のノートＰＣでも発生したり発生しなかったりする。また、騒音の発生状況は時間軸上でも変化する。

［電源装置の構成］
図３は、電源装置１００のひとつのまとまったブロックの構成を示すブロック図である。電源装置１００は、たとえば、ＣＰＵ１１だけに電力を供給する専用のスイッチング・レギュレータである。あるいは、電源装置１００は、サスペンド状態で動作するデバイスに電力を供給するスイッチング・レギュレータであってもよい。電源装置１００は、軽負荷時の騒音の除去と効率の維持を実現するため軽負荷の状態で動作する機会が多い用途に特に有効である。電源装置１００は、ノートＰＣ１０のマザーボードに実装された複数のデバイスにより形成されている。電源装置１００の各デバイスには、ＡＣ／ＤＣアダプタ３７またはバッテリィ３３（図１参照）から電力が供給される。

シリコン・マイクロフォン１０１は、振動膜と背面電極との間の静電容量の変化を電圧の変化に変換して音響信号を出力する。シリコン・マイクロフォン１０１には、可聴周波数の範囲から外れた音響信号を除去するバンド・パス・フィルタ１０３が接続されている。バンド・パス・フィルタ１０３は、抵抗とコンデンサで構成されており、主として可聴周波数の音響信号だけを通過させる。バンド・パス・フィルタ１０３は音響信号を増幅する非反転増幅器１０５の非反転入力に接続されている。非反転増幅器１０５の出力は抵抗１１３、１１５で分圧されて、非反転増幅器１０５の反転入力に接続される。抵抗１１３、１１５は非反転増幅器１０５の増幅率を決定する。

非反転増幅器１０５の出力はさらに、増幅された音響信号から直流成分を除去するコンデンサ１０７の一方の端子に接続されている。コンデンサ１０７の他方の端子はコンパレータ１１５の非反転入力に接続される。また、コンパレータ１１５の非反転入力は、電圧Ｖｃｃを分圧する分圧抵抗１０９、１１１により一定の電圧にバイアスされている。このバイアスされた直流電圧に非反転増幅器１０５から出力された音響信号が重畳される。コンパレータ１１５の反転入力には基準電圧源１１７が接続される。基準電圧源１１７の基準電圧は、許容される騒音に対応する音響信号のレベルに対する基準を与えるように設定される。なお、非反転増幅器１０５の出力には、人間の聴力特性との整合を図って人間が感じる騒音の不快さを代表する信号にするさまざまな処理を施すための処理回路を設けるようにしてもよい。

コンパレータ１１５は音響信号のレベルが基準電圧を超えたときにＯＲゲート１２３の一方の入力にハイ信号を出力する。ＯＲゲート１２３の他方の入力には、ＡＮＤゲート１１９の出力が接続される。ＡＮＤゲート１１９の一方の入力にはインバータ１２１の出力が接続され、インバータ１２１の入力にはＥＣ２７が接続される。インバータ１２１は、ＥＣ２７からタイムアップ信号を受け取ったときに、ロー信号をＡＮＤゲート１１９に出力する。ＡＮＤゲート１１９の他方の入力には、ＯＲゲート１２３の出力が接続される。

したがって、コンパレータ１１５から一旦ハイ信号が出力されて、ＯＲゲート１２３がハイ信号を出力するとそのご音響信号のレベルが低下してコンパレータ１１５がロー信号を出力しても、ＥＣ２７がタイムアップ信号を出力しない限り、ＯＲゲート１２３はハイ信号を出力し続ける。ＯＲゲート１２３の出力はＦＥＴドライバ１２５の間欠モードから無騒音モードへ切り換える切換端子に接続される。ＦＥＴドライバ１２５の動作については後に説明する。ＦＥＴドライバ１２５は、電源装置１００の動作を制御するためのパワー・コントローラ２９に接続されている。ＦＥＴドライバ１２５はＥＣ２７に接続され、ＥＣ２７のタイマーにセット信号およびリセット信号を送るようになっている。

ＦＥＴドライバ１２５は、同期整流方式でスイッチング制御される主トランジスタ１２７と補助トランジスタ１２９のゲート回路に接続されている。主トランジスタ１２７、補助トランジスタ１２９はＭＯＳＦＥＴで構成されている。補助トランジスタ１２９は、帰還電流を通過させる従来のフライホイール・ダイオードに代えて使用するもので、オン抵抗の低いＭＯＳＦＥＴを使用することにより、効率のよい電源装置を実現することができる。ただし、本発明は同期整流方式の電源装置に限定されるものではない。主トランジスタ１２７のドレインは電源装置１００の入力端子１３７を経由してＡＣ／ＤＣアダプタ３７に接続されている。

入力端子１３７には、騒音の主たる原因となる振動源であるカップリング・コンデンサ群４５が接続されている。主トランジスタ１２７のソースには、補助トランジスタ１２９のドレインが接続され、補助トランジスタ１２９のソースはグランドに接続されている。主トランジスタ１２７のソースにはインダクタ１３１の一方の端子が接続され、インダクタ１３１の他方の端子にはインダクタ１３１に流れる電流を測定するセンス抵抗１３５の一方の端子が接続されている。センス抵抗１３５の他方の端子は、電源装置１００の出力端子１３９に接続されている。センス抵抗１３５の他方の端子には、グランドとの間に平滑コンデンサ１３３が接続されている。センス抵抗１３５の両端はＦＥＴドライバ１２５に接続されている。出力端子１３９には、カップリング・コンデンサ群４７および電源装置１００の負荷５０が接続される。

シリコン・マイクロフォン１０１、バンド・パス・フィルタ１０３、非反転増幅器１０５および周辺素子、コンパレータ１１５および周辺素子、ＯＲゲート１２３、ＡＮＤゲート１１９、およびインバータ１２１は、騒音が一定レベル以上のときに切換信号を出力する音響回路を構成する。図３では音響回路を個別の素子で構成しているが、これらの素子はＦＥＴドライバ１２５と一体になるように半導体チップに組み込むことができる。また、その半導体チップには、ＥＣ２７に組み込まれていた無騒音モードの経過時間を計測するタイマー回路を組み込むこともできる。このように構成された半導体チップは、電源と基準パルス信号を与えるだけで動作するので電源装置を容易に構成することができる。

［ＦＥＴドライバ］
つづいて、ＦＥＴドライバ１２５の動作について説明する。ＦＥＴドライバ１２５は、センス抵抗１３５の他方の端子に接続され、電圧検出回路、三角波生成回路、誤差アンプ、コンパレータ、間欠動作回路、および無騒音動作回路などを含んでいる周知の半導体チップである。間欠動作回路は、ＦＥＴドライバ１２５を間欠モードで動作させ、無騒音動作回路はＦＥＴドライバ１２５を無騒音モードで動作させる。ＦＥＴドライバ１２５は、電流制御型のスイッチング・レギュレータとして構成されている。ＦＥＴドライバ１２５はＰＷＭモード、間欠モード、または無騒音モードのいずれかで動作する。間欠モードで動作している間にＯＲゲート１２３が切換端子に切換信号を供給すると、ＦＥＴドライバ１２５は間欠モードから無騒音モードへ遷移する。

間欠モードで動作しているときに、ＯＲゲート１２３が切換端子にロー信号を出力している間は間欠モードが維持される。ＰＷＭモードから間欠モードまたは無騒音モードへの遷移は、負荷の消費電力の大きさに基づいてＦＥＴドライバ１２５が判断して行う。ＦＥＴドライバ１２５は負荷の消費電力が所定値を越えたときに、間欠モードまたは無騒音モードからＰＷＭモードに遷移し、負荷が所定値よりも小さくなったときにはＰＷＭモードから間欠モードに遷移するように初期設定される。そして、音響信号のレベルが所定値以上のときに限り間欠モードから無騒音モードに遷移する。

図４は、ＰＷＭモード、間欠モード、および無騒音モードのときのスイッチング・サイクルを示す図である。図４（Ａ）は、ＰＷＭモードのときのスイッチング・サイクルを示し、図４（Ｂ）、（Ｃ）は、間欠モードのときのスイッチング・サイクルと出力電圧を示し、図４（Ｄ）、（Ｅ）は、無騒音モードのときのスイッチング・サイクルと出力電圧を示している。ＦＥＴドライバ１２５は、センス抵抗１３５の両端電圧から負荷５０の大きさを判断し、所定値以上のときにはＰＷＭモードで動作する。ＰＷＭモードのときには、主トランジスタ１２７と補助トランジスタ１２９はオン／オフが逆になるように制御される。主トランジスタ１２７がオンで補助トランジスタ１２９がオフの間（以下、オン期間という。）は、ＡＣ／ＤＣアダプタ３７から供給された電流がインダクタ１３１およびセンス抵抗１３５を経由して負荷５０に供給され、同時に平滑コンデンサ１３３が充電される。

つぎに、主トランジスタ１２７がオフで補助トランジスタ１２９がオンの間（以下、オフ期間という。）は、オン期間にインダクタ１３１に蓄積された磁界エネルギーが放出され、負荷５０と補助トランジスタ１２９を通じて負荷電流が流れる。このとき、平滑コンデンサ１３３に蓄積された電荷も放出されて負荷電流として流れる。図４（Ａ）に示すようにＦＥＴドライバ１２５は、出力端子１３９の出力電圧と設定電圧を比較して、動作周波数または周期（Ｔ）を一定にしてオン期間（ｔｏｎ１〜ｔｏｎ４）だけを調整することにより出力電圧を一定の範囲に維持する。このときの動作周波数はたとえば４００ｋＨｚといった可聴周波数よりも十分に高い値が選定される。

ＰＷＭモードでは、主トランジスタ１２７の動作周波数が一定であるため、軽負荷時はスイッチング損失の割合が増大して効率が低下する。間欠モードは軽負荷時の効率を向上するために採用されている。間欠モードは、バースト・モード、スキップ・モード、またはパワー・セーブ・モードなどというように様々な呼称で呼ばれている。間欠モードではオン期間（ｔｏｎ）を一定にしてＰＷＭモードのときの制御パルスをいくつか無視し、出力電圧が上限値（Ｖ_Ｈ）と下限値（Ｖ_Ｌ）の間に入るように周期（Ｔ１〜Ｔ３）を制御して設定電圧（Ｖｓ）を維持する。図４（Ｂ）、（Ｃ）は、時間が経過するにしたがって負荷が小さくなり、周期がＴ１、Ｔ２、Ｔ２の順番に長くなることで、出力電圧が設定電圧Ｖｓに維持されていることを示している。本発明における間欠モードは、動作周波数がＰＷＭモードより低いこと、負荷が小さくなるにしたがって動作周波数を低下させて出力電圧を調整すること、および動作周波数が可聴周波数の範囲に入ることの条件を満たす制御方法をすべて含んでいる。

ＦＥＴドライバ１２５は、ＰＷＭモードから間欠モードへの切り換えを、センス抵抗１３５の両端電圧を測定してインダクタ１３１に流れる電流値が所定値より下回ったときに行う。ＦＥＴドライバ１２５は、間欠モードからＰＷＭモードへの切り換えも同様にして行う。間欠モードでは、負荷が小さくなるにしたがって動作周波数が低下してゆくため、軽負荷時の効率はよくなるが動作周波数が可聴周波数に入ることになる。たとえば、間欠モードでは数Ｈｚないし４００ｋＨｚの範囲で動作する。主トランジスタ１２７と補助トランジスタ１２９が交互に可聴周波数でスイッチング動作をすることで、インダクタ１３１、平滑コンデンサ１３３、およびカップリング・コンデンサ群４５、４７などが振動しさらにその振動がマザーボードに伝わって騒音が発生する。

無騒音モードは、間欠モードの騒音を除去するために採用されている。無騒音モードは、負荷が小さくなって間欠モードでスイッチング動作をする場合には動作周波数が可聴周波数の上限より低下してしまうような場合に、動作周波数を可聴周波数以上に維持する動作モードである。たとえば、無騒音モードでは、２０ｋＨｚないし４００ｋＨｚの範囲で動作する。無騒音モードでは、間欠モードで動作させると動作周波数が可聴周波数に入るような小さな負荷（以下、可聴周波数負荷という。）に電力を供給する場合に、動作周波数を可聴周波数よりも高い値に維持する。可聴周波数負荷に対して電力を供給するときは、出力電圧が下限値（Ｖ_Ｌ）に到達する前にオン期間が到来する。

その時点で主トランジスタ１２７をオン状態にすると、オン期間を短くしない限り負荷に変化がなければやがて出力電圧は上限値（Ｖ_Ｈ）を超えてしまう。無騒音モードでは、出力電圧が上限値（Ｖ_Ｈ）を超えないようにするために、オン期間に入るときの出力電圧と下限値（Ｖ_Ｌ）との差に基づいてオン期間を設定することで、出力電圧が設定電圧（Ｖｓ）を中心とする所定の範囲に維持される。すなわち、オン期間に入るときの出力電圧と下限値（Ｖ_Ｌ）との差が大きいほどオン期間を短くすることで、オフ期間に入るときの出力電圧が低くなるので、動作周波数を可聴周波数以上に維持しても出力電圧が上限値（Ｖ_Ｈ）を超えることはなくなる。

ＦＥＴドライバ１２５は、負荷の大きさに応じて変化する動作周波数を監視して可聴周波数負荷に対しても可聴周波数以上の動作周波数を維持する。図４（Ｄ）では、動作周波数に対応する周期がＴｍｉｎに固定され、負荷が時間経過とともに減少してゆくときに、オン期間がｔｏｎ１、ｔｏｎ２、ｔｏｎ３の順番に短くなり、その後負荷が増えてオン期間に入る時点での出力電圧が下限値（Ｖ_Ｌ）まで下がったために、オン期間がｔｏｎ４と長くなっている様子を示している。図４（Ｅ）は、図４（Ｄ）に対応する出力電圧の変化を示している。本実施の形態では無騒音モードを間欠モードとは独立した動作モードとして構成しているが、無騒音モードは、可聴周波数負荷に対して動作周波数を可聴周波数以上に設定するように間欠モードに変更を加えた動作モードであるともいえる。したがって、可聴周波数より高い動作周波数で動作するときは、オン期間を固定して間欠モードと同様の制御方式を採用することができる。

本発明における無騒音モードは、動作周波数がＰＷＭモードより低くかつ可聴周波数より高いこと、および可聴周波数負荷に対する効率が間欠モードよりも低いことの条件を満たす制御方法をすべて含んでいる。たとえば、可聴周波数以上に維持するときの周期は、かならずしも一定値Ｔｍｉｎに固定する必要はない。ＰＷＭモード、間欠モード、および無騒音モードを備えたＦＥＴドライバとしては、テキサス・インスツルメント社の型番ＴＰＳ５１２２１、およびマキシム社の型番ＭＡＸ１９７７などが存在する。これまで、電流制御型のＦＥＴドライバ１２５を例示して説明したが、本発明は電流制御型の電源装置に限定されるものではなく、電圧制御型の電源装置に対して適用することも可能である。

このように３つの動作モードを備えるＦＥＴドライバ１２５は、これまで間欠モードまたは無騒音モードのいずれかの設定で使用されていた。間欠モードに設定すると、ＦＥＴドライバ１２５は負荷の大きさによりＰＷＭモードと間欠モードの間を遷移する。無騒音モードに設定するとＦＥＴドライバは負荷の大きさによりＰＷＭモードと無騒音モードの間を遷移する。無騒音モードでは動作周波数を可聴周波数以上に維持するために騒音は発生しないが、スイッチング損失が間欠モードよりも大きくなるため可聴周波数負荷に対する効率が低下する。

一方、前述のとおり動作周波数が可聴周波数域に入っても必ずしも騒音が実際に発生するとは限らない。可聴周波数の動作周波数により間欠モードで動作しても騒音が発生しないような場合にも、無騒音モードで動作すると無駄な損失を招いていることになる。従来は、間欠モードと無騒音モードのいずれかを選択するだけであったので、騒音の防止を重視する場合には無騒音モードに設定するしか方法がなかった。本実施の形態にかかる電源装置１００は間欠モードを初期設定とし、シリコン・マイクロフォン１０１で騒音を検出して実際に騒音が発生していると判断した場合にだけ、ＯＲゲート１２３からハイ信号（切換信号）を出力することで間欠モードから無騒音モードに移行して無騒音モードを必要最小限の範囲で利用する。

［動作説明］
つぎに、電源装置１００の動作を図５のフローチャートに基づいて説明する。ブロック２０１では、ノートＰＣ１０は電源が投入された状態になっている。この時点では騒音が発生しておらず、ＯＲゲート１２３は切換信号を出力してないと想定する。パワー・コントローラ２９は、ＦＥＴドライバ１２５に動作信号を送って動作を開始させる。本発明は、すべてのデバイスに電源を供給している電源オン状態の他に、サスペンド状態などのような一部のデバイスだけに電源を供給している状態に適用することができる。ＦＥＴドライバ１２５は、センス抵抗１３５の両端電圧を検出して、電源オン状態ではブロック２０３のようにＰＷＭモードで動作する。

ＰＷＭモードでは、動作周波数が可聴周波数の上限よりも高いため通常は騒音が発生することはない。ブロック２０５では、ＦＥＴドライバ１２５はセンス抵抗１３５の両端電圧を測定して、負荷電流が所定値より下がったか否かを判断する。負荷電流が所定値よりも大きい場合は、負荷の消費電力が所定値よりも大きいと判断してＰＷＭモードでの動作を継続する。ノートＰＣ１０がサスペンド状態に移行して電源装置１００の負荷が減少したような場合は負荷電流が低下するのでブロック２０７に移行してＦＥＴドライバ１２５は間欠モードで動作する。ブロック２０８では、ＦＥＴドライバ１２５は、間欠モードで動作している間に負荷の消費電力が所定値を越えたと判断したときは、ブロック２０３に戻ってＰＷＭモードに移行する。負荷の消費電力が所定値より小さい場合は、ブロック２０９に移行する。

ブロック２０９では、シリコン・マイクロフォン１０１が出力した音響信号のレベルが所定値を超えたか否かをコンパレータ１１５が判断する。ＦＥＴドライバ１２５は無騒音モードで動作していないためＥＣ２７からはタイムアップ信号が出力されない。コンパレータ１１５の出力は、ＯＲゲート１２３を通じてＦＥＴドライバ１２５に出力される。音響信号のレベルが所定値を超えない場合は、ＯＲゲートは切換信号を出力しないのでブロック２０７に戻ってＦＥＴドライバ１２５は間欠モードでの動作を継続する。

ブロック２０９で音響信号のレベルが基準電圧源１１７の基準電圧を超えた場合は騒音が発生していることになるので、ＯＲゲート１２３はＦＥＴドライバ１２５に切換信号を出力する。ブロック２１１でＦＥＴドライバ１２５は、切換信号に応答して無騒音モードで動作する。ブロック２１１で一旦ＯＲゲート１２３が切換信号を出力すると、ＡＮＤゲート１１９を通じて切換信号がホールドされるので、音響信号のレベルが揺動してコンパレータ１１５がロー信号を出力しても切換信号は維持される。その後は、ブロック２１５でＥＣ２７のタイマーがタイムアップ信号を出力しない限り、音響信号のレベルが所定値以下に低下したとしてもＦＥＴドライバ１２５は無騒音モードで動作し続ける。ＦＥＴドライバ１２５は、無騒音モードでの動作を開始するのと同時にＥＣ２７にスタート信号を送ってタイマーを動作させる。

ブロック２１３で負荷電流が所定値よりも大きい場合は、ブロック２０３に移行してＦＥＴドライバ１２５はＰＷＭモードで動作する。ブロック２１５では、ＥＣ２７のタイマーがタイムアップ信号を出力しない限り、ＦＥＴドライバ１２５はブロック２１１に戻って無騒音モードで動作する。ブロック２１５でＥＣ２７のタイマーがタイムアップ信号を出力すると、ＡＮＤゲート１１９はロー信号を出力するのでコンパレータ１１５の出力だけがＯＲゲート１２３の出力に反映される。したがって、音響信号のレベルが低下していれば切換信号は停止し、音響信号のレベルが低下していなければ切換信号は維持される。ブロック２０９では、ＦＥＴドライバ１２５は、騒音が低下して切換信号が停止しているか否かを判断し、切換信号が停止している場合はブロック２０７に移行して間欠モードで動作する。

騒音が継続しているために切換信号が停止していない場合は、ブロック２１１に移行して無騒音モードでの動作を継続する。間欠モードに移行する際には、ＦＥＴドライバ１２５はＥＣ２７にタイマーのリセット信号を送る。ブロック２１５からブロック２０９への移行は、一旦無騒音モードで動作を開始しても、ＦＥＴドライバ１２５は所定時間ごとに騒音が発生しているか否かを判断し、騒音が発生していない場合は効率のよい間欠モードで動作することを保証する。

［状態遷移］
図６は、電源装置１００の状態遷移を説明する図である。電源装置１００は、負荷が大きいときはＰＷＭモードで動作するが、軽負荷時の効率が無視できなくなると、ＰＷＭモードから間欠モードに遷移する。間欠モードで動作している間に騒音が発生した場合には、無騒音モードに遷移する。無騒音モードにおいて、負荷が大きくなった場合はＰＷＭモードに遷移する。また、無騒音モードで所定の時間動作したときは、騒音の発生状態を確認して騒音が発生していない場合は間欠モードに遷移し、騒音が発生している場合は無騒音モードを維持する。電源装置１００では、間欠モードが初期値として設定されているので、図６には、ＰＷＭモードから無騒音モードへの遷移を示していない。

［電源装置の実装構造］
図７は、マザーボードに実装される電源装置１００の構成要素を説明する平面図である。図７では、マザーボード７０に２つの電源装置３００、４００が実装されている様子を示している。電源装置３００は、ＣＰＵ３０１に対して専用に電力を供給する。電源装置４００は、ＣＰＵ以外のデバイスに電力を供給する。電源装置３００、４００を構成する素子は、マザーボード７０に表面実装されている。電源装置３００、４００は、入力側ディカップリング・コンデンサ３０３、４０３、出力側ディカップリング・コンデンサ３１５、４１５、主トランジスタ３０５、４０５、補助トランジスタ３０７、４０７、インダクタ３０９、４０９、ＦＥＴドライバ３１１、４１１、音響回路３１３、４１３、およびシリコン・マイクロフォン３１７、４１７で構成されている。入力側ディカップリング・コンデンサ３０３およびシリコン・マイクロフォン３１７は、マザーボード７０の裏面に実装されている。このようにシリコン・マイクロフォン３１７、４１７は、振動が多く発生して騒音源になり易い素子の近くに配置される。

電源装置１００は、可聴周波数負荷に対する効率はよいが動作周波数が可聴周波数域に入る動作モードと、可聴周波数負荷に対する効率は悪いが動作周波数が可聴周波数より高く維持される動作モードを備える電源装置に広く適用することができる。電源装置１００は出力電圧が入力電圧よりも低くなる降圧型を例にして説明したが、本発明は昇圧型のスイッチング・レギュレータに適用することもできる。また、直流電圧が入力される電源装置を例にして説明したが、本発明は交流電圧が入力される電源装置に適用することもできる。以上の説明では、ノートＰＣ１０に実装される電源装置１００を例示して説明してきたが、本発明にかかる電源装置は、音響機器、電気自動車、ハイブリッド車、またはビデオ・レコーダなどの静寂な環境で使用したり騒音を排除する必要のある機器または装置に使用したりするスイッチング・レギュレータに広く適用することができる。

これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。

静寂な環境で使用される機器や装置に実装される電源装置に利用可能である。

本実施の形態にかかるノートＰＣの構成を示す概略のブロック図である。 電源装置とディカップリング・コンデンサの接続状態を説明する図である。 電源装置の構成を示すブロック図である。 ＰＷＭモード、間欠モード、および無騒音モードにおけるＦＥＴドライバのスイッチング・サイクルを説明する図である。 電源装置の動作を説明するフローチャートである。 電源装置の状態遷移を説明する図である。 マザーボードに実装される電源装置の構成要素を説明する平面図である。

符号の説明

１０…ノートＰＣ
５０…負荷
１０１…シリコン・マイクロフォン
１０３…バンド・パス・フィルタ
１０５…非反転増幅器
１１５…コンパレータ
１１７…基準電圧源

Claims (18)

1. 入力電圧をスイッチング制御して所定の直流電圧を出力する電源装置であって、
   スイッチング動作をするスイッチング素子と、
   騒音を収集して音響信号を出力するマイクロフォンと、
   前記音響信号のレベルが所定値を越えたときに切換信号を出力する音響回路と、
   一定の動作周波数のＰＷＭモードと、可聴周波数を含み前記ＰＷＭモードの動作周波数より低い動作周波数の間欠モードと、前記ＰＷＭモードの動作周波数よりも低くかつ前記可聴周波数よりも高い動作周波数の無騒音モードのいずれかで前記スイッチング素子を制御し、前記間欠モードで動作している間に受け取った前記切換信号に応答して前記無騒音モードに遷移する制御回路と
   を有する電源装置。
2. 前記制御回路に接続され前記無騒音モードに遷移してからの経過時間を計測するタイマー回路を備え、前記制御回路は前記無騒音モードで動作しているときに前記タイマー回路から受け取ったタイムアップ信号に応答して前記音響信号のレベルが所定値よりも低下していると判断したときに前記間欠モードに遷移する請求項１に記載の電源装置。
3. 前記制御回路に接続され負荷電流を測定する電流測定回路を備え、前記制御回路は前記ＰＷＭモードで動作している間に前記負荷電流が所定値より低下したときに前記無騒音モードではなく前記間欠モードに遷移する請求項１または請求項２に記載の電源装置。
4. 前記制御回路は前記間欠モードまたは前記無騒音モードで動作している間に前記負荷電流が所定値より上昇したときに前記ＰＷＭモードに遷移する請求項３に記載の電源装置。
5. 前記電源装置にディカップリング・コンデンサが接続され、前記マイクロフォンが前記ディカップリング・コンデンサの近辺に配置されている請求項１ないし請求項４のいずれかに記載の電源装置。
6. 入力電圧をスイッチング制御して所定の直流電圧を出力する電源装置であって、
   スイッチング動作をするスイッチング素子と、
   騒音を収集して音響信号を出力するマイクロフォンと、
   前記音響信号のレベルが所定値を越えたときに切換信号を出力する音響回路と、
   可聴周波数を含む動作周波数の範囲で動作する第１の動作モードまたは前記可聴周波数より高い動作周波数で動作する第２の動作モードで前記スイッチング素子を制御することが可能で、前記第１の動作モードで動作している間に受け取った前記切換信号に応答して前記第２の動作モードに遷移する制御回路と
   を有する電源装置。
7. 負荷電流を測定する電流測定回路を含み、前記制御回路は前記電流測定回路の出力に応答して前記第１の動作モードより動作周波数の高い第３の動作モードと前記第１の動作モードとの間を遷移する請求項６に記載の電源装置。
8. 前記第１の動作モードで前記スイッチング素子を制御したときの動作周波数が可聴周波数の範囲になる大きさの負荷に電力を供給するために前記第２の動作モードで前記スイッチング素子を制御するときのスイッチング損失は、同一の前記負荷に対して前記第１の動作モードで前記スイッチング素子を制御するときのスイッチング損失よりも大きい請求項６または請求項７に記載の電源装置。
9. 直流電力源と、
   前記直流電力源に接続された電源装置と、
   前記電源装置に接続された負荷とを有し、
   前記電源装置が請求項１ないし請求項８のいずれかに記載された電源装置である電力使用機器。
10. プロセッサと、複数のデバイスと、該デバイスに電力を供給する電源装置とを含む携帯式コンピュータであって、前記電源装置が、
    スイッチング動作をするスイッチング素子と、
    騒音を収集して音響信号を出力するマイクロフォンと、
    前記音響信号のレベルが所定値を越えたときに切換信号を出力する音響回路と、一定の動作周波数のＰＷＭモードと、可聴周波数を含み前記ＰＷＭモードより低い動作周波数の間欠モードと、前記ＰＷＭモードの動作周波数よりも低くかつ前記可聴周波数よりも高い動作周波数の無騒音モードのいずれかで前記スイッチング素子を制御し、前記間欠モードで動作している間に受け取った前記切換信号に応答して前記無騒音モードに遷移する制御回路と
    を有する携帯式コンピュータ。
11. タイマー回路を含み、サスペンド状態において前記無騒音モードでの動作時間が所定の時間を超えたときに前記音響信号を確認させるタイムアップ信号を前記制御回路に出力するコントローラを有する請求項１０に記載の携帯式コンピュータ。
12. 蓄電池を有し、前記サスペンド状態において前記複数のデバイスのいくつかに電力を供給する前記電源装置に前記蓄電池から電力を供給する請求項１１に記載の携帯式コンピュータ。
13. 前記電源装置が前記プロセッサにだけ電力を供給する請求項１０または請求項１１に記載の携帯式コンピュータ。
14. スイッチング素子を含み、入力電圧をスイッチング制御して所定の直流電圧を出力する電源装置に使用する半導体チップであって、
    騒音を収集して音響信号を出力するマイクロフォンと、
    前記音響信号のレベルが所定値を越えたときに切換信号を出力する音響回路と、
    一定の動作周波数のＰＷＭモードと、可聴周波数を含み前記ＰＷＭモードの動作周波数より低い動作周波数の間欠モードと、前記ＰＷＭモードよりも低くかつ前記可聴周波数よりも高い動作周波数の無騒音モードのいずれかで前記スイッチング素子を制御し、前記間欠モードで動作している間に受け取った前記切換信号に応答して前記無騒音モードに遷移する制御回路と
    を有する半導体チップ。
15. 前記無騒音モードでの動作を開始してからの経過時間を計測するタイマー回路を含む請求項１４に記載の半導体チップ。
16. 可聴周波数を含む動作周波数の範囲で動作する第１の動作モードまたは前記可聴周波数より高い動作周波数で動作する第２の動作モードで動作することが可能な電源装置のスイッチング素子を制御する方法であって、
    前記第１の動作モードで前記スイッチング素子を制御するステップと、
    前記電源装置がマイクロフォンで前記電源装置の近辺の騒音を測定するステップと、
    前記騒音レベルが所定値以上であることに応答して前記スイッチング素子を前記第２の動作モードで制御するステップと
    を有する制御方法。
17. 前記電源装置はさらに前記第１の動作モードよりも高い動作周波数の第３の動作モードで動作することが可能で、
    前記第３のモードで動作している間に負荷の消費電力が所定値より低下したときに前記無騒音モードではなく前記間欠モードに遷移するステップを有する請求項１６に記載の制御方法。
18. 前記第２の動作モードで動作している時間が所定時間を超えたときに前記騒音レベルが所定値以下であるか否かを判断するステップと、
    前記騒音レベルが所定値以下であることに応答して前記第２の動作モードから前記第１の動作モードに遷移して前記スイッチング素子を制御するステップと
    を有する請求項１６または請求項１７に記載の制御方法。
    

Images