JP4643647B2 - 高性能リピータモードおよび通常リピータモード並びにリセット機能を有するリピータ回路 - Google Patents
高性能リピータモードおよび通常リピータモード並びにリセット機能を有するリピータ回路 Download PDFInfo
- Publication number
- JP4643647B2 JP4643647B2 JP2007527698A JP2007527698A JP4643647B2 JP 4643647 B2 JP4643647 B2 JP 4643647B2 JP 2007527698 A JP2007527698 A JP 2007527698A JP 2007527698 A JP2007527698 A JP 2007527698A JP 4643647 B2 JP4643647 B2 JP 4643647B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- repeater
- output
- coupled
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 claims description 27
- 230000007704 transition Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Radio Relay Systems (AREA)
Description
本願は、本特許出願と同じ出願人に譲渡され、代理人事件整理番号TRAN−P320の「Repeater Circuit with High Performance Repeater Mode and Normal Repeater Mode」と題される、R.Masleidらによって2004年6月28日に出願された米国特許出願第10/879,879号に関連し、参照により全体が本明細書に組み込まれる。
本願は、本発明の出願人に譲渡され、代理人事件整理番号TRAN−P331の「Circuits and Methods for Detecting and Assisting Wire Transitions」と題される、R.Masleidらによって2004年6月28日に出願された米国特許出願第10/879,807号に関連し、参照により全体が本明細書に組み込まれる。
本願は、本発明の出願人に譲渡され、代理人事件整理番号TRAN−P332の「Repeater Circuit Having Different Operating and Reset Voltage Ranges,and Methods Thereof」と題される、R.Masleidらによって2004年6月28日に出願された米国特許出願第10/879,808号に関連し、参照により全体が本明細書に組み込まれる。
repeater mode)を有し、該高性能リピータモードが高速リセット機能を有する、リピータ回路の分野に関する。
Claims (20)
- 出力と、
複数のトランジスタと、
第1のスイッチ位置および第2のスイッチ位置で作動する複数のスイッチと、
を備えるリピータ回路であって、
前記複数のトランジスタおよび前記複数のスイッチが連結されて複数のサブ回路を形成し、
前記スイッチが前記第1のスイッチ位置にある場合、前記サブ回路が第1および第2の長い遅延回路並びに第1および第2の短い遅延回路を含む高性能リピータモードへと配置され、
前記長い遅延回路及び前記短い遅延回路は入力エッジ遷移に応答して前記出力においてパルスの生成を可能とし、
前記高性能リピータモードにおいて、前記第1および第2の短い遅延回路が前記第1および第2の長い遅延回路をバイパスして、前記入力エッジ遷移に応答した後の前記リピータ回路のアベイラビリティを迅速化し、
前記複数のスイッチが前記第2のスイッチ位置にある場合、前記複数のサブ回路は通常リピータモードへと配置される、リピータ回路。 - 前記高性能リピータモードにおいて、前記複数のサブ回路は、
入力及び出力を備えたキーパ回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち上がりエッジ駆動回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち下がりエッジ駆動回路と、
を含む、請求項1記載のリピータ回路。 - 前記立ち上がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNANDゲートと、
前記NANDゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力p型トランジスタ装置と、
前記NANDゲートの前記出力に連結され、前記第1の長い遅延回路および前記第1の短い遅延回路を含む、上側遅延回路と、
前記上側遅延回路および前記NANDゲートに連結される上側ハーフラッチ回路と、
を含む、請求項2記載のリピータ回路。 - 前記立ち下がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNORゲートと、
前記NORゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力n型トランジスタ装置と、
前記NORゲートの前記出力に連結され、前記第2の長い遅延回路および前記第2の短い遅延回路を含む、下側遅延回路と、
前記下側遅延回路および前記NORゲートに連結される下側ハーフラッチ回路と、
を含む、請求項2記載のリピータ回路。 - 前記キーパ回路は、直列に配置される第1のインバータ、第2のインバータ、第3のインバータ、および第4のインバータを含む、請求項2記載のリピータ回路。
- 前記通常リピータモードにおいて、前記複数のサブ回路は、
二重インバータ回路と、
前記二重インバータ回路と並列に配置されるキーパ回路と、
を含む、請求項1記載のリピータ回路。 - 前記二重インバータ回路は、前記高性能リピータモードのNANDゲートから及び前記高性能リピータモードのNORゲートからの特定のトランジスタを用いて形成される、請求項6記載のリピータ回路。
- 入力及び出力を備えたキーパ回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち上がりエッジ駆動回路であって、第1のスイッチ位置で作動している複数の第1のスイッチを有し、かつ第1の長い遅延回路と該第1の遅延回路をバイパスして入力立ち上がりエッジ遷移に応答した後のアベイラビリティを迅速化するための第1の短い遅延回路とを有する、立ち上がりエッジ駆動回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち下がりエッジ駆動回路であって、第1のスイッチ位置で作動している複数の第2のスイッチを有し、かつ第2の長い遅延回路と該第2の遅延回路をバイパスして入力立ち下がりエッジ遷移に応答した後のアベイラビリティを迅速化するための第2の短い遅延回路とを有する、立ち下がりエッジ駆動回路と、
を備え、前記複数のスイッチが第2のスイッチ位置で動作される場合、前記立ち上がりエッジ駆動回路および立ち下がりエッジ駆動回路が二重インバータ回路に変換される、リピータ回路。 - 前記立ち上がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNANDゲートと、
前記NANDゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力p型トランジスタ装置と、
前記NANDゲートの前記出力に連結され、前記第1の長い遅延回路および前記第1の短い遅延回路を含む、上側遅延回路と、
前記上側遅延回路および前記NANDゲートに連結される上側ハーフラッチ回路と、
を更に含む、請求項8記載のリピータ回路。 - 前記立ち下がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNORゲートと、
前記NORゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力n型トランジスタ装置と、
前記NORゲートの前記出力に連結され、前記第2の長い遅延回路および前記第2の短い遅延回路を含む、下側遅延回路と、
前記下側遅延回路および前記NORゲートに連結される下側ハーフラッチ回路と、
を更に含む、請求項8記載のリピータ回路。 - 前記キーパ回路が、直列に配置される第1のインバータ、第2のインバータ、第3のインバータ、および第4のインバータを含む、請求項8記載のリピータ回路。
- 前記二重インバータ回路と前記キーパ回路が並列に配置される、請求項8記載のリピータ回路。
- 前記二重インバータ回路は、前記立ち下がりエッジ駆動回路のNORゲートから及び前記前記立ち上がりエッジ駆動回路のNANDゲートからの特定のトランジスタを用いて形成される、請求項8記載のリピータ回路。
- 複数のモードでリピータ回路を作動させる方法であって、前記方法は、
第1および第2の長い遅延回路並びに第1および第2の短い遅延回路を有する前記リピータ回路に、複数のスイッチを挿入し、前記長い遅延回路及び前記短い遅延回路は入力エッジ遷移に応答して前記出力においてパルスの生成を可能とし、
高性能リピータモードでの動作が望ましい場合には、前記複数のスイッチを第1のスイッチ位置に設定し、前記高性能リピータモードにおいて、前記第1および第2の短い遅延回路が前記第1および第2の長い遅延回路をバイパスして、入力エッジ遷移に応答した後のアベイラビリティを迅速化し、
通常リピータモードでの動作が望ましい場合には、前記複数のスイッチを第2のスイッチ位置に設定する、方法。 - 前記高性能リピータモードにおいて、前記リピータ回路は、
入力及び出力を備えたキーパ回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち上がりエッジ駆動回路と、
前記キーパ回路の前記入力及び前記出力に接続された立ち下がりエッジ駆動回路と、
を含む、請求項14記載の方法。 - 前記立ち上がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNANDゲートと、
前記NANDゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力p型トランジスタ装置と、
前記NANDゲートの前記出力に連結され、前記第1の長い遅延回路および前記第1の短い遅延回路を含む、上側遅延回路と、
前記上側遅延回路および前記NANDゲートに連結される上側ハーフラッチ回路と、
を含む、請求項15記載の方法。 - 前記立ち下がりエッジ駆動回路は、
前記リピータ回路の入力に連結されるNORゲートと、
前記NORゲートの出力に連結されかつ前記リピータ回路の出力に連結される出力n型トランジスタ装置と、
前記NORゲートの前記出力に連結され、前記第2の長い遅延回路および前記第2の短い遅延回路を含む、下側遅延回路と、
前記下側遅延回路および前記NORゲートに連結される下側ハーフラッチ回路と、
を含む、請求項15記載の方法。 - 前記キーパ回路は、直列に配置される第1のインバータ、第2のインバータ、第3のインバータ、および第4のインバータを含む、請求項15記載の方法。
- 前記通常リピータモードにおいて、前記リピータ回路は、
二重インバータ回路と、
前記二重インバータ回路と並列に配置されるキーパ回路と、
を含む、請求項14載の方法。 - 前記二重インバータ回路は、前記高性能リピータモードのNANDゲートから及び前記高性能リピータモードのNORゲートからとの特定のトランジスタを用いて形成される、請求項19記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/864,271 US7336103B1 (en) | 2004-06-08 | 2004-06-08 | Stacked inverter delay chain |
US10/879,645 US7304503B2 (en) | 2004-06-08 | 2004-06-28 | Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability |
PCT/US2005/020188 WO2005122404A1 (en) | 2004-06-08 | 2005-06-08 | Repeater circuit with high performance and normal repeater modes and reset capability |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008502285A JP2008502285A (ja) | 2008-01-24 |
JP4643647B2 true JP4643647B2 (ja) | 2011-03-02 |
Family
ID=34972369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007527698A Active JP4643647B2 (ja) | 2004-06-08 | 2005-06-08 | 高性能リピータモードおよび通常リピータモード並びにリセット機能を有するリピータ回路 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7304503B2 (ja) |
JP (1) | JP4643647B2 (ja) |
HK (1) | HK1099420A1 (ja) |
TW (1) | TWI358900B (ja) |
WO (1) | WO2005122404A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220029852A1 (en) * | 2020-07-24 | 2022-01-27 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7142018B2 (en) | 2004-06-08 | 2006-11-28 | Transmeta Corporation | Circuits and methods for detecting and assisting wire transitions |
US7498846B1 (en) | 2004-06-08 | 2009-03-03 | Transmeta Corporation | Power efficient multiplexer |
US7405597B1 (en) | 2005-06-30 | 2008-07-29 | Transmeta Corporation | Advanced repeater with duty cycle adjustment |
US7304503B2 (en) | 2004-06-08 | 2007-12-04 | Transmeta Corporation | Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability |
US7336103B1 (en) * | 2004-06-08 | 2008-02-26 | Transmeta Corporation | Stacked inverter delay chain |
US7071747B1 (en) | 2004-06-15 | 2006-07-04 | Transmeta Corporation | Inverting zipper repeater circuit |
US7330080B1 (en) | 2004-11-04 | 2008-02-12 | Transmeta Corporation | Ring based impedance control of an output driver |
US7409659B2 (en) * | 2004-11-12 | 2008-08-05 | Agere Systems Inc. | System and method for suppressing crosstalk glitch in digital circuits |
US20070013425A1 (en) * | 2005-06-30 | 2007-01-18 | Burr James B | Lower minimum retention voltage storage elements |
US7663408B2 (en) | 2005-06-30 | 2010-02-16 | Robert Paul Masleid | Scannable dynamic circuit latch |
US7642866B1 (en) | 2005-12-30 | 2010-01-05 | Robert Masleid | Circuits, systems and methods relating to a dynamic dual domino ring oscillator |
US7414485B1 (en) | 2005-12-30 | 2008-08-19 | Transmeta Corporation | Circuits, systems and methods relating to dynamic ring oscillators |
US7710153B1 (en) | 2006-06-30 | 2010-05-04 | Masleid Robert P | Cross point switch |
US7495466B1 (en) | 2006-06-30 | 2009-02-24 | Transmeta Corporation | Triple latch flip flop system and method |
US8023555B2 (en) * | 2007-09-28 | 2011-09-20 | Oracle America, Inc. | Repeater circuit |
US8004307B2 (en) * | 2008-12-29 | 2011-08-23 | Oracle America, Inc. | Static-dynamic-dynamic repeater circuit |
US8488395B2 (en) * | 2009-04-14 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Keepers, integrated circuits, and systems thereof |
US8330588B2 (en) | 2010-04-14 | 2012-12-11 | Oracle International Corporation | Fast repeater latch |
US8847633B1 (en) * | 2013-03-08 | 2014-09-30 | Intel Corporation | Low voltage swing repeater |
CN103383814B (zh) * | 2013-06-20 | 2015-11-25 | 浙江宇视科技有限公司 | 一种违章抓拍方法 |
US9667314B1 (en) | 2015-12-15 | 2017-05-30 | Altera Corporation | Programmable repeater circuits and methods |
US9906224B1 (en) * | 2017-01-24 | 2018-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device to dispel charges and method forming the same |
US10530465B2 (en) * | 2018-05-30 | 2020-01-07 | Motorola Solutions, Inc. | Apparatus, system and method for generating a virtual assistant on a repeater |
JP2020102289A (ja) * | 2018-12-21 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497105A (en) * | 1994-06-30 | 1996-03-05 | Vlsi Technology, Inc. | Programmable output pad with circuitry for reducing ground bounce noise and power supply noise and method therefor |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
US20020056016A1 (en) * | 1999-10-19 | 2002-05-09 | Rambus Inc. | Apparatus and method for topography dependent signaling |
JP2004023789A (ja) * | 2002-06-12 | 2004-01-22 | Fujitsu Ltd | コンプリメントリセットラッチ |
Family Cites Families (133)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3991280A (en) | 1975-05-23 | 1976-11-09 | Bell Telephone Laboratories, Incorporated | Monobus variable resistance transmission circuit |
US3991380A (en) * | 1976-02-09 | 1976-11-09 | Rca Corporation | Complementary field effect transistor differential amplifier |
US4498021A (en) * | 1982-07-13 | 1985-02-05 | Matsushita Electric Industrial Co., Ltd. | Booster for transmitting digital signal |
EP0171022A3 (en) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signal delay device |
US4700089A (en) * | 1984-08-23 | 1987-10-13 | Fujitsu Limited | Delay circuit for gate-array LSI |
US4739252A (en) * | 1986-04-24 | 1988-04-19 | International Business Machines Corporation | Current attenuator useful in a very low leakage current measuring device |
US4760279A (en) * | 1986-07-02 | 1988-07-26 | Kabushiki Kaisha Toshiba | Noise cancelling circuit |
JP2616142B2 (ja) * | 1990-05-31 | 1997-06-04 | 日本電気株式会社 | 出力回路 |
US5297086A (en) * | 1990-07-31 | 1994-03-22 | Texas Instruments Incorporated | Method for initializing redundant circuitry |
US5128560A (en) * | 1991-03-22 | 1992-07-07 | Micron Technology, Inc. | Boosted supply output driver circuit for driving an all N-channel output stage |
TW198159B (ja) * | 1991-05-31 | 1993-01-11 | Philips Gloeicampenfabrieken Nv | |
JP2998944B2 (ja) * | 1991-12-19 | 2000-01-17 | シャープ株式会社 | リングオシレータ |
US5227679A (en) * | 1992-01-02 | 1993-07-13 | Advanced Micro Devices, Inc. | Cmos digital-controlled delay gate |
US5399567A (en) * | 1993-05-13 | 1995-03-21 | Monsanto Company | Method of treating cholera |
US5414312A (en) * | 1993-07-15 | 1995-05-09 | Altera Corporation | Advanced signal driving buffer with directional input transition detection |
US5455521A (en) * | 1993-10-22 | 1995-10-03 | The Board Of Trustees Of The Leland Stanford Junior University | Self-timed interconnect speed-up circuit |
US5467038A (en) * | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
US5698994A (en) * | 1994-07-29 | 1997-12-16 | Nkk Corporation | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit |
JP2952397B2 (ja) * | 1994-08-23 | 1999-09-27 | 科学技術庁航空宇宙技術研究所長 | 対気飛行速度ベクトル計測装置を用いた対気能動制御航空機 |
US5594360A (en) * | 1994-10-19 | 1997-01-14 | Intel Corporation | Low current reduced area programming voltage detector for flash memory |
JP3233801B2 (ja) * | 1994-12-09 | 2001-12-04 | 沖電気工業株式会社 | ビット位相同期回路 |
JP3412937B2 (ja) * | 1994-12-28 | 2003-06-03 | 三菱電機エンジニアリング株式会社 | リングオシレータの電流制御回路 |
KR0172234B1 (ko) * | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
JP3780030B2 (ja) * | 1995-06-12 | 2006-05-31 | 株式会社ルネサステクノロジ | 発振回路およびdram |
DE19522668C1 (de) | 1995-06-22 | 1996-07-25 | Soyck Gmbh | Störfeldsicherer Näherungsschalter |
KR0146169B1 (ko) * | 1995-06-30 | 1998-12-01 | 김주용 | 포스트 차지 로직에 의한 펄스 전달 장치 |
US5587665A (en) * | 1995-07-18 | 1996-12-24 | Vlsi Technology, Inc. | Testing hot carrier induced degradation to fall and rise time of CMOS inverter circuits |
US5614845A (en) * | 1995-09-08 | 1997-03-25 | International Business Machines Corporation | Independent clock edge regulation |
US5656963A (en) * | 1995-09-08 | 1997-08-12 | International Business Machines Corporation | Clock distribution network for reducing clock skew |
US5610548A (en) * | 1995-09-08 | 1997-03-11 | International Business Machines Corporation | Split drive clock buffer |
US5969543A (en) * | 1995-09-15 | 1999-10-19 | Xilinx, Inc. | Input signal interface with independently controllable pull-up and pull-down circuitry |
US5739715A (en) * | 1995-10-31 | 1998-04-14 | Hewlett-Packard Co. | Digital signal driver circuit having a high slew rate |
US5793715A (en) * | 1995-11-15 | 1998-08-11 | Zen Research N.V. | Methods and apparatus for reducing the access time of an optical drive |
US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
US5977763A (en) * | 1996-02-27 | 1999-11-02 | Micron Technology, Inc. | Circuit and method for measuring and forcing an internal voltage of an integrated circuit |
US5796313A (en) * | 1996-04-25 | 1998-08-18 | Waferscale Integration Inc. | Low power programmable ring oscillator |
US5777501A (en) * | 1996-04-29 | 1998-07-07 | Mosaid Technologies Incorporated | Digital delay line for a reduced jitter digital delay lock loop |
US5764110A (en) * | 1996-07-15 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
US5926050A (en) * | 1996-07-29 | 1999-07-20 | Townsend And Townsend And Crew Llp | Separate set/reset paths for time critical signals |
US5811983A (en) * | 1996-09-03 | 1998-09-22 | Integrated Device Technology, Inc. | Test ring oscillator |
US6031403A (en) * | 1996-11-13 | 2000-02-29 | International Business Machines Corporation | Pull-up and pull-down circuits |
US5791715A (en) * | 1996-11-22 | 1998-08-11 | Nebel; Michael W. | Extension mechanism for travel trailer slide-out rooms |
US5880608A (en) * | 1996-12-27 | 1999-03-09 | Intel Corporation | Pulsed domino latches |
JP3758285B2 (ja) * | 1997-03-17 | 2006-03-22 | ソニー株式会社 | 遅延回路およびそれを用いた発振回路 |
US5982211A (en) * | 1997-03-31 | 1999-11-09 | Texas Instruments Incorporated | Hybrid dual threshold transistor registers |
US5877632A (en) * | 1997-04-11 | 1999-03-02 | Xilinx, Inc. | FPGA with a plurality of I/O voltage levels |
US5894419A (en) * | 1997-04-21 | 1999-04-13 | International Business Machines Corporation | System and method for robust clocking schemes for logic circuits |
TW402841B (en) * | 1997-04-24 | 2000-08-21 | Hitachi Ltd | Complementary MOS semiconductor circuit |
JPH118532A (ja) * | 1997-04-25 | 1999-01-12 | Sony Corp | 発振回路 |
JPH10313236A (ja) * | 1997-05-09 | 1998-11-24 | Nec Corp | 遅延回路 |
US5956289A (en) * | 1997-06-17 | 1999-09-21 | Micron Technology, Inc. | Clock signal from an adjustable oscillator for an integrated circuit |
US5963074A (en) * | 1997-06-18 | 1999-10-05 | Credence Systems Corporation | Programmable delay circuit having calibratable delays |
US6025738A (en) * | 1997-08-22 | 2000-02-15 | International Business Machines Corporation | Gain enhanced split drive buffer |
US5963043A (en) * | 1997-09-17 | 1999-10-05 | International Business Machines Corporation | Method and apparatus for characterized parasitic capacitance between integrated-circuit interconnects |
JP3650269B2 (ja) * | 1997-10-07 | 2005-05-18 | セイコーインスツル株式会社 | 発電素子を有する電子時計 |
JPH11122083A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | リングオシレータ及びゲート遅延時間測定法 |
US6011403A (en) * | 1997-10-31 | 2000-01-04 | Credence Systems Corporation | Circuit arrangement for measuring leakage current utilizing a differential integrating capacitor |
US6577157B1 (en) * | 1997-11-14 | 2003-06-10 | Altera Corporation | Fully programmable I/O pin with memory |
US6281706B1 (en) * | 1998-03-30 | 2001-08-28 | National Semiconductor Corp. | Programmable high speed quiet I/O cell |
US6111447A (en) * | 1998-05-01 | 2000-08-29 | Vanguard International Semiconductor Corp. | Timing circuit that selectively triggers on a rising or falling input signal edge |
US6069506A (en) * | 1998-05-20 | 2000-05-30 | Micron Technology, Inc. | Method and apparatus for improving the performance of digital delay locked loop circuits |
US6204710B1 (en) * | 1998-06-22 | 2001-03-20 | Xilinx, Inc. | Precision trim circuit for delay lines |
US6242936B1 (en) * | 1998-08-11 | 2001-06-05 | Texas Instruments Incorporated | Circuit for driving conductive line and testing conductive line for current leakage |
JP2000077984A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | リングオッシレータと遅延回路 |
US6114840A (en) * | 1998-09-17 | 2000-09-05 | Integrated Device Technology, Inc. | Signal transfer devices having self-timed booster circuits therein |
US6426641B1 (en) * | 1998-10-21 | 2002-07-30 | International Business Machines Corporation | Single pin performance screen ring oscillator with frequency division |
KR100363105B1 (ko) * | 1998-12-23 | 2003-02-19 | 주식회사 하이닉스반도체 | 셀 리키지 커런트 보상용 셀프 리프레쉬 장치 |
US6177844B1 (en) * | 1999-01-08 | 2001-01-23 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
US6188260B1 (en) * | 1999-01-22 | 2001-02-13 | Agilent Technologies | Master-slave flip-flop and method |
KR100284293B1 (ko) * | 1999-02-12 | 2001-03-02 | 김영환 | 핫 캐리어 측정회로 |
KR100319612B1 (ko) * | 1999-04-07 | 2002-01-05 | 김영환 | 데이터 입력 버퍼 회로 |
EP1045251A3 (en) * | 1999-04-14 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
KR100309643B1 (ko) * | 1999-06-25 | 2001-11-01 | 김영환 | 고전압 인버터 |
JP3365358B2 (ja) * | 1999-07-23 | 2003-01-08 | 日本電気株式会社 | クロック信号制御回路及び方法並びに同期遅延回路 |
JP3713409B2 (ja) * | 1999-09-27 | 2005-11-09 | 株式会社東芝 | 半導体集積回路 |
US6535014B2 (en) * | 2000-01-19 | 2003-03-18 | Lucent Technologies, Inc. | Electrical parameter tester having decoupling means |
US6697929B1 (en) | 2000-02-14 | 2004-02-24 | Intel Corporation | Scannable zero-catcher and one-catcher circuits for reduced clock loading and power dissipation |
US6323706B1 (en) * | 2000-02-24 | 2001-11-27 | Rambus Inc. | Apparatus and method for edge based duty cycle conversion |
US6924669B2 (en) | 2000-03-30 | 2005-08-02 | Fujitsu Limited | Output buffer circuit and control method therefor |
JP3505467B2 (ja) * | 2000-03-30 | 2004-03-08 | 株式会社東芝 | 半導体集積回路 |
CA2308820A1 (en) | 2000-05-15 | 2001-11-15 | The Governors Of The University Of Alberta | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
JP3984412B2 (ja) * | 2000-05-26 | 2007-10-03 | 富士通株式会社 | 可変遅延回路および可変遅延回路を有する半導体集積回路 |
US6476632B1 (en) * | 2000-06-22 | 2002-11-05 | International Business Machines Corporation | Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring |
JP4353621B2 (ja) * | 2000-06-30 | 2009-10-28 | 株式会社ルネサステクノロジ | 半導体装置 |
US6366115B1 (en) * | 2001-02-21 | 2002-04-02 | Analog Devices, Inc. | Buffer circuit with rising and falling edge propagation delay correction and method |
US6466063B2 (en) * | 2001-03-20 | 2002-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Push-pull output buffer with gate voltage feedback loop |
JP2002290217A (ja) | 2001-03-28 | 2002-10-04 | Fujitsu Ltd | 遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法 |
US6920595B2 (en) * | 2001-03-30 | 2005-07-19 | Sun Microsystems, Inc. | Skewed latch flip-flop with embedded scan function |
US6426652B1 (en) * | 2001-05-14 | 2002-07-30 | Sun Microsystems, Inc. | Dual-edge triggered dynamic logic |
US6621318B1 (en) | 2001-06-01 | 2003-09-16 | Sun Microsystems, Inc. | Low voltage latch with uniform sizing |
US6630851B2 (en) * | 2001-06-29 | 2003-10-07 | Fujitsu Limited | Low latency clock distribution |
US6573777B2 (en) * | 2001-06-29 | 2003-06-03 | Intel Corporation | Variable-delay element with an inverter and a digitally adjustable resistor |
US6499359B1 (en) * | 2001-07-09 | 2002-12-31 | Nartron Corporation | Compressible capacitance sensor for determining the presence of an object |
US6850107B2 (en) * | 2001-08-29 | 2005-02-01 | Micron Technology, Inc. | Variable delay circuit and method, and delay locked loop, memory device and computer system using same |
JP4803930B2 (ja) * | 2001-09-26 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびマルチチップパッケージ |
US6538471B1 (en) * | 2001-10-10 | 2003-03-25 | International Business Machines Corporation | Multi-threshold flip-flop circuit having an outside feedback |
US6538522B1 (en) | 2001-10-15 | 2003-03-25 | International Business Machines Corporation | Method and ring oscillator for evaluating dynamic circuits |
US6690242B2 (en) | 2001-12-21 | 2004-02-10 | Texas Instruments Incorporated | Delay circuit with current steering output symmetry and supply voltage insensitivity |
US6570407B1 (en) | 2002-01-30 | 2003-05-27 | Sun Microsystems, Inc. | Scannable latch for a dynamic circuit |
US20030160630A1 (en) * | 2002-02-27 | 2003-08-28 | Adrian Earle | Bidirectional edge accelerator circuit |
US6545519B1 (en) | 2002-03-28 | 2003-04-08 | International Business Machines Corporation | Level shifting, scannable latch, and method therefor |
KR100480596B1 (ko) | 2002-04-03 | 2005-04-06 | 삼성전자주식회사 | 업-슬루율 및 다운-슬루율, 업-드라이빙 세기 및다운-드라이빙 세기가 상호 독립적으로 조절되는 출력드라이버 회로 |
US6731179B2 (en) * | 2002-04-09 | 2004-05-04 | International Business Machines Corporation | System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI) |
US7212022B2 (en) | 2002-04-16 | 2007-05-01 | Transmeta Corporation | System and method for measuring time dependent dielectric breakdown with a ring oscillator |
US6903564B1 (en) | 2003-11-12 | 2005-06-07 | Transmeta Corporation | Device aging determination circuit |
US6882172B1 (en) | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
US6657504B1 (en) | 2002-04-30 | 2003-12-02 | Unisys Corporation | System and method of determining ring oscillator speed |
US7053680B2 (en) * | 2002-06-12 | 2006-05-30 | Fujitsu Limited | Complement reset buffer |
US6794901B2 (en) * | 2002-08-29 | 2004-09-21 | International Business Machines Corporation | Apparatus for reducing soft errors in dynamic circuits |
DE10241982B4 (de) | 2002-09-11 | 2004-10-07 | Infineon Technologies Ag | Digitale Signal-Verzögerungs-Einrichtung |
US6724214B2 (en) | 2002-09-13 | 2004-04-20 | Chartered Semiconductor Manufacturing Ltd. | Test structures for on-chip real-time reliability testing |
US6664837B1 (en) | 2002-09-18 | 2003-12-16 | Xilinx, Inc. | Delay line trim unit having consistent performance under varying process and temperature conditions |
US6762638B2 (en) | 2002-10-16 | 2004-07-13 | International Business Machines Corporation | Circuit for preserving data in a flip-flop and a method of use |
US6815971B2 (en) | 2002-11-06 | 2004-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and apparatus for stress testing integrated circuits using an adjustable AC hot carrier injection source |
US6774734B2 (en) | 2002-11-27 | 2004-08-10 | International Business Machines Corporation | Ring oscillator circuit for EDRAM/DRAM performance monitoring |
US6806720B2 (en) | 2002-11-29 | 2004-10-19 | Infineon Technologies Aktiengesellschaft | Method of reliability testing |
US6952118B2 (en) | 2002-12-18 | 2005-10-04 | Intel Corporation | Gate-clocked domino circuits with reduced leakage current |
US6815977B2 (en) | 2002-12-23 | 2004-11-09 | Intel Corporation | Scan cell systems and methods |
US6762966B1 (en) | 2003-01-08 | 2004-07-13 | International Business Machines Corporation | Method and circuit to investigate charge transfer array transistor characteristics and aging under realistic stress and its implementation to DRAM MOSFET array transistor |
US6798230B1 (en) | 2003-01-15 | 2004-09-28 | Advanced Micro Devices, Inc. | Structure and method for increasing accuracy in predicting hot carrier injection (HCI) degradation in semiconductor devices |
US7054787B2 (en) | 2003-01-23 | 2006-05-30 | Sun Microsystems, Inc. | Embedded integrated circuit aging sensor system |
US6891359B2 (en) | 2003-01-24 | 2005-05-10 | International Business Machines Corporation | Circuitry and methodology to establish correlation between gate dielectric test site reliability and product gate reliability |
US7064584B2 (en) | 2003-04-28 | 2006-06-20 | Via Technologies, Inc. | P-domino output latch with accelerated evaluate path |
US7034578B2 (en) | 2003-04-28 | 2006-04-25 | Via Technologies, Inc. | N-domino output latch with accelerated evaluate path |
US6831494B1 (en) | 2003-05-16 | 2004-12-14 | Transmeta Corporation | Voltage compensated integrated circuits |
US7239170B2 (en) | 2003-07-08 | 2007-07-03 | Lsi Corporation | Apparatus and methods for improved input/output cells |
JP3859624B2 (ja) | 2003-07-31 | 2006-12-20 | エルピーダメモリ株式会社 | 遅延回路と遅延同期ループ装置 |
US7046063B2 (en) * | 2004-04-08 | 2006-05-16 | International Business Machines Corporation | Interface circuit for coupling between logic circuit domains |
US7173455B2 (en) | 2004-06-08 | 2007-02-06 | Transmeta Corporation | Repeater circuit having different operating and reset voltage ranges, and methods thereof |
US7119580B2 (en) | 2004-06-08 | 2006-10-10 | Transmeta Corporation | Repeater circuit with high performance repeater mode and normal repeater mode |
US7336103B1 (en) | 2004-06-08 | 2008-02-26 | Transmeta Corporation | Stacked inverter delay chain |
US7304503B2 (en) | 2004-06-08 | 2007-12-04 | Transmeta Corporation | Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability |
US7142018B2 (en) | 2004-06-08 | 2006-11-28 | Transmeta Corporation | Circuits and methods for detecting and assisting wire transitions |
-
2004
- 2004-06-28 US US10/879,645 patent/US7304503B2/en not_active Expired - Lifetime
-
2005
- 2005-06-08 TW TW094118970A patent/TWI358900B/zh active
- 2005-06-08 JP JP2007527698A patent/JP4643647B2/ja active Active
- 2005-06-08 WO PCT/US2005/020188 patent/WO2005122404A1/en active Application Filing
-
2007
- 2007-06-14 HK HK07106433.5A patent/HK1099420A1/xx not_active IP Right Cessation
- 2007-12-04 US US11/999,293 patent/US7592839B2/en not_active Expired - Lifetime
-
2009
- 2009-08-25 US US12/546,960 patent/US8018252B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497105A (en) * | 1994-06-30 | 1996-03-05 | Vlsi Technology, Inc. | Programmable output pad with circuitry for reducing ground bounce noise and power supply noise and method therefor |
US20020056016A1 (en) * | 1999-10-19 | 2002-05-09 | Rambus Inc. | Apparatus and method for topography dependent signaling |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2004023789A (ja) * | 2002-06-12 | 2004-01-22 | Fujitsu Ltd | コンプリメントリセットラッチ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220029852A1 (en) * | 2020-07-24 | 2022-01-27 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
US11627015B2 (en) * | 2020-07-24 | 2023-04-11 | Ite Tech. Inc. | Signal relay system with reduced power consumption |
Also Published As
Publication number | Publication date |
---|---|
US20050270067A1 (en) | 2005-12-08 |
WO2005122404A1 (en) | 2005-12-22 |
US20080088343A1 (en) | 2008-04-17 |
HK1099420A1 (en) | 2007-08-10 |
TWI358900B (en) | 2012-02-21 |
US7304503B2 (en) | 2007-12-04 |
US7592839B2 (en) | 2009-09-22 |
US20090309631A1 (en) | 2009-12-17 |
US8018252B2 (en) | 2011-09-13 |
JP2008502285A (ja) | 2008-01-24 |
TW200616333A (en) | 2006-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4643647B2 (ja) | 高性能リピータモードおよび通常リピータモード並びにリセット機能を有するリピータ回路 | |
JP4875620B2 (ja) | 高性能リピータモードおよび通常リピータモードを有するリピータ回路 | |
CN100553145C (zh) | 具有高性能和正常中继器模式和复位能力的中继器电路 | |
US7541841B2 (en) | Semiconductor integrated circuit | |
US7667522B1 (en) | Low-skew digital lever shifter for I/O | |
JP4494390B2 (ja) | チップ及びシステム | |
JP2882272B2 (ja) | ラッチ回路 | |
JP5797893B2 (ja) | フリップフロップ回路 | |
US7693701B2 (en) | Structure for a configurable low power high fan-in multiplexer | |
US6542006B1 (en) | Reset first latching mechanism for pulsed circuit topologies | |
JPH06224730A (ja) | 出力バッファ回路 | |
JPH06224732A (ja) | イネーブル端子付き出力バッファ回路 | |
JP2011170919A (ja) | 半導体集積回路 | |
WO2021220479A1 (ja) | 入力回路 | |
US20060139061A1 (en) | Protected set dominant latch | |
JP2005341354A (ja) | 半導体集積回路 | |
WO2017147895A1 (en) | Low-area low clock-power flip-flop | |
JP2006166254A (ja) | 入力回路 | |
JP2007335617A (ja) | 半導体集積回路の設計方法およびデューティ比改善セル | |
JPWO2004049570A1 (ja) | セレクタ回路及び半導体装置 | |
JP2007273872A (ja) | 半導体集積回路装置の設計方法 | |
JPH0441850B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4643647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |