JP4642191B2 - モータドライバ - Google Patents
モータドライバ Download PDFInfo
- Publication number
- JP4642191B2 JP4642191B2 JP2000215723A JP2000215723A JP4642191B2 JP 4642191 B2 JP4642191 B2 JP 4642191B2 JP 2000215723 A JP2000215723 A JP 2000215723A JP 2000215723 A JP2000215723 A JP 2000215723A JP 4642191 B2 JP4642191 B2 JP 4642191B2
- Authority
- JP
- Japan
- Prior art keywords
- pmos
- nmos
- current
- coil
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Stepping Motors (AREA)
Description
【発明の属する技術分野】
本発明は、ステッピングモータやスピンドルモータ等のモータに供給する電流を負帰還することによってモータの駆動を制御する機能を備えたステッピングモータドライバに関するものである。
【0002】
【従来の技術】
従来の一般的なステッピングモータドライバの構成を図6に示す。401A及び401Bは出力回路、402Aは演算増幅器、402Bは直流の電圧源、402Cはコントローラ、402Dは外付けの抵抗、403A及び403Bはステッピングモータのコイル、404A、404B、404C、404D、404E、404F、404G、及び、404HはNPN型のトランジスタである。尚、図6に示したステッピングモータドライバは2つのコイルをもったステッピングモータを駆動の対象とするものである。
【0003】
出力回路401Aは、4つのトランジスタ404A、404B、404C、及び、404Dから成る。出力回路401Bは、4つのトランジスタ404E、404F、404G、及び、404Hから成る。トランジスタ404A、404C、404E、及び、404Gのコレクタは端子405Aに共通に接続されている。端子405Aは電源電圧VCCに接続される。また、トランジスタ404B、404D、404F、及び、404Hのエミッタは端子405Bに共通に接続されている。端子405Bは抵抗402Dを介してグランドGNDに接続される。
【0004】
出力回路401Aでは、トランジスタ404Aのエミッタとトランジスタ404Bのコレクタとが端子405Cに共通に接続されており、また、トランジスタ404Cのエミッタとトランジスタ404Dのコレクタとが端子405Dに共通に接続されている。端子405Cと端子405Dとの間にはステッピングモータの一方のコイル403Aが接続される。
【0005】
出力回路401Bでは、トランジスタ404Eのエミッタとトランジスタ404Fのコレクタとが端子405Eに共通に接続されており、また、トランジスタ404Gのエミッタとトランジスタ404Hのコレクタとが端子405Fに共通に接続されている。端子405Eと端子405Fとの間にはステッピングモータの他方のコイル403Bが接続される。
【0006】
演算増幅器402Aでは、非反転入力端子(+)に電圧源402Bが発生する直流電圧が入力されており、一方、反転入力端子(−)は端子405Bに接続されており、ステッピングモータに流れる全電流が抵抗402Dにより電圧に変換されて反転入力端子(−)に入力されている。
【0007】
コントローラ402Cは、コイル403A及び403Bに流れる電流の方向が適切なタイミングで切り替わるように、出力回路401A及び401Bを構成する各トランジスタのON/OFFを制御する。また、コントローラ402Cは、出力回路401A及び401Bを構成する各トランジスタをONさせる際にそのベースに供給する電流を、演算増幅器402Aの出力が基準より大きくならないように抑え込む。これにより、ステッピングモータに流れる全電流がある値よりも大きくならないように負帰還制御される。
【0008】
【発明が解決しようとする課題】
しかしながら、このようにして、ステッピングモータに流れる電流を負帰還するような制御を行う場合には、駆動の対象となるステッピングモータの仕様によっては、出力回路を構成するトランジスタのON/OFFの切り替わり時に、ステッピングモータのコイルのインダクタンス成分に起因して、ステッピングモータのコイルに流れる電流Iには、その波形を図7に示すように、オーバーシュート70が発生しやすくなり、また、ステッピングモータのコイルに流れる電流やステッピングモータのコイルの両端に生じる電圧が発振しやすくなり、ノイズが増大する原因となっていた。特に、USB規格に対応したフロッピーディスクドライブなどの電子機器では、ホスト側から電源供給を受けるようになっており、電流に対する規格が厳しいので、問題になることが多かった。
【0009】
そこで、本発明は、モータのコイルに供給する電流を負帰還制御する機能を備えた上で、出力回路におけるスイッチング動作に伴って発生するノイズを低減させることができるようにしたモータドライバを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、モータのコイルに供給する電流を負帰還制御する機能を備えたモータドライバにおいて、前記負帰還制御の目標値を可変とするとともに、モータのコイルに電流を供給し始める時点では最大ではなく、モータのコイルに電流を供給し始めた後に最大となるように前記負帰還制御の目標値を制御するようにしている。この構成により、モータのコイルに流れる電流が出力回路のスイッチング時に緩やかに変化するようになる。
【0011】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。磁気ディスクの1種であるフロッピーディスクに対するデータの記録及び再生を行うフロッピーディスクドライブ(以下、「FDD」と称する)のブロック図を図1に示す。同図において、1はインターフェースドライバ、2はコントローラ、3はリードライト部、4はステッピングモータドライバ、5はスピンドルモータドライバ、6はリードライトヘッド、7はイレーズヘッド、8はステッピングモータ、9はスピンドルモータ、10はインデックスセンサ、11はトラックセンサ、100は外部のホスト装置(例えばパーソナルコンピュータなど)である。
【0012】
各部の動作について説明する。インターフェースドライバ1は、コントローラ2及びリードライト部3がホスト装置100とデータ通信を行うためのものである。
【0013】
コントローラ2は、インターフェードライバ1を介してホスト装置100から受信したデータに応じて、フロッピーディスクに対するFDD全体のデータの記録及び再生動作を制御し、また、FDDの動作状態を示すデータなどをインターフェースドライバ1を介してホスト装置100へ送信する。
【0014】
リードライト部3は、コントローラ2の制御の下で、データの記録時には、ホスト装置100からインターフェースドライバ1を介して受信したデータに応じて、磁気ヘッドであるリードライトヘッド6に電流を供給するとともに、磁気ヘッドであるイレーズヘッド7に電流を供給する。これにより、フロッピーディスク上のイレーズヘッド7により初期化された磁性面がリードライトヘッド6によりデータに応じて磁化されるので、フロッピーディスクにデータが記録されることになる。一方、データの再生時には、リードライトヘッド6に生じる電圧に基づいて、フロッピーディスクからデータを再生し、再生したデータをインターフェースドライバ1を介してホスト装置100に送信する。
【0015】
ステッピングモータドライバ4は、コントローラ2の制御の下で、リードライトヘッド6及びイレーズヘッド7をフロッピーディスクの半径方向へ移送するステッピングモータ8を駆動する。スピンドルモータドライバ5は、コントローラ2の制御の下で、フロッピーディスクを回転させるスピンドルモータ9を駆動する。
【0016】
インデックスセンサ10は、フロッピーディスクが正常に回転しているか否かを、また、トラックセンサ11は、リードライトヘッド6及びイレーズヘッド7がフロッピーディスクの最外周に位置しているか否かを、それぞれコントローラ2が検出するためのものである。
【0017】
ここで、ステッピングモータドライバ4の回路図を図2に示す。同図において、41A及び41Bは出力回路、42A及び42Bは電流制限回路、43はコントローラ、44A及び44Bは電流を電圧に変換するために1Ω以下が設定された外付けの抵抗、45A及び45Bはステッピングモータのコイルである。
【0018】
出力回路41Aは、pチャネルのMOS型FET(以下、「pMOS」と称する)401、nチャネルのMOS型FET(以下、「nMOS」と称する)402、pMOS403、及び、nMOS404から成る。出力回路41Bは、pMOS405、nMOS406、pMOS407、及び、nMOS408から成る。pMOS401及び403のソースは端子46Cに共通に接続されている。端子46Cは抵抗44Aを介して電源電圧VCCに接続される。
【0019】
pMOS405及び407のソースは端子46Dに共通に接続されている。端子46Dは抵抗44Bを介して電源電圧VCCに接続される。nMOS402、404、406、及び、408のソースは端子46Bに共通に接続されている。端子46BはグランドVGNDに接続される。
【0020】
pMOS401及びnMOS402のドレインは端子46Eに共通に接続されている。端子46Eにはコイル45Aの一端が接続される。pMOS403及びnMOS404のドレインは端子46Fに共通に接続されている。端子46Fにはコイル45Aの他端が接続される。
【0021】
pMOS405及びnMOS406のドレインは端子46Gに共通に接続されている。端子46Gにはコイル45Bの一端が接続される。pMOS407及びnMOS408のドレインは端子46Hに共通に接続されている。端子46Hにはコイル45Bの他端が接続される。
【0022】
電流制限回路42Aは、定電流源409、抵抗410、抵抗411、pMOS412、演算増幅器413、コンデンサ414、抵抗415、pMOS416、定電流源417、抵抗418、抵抗419、pMOS420、演算増幅器421、コンデンサ422、抵抗423、及び、pMOS424から成る。
【0023】
電流制限回路42Bは、定電流源425、抵抗426、抵抗427、pMOS428、演算増幅器429、コンデンサ430、抵抗431、pMOS432、定電流源433、抵抗434、抵抗435、pMOS436、演算増幅器437、コンデンサ438、抵抗439、及び、pMOS440から成る。
【0024】
定電流源409の電流流入側は、抵抗410を介して電源ライン47に接続されているとともに、抵抗411を介してpMOS412のドレインに接続されている。定電流源409の電流流出側は接地されている。pMOS412は、ソースが電源ライン47に接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。尚、電源ライン47には、外部から端子46Aを介して電源電圧VCCが印加される。
【0025】
演算増幅器413は、非反転入力端子(+)が定電流源409、抵抗410、及び、抵抗411の共通の接続点に接続されているとともに、コンデンサ414を介して接地されており、一方、反転入力端子(−)が端子46Cに接続されている。
【0026】
演算増幅器413の出力端子は抵抗415を介して出力回路41Aを構成するpMOS401のゲートに接続されている。pMOS416は、ソースが電源ライン47に接続されており、ドレインがpMOS401のゲートに接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0027】
定電流源417の電流流入側は、抵抗418を介して電源ライン47に接続されているとともに、抵抗419を介してpMOS420のドレインに接続されている。定電流源417の電流流出側は接地されている。pMOS420は、ソースが電源ライン47に接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0028】
演算増幅器421は、非反転入力端子(+)が定電流源417、抵抗418、及び、抵抗419の共通の接続点に接続されているとともに、コンデンサ422を介して接地されており、一方、反転入力端子(−)が端子46Cに接続されている。
【0029】
演算増幅器421の出力端子は抵抗423を介して出力回路41Aを構成するpMOS403のゲートに接続されている。pMOS424は、ソースが電源ライン47に接続されており、ドレインがpMOS403のゲートに接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0030】
定電流源425の電流流入側は、抵抗426を介して電源ライン47に接続されているとともに、抵抗427を介してpMOS428のドレインに接続されている。定電流源425の電流流出側は接地されている。pMOS428のソースは電源ライン47に接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0031】
演算増幅器429は、非反転入力端子(+)が定電流源425、抵抗426、及び、抵抗427の共通の接続点に接続されているとともに、コンデンサ430を介して接地されており、一方、反転入力端子(−)が端子46Dに接続されている。
【0032】
演算増幅器429の出力端子は抵抗431を介して出力回路41Bを構成するpMOS405のゲートに接続されている。pMOS432は、ソースが電源ライン47に接続されており、ドレインがpMOS405のゲートに接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0033】
定電流源433の電流流入側は、抵抗434を介して電源ライン47に接続されているとともに、抵抗435を介してpMOS436のドレインに接続されている。定電流源433の電流流出側は接地されている。pMOS436のソースは電源ライン47に接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0034】
演算増幅器437は、非反転入力端子(+)が定電流源433、抵抗434、及び、抵抗435の共通の接続点に接続されているとともに、コンデンサ438を介して接地されており、一方、反転入力端子(−)が端子46Dに接続されている。
【0035】
演算増幅器437の出力端子は抵抗439を介して出力回路41Bを構成するpMOS407のゲートに接続されている。pMOS440は、ソースが電源ライン47に接続されており、ドレインがpMOS407のゲートに接続されており、ゲートにはコントローラ43から出力される電圧が印加されている。
【0036】
以上より、例えば、図2の矢印201の方向へコイル45Aに電流が流れる場合について見ると、コイル45Aに流れる電流は抵抗44Aによって電圧に変換されて、演算増幅器413の反転入力端子に入力される。そして、この間は、後述するように、pMOS416がOFFになり、演算増幅器413の出力電圧がpMOS401のゲートに印加されるので、図2の矢印201の方向へコイル45Aに流れる電流に応じた電圧のみが負帰還されることになる。
【0037】
尚、ステッピングモータのコイルに流れる電流を電圧に変換するにあたって、電源電圧側(電源の高電位側)に抵抗を挿入して行う方が、グランド側(電源の低電位側)に抵抗を挿入して行うよりも、回路構成を簡単にすることができる。
【0038】
そして、演算増幅器413の非反転入力端子(+)に入力される電圧は、pMOS412がOFFであるときよりもONであるときの方が高いので、負帰還される電流の目標値は、pMOS412がOFFであるときよりもONであるときの方が小さくなる。また、pMOS412のON/OFFが切り替わっても、コンデンサ414を充放電するのに時間を要するため、負帰還される電流の目標値は徐々に変化する(即座には変化しない)。
【0039】
尚、このように負帰還される電流の目標値は2種類存在するわけであるが、その大きい方の目標値は、pMOS401が非飽和状態にならなければ流れない電流の値に設定されており、このため、図2の矢印201の方向へコイル45Aに流れる電流が、負帰還制御の目標値よりも大きくならないように制限されることになる。以下、負帰還される電流の目標値を「カレントリミット値」と称する。
【0040】
また、図2の矢印202の方向へコイル45Aに流れる電流、図2の矢印203の方向へコイル45Bに流れる電流、及び、図2の矢印204の方向へコイル45Bに流れる電流も同様に制限され、それぞれの電流のカレントリミット値はpMOS420、428、436のON/OFFによって2段階に切り替わる。
【0041】
コントローラ43は、FDD全体のコントローラ2からの指令に応じて、出力回路41Aを構成するnMOS402及び404、出力回路41Bを構成するnMOS406及び408、電流制限回路42Aを構成するpMOS412、416、420、及び、424、並びに、電流制限回路42Bを構成するpMOS428、432、436、及び、440のゲートに印加する電圧を制御する。
【0042】
コントローラ43の具体的な動作を以下に3つ示す。1つ目の例では、図2の矢印201の方向へコイル45Aに電流の供給を開始するときには、pMOS416、nMOS402、pMOS424、nMOS404、pMOS412のゲートに印加する電圧をそれぞれ図3の(a)、(b)、(c)、(d)、(e)に示すように変化させる。すなわち、pMOS412がONである状態で、pMOS416がOFF、nMOS402がOFF、pMOS424がON、nMOS404がONになるとともに、その後、時間T1が経過すると、pMOS412がONからOFFに切り替わるように制御する。尚、図2の矢印201の方向へコイル45Aに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS412は適切なタイミングでOFFからONに切り替えられる。
【0043】
また、図2の矢印202の方向へコイル45Aに電流の供給を開始するときには、pMOS424、nMOS404、pMOS416、nMOS402、pMOS420がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印202の方向へコイル45Aに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS420は適切なタイミングでOFFからONに切り替えられる。
【0044】
また、図2の矢印203の方向へコイル45Bに電流の供給を開始するときには、pMOS432、nMOS406、pMOS440、nMOS408、pMOS428がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印203の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS428は適切なタイミングでOFFからONに切り替えられる。
【0045】
また、図2の矢印204の方向へコイル45Bに電流の供給を開始するときには、pMOS440、nMOS408、pMOS432、nMOS406、pMOS436がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印204の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS436は適切なタイミングでOFFからONに切り替えられる。
【0046】
以上より、コイルに電流の供給を開始した後に、カレントリミット値が最小である状態から上昇し始める(例えば、図2の矢印201の方向へコイル45Aに流れる電流のカレントリミット値CLは図3の(f)に示すように変化する)ので、コイルに電流の供給を開始する前からカレントリミット値が最大値で固定されている場合に比して、コイルに流れる電流が緩やかに増加する(例えば、図2の矢印201の方向へコイル45Aに流れる電流Iは図3の(g)に示すように変化する)ようになり、その結果、コイルに流れる電流のオーバーシュート及び発振、並びに、コイルの両端に生じる電圧の発振が抑制され、これにより、ノイズが低減する。また、これにより、電流に対する規格が厳しい電子機器(例えばUSB規格に対応した電子機器など)にも問題なく使用することができる。
【0047】
2つ目の例では、図2の矢印201の方向へコイル45Aに電流の供給を開始するときには、pMOS416、nMOS402、pMOS424、nMOS404、pMOS412のゲートに印加する電圧をそれぞれ図4の(a)、(b)、(c)、(d)、(e)に示すように変化させる。すなわち、図3の場合に比べてpMOS412がONからOFFに切り替わるタイミングが早くなって、pMOS416がOFF、nMOS402がOFF、pMOS424がON、nMOS404がONになるのと同時に、pMOS412がONからOFFに切り替わるように制御する。尚、図2の矢印201の方向へコイル45Aに電流の供給を開始するときまでに、該電流のカレントリミット値が最小になっているように、pMOS412は適切なタイミングでOFFからONに切り替えられる。
【0048】
また、図2の矢印202の方向へコイル45Aに電流の供給を開始するときには、pMOS424、nMOS404、pMOS416、nMOS402、pMOS420がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印202の方向へコイル45Aに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS420は適切なタイミングでOFFからONに切り替えられる。
【0049】
また、図2の矢印203の方向へコイル45Bに電流の供給を開始するときには、pMOS432、nMOS406、pMOS440、nMOS408、pMOS428がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印203の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS428は適切なタイミングでOFFからONに切り替えられる。
【0050】
また、図2の矢印204の方向へコイル45Bに電流の供給を開始するときには、pMOS440、nMOS408、pMOS432、nMOS406、pMOS436がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印204の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS436は適切なタイミングでOFFからONに切り替えられる。
【0051】
以上より、コイルに電流の供給を開始すると同時に、カレントリミット値が最小である状態から上昇し始める(例えば、図2の矢印201の方向へコイル45Aに流れる電流のカレントリミット値CLは図4の(f)に示すように変化する)ので、コイルに電流の供給を開始する前からカレントリミット値が最大値で固定されている場合に比して、コイルに流れる電流が緩やかに増加する(例えば、図2の矢印201の方向へコイル45Aに流れる電流Iは図4の(g)に示すように変化する)ようになり、その結果、コイルに流れる電流のオーバーシュート及び発振、並びに、コイルの両端に生じる電圧の発振が抑制され、これにより、ノイズが低減する。また、これにより、電流に対する規格が厳しい電子機器(例えばUSB規格に対応した電子機器など)にも問題なく使用することができる。
【0052】
3つ目の例では、図2の矢印201の方向へコイル45Aに電流の供給を開始するときには、pMOS416、nMOS402、pMOS424、nMOS404、pMOS412のゲートに印加する電圧をそれぞれ図5の(a)、(b)、(c)、(d)、(e)に示すように変化させる。すなわち、図4に比べてpMOS412がONからOFFに切り替わるタイミングが早くなって、pMOS416がOFF、nMOS402がOFF、pMOS424がON、nMOS404がONになるまでの時間T2だけ前にpMOS412がONからOFFに切り替わるように制御する。尚、図2の矢印201の方向へコイル45Aに電流の供給を開始するときまでに、該電流のカレントリミット値が最小になっているように、pMOS412は適切なタイミングでOFFからONに切り替えられる。
【0053】
また、図2の矢印202の方向へコイル45Aに電流の供給を開始するときには、pMOS424、nMOS404、pMOS416、nMOS402、pMOS420がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印202の方向へコイル45Aに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS420は適切なタイミングでOFFからONに切り替えられる。
【0054】
また、図2の矢印203の方向へコイル45Bに電流の供給を開始するときには、pMOS432、nMOS406、pMOS440、nMOS408、pMOS428がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印203の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS428は適切なタイミングでOFFからONに切り替えられる。
【0055】
また、図2の矢印204の方向へコイル45Bに電流の供給を開始するときには、pMOS440、nMOS408、pMOS432、nMOS406、pMOS436がそれぞれ、図2の矢印201の方向へコイル45Aに電流を流す場合における、上述したpMOS416、nMOS402、pMOS424、nMOS404、pMOS412と同様にON/OFFが切り替わるように制御する。尚、図2の矢印204の方向へコイル45Bに電流の供給を開始するときまでには、該電流のカレントリミット値が最小になっているように、pMOS436は適切なタイミングでOFFからONに切り替えられる。
【0056】
以上より、カレントリミット値が、コイルに電流の供給を開始する前に最小である状態から上昇し始め、コイルに電流の供給を開始した後に最大である状態になる(例えば、図2の矢印201の方向へコイル45Aに流れる電流のカレントリミット値CLは図5の(f)に示すように変化する)ので、コイルに電流の供給を開始する前からカレントリミット値が最大値で固定されている場合に比して、コイルに流れる電流が緩やかに増加する(例えば、図2の矢印201の方向へコイル45Aに流れる電流Iは図5の(g)に示すように変化する)ようになり、その結果、コイルに流れる電流のオーバーシュート及び発振、並びに、コイルの両端に生じる電圧の発振が抑制され、これにより、ノイズが低減する。また、これにより、電流に対する規格が厳しい電子機器(例えばUSB規格に対応した電子機器など)にも問題なく使用することができる。
【0057】
尚、上記実施形態のステッピングモータドライバでは、スイッチング素子としてMOS型FETを用いていたが、バイポーラトランジスタで代用することができる。また、出力回路を構成するトランジスタのON/OFFを切り替える際には、必ずしも全てのトランジスタのON/OFFを同じタイミングで切り替える必要はない。例えば、それまでにコイルから電流が流れ込んでいたトランジスタをONからOFFに切り替えるタイミングを他のトランジスタのON/OFFを切り替えるタイミングよりも遅らせるようにしてもよい。
【0058】
また、カレントリミット値を3種類以上設けるようにしてもよいし、他の回路構成でカレントリミット値を切り替えるようにしてもよい。また、上記実施形態はステッピングモータを駆動するものであったが、本発明はこれに限定されるものではなく、スピンドルモータ等の他のモータを駆動するものであってもよい。
【0059】
【発明の効果】
以上説明したように、本発明のモータドライバによれば、モータのコイルに供給する電流の負帰還制御の目標値を適切に切り替えることにより、モータのコイルに流れる電流が出力回路のスイッチング時により緩やかに変化するようにしているので、モータのコイルに流れる電流のオーバーシュート及び発振、並びに、モータのコイルの両端に生じる電圧の発振を抑制して、ノイズを低減させることができるようになる。したがって、本発明のモータドライバは、電流に対する規格が厳しい電子機器(例えばUSB規格に対応した電子機器など)にも問題なく使用することができる。
【図面の簡単な説明】
【図1】 本発明のステッピングモータドライバを搭載したFDDのブロック図である。
【図2】 本発明のステッピングモータドライバの回路図である。
【図3】 図2に示すステッピングモータドライバの出力回路を構成する各トランジスタのON/OFFが切り替わるタイミングの一例、並びに、これに伴うカレントリミット値及びモータのコイルに流れる電流の変化の様子を示す図である。
【図4】 図2に示すステッピングモータドライバの出力回路を構成する各トランジスタのON/OFFが切り替わるタイミングの別の例、並びに、これに伴うカレントリミット値及びモータのコイルに流れる電流の変化の様子を示す図である。
【図5】 図2に示すステッピングモータドライバの出力回路を構成する各トランジスタのON/OFFが切り替わるタイミングのさらに別の例、並びに、これに伴うカレントリミット値及びモータのコイルに流れる電流の変化の様子を示す図である。
【図6】 従来の一般的なステッピングモータドライバの構成を示す図である。
【図7】 従来の一般的なステッピングモータドライバの出力回路のスイッチング時にモータのコイルに流れる電流の波形を示す図である。
【符号の説明】
1 インターフェースドライバ
2 コントローラ
3 リードライト部
4 ステッピングモータドライバ
5 スピンドルモータドライバ
6 リードライトヘッド
7 イレーズヘッド
8 ステッピングモータ
9 スピンドルモータ
10 インデックスセンサ
11 トラックセンサ
41A、41B 出力回路
42A、42B 電流制限回路
43 コントローラ
44A、44B 抵抗
45A、45B ステッピングモータのコイル
46A、46B、46C、46D 端子
46E、46F、46G、46H 端子
47 電源ライン
100 ホスト装置
401、403、405、407 pMOS
402、404、406、408 nMOS
409、417、425、433 定電流源
410、418、426、434 抵抗
411、419、427、435 抵抗
412、420、428、436 pMOS
413、421、429、437 演算増幅器
414、422、430、438 コンデンサ
415、423、431、439 抵抗
416、424、432、440 pMOS
Claims (9)
- モータのコイルに流れる電流を負帰還することによってモータの駆動を制御する機能を備えたモータドライバにおいて、
前記負帰還する電流の目標値が可変であるとともに、モータのコイルに電流を供給し始める時点での前記目標値がモータのコイルに電流を供給し始めた後の前記目標値よりも小さくなるように設定する電流制限回路と、
前記電流制限回路からの信号に応じて前記コイルへ電流を供給する出力回路と、
前記電流制限回路および前記出力回路を制御する制御回路と、
を有し、
前記電流制限回路は、第1定電流源及び第2定電流源と、第1抵抗〜第6抵抗と、第1pMOS〜第4pMOSと、第1演算増幅器及び第2演算増幅器と、第1コンデンサ及び第2コンデンサとを含み、
前記第1定電流源の電流流入側は、前記第1抵抗を介して電源ラインに接続されているとともに、前記第2抵抗を介して前記第1pMOSのドレインに接続されており、前記第1定電流源の電流流出側は接地されており、前記第1pMOSは、ソースが前記電源ラインに接続されており、ゲートには前記制御回路から出力される電圧が印加されており、前記第1演算増幅器は、非反転入力端子が前記第1定電流源、前記第1抵抗、及び、前記第2抵抗の共通の接続点に接続されているとともに、前記第1コンデンサを介して接地されており、一方、反転入力端子がコイル電流検出端子に接続されており、前記第1演算増幅器の出力端子は、前記第3抵抗を介して前記出力回路の第1制御端に接続されており、前記第2pMOSは、ソースが前記電源ラインに接続されており、ドレインが前記出力回路の第1制御端に接続されており、ゲートには前記制御回路から出力される電圧が印加されており、前記第2定電流源の電流流入側は、前記第4抵抗を介して前記電源ラインに接続されているとともに、前記第5抵抗を介して前記第3pMOSのドレインに接続されており、前記第2定電流源の電流流出側は接地されており、前記第3pMOSは、ソースが前記電源ラインに接続されており、ゲートには前記制御回路から出力される電圧が印加されており、前記第2演算増幅器は、非反転入力端子が前記第2定電流源、前記第4抵抗、及び、前記第5抵抗の共通の接続点に接続されているとともに、前記第2コンデンサを介して接地されており、一方、反転入力端子が前記コイル電流検出端子に接続されており、前記第2演算増幅器の出力端子は、前記第6抵抗を介して前記出力回路の第2制御端に接続されており、前記第4pMOSは、ソースが前記電源ラインに接続されており、ドレインが前記出力回路の第2制御端に接続されており、ゲートには前記制御回路から出力される電圧が印加されていることを特徴とするモータドライバ。 - 前記出力回路は、第5pMOS及び第6pMOSと、第1nMOS及び第2nMOSとを含み、
前記第5pMOS及び前記第6pMOSのソースは前記コイル電流検出端子に共通に接続されており、前記第1nMOS及び前記第2nMOSのソースはグランドに共通に接続されており、前記第5pMOS及び前記第1nMOSのドレインは、前記コイルの一端に共通に接続されており、前記第6pMOS及び前記第2nMOSのドレインは、前記コイルの他端に共通に接続されており、前記第5pMOSのゲートは、前記第2pMOSのドレインに接続されており、前記第6pMOSのゲートは、前記第4pMOSのドレインに接続されており、
前記制御回路は、前記第1pMOSがONである状態で、前記第2pMOSがOFF、前記第1nMOSがOFF、前記第4pMOSがON、前記第2nMOSがONになるとともに、その後、所定時間が経過すると、前記第1pMOSがONからOFFに切り替わるように制御することを特徴とする請求項1に記載のモータドライバ。 - 前記出力回路は、第5pMOS及び第6pMOSと、第1nMOS及び第2nMOSとを含み、
前記第5pMOS及び前記第6pMOSのソースは前記コイル電流検出端子に共通に接続されており、前記第1nMOS及び前記第2nMOSのソースはグランドに共通に接続されており、前記第5pMOS及び前記第1nMOSのドレインは、前記コイルの一端に共通に接続されており、前記第6pMOS及び前記第2nMOSのドレインは、前記コイルの他端に共通に接続されており、前記第5pMOSのゲートは、前記第2pMOSのドレインに接続されており、前記第6pMOSのゲートは、前記第4pMOSのドレインに接続されており、
前記制御回路は、前記第2pMOSがOFF、前記第1nMOSがOFF、前記第4pMOSがON、前記第2nMOSがONになるのと同時に、前記第1pMOSがONからOFFに切り替わるように制御することを特徴とする請求項1に記載のモータドライバ。 - 前記出力回路は、第5pMOS及び第6pMOSと、第1nMOS及び第2nMOSとを含み、
前記第5pMOS及び前記第6pMOSのソースは前記コイル電流検出端子に共通に接続されており、前記第1nMOS及び前記第2nMOSのソースはグランドに共通に接続されており、前記第5pMOS及び前記第1nMOSのドレインは、前記コイルの一端に共通に接続されており、前記第6pMOS及び前記第2nMOSのドレインは、前記コイルの他端に共通に接続されており、前記第5pMOSのゲートは、前記第2pMOSのドレインに接続されており、前記第6pMOSのゲートは、前記第4pMOSのドレインに接続されており、
前記制御回路は、前記第3pMOSがONである状態で、前記第4pMOSがOFF、前記第2nMOSがOFF、前記第2pMOSがON、前記第1nMOSがONになるとともに、その後、所定時間が経過すると、前記第3pMOSがONからOFFに切り替わるように制御することを特徴とする請求項1に記載のモータドライバ。 - 前記出力回路は、第5pMOS及び第6pMOSと、第1nMOS及び第2nMOSとを含み、
前記第5pMOS及び前記第6pMOSのソースは前記コイル電流検出端子に共通に接続されており、前記第1nMOS及び前記第2nMOSのソースはグランドに共通に接続されており、前記第5pMOS及び前記第1nMOSのドレインは、前記コイルの一端に共通に接続されており、前記第6pMOS及び前記第2nMOSのドレインは、前記コイルの他端に共通に接続されており、前記第5pMOSのゲートは、前記第2pMOSのドレインに接続されており、前記第6pMOSのゲートは、前記第4pMOSのドレインに接続されており、
前記制御回路は、前記第4pMOSがOFF、前記第2nMOSがOFF、前記第2pMOSがON、前記第1nMOSがONになるのと同時に、前記第3pMOSがONからOFFに切り替わるように制御することを特徴とする請求項1に記載のモータドライバ。 - 前記第1pMOSは、前記コイルに電流の供給を開始するときまでには、前記負帰還する電流の目標値が最小になっているように、OFFからONに切り替えられることを特徴とする請求項2または3に記載のモータドライバ。
- 前記第3pMOSは、前記コイルに電流の供給を開始するときまでには、前記負帰還する電流の目標値が最小になっているように、OFFからONに切り替えられることを特徴とする請求項4または5に記載のモータドライバ。
- モータのコイルに流れる電流が電源の高電位側に挿入された抵抗によって電圧に変換されて負帰還されることを特徴とする請求項1から7のいずれか1つに記載のモータドライバ。
- 請求項1から8のいずれか1つに記載のモータドライバを備えたUSB規格に対応する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215723A JP4642191B2 (ja) | 2000-07-17 | 2000-07-17 | モータドライバ |
US09/904,550 US6580238B2 (en) | 2000-07-17 | 2001-07-16 | Motor driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215723A JP4642191B2 (ja) | 2000-07-17 | 2000-07-17 | モータドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002034292A JP2002034292A (ja) | 2002-01-31 |
JP4642191B2 true JP4642191B2 (ja) | 2011-03-02 |
Family
ID=18711098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000215723A Expired - Fee Related JP4642191B2 (ja) | 2000-07-17 | 2000-07-17 | モータドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4642191B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH099689A (ja) * | 1995-06-21 | 1997-01-10 | Canon Inc | ステッピングモータ駆動装置 |
JPH10271894A (ja) * | 1997-03-27 | 1998-10-09 | Denso Corp | 負荷駆動装置 |
JPH11306501A (ja) * | 1998-04-15 | 1999-11-05 | Teac Corp | ディスク装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648898A (en) * | 1987-06-30 | 1989-01-12 | Toshiba Corp | Step motor drive circuit |
-
2000
- 2000-07-17 JP JP2000215723A patent/JP4642191B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH099689A (ja) * | 1995-06-21 | 1997-01-10 | Canon Inc | ステッピングモータ駆動装置 |
JPH10271894A (ja) * | 1997-03-27 | 1998-10-09 | Denso Corp | 負荷駆動装置 |
JPH11306501A (ja) * | 1998-04-15 | 1999-11-05 | Teac Corp | ディスク装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002034292A (ja) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080265822A1 (en) | Class G motor drive | |
EP1603120A1 (en) | Disk drive write driver with boosting circuit to improve output voltage swing | |
US20050190476A1 (en) | Method and apparatus for write head demagnetization | |
US6496317B2 (en) | Accurate adjustable current overshoot circuit | |
JP2008511270A (ja) | デュアルモード・ボイスコイルモーター・コントローラにおけるd級からリニア・オペレーションへの効率的な遷移 | |
US6970316B2 (en) | Write head driver circuit and method for writing to a memory disk | |
US6252450B1 (en) | Circuit and method for writing to a memory disk | |
EP1014360B1 (en) | Improvements in or relating to hard disk drive write heads | |
US6259305B1 (en) | Method and apparatus to drive the coil of a magnetic write head | |
US6504666B1 (en) | Write head driver circuit and method for writing to a memory disk | |
US20030067700A1 (en) | Circuits to achieve high data rate writing on thin film transducer | |
US6400190B1 (en) | Controlled current undershoot circuit | |
US6628096B1 (en) | Linear sinusoidal waveform spindle driver and method for driving a polyphase, brushless DC motor using commutation currents with user controlled rise and fall times | |
US6191643B1 (en) | Voltage boost circuitry for hard drive write preamplifiers | |
JP4642191B2 (ja) | モータドライバ | |
US6580238B2 (en) | Motor driver | |
US6353298B1 (en) | Low distortion audio range class-AB full H-bridge pre-driver amplifier | |
JP3847527B2 (ja) | インターフェイス回路および信号伝送方法 | |
JPH1155984A (ja) | 適応スルーレート制御 | |
US6580575B1 (en) | Process and temperature resistant active damping circuit for inductive write drivers | |
JP2002034282A (ja) | モータドライバ | |
US5680268A (en) | Apparatus for magnetic recording and playback having a recording/playback coil split by a center tap and supplying an unbalanced write current | |
US20030142432A1 (en) | Storage media reading system and semiconductor integrated circuit device | |
JP3753691B2 (ja) | 磁気ディスク装置 | |
US6154001A (en) | Anti-glitch circuit for voice-coil-motor servo operation in disk drive systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |