JP4640274B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP4640274B2 JP4640274B2 JP2006188623A JP2006188623A JP4640274B2 JP 4640274 B2 JP4640274 B2 JP 4640274B2 JP 2006188623 A JP2006188623 A JP 2006188623A JP 2006188623 A JP2006188623 A JP 2006188623A JP 4640274 B2 JP4640274 B2 JP 4640274B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- output
- pulse
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
上記D級増幅器において、例えば、前記信号変換部は、前記第1及び第2パルス信号の何れか一方を一定時間だけ遅延させる遅延部を更に備えたことを特徴とする。
(第1実施形態)
図1に、本発明の第1実施形態に係るD級増幅器の一例を示す。同図に示すD級増幅器は、外部の信号源SIGからのアナログ入力信号AINをパルス幅変調して該アナログ入力信号AINの信号レベルに応じてデューティが相補的に変化するパルス信号OUTP,OUTMを生成して出力するように構成され、前述の図12に示す従来のD級増幅器の構成に対し、DC検出部150を更に備えて構成される。
なお、VDDは電源電圧であり、GNDは接地電圧(0V)である。本実施形態では、電源電圧VDDを12Vとし、本D級増幅器は単一電源で動作するものとする。
同図に示すように、DC検出部150は、信号変換部151と計時部152から構成される。このうち、信号変換部151は、インバータ151A,151B,151D,151F,151G,151J、遅延部151E、否定的論理積ゲート151C,151Hから構成され、また、計時部152は、D型フリップフロップ152A,152B,152C,152D及び論理和ゲート152Eから構成される。
(1)増幅動作
先ず、図3の波形図を参照して、通常の増幅動作(電力増幅動作)を説明する。
図1に示す入力端子T11には、信号源SIGからアナログ入力信号AIN(+)が印加され、他方の入力端子T12には、上記アナログ入力信号AIN(+)の逆極性信号であるアナログ入力信号(−)が印加される。これらアナログ入力信号AIN(+),AIN(−)は入力抵抗R11,R12を介して積分回路110に入力される。
次に、DC検出部150によるDC出力の検出動作を説明する。
動作の説明に先だって、「DC出力」の定義を説明する。本実施形態では、スピーカのコーン紙が、前方または後方の何れか一方に駆動された状態が継続したときの増幅器の出力をDC出力と定義する。この状態は、後述する信号変換部151から出力される信号P,Mの何れかがローレベルに固定された状態に対応するが、本実施形態では、信号P,Mの何れかが所定時間以上にわたってローレベルに維持されているときの出力をDC出力とみなす。ここで、「所定時間」は、D級増幅器の出力をDC(直流)とみなすための基準として任意に設定することができる。この「所定時間」は、後述のように、計時部152で計時され、本実施形態では25msに設定される。
続いて、DC検出部150を構成する信号変換部151の動作を説明する。概略的には、信号変換部151は、上記パルス信号SC,SDを、アナログ入力信号AINの信号レベルに応じて相補的にローレベル(所定レベル)となる信号P,M(第1及び第2信号)に変換する。以下では、無信号入力状態、アナログ入力信号が上昇した状態、アナログ入力信号が低下した状態に分けて、信号変換部151の動作を詳細に説明する。
図4に、無信号入力状態時における信号変換部151の入力信号であるパルス信号SC,SDと、その時の出力信号である信号P,Mの各波形を示す。前述のように、無信号入力状態では、パルス信号SC,SDの各デューティは50パーセントであり、正相信号SCの波形と逆相信号SDとの波形が一致する。
図5に、アナログ入力信号AINが無信号入力状態(0V)から上昇した場合における信号変換部151の入力信号であるパルス信号SC,SDと、その時の出力信号である信号P,Mの各波形を示す。なお、図5において、点線で示す波形は、上述の無信号入力時の波形を示している。
図6に、アナログ入力信号AINが無信号入力状態(0V)から低下した場合における信号変換部151の入力信号であるパルス信号SC,SDと、その時の出力信号である信号P,Mの各波形を示す。なお、図6において、点線で示す波形は、上述の無信号入力時の波形を示している。
次に、計時部152の動作を説明する。
概略的には、計時部152は、上記信号変換部151からの信号P又は信号Mの何れかが所定時間にわたってローレベル(所定レベル)を維持したことを検出することにより、DC出力を検出する。
このように、信号P,Mのいずれかがローレベルなり且つクロック信号CLKの1クロック分の時間が経過した後に、論理和ゲート152Eから信号Dとしてハイレベルが出力され、この信号DからDC出力検出が把握される。
従って、本D級増幅器の利用者は、信号DからDC出力を把握することが可能になり、DC出力によるスピーカの破損を防止するための対策を適切に講じることが可能になる。
次に、図8ないし図11を参照して、本発明の第2実施形態を説明する。
図8に、本実施形態に係るD級増幅器の構成を示す。同図に示す本実施形態に係るD級増幅器は、アナログ入力信号の信号レベルに応じて2つの出力端子の一方から所定レベルの信号を出力すると共に他方からアナログ入力信号をパルス幅変調して得られたパルス信号を出力する所謂フィルタレス型のD級増幅器であり、その特徴部として、前記所定レベルが所定時間にわたって維持されたことを検出するための計時部1520を備える。
具体的に説明する。無信号入力状態では、図9に示すように、正相信号SCの波形と逆相信号SDとの波形が一致し、且つ、パルス信号SC,SD及び出力パルス信号OUTP.OUTMの各デューティが50パーセントになるように三角波信号Tと正相信号SA及び逆相信号SBとの関係が設定されている。
この計時部1520の動作は、前述の第1実施形態に係るDC検出部150の計時部152の動作と同一であり、第1実施形態の信号P,Mに対応する出力パルス信号OUTP,OUTMのローレベルの継続時間を計時することによりDC出力を検出する。即ち、計時部1520は、出力パルス信号OUTP,OUTMのローレベル(所定レベル)が所定時間にわたって維持されたことを検出することにより、DC出力を検出する。
Claims (6)
- アナログ入力信号をパルス幅変調して該アナログ入力信号の信号レベルに応じてデューティが相補的に変化する第1及び第2パルス信号を生成するように構成されたD級増幅器であって、
前記第1及び第2パルス信号を前記アナログ入力信号の信号レベルの極性に応じて第1及び第2信号に変換し、変換の際、前記第1及び第2信号のいずれか一方の信号を所定レベルの信号とし、他方をパルス幅変調されたパルス信号として、前記第1及び第2信号のレベルを相補的に前記所定レベルとする信号変換部と、
前記第1及び第2信号の何れかが所定時間にわたって前記所定レベルを維持したことを検出するための計時部と
を備えたことを特徴とするD級増幅器。 - 前記信号変換部は、
第1論理回路部と第2論理回路部とを備え、
前記アナログ入力信号の信号レベルの極性が正または負の一方の極性であって、前記第1パルス信号が前記所定レベルとは相補的なレベルであり、かつ、前記第2パルス信号が前記所定レベルである第1入力条件を満たす場合に、
前記第2論理回路部は、前記第2信号を前記所定レベルの信号として出力し、
前記第1論理回路部は、前記第1信号をパルス幅変調されたパルス信号として出力し、
前記アナログ入力信号の信号レベルの極性が正または負の他方の極性であって、前記第1パルス信号が前記所定レベルであり、かつ、前記第2パルス信号が前記所定レベルとは相補的なレベルである、前記第1入力条件とは相補的な第2入力条件を満たす場合に、
前記第1論理回路部は、前記第1信号を前記所定レベルの信号として出力し、
前記第2論理回路部は、前記第2信号をパルス幅変調されたパルス信号として出力することを特徴とする請求項1記載のD級増幅器。 - 前記計時部は、
前記第1信号の信号レベルが前記所定レベルになったときに所定クロック信号に基づき動作を開始する第1シフトレジスタと、
前記第2信号の信号レベルが所定レベルになったときに所定クロック信号に基づき動作を開始する第2シフトレジスタと、
前記第1及び第2シフトレジスタの各出力信号の論理和を演算する論理和回路と
を備えたことを特徴とする請求項1または2の何れか1項記載のD級増幅器。 - 前記信号変換部は、
前記第1及び第2パルス信号の何れか一方を一定時間だけ遅延させる遅延部を更に備えたことを特徴とする請求項1ないし3の何れか1項記載のD級増幅器。 - アナログ入力信号の信号レベルの極性が正の場合に、第1および第2の出力端子の一方から所定レベルの信号を出力すると共に他方からパルス幅変調されたパルス信号を出力し、アナログ信号の信号レベルの極性が負の場合に、前記他方から所定レベルの信号を出力すると共に前記一方からパルス幅変調されたパルス信号を出力するように構成されたD級増幅器であって、
前記所定レベルが所定時間にわたって維持されたことを検出するための計時部を備えた
ことを特徴とするD級増幅器。 - 前記計時部は、前記第1および第2の出力端子の一方から出力される信号が前記所定レ
ベルになったときにクロック信号に基づき動作を開始するシフトレジスタを備えたことを
特徴とする請求項5記載のD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006188623A JP4640274B2 (ja) | 2006-07-07 | 2006-07-07 | D級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006188623A JP4640274B2 (ja) | 2006-07-07 | 2006-07-07 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008017353A JP2008017353A (ja) | 2008-01-24 |
JP4640274B2 true JP4640274B2 (ja) | 2011-03-02 |
Family
ID=39073941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006188623A Expired - Fee Related JP4640274B2 (ja) | 2006-07-07 | 2006-07-07 | D級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4640274B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513832B2 (ja) * | 2007-07-13 | 2010-07-28 | ヤマハ株式会社 | D級増幅回路 |
JP5175142B2 (ja) * | 2008-07-28 | 2013-04-03 | ラピスセミコンダクタ株式会社 | ショート検出回路 |
JP2010098623A (ja) * | 2008-10-20 | 2010-04-30 | Rohm Co Ltd | D級電力増幅器 |
JP5227257B2 (ja) * | 2009-05-19 | 2013-07-03 | 矢崎エナジーシステム株式会社 | D級アンプ故障検出装置 |
WO2011118311A1 (ja) * | 2010-03-24 | 2011-09-29 | 学校法人 東洋大学 | D級増幅器 |
JP2018125614A (ja) * | 2017-01-30 | 2018-08-09 | ローム株式会社 | オーディオ回路、それを用いた電子機器および車載オーディオシステム、異常検出方法 |
JP2022054557A (ja) * | 2020-09-28 | 2022-04-07 | ヤマハ株式会社 | D級増幅器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237693A (ja) * | 1999-12-24 | 2001-08-31 | Hynix Semiconductor Inc | 遅延固定ループ |
JP2003046342A (ja) * | 2001-07-30 | 2003-02-14 | Denon Ltd | 増幅器 |
JP2003338715A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | ディジタル増幅器のデッドタイム調整回路 |
JP2005210280A (ja) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 電力増幅装置 |
JP2005286546A (ja) * | 2004-03-29 | 2005-10-13 | Nec Access Technica Ltd | スピーカ保護回路およびスピーカ保護方法 |
JP2006042272A (ja) * | 2004-07-30 | 2006-02-09 | Sony Corp | パワーアンプ装置およびdc成分除去方法 |
JP2006042296A (ja) * | 2003-11-26 | 2006-02-09 | Yamaha Corp | D級増幅器 |
JP2006050589A (ja) * | 2004-07-02 | 2006-02-16 | Yamaha Corp | パルス幅変調増幅器のクリップ抑止回路 |
JP2006165687A (ja) * | 2004-12-02 | 2006-06-22 | Onkyo Corp | スイッチングアンプ |
-
2006
- 2006-07-07 JP JP2006188623A patent/JP4640274B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237693A (ja) * | 1999-12-24 | 2001-08-31 | Hynix Semiconductor Inc | 遅延固定ループ |
JP2003046342A (ja) * | 2001-07-30 | 2003-02-14 | Denon Ltd | 増幅器 |
JP2003338715A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | ディジタル増幅器のデッドタイム調整回路 |
JP2006042296A (ja) * | 2003-11-26 | 2006-02-09 | Yamaha Corp | D級増幅器 |
JP2005210280A (ja) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 電力増幅装置 |
JP2005286546A (ja) * | 2004-03-29 | 2005-10-13 | Nec Access Technica Ltd | スピーカ保護回路およびスピーカ保護方法 |
JP2006050589A (ja) * | 2004-07-02 | 2006-02-16 | Yamaha Corp | パルス幅変調増幅器のクリップ抑止回路 |
JP2006042272A (ja) * | 2004-07-30 | 2006-02-09 | Sony Corp | パワーアンプ装置およびdc成分除去方法 |
JP2006165687A (ja) * | 2004-12-02 | 2006-06-22 | Onkyo Corp | スイッチングアンプ |
Also Published As
Publication number | Publication date |
---|---|
JP2008017353A (ja) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640274B2 (ja) | D級増幅器 | |
US7795970B2 (en) | Reduction of dead-time distortion in class D amplifiers | |
JP5157959B2 (ja) | D級増幅器 | |
US7965137B2 (en) | Class-D amplifier | |
US20050270093A1 (en) | Class D amplifier | |
TWI438602B (zh) | 最大功率點追蹤控制器、最大功率點追蹤系統和最大功率點追蹤方法 | |
JP5442636B2 (ja) | D級電力増幅器 | |
TW200903991A (en) | Switching audio power amplifier with de-noise function | |
JP4274204B2 (ja) | D級増幅器 | |
KR20060094291A (ko) | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
KR101067985B1 (ko) | D급 증폭기 회로 | |
JP4853176B2 (ja) | D級増幅器 | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
KR101765861B1 (ko) | 무필터 아날로그 입력 클래스 d 오디오 증폭기 클리핑을 위한 방법 및 장치 | |
JP2006050589A (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
JP2007124624A (ja) | D級増幅器 | |
US20060284672A1 (en) | Control circuit and method for a switching amplifier | |
JP4631511B2 (ja) | 振幅検出回路、振幅検出方法及び光通信装置 | |
JP5157960B2 (ja) | D級増幅器 | |
US8970269B2 (en) | Pulse width modulator and switching amplifier | |
JP5266040B2 (ja) | Pwm処理方法および処理回路 | |
JP5692038B2 (ja) | パルス幅変調回路 | |
JP2011029859A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2009089289A (ja) | D級増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4640274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |