JP4637064B2 - ゲートウェイ装置 - Google Patents

Description

本発明は、ゲートウェイ装置に係り、特に、系の制御機能と変換機能とを一体化させたゲートウェイを２つ用いて冗長化したゲートウェイ装置に関する。

冗長化したゲートウェイ装置の冗長性を保障する方法に関する従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、ゲートウェイ自体を二重化するという方法のものであり、この二重化したゲートウェイ装置は、再開処理を伴う障害の発生時、二重化した両系が予め単一の固定されたプログラムファイルにより起動されるというものである。
特開２００５−５７４６１号公報

前述した従来技術は、リセット発生後に二重化したゲートウェイ装置を構成する各系が起動するプログラムファイルが異なる場合があり、この場合、各系で提供する機能が異なるものとなって、両系の間での機能の差異を原因として、冗長性が失われてしまう可能性が大きいという問題点を有している。

前述したような問題点を解決するために、Ethernet（登録商標）等を使用して、再開時にソフトプログラムにより両系のプログラムファイルを一致させるという方法をとることができるが、この場合、接続の確立までに時間がかかってしまうという問題点を生じさせる。

本発明の目的は、前述した従来技術の問題点を解決し、障害の検出から復旧までの一連の動作を高速に実施することを可能とし、起動するプログラムを両系で必ず一致させることにより二重化を保証することができるようにしたゲートウェイ装置を提供することにある。

本発明によれば前記目的は、２つの経路と接続されており、経路間での信号の中継と２つの経路の媒体あるいはプロトコルの相互変換を行う２つのゲートウェイを、片方を稼動系、他方を待機系として有する二重化構成のゲートウェイ装置において、前記２つのゲートウェイのそれぞれは、緊急動作制御回路と、複数の立ち上げ用のプログラムファイルを格納した不揮発性メモリとを備え、前記２つのゲートウェイ内の緊急動作制御回路は、両系が交叉信号線を介して接続されており、前記稼働系ゲートウェイは、正常動作が不可能となる重度の障害が自系で発生したしたことを検出したとき、自系を待機系に移行させると共に、前記緊急動作制御回路から交叉信号線を介して前記待機系ゲートウェイに障害の発生報告し、前記報告を受けた待機系ゲートウェイは、前記不揮発性メモリ内に格納されている複数の立ち上げ用のプログラムファイルの１つを選択し、選択したプログラムを用いて自ゲートウェイを稼働系として再立ち上げして稼働系に移行させると共に、選択したプログラムの情報を前記障害が発生して待機系に移行したゲートウェイに送信し、待機系に移行したゲートウェイは、受信したプログラムの情報に基づいて、自ゲートウェイ内の前記不揮発性メモリ内の同一のプログラムファイルを選択して、該プログラムにより待機系として動作可能な状態となることにより達成される。

本発明によれば、障害の検出から復旧までの一連の動作を高速に実施することができ、起動するプログラムを両系で必ず一致させて二重化を保証することができる。

以下、本発明によるゲートウェイ装置の実施形態を図面により詳細に説明する。

図１は本発明の一実施形態によるゲートウェイ装置の構成及びゲートウェイ装置が使用されるネットワーク構成の例を説明するブロック図である。図１において、１、１’はゲートウェイ、２はハブ、２’はＩＰネットワーク、３はＩ／Ｏデバイス、４はフラッシュメモリ、６はＭＭ（メインメモリ）、７はＰＨＹ（イーサネット（登録商標）物理層）、８はＥＭＡ交差、９はEthernet（登録商標）、１０、１１は経路、１２、１３は０系及び１系ＥＭＡ回路、１４、１５はＣＰＵである。

本発明の実施形態によるゲートウェイ装置は、２つのゲートウェイ１、１’により二重化されて構成されるが、その構成を説明する前に、図１（ｂ）を参照して、本発明の実施形態によるゲートウェイ装置が使用されるネットワーク構成の例を説明する。

図１（ｂ）に示すネットワークの構成例は、２つのゲートウェイ１、１’により構成され、信号の中継を行うゲートウェイ装置に、例えば、電話機ＴＥＬ等が接続された入側の経路１０が接続され、２つのゲートウェイ１、１’の出側の経路１１が、ハブ２を介してＩＰネットワーク２’に接続されて構成されている。２つのゲートウェイ１、１’に接続される経路１０、１１は、媒体あるいはプロトコルが異なっているものであってよく、ゲートウェイ装置は、異なる媒体あるいは異なるプロトコル相互間の変換を行う。

２つのゲートウェイ１、１’から構成される本発明のゲートウェイ装置の各ゲートウェイ１、１’は、ＣＰＵ１４、１５を中心として、ＭＭ（メインメモリ）６、ＰＨＹ（イーサネット（登録商標）物理層）７、Ｉ／Ｏデバイス３、フラッシュメモリ４、０系及び１系のＥＭＡ回路（緊急動作制御用回路）１２、１３を備えて構成されている。ＣＰＵ１４、１５とＭＭ６とは、各ゲートウェイ１、１’全体の制御に使用される。Ｉ／Ｏデバイス３は、媒体あるいはプロトコルがそれぞれ異なる経路１０と経路１１とに接続されており、それらの相互変換を行う。フラッシュメモリ４は、立ち上がり用のプログラムファイルや障害ログ等の格納エリアとして用いられ、電源ＯＦＦの状態でもその内容を維持する。フラッシュメモリ４は、不揮発性の記憶媒体（例えば、ＨＤＤ等）であればどのようのものであってもよい。

本発明の実施形態によるゲートウェイ装置は、制御系機能と変換機能とが一体化されて構成されているため、ゲートウェイ１、１’の障害は即システムの再開に繋がる。２つのゲートウェイ１、１’に備えられる０系ＥＭＡ回路１２、１系ＥＭＡ回路１３は、ソフトウェアでは検出不可能な重度の障害検出及び正常動作への復旧手段を提供する。これらの障害検出機構と復旧の一連の動作とを緊急動作制御機能（ＥＭＡ）と呼ぶ。２つのゲートウェイ１、１’のＥＭＡ回路１２、１３は、ＥＭＡ交差８と呼ばれる信号線を介して接続されており、他方のゲートウェイに対する障害の発生監視や両ゲートウェイ間での復旧動作に関するデータの合せ込み等を行うことを可能としている。また、両ゲートウェイ１、１’のＰＨＹ７の相互間は、Ethernet（登録商標）９等の信号線により接続されており、両ゲートウェイ１、１’が相互にソフトウェアが使用する回線情報等の通信を行い、また、ＭＭ６の内容を相互に常に一致させておくための通信を行うことが可能である。

図２はＥＭＡ回路１２、１３の内部構成を示すブロック図である。図２において、１６、１７はＷＤＴＸ（ウォッチドッグタイマレジスタ）、１８、１９はＥＳＴ（立ち上がり系表示レジスタ）、２０、２１はＥＣＮＴ（エラー回数表示レジスタ１）、２２、２３はＲＥＣＮＴ（エラー回数表示レジスタ２）、２４、２５はＩＰＦ（立ち上がりファイル表示レジスタ）である。

本発明の実施形態でのゲートウェイ装置を構成する２つのゲートウェイにおいて、物理的に見て片方のゲートウェイを０系、もう片方のゲートウェイを１系と呼ぶことにする。また、本発明の実施形態でのゲートウェイ装置は、該ゲートウェイ装置を構成する２つのゲートウェイの片方を稼動させ、もう片方を待機させることにより二重化を行っている。また、０系、１系とは別に、稼動している系を稼動系、待機している系を待機系と呼ぶことにする。図２に示している例では、０系が稼動系、１系が待機系の場合を示しているが、逆に、０系が待機系、１系が稼動系の場合も存在する。逆の場合の符号番号を括弧付で示す。

両系のＥＭＡ回路１２、１３は、それぞれ、ＷＤＴＸ（ウォッチドッグタイマレジスタ）１６、１７、ＥＳＴ（立ち上がり系表示レジスタ）１８、１９、ＥＣＮＴ（エラー回数表示レジスタ１）２０、２１、ＲＥＣＮＴ（エラー回数表示レジスタ２）２２、２３、ＩＰＦ（立ち上がりファイル表示レジスタ）２４、２５から構成されている。これらの詳細については後述するが、ＥＳＴ１８、１９は、ハードウェアにより自律的に両系が同一値になるように設定される。また、ＩＰＦ２４、２５は、その値の設定自体はソフトウェアで行われるが、両系での値の合せ込みはハードウェアにより行われる。

前述したように構成される本発明の実施形態によるゲートウェイ装置において、稼動系のＣＰＵ１４（１５）は、稼動系のＷＤＴＸ１６（１７）及び待機系のＷＤＴＸ１７（１６）で監視されており、異常が発生すると稼動系のＷＤＴＸ１６（１７）あるいは待機系のＷＤＴＸ１７（１６）によりエラーが検出され、エラー検出した系においてＥＭＡ（緊急動作制御）が発生する。ＥＭＡ（緊急動作制御）とは、システムの再立ち上げ（再開）を伴う障害処理のことである。ＷＤＴＸ１６、１７は、一定時間を初期値（例えば、２００ｍｓ）として設定されるカウントダウン式のタイマであり、オールゼロ検出にによりエラーと判定する。ＷＤＴＸ１６，１７のリセットは、稼動系ＣＰＵ１４（１５）のリセット指示により行われる。稼動系のＣＰＵ１４（１５）に何らかの異常が発生した場合、リセットの指示が行われないことになり、その場合、稼動系のＷＤＴＸ１６（１７）あるいは待機系のＷＤＴＸ１７（１６）にアンダーフローが発生するので、エラーを検出することができる。片方の系でＥＭＡが発生した場合、その情報は、もう片方の系に送信され、もう片方の系でもＥＭＡが発生する。

ＥＳＴ１８，１９は、０系と１系のどちらが稼動系であるかを示すレジスタであり、ＥＳＴ＝０は０系が稼動系、ＥＳＴ＝１は１系が稼動系であることを表す。このレジスタの値は再開処理の最中にＥＭＡ交差を通してハード自律で両系が一致するように合せ込まれる。稼動系に異常が発生した場合、再開処理の最中に両系のＥＳＴ１８，１９は今まで待機系だったものが稼動系となるように設定される。

ＥＭＡには、通常のＥＭＡとＲＥＭＡ（リピートＥＭＡ）との２種類があり、一定時間内にＥＭＡによる立ち上げを一定回数行っても立ち上がれない場合、ＲＥＭＡ（リピートＥＭＡ）に遷移する。そして、ＥＭＡは、ＭＭ６のプログラムから直接再開を行うのに対して、ＲＥＭＡは、フラッシュメモリ４からプログラムをＭＭ６にローディングし、ローディングされたプログラムより再開を行う。ＥＣＮＴ２０、２１は、ＥＭＡの発生回数を示すレジスタであり、ＲＥＣＮＴ２２、２３は、ＲＥＭＡの発生回数を示すレジスタである。

ＥＣＮＴ２０、２１は、初期値として一定回数（例えば、５回）が設定されており、初回のＥＭＡ発生から一定時間内に連続してＥＭＡが発生した場合、ＥＭＡの発生毎にその値から１が減算（ＥＣＮＴ−１）される。これをエスカレーションと呼ぶこととする。ＥＣＮＴ＝０となった時点でＥＭＡからＲＥＭＡへ遷移する。ＲＥＣＮＴ２２、２３も同様に初期値として一定回数（例えば、５回）が設定される。

ＩＰＦ２４、２５は、ＲＥＭＡの発生時に再開処理のために起動するプログラムファイルを指定するレジスタであり、再開処理を行う前にフラッシュメモリ４からＭＭ６にロードするプログラムを複数の中から選択することを可能としている。ＩＰＦ２４、２５の値が、ロードするプログラムと対応している。説明している本発明の実施形態では、ＩＰＦ２４、２５は、２ビットの情報を持つものとする。この場合、合計４種類のプログラムの設定が可能となる。ＩＰＦ２４、２５の各値とロードするプログラムとの対応付けはソフトウェアにより設定されて行われるが、その設定は、両系で一致させる必要がある。また、片方の系のＩＰＦ２４、２５の値の変更をもう片方の系のＩＰＦ２５、２４の値に反映させる機能は、ＥＭＡ回路１２、１３で行うが、この初めの系のＩＰＦ２４、２５の値の変更自体はソフトウェアにより行われる。ソフトウェアで、これらＩＰＦ２４、２５の設定を行うタイミングは任意であり、正常動作時に設定することや、障害検出後にＲＥＭＡの発生回数を参照して設定することなどが可能である。

図３はＥＭＡ交差８の信号線の構成例、信号線上のフレーム構成、データフレームにおける各ビットの定義を説明する図である。

ＥＭＡ交差８は、双方行のシリアル転送であり、自系ＣＰＵ１４、１５の信号を他系に送信するために使用される。ＥＭＡ交差８は、図３（ａ）に示すように、シリアルデータ線２６、データクロック線２７、フレームクロック線２８から構成される。そして、図３（ｂ）に示すように、データ信号２９の１フレームは、フレームクロック３１により規定され、データクロックの８クロック分であり、８ビット分のデータ信号２９が送信される。

データ信号２９の各ビットは、図３（ｃ）にシリアルビット定義３２として示すようなものとなる。すなわち、＃０ビットは、パリティビットであり、１フレーム内のビット値Ｈの合計数が奇数になるようにビット値が与えられ、データフレームの誤りチェックのために使用される。パリティエラー時、受信データは無効とされる。＃１ビットは、ＷＤＴＸ１６、１７のリセット指示であり、稼動系のエラーを検出するために用いられる。ＷＤＴＸ１６、１７のリセット命令は、稼動系ＣＰＵ１４（１５）から両系のＷＤＴＸ１６、１７に対してのみ有効であり、待機系ＣＰＵ１５（１４）からの命令は無視される。＃２ビットは、送信元のＥＳＴ１８、１９の値を示し、０系と１系とのどちらが稼動系であるかを示す。＃３ビットは、＃２ビットのＥＳＴ１８、１９の値を合せ込む指示であり、この値が有効の場合にのみ、送信先のＥＳＴ１８、１９が＃２ビットに示される値に更新される。＃４ビットは、予備である。＃５ビットは、後述する＃６ビット、＃７ビットのＩＰＦ２４、２５を合せ込む指示であり、この値が有効の場合にのみ、送信先のＩＰＦ２５、２４が＃６ビット、＃７ビットに示す値に更新される。＃６ビット、＃７ビットは、送信元のＩＰＦ２４、２５の値を表す。各種指示、通知及びリセットは、値０を無効、１を有効としている。

図４は稼動系でＲＥＭＡが検出された場合の処理動作を説明するシーケンスチャートであり、次に、これについて説明する。なお、初期状態は０系が稼動系、１系が待機系であるとする。すなわち、両系のＥＳＴ１８、１９の値は０とされている（ＥＳＴ＝０）。また、ＲＥＭＡが検出される前に、すでに説明したように、通常のＥＭＡが検出されて、これに対する処理が行われているが、この部分についての処理は、従来から行われている処理と同様であるので、ここでは、その説明を省略する。

（１）０系でＲＥＭＡが起動された場合、まず、０系のＥＳＴ１８に次の立ち上がり系として１系が設定（ＥＳＴ＋１）され、０系のＲＥＭＡカウンタ２２を更新（ＲＥＣＮＴ−１）した後、１系にＲＥＭＡが起動が通知される（シーケンス４０１〜４０３）。

（２）これにより、１系においてＲＥＭＡが起動し、前述と同様に、１系のＥＳＴ１９に次の立ち上がり系として１系が設定（ＥＳＴ＋１）され、１系のＲＥＭＡカウンタ２３が更新（ＲＥＣＮＴ−１）される（シーケンス４０４〜４０６）。

（３）また、０系でのシーケンス４０３の後、０系が稼動系から待機系へ遷移する。このとき、両系のハードウェアは、リセットまでの時間を取得し、ＥＳＴ１８、１９より再開後に稼動系か待機系かを判断する（シーケンス４０７〜４０９）。

（４）リセットまでの間に、再開後に稼動系となる１系に対してＩＰＦ２５の設定が行われ、この１系のＩＰＦ２５の設定は、ＥＭＡ交差８を経由して即座に０系のＩＰＦ２４に反映され、その後、両系にリセットが発生する（シーケンス４１０〜４１３）。

（５）リセット発生後、両系は、それぞれＩＰＦ２４、２５により起動するプログラムファイルを選択し（この際、ＩＰＦ２４、２５はクリアされる）、ＥＳＴ１８、１９より立ち上がり系を判断して、立ち上がり系として１系が設定される（シーケンス４１４、４１５）。

（６）これにより、これまで待機系だった１系が稼動系へ遷移する。そして、最後に、稼動系となった１系から待機系である０系へＥＳＴ１８、１９の合せ込みが行われる（シーケンス４１６）。

前述した本発明の実施形態によれば、両系を必ず同一のプログラムファイルを使用して起動することができるため、冗長性を保証することができる。また、複数準備したプログラムファイルの中から１つを選択して起動することが可能である。

また、本発明の実施形態によれば、ソフトウェアによる通信を行う必要なしに、自系のレジスタの値のみを参考にプログラムファイルの選定を行うことができるので、両系同一のプログラムファイルで高速に起動することができる。

さらに、本発明の実施形態によれば、障害発生から再開開始までのタイミングに各障害に対応したプログラムファイルを設定することにより、復旧時に各障害に対し最適なプログラムファイルで起動することが可能になる。

前述したように構成される本発明は、既存の電話網をＩＰ化する場合に利用して好適であり、また、光回線とメタル回線との変換を行うためにも使用することができる。

本発明の一実施形態によるゲートウェイ装置の構成及びゲートウェイ装置が使用されるネットワーク構成の例を説明するブロック図である。 ＥＭＡ回路の内部構成を示すブロック図である。 ＥＭＡ交差の信号線の構成例、信号線上のフレーム構成、データフレームにおける各ビットの定義を説明する図である。 稼動系でＲＥＭＡが検出された場合の処理動作を説明するシーケンスチャートである。

符号の説明

１、１’ ゲートウェイ
２ ハブ
２’ ＩＰネットワーク
３ Ｉ／Ｏデバイス
４ フラッシュメモリ
６ ＭＭ（メインメモリ）
７ ＰＨＹ（イーサネット（登録商標）物理層）
８ ＥＭＡ交差
９ Ethernet（登録商標）
１０、１１ 経路
１２、１３ ０系及び１系ＥＭＡ回路
１４、１５ ＣＰＵ
１６、１７ ＷＤＴＸ（ウォッチドッグタイマレジスタ）
１８、１９ ＥＳＴ（立ち上がり系表示レジスタ）
２０、２１ ＥＣＮＴ（エラー回数表示レジスタ１）
２２、２３ ＲＥＣＮＴ（エラー回数表示レジスタ２）
２４、２５ ＩＰＦ（立ち上がりファイル表示レジスタ）

Claims (4)

1. ２つの経路と接続されており、経路間での信号の中継と２つの経路の媒体あるいはプロトコルの相互変換を行う２つのゲートウェイを、片方を稼動系、他方を待機系として有する二重化構成のゲートウェイ装置において、
   前記２つのゲートウェイのそれぞれは、緊急動作制御回路と、複数の立ち上げ用のプログラムファイルを格納した不揮発性メモリとを備え、前記２つのゲートウェイ内の緊急動作制御回路は、両系が交叉信号線を介して接続されており、
   前記稼働系ゲートウェイは、正常動作が不可能となる重度の障害が自系で発生したしたことを検出したとき、自系を待機系に移行させると共に、前記緊急動作制御回路から交叉信号線を介して前記待機系ゲートウェイに障害の発生報告し、前記報告を受けた待機系ゲートウェイは、前記不揮発性メモリ内に格納されている複数の立ち上げ用のプログラムファイルの１つを選択し、選択したプログラムを用いて自ゲートウェイを稼働系として再立ち上げして稼働系に移行させると共に、選択したプログラムの情報を前記障害が発生して待機系に移行したゲートウェイに送信し、待機系に移行したゲートウェイは、受信したプログラムの情報に基づいて、自ゲートウェイ内の前記不揮発性メモリ内の同一のプログラムファイルを選択して、該プログラムにより待機系として動作可能な状態となることを特徴とするゲートウェイ装置。
2. 前記２つのゲートウェイは、前記交叉信号線とは別の信号線により接続されており、前記別の信号線を介して前記稼働系のゲートウェイでの処理に関わるデータを待機系に送信して、両系での処理に関わるデータを一致させておくことを特徴とする請求項１記載のゲートウェイ装置。
3. 前記稼働系ゲートウェイでの障害発生の検出は、障害検出タイマを使用して両系のゲートウェイにより実施されることを特徴とする請求項１または２記載のゲートウェイ装置。
4. 前記複数の立ち上げ用のプログラムファイルから選択される１つの立ち上げ用のプログラムファイルは、障害検出後にＲＥＭＥの発生回数を参照して設定されるレジスタの値により指定されることを特徴とする請求項１、２または３記載のゲートウェイ装置。

Images