JP4636357B2 - 高電圧パルス電源回路 - Google Patents
高電圧パルス電源回路 Download PDFInfo
- Publication number
- JP4636357B2 JP4636357B2 JP2001159801A JP2001159801A JP4636357B2 JP 4636357 B2 JP4636357 B2 JP 4636357B2 JP 2001159801 A JP2001159801 A JP 2001159801A JP 2001159801 A JP2001159801 A JP 2001159801A JP 4636357 B2 JP4636357 B2 JP 4636357B2
- Authority
- JP
- Japan
- Prior art keywords
- switching module
- power supply
- main circuit
- signal
- voltage pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【発明の属する技術分野】
本発明は、マグネトロン又はクライストロンの負荷に高電圧パルスを短時間印加する高電圧パルス電源回路に関する。
【0002】
【従来の技術】
図5は、従来の高電圧パルス電源回路である。この図において、負荷6は、高周波電磁波を発生させるためのマグネトロン又はクライストロンである。マグネトロンは電磁波による滅菌等のため、クライストロンは加速器等に用いられる。また、1は高圧直流電源、2はパルス形成素子(PFN:Pulse Forming Network)、3はスイッチング素子(サイラトロン)、5はトランスであり、高圧直流電源1(例えば、10kV、300A)でPFN2を構成する複数のコンデンサに電荷を蓄積し、次いでトリガ信号4によりサイラトロン3をONして、コンデンサの電荷を瞬時に放電させ、その際に発生するパルス電圧をトランス5で昇圧して、負荷6に高圧パルス電圧を印加するようになっている。
【0003】
上述した従来の高電圧パルス電源回路は、スイッチング素子(サイラトロン)4が異常の場合でも、負荷6に対する影響は少なく安定して作動できるが、パルス形成素子(PFN)は、外形形状が大きく、コンパクト化が困難であった。
【0004】
この問題を解決するために、図6に模式的に示すように、PFNを半導体素子からなる主回路スイッチングモジュール7で置き換えた回路が提案されている。主回路スイッチングモジュール7は、複数のサイリスタ7aとこれを保護するダイオード7bで構成されており、DC電源1aでコンデンサ1bに蓄積した電荷を、トリガ信号4で光/電変換器8を介して主回路スイッチングモジュール7をONし、コンデンサ1bの電荷をトランス4を通して放電させ、このパルス電圧をトランス5で昇圧して、負荷6に高圧パルス電圧を印加するようになっている。
【0005】
【発明が解決しようとする課題】
上述したマグネトロン又はクライストロンの負荷6は、高電圧パルスを短時間(例えば4〜6μsec)印加するようになっているが、高電圧パルスがそれ以上長くなる(例えば12μsec以上)になると損傷を受ける問題点があった。
また、上述した主回路スイッチングモジュール7を構成するサイリスタ7aは、使用中の過電流で導通状態になる故障が起きやすく、その場合、トリガ信号4がONからOFFになっても、導通状態のサイリスタ7aを通してコンデンサ1bの電荷が放電を続け、トランス5を介して負荷6に許容時間以上の高電圧パルスが印加され、高価な負荷6(マグネトロン又はクライストロン)を損傷させるおそれがあった。
更に、負荷6の損傷を防止するために、過電流リレー(継電器)を回路の途中に挿入することも考えられるが、過電流リレーは応答速度が遅く、その作動に例えば20msec程度を要するため、上記約12μsec前後の遅れは到底検出できなかった。
【0006】
本発明はかかる問題点を解決するために創案されたものである。すなわち、本発明の目的は、マグネトロン又はクライストロンの負荷に高電圧パルスを短時間印加することができ、かつその印加時間が許容範囲を超える前に、瞬時に印加を停止して負荷を保護することができる高電圧パルス電源回路を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、DC電源(1a)とコンデンサ(1b)からなる高圧直流電源(1)と、前記コンデンサの電荷を短時間放電させるようにスイッチングすることで前記コンデンサから放電電流を流す主回路スイッチングモジュール(7)と、該主回路スイッチングモジュールにトリガ信号(4)を入力することで前記電荷を短時間放電させるように前記主回路スイッチングモジュールにスイッチングさせるトリガ回路とを備えた高電圧パルス電源回路において、前記放電電流は、前記主回路スイッチングモジュールと負荷をこの順で流れるようになっており、前記負荷に流れる前記放電電流を検出する電流検出器(12)と、保護信号が入力されることで前記負荷(6)をバイパスして前記放電電流を流す保護スイッチングモジュール(10)と、前記保護信号を出力する保護スイッチングモジュールドライブ基板(14)とを備え、前記主回路スイッチングモジュールに前記トリガ信号が入力されなくなった後に、前記電流検出器により前記放電電流が検出されることで、前記保護スイッチングモジュールドライブ基板(14)により前記保護信号が前記保護スイッチングモジュールに出力され、これにより、負荷に一定時間以上の電流を流さないように、高圧直流電源のコンデンサに蓄電した電荷を保護スイッチングモジュール(10)を通して瞬時に放電させる、ことを特徴とする高電圧パルス電源回路が提供される。
【0008】
本発明の好ましい実施形態によれば、前記主回路スイッチングモジュール(7)及び保護スイッチングモジュールドライブ基板(14)は、半導体素子からなる。
【0009】
上記本発明の構成によれば、DC電源(1a)でコンデンサ(1b)に蓄積した電荷を、トリガ信号(4)で主回路スイッチングモジュール(7)をONし、コンデンサの電荷を例えばトランスを通して放電させ、マグネトロン又はクライストロンの負荷に高圧パルス電圧をトリガ信号がONする短時間だけ印加することができる。
また、高電圧回路のスイッチングモジュール(7)が過電流等で導通状態になった場合、トリガ信号がOFFになった後に継続する放電電流を電流検出器(12)で検出し、保護スイッチングモジュールドライブ基板(14)で保護信号を出力して、保護スイッチングモジュール(10)を通して放電電流を負荷(6)をバイパスして放電させることができる。
従って、この作動時間を短縮するために、半導体素子からなる主回路スイッチングモジュール(7)及び保護スイッチングモジュールドライブ基板(14)を用いれば、その印加時間が許容範囲を超える前に、瞬時に印加を停止して負荷を保護することができる。
【0010】
前記保護スイッチングモジュールドライブ基板(14)は、電流検出器(12)で検出した電流信号と、前記トリガ信号(4)とを比較し、電流信号がトリガ信号より長く継続するときに保護信号を出力するコンパレータを有する。
この構成により、スイッチングモジュール(7)が導通状態になったことを、コンパレータで瞬時に検出し、4〜5μsec程度のわずかな遅れで保護信号を出力することができる。
【0011】
前記放電電流は、前記主回路スイッチングモジュールと前記負荷をこの順で流れた後、アースへ流れるようになっており、前記保護スイッチングモジュール(10)は、直列に接続されたサイラトロン(10a)と抵抗(10b)からなり、前記主回路スイッチングモジュール(7)の上流側又は下流側と前記アースとの間に設置される。サイラトロンの代わりにサイリスタ等の半導体素子でもよい。この構成により、保護スイッチングモジュールドライブ基板(14)からの保護信号により、主回路スイッチングモジュール(7)を流れる放電電流をその上流側又は下流側からアースへ流し、放電電流を負荷(6)をバイパスして放電させることができる。
【0012】
前記トリガ回路は、トリガ信号(4)を主回路スイッチングモジュールに入力する光/電変換器(8)からなる。
この構成により、トリガ信号(4)のON/OFF信号をほとんど遅れなく、かつ雑音に影響されることなく主回路スイッチングモジュールに入力することができる。
【0013】
【発明の実施の形態】
以下、本発明の好ましい実施形態を図面を参照して説明する。なお、各図において、共通する部分には同一の符号を付し、重複した説明を省略する。
【0014】
図1は、本発明による高電圧パルス電源回路の第1実施形態図である。この図に示すように、本発明の高電圧パルス電源回路は、DC電源1aとコンデンサ1bからなる高圧直流電源1と、コンデンサ1bの電荷を短時間放電させるようにスイッチングする主回路スイッチングモジュール7と、主回路スイッチングモジュール7にトリガ信号4を入力するトリガ回路とを備える。
【0015】
高圧直流電源1は、DC電源1aでコンデンサ1bに、例えば10kV、300Aに相当する高電圧の電荷を蓄積する。また、主回路スイッチングモジュール7は、複数のサイリスタ7aとこれを保護するダイオード7bで構成されており、トリガ信号4でスイッチングしてコンデンサ1bの電荷を短時間放電させるようになっている。更に、トリガ回路は、トリガ信号4を主回路スイッチングモジュール7に入力する光/電変換器8からなり、主回路スイッチングモジュール7をスイッチングして負荷6で必要とする短時間(例えば4〜6μsec)だけ導通状態にするようになっている。
なお、この例では、モジュール7の導通により、コンデンサ1bの電荷が高電圧パルスとしてトランス5を通して放電され、トランス5で更に昇圧してマグネトロン又はクライストロンの負荷6に高電圧パルスを印加する。
【0016】
本発明の高電圧パルス電源回路は、更に、保護スイッチングモジュール10、電流検出器12及び保護スイッチングモジュールドライブ基板14を備える。
保護スイッチングモジュール10は、直列に接続された例えばサイラトロン等のスイッチング素子10aと抵抗10bからなり、主回路スイッチングモジュール7の上流側とアースとの間に設置され、保護信号により負荷6をバイパスして放電電流をアースに流すようになっている。
電流検出器12は、例えばカレントトランスフォーマであり、この例では高圧直流電源1から主回路スイッチングモジュール7とトランス5を通ってアース9に流れる高電圧パルス電流を検出する。
【0017】
主回路スイッチングモジュール7としては、ON/OFFが可能なその他の半導体素子でもよい。その場合、負荷側の反射波等の影響で半導体素子に異常が生じ、導通状態になる場合がある。負荷6としてマグネトロンやクライストロン等を使用した場合、定格の電流がある一定時間以上負荷に流れると負荷を壊してしまう可能性がある。そこで、保護スイッチングモジュール10をONすることにより抵抗10bに電流を流し、コンデンサ1bに蓄電された電荷を放電させる機能を有する。これにより負荷6に対して流れる電流は減衰し、一定時間放電後電流電源の方で充電を停止することができる。
【0018】
図2は、本発明を構成するドライブ基板のブロック図である。この図に示すように、保護スイッチングモジュールドライブ基板14は、コンパレータ14aと複数のバッファ回路14bとからなり、電流検出器12で検出した電流信号と、トリガ信号4とを比較し、電流信号がトリガ信号より長く継続するときに保護信号を出力するようになっいている。
【0019】
図3は、図2のドライブ基板の動作タイムチャートである。この図は、主回路スイッチングモジュール7に異常が生じ、トリガ信号の出力時間(ONの時間)がt1の場合に、電流検出器12で検出した電流信号の検出時間がt1より長いt2の場合を示している。ドライブ基板14は、まずトリガー信号と電流信号を比較し、電流信号の方がある一定時間以上長ければ、保護スイッチングモジュール10にON信号(保護信号)を出力する。
【0020】
保護スイッチングモジュールドライブ基板14は、半導体素子からなり、その電子回路内の遅延は1〜2μsec程度であり、保護スイッチングモジュール10の作動遅れも最大1μsec程度である。従って、本発明の構成により保護スイッチングモジュール10が作動するまでの遅延時間は、2〜3μsec程度であり、通常の保護継電器が追従できない高速で、異常を検出し保護することができる。なお、放電する電流値はコンデンサの容量、抵抗値、スイッチの許容電流から決定し、減衰する時間はコンデンサと抵抗の時定数(CR)から算出できる。
【0021】
図4は、本発明による高電圧パルス電源回路の第2実施形態図である。この例では、高電圧パルスが、トランスを介することなく直接負荷6に印加される。また、保護スイッチングモジュール10は、主回路スイッチングモジュール7の下流側とアース9との間に設置されている。その他の構成は、図1と同様である。
この構成の回路の場合も、図1と同様のドライブ基板14で負荷6を保護することができる。
【0022】
上述した本発明の構成によれば、DC電源1aでコンデンサ1bに蓄積した電荷を、トリガ信号4で主回路スイッチングモジュール7をONし、コンデンサの電荷を例えばトランスを通して放電させ、マグネトロン又はクライストロンの負荷に高圧パルス電圧をトリガ信号がONする短時間だけ印加することができる。
また、高電圧回路のスイッチングモジュール7が過電流等で導通状態になった場合、トリガ信号がOFFになった後に継続する放電電流を電流検出器12で検出し、保護スイッチングモジュールドライブ基板14で保護信号を出力して、保護スイッチングモジュール10を通して放電電流を負荷6をバイパスして放電させることができる。
従って、この作動時間を短縮するために、半導体素子からなる主回路スイッチングモジュール7及び保護スイッチングモジュールドライブ基板14を用いれば、その印加時間が許容範囲を超える前に、瞬時に印加を停止して負荷を保護することができる。
【0023】
なお本発明は以上に述べた実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で各種の変更が可能である。
【0024】
【発明の効果】
上述したように、保護装置を装備していない場合には、主回路スイッチが短絡状態になった場合に負荷を壊すおそれがあり、負荷がマグネトロンやクライストロン等の真空管の場合は大変高価なものとなるが、本発明の保護装置を装備することによってこれらの負荷を高速(数μs)で保護することができる。
【0025】
すなわち、本発明の高電圧パルス電源回路は、マグネトロン又はクライストロンの負荷に高電圧パルスを短時間印加することができ、かつその印加時間が許容範囲を超える前に、瞬時に印加を停止して負荷を保護することができる等の優れた効果を有する。
【図面の簡単な説明】
【図1】本発明による高電圧パルス電源回路の第1実施形態図である。
【図2】本発明を構成するドライブ基板のブロック図である。
【図3】図2のドライブ基板の動作タイムチャートである。
【図4】本発明による高電圧パルス電源回路の第2実施形態図である。
【図5】従来の高電圧パルス電源回路の一例を示す図である。
【図6】従来の高電圧パルス電源回路の別の例を示す図である。
【符号の説明】
1 高圧直流電源、1a DC電源、1b コンデンサ、
2 パルス形成素子(PFN)、3 スイッチング素子(サイラトロン)、
4 トリガ信号、5 トランス、6 負荷(マグネトロン又はクライストロン)、
7 主回路スイッチングモジュール、7a サイリスタ、7b ダイオード、
8 光/電変換器、9 アース、
10 保護スイッチングモジュール、
10a サイラトロン、10b 抵抗、
12 電流検出器、14 保護スイッチングモジュールドライブ基板、
14a コンパレータ、14b バッファ回路
Claims (5)
- DC電源(1a)とコンデンサ(1b)からなる高圧直流電源(1)と、前記コンデンサの電荷を短時間放電させるようにスイッチングすることで前記コンデンサから放電電流を流す主回路スイッチングモジュール(7)と、該主回路スイッチングモジュールにトリガ信号(4)を入力することで前記電荷を短時間放電させるように前記主回路スイッチングモジュールにスイッチングさせるトリガ回路とを備えた高電圧パルス電源回路において、
前記放電電流は、前記主回路スイッチングモジュールと負荷をこの順で流れるようになっており、
前記負荷に流れる前記放電電流を検出する電流検出器(12)と、保護信号が入力されることで前記負荷(6)をバイパスして前記放電電流を流す保護スイッチングモジュール(10)と、前記保護信号を出力する保護スイッチングモジュールドライブ基板(14)とを備え、
前記主回路スイッチングモジュールに前記トリガ信号が入力されなくなった後に、前記電流検出器により前記放電電流が検出されることで、前記保護スイッチングモジュールドライブ基板(14)により前記保護信号が前記保護スイッチングモジュールに出力され、これにより、負荷に一定時間以上の電流を流さないように、高圧直流電源のコンデンサに蓄電した電荷を保護スイッチングモジュール(10)を通して瞬時に放電させる、ことを特徴とする高電圧パルス電源回路。 - 前記主回路スイッチングモジュール(7)及び保護スイッチングモジュールドライブ基板(14)は、半導体素子からなる、ことを特徴とする請求項1に記載の高電圧パルス電源回路。
- 前記保護スイッチングモジュールドライブ基板(14)は、電流検出器(12)で検出した電流信号と、前記トリガ信号(4)とを比較し、電流信号がトリガ信号より長く継続するときに保護信号を出力するコンパレータを有する、ことを特徴とする請求項1に記載の高電圧パルス電源回路。
- 前記放電電流は、前記主回路スイッチングモジュールと前記負荷をこの順で流れた後、アースへ流れるようになっており、
前記保護スイッチングモジュール(10)は、直列に接続されたサイラトロン(10a)と抵抗(10b)からなり、前記主回路スイッチングモジュール(7)の上流側又は下流側と前記アースとの間に設置される、ことを特徴とする請求項1に記載の高電圧パルス電源回路。 - 前記トリガ回路は、トリガ信号(4)を主回路スイッチングモジュールに入力する光/電変換器(8)からなる、ことを特徴とする請求項1に記載の高電圧パルス電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001159801A JP4636357B2 (ja) | 2001-05-29 | 2001-05-29 | 高電圧パルス電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001159801A JP4636357B2 (ja) | 2001-05-29 | 2001-05-29 | 高電圧パルス電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002354845A JP2002354845A (ja) | 2002-12-06 |
JP4636357B2 true JP4636357B2 (ja) | 2011-02-23 |
Family
ID=19003323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001159801A Expired - Fee Related JP4636357B2 (ja) | 2001-05-29 | 2001-05-29 | 高電圧パルス電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4636357B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107017607A (zh) * | 2017-05-16 | 2017-08-04 | 常州博瑞电力自动化设备有限公司 | 一种便携可移动式触发回路装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120032204A (ko) * | 2010-09-28 | 2012-04-05 | (주)트리플코어스코리아 | 마이크로웨이브 발생 장치, 이 장치의 구동 방법 및 폐가스 제거 시스템 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153984A (en) * | 1980-04-30 | 1981-11-28 | Toshiba Corp | Power source |
JP3594723B2 (ja) * | 1996-02-22 | 2004-12-02 | 三菱電機株式会社 | 電源装置 |
JP3881087B2 (ja) * | 1997-06-16 | 2007-02-14 | ニチコン株式会社 | パルス電源 |
-
2001
- 2001-05-29 JP JP2001159801A patent/JP4636357B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107017607A (zh) * | 2017-05-16 | 2017-08-04 | 常州博瑞电力自动化设备有限公司 | 一种便携可移动式触发回路装置 |
CN107017607B (zh) * | 2017-05-16 | 2019-05-03 | 常州博瑞电力自动化设备有限公司 | 一种便携可移动式触发回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002354845A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0785625B1 (en) | Protection arrangement for a switching device | |
RU2355089C2 (ru) | Коммутация электрической мощности с эффективной защитой переключателя | |
RU2461912C1 (ru) | Шунтирующий модуль | |
KR101802550B1 (ko) | 아크 소거 장치 및 아크 소거 방법 | |
US6630751B2 (en) | Excessive load capacitor detection circuit for UPS | |
EP0701313B1 (en) | Circuit breaker and voltage clamp circuit | |
WO2012020664A1 (ja) | インダイレクトマトリクスコンバータ | |
US6327163B1 (en) | Solid state pulsed power supply | |
US5331234A (en) | Solid state switch | |
JP4636357B2 (ja) | 高電圧パルス電源回路 | |
US5235487A (en) | Inverter with overload current protection | |
US6633092B2 (en) | Protection of a dynamic voltage restorer | |
JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
KR100260053B1 (ko) | 직렬 싸이리스터 다이오드 스위치 고장감시장치 | |
JPH05102571A (ja) | 高電圧パルス発生装置 | |
JPH08116663A (ja) | スイッチングコンバータ用スナバ回路 | |
JP2001078463A (ja) | 主スイッチ過電流保護回路を備えた高周波インバータ | |
JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 | |
JPH02276419A (ja) | Vвоフリーサイリスタ変換装置 | |
WO2022117195A1 (en) | Converter arrangement and method for operating a converter arrangement | |
ITMI942266A1 (it) | Sistema di protezione di sovracorrente per convertitore elettronico di potenza a gto | |
JPH05160490A (ja) | パルスレーザ用パルス発生装置 | |
EP0489487A2 (en) | Improvements in or relating to electrical supply apparatus | |
Patel et al. | Fault Protection and Overload Diagnosis in a Regulated High-Voltage Power Supply | |
JPH05219604A (ja) | 電気車の電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101029 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |